KR20110086096A - 광전 반도체 소자 - Google Patents

광전 반도체 소자 Download PDF

Info

Publication number
KR20110086096A
KR20110086096A KR1020117011457A KR20117011457A KR20110086096A KR 20110086096 A KR20110086096 A KR 20110086096A KR 1020117011457 A KR1020117011457 A KR 1020117011457A KR 20117011457 A KR20117011457 A KR 20117011457A KR 20110086096 A KR20110086096 A KR 20110086096A
Authority
KR
South Korea
Prior art keywords
layer
type contact
plane
contact layer
type
Prior art date
Application number
KR1020117011457A
Other languages
English (en)
Other versions
KR101645755B1 (ko
Inventor
마르틴 슈트라쓰부르크
루츠 회펠
마티아스 페터
울리히 젠더
테츠야 타키
안드레아스 레버
라이너 부텐다이히
토마스 바우어
Original Assignee
오스람 옵토 세미컨덕터스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오스람 옵토 세미컨덕터스 게엠베하 filed Critical 오스람 옵토 세미컨덕터스 게엠베하
Publication of KR20110086096A publication Critical patent/KR20110086096A/ko
Application granted granted Critical
Publication of KR101645755B1 publication Critical patent/KR101645755B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

질화물 화합물 반도체계 반도체 층시퀀스(3)를 포함한 광전 반도체 소자가 제공되고, 상기 반도체 층시퀀스는 n형 도핑된 영역(4), p형 도핑된 영역(8) 및 상기 n형 도핑된 영역(4)과 p형 도핑된 영역(8) 사이에 배치된 활성 영역(5)을 포함한다. p형 도핑된 영역(8)은 InxAlyGa1-x-yN으로 이루어진 p형 접촉층(7)을 포함하며, 이 때 0≤x≤1, 0≤y≤1, x+y≤1이다. p형 접촉층(7)은 금속, 금속 합금 또는 투명 전도 산화물 소재의 연결층(9)에 인접하고, 이 때 p형 접촉층(7)은 상기 연결층(9)과의 경계면에서 Ga-면 정렬을 가진 제1분역(1) 및 N-면 정렬을 가진 제2분역(2)을 포함한다.

Description

광전 반도체 소자{OPTOELECTRONIC SEMICONDUCTOR COMPONENT}
본 발명은 광전 반도체 소자에 관한 것으로, 구체적으로는 예컨대 LED다이오드 또는 레이저다이오드와 같은 질화물 화합물 반도체계 소자에 관한 것이다.
본 특허 출원은 독일 특허 출원 제 10 2008 052405.0호에 대한 우선권을 향유하고, 그 공개 내용은 본 명세서에 참조로 포함된다.
일반적으로, 광전 반도체 소자는 n형 도핑된 영역, p형 도핑된 영역 및 그 사이에 배치되어 복사를 방출하거나 복사를 수신하는 활성 영역을 포함한다. 전기적 연결을 형성하기 위해, p형 도핑된 영역 및 n형 도핑된 영역은 적어도 일부 영역에서 연결층을 구비한다. 연결층이란 예컨대 금속층 또는 투명 전도 산화물(TCO, transparent conductive oxide) 소재의 층을 가리킬 수 있다. p형 도핑된 질화물 화합물 반도체층과 전기적 연결층의 결합 시, 종종 반도체 물질과 연결층 사이의 경계면에서 원하지 않는 높은 전압 강하가 일어나고, 상기 전압 강하에 의해 광전 소자의 효율이 낮아진다.
본 발명의 과제는 질화물 화합물 반도체계의 개선된 광전 반도체 소자를 제공하는 것으로, 본 소자는 연결층에 p형 접촉층의 연결이 개선된다는 것을 특징으로 한다. 특히, 소자의 구동 시 p형 접촉층과 연결층 사이의 경계면에서 가능한 한 낮은 전압 강하가 발생해야 한다.
이러한 과제는 특허청구범위 제1항의 특징을 포함한 광전 반도체 소자에 의하여 해결된다. 본 발명의 유리한 형성예 및 발전예는 종속항의 주제이다.
일 실시예에 따르면, 광전 반도체 소자는 질화물 화합물 반도체계 반도체 층시퀀스를 포함하고, 상기 반도체 층시퀀스는 n형 도핑된 영역, p형 도핑된 영역 및 상기 n형 도핑된 영역과 p형 도핑된 영역 사이에 배치된 활성 영역을 포함한다. n형 도핑된 영역 및 p형 도핑된 영역은 반드시, 전체가 도핑된 층들로 구성되지 않아도 되며, 특히 도핑되지 않은 층들을 포함할 수 있다.
이와 관련하여 "질화물 화합물 반도체계"란, 반도체 층시퀀스 또는 상기 층시퀀스의 적어도 하나의 층이 III-질화물 화합물 반도체 물질, 바람직하게는 0≤x≤1, 0≤y≤1, x+y≤1인 InxAlyGa1 -x- yN을 포함하는 것을 의미한다. 이때, 상기 물질은 상기 수식에 따라 수학적으로 정확한 조성을 반드시 포함할 필요는 없다. 오히려 InxAlyGa1 -x- yN-물질의 특징적인 물리적 성질을 실질적으로 변경하지 않는 하나 이상의 도펀트 및 부가적 성분이 포함될 수 있다. 그러나, 결정 격자의 핵심 성분(In, Al, Ga, N)만은 비록 이들이 미량의 다른 성분으로 일부 대체될 수 있다고 하더라도 상기 수식에 포함되는 것이 간단하다.
활성 영역은 특히 복사 방출 활성층 또는 복사 수신 활성층일 수 있다. 활성층은 예컨대 pn 접합, 이중이종구조, 단일 양자우물구조 또는 다중 양자우물구조로서 형성되어 있을 수 있다. 양자우물구조란 명칭은 전하 캐리어가 속박(Confinement)에 의해 에너지 상태의 양자화를 경험하는 모든 구조를 포괄한다. 특히, 양자우물구조란 명칭은 양자화의 차원성에 대한 정보를 담고 있지 않다. 따라서, 상기 명칭은 특히 양자상자, 양자선, 양자점 및 이러한 구조의 각 조합을 포괄한다.
p형 도핑된 영역은, InxAlyGa1-x-yN으로 구성되고 이 때 0≤x≤1, 0≤y≤1, x+y≤1인 p형 접촉층을 포함한다. 특히 p형 접촉층은 GaN층일 수 있다.
p형 접촉층은 연결층에 인접하고, 일 형성예에서 상기 연결층은 금속 또는 금속 합금을 포함한다. 특히, 금속 또는 금속 합금은 Al, Ag 또는 Au를 포함하거나 그것으로 구성될 수 있다.
다른 형성예에서, 연결층은 투명 전도 산화물을 포함한다. 투명 전도 산화물(transparent conductive oxides, 줄여서 "TCO")은 투명 전도 물질이며, 일반적으로 금속 산화물이며, 이의 예로는 아연산화물, 주석산화물, 카드뮴산화물, 티타늄산화물, 인듐산화물 또는 인듐주석산화물(ITO)이 있다. 예컨대 ZnO, SnO2 또는 In2O3와 같은 2성분 산화금속화합물외에 예컨대 Zn2SnO4, CdSnO3, ZnSnO3, MgIn2O4, GaInO3, Zn2In2O5 또는 In4Sn3O12와 같은 3성분 산화금속화합물 또는 서로 다른 투명 전도성 산화물의 혼합물이 TCO군에 속한다.
p형 접촉층은 연결층과의 경계면에서 Ga-면 정렬을 가진 제1분역(domain) 및 N-면 정렬을 가진 제2분역을 포함한다. 제1분역 및 제2분역은 결정 구조의 배향과 관련하여 상이하다.
에피택시얼 성장 시, 질화물 화합물 반도체는 섬유아연석(wurtzite)-결정 구조를 형성하는 것이 일반적이며, 이 구조의 결정학적 c축은 성장 방향에 대해 평행하다. 성장 파라미터에 의존하여, 분역은 결정학적 [0001] 방향에 상응하는 소위 Ga-면 정렬에서 발생하거나, 결정학적 [000-1] 방향에 상응하는 소위 N-면 정렬을 가지는 분역이 발생할 수 있다.
질화물 화합물 반도체는 초전기성의(pyroelectric) 특성을 가지며, 즉 이러한 반도체는 외부의 전계 없이 전기적 극성을 가진다. Ga-면 정렬 및 N-면 정렬에 있어 상기 전계의 배향은 반대이다. 이러한 이유로, Ga-면 정렬을 가진 분역과 N-면 정렬을 가진 분역은 서로 다른 전기적 특성을 가진다.
본 발명은, 질화물 화합물 반도체 물질 소재의 p형 접촉층과 이에 인접한 금속, 금속 합금 또는 투명 전도 산화물 소재의 연결층 사이의 경계면에 Ga-면 정렬의 분역뿐만 아니라 N-면 정렬을 가진 분역도 존재하는 경우가 유리하다는 인식을 이용한다.
질화물 화합물 반도체 물질의 p형 도핑을 위해, Ga-면 분역이 유리하다. 이러한 점은, 반도체 물질의 성장 시, 특히 MOVPE를 이용한 성장 시, 수소가 반도체 물질에 삽입되고, 이를 통해 p형 도펀트, 특히 마그네슘이 부분적으로 부동태화(passivated)되는 점에 기인한다. p형 도펀트는 예컨대 온도처리에 의해 활성화되며, 상기 온도 처리 시 수소가 반도체 물질로부터 나와 확산된다. 수소는 N-면 분역보다 Ga-면 분역으로부터 더욱 양호하게 새나올 수 있음이 확인되었다. 이러한 점은, 결정 성장이 Ga-면 기준 성장 방향으로부터 N-면 성장 방향으로 넘어가는 경계면을 수소가 투과할 수 없거나 투과하기 어려울 수 있다는 점에 기인한다. 그러므로, p형 접촉층의 표면이 Ga-면 분역을 포함하는 경우에 p형 도펀트의 활성화가 더 간단하다.
한편, N-면 분역은, 상기 분역이, 금속, 금속 합금 또는 투명 전도 산화물 소재의 연결층에 반도체 물질이 연결될 때 전압 강하가 일어나지 않거나 낮게 일어나게 할 수 있다는 이점을 가진다. 이는, N-면 분역이 Ga-면 분역과의 경계면의 근방에서 n형 반도체 물질의 특성을 가지는 것에 기인한다. 이러한 효과는, N-면 분역에서 결정 결함이 발생한다는 점에 기인하는 것으로 추정되는데, 상기 결정 결함은 명목상의 p형 도핑된 반도체 물질의 수용체를 과보상한다. N-면 분역이 분역 경계면에서 n형 특성을 가짐으로써, p형 접촉층의 p형 도핑된 반도체 물질과 인접한 연결층 사이에 국부적 터널 접합이 형성된다. 이러한 효과는 연결층의 연결을 거의 전압 강하없이 가능하게 한다.
다른 한편, 전체 p형 접촉층이 N-면 정렬을 포함하는 경우는 유리하지 않을 수 있는데, N-면 분역으로부터 수소가 새 나오기 어려울 뿐만 아니라 p형 도펀트의 활성화, 특히 마그네슘의 활성화가 매우 어려울 수 있기 때문이다. 바람직하게는, p형 접촉층은 연결층과의 경계면에서 Ga-면 정렬을 가진 분역을 적어도 10%라는 면 비율로 포함한다. 또한, Ga-면 정렬을 가진 분역의 면 비율은, 바람직하게는 최대 90%에 이른다.
바람직한 형성예에서, p형 접촉층은 연결층과의 경계면에서 적어도 40%와 최대 70%라는 면 비율로, Ga-면 정렬을 가진 분역을 포함한다. 연결층과 p형 접촉층 사이의 경계면에 있어 나머지 적어도 30%와 최대 60%는 N-면 정렬을 가진 분역을 포함하는 것이 바람직하다. 이와 같은 Ga-면 분역 대 N-면 분역의 비율은 한편으로는 p형 접촉층과 연결층 사이의 경계면에서 비교적 낮은 전압 강하을 일으키거나 전혀 전압 강하를 일으키지 않으며, 또한 바람직하게는 p형 도펀트, 예컨대 마그네슘의 활성화를 양호하게 할 수 있다. p형 접촉층과 연결층 사이의 경계면에서 일어나는 전압 강하는 바람직하게는 0.2 V미만, 더 바람직하게는 0.1 V미만이다.
제1 및/또는 제2분역은 예컨대 약 10 nm 내지 약 5 ㎛의 래터럴 치수를 가진다.
N-면 분역의 래터럴 치수는 유리하게는 1 ㎛미만, 바람직하게는 100 nm미만, 더욱 바람직하게는 10 nm미만이다. 이와 같이 작은 래터럴 치수의 N-면 분역은 p형 도펀트의 활성화를 위해 유리하다.
분역들의 크기, 그리고 Ga-면 분역 대 N-면 분역의 비율은, 특히 p형 접촉층의 도펀트 농도 및 층 두께에 의해 조절될 수 있다. p형 접촉층은 예컨대 5 * 1019 cm-3 내지 2 * 1021 cm-3의 도펀트 농도를 가질 수 있다. 상기 도펀트는 마그네슘인 것이 바람직하다.
특히 성장 표면상의 도펀트 농도가 비교적 높을 때, N-면 분역이 형성된다는 점이 확인되었다. 바람직하게는 도펀트 농도가 1 * 1020 cm-3 초과하고, 특히 도펀트 농도가 1.5 * 1020 cm-3 내지 3 * 1020 cm-3인 p형층이 제조된다.
바람직하게는, p형 접촉층의 두께는 5 nm 내지 200 nm이고, 더 바람직하게는 30 nm이하이다.
일 형성예에서, 활성층, 복사 방출층 및 연결층은 소자의 복사 출사측에 배치된다. 이 경우, 연결층은 바람직하게는 투명 전도 산화물로 형성됨으로써, 활성층으로부터 방출된 복사가 연결층을 통해 소자로부터 아웃커플링될 수 있다. 특히, 연결층은 인듐주석산화물(ITO)을 포함할 수 있다.
p형 접촉층이 연결층과의 경계면에서 Ga-면 분역뿐만 아니라 N-면 분역도 포함함으로써, 상기 p형 접촉층은 분역 구조를 미포함한 p형 접촉층에 비해 더 큰 거칠기를 가진다. 이러한 거칠기는, 광전 소자로부터의 복사 아웃커플링에 유리하게 작용한다. 특히, p형 접촉층의 거칠기는 그 위에 배치된 연결층에도 이어질 수 있어서, 유리하게는 연결층의 표면이 비교적 큰 거칠기를 가진다. 연결층은 예컨대 공기와 같은 주변 매질에 인접할 수 있고, 이때 연결층의 표면의 비교적 높은 거칠기는 복사 아웃커플링에 유리하게 작용하는데, 주변 매질과의 경계면에서 복사의 전반사가 감소하고, 특히 반도체 몸체내부에서의 다중 전반사가 감소하기 때문이다.
광전 소자의 다른 형성예에서, 활성층은 복사 방출층이고, 소자의 복사 출사측은 활성층으로부터 볼 때 연결층에 대향된다. 이 경우, 활성층으로부터 방출된 복사는 p형 접촉층과 연결층에 대향된 측에서 광전 소자로부터 출사된다. 상기 형성예에서, 연결층은 특히 금속 또는 금속 합금 소재의 거울층일 수 있다. 금속 또는 금속 합금은 바람직하게는, 은, 알루미늄 또는 금을 포함하거나 그것으로 구성된다. 거울층에 의해, 활성층으로부터 복사 출사측에 대해 반대 방향으로 방출되는 복사는 유리하게도 복사 출사측의 방향으로 반사되는데, 이는 이 곳에서 광전 소자로부터 아웃커플링되기 위함이다.
또는, 연결층은 예컨대 ITO와 같은 투명 전도 산화물을 포함할 수 있고, 이 때 연결층 뒤에는 활성층으로부터 볼 때 바람직하게는 거울층이 후속한다. 이 경우, 거울층은 금속 또는 금속 합금 소재의 층일 수 있다. 더욱 바람직하게는, 거울층은 상기 형성예에서 유전체 거울이다. 유전체 거울은 굴절률이 서로 다른 2개의 유전체 물질로 이루어진 교번적 층을 다수 포함하며, 예컨대 SiO2 및 SiN 소재의 교번적 층을 포함한다. 금속 거울을 이용한 경우에 비해, 유전체 거울을 이용하면, 소정의 파장 또는 소정의 파장 영역에 대해 더 큰 반사도를 유리하게 얻을 수 있다. 유전체 거울의 사용 시, p형 접촉층의 전기적 연결이 연결층의 투명 전도 산화물에 의해 이루어지며, 상기 투명 전도 산화물은 이후의 금속층 없이도 충분한 전류를 확산하는 역할도 한다.
본 발명은 이하 3개의 실시예에 의거하여 더욱 상세히 설명된다.
도 1은 광전 소자의 제1실시예의 개략적 횡단면도이다.
도 2는 광전 소자의 제2실시예의 개략적 횡단면도이다.
도 3은 광전 소자의 제3실시예의 개략적 횡단면도이다.
동일하거나 동일한 효과를 가진 구성요소는 도면에서 각각 동일한 참조번호를 가진다. 도시된 구성요소 및 구성요소들간의 크기비는 척도에 맞는 것으로 볼 수 없다.
도 1에 도시된 광전 반도체 소자는 질화물 화합물 반도체 물질계인 반도체 층시퀀스(3)를 포함한다.
반도체 층시퀀스(3)의 반도체층(4, 5, 6, 7)은 특히, 0≤x≤1, 0≤y≤1, x+y≤1일 때의 InxAlyGa1-x-yN을 포함한다.
반도체 층시퀀스(3)는, 예컨대 성장 기판(10)상에 에피택시얼 성장되어있다. 성장 기판(10)은 예컨대 사파이어기판이거나 GaN기판이다.
반도체 층시퀀스(3)는 n형 도핑된 영역(4), p형 도핑된 영역(8) 및 상기 n형 도핑된 영역(4)과 p형 도핑된 영역(8) 사이에 배치된 활성층(5)을 포함한다.
n형 도핑된 영역(4) 및 p형 도핑된 영역(8)은 각각 하나 이상의 반도체층을 포함할 수 있다. n형 도핑된 영역(4) 및 p형 도핑된 영역에는 도핑되지 않은 층도 포함되어 있을 수 있다.
활성층(5)은 특히 복사 방출층일 수 있다. 특히, 활성층(5)은 pn접합을 포함하거나, 바람직하게는 단일양자우물구조 또는 다주양자우물구조를 포함할 수 있다. 예컨대, 반도체 소자는 LED 또는 반도체 레이저이다. 또는, 활성 영역(5)은 복사 수신층이고 광전 반도체 소자가 검출기인 경우도 가능하다.
p형 도핑된 영역(8)은 p형 도핑된 층(6) 및 0≤x≤1, 0≤y≤1, x+y≤1일 때의 InxAlyGa1-x-yN 소재의 p형 접촉층(7)을 포함한다. p형 접촉층(7)은 금속, 금속 합금 또는 투명 전도 산화물 소재의 연결층(9)에 인접한다.
연결층(9)은 전기 전류를 반도체 층시퀀스(3)안으로 안내하기 위해 전기 접촉을 형성하는 역할을 한다. 다른 전기 접촉(11)은, 전기 전도 기판이 사용된 경우에, 예컨대 기판(10)의 후방측에 배치되어 있을 수 있다.
p형 접촉층(7)은 질화물 화합물 반도체 물질의 결정 구조의 정렬이 서로 상이한 다양한 분역(1, 2)을 포함한다. 특히, p형 접촉층(7)은 연결층(9)과의 경계면에서 Ga-면 정렬의 제1분역(1) 및 N-면 정렬의 제2분역(2)을 포함한다. Ga-면 분역(1)은 질화물 화합물 반도체 물질의 육각 결정 격자의 [0001]-결정 방향에서, N-면 분역(2)은 [000-1]-결정 방향에서 정렬되어 있다. Ga-면 분역(1) 및 N-면 분역(2)에서 III-족 물질(Ga, In 또는 Al) 과 N 원자 사이의 결합의 정렬이 서로 상이함에 따라, 분역(1, 2)은 상기 분역의 기계적 및 전기적 특성에 있어서 상이하다.
p형 접촉층(7)이 Ga-면 분역(1)뿐만 아니라 N-면 분역(2)도 포함한 경우가 유리하다.
질화물 화합물 반도체 물질의 p형 도펀트의 활성화, 바람직하게는 마그네슘의 활성화는 일반적으로 온도 처리에 의해 이루어지며, 상기 온도 처리 시 수소는 반도체 물질로부터 배출된다. 수소는 N-면 분역(2)보다 Ga-면 분역(1)으로부터 더욱 양호하게 새어나올 수 있음이 확인되었다. 따라서, p형 접촉층(7)의 적어도 일부 영역은 Ga-면 정렬에서 제1분역(1)을 포함하는 것이 유리하다.
바람직하게는, N-면 분역(2)은 현저한 전압 강하 없이 연결층(9)에 p형 접촉층(7)의 전기적 연결을 가능하게 한다. 이러한 점은, N-면 정렬을 가진 분역(2)이 연결층(9)과의 경계면에서 명목상의 p형 도핑에도 불구하고 n형 특성을 가진다는 점에 기인한다. 추정컨대, N-면 분역에서 결정층의 결함이 형성되며, 상기 결함은 수용체의 과보상을 야기하므로, N-면 분역(2)의 n형 특성의 원인이다.
N-면 분역(2)은 연결층(9)과의 경계면에서 상기 분역의 n형 특성에 의해 터널 접합을 형성하고, 상기 터널 접합에 의해 p형 접촉층(7)은 현저한 전압 강하 없이 연결층(9)에 전기적으로 연결되어 있다. 바람직하게는, p형 접촉층(7)과 연결층(9)사이의 경계면에서 전압 강하는 0.2 V 미만, 더욱 바람직하게는 0.1 V 미만이다.
종래의 p형 도핑된 질화물 화합물 반도체층이 예컨대 투명 전도 산화물 소재의 층과 같은 연결층에 연결될 때 통상적으로 발생하는 0.2 V 초과의 전압 강하는 p형 접촉층(7)에서 N-면 분역에 의해 감소하거나 심지어 완전히 방지된다.
바람직하게는, 연결층(9)은 예컨대 ITO 또는 ZnO와 같은 투명 전도 산화물 소재의 층이다. 투명 전도 산화물 소재의 연결층(9)은 특히, 광전 반도체 소자가 LED이고, 상기 LED에서 복사 아웃커플링이 연결층(9)을 통해 일어나는 경우에 유리하다. 이 경우, 유리하게도 연결층(9)은 전체 p형 접촉층(7)상에 적층될 수 있어서, 연결층(9)에서 현저한 흡수 손실 없이 양호한 전류 확산이 이루어진다.
또는, 연결층(9)은 금속 또는 금속 합금 소재의 층일 수 있고, 이 경우 상기 연결층은 바람직하게는 p형 접촉층상에 국부적으로만 적층된다. 금속 또는 금속 합금 소재의 연결층(9)인 경우, 상기 연결층은 예컨대 알루미늄을 포함하거나 그것으로 구성될 수 있다.
p형 접촉층(7)은 연결층(9)과의 경계면에서 유리하게는 적어도 10%와 최대 90%라는 면 비율, 더욱 바람직하게는 적어도 40%와 최대 70%라는 면 비율로 Ga-면 정렬을 가진 분역을 포함한다.
제1 및 제2분역(1, 2)은 도 1에 도시된 바와 같이 반드시 p형 접촉층(7)의 전체 두께를 관통하여 연장되지 않아도 되며, 대안적으로 연결층(9)과의 경계면의 영역에서만 형성될 수 있다. 따라서, 분역들의 수직 치수뿐만 아니라 래터럴 치수도 서로 상이할 수 있다. 특히, 제1 및 제2분역(1, 2)의 래터럴 치수는 p형 접촉층(7)의 층 두께에 걸쳐 일정하지 않아도 되며, 가변적일 수 있다. 예컨대, 분역(1, 2)은 각뿔대형태를 가질 수 있다.
Ga-면 분역(1) 및 N-면 분역(2)의 형성은 특히 p형 접촉층(7)의 도펀트 농도 및 층 두께에 의존한다.
p형 접촉층(7)에서 Ga-면 분역(1)뿐만 아니라 N-면 분역(2)도 형성되려면, p형 접촉층의 두께는 유리하게는 5 nm과 200 nm사이에서, 도펀트 농도는 5 * 1019 cm-3 이상과 2 * 1021 cm-3사이에서 조절된다. 바람직하게는, p형 접촉층(7)의 두께는 20 nm이하이다. 도펀트 농도는 바람직하게는 1 * 1020 cm-3을 초과하며, 예컨대 1.5 * 1020 cm-3 과 3 * 1020 cm-3 사이이다.
제1분역(1) 및/또는 제2분역(2)의 래터럴 치수는 p형 접촉층(7)과 연결층(9) 사이의 경계면에서 예컨대 10 nm과 5 ㎛사이이다.
더욱 유리한 경우는, 연결층(9)과의 경계면에서 N-면 분역(2)의 래터럴 치수가 1 ㎛미만, 바람직하게는 100 nm미만, 더욱 바람직하게는 10 nm미만일 때이다. 이러한 방식으로, N-면 분역들(2) 사이에서 충분히 많고 큰 Ga-면 분역(1)이 배치되고, 상기 Ga-면 분역에 의해 수소는 p형 접촉층(7)에서 p형 도펀트의 활성 화 시 새나갈 수 있다.
p형 접촉층(7)에서 제1분역(1) 및 제2분역(2)이 형성되어 있음으로써, p형 접촉층(7)은 질화물 화합물 반도체 소재의 종래 p형 접촉층보다 더 큰 거칠기를 가진다. 이러한 큰 거칠기는 연결층(9)과의 경계면을 거쳐 연결층(9)의 표면까지 이어질 수 있고, 이는 광전 반도체 소자로부터의 복사 아웃커플링에 유리하게 작용한다.
도 2에 도시된 광전 반도체 소자의 실시예는 소위 박막 LED의 경우를 가리키며, 이 때 반도체 층시퀀스(3)는 상기 층시퀀스 본래의 성장 기판으로부터 분리되어 있다. 본래의 성장 기판은 n형 도핑된 영역(4)으로부터 분리되어 있고, n형 도핑된 영역은 상기 실시예에서 광전 소자의 복사 출사측에 배치되어 있다. 본래의 성장 기판에 대향된 측에서 반도체 소자는 예컨대 땜납층(13)을 이용하여 캐리어 몸체(14)상에 적층된다. 활성층(5)으로부터 볼 때, 즉 p형 도핑된 영역(8)은 p형 접촉층(7)에서 캐리어 몸체(14)를 향해있다. 캐리어 몸체(14)는 예컨대 게르마늄 또는 세라믹을 포함할 수 있다.
앞서 기술한 실시예의 경우와 마찬가지로, p형 접촉층(7)은 Ga-면 정렬에서 제1분역(1)을, N-면 정렬에서 제2분역(2)을 포함한다. 제1 및 제2분역(1, 2)을 포함한 p형 접촉층(7)은 연결층(9)에 인접하고, 연결층은 유리하게는 금속 또는 금속 합금을 포함한다. 제2전기적 연결을 형성하기 위해, n형 도핑된 영역(4)상에 접촉층(12)이 적층되어 있을 수 있다.
p형 접촉층(7)에서 분역(1, 2)의 유리한 형성예 및 이와 결부되어 연결층(9)과의 전기적 연결의 이점은 앞서 설명한 실시예의 그것에 상응한다.
바람직하게는, 연결층(9)은 활성 영역(5)으로부터 캐리어 몸체(14)의 방향으로 방출된 복사를 n형 도핑된 영역(4)의 표면에서, 대향된 복사 출사측으로 반사하기 위한 반사층이다. 반사 연결층(9)은 특히 알루미늄, 은 또는 금을 포함하거나 그것으로 구성될 수 있다. 반사 연결층(9), 및 반도체 소자와 캐리어 몸체(14)가 결합할 때 이용하는 땜납층(13) 사이에는 하나 이상의 다른 층이 배치되어 있을 수 있다(미도시). 특히, 이는 부착증, 습윤층 및/또는 장벽층을 가리킬 수 있고, 장벽층은 땜납층(13)의 물질이 반사 연결층(9)으로 확산되는 것을 방지해야 한다.
도 3에 도시된 광전 반도체 소자의 다른 실시예는 도 2에 도시된 소자에 비해, 연결층(9)이 금속 또는 금속 합금 소재의 층이 아니라, 투명 전도 산화물 소재의 층이라는 점에서 구별된다. 특히, p형 접촉층(7)에 인접하는 연결층(9)은 인듐주석산화물(ITO) 소재의 층일 수 있다. 활성층(5)으로부터 볼 때, 투명한 연결층(9) 다음에 거울층(15)이 후속한다.
거울층(15)은 특히 유전체 거울일 수 있다. 유전체 거울(15)은 예컨대 다수의 교번적인 SiO2 층 및 SiN층을 포함할 수 있다. 금속 거울에 비해 유전체 거울이 가지는 이점은, 소정의 파장 또는 소정의 파장 영역에 대해 일반적으로 금속 거울층보다 더 큰 반사도를 달성할 수 있다는 것이다. 유전체 거울(15)의 경우, 연결층(9)은 예컨대 하나 이상의 전기 전도 결합부(16)에 의해 땜납층(13)과 결합할 수 있다.
그 외, 도 3의 실시예는 그 기능 방식 및 다른 유리한 형성예와 관련하여 도 2에 도시된 실시예에 상응한다.
본 발명은 실시예에 의거한 설명에 한정되지 않는다. 오히려, 본 발명은 각각의 새로운 특징 및 이의 각 조합을 포함하고, 이러한 점은 특히, 이러한 특징 또는 이러한 조합이 그 자체로 명백하게 특허청구범위 또는 실시예에 제공되어 있지 않더라도, 특허청구범위에서의 특징의 각 조합을 포괄한다.

Claims (15)

  1. 질화물 화합물 반도체계 반도체 층시퀀스(3)를 포함하고, 상기 반도체 층시퀀스는 n형 도핑된 영역(4), p형 도핑된 영역(8) 및 상기 n형 도핑된 영역(4)과 p형 도핑된 영역(8) 사이에 배치된 활성층(5)을 구비하는 경우의 광전 반도체 소자에 있어서,
    상기 p형 도핑된 영역은 0≤x≤1, 0≤y≤1, x+y≤1 일 때의 InxAlyGa1-x-yN 소재의 p형 접촉층(7)을 포함하고, 상기 p형 접촉층은 금속, 금속 합금 또는 투명 전도 산화물 소재의 연결층(9)에 인접하며, 이 때 상기 p형 접촉층(7)은 상기 연결층(9)과의 경계면에서 Ga-면 정렬을 가진 제1분역(1) 및 N-면 정렬을 가진 제2분역(2)을 포함하는 것을 특징으로 하는 광전 반도체 소자.
  2. 제 1항에 있어서,
    상기 p형 접촉층(7)은 상기 연결층(9)과의 경계면에서 적어도 10%와 최대 90%라는 면 비율로 상기 Ga-면 정렬을 가진 분역(1)을 포함하는 것을 특징으로 하는 광전 반도체 소자.
  3. 제 2항에 있어서,
    상기 p형 접촉층(7)은 상기 연결층(9)과의 경계면에서 적어도 40%와 최대 70%라는 면 비율로 상기 Ga-면 정렬을 가진 분역(1)을 포함하는 것을 특징으로 하는 광전 반도체 소자.
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 제1분역(1) 및/또는 제2분역(2)의 래터럴 치수는 각각 10 nm 내지 5 ㎛인 것을 특징으로 하는 광전 반도체 소자.
  5. 제 1항 내지 제 4항 중 어느 한 항에 있어서,
    상기 제2분역(2)의 래터럴 치수는 1 ㎛ 미만인 것을 특징으로 하는 광전 반도체 소자.
  6. 제 1항 내지 제 5항 중 어느 한 항에 있어서,
    상기 p형 접촉층(7)의 도펀트 농도는 1 x 1020 cm-3 을 초과하는 것을 특징으로 하는 광전 반도체 소자.
  7. 제 1항 내지 제 6항 중 어느 한 항에 있어서,
    상기 p형 접촉층(7)의 두께는 5 nm이상과 200 nm이하인 것을 특징으로 하는 광전 반도체 소자.
  8. 제 1항 내지 제 7항 중 어느 한 항에 있어서,
    상기 p형 접촉층(7)의 두께는 30 nm이하인 것을 특징으로 하는 광전 반도체 소자.
  9. 제 1항 내지 제 8항 중 어느 한 항에 있어서,
    상기 활성 영역(5)은 복사 방출층이고, 상기 연결층(9)은 상기 소자의 복사 출사측에 배치되어 있는 것을 특징으로 하는 광전 반도체 소자.
  10. 제 9항에 있어서,
    상기 연결층(9)은 투명 전도 산화물을 포함하는 것을 특징으로 하는 광전 반도체 소자.
  11. 제 1항 내지 제 8항 중 어느 한 항에 있어서,
    상기 활성 영역(5)은 복사 방출층이고, 상기 소자의 복사 출사측은 상기 복사 방출층(5)으로부터 볼 때 상기 연결층(9)에 대향되는 것을 특징으로 하는 광전 반도체 소자.
  12. 제 11항에 있어서,
    상기 연결층(9)은 금속 또는 금속 합금 소재의 거울층인 것을 특징으로 하는 광전 반도체 소자.
  13. 제 11항에 있어서,
    상기 연결층(9)은 투명 전도 산화물을 포함하는 것을 특징으로 하는 광전 반도체 소자.
  14. 제 13항에 있어서,
    상기 연결층(9)뒤에는 상기 활성층(5)으로부터 볼 때 거울층(15)이 후속하는 것을 특징으로 하는 광전 반도체 소자.
  15. 제 14항에 있어서,
    상기 거울층(15)은 유전체 거울인 것을 특징으로 하는 광전 반도체 소자.
KR1020117011457A 2008-10-21 2009-09-16 광전 반도체 소자 KR101645755B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102008052405.0 2008-10-21
DE102008052405A DE102008052405A1 (de) 2008-10-21 2008-10-21 Optoelektronisches Halbleiterbauelement

Publications (2)

Publication Number Publication Date
KR20110086096A true KR20110086096A (ko) 2011-07-27
KR101645755B1 KR101645755B1 (ko) 2016-08-04

Family

ID=41600865

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117011457A KR101645755B1 (ko) 2008-10-21 2009-09-16 광전 반도체 소자

Country Status (8)

Country Link
US (1) US8907359B2 (ko)
EP (1) EP2338182B1 (ko)
JP (1) JP5798035B2 (ko)
KR (1) KR101645755B1 (ko)
CN (1) CN102187484B (ko)
DE (1) DE102008052405A1 (ko)
TW (1) TWI437725B (ko)
WO (1) WO2010045907A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012106998A1 (de) 2012-07-31 2014-02-06 Osram Opto Semiconductors Gmbh Reflektierendes Kontaktschichtsystem für ein optoelektronisches Bauelement und Verfahren zu dessen Herstellung
DE102014115740A1 (de) * 2014-10-29 2016-05-04 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
JP6576257B2 (ja) * 2016-01-29 2019-09-18 株式会社日立ハイテクノロジーズ 荷電粒子検出器、及び荷電粒子線装置
DE102017113389B4 (de) * 2017-06-19 2021-07-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterlaserdiode
DE102017119931A1 (de) * 2017-08-30 2019-02-28 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
DE102017123154A1 (de) * 2017-10-05 2019-04-11 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060049417A1 (en) * 2004-09-09 2006-03-09 Elite Optoelectronics Inc. III-nitride based on semiconductor device with low-resistance ohmic contacts
US20060255341A1 (en) * 2005-04-21 2006-11-16 Aonex Technologies, Inc. Bonded intermediate substrate and method of making same
KR20080068675A (ko) * 2005-09-27 2008-07-23 오스람 옵토 세미컨덕터스 게엠베하 전류 확산층을 포함한 광전자 반도체 소자
KR20080091249A (ko) * 2006-01-27 2008-10-09 오스람 옵토 세미컨덕터스 게엠베하 광전자 반도체 칩

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW569474B (en) 2002-10-25 2004-01-01 Nat Univ Chung Hsing Superluminent light emitting diode with plated substrate having reflecting mirror and the manufacturing method thereof
WO2006013698A1 (ja) 2004-08-02 2006-02-09 Nec Corporation 窒化物半導体素子、及びその製造方法
US7335924B2 (en) 2005-07-12 2008-02-26 Visual Photonics Epitaxy Co., Ltd. High-brightness light emitting diode having reflective layer
US20080111144A1 (en) * 2006-11-15 2008-05-15 The Regents Of The University Of California LIGHT EMITTING DIODE AND LASER DIODE USING N-FACE GaN, InN, AND AlN AND THEIR ALLOYS
JP2008159606A (ja) 2006-12-20 2008-07-10 Rohm Co Ltd 窒化物半導体発光素子およびその製造方法
US8021904B2 (en) * 2007-02-01 2011-09-20 Cree, Inc. Ohmic contacts to nitrogen polarity GaN

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060049417A1 (en) * 2004-09-09 2006-03-09 Elite Optoelectronics Inc. III-nitride based on semiconductor device with low-resistance ohmic contacts
US20060255341A1 (en) * 2005-04-21 2006-11-16 Aonex Technologies, Inc. Bonded intermediate substrate and method of making same
KR20080068675A (ko) * 2005-09-27 2008-07-23 오스람 옵토 세미컨덕터스 게엠베하 전류 확산층을 포함한 광전자 반도체 소자
KR20080091249A (ko) * 2006-01-27 2008-10-09 오스람 옵토 세미컨덕터스 게엠베하 광전자 반도체 칩

Also Published As

Publication number Publication date
KR101645755B1 (ko) 2016-08-04
JP2012506624A (ja) 2012-03-15
JP5798035B2 (ja) 2015-10-21
DE102008052405A1 (de) 2010-04-22
US20110316028A1 (en) 2011-12-29
TW201017938A (en) 2010-05-01
US8907359B2 (en) 2014-12-09
CN102187484B (zh) 2014-08-06
WO2010045907A1 (de) 2010-04-29
CN102187484A (zh) 2011-09-14
EP2338182B1 (de) 2018-11-07
EP2338182A1 (de) 2011-06-29
TWI437725B (zh) 2014-05-11

Similar Documents

Publication Publication Date Title
US10700237B2 (en) Ultraviolet light-emitting devices incorporating graded layers and compositional offsets
US9620676B2 (en) Pseudomorphic electronic and optoelectronic devices having planar contacts
KR101290629B1 (ko) 광전 소자 및 그 제조방법
US9577165B2 (en) Light emitting diode chip
JP6924836B2 (ja) 光電子半導体チップ
KR20110086096A (ko) 광전 반도체 소자
US8841685B2 (en) Optoelectronic semiconductor chip
KR102038730B1 (ko) 광전자 소자를 위한 반사형 콘택층 시스템 및 이의 제조를 위한 방법
KR100803246B1 (ko) 질화물 반도체 소자
US20230369540A1 (en) Semiconductor stack

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right