KR20110079202A - 레지스트 하층막용 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법 - Google Patents

레지스트 하층막용 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법 Download PDF

Info

Publication number
KR20110079202A
KR20110079202A KR1020090136189A KR20090136189A KR20110079202A KR 20110079202 A KR20110079202 A KR 20110079202A KR 1020090136189 A KR1020090136189 A KR 1020090136189A KR 20090136189 A KR20090136189 A KR 20090136189A KR 20110079202 A KR20110079202 A KR 20110079202A
Authority
KR
South Korea
Prior art keywords
resist underlayer
tetrabutyl ammonium
substituted
underlayer film
composition
Prior art date
Application number
KR1020090136189A
Other languages
English (en)
Inventor
김미영
이우진
한권우
이한송
김상균
김종섭
Original Assignee
제일모직주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제일모직주식회사 filed Critical 제일모직주식회사
Priority to KR1020090136189A priority Critical patent/KR20110079202A/ko
Priority to PCT/KR2010/008852 priority patent/WO2011081322A2/ko
Priority to CN201080060219.0A priority patent/CN102687075B/zh
Priority to TW099144199A priority patent/TWI465853B/zh
Publication of KR20110079202A publication Critical patent/KR20110079202A/ko
Priority to US13/539,971 priority patent/US8962747B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/04—Polysiloxanes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/075—Silicon-containing compounds
    • G03F7/0752—Silicon-containing compounds in non photosensitive layers or as additives, e.g. for dry lithography
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/80—Siloxanes having aromatic substituents, e.g. phenyl side groups

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Structural Engineering (AREA)
  • Architecture (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Organic Chemistry (AREA)
  • Materials For Photolithography (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Silicon Polymers (AREA)

Abstract

하기 화학식 1 내지 3로 표시되는 화합물의 유기실란계 축중합물; 및 용매를 포함하는 레지스트 하층막용 조성물이 제공된다.
[화학식 1]
[R1O]3Si-X
[화학식 2]
[R2O]3Si-R3
[화학식 3]
[R4O]3Si-Si[OR5]3
상기 화학식 1 내지 3에서, R1 내지 R5 및 X의 정의는 명세서에 기재한 바와 같다.
상기 레지스트 하층막용 조성물은 굴절율과 흡광도를 용이하게 조절하여, 반사방지 특성이 우수한 레지스트 하층막과 이를 이용한 반도체 집적회로 디바이스를 제공할 수 있다.
레지스트 하층막, 유기실란계 축중합물, 굴절율, 흡광도

Description

레지스트 하층막용 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법{Resist underlayer composition and Process of Producing Integrated Circuit Devices Using the Same}
본 발명은 레지스트 하층막용 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법에 관한 것이다.
일반적으로 대부분의 리소그래피(lithography) 공정은 해상도를 증가시키기 위하여 레지스트층과 기판 사이에서의 반사를 최소화시켜야 한다. 따라서 레지스트층과 기판 사이에 반사방지코팅재료(ARC; anti-reflective coating)를 사용하여 해상도를 증가시킨다. 그러나 이러한 반사방지코팅재료는 레지스트 재료와 기본 조성이 유사하여, 이미지가 새겨진 레지스트층에 대해 에치선택성(etch selectivity)이 좋지 않은 단점이 있다. 그러므로 후속 에칭단계에서 추가의 리소그래피 공정이 요구되는 단점이 있다.
또한, 일반적인 레지스트 재료는 후속 에칭 단계에 대한 충분한 내성을 지니지 못한다. 이로써, 레지스트층이 매우 얇은 경우, 에칭하고자 하는 기판이 매우 두꺼운 경우, 에칭깊이가 깊게 요구되는 경우, 또는 특정 기판층에 대해 특정 에칭 제(echant)를 사용해야하는 경우에 레지스트 하층막이 널리 사용되어져 왔다. 이러한 레지스트 하층막은 우수한 에치선택성을 가지는 재료로, 일반적으로 두 개의 층을 사용하게 된다. 보다 구체적으로, 도 1에 나타낸 바와 같이, 실리콘 산화막과 같은 기판(1) 상에 일반적으로 유기물로 이루어진 제1 레지스트 하층막(3)을 형성하고, 그 위에 제2 레지스트 하층막(5)를 만든 후, 최종적으로 레지스트층(7)를 형성한다. 제2 레지스트 하층막(5)는 기판(1)보다 레지스트층(7)에 대해 더 높은 에치선택성을 갖기 때문에 얇은 두께의 레지스트층(7)을 이용해도 패턴을 쉽게 전사할 수 있다. 패턴이 전사된 제2 레지스트 하층막(5)를 마스크로 제1 레지스트 하층막(3)을 에칭하여 패턴을 전사하고, 마지막으로 이 제1 레지스트 하층막(3)을 마스크로 기판(1)에 패턴을 전사한다. 결과적으로 더 얇은 레지스트층(7)을 사용하여 원하는 깊이로 기판을 에칭하게 되는 것이다.
또한, 상기 제2 레지스트 하층막은 반사방지코팅재료의 역할을 겸하면서 레지스트층의 하층에 형성되는 막으로, 노광기에서 방출된 빛을 흡수하여 반사되지 않도록 하는 광학특성이 요구되어 진다. 특히, 반도체 공정이 수십나노미터의 선폭으로 미세화되어 보다 정교한 광학특성의 조절이 요구되어지므로, 고해상도 레지스트 패턴구현을 위하여 제2 레지스트 하층막(5)의 굴절율과 흡광도를 조절하는 기술이 요구되고 있다.
본 발명의 일 측면은 굴절율과 흡광도를 용이하게 조절할 수 있고, 반사방지 특성이 우수한 레지스트 하층막용 조성물을 제공한다.
본 발명의 다른 측면은 코팅성과 보관안정성이 우수하고, 경화도가 우수하여 치밀한 하층막을 제공할 수 있는 레지스트 하층막용 조성물을 제공한다.
본 발명의 일 측면은 하기 화학식 1 내지 3로 표시되는 화합물의 유기실란계 축중합물 및 용매를 포함하는 레지스트 하층막용 조성물이 제공된다.
[화학식 1]
[R1O]3Si-X
(상기 화학식 1에서,
R1은 치환 또는 비치환된 C1 내지 C6 알킬기이고, X는 치환 또는 비치환된 C6 내지 C30의 아릴기이다.)
[화학식 2]
[R2O]3Si-R3
(상기 화학식 2에서,
R2는 치환 또는 비치환된 C1 내지 C6 알킬기이고, R3는 치환 또는 비치환된 C1 내지 C12의 알킬기이다.)
[화학식 3]
[R4O]3Si-Si[OR5]3
(상기 화학식 3에서,
R4 및 R5는 동일하거나 서로 상이하며, 치환 또는 비치환된 C1 내지 C6 알킬기이다.)
상기 유기실란계 축중합물은 중량평균 분자량은 약 2,000 내지 약 50,000의 범위에 있다.
상기 유기실란계 축중합물은 레지스트 하층막용 조성물 총량에 대하여 약 0.1 내지 약 50 중량% 포함될 수 있다.
기타 본 발명의 구현예들의 구체적인 사항은 이하 상세한 설명에 포함되어 있다.
상기 레지스트 하층막용 조성물은 250 nm 이하의 파장 범위에서 굴절율과 흡광도를 용이하게 조절하여 반사방지 특성이 우수하고 코팅성과 보관 안정성이 우수하며 치말한 레지스트 하층막을 제공할 수 있다. 이로써, 미세 패턴이 형성된 반도체 집적회로 디바이스를 매우 효과적으로 제공할 수 있다.
이하, 본 발명의 구현예를 상세히 설명하기로 한다. 다만, 이는 예시로서 제시되는 것으로, 이에 의해 본 발명이 제한되지는 않으며 본 발명은 후술할 청구 범위의 범주에 의해 정의될 뿐이다.
본 명세서에서 "치환"이란 별도의 정의가 없는 한, C1 내지 C6 알킬기 또는 C6 내지 C12 아릴기로 치환된 것을 의미한다. 또한 알킬기는 C1 내지 C10 알킬기를 의미한다.
본 발명의 일 구현예는 하기 화학식 1 내지 3로 표시되는 화합물의 유기실란계 축중합물; 및 용매를 포함하는 레지스트 하층막용 조성물을 제공한다.
[화학식 1]
[R1O]3Si-X
(상기 화학식 1에서,
R1은 치환 또는 비치환된 C1 내지 C6 알킬기이고, X는 치환 또는 비치환된 C6 내지 C30의 아릴기이다.)
[화학식 2]
[R2O]3Si-R3
(상기 화학식 2에서,
R2는 치환 또는 비치환된 C1 내지 C6 알킬기이고, R3는 치환 또는 비치환된 C1 내지 C12의 알킬기이다.)
[화학식 3]
[R4O]3Si-Si[OR5]3
(상기 화학식 3에서,
R4 및 R5는 동일하거나 서로 상이하며, 치환 또는 비치환된 C1 내지 C6 알킬기이다.)
상기 알킬기는 선형 또는 분지된 알킬기일 수 있다.
본 발명의 일 구현예에 따른 유기실란계 축중합물은 상기 화학식 1 내지 3의 화합물을 총량을 100 중량부라 할 때 화학식 1의 화합물을 약 0.1 내지 약 90 중량부, 화학식 2의 화합물 약 0.1 내지 약 90 중량부 및 화학식 3의 화합물 약 0.1 내지 약 90 중량부를 산 촉매 또는 염기 촉매하에서 가수분해 및/또는 축중합 반응으로 생성되는 유기실란계 축중합물일 수 있다. 보다 구체적으로 상기 화학식 1의 화합물은 0.1 내지 30 중량부로 사용되는 것이 좋고, 상기 화학식 2의 화합물은 0.1 내지 50 중량부로 사용되는 것이 좋고, 상기 화학식 3의 화합물은 0.1 내지 90 중량부로 사용되는 것이 좋다. 상기 화학식 1의 화합물을 상기 범위로 사용할 경우 방향족 고리가 DUV(deep UV) 영역에서 흡수 스펙트럼을 나타내는 점을 활용하여 반사방지 특성이 높고 충분한 에칭선택비를 가지는 하층막을 제공할 수 있다. 방향족 고리의 함량을 조절하여 특정 파장에서 원하는 흡수도와 굴절율을 가진 하층막용 조성물을 제공할 수 있다. 상기 화학식 2의 화합물을 상기 범위로 사용할 경우 중축합물의 저장안정성을 높일 수 있으며 충분한 흡광도를 얻을 수 있다. 또한 상기 화학식 3의 화합물을 상기 범위로 사용할 경우 산소 플라즈마에 대한 충분 한 내에칭성을 확보할 수 있다.
상기 산촉매 또는 염기촉매는 상기한 화학식들의 가수분해 반응 또는 축중합 반응의 속도를 적절히 조절하여 원하는 분자량의 유기실란계 축중합물을 얻을 수 있도록 하는 역할을 한다. 이러한 산촉매 및 염기촉매의 종류는 당분야에서 일반적으로 사용되는 것으로 특별히 한정하지 않으나, 보다 구체적으로 상기 산촉매는 불산, 염산, 브롬산, 요오드산, 질산, 황산, p-톨루엔 술폰산 수화물(p-toluenesulfonic acid monohydrate), 디에틸설페이트(diethylsulfate), 2,4,4,6-테트라브로모시클로헥사디엔온, 벤조인 토실레이트, 2-니트로벤질 토실레이트, 유기 술폰산의 알킬 에스테르류 또는 이들의 조합인 것을 사용할 수 있다. 또한, 상기 염기촉매는 트리에틸아민, 디에틸아민과 같은 알킬아민, 암모니아, 수산화나트륨, 수산화칼륨, 피리딘, 또는 이들의 조합인 것을 사용할 수 있다. 이 때, 상기 산촉매 또는 염기촉매는 유기실란계 축중합물을 생성하는 상기 화합물의 총량 100 중량부에 대하여 약 0.001 내지 약 5 중량부로 사용하는 것이 반응속도를 적절히 조절하여 원하는 분자량의 축중합물을 얻기 위해서 바람직하다.
또한, 상기 유기실란계 축중합물은 상기 화학식 1 내지 3의 가수분해 화합물인 하기 화학식 4 내지 6으로 표시되는 화합물의 축중합물일 수도 있다.
[화학식 4]
[HO]a[R1O](3-a)Si-X
(상기 화학식 4에서,
R1은 치환 또는 비치환된 C1 내지 C6 알킬기이고, X는 치환 또는 비치환된 C6 내지 C30의 아릴기이고, a는 0 보다 크고 3의 범위에 있는 수이다.)
[화학식 5]
[HO]b[R2O](3-b)Si-R3
(상기 화학식 4에서,
R2는 치환 또는 비치환된 C1 내지 C6 알킬기이고, R3는 치환 또는 비치환된 C1 내지 C12의 알킬기이고 b는 0 보다 크고 3의 범위에 있는 수이다.)
[화학식 6]
[HO]d[R5O](3-d)Si-Si[OH]e[R6O](3-e)
(상기 화학식 6에서,
R4 및 R5는 동일하거나 서로 상이하며, 치환 또는 비치환된 C1 내지 C6 알킬기이고, d와 e는 각각 0 보다 크고 3의 범위에 있는 수이다.)
상기 알킬기는 선형 또는 분지된 알킬기일 수 있다.
본 발명의 일 구현예에 따른 축중합물은 하기 화학식 7로 표현될 수 있다.
[화학식 7]
{(XSiO1 .5)p(R3SiO1 .5)q(O1 .5Si-SiO1 .5)r}n
R3 와 X는 화학식 2 및 3에서와 동일하고 0.001≤p≤0.9이고, 0.001≤q≤0.9, 0.001≤r≤0.9이고, p+q+r=1이고 n은 50 내지 300의 범위에 있다.
이러한 유기실란계 축중합물은 중량평균 분자량이 2,000 내지 50,000 범위인 것을 사용할 수 있다. 특히, 기판상의 코팅성능을 고려하고, 겔 생성을 방지할 수 있도록 3,000 내지 20,000 범위인 것을 사용하는 것이 좋다.
또한, 상기 유기실란계 축중합물은 레지스트 하층막용 조성물 총량에 대하여, 0.1 내지 50 중량% 포함될 수 있다. 특히, 기판상의 코팅성능을 고려하여 0.5 내지 30 중량%로 포함되는 것이 좋다.
또한, 상기 레지스트 하층막용 조성물에서 상기 용매는 보이드(void)를 방지하고, 필름을 천천히 건조함으로써 평탄성을 향상시키는 역할을 한다. 이러한 용매의 종류는 당분야에서 일반적으로 사용되는 것으로 특별히 한정하지 않으나, 보다 구체적으로 본 발명의 일 구현예에 따른 레지스트 하층막용 조성물의 코팅, 건조 및 경화시의 온도보다 좀 더 낮은 온도 근처에서 휘발하는 고비등 용매를 사용할 수 있다. 보다 더 구체적으로 톨루엔(toluene), 프로필렌 글리콜 메틸 에테르(propylene glycol methyl ether), 프로필렌 글리콜 에틸 에테르(propylene glycol ethyl ether), 프로필렌 글리콜 프로필 에테르(propylene glycol propyl ether), 프로필렌 글리콜 메틸 에테르 아세테이트(propylene glycol methyl ether acetate), 프로필렌 글리콜 에틸 에테르 아세테이트(propylene glycol ethyl ether acetate), 프로필렌 글리콜 프로필 에테르 아세테이트(propylene glycol propyl ether acetate), 에틸 락테이트(ethyl lactate), g-부티로락톤(g-butyrolactone), 메틸 이소부틸 케톤(methyl isobutyl ketone) 및 이들의 조합으로 이루어진 군에서 선택되는 것을 사용할 수 있다.
상기 레지스트 하층막용 조성물은 가교제, 라디칼 안정제, 계면활성제 및 이들의 조합으로 이루어진 군에서 선택되는 첨가제를 더 포함할 수 있다.
또한, 상기 레지스트 하층막용 조성물은 피리디늄 p-톨루엔 술포네이트(pyridinium p-toluenesulfonate), 아미도설포베타인-16(amidosulfobetain-16), 암모늄(-)-캠퍼-10-술폰산염(ammonium(-)-camphor-10-sulfonic acid ammonium salt), 암모늄포메이트(ammonium formate), 알킬암모늄포메이트(alkyltriethylammonium formate), 피리디늄포메이트(pyridinium formate), 테트라부틸암모늄아세테이트(tetrabutyl ammonium acetate), 테트라부틸암모늄아자이드(tetrabutyl ammonium azide), 테트라부틸암모늄벤조에이트(tetrabutyl ammonium benzoate), 테트라부틸암모늄바이설페이트(tetrabutyl ammonium bisulfate), 브롬화테트라부틸암모늄(tetrabutyl ammonium bromide), 염화 테트라부틸암모늄(tetrabutyl ammonium chloride), 시안화테트라부틸암모늄(tetrabutyl ammonium cyanide), 불화테트라부틸암모늄(tetrabutyl ammonium fluoride), 요오드화테트라부틸암모늄(tetrabutyl ammonium iodide), 테트라부틸암모늄 설페이트(tetrabutyl ammonium sulfate), 테트라부틸암모늄나이트레이트(tetrabutyl ammonium nitrate), 테트라부틸암모늄나이트라이트(tetrabutyl ammonium nitrite), 테트라부틸암모늄 p-톨루엔설포네이트(tetrabutyl ammonium p-toluene sulfonate), 테트라부틸암모늄 포스페이트(tetrabutyl ammonium phosphate) 및 이들의 조합으로 이루어진 군에서 선택되는 가교촉매를 첨가제로 더 사용할 수 있다.
상기 가교촉매는 유기실란계 중합물 및 용매를 포함하는 조성물에 단독으로 첨가되거나 또는 상기 가교제, 라디칼 안정제, 계면활성제 및 이들의 조합으로 이루어진 군에서 선택되는 첨가제와 함께 추가되어 사용할 수도 있다.
상기 레지스트 하층막용 조성물이 상기한 첨가제를 더 포함하는 경우에는 유기실란계 축중합물 100 중량부에 대하여 상기 각각의 첨가제를 약 0.0001 내지 약 1 중량부로 포함하는 것이 저장안정성 측면에서 바람직하다.
본 발명의 일 구현예에 따른 레지스트 하층막용 조성물은 250 nm 이하의 파장 범위에서 굴절율과 흡광도를 용이하게 조절할 수 있는 효과가 있다. 이로써, 반사방지 특성과 에칭선택성이 우수한 레지스트 하층막을 제공할 수 있다.
일반적으로 흡광도가 증가하면 굴절율도 동시에 증가하게 되지만, 본 발명의 일 구현예에 따른 레지스트 하층막용 조성물을 사용하면 상기 화학식 1로 표시되는 화합물을 사용함에 따라 원하는 광학 특성 조절할 수 있어 높은 흡광도 조건에서 낮은 굴절율을 가지는 것이 가능하게 된다.
본 발명에 따라 기판 상의 재료를 패턴화하는 방법은 보다 구체적으로 하기와 같이 수행될 수 있다.
먼저, 알루미늄과 SiN(실리콘 나이트라이드)등과 같은 패턴화하고자 하는 재 료를 통상적인 방법에 따라 실리콘 기판 위에 형성시킨다. 본 발명의 레지스트 하층막용 조성물이 사용되는 패턴화하고자 하는 재료는 전도성, 반전도성, 자성 또는 절연성 재료인 것이 모두 가능하다.
상기 패턴화하고자 하는 재료 상에 유기물로 이루어진 제1 레지스트 하층막을 형성한다. 이 때, 상기 제1 레지스트 하층막은 주로 탄소, 수소 및 산소를 포함하는 유기물 재료를 이용하여 200 내지 12000 Å의 두께로 형성될 수 있다. 이 때, 상기 제1 레지스트 하층막의 종류 및 두께는 상기 범위로 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
이어서, 본 발명의 일 구현예에 따른 레지스트 하층막용 조성물을 사용하여 100 내지 4000 Å 두께로 스핀-코팅한 후 열처리하여 제2 레지스트 하층막을 형성한다.
상기 제2 레지스트 하층막을 형성하기 위한 고온 열처리 공정은 약 250℃ 내지 약 500℃에서 실시될 수 있다. 상기 범위에서 열처리되는 경우 하층막 내의 Si의 함량이 높아져 치밀한 하층막이 제공될 수 있다.
또한 상기 고온 열처리 공정은 저온에서 1차 열처리한 후 고온에서 2차 열처리하는 공정을 포함할 수도 있다. 상기 1차 열처리 공정은 약 150℃ 내지 약 250℃에서 실시될 수 있고 상기 2차 열처리 공정은 약 275℃ 내지 약 500℃에서 실시될 수 있다.
상기 제2 레지스트 하층막이 형성되면 방사선-민감성 이미지화층을 형성시키고, 상기 이미지화층을 통한 노광(exposure) 공정에 의해 패턴이 형성될 영역을 노출시키는 현상(develop)공정을 진행한다. 이어서, 이미지화층 및 반사방지층을 선택적으로 제거하여 재료층의 부분을 노출시키고, 에칭가스를 이용하여 드라이 에칭을 진행한다. 상기 에칭가스의 일반적인 예로는 CHF3, CH2F2, CF4, CH4, N2, O2, Cl2, BCl3 및 이들의 혼합가스로 이루어진 군 중에서 선택된 것을 사용할 수 있다. 패턴화된 재료 형상이 형성된 후에는 통상의 포토레지스트 스트립퍼에 의해 잔류하는 임의의 방사선-민감성 이미지화층을 제거할 수 있다.
이러한 방법에 의해 패턴화된 소자가 제공된다. 상기 소자는 반도체 집적회로 디바이스일 수 있다. 특히, 금속 와이어링 라인, 컨택트 또는 바이어스를 위한 홀과 같은 패터닝된 재료층 구조물; 다마스크 트렌치 또는 셀로우 트렌치 절연과 같은 절연색션; 집적 회로 장치의 설계와 같은 커패시터 구조물용 트렌치 등의 분야에 유용하게 적용될 수 있다. 또한, 산화물, 질화물, 폴리실리콘 및 크롬의 패터닝된 층을 형성하는 데에 매우 유용하게 적용될 수 있다. 또한 본 발명은 임의의 특정 리쏘그래픽 기법 또는 디바이스 구조물에 국한되는 것이 아님을 이해해야 한다.
이하에서는 본 발명의 구체적인 실시예들을 제시한다. 다만, 하기에 기재된 실시예들은 본 발명을 구체적으로 예시하거나 설명하기 위한 것에 불과하며, 이로서 본 발명이 제한되어서는 아니된다.
비교예 1
기계교반기, 냉각관, 적가 깔대기, 질소가스 도입관을 구비한 1L의 4구 플라스크에 메틸트리메톡시실란(methyltrimethoxysilane) 30.32g, 페닐트리메톡시실란(phenyltrimethoxysilane) 11.0g 및 비스트리메톡시실릴메탄(bis(trimethoxysilyl)methane) 98.6g을 PGMEA(propylene glycol monomethyl ether acetate) 560g에 용해시킨 후 0.5% 질산 수용액 32g을 용액에 첨가하였다. 그 후, 상온에서 1 시간 반응시킨 후, 음압을 가하여 생성된 메탄올(methanol)과 에탄올(ethanol)을 제거하였다. 이후 50℃로 반응 온도를 유지하면서 반응을 2일 동안 진행시켰다. 반응 후 중합이 끝난 유기실란계 축중합물 용액 2g에 PGMEA 98g을 넣어 희석용액을 만들었다.
상기 희석용액에 피리디늄 p-톨루엔 술포네이트 0.004 g을 넣어 레지스트 하층막용 조성물을 제조하였다.
상기 레지스트 하층막용 조성물을 실리콘 웨이퍼에 스핀-코팅법으로 코팅하여 60초간 240℃에서 구운 후, 추가적으로 120초간 400℃에서 구워서 두께 390Å의 필름을 형성시켰다.
실시예 1
기계교반기, 냉각관, 적가 깔대기, 질소가스 도입관을 구비한 1L의 4구 플라스크에 메틸트리메톡시실란(methyltrimethoxysilane) 37g, 페닐트리메톡시실 란(phenyltrimethoxysilane) 13.4g 및 헥사에톡시디실란(hexaethoxydisilane) 110g을 PGMEA(propylene glycol monomethyl ether acetate) 320g에 용해시킨 후 0.5% 질산 수용액 38g을 용액에 첨가하였다. 그 후, 상온에서 1 시간 반응시킨 후, 음압을 가하여 생성된 메탄올(methanol)과 에탄올(ethanol)을 제거하였다. 이후 50℃로 반응 온도를 유지하면서 반응을 2일 동안 진행시켰다. 반응 후 중합이 끝난 유기실란계 축중합물(중량평균 분자량 = 5,000) 용액 2g에 PGMEA 98g을 넣어 희석용액을 만들었다.
이 희석 용액에 피리디늄 p-톨루엔 술포네이트 0.004g을 넣어 레지스트 하층막용 조성물을 제조하였다.
상기 레지스트 하층막용 조성물을 실리콘 웨이퍼에 스핀-코팅 법으로 코팅하여 60초간 240℃에서 구운 후, 추가적으로 120초간 400℃에서 구워서 두께 390Å의 필름을 형성시켰다.
실시예 2
기계교반기, 냉각관, 적가 깔대기, 질소가스 도입관을 구비한 1L의 4구 플라스크에 메틸트리메톡시실란(methyltrimethoxysilane) 37g, 페닐트리메톡시실란(phenyltrimethoxysilane) 13.4g 및 헥사에톡시디실란(hexaethoxydisilane) 110g을 PGMEA(propylene glycol monomethyl ether acetate) 320g에 용해시킨 후 0.5% 질산 수용액 76g을 용액에 첨가하였다. 그 후, 상온에서 1 시간 반응시킨 후, 음압을 가하여 생성된 메탄올(methanol)과 에탄올(ethanol)을 제거하였다. 이후 50℃로 반응 온도를 유지하면서 반응을 2일 동안 진행시켰다. 반응 후 중합이 끝난 유기실란계 축중합물 (중량평균 분자량 = 10,000) 용액 2g에 PGMEA 98g을 넣어 희석용액을 만들었다.
이 희석 용액에 피리디늄 p-톨루엔 술포네이트 0.004g을 넣어 레지스트 하층막용 조성물을 제조하였다.
상기 레지스트 하층막용 조성물을 실리콘 웨이퍼에 스핀-코팅 법으로 코팅하여 60초간 240℃에서 구운 후, 추가적으로 120초간 400℃에서 구워 두께 390Å의 필름을 형성시켰다.
실시예 3
기계교반기, 냉각관, 적가 깔대기, 질소가스 도입관을 구비한 1L의 4구 플라스크에 메틸트리메톡시실란(methyltrimethoxysilane) 37g, 페닐트리메톡시실란(phenyltrimethoxysilane) 13.4g 및 헥사에톡시디실란(hexaethoxydisilane) 110g을 PGMEA(propylene glycol monomethyl ether acetate) 320g에 용해시킨 후 0.5% 질산 수용액 137g을 용액에 첨가하였다. 그 후, 상온에서 1 시간 반응시킨 후, 음압을 가하여 생성된 메탄올(methanol)과 에탄올(ethanol)을 제거하였다. 이후 50℃로 반응 온도를 유지하면서 반응을 2일 동안 진행시켰다. 반응 후 중합이 끝난 유기실란계 축중합물 (중량평균 분자량 = 16,500) 용액 2g에 PGMEA 98g을 넣어 희석용액을 만들었다.
이 희석 용액에 피리디늄 p-톨루엔 술포네이트 0.004g을 넣어 레지스트 하층 막용 조성물을 제조하였다.
상기 레지스트 하층막용 조성물을 실리콘 웨이퍼에 스핀-코팅 법으로 코팅하여 60초간 240℃에서 구운 후, 추가적으로 120초간 400℃에서 구워 두께 390Å의 필름을 형성시켰다.
굴절율과 흡광계수 측정
상기 비교예 1 및 실시예 1에서 240℃에서 구운 필름과 400℃에서 추가로 구운 필름에 대하여 굴절율(refractive index, n)과 흡광도(extinction coefficient, k)를 측정하였다. 사용기기는 Ellipsometer(J. A. Woollam 사 제품)이었고, 측정결과는 하기 표 1에 나타낸 바와 같다.
[표 1]
굴절율
(193 nm)		 흡광도
(193 nm)
240℃ 400℃ 240℃ 400℃
비교예 1 1.69 1.69 0.14 0.14
실시예 1 1.77 1.64 0.18 0.14
상기 표 1을 참고하면, 종래의 일반적인 유기실란계 축중합물을 사용한 비교예 1의 필름은 저온(240℃) 베이크를 실시한 경우와 고온(400℃) 베이크를 실시한 경우 굴절율과 흡광도 변화가 관찰되지 않았다. 이에 비하여, 실시예 1의 유기실란계 축중합물을 사용한 필름은 저온(240℃) 베이크를 실시한 경우와 고온(400℃) 베이크를 실시한 경우 굴절율과 흡광도 변화가 모두 관찰되었다. 이로부터 상기 실시예 1의 유기실란계 축중합물을 사용한 필름은 베이크 온도를 조절함에 따라 굴 절율과 흡광도가 용이하게 조절될 수 있음을 알 수 있다.
접촉각 측정
상기 비교예 1과 실시예 1 내지 3에서 제조된 필름들에 대한 접촉각(contact angle)을 측정하였다. 사용기기는 DAS-100(Kruess사)으로 각각의 표면 위에 5 point 씩 3㎕의 물을 떨어뜨려 각각의 표면과 물방울이 이루는 각도를 측정하였으며, 유기실란계 축중합물 합성에 사용한 촉매 함량을 늘릴수록 친수성(hydrophilicity)을 보였다.
[표 2]
접촉각(contact angle, degree)
비교예 1 69
실시예 1 74
실시예 2 69
실시예 3 58
원소분석
상기 비교예 1과 실시예 1 내지 3에서 제조된 필름들에 대해 XPS(X-ray photoelectron spectroscopy) 분석방법을 이용하여 박막 표면의 원소 분석을 실시하였다. 사용기기는 ESCA-2000으로, 각각의 표면 위에 X선을 조사하여 광전효과(Photoelectric effect)에 의하여 튀어나오는 내각 전자의 운동에너지를 측정함으로써 전자의 결합에너지를 알 수 있고, 시료 내에 존재하는 원소 성분을 알 수 있게 된다.
[표 3]
XPS 원소 분석 결과(%)
Si C O
비교예 1 42.21 23.49 34.29
실시예 1 47.76 12.25 39.99
실시예 2 48.35 13.09 38.56
실시예 3 49.95 10.02 40.03
상기 표 3의 결과에서 실시예 1 내지 3의 필름이 비교예 1의 필름에 비하여 Si 및 O의 함량이 높아지고, C의 함량은 상대적으로 줄어드는 경향을 확인할 수 있다. 이와 같이 Si 함량이 높은 필름은 치밀한 구조의 막을 형성할 수 있으며 이로써 에치내성을 향상시킬 수 있다.
에치속도 측정
상기 비교예 1과 실시예 1 내지 3에서 제조된 실리콘 웨이퍼를 60mTorr, 270W/0W, 20N2, 40O2, 200Ar 에치 조건하에서 벌크 드라이 에칭을 15초간 진행한 후 두께를 측정하여 단위 시간당 에치 속도(etch rate)를 측정하였다. 이 실험에서 N2 및 Ar은 플로잉 가스(flowing gas)로 사용하고, O2는 주에칭 가스(main etch gas)로 사용되었다.
[표 4]
Etch Rate(Å/sec)
비교예 3 6.8
실시예 1 5.8
실시예 2 3.5
실시예 3 2.4
상기 표 4에서 보는 바와 같이 실시예 1 내지 3의 필름 모두 비교예 1 에 비하여 O2 플라즈마에 대한 우수한 내에칭성을 가짐을 확인하였다.
본 발명의 단순한 변형 또는 변경은 모두 이 분야의 통상의 지식을 가진 자에 의하여 용이하게 실시될 수 있으며, 이러한 변형이나 변경은 모두 본 발명의 영역에 포함되는 것으로 볼 수 있다.
도 1은 기판 상에 제1 레지스트 하층막, 제2 레지스트 하층막, 및 레지스트층을 순차적으로 적층하여 이루어진 다층막의 단면을 도시한 개략도이다.
<도면의 주요 부분에 대한 부호의 설명>
1 : 기판 3 : 제1 레지스트 하층막
5 : 제 2 레지스트 하층막 7 : 레지스트층

Claims (5)

  1. 하기 화학식 1 내지 3로 표시되는 화합물의 유기실란계 축중합물; 및 용매를 포함하는 레지스트 하층막용 조성물.
    [화학식 1]
    [R1O]3Si-X
    (상기 화학식 1에서,
    R1은 치환 또는 비치환된 C1 내지 C6 알킬기이고, X는 치환 또는 비치환된 C6 내지 C30의 아릴기이다.)
    [화학식 2]
    [R2O]3Si-R3
    (상기 화학식 2에서,
    R2는 치환 또는 비치환된 C1 내지 C6 알킬기이고, R3는 치환 또는 비치환된 C1 내지 C12의 알킬기이다.)
    [화학식 3]
    [R4O]3Si-Si[OR5]3
    (상기 화학식 3에서,
    R4 및 R5는 동일하거나 서로 상이하며, 치환 또는 비치환된 C1 내지 C6 알킬기이다.)
  2. 제1항에 있어서,
    상기 유기실란계 축중합물은 중량평균 분자량이 2,000 내지 50,000 범위인 것인 레지스트 하층막용 조성물.
  3. 제1항에 있어서,
    상기 유기실란계 축중합물은 레지스트 하층막용 조성물 총량에 대하여 0.1 내지 50 중량% 포함되는 것인 레지스트 하층막용 조성물.
  4. 제1항에 있어서,
    상기 레지스트 하층막용 조성물은 가교제, 라디칼 안정제, 계면활성제 및 이들의 조합으로 이루어진 군에서 선택되는 첨가제를 더 포함하는 것인 레지스트 하층막용 조성물.
  5. 제1항에 있어서,
    상기 레지스트 하층막용 조성물은 피리디늄 p-톨루엔술포네이트(pyridiniump-toluenesulfonate), 아미도설포베타인-16(amidosulfobetain-16), 암모늄(-)-캠퍼-10-술폰산염(ammonium(-)-camphor-10-sulfonic acid ammonium salt), 암모늄포메이트(ammonium formate), 알킬암모늄포메이트(alkyltriethylammonium formate), 피리디늄포메이트(pyridinium formate), 테트라부틸암모늄아세테이트(tetrabutyl ammonium acetate), 테트라부틸암모늄아자이드(tetrabutyl ammonium azide), 테트라부틸암모늄벤조에이트(tetrabutyl ammonium benzoate), 테트라부틸암모늄바이설페이트(tetrabutyl ammonium bisulfate), 브롬화테트라부틸암모늄(tetrabutyl ammonium bromide), 염화 테트라부틸암모늄(tetrabutyl ammonium chloride), 시안화테트라부틸암모늄(tetrabutyl ammonium cyanide), 불화테트라부틸암모늄(tetrabutyl ammonium fluoride), 요오드화테트라부틸암모늄(tetrabutyl ammonium iodide), 테트라부틸암모늄 설페이트(tetrabutyl ammonium sulfate), 테트라부틸암모늄나이트레이트(tetrabutyl ammonium nitrate), 테트라부틸암모늄나이트라이트(tetrabutyl ammonium nitrite), 테트라부틸암모늄 p-톨루엔설포네이트(tetrabutyl ammonium p-toluene sulfonate), 테트라부틸암모늄포스페이트(tetrabutyl ammonium phosphate) 및 이들의 조합으로 이루어진 군에서 선택되는 첨가제를 더 포함하는 것인 레지스트 하층막용 조성물.
KR1020090136189A 2009-12-31 2009-12-31 레지스트 하층막용 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법 KR20110079202A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020090136189A KR20110079202A (ko) 2009-12-31 2009-12-31 레지스트 하층막용 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법
PCT/KR2010/008852 WO2011081322A2 (ko) 2009-12-31 2010-12-10 레지스트 하층막용 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법
CN201080060219.0A CN102687075B (zh) 2009-12-31 2010-12-10 用于抗蚀剂的下层的组合物和使用其来生产半导体集成电路装置的方法
TW099144199A TWI465853B (zh) 2009-12-31 2010-12-16 光阻底層組成物以及使用其產製積體電路元件的方法
US13/539,971 US8962747B2 (en) 2009-12-31 2012-07-02 Resist underlayer composition and process of producing integrated circuit devices using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090136189A KR20110079202A (ko) 2009-12-31 2009-12-31 레지스트 하층막용 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법

Publications (1)

Publication Number Publication Date
KR20110079202A true KR20110079202A (ko) 2011-07-07

Family

ID=44226953

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090136189A KR20110079202A (ko) 2009-12-31 2009-12-31 레지스트 하층막용 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법

Country Status (5)

Country Link
US (1) US8962747B2 (ko)
KR (1) KR20110079202A (ko)
CN (1) CN102687075B (ko)
TW (1) TWI465853B (ko)
WO (1) WO2011081322A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8841218B2 (en) 2011-08-11 2014-09-23 Cheil Industries, Inc. Resist underlayer composition and process of producing integrated circuit devices using same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2832807A4 (en) * 2012-03-27 2015-10-21 Nissan Chemical Ind Ltd SINGLE-LAYER-FORMING COMPOSITION FOR SELF-BUILDING FILMS
KR102308361B1 (ko) * 2013-12-31 2021-10-01 다우 글로벌 테크놀로지스 엘엘씨 가교성 폴리머와 하부층 조성물
US10429737B2 (en) * 2017-09-21 2019-10-01 Rohm And Haas Electronic Materials Korea Ltd. Antireflective compositions with thermal acid generators

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3334662B2 (ja) 1999-03-02 2002-10-15 日本電気株式会社 化学増幅系ネガ型レジスト材料
KR100373215B1 (ko) 2001-02-01 2003-02-25 주식회사 엘지화학 반도체 소자용 저 유전 절연재료의 제조방법
US20040109950A1 (en) * 2002-09-13 2004-06-10 Shipley Company, L.L.C. Dielectric materials
KR20060115411A (ko) * 2005-05-04 2006-11-09 주식회사 하이닉스반도체 반도체 소자의 비트라인콘택 형성 방법
EP1845132B8 (en) * 2006-04-11 2009-04-01 Shin-Etsu Chemical Co., Ltd. Silicon-containing film-forming composition, silicon-containing film, silicon-containing film-bearing substrate, and patterning method
KR100909384B1 (ko) * 2006-06-26 2009-07-24 제일모직주식회사 레지스트 하층막용 하드마스크 조성물 및 이를 이용한반도체 집적회로 디바이스의 제조방법
KR100792045B1 (ko) 2006-08-10 2008-01-04 제일모직주식회사 레지스트 하층막용 하드마스크 조성물 및 이를 이용한반도체 집적회로 디바이스의 제조방법
KR100796047B1 (ko) * 2006-11-21 2008-01-21 제일모직주식회사 레지스트 하층막용 하드마스크 조성물, 이를 이용한 반도체집적회로 디바이스의 제조방법 및 그로부터 제조된 반도체집적회로 디바이스
US8026035B2 (en) * 2007-03-30 2011-09-27 Cheil Industries, Inc. Etch-resistant disilane and saturated hydrocarbon bridged silicon-containing polymers, method of making the same, and method of using the same
EP2071400A1 (en) * 2007-11-12 2009-06-17 Rohm and Haas Electronic Materials LLC Coating compositions for use with an overcoated photoresist

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8841218B2 (en) 2011-08-11 2014-09-23 Cheil Industries, Inc. Resist underlayer composition and process of producing integrated circuit devices using same

Also Published As

Publication number Publication date
TWI465853B (zh) 2014-12-21
CN102687075A (zh) 2012-09-19
US20120270981A1 (en) 2012-10-25
WO2011081322A3 (ko) 2011-11-03
WO2011081322A2 (ko) 2011-07-07
CN102687075B (zh) 2015-02-04
US8962747B2 (en) 2015-02-24
TW201133148A (en) 2011-10-01

Similar Documents

Publication Publication Date Title
US8524851B2 (en) Silicon-based hardmask composition and process of producing semiconductor integrated circuit device using the same
KR101266291B1 (ko) 레지스트 하층막용 조성물 및 이를 이용한 반도체 집적회로디바이스의 제조방법
KR101266290B1 (ko) 레지스트 하층막용 하드마스크 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법
KR101354637B1 (ko) 레지스트 하층막용 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법
CN106226997B (zh) 有机层组成物以及形成图案的方法
KR101344795B1 (ko) 레지스트 하층막용 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법
KR100909384B1 (ko) 레지스트 하층막용 하드마스크 조성물 및 이를 이용한반도체 집적회로 디바이스의 제조방법
US8758981B2 (en) Photoresist underlayer composition and method of manufacturing semiconductor device by using the same
KR20110079202A (ko) 레지스트 하층막용 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법
KR100713231B1 (ko) 레지스트 하층막용 하드마스크 조성물 및 이를 이용한반도체 집적회로 디바이스의 제조방법
KR20070095736A (ko) 유기실란계 중합체를 포함하는 레지스트 하층막용 하드마스크 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법
KR100725793B1 (ko) 레지스트 하층막용 하드마스크 조성물 및 이를 이용한반도체 집적회로 디바이스의 제조방법
KR101432607B1 (ko) 레지스트 하층막용 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법
KR100783064B1 (ko) 유기실란계 화합물, 이를 포함하는 레지스트 하층막용하드마스크 조성물 및 이를 이용한 반도체 집적회로디바이스의 제조방법
KR101506998B1 (ko) 레지스트 하층막용 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법
KR100725794B1 (ko) 레지스트 하층막용 하드마스크 조성물 및 이를 이용한반도체 집적회로 디바이스의 제조방법
KR101531611B1 (ko) 반도체 집적회로 디바이스의 제조방법 및 이에 따른 반도체 집적회로 디바이스
KR100713238B1 (ko) 레지스트 하층막용 하드마스크 조성물 및 이를 이용한반도체 집적회로 디바이스의 제조방법
KR100783068B1 (ko) 유기실란계 화합물 및 이를 포함하는 레지스트 하층막용하드마스크 조성물 및 이를 이용한 반도체 집적회로디바이스의 제조방법
KR20110075688A (ko) 레지스트 하층막용 조성물, 이를 이용한 반도체 집적회로 디바이스의 제조방법 및 그로부터 제조된 반도체 집적회로 디바이스
KR100783070B1 (ko) 유기실란계 중합체, 이를 포함하는 레지스트 하층막용하드마스크 조성물 및 이를 이용한 반도체 집적회로디바이스의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application