KR20110077106A

KR20110077106A - Liquid crystal display

Info

Publication number: KR20110077106A
Application number: KR1020090133569A
Authority: KR
Inventors: 이상욱
Original assignee: 엘지디스플레이 주식회사
Priority date: 2009-12-30
Filing date: 2009-12-30
Publication date: 2011-07-07
Also published as: KR101660979B1

Abstract

PURPOSE: A liquid crystal display device is provided to reduce the number of a light source control collecting circuit for driving a light source of a backlight into a block unit. CONSTITUTION: A liquid crystal display device includes as follows. A liquid crystal display panel(10). A back light unit(16) examines the light to the liquid crystal display panel including the plurality of light source blocks. A backlight control circuit(14) generates a light source scanning signal and a light source data signal according to the dimming value per the block after determining the dimming value per a block for controlling the light source blocks. A backlight driving circuit(15) includes a plurality of light source driving unit generating the driving current which is supplied to the light source blocks by being selected by the light source scanning signal and the light source data signal.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY}Liquid Crystal Display {LIQUID CRYSTAL DISPLAY}

본 발명은 표시영상의 콘트라스트 비를 향상시킬 수 있는 액정표시장치에 관한 것이다.The present invention relates to a liquid crystal display device capable of improving the contrast ratio of a display image.

액정표시장치는 경량, 박형, 저소비 전력구동 등의 특징으로 인해 그 응용범위가 점차 넓어지고 있는 추세에 있다. 이 액정표시장치는 노트북 PC와 같은 휴대용 컴퓨터, 사무 자동화 기기, 오디오/비디오 기기, 옥내외 광고 표시장치 등으로 이용되고 있다. 액정표시장치는 스위칭 소자로서 박막트랜지스터(Thin Film Transistor, 이하 "TFT")를 이용하여 영상을 표시한다. 액정표시장치의 대부분을 차지하고 있는 투과형 액정표시장치는 액정층에 인가되는 전계를 제어하여 백라이트 유닛으로부터 입사되는 빛을 변조함으로써 영상을 표시한다.BACKGROUND ART Liquid crystal display devices have tended to be gradually widened due to their light weight, thinness, and low power consumption. The liquid crystal display device is used as a portable computer such as a notebook PC, office automation equipment, audio / video equipment, indoor and outdoor advertising display devices, and the like. The liquid crystal display displays an image by using a thin film transistor (TFT) as a switching element. The transmissive liquid crystal display device, which occupies most of the liquid crystal display device, displays an image by controlling an electric field applied to the liquid crystal layer to modulate the light incident from the backlight unit.

액정표시장치의 화질은 콘트라스트 특성에 의해 좌우된다. 콘트라스트 특성을 개선하기 위하여, 영상에 따라 백라이트의 휘도를 국부적으로 조정하는 로컬 디밍 방법(Local dimming method)이 제안된 바 있다. 로컬 디밍 방법은 백라이트를 다수의 블록으로 분할하고 블록별로 디밍값을 조절하여 영상이 밝은 블록의 백라이트 휘도를 높이는 반면, 영상이 어두운 블록의 백라이트 휘도를 낮춘다. The image quality of the liquid crystal display device depends on the contrast characteristics. In order to improve the contrast characteristic, a local dimming method for locally adjusting the brightness of a backlight according to an image has been proposed. The local dimming method divides the backlight into a plurality of blocks and adjusts the dimming value for each block to increase the backlight luminance of the bright block while reducing the backlight luminance of the dark block.

이러한 로컬 디밍 방법을 구현하기 위해서는 백라이트의 광원들을 블록 단위로 구동시키기 위한 광원 제어 집적회로가 필요하다. 채널 한 개당 하나의 광원 블록이 구동되므로, 광원 구동 집적회로는 광원 블록수에 해당되는 채널 개수를 가져야 한다. 대면적화 및 고 해상도화 되어가는 경향에 맞추어 광원 블록수는 점점 증가되고 있으며, 이에 따라 많은 수의 광원 제어 집적회로가 요구되고 있다. 예컨대, 광원 블록이 512개인 경우에 대응하여, 16 개의 채널을 갖는 광원 제어 집적회로가 32개나 필요로 하게 된다. In order to implement such a local dimming method, a light source control integrated circuit for driving light sources of a backlight unit is required. Since one light source block is driven per channel, the light source driving integrated circuit should have the number of channels corresponding to the number of light source blocks. The number of light source blocks is increasing in accordance with the trend toward larger area and higher resolution, and thus, a large number of light source control integrated circuits are required. For example, corresponding to the case of 512 light source blocks, 32 light source control integrated circuits having 16 channels are required.

최근, 광원 제어 집적회로의 개수를 줄이기 위한 여러 방안이 시도되고 있으나, 이러한 방안들은 광원 블록들에 안정적으로 구동 전류를 공급하지 못하는 부작용을 낳는다.Recently, various methods for reducing the number of light source control integrated circuits have been attempted, but these methods have side effects of failing to stably supply driving current to the light source blocks.

따라서, 본 발명의 목적은 백라이트의 광원들을 블록 단위로 구동시키기 위한 광원 제어 집적회로의 개수를 줄일 수 있도록 한 액정표시장치를 제공하는 데 있다.Accordingly, an object of the present invention is to provide a liquid crystal display device capable of reducing the number of light source control integrated circuits for driving light sources of a backlight unit in blocks.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시장치는 액정표시패널; 다수의 광원 블록들을 포함하여 상기 액정표시패널에 빛을 조사하는 백라이트 유닛; 상기 광원 블록들을 제어하기 위한 블록별 디밍값을 결정한 후, 광원 스캔신호, 및 상기 블록별 디밍값에 따른 광원 데이터신호를 생성하는 백라이트 제어회로;및 상기 광원 스캔신호와 광원 데이터신호에 의해 선택되어 상기 광원 블록들 각각에 공급될 구동 전류를 생성하는 다수의 광원 구동부들을 포함한 백라이트 구동회로를 구비한다.In order to achieve the above object, the liquid crystal display device according to an embodiment of the present invention comprises a liquid crystal display panel; A backlight unit radiating light to the liquid crystal panel including a plurality of light source blocks; A backlight control circuit for generating a light source scan signal and a light source data signal according to the dimming value for each block after determining a dimming value for each block for controlling the light source blocks; and selected by the light source scan signal and the light source data signal; And a backlight driving circuit including a plurality of light source drivers generating a driving current to be supplied to each of the light source blocks.

상기 광원 구동부들은 상기 광원 스캔신호가 순차적으로 인가되는 로 신호라인들과 상기 광원 데이터신호가 인가되는 컬럼 신호라인들에 각각 접속되어 매트릭스 형태를 이룬다.The light source drivers are connected to row signal lines to which the light source scan signal is sequentially applied and column signal lines to which the light source data signal is applied to form a matrix.

상기 광원 구동부들 각각은, 제1 및 제2 미러 소자와 커패시터를 포함하여 제어전류에 대응되는 상기 구동전류를 생성하는 커런트 미러부; 상기 광원 스캔신호에 응답하여 로직 전원전압과 기저전압을 선택적으로 출력하는 제1 선택기; 상기 광원 데이터신호에 응답하여 기준전압과 기저전압을 선택적으로 출력하는 제2 선택기; 상기 제1 선택기의 출력에 응답하여 스위칭되는 제1 및 제2 스위치 소자와, 상기 제2 선택기의 출력에 응답하여 스위칭되는 제3 스위치 소자를 포함하여 상기 제1 및 제2 미러 소자의 턴 온/턴 오프 동작을 제어하는 스위칭부; 및 버퍼 및 저항소자를 포함하여 상기 제어전류를 발생하는 전류 발생부를 구비한다.Each of the light source drivers may include a current mirror unit including first and second mirror elements and a capacitor to generate the driving current corresponding to a control current; A first selector for selectively outputting a logic power supply voltage and a base voltage in response to the light source scan signal; A second selector for selectively outputting a reference voltage and a base voltage in response to the light source data signal; First and second switch elements switched in response to the output of the first selector, and third switch elements switched in response to the output of the second selector; A switching unit controlling a turn off operation; And a current generator for generating the control current, including a buffer and a resistor.

상기 제1 미러 소자는 제1 노드에 게이트전극이 접속되고, 로직 전원전압의 입력단에 소스전극이 접속되며, 상기 제1 노드에 드레인전극이 접속되고; 상기 커패시터는 상기 로직 전원전압의 입력단에 일측 전극이 접속되며, 제2 노드에 타측 전극이 접속되고; 상기 제2 미러 소자는 상기 제1 미러 소자와 커런트 미러를 형성하며, 상기 제2 노드에 게이트전극이 접속되고, 상기 로직 전원전압의 입력단에 소스전극이 접속되며, 상기 광원 블록들 중 어느 하나에에 드레인전극이 접속된다.A gate electrode connected to a first node, a source electrode connected to an input terminal of a logic power supply voltage, and a drain electrode connected to the first node of the first mirror element; One side of the capacitor is connected to an input terminal of the logic power supply voltage, and the other side of the capacitor is connected to a second node; The second mirror element forms a current mirror with the first mirror element, a gate electrode is connected to the second node, a source electrode is connected to an input terminal of the logic power supply voltage, and at any one of the light source blocks. The drain electrode is connected.

상기 제1 스위치 소자는 상기 제1 선택기의 출력단에 게이트전극이 접속되고, 상기 제1 노드에 소스전극이 접속되며, 상기 제2 노드에 드레인전극이 접속되고; 상기 제2 스위치 소자는 상기 제1 선택기의 출력단에 게이트전극이 접속되고, 상기 제1 노드에 소스전극이 접속되며, 제3 노드에 드레인전극이 접속되고; 상기 제3 스위치 소자는 상기 제2 선택기의 출력단에 게이트전극이 접속되고, 상기 제3 노드에 드레인전극이 접속되며, 제4 노드에 소스전극이 접속된다.A gate electrode connected to an output terminal of the first selector, a source electrode connected to the first node, and a drain electrode connected to the second node of the first switch element; The second switch element has a gate electrode connected to an output terminal of the first selector, a source electrode connected to the first node, and a drain electrode connected to a third node; In the third switch element, a gate electrode is connected to an output terminal of the second selector, a drain electrode is connected to the third node, and a source electrode is connected to a fourth node.

상기 버퍼는 상기 제2 선택기의 출력단에 제1 입력단자(+)가 접속되고, 상기 제4 노드에 제2 입력단자(-)가 접속되며, 상기 제3 스위치 소자의 게이트전극에 출력단자가 접속되고; 상기 저항소자는 상기 제4 노드와 기저전압의 입력단 사이에 접속된다.The buffer has a first input terminal (+) connected to an output terminal of the second selector, a second input terminal (−) connected to the fourth node, and an output terminal connected to a gate electrode of the third switch element. ; The resistance element is connected between the fourth node and the input terminal of the ground voltage.

상기 제1 및 제2 미러 소자와 상기 제1 및 제2 스위치 소자는 P-type MOSFET으로 구현되고; 상기 제3 스위치 소자는 N-type MOSFET으로 구현된다.The first and second mirror elements and the first and second switch elements are implemented with P-type MOSFETs; The third switch element is implemented with an N-type MOSFET.

상기 백라이트 제어회로는, 입력 디지털 비디오 데이터에 대한 분석 결과를 기초로 상기 블록별 디밍값을 결정하는 디밍값 결정부; 일정 기간을 주기로 하이 로직 레벨과 로우 로직 레벨 사이에서 스윙되는 상기 광원 스캔신호를 생성하는 광원 스캔제어부; 일정 기간을 주기로 하이 로직 레벨과 로우 로직 레벨 사이에서 스윙되는 상기 광원 데이터신호를 생성하는 광원 데이터제어부; 및 입력 전압을 조정하여 상기 로직 전원전압과 기준전압을 생성하는 구동전압 공급부를 구비한다.The backlight control circuit may include a dimming value determining unit configured to determine the dimming value for each block based on an analysis result of input digital video data; A light source scan control unit configured to generate the light source scan signal swinging between a high logic level and a low logic level at regular intervals; A light source data control unit generating the light source data signal swinging between a high logic level and a low logic level at a predetermined period; And a driving voltage supply unit configured to adjust an input voltage to generate the logic power supply voltage and the reference voltage.

상기 광원 데이터신호에 의해 상기 광원 블록들의 점등 듀티가 결정되고; 한 주기 내에서 상기 광원 데이터신호의 하이 로직 레벨 폭이 넓어질수록 상기 광원 블록들로 구동전류가 인가되는 시간이 길어진다.A lighting duty of the light source blocks is determined by the light source data signal; As the width of the high logic level of the light source data signal is widened within one period, the time for which the driving current is applied to the light source blocks becomes longer.

본 발명에 따른 액정표시장치는 로컬 디밍 구현을 위해 백라이트의 광원들을 블록 단위로 구동시킬 때, 광원 블록들에 일대일로 대응되는 매트릭스 형태의 광원 구동부들을 구성하고, 광원 데이터신호와 광원 스캔신호를 서로 동기시켜 해당 광원 구동부를 선택함으로써, 광원 제어 집적회로의 개수를 종래 대비 크게 줄일 수 있다.In the LCD according to the present invention, when driving the light sources of the backlight unit in block units for local dimming, the LCD apparatus includes light source drivers having a matrix shape corresponding to the light source blocks one-to-one, and converts the light source data signal and the light source scan signal from each other. By selecting the light source driver in synchronization, the number of the light source control integrated circuits can be greatly reduced.

나아가, 본 발명에 따른 액정표시장치는 커런트 미러부, 스위칭부, 선택부, 및 전류발생부를 포함하도록 각 광원 구동부를 구성함과 아울러 스위칭부의 접속 구성을 적절히 선택함으로서, 커런트 미러부를 구성하는 일측 소자의 게이트전위가 상승되더라도 광원 블록들에 안정적으로 구동 전류를 공급할 수 있다.Furthermore, the liquid crystal display according to the present invention configures each light source driving unit to include the current mirror unit, the switching unit, the selection unit, and the current generating unit, and selects a connection configuration of the switching unit, thereby constituting the current mirror unit. Even if the gate potential of R is increased, the driving current can be stably supplied to the light source blocks.

이하, 도 1 내지 도 6을 참조하여 본 발명의 바람직한 실시예에 대해 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 1 to 6.

도 1은 본 발명의 실시예에 따른 액정표시장치를 보여준다.1 shows a liquid crystal display according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 실시예에 따른 액정표시장치는 액정표시패널(10), 타이밍 콘트롤러(11), 데이터 구동회로(12), 게이트 구동회로(13), 백라이트 제어회로(14), 백라이트 구동회로(15), 및 백라이트 유닛(16)을 구비한다.1, a liquid crystal display according to an exemplary embodiment of the present invention includes a liquid crystal display panel 10, a timing controller 11, a data driving circuit 12, a gate driving circuit 13, and a backlight control circuit 14. , A backlight driving circuit 15, and a backlight unit 16.

액정표시패널(10)은 두 장의 유리기판과 이들 사이에 형성된 액정층을 포함한다. 액정표시패널(10)의 하부 유리기판에는 다수의 데이터라인들(DL)과 다수의 게이트라인들(GL)이 교차된다. 데이터라인들(DL)과 게이트라인들(GL)의 교차 구조에 의해 액정표시패널(10)에는 액정셀(Clc)들이 매트릭스 형태로 배치된다. 액정셀(Clc)들 각각은 TFT, TFT에 접속된 화소전극(1), 및 스토리지 커패시터(Cst) 등을 포함한다. 액정표시패널(10)의 상부 유리기판 상에는 블랙매트릭스, 컬러필터 및 공통전극(2) 등이 형성된다. 공통전극(2)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 상부 유리기판 상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소전극(1)과 함께 하부 유리기판 상에 형성된다. 액정표시패널(10)의 상부 유리기판과 하부 유리기판 각각에는 편광판이 부착되고 액정과 접하는 내면에 액정의 프리틸트각을 설정하기 위한 배향막이 형성된다. The liquid crystal display panel 10 includes two glass substrates and a liquid crystal layer formed therebetween. A plurality of data lines DL and a plurality of gate lines GL cross on the lower glass substrate of the liquid crystal display panel 10. The liquid crystal cells Clc are arranged in a matrix form on the liquid crystal display panel 10 due to the cross structure of the data lines DL and the gate lines GL. Each of the liquid crystal cells Clc includes a TFT, a pixel electrode 1 connected to the TFT, a storage capacitor Cst, and the like. A black matrix, a color filter, a common electrode 2, and the like are formed on the upper glass substrate of the liquid crystal display panel 10. The common electrode 2 is formed on the upper glass substrate in a vertical electric field driving method such as twisted nematic (TN) mode and vertical alignment (VA) mode, and has an in plane switching (IPS) mode and a fringe field switching (FFS) mode. In the same horizontal electric field driving method, the pixel electrode 1 is formed on the lower glass substrate. A polarizing plate is attached to each of the upper glass substrate and the lower glass substrate of the liquid crystal display panel 10, and an alignment layer for setting a pretilt angle of the liquid crystal is formed on an inner surface of the liquid crystal display panel 10 in contact with the liquid crystal.

타이밍 콘트롤러(11)는 외부 비디오 소스가 실장된 시스템 보드로부터 입력되는 디지털 비디오 데이터(RGB)를 액정표시패널(10)의 해상도에 맞게 정렬하여 데이터 구동회로(12)에 공급한다. The timing controller 11 arranges the digital video data RGB input from the system board on which the external video source is mounted, and supplies the digital video data RGB to the data driving circuit 12 in accordance with the resolution of the liquid crystal display panel 10.

타이밍 콘트롤러(11)는 시스템 보드로부터의 타이밍신호들(Vsync, Hsync, DE, DCLK)에 기초하여 데이터 구동회로(12)와 게이트 구동회로(13)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들(DDC, GDC)을 발생한다. 타이밍 콘트롤러(11)는 60Hz의 프레임 주파수로 입력되는 입력 영상 신호의 프레임들 사이에 보간 프레임을 삽입하고 데이터 타이밍 제어신호(DDC)와 게이트 타이밍 제어신호(GDC)를 체배하여 60×N(N은 2 이상의 양의 정수)Hz의 프레임 주파수로 데이터 구동회로(12)와 게이트 구동회로(13)의 동작을 제어할 수 있다. The timing controller 11 includes timing control signals for controlling the operation timing of the data driving circuit 12 and the gate driving circuit 13 based on the timing signals Vsync, Hsync, DE, and DCLK from the system board. DDC, GDC). The timing controller 11 inserts an interpolation frame between frames of an input video signal input at a frame frequency of 60 Hz, multiplies the data timing control signal DDC and the gate timing control signal GDC, and 60 × N The operation of the data driving circuit 12 and the gate driving circuit 13 can be controlled at a frame frequency of two or more positive integers Hz.

데이터 구동회로(12)는 데이터 타이밍 제어신호(DDC)에 응답하여 디지털 비디오 데이터(RGB)를 래치하고, 이 래치된 데이터를 정극성/부극성 감마보상전압을 이용하여 정극성/부극성 아날로그 데이터전압으로 변환한 후 데이터라인들(DL)에 공급한다. 이를 위해, 데이터 구동회로(12)는 클럭신호를 샘플링하기 위한 쉬프트레지스터, 디지털 영상 데이터(RGB)를 일시저장하기 위한 레지스터, 쉬프트레지스터로부터의 클럭신호에 응답하여 데이터를 1 라인분씩 저장하고 저장된 1 라인분의 데이터를 동시에 출력하기 위한 래치, 래치로부터의 디지털 데이터값에 대응하여 감마기준전압의 참조하에 정극성/부극성의 감마전압을 선택한 후 이를 정극성/부극성의 데이터전압으로 출력하기 위한 디지털/아날로그 변환기, 정극성/부극성 데이터전압이 공급되는 데이터라인(DL)을 선택하기 위한 멀티플렉서 및 멀티플렉서와 데이터라인(DL) 사이에 접속된 출력버퍼 등을 구비한다. The data driving circuit 12 latches the digital video data RGB in response to the data timing control signal DDC, and the latched data is subjected to the positive / negative analog data using the positive / negative gamma compensation voltage. After the conversion to the voltage is supplied to the data lines (DL). To this end, the data driving circuit 12 stores a shift register for sampling the clock signal, a register for temporarily storing the digital image data RGB, and one line of data in response to a clock signal from the shift register. A latch for simultaneously outputting data for a line, and for selecting a positive / negative gamma voltage with reference to a gamma reference voltage corresponding to a digital data value from the latch, and then outputting it as a positive / negative data voltage. A digital / analog converter, a multiplexer for selecting a data line DL to which a positive / negative data voltage is supplied, and an output buffer connected between the multiplexer and the data line DL.

게이트 구동회로(13)는 게이트 타이밍 제어신호(GDC)에 응답하여 게이트펄스를 순차적으로 출력하여 게이트라인들(GL)에 공급함으로써, 데이터전압이 인가될 수평 라인을 선택한다. 이를 위해, 게이트 구동회로(13)는 쉬프트 레지스터, 쉬프트 레지스터의 출력신호를 액정셀의 TFT 구동에 적합한 스윙폭으로 변환하기 위한 레벨 쉬프터, 및 출력 버퍼 등을 구비한다. The gate driving circuit 13 sequentially outputs gate pulses and supplies the gate pulses to the gate lines GL in response to the gate timing control signal GDC, thereby selecting a horizontal line to which a data voltage is applied. To this end, the gate driving circuit 13 includes a shift register, a level shifter for converting an output signal of the shift register into a swing width suitable for TFT driving of the liquid crystal cell, an output buffer, and the like.

백라이트 제어회로(14)는 입력 디지털 비디오 데이터(RGB)의 분석 결과에 기초하여 백라이트 유닛(16)의 광원들을 블록 단위로 제어하기 위한 블록별 디밍값(Ldim)을 결정한후, 광원 스캔신호(Lscan)와 블록별 디밍값(Ldim)에 따른 광원 데이터신호(Ldata)를 생성한다. 그리고, 입력 전원을 조정하여 광원들의 구동에 필요한 구동전압들(Vcc,Vref)을 생성한다. The backlight control circuit 14 determines the dimming value Ldim for each block for controlling the light sources of the backlight unit 16 on a block basis based on the analysis result of the input digital video data RGB, and then the light source scan signal Lscan. ) And the light source data signal Ldata according to the dimming value Ldim for each block. The input power is adjusted to generate driving voltages Vcc and Vref necessary for driving the light sources.

백라이트 구동회로(15)는 백라이트 제어회로(14)로부터 입력되는 광원 스캔신호(Lscan), 광원 데이터신호(Ldata), 및 구동전압들(Vcc,Vref)을 이용하여 광원들을 블록 단위로 구동시킨다. 백라이트 구동회로(15)는 광원 블록들에 일대일로 대응되는 다수의 광원 구동부들을 구비한다. The backlight driving circuit 15 drives the light sources in units of blocks by using the light source scan signal Lscan, the light source data signal Ldata, and the driving voltages Vcc and Vref input from the backlight control circuit 14. The backlight driving circuit 15 includes a plurality of light source drivers corresponding one-to-one to the light source blocks.

백라이트 유닛(16)은 다수의 광원들을 포함하여 액정표시패널(10)에 조사되는 면광원을 매트릭스 형태의 블록들로 분할한다. 광원들은 발광다이오드(Light Emitting Diode, LED)와 같은 점광원들로 구현될 수 있다. 광원들은 도 2에 도시된 바와 같이, 매트릭스 형태의 블록 단위(LS11 ~ LSnm)로 구동될 수 있으며, 각 블록 내에서 광원들은 스트링 형태로 서로 직렬 접속될 수 있다. 백라이트 유닛(16)은 직하형(Direct type)과 에지형(Edge type) 중 어느 하나로 구현될 수 있다. 직하형 백라이트 유닛(16)은 액정표시패널(10)의 아래에 다수의 광학시트들과 확산판이 적층되고 확산판 아래에 다수의 광원들이 배치되는 구조를 갖는다. 에지형 백라이트 유닛(16)은 액정표시패널(10)의 아래에 다수의 광학시트들과 도광판이 적층되고 도광판의 측면에 다수의 광원들이 배치되는 구조를 갖는다. The backlight unit 16 includes a plurality of light sources and divides the surface light source irradiated to the liquid crystal display panel 10 into blocks in a matrix form. The light sources may be implemented as point light sources such as light emitting diodes (LEDs). As shown in FIG. 2, the light sources may be driven in block units LS11 to LSnm in a matrix form, and the light sources in each block may be serially connected to each other in a string form. The backlight unit 16 may be implemented as one of a direct type and an edge type. The direct type backlight unit 16 has a structure in which a plurality of optical sheets and a diffusion plate are stacked below the liquid crystal display panel 10 and a plurality of light sources are disposed below the diffusion plate. The edge type backlight unit 16 has a structure in which a plurality of optical sheets and a light guide plate are stacked below the liquid crystal display panel 10 and a plurality of light sources are disposed on the side of the light guide plate.

도 2는 백라이트 제어회로(14)의 구성을 보여준다.2 shows the configuration of the backlight control circuit 14.

도 2를 참조하면, 백라이트 제어회로(14)는 디밍값 결정부(141), 광원 스캔제어부(142), 광원 데이터제어부(143), 및 구동전압 공급부(144)를 구비한다.Referring to FIG. 2, the backlight control circuit 14 includes a dimming value determiner 141, a light source scan controller 142, a light source data controller 143, and a driving voltage supply unit 144.

디밍값 결정부(141)는 입력 디지털 비디오 데이터(RGB)를 도 2의 광원 블록 단위(LS11 ~ LSnm)로 분석하여 블록별 대표값을 도출한다. 블록별 대표값은, 각 블록 내에서 픽셀의 RGB 값들 중에서 최대 계조값을 도출하고 이 최대값들의 총합을 그 블록에 포함된 픽셀수로 나눔으로써 얻어질 수 있다. 디밍값 결정부(141)는 블록별 대표값을 미리 설정된 디밍 커브에 맵핑하여 블록별 디밍값(Ldim)을 결정한다. 디밍 커브는 룩업 테이블로 구현될 수 있다. 블록별 디밍값(Ldim)은 데이터의 대표값이 높은 블록에서 높게, 대표값이 낮은 블록에서 낮게 결정될 수 있다.The dimming value determiner 141 analyzes the input digital video data RGB in light source block units LS11 to LSnm of FIG. 2 to derive a representative value for each block. The representative value for each block can be obtained by deriving a maximum gray value from among RGB values of pixels in each block and dividing the sum of the maximum values by the number of pixels included in the block. The dimming value determiner 141 determines a dimming value Ldim for each block by mapping a representative value for each block to a preset dimming curve. The dimming curve may be implemented as a lookup table. The dimming value Ldim for each block may be determined high in a block having a high representative value and low in a block having a low representative value.

광원 스캔제어부(142)는 광원 스캔신호(Lscan)를 생성한다. 광원 스캔신호(Lscan)는 도 4와 같이 일정 기간을 주기로 하이 로직 레벨(H2)과 로우 로직 레 벨(L2) 사이에서 스윙되는 신호로써, 도 5와 같이 광원 구동부들(LD11 ~ LDnm)이 접속된 로(Row) 신호라인들(151A)에 순차적으로 인가된다. The light source scan control unit 142 generates a light source scan signal Lscan. The light source scan signal Lscan is a signal swinging between the high logic level H2 and the low logic level L2 at regular intervals as shown in FIG. 4, and the light source drivers LD11 to LDnm are connected as shown in FIG. 5. The low signal lines 151A are sequentially applied.

광원 데이터제어부(143)는 블록별 디밍값(Ldim)에 따른 광원 데이터신호(Ldata)를 생성한다. 광원 데이터신호(Ldata)는 도 4와 같이 일정 기간을 주기로 하이 로직 레벨(H1)과 로우 로직 레벨(L1) 사이에서 스윙되는 신호로써, 도 5와 같이 광원 구동부들(LD11 ~ LDnm)이 접속된 컬럼(Column) 신호라인들(151B)에 인가된다. 광원 데이터신호(Ldata)에 의해 광원 블록들(LS11 ~ LSnm)의 점등 듀티가 결정된다. 즉, 한 주기 내에서 광원 데이터신호(Ldata)의 하이 로직 레벨(H1) 폭이 넓어질수록 광원 블록들(LS11 ~ LSnm)로 구동전류가 인가되는 시간이 길어지므로, 광원 블록들(LS11 ~ LSnm)의 점등 듀티는 증가한다.The light source data controller 143 generates a light source data signal Ldata according to the dimming value Ldim for each block. The light source data signal Ldata is a signal swinging between the high logic level H1 and the low logic level L1 at regular intervals as shown in FIG. 4, and the light source drivers LD11 to LDnm are connected as shown in FIG. 5. It is applied to the column signal lines 151B. The lighting duty of the light source blocks LS11 to LSnm is determined by the light source data signal Ldata. That is, as the width of the high logic level H1 of the light source data signal Ldata becomes wider within one period, the time for which the driving current is applied to the light source blocks LS11 to LSnm becomes longer, and thus the light source blocks LS11 to LSnm. ), The duty of light increases.

광원 스캔제어부(142) 및 광원 데이터제어부(143)는 집적회로 형태로 구현될 수 있으며, 종래의 광원 제어 집적회로에 대응된다. 광원 데이터신호(Ldata)는 광원 스캔신호(Lscan)에 동기되어 인가될 수 있다. 예컨대, (i,j)번째 광원 블록(LSij)에 구동 전류를 인가하는 (i,j)번째 광원 구동부(LDij)에는, j 번째 광원 스캔신호(Lscan)에 동기하여 i 번째 광원 데이터신호(Ldata)가 인가된다. 이렇게 광원 데이터신호(Ldata)와 광원 스캔신호(Lscan)를 서로 동기시켜 해당 광원 구동부를 선택하면, 광원 스캔제어부(142) 및 광원 데이터제어부(143)의 개수를 종래 광원 제어 집적회로의 개수에 비해 크게 줄일 수 있다. 예컨대, 광원 블록이 512개인 경우에 대응하여, 종래 16 채널 광원 제어 집적회로가 32개나 필요한 데 반해, 본 발명은 16채널 광원 스캔제어부(142) 2개와 16 채널 광원 데이터제어 부(143) 1개로 충분하게 된다. The light source scan controller 142 and the light source data controller 143 may be implemented in the form of an integrated circuit, and correspond to a conventional light source control integrated circuit. The light source data signal Ldata may be applied in synchronization with the light source scan signal Lscan. For example, the (i, j) th light source driver LDij for applying a driving current to the (i, j) th light source block LSij is synchronized with the j th light source scan signal Lscan and the i th light source data signal Ldata. ) Is applied. When the light source driver is selected by synchronizing the light source data signal Ldata and the light source scan signal Lscan with each other, the number of the light source scan controller 142 and the light source data controller 143 is compared with the number of conventional light source control integrated circuits. Can be greatly reduced. For example, while corresponding to the case of 512 light source blocks, 32 conventional 16-channel light source control integrated circuits are required, the present invention uses two 16-channel light source scan control unit 142 and one 16-channel light source data control unit 143. That's enough.

구동전압 공급부(144)는 외부로부터 인가되는 입력 전압(Vin)을 조정하여 광원 블록들(LS11 ~ LSnm)의 구동에 필요한 로직 전원전압(Vcc)과 기준전압(Vref)을 생성한다.The driving voltage supply unit 144 adjusts an input voltage Vin applied from the outside to generate a logic power supply voltage Vcc and a reference voltage Vref required for driving the light source blocks LS11 to LSnm.

도 5는 백라이트 구동회로(15)를 구성하는 광원 구동부들(LD11 ~ LDnm)의 접속 구성을 보여준다.5 shows a connection configuration of the light source drivers LD11 to LDnm constituting the backlight driving circuit 15.

도 5를 참조하면, 광원 구동부들(LD11 ~ LDnm)은 로(Row) 신호라인들(151A)과 컬럼(Column) 신호라인들(151B)에 접속되어 매트릭스 형태를 이룬다. 그리고, 광원 구동부들(LD11 ~ LDnm)은 각각 광원 블록들(LS11 ~ LSnm)에 일대일로 접속된다.Referring to FIG. 5, the light source drivers LD11 to LDnm are connected to the low signal lines 151A and the column signal lines 151B to form a matrix. The light source drivers LD11 to LDnm are connected to the light source blocks LS11 to LSnm one-to-one, respectively.

광원 구동부들(LD11 ~ LDnm)은 로(Row) 신호라인들(151A)로부터 인가되는 광원 스캔신호(Lscan)에 응답하여 활성화 된 후, 컬럼(Column) 신호라인들(151B)로부터 인가되는 광원 데이터신호(Ldata)에 응답하여 광원 블록들(LS11 ~ LSnm)에 구동 전류(Id)를 공급한다.The light source drivers LD11 to LDnm are activated in response to the light source scan signal Lscan applied from the low signal lines 151A, and then light source data applied from the column signal lines 151B. The driving current Id is supplied to the light source blocks LS11 to LSnm in response to the signal Ldata.

도 6은 (i,j)번째 광원 블록(LSij)에 구동 전류를 인가하는 (i,j)번째 광원 구동부(LDij)의 세부 구성을 보여준다.6 shows a detailed configuration of the (i, j) th light source driver LDij for applying a driving current to the (i, j) th light source block LSij.

도 6을 참조하면, 광원 구동부(LDij)는 커런트 미러부를 형성하는 제1 및 제2 미러 소자(MT1,MT2)와 커패시터(C), 스위칭부를 형성하는 제1 내지 제3 스위치 소자(ST1 ~ ST3), 제1 및 제2 선택기(MUX1,MUX2), 및 전류 발생부를 형성하는 버퍼(BUF) 및 저항소자(R)를 구비한다.Referring to FIG. 6, the light source driver LDij may include the first and second mirror elements MT1 and MT2 and the capacitor C and the first to third switch elements ST1 to ST3 that form the switching unit. ), First and second selectors MUX1 and MUX2, and a buffer BUF and a resistor R forming the current generator.

커런트 미러부는 제1 및 제2 미러 소자(MT1,MT2)와 커패시터(C)를 포함하여 제어전류(Ix)에 대응되는 구동전류를 생성한다. 제1 및 제2 미러 소자(MT1,MT2)는 P-type MOSFET으로 구현될 수 있다.The current mirror unit includes the first and second mirror elements MT1 and MT2 and the capacitor C to generate a driving current corresponding to the control current Ix. The first and second mirror elements MT1 and MT2 may be implemented as P-type MOSFETs.

제1 미러 소자(MT1)는 스위칭부의 활성화 동작으로 턴 온 되어 제어전류(Ix)에 상응하는 소스-게이트전압(Vsg)을 셋팅한다. 제1 미러 소자(MT1)는 제1 노드(N1)에 게이트전극(G)이 접속되고, 로직 전원전압(Vcc)의 입력단에 소스전극(S)이 접속되며, 제1 노드(N1)에 드레인전극(D)이 접속된다. 제1 미러 소자(MT1)의 게이트전극(G)과 드레인전극(D)은, 제1 미러 소자(MT1)를 세츄레이션(saturation) 상태에서 안정적으로 동작시키기 위해 서로 쇼트된다. The first mirror element MT1 is turned on by the activation operation of the switching unit to set the source-gate voltage Vsg corresponding to the control current Ix. In the first mirror element MT1, the gate electrode G is connected to the first node N1, the source electrode S is connected to the input terminal of the logic power supply voltage Vcc, and the drain is connected to the first node N1. The electrode D is connected. The gate electrode G and the drain electrode D of the first mirror element MT1 are shorted together to stably operate the first mirror element MT1 in a saturation state.

커패시터(C)는 스위칭부의 활성화 동작시 제1 미러 소자(MT1)의 소스-게이트전압(Vsg)을 저장한다. 커패시터(C)는 로직 전원전압(Vcc)의 입력단에 일측 전극이 접속되고, 제2 노드(N2)에 타측 전극이 접속된다.The capacitor C stores the source-gate voltage Vsg of the first mirror element MT1 during the activation operation of the switching unit. One side of the capacitor C is connected to the input terminal of the logic power supply voltage Vcc, and the other electrode is connected to the second node N2.

제2 미러 소자(MT2)는 제1 미러 소자(MT1)와 커런트 미러를 형성하며, 커패시터(C)에 저장된 제1 미러 소자(MT1)의 소스-게이트전압(Vsg)에 의해 턴 온 됨으로써 제어전류(Ix)와 실질적으로 동일한 구동전류(Id)를 생성한다. 그리고 구동전류(Id)를 광원 블록(LSij)에 공급한다. 제2 미러 소자(MT2)는 제2 노드(N2)에 게이트전극(G)이 접속되고, 로직 전원전압(Vcc)의 입력단에 소스전극(S)이 접속되며, 광원 블록(LSij)에 드레인전극(D)이 접속된다. The second mirror element MT2 forms a current mirror with the first mirror element MT1 and is turned on by the source-gate voltage Vsg of the first mirror element MT1 stored in the capacitor C to thereby control the current. A driving current Id that is substantially the same as (Ix) is generated. The driving current Id is supplied to the light source block LSij. In the second mirror element MT2, the gate electrode G is connected to the second node N2, the source electrode S is connected to the input terminal of the logic power supply voltage Vcc, and the drain electrode is connected to the light source block LSij. (D) is connected.

스위칭부는 제1 선택기(MUX1)의 출력에 응답하여 스위칭되는 제1 및 제2 스위치 소자(ST1,ST2)와, 제2 선택기(MUX2)의 출력에 응답하여 스위칭되는 제3 스위 치 소자(ST3)를 포함하여 제1 및 제2 미러 소자(MT1,MT2)의 턴 온/턴 오프 동작을 제어한다. 제1 및 제2 스위치 소자(ST1,ST2)는 P-type MOSFET으로 구현될 수 있ㄱ고, 제3 스위치 소자(ST3)는 N-type MOSFET으로 구현될 수 있다.The switching unit includes first and second switch elements ST1 and ST2 that are switched in response to an output of the first selector MUX1, and a third switch element ST3 that is switched in response to an output of the second selector MUX2. It includes to control the turn on / turn off operation of the first and second mirror elements (MT1, MT2). The first and second switch elements ST1 and ST2 may be implemented as P-type MOSFETs, and the third switch element ST3 may be implemented as N-type MOSFETs.

제1 스위치 소자(ST1)는 제1 선택기(MUX1)의 출력에 응답하여 제1 노드(N1)와 제2 노드(N2) 사이의 전기적 접속을 스위칭한다. 제1 스위치 소자(ST1)는 제1 선택기(MUX1)의 출력단에 게이트전극(G)이 접속되고, 제1 노드(N1)에 소스전극(S)이 접속되며, 제2 노드(N2)에 드레인전극(D)이 접속된다.The first switch element ST1 switches an electrical connection between the first node N1 and the second node N2 in response to the output of the first selector MUX1. In the first switch element ST1, the gate electrode G is connected to the output terminal of the first selector MUX1, the source electrode S is connected to the first node N1, and the drain is connected to the second node N2. The electrode D is connected.

제2 스위치 소자(ST2)는 제1 선택기(MUX1)의 출력에 응답하여 제1 노드(N1)와 제3 노드(N3) 사이의 전기적 접속을 스위칭한다. 제2 스위치 소자(ST2)는 제1 선택기(MUX1)의 출력단에 게이트전극(G)이 접속되고, 제1 노드(N1)에 소스전극(S)이 접속되며, 제3 노드(N3)에 드레인전극(D)이 접속된다.The second switch element ST2 switches an electrical connection between the first node N1 and the third node N3 in response to the output of the first selector MUX1. In the second switch element ST2, the gate electrode G is connected to the output terminal of the first selector MUX1, the source electrode S is connected to the first node N1, and the drain is connected to the third node N3. The electrode D is connected.

제3 스위치 소자(ST3)는 제2 선택기(MUX2)의 출력에 응답하여 제3 노드(N3)와 제4 노드(N4) 사이의 전기적 접속을 스위칭한다. 제3 스위치 소자(ST3)는 제2 선택기(MUX2)의 출력단에 게이트전극(G)이 접속되고, 제3 노드(N3)에 드레인전극(D)이 접속되며, 제4 노드(N4)에 소스전극(S)이 접속된다.The third switch element ST3 switches an electrical connection between the third node N3 and the fourth node N4 in response to the output of the second selector MUX2. In the third switch element ST3, the gate electrode G is connected to the output terminal of the second selector MUX2, the drain electrode D is connected to the third node N3, and the source is connected to the fourth node N4. The electrode S is connected.

제1 선택기(MUX1)는 광원 스캔신호(Lscan)에 응답하여 백라이트 제어회로로부터 입력되는 로직 전원전압(Vcc)과 기저전압(Gnd)을 선택적으로 출력한다. 예컨대, 제1 선택기(MUX1)는 하이 로직 레벨(H2)의 광원 스캔신호(Lscan)에 응답하여 기저전압(Gnd)을 출력하는 데 반해, 로우 로직 레벨(L2)의 광원 스캔신호(Lscan)에 응답하여 로직 전원전압(Vcc)을 출력할 수 있다.The first selector MUX1 selectively outputs a logic power supply voltage Vcc and a ground voltage Gnd input from the backlight control circuit in response to the light source scan signal Lscan. For example, the first selector MUX1 outputs the base voltage Gnd in response to the light source scan signal Lscan of the high logic level H2, whereas the first selector MUX1 outputs the base voltage Gnd to the light source scan signal Lscan of the low logic level L2. In response, the logic supply voltage (Vcc) can be output.

제2 선택기(MUX2)는 광원 데이터신호(Ldata)에 응답하여 백라이트 제어회로로부터 입력되는 기준전압(Vref)과 기저전압(Gnd)을 선택적으로 출력한다. 예컨대, 제2 선택기(MUX2)는 하이 로직 레벨(H1)의 광원 데이터신호(Ldata)에 응답하여 기준전압(Vref)을 출력하는 데 반해, 로우 로직 레벨(L1)의 광원 데이터신호(Ldata)에 응답하여 기저전압(Gnd)을 출력할 수 있다.The second selector MUX2 selectively outputs the reference voltage Vref and the base voltage Gnd input from the backlight control circuit in response to the light source data signal Ldata. For example, the second selector MUX2 outputs the reference voltage Vref in response to the light source data signal Ldata of the high logic level H1, whereas the second selector MUX2 outputs the reference voltage Vref to the light source data signal Ldata of the low logic level L1. In response, the base voltage Gnd may be output.

전류 발생부는 버퍼(BUF) 및 저항소자(R)를 포함하여 제어전류(Ix)를 발생한다.The current generator includes the buffer BUF and the resistor R to generate the control current Ix.

버퍼(BUF)는 제1 입력단자(+)에 기준전압(Vref)이 입력될 때 가상접지(Virtual Ground) 된 제2 입력단자(-)를 이용하여 제4 노드(N4)에 기준전압(Vref)을 인가하여 저항소자(R)에 흐르는 제어전류(Ix)를 발생한다. 버퍼(BUF)는 제1 입력단자(+)가 제2 선택기(MUX2)의 출력단에 접속되고, 제2 입력단자(-)가 제4 노드(N4)에 접속되며, 출력단자가 제3 스위치 소자(ST3)의 게이트전극(G)에 접속된다. 저항소자(R)는 제4 노드(N4)와 기저전압(Gnd)의 입력단 사이에 접속된다.The buffer BUF uses the second input terminal (-) that is virtually grounded when the reference voltage Vref is input to the first input terminal (+), and the reference voltage Vref to the fourth node N4. ) Is applied to generate the control current Ix flowing through the resistance element R. The buffer BUF has a first input terminal (+) connected to an output terminal of the second selector MUX2, a second input terminal (−) connected to a fourth node N4, and an output terminal connected to a third switch element ( It is connected to the gate electrode G of ST3. The resistance element R is connected between the fourth node N4 and the input terminal of the ground voltage Gnd.

이러한 광원 구동부(LDij)의 동작을 도 4 및 도 6을 참조하여 간략히 설명하면 다음과 같다.The operation of the light source driver LDij will be briefly described with reference to FIGS. 4 and 6 as follows.

제1 및 제2 스위치 소자(ST1,ST2)는 하이 로직 레벨(H2)의 광원 스캔신호(Lscan)에 의해 제1 선택기(MUX1)로부터 입력되는 기저전압(Gnd)에 응답하여 턴 온 된다. 제3 스위치 소자(ST3)는 하이 로직 레벨(H1)의 광원 데이터신호(Ldata)에 의해 제2 선택기(MUX2)로부터 입력되는 기준전압(Vref)에 응답하여 턴 온 된다. 제1 미러 소자(MT1)는 제1 내지 제3 스위치 소자(ST1 ~ ST3)의 턴 온에 의해 턴 온 된다. 그 결과, 제1 미러 소자(MT1)에는 제어전류(Ix)가 흐른다. 커패시터(C)의 양단에는 제어전류(Ix)에 상응하는 세츄레이션 전압 즉, 제1 미러 소자(MT1)의 소스-게이트 전압(Vsg)이 저장된다. 커패시터(C)에 저장된 소스-게이트 전압(Vsg)은 광원 데이터신호(Ldata)가 하이 로직 레벨(H2)에서 로우 로직 레벨(L2)로 반전될 때까지 유지된다. 제2 미러 소자(MT2)는 제1 미러 소자(MT1)의 소스-게이트전압(Vsg)에 의해 턴 온 됨으로써 제어전류(Ix)와 실질적으로 동일한 구동전류(Id)를 생성한다. 그리고 구동전류(Id)를 광원 블록(LSij)에 공급한다.The first and second switch elements ST1 and ST2 are turned on in response to the base voltage Gnd input from the first selector MUX1 by the light source scan signal Lscan of the high logic level H2. The third switch element ST3 is turned on in response to the reference voltage Vref input from the second selector MUX2 by the light source data signal Ldata of the high logic level H1. The first mirror element MT1 is turned on by turning on the first to third switch elements ST1 to ST3. As a result, the control current Ix flows through the first mirror element MT1. On both ends of the capacitor C, a isolation voltage corresponding to the control current Ix, that is, a source-gate voltage Vsg of the first mirror element MT1 is stored. The source-gate voltage Vsg stored in the capacitor C is maintained until the light source data signal Ldata is inverted from the high logic level H2 to the low logic level L2. The second mirror element MT2 is turned on by the source-gate voltage Vsg of the first mirror element MT1 to generate a driving current Id that is substantially the same as the control current Ix. The driving current Id is supplied to the light source block LSij.

제1 및 제2 스위치 소자(ST1,ST2)는 로우 로직 레벨(L2)의 광원 스캔신호(Lscan)에 의해 제1 선택기(MUX1)로부터 입력되는 로직 전원전압(Vcc)에 응답하여 턴 오프 된다. 제3 스위치 소자(ST3)는 로우 로직 레벨(L1)의 광원 데이터신호(Ldata)에 의해 제2 선택기(MUX2)로부터 입력되는 기저전압(Gnd)에 응답하여 턴 오프 된다. 제1 및 제2 스위치 소자(ST1,ST2)가 턴 오프 된 후 제3 스위치 소자(ST3)가 턴 온 상태를 유지하는 기간 동안, 제1 노드(N1)의 전위는 제2 스위치 소자(ST2)에 흐르는 역전류에 의해 상승될 수 있다. 만약, 제1 노드(N1)의 전위 상승이 제2 노드(N2)에 그대로 반영된다면, 커패시터(C)에 저장된 소스-게이트 전압(Vsg)이 변동되어 광원 데이터신호(Ldata)가 로우 로직 레벨(L1)로 반전되기도 전에 구동 전류(Id)가 변동될 수 있기 때문에, 원하는 기간만큼 안정적으로 구동 전류(Id)를 공급할 수 없고, 그 결과 원하는 점등 듀티를 구현할 수 없게 된다. 하지만, 본 발명에서는 제1 노드(N1)의 전위가 상승되더라도 제1 스위치 소자(ST1) 의 턴 오프에 의해 제1 및 제2 노드(N1,N2) 사이의 전기적 접속이 해제되기 때문에, 커패시터(C)에 저장된 소스-게이트 전압(Vsg)은 광원 데이터신호(Ldata)가 로우 로직 레벨(L1)로 반전될 때까지 이전 상태를 안정적으로 유지한다. 그 결과, 원하는 기간만큼 안정적으로 구동 전류(Id)를 공급할 수 있게 되어 원하는 점등 듀티 구현이 용이해진다.The first and second switch elements ST1 and ST2 are turned off in response to the logic power supply voltage Vcc input from the first selector MUX1 by the light source scan signal Lscan of the low logic level L2. The third switch element ST3 is turned off in response to the base voltage Gnd input from the second selector MUX2 by the light source data signal Ldata of the low logic level L1. During the period in which the third switch element ST3 remains turned on after the first and second switch elements ST1 and ST2 are turned off, the potential of the first node N1 is changed to the second switch element ST2. It can be raised by the reverse current flowing in. If the potential rise of the first node N1 is reflected in the second node N2 as it is, the source-gate voltage Vsg stored in the capacitor C is changed so that the light source data signal Ldata becomes a low logic level ( Since the driving current Id may change even before being inverted to L1), the driving current Id cannot be supplied stably for a desired period, and as a result, the desired lighting duty cannot be realized. However, in the present invention, even when the potential of the first node N1 is increased, since the electrical connection between the first and second nodes N1 and N2 is released by turning off the first switch element ST1, the capacitor ( The source-gate voltage Vsg stored in C) remains stable in the previous state until the light source data signal Ldata is inverted to the low logic level L1. As a result, the driving current Id can be supplied stably for a desired period, thereby facilitating the desired lighting duty.

상술한 바와 같이, 본 발명에 따른 액정표시장치는 로컬 디밍 구현을 위해 백라이트의 광원들을 블록 단위로 구동시킬 때, 광원 블록들에 일대일로 대응되는 매트릭스 형태의 광원 구동부들을 구성하고, 광원 데이터신호와 광원 스캔신호를 서로 동기시켜 해당 광원 구동부를 선택함으로써, 광원 제어 집적회로의 개수를 종래 대비 크게 줄일 수 있다.As described above, the liquid crystal display according to the present invention configures light source drivers in a matrix form corresponding one to one to the light source blocks when driving the light sources of the backlight unit by block to implement local dimming. By selecting the light source driver by synchronizing the light source scan signals with each other, the number of light source control integrated circuits can be greatly reduced.

나아가, 본 발명에 따른 액정표시장치는 커런트 미러부, 스위칭부, 선택부, 및 전류발생부를 포함하도록 각 광원 구동부를 구성함과 아울러 스위칭부의 접속 구성을 적절히 선택함으로서, 커런트 미러부를 구성하는 일측 소자의 게이트전위가 상승되더라도 광원 블록들에 안정적으로 구동 전류를 공급할 수 있다.Furthermore, the liquid crystal display according to the present invention configures each light source driving unit to include the current mirror unit, the switching unit, the selection unit, and the current generating unit, and selects a connection configuration of the switching unit so that the one side element constituting the current mirror unit. Even if the gate potential of R is increased, the driving current can be stably supplied to the light source blocks.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

도 1은 본 발명의 실시예에 따른 액정표시장치를 보여주는 도면.1 is a view showing a liquid crystal display device according to an embodiment of the present invention.

도 2는 광원 블록들을 보여주는 도면.2 shows light source blocks.

도 3은 백라이트 제어회로의 구성을 보여주는 도면.3 is a diagram illustrating a configuration of a backlight control circuit.

도 4는 광원 스캔신호와 광원 데이터신호의 파형을 보여주는 도면.4 illustrates waveforms of a light source scan signal and a light source data signal;

도 5는 광원 구동부들의 접속 구성을 보여주는 도면.5 is a view showing a connection configuration of light source drivers.

도 6은 (i,j)번째 광원 블록에 구동 전류를 인가하는 (i,j)번째 광원 구동부의 세부 구성을 보여주는 도면.6 is a diagram illustrating a detailed configuration of an (i, j) th light source driver for applying a driving current to an (i, j) th light source block;

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

10 : 액정표시패널 11 : 타이밍 콘트롤러10 liquid crystal display panel 11 timing controller

12 : 데이터 구동회로 13 : 게이트 구동회로12: data driving circuit 13: gate driving circuit

14 : 백라이트 제어회로 15 : 백라이트 구동회로14: backlight control circuit 15: backlight driving circuit

16 : 백라이트 유닛 141 : 디밍값 결정부16: backlight unit 141: dimming value determination unit

142 : 광원 스캔제어부 143 : 광원 데이터제어부142: light source scan control unit 143: light source data control unit

144 : 구동전압 공급부144: drive voltage supply unit

Claims

액정표시패널; A liquid crystal display panel;

다수의 광원 블록들을 포함하여 상기 액정표시패널에 빛을 조사하는 백라이트 유닛; A backlight unit radiating light to the liquid crystal panel including a plurality of light source blocks;

상기 광원 블록들을 제어하기 위한 블록별 디밍값을 결정한 후, 광원 스캔신호, 및 상기 블록별 디밍값에 따른 광원 데이터신호를 생성하는 백라이트 제어회로;및A backlight control circuit configured to determine a dimming value for each block for controlling the light source blocks, and then generate a light source scan signal and a light source data signal according to the dimming value for each block; and

상기 광원 스캔신호와 광원 데이터신호에 의해 선택되어 상기 광원 블록들 각각에 공급될 구동 전류를 생성하는 다수의 광원 구동부들을 포함한 백라이트 구동회로를 구비하는 것을 특징으로 하는 액정표시장치.And a backlight driving circuit including a plurality of light source drivers selected by the light source scan signal and the light source data signal to generate a driving current to be supplied to each of the light source blocks.

제 1 항에 있어서,The method of claim 1,

상기 광원 구동부들은 상기 광원 스캔신호가 순차적으로 인가되는 로 신호라인들과 상기 광원 데이터신호가 인가되는 컬럼 신호라인들에 각각 접속되어 매트릭스 형태를 이루는 것을 특징으로 하는 액정표시장치.And the light source drivers are connected to row signal lines to which the light source scan signal is sequentially applied and column signal lines to which the light source data signal is applied to form a matrix.

제 1 항에 있어서,The method of claim 1,

상기 광원 구동부들 각각은,Each of the light source drivers,

제1 및 제2 미러 소자와 커패시터를 포함하여 제어전류에 대응되는 상기 구 동전류를 생성하는 커런트 미러부;A current mirror unit including first and second mirror elements and a capacitor to generate the old coin corresponding to a control current;

상기 광원 스캔신호에 응답하여 로직 전원전압과 기저전압을 선택적으로 출력하는 제1 선택기;A first selector for selectively outputting a logic power supply voltage and a base voltage in response to the light source scan signal;

상기 광원 데이터신호에 응답하여 기준전압과 기저전압을 선택적으로 출력하는 제2 선택기;A second selector for selectively outputting a reference voltage and a base voltage in response to the light source data signal;

상기 제1 선택기의 출력에 응답하여 스위칭되는 제1 및 제2 스위치 소자와, 상기 제2 선택기의 출력에 응답하여 스위칭되는 제3 스위치 소자를 포함하여 상기 제1 및 제2 미러 소자의 턴 온/턴 오프 동작을 제어하는 스위칭부; 및First and second switch elements switched in response to the output of the first selector, and third switch elements switched in response to the output of the second selector; A switching unit controlling a turn off operation; And

버퍼 및 저항소자를 포함하여 상기 제어전류를 발생하는 전류 발생부를 구비하는 것을 특징으로 하는 액정표시장치.And a current generator for generating the control current, including a buffer and a resistance element.

제 3 항에 있어서,The method of claim 3, wherein

상기 제1 미러 소자는 제1 노드에 게이트전극이 접속되고, 로직 전원전압의 입력단에 소스전극이 접속되며, 상기 제1 노드에 드레인전극이 접속되고;A gate electrode connected to a first node, a source electrode connected to an input terminal of a logic power supply voltage, and a drain electrode connected to the first node of the first mirror element;

상기 커패시터는 상기 로직 전원전압의 입력단에 일측 전극이 접속되며, 제2 노드에 타측 전극이 접속되고;One side of the capacitor is connected to an input terminal of the logic power supply voltage, and the other side of the capacitor is connected to a second node;

상기 제2 미러 소자는 상기 제1 미러 소자와 커런트 미러를 형성하며, 상기 제2 노드에 게이트전극이 접속되고, 상기 로직 전원전압의 입력단에 소스전극이 접속되며, 상기 광원 블록들 중 어느 하나에에 드레인전극이 접속되는 것을 특징으로 하는 액정표시장치.The second mirror element forms a current mirror with the first mirror element, a gate electrode is connected to the second node, a source electrode is connected to an input terminal of the logic power supply voltage, and at any one of the light source blocks. A liquid crystal display device, wherein the drain electrode is connected.

제 4 항에 있어서,The method of claim 4, wherein

상기 제1 스위치 소자는 상기 제1 선택기의 출력단에 게이트전극이 접속되고, 상기 제1 노드에 소스전극이 접속되며, 상기 제2 노드에 드레인전극이 접속되고;A gate electrode connected to an output terminal of the first selector, a source electrode connected to the first node, and a drain electrode connected to the second node of the first switch element;

상기 제2 스위치 소자는 상기 제1 선택기의 출력단에 게이트전극이 접속되고, 상기 제1 노드에 소스전극이 접속되며, 제3 노드에 드레인전극이 접속되고;The second switch element has a gate electrode connected to an output terminal of the first selector, a source electrode connected to the first node, and a drain electrode connected to a third node;

상기 제3 스위치 소자는 상기 제2 선택기의 출력단에 게이트전극이 접속되고, 상기 제3 노드에 드레인전극이 접속되며, 제4 노드에 소스전극이 접속되는 것을 특징으로 하는 액정표시장치.The third switch element is a liquid crystal display, characterized in that the gate electrode is connected to the output terminal of the second selector, the drain electrode is connected to the third node, the source electrode is connected to the fourth node.

제 5 항에 있어서,The method of claim 5,

상기 버퍼는 상기 제2 선택기의 출력단에 제1 입력단자(+)가 접속되고, 상기 제4 노드에 제2 입력단자(-)가 접속되며, 상기 제3 스위치 소자의 게이트전극에 출력단자가 접속되고;The buffer has a first input terminal (+) connected to an output terminal of the second selector, a second input terminal (−) connected to the fourth node, and an output terminal connected to a gate electrode of the third switch element. ;

상기 저항소자는 상기 제4 노드와 기저전압의 입력단 사이에 접속되는 것을 특징으로 하는 액정표시장치.And the resistance element is connected between the fourth node and an input terminal of a ground voltage.

제 3 항에 있어서,The method of claim 3, wherein

상기 제1 및 제2 미러 소자와 상기 제1 및 제2 스위치 소자는 P-type MOSFET 으로 구현되고;The first and second mirror elements and the first and second switch elements are implemented as P-type MOSFETs;

상기 제3 스위치 소자는 N-type MOSFET으로 구현되는 것을 특징으로 하는 액정표시장치.And the third switch element is implemented with an N-type MOSFET.

제 3 항에 있어서,The method of claim 3, wherein

상기 백라이트 제어회로는,The backlight control circuit,

입력 디지털 비디오 데이터에 대한 분석 결과를 기초로 상기 블록별 디밍값을 결정하는 디밍값 결정부;A dimming value determiner which determines the dimming value for each block based on an analysis result of input digital video data;

일정 기간을 주기로 하이 로직 레벨과 로우 로직 레벨 사이에서 스윙되는 상기 광원 스캔신호를 생성하는 광원 스캔제어부;A light source scan control unit configured to generate the light source scan signal swinging between a high logic level and a low logic level at regular intervals;

일정 기간을 주기로 하이 로직 레벨과 로우 로직 레벨 사이에서 스윙되는 상기 광원 데이터신호를 생성하는 광원 데이터제어부; 및A light source data control unit generating the light source data signal swinging between a high logic level and a low logic level at a predetermined period; And

입력 전압을 조정하여 상기 로직 전원전압과 기준전압을 생성하는 구동전압 공급부를 구비하는 것을 특징으로 하는 액정표시장치.And a driving voltage supply unit configured to adjust an input voltage to generate the logic power supply voltage and the reference voltage.

제 8 항에 있어서,The method of claim 8,

상기 광원 데이터신호에 의해 상기 광원 블록들의 점등 듀티가 결정되고;A lighting duty of the light source blocks is determined by the light source data signal;

한 주기 내에서 상기 광원 데이터신호의 하이 로직 레벨 폭이 넓어질수록 상기 광원 블록들로 구동전류가 인가되는 시간이 길어지는 것을 특징으로 하는 액정표시장치.And the longer the high logic level width of the light source data signal is within a period, the longer the driving current is applied to the light source blocks.