KR20110073654A - 반도체 소자의 유효 사용기간 제어 시스템 - Google Patents

반도체 소자의 유효 사용기간 제어 시스템 Download PDF

Info

Publication number
KR20110073654A
KR20110073654A KR1020090130350A KR20090130350A KR20110073654A KR 20110073654 A KR20110073654 A KR 20110073654A KR 1020090130350 A KR1020090130350 A KR 1020090130350A KR 20090130350 A KR20090130350 A KR 20090130350A KR 20110073654 A KR20110073654 A KR 20110073654A
Authority
KR
South Korea
Prior art keywords
event
signal
circuit unit
semiconductor device
bit
Prior art date
Application number
KR1020090130350A
Other languages
English (en)
Other versions
KR101092898B1 (ko
Inventor
장경식
Original Assignee
한국기술교육대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국기술교육대학교 산학협력단 filed Critical 한국기술교육대학교 산학협력단
Priority to KR1020090130350A priority Critical patent/KR101092898B1/ko
Publication of KR20110073654A publication Critical patent/KR20110073654A/ko
Application granted granted Critical
Publication of KR101092898B1 publication Critical patent/KR101092898B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 소자의 유효 사용기간 제어시스템에 관한 것으로, 구체적으로는 디지털 또는 아날로그 전자회로를 구현한 반도체 소자에 있어서,이벤트 발생을 유도하는 이벤트 원인 신호를 수신하는 이벤트 원인신호 수신회로부와 상기 이벤트 원인신호 수신회로부에서 수신한 이벤트 원인신호를 처리하여 이벤트 신호를 생성하는 이벤트 발생회로부, 그리고 상기 이벤트 발생회로부에서 발생한 이벤트 신호를 송신하여 이벤트 감지신호를 생성하는 이벤트 감지회로부 및 상기 이벤트 감지회로부에서 발생한 이벤트 감지신호를 통해 제어신호를 생성하는 제어신호 발생회로부를 포함하는 것을 특징으로 한다.
본 발명에 의하면, 반도체 소자의 유효 사용기간을 제어하여 일회용 또는 한시적인 반도체 소자를 제작함으로써 소자 제공자의 의도대로 소자의 사용 유효기간을 설정, 변경할 수 있게 하기 위함이다.
이벤트 신호, ADC, RTC

Description

반도체 소자의 유효 사용기간 제어 시스템{CONTROL SYSTEM OF EFFECTIVE USAGE PERIOD OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 유효 사용기간 제어 시스템에 관한 것이다.
반도체는 디지털 지식정보화 시대를 이끄는 전자산업과 정보통신산업의 핵심기술로서 반도체 기술의 발전은 새로운 시스템의 실현을 가능하게 하였다. 오늘날의 현대사회에서 반도체는 필수 휴대품인 PC나 디지털 카메라, 휴대전화, MP3등의 디지털 가전기기, 자동차, 로봇등의 핵심 부품으로 사용되며 참단산업의 발달에 따른 전자부품의 소형화, 고기능화와 더불어 반도체 또한 고밀도화, 대용량화가 요구되고 있다.
도 1은 입력신호(10)를 입력받아 디지털/아날로그 전자회로를 구현한 반도체 소자(20)를 통해 출력신호(30)를 출력하는 종래의 기술을 도시한 것으로서 일반적으로 디지털/아날로그 전자회로를 구현함에 있어 기존의 소자(20)들은 소자의 사용기간을 최대한 연장할 수 있도록 설계 또는 제조하는 것을 목적으로 한다. 하지만 저장된 정보가 국가 또는 회사의 보안에 관한 정보이거나 개인의 프라이버시가 포함된 정보로서 뜻하지 않게 분실, 도난등에 의해 원하지 않는 이에게 넘어간다면 국가나 회사 또는 개인적으로 상당한 피해를 입게 되며 문제점도 발생하게 된다. 따라서 상업적 목적이나 보안강화 또는 군사적 목적에 따라 반도체 소자의 사용 유효기간을 제한할 필요가 있다.
본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로 본 발명의 목적은 상업적 목적이나, 보안강화 또는 군사적 목적등으로 특정시간이 되거나 특정한 사용시간을 초과한 경우, 또는 외부에서 특정 신호를 수신한 경우에 소자가 정상적으로 작동하지 않거나, 소자의 물리적 특성을 변경하여 소자 제공자의 의도대로 소자의 사용 유효기간을 설정, 변경하거나 소자의 물리적 파괴등을 유도하여 일회용 또는 한시적인 반도체 소자를 제작하는 반도체 소자의 유효 사용기간 제어시스템을 제공하는데 있다.
상술한 과제를 해결하기 위한 수단으로서, 본 발명은 디지털 또는 아날로그 전자회로를 구현한 반도체 소자에 있어서, 이벤트 발생을 유도하는 이벤트 원인 신호를 수신하는 이벤트 원인신호 수신회로부; 상기 이벤트 원인신호 수신회로부에서 수신한 이벤트 원인신호를 처리하여 이벤트 신호를 생성하는 이벤트 발생회로부; 상기 이벤트 발생회로부에서 발생한 이벤트 신호를 송신하여 이벤트 감지신호를 생성하는 이벤트 감지회로부; 상기 이벤트 감지회로부에서 발생한 이벤트 감지신호를 통해 제어 신호를 생성하는 제어신호 발생회로부; 를 포함하는 것을 특징으로 하는 반도체 소자의 유효 사용기간 제어시스템을 제공하여 소자 제공자의 의도대로 소자의 사용 유효기간을 제어할 수 있도록 한다.
특히, 상술한 이벤트 원인신호 수신회로부에서 수신하는 이벤트 원인신호는, 아날로그 신호, 1비트 디지털 신호 또는 n-비트 디지털 데이터 신호 중 어느 하나인 것을 특징으로 할 수 있다.
또한, 상기 이벤트 발생회로부는 상기 이벤트 원인신호 수신회로부에서 수신한 아날로그 이벤트 원인신호를 기준전압과 비교하여 1비트 이벤트 신호를 발생시키는 아날로그 비교기를 포함하여 이루어질 수 있으며, 상기 기준전압은 외부 신호 선 또는 입력 핀을 통하여 외부에서 제공되거나, 내부에서 생성한 고정전압인 것을 특징으로 할 수 있다.
아울러, 상술한 이벤트 발생회로부는, 상기 이벤트 원인신호 수신회로부에서 수신한 아날로그 이벤트 원인신호를 디지털화하여 n-비트 이벤트 신호를 생성하는 ADC(Analog-to-Digital Converter)를 포함하거나, 상기 이벤트 원인신호 수신회로부에서 수신한 1비트 디지털 이벤트 원인신호의 상태변화를 카운팅하여 1비트 또는 n-비트 이벤트 신호를 생성하는 카운터를 포함하여 이루어질 수 있다.
또한, 상술한 이벤트 발생회로부는, 상기 이벤트 원인신호 수신회로부에서 수신한 n-비트 디지털 데이터 이벤트 원인신호를 기준 데이터값과 비교하여 1비트 이벤트 신호를 발생시키는 디지털 비교기를 포함하여 이루어질 수 있으며, 상기 기준 데이터값은 불활성 메모리에 저장된 값이거나 고정된 값인 것을 특징으로 할 수 있다.
특히, 상기 이벤트 감지회로부는 상기 이벤트 발생회로부로 부터 발생한 1비트 이벤트 신호를 수신하여 이벤트 신호 발생 횟수를 카운팅하는 이벤트 카운터와 상기 이벤트 카운터에서 카운팅한 값과 기준값을 비교하여 이벤트 감지신호를 발생 시키는 디지털 비교기를 포함하여 이루어질 수 있으며, 상기 이벤트 감지회로부는 상기 이벤트 발생회로부로 부터 발생한 n-비트 이벤트 신호를 수신하여 기준값과 비교하여 이벤트 감지신호를 발생시키는 디지털 비교기를 포함하여 이루어질 수도 있다.
상술한 제어신호 발생회로부에서 생성되는 제어신호는 반도체 소자를 파괴시키거나 동작을 중지 또는 재가동시키거나 사전에 정의된 특정 동작을 실행시키는 것을 특징으로 할 수 있다.
또한, 상술한 이벤트 원인신호 수신회로부는 이벤트 원인신호로서 외부가 아닌 회로자체에서 발생하는 클럭 펄스를 카운팅하는 클럭 카운터 또는 RTC(Real-Time Clock)를 포함하여 이루어질 수 있으며, 상기 이벤트 발생회로부는 상기 클럭 카운터에서 카운팅한 클럭값 또는 상기 RTC에서 측정한 실시간 클럭값을 기준값과 비교하여 이벤트 신호를 발생시키는 비교기를 포함하여 이루어질 수 있다.
특히, 상기 이벤트 감지회로부는 상기 이벤트 발생회로부로 부터 발생한 이벤트 신호를 수신하여 이벤트 신호 발생 횟수를 카운팅하는 이벤트 카운터와 상기 이벤트 카운터에서 카운팅한 값과 기준값을 비교하여 이벤트 감지신호를 발생시키는 비교기를 포함할 수 있으며, 상기 제어신호 발생회로부에서 생성되는 제어신호는 클럭을 정지시키거나 전원차단 또는 전원단락을 유도하는 것을 특징으로 할 수 있다.
본 발명에 따르면, 반도체 소자의 유효 사용기간을 제어하여 일회용 또는 한 시적인 반도체 소자를 제작함으로써 소자 제공자의 의도에 따라 소자의 사용 유효기간을 설정, 변경하거나 소자의 물리적 파괴를 유도하고, 분실, 도난 등에 의해 국가적, 군사적, 사회적 기밀이나 보안이 유출되거나 개인의 프라이버시가 침해되는 것을 방지할 수 있는 효과를 가지게 된다.
이하 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.
도 2를 참조하면, 이는 본 발명에 따른 반도체 소자의 유효 사용기간 제어시스템을 기존의 반도체 소자에 추가한 것을 도시한 도면이다.
기존의 소자들은 사용기간을 최대한 연장하는 것에 중점을 두어 소자를 설계, 제조하였지만 상업적 목적이나 보안강화 또는 군사적 목적으로 반도체 소자의 유효 사용기간을 제어할 필요가 있어 도 2와 같이 기존의 디지털/아날로그 전자회로를 구현한 반도체 소자(120)에 유효 사용기간 제어시스템(130)을 추가하여 구성할 수 있다.
도 3은 본 발명인 반도체 소자의 유효 사용기간 제어시스템의 전체적인 구성 을 도시한 블럭도이다.
도시한 것과 같이 본 발명은 이벤트 원인신호(210)를 수신하는 이벤트 원인신호 수신회로부(220)와 이벤트 신호를 생성하는 이벤트 발생회로부(230), 상기 이벤트 발생회로부(230)에서 발생한 이벤트 신호를 감지하는 이벤트 감지회로부(240)와 상기 이벤트 감지회로부(240)에서 생성한 이벤트 감지신호를 통해 제어신호(260)를 발생시키는 제어신호 발생회로부(250)로 구성된다.
상기 이벤트 원인신호(Event Source Signal : ESS)(210)는 이벤트 발생을 유도하는 원인 신호로써 외부에서 전용 신호선을 통해서 공급되는 신호이거나 외부에서 무선으로 공급되는 신호 또는 기존회로에서 발생하는 특정신호를 말한다. 상기의 기존회로에서는 클럭신호, 리셋신호, 제어부에서 발생하는 신호, 입출력 신호, 데이터 처리 중간과정에서 발생하는 신호등이 유효기간 제어회로의 이벤트 소스로 사용될 수 있다. 외부에서 공급되는 신호의 경우에는 전용 입력 신호선이나 소자의 전용 입력핀을 통해서 사전에 정의된 신호패턴이나 신호값이 이벤트 원인신호(210)로 입력된다. 상기 ESS(210)는 아날로그 신호나 1비트 디지털 신호 또는 n-비트 디지털 데이터로서 8-, 16-, 32-, 64-, 128-비트등 워드 단위의 디지털 데이터 또는 가변길이(variable length) 데이터로 표현될 수 있다.
도 4는 이벤트 원인신호 수신회로부를 도시한 도면이다.
도 4를 참조하면, 상기 이벤트 원인신호 수신회로부(Event Source signal Receiver : ESR)(220)는 이벤트 원인신호(ESS)(210)를 수신하는 회로로써, 도면에서와 같이 기존회로에서 발생한 ESS(212)를 직접 수신하거나, 외부에서 제공되는 ESS(213)를 전용 입력신호선(소자의 경우에는 전용 입력핀)을 통하여 수신하거나, 내장 또는 외장 안테나를 사용한 무선통신 수단을 통하여 ESS(211)를 수신할 수 있다. 안테나를 사용한 무선통신 수단을 통하여 ESS(211)를 수신하는 경우에는 ESS 데이터를 수신하기 위한 전용 수신회로를 내장하며 무선으로 ESS(211)를 수신하는 경우에는 특정 통신 방식에 한정하지 않는다.
도 5는 이벤트 발생회로부를 도시한 도면이다.
도시한 것과 같이 상기 이벤트 발생회로부(Event Generation Circuit : EGC)(230)는 이벤트 원인신호(ESS)(210)를 처리하여 이벤트 신호(event signal)(360, 370)를 생성하는 회로이다. 상기 이벤트 발생회로부(EGC)(230)가 이벤트 신호(360, 370)를 생성하는 방법은 ESR(220)에서 출력되는 ESS(210)를 사용하는 경우와 자체회로를 사용하는 경우로 구분할 수 있다. 먼저 ESR(220)에서 출력되는 ESS(210)를 사용하여 이벤트 신호(360, 370)를 생성하는 경우를 검토한다. ESS(210)가 아날로그 신호(311)인 경우에는 아날로그 비교기(analog comparator)(320)를 사용하여 기준 전압과 비교하여 그 결과를 이벤트 신호(360)로 사용한다. 이때 사용되는 기준 전압은 외부 신호선이나 입력핀을 통하여 외부에서 제공되거나, 내부에서 생성한 특정 레벨의 고정전압을 사용한다. 또한, ESS(210)가 아날로그 신호(311)인 경우 ADC(Analog-to-Digital Converter)(330)를 사용하여 아날로그 ESS(311)를 디지털화하여 이벤트 신호(370)를 생성할 수 있다. ESS(210)가 1비트의 디지털 신호(313)인 경우에는 단일 비트의 디지털 ESS(313)의 상태변화를 카운터(350)로 카운팅하여 이벤트 신호(360, 370)를 생성한다. 카운터(350)를 사용 할 경우 1비트(360) 또는 n-비트 이벤트 신호(370)를 선택적으로 생성할 수 있다. 1비트 이벤트 신호(360)는 카운터(350)의 overflow 나 underflow 발생시 생성되는 신호(overflow flag 또는 underflow flag), 또는 목표 값과 카운터 값이 동일 할 때 발생하는 매칭 신호(matching flag)를 사용한다. 카운터(350)의 초기값을 사용하여 카운터(350)의 시작 값을 설정할 수 있다. n-비트 이벤트 신호(370)는 카운터 값 자체를 사용한다. ESS(210)가 n-비트 디지털 데이터 신호(312)인 경우에는 디지털 비교기(digital comparator)(340)를 사용하여 워드 단위의 디지털 값으로 표현되는 ESS(312)를 기준 데이터 값과 비교하여 그 결과를 이벤트 신호로 사용한다. 기준 데이터 값은 고정된 값이거나 EEPROM 이나 플래시 메모리와 같은 불활성(non-volatile) 메모리에 저장된 값을 사용한다. 외부에서 기준 값을 제시하는 경우에는 외부 신호 선이나 핀의 개수를 줄이기 위하여 시리얼 인터페이스를 통하여 입력되어 내부 불활성 메모리에 저장시킬 수 있다.
외부의 ESS(210)를 사용하지 않고 자체회로를 사용하는 경우에는 자체 클럭 발진회로를 사용해서 만든 클럭 신호를 ESS로 사용하거나 자체 발진회로와 배터리와 같은 백업용 전원을 가진 실시간 클럭(Real-Time Clock : RTC)을 사용하여 실시간을 ESS(210)로 사용한다.
도 6은 이벤트 감지회로부를 도시한 도면이다.
상기 이벤트 감지회로부(Event Detection Circuit : EDC)(240)는 이벤트 신호(360, 370)를 받아서 이벤트 감지신호(430)를 생성하는 회로이다. 상기 EGC(230)로 부터 1비트 이벤트 신호(360)를 수신하는 경우에는 이벤트 카운터(410)로 이벤 트 신호(360) 발생 횟수를 카운팅하여 디지털 비교기(420)를 사용하여 기준 값과 비교한 후, 기준 값을 초과해서 이벤트가 발생하였을 경우, 이벤트 감지신호(430)를 발생시킨다. 상기 EGC(230)로 부터 n-비트 이벤트 신호(370)를 수신하는 경우에는 디지털 비교기(420)를 사용하여 기준 값과 바로 비교하여 일치한 경우 이벤트 감지신호(430)를 발생시킨다.
도 7은 본 발명의 일 실시예로서 ESS가 기존회로에서 발생한 경우를 도시한 도면이다.
기존회로(대상회로 : target circuit)가 사용하고 있는 클럭 펄스(510)를 클럭 카운터(520)를 통해 카운팅하거나 RTC(530)값을 기준 값과 비교하여 일치할 경우, 즉, 정해진 시간(클럭의 수 또는 실시간으로 측정)이 지나면, 이벤트 신호를 발생시켜 이벤트 카운터(560)에 의해 카운팅된 값과 기준값을 비교기(570)에서 비교하여 제어신호 발생기(590)를 통해 제어신호(590)를 발생시킨다. 또한, 대상회로에서 발생하는 특정 신호패턴(540)과 기준 패턴을 비교기(550)에서 비교하여 일치할 경우, 발생된 제어신호(590)는 대상 회로의 클럭 정지, 전원 차단, 전원 단락 유도등 대상회로를 비정상상태로 전환시키는 트리거 신호(trigger signal)가 된다.
도 8a 내지 도 8c는 본 발명의 일 실시예로서 소자가 마이크로 프로세서인 경우를 도시한 것이다.
소자가 마이크로 프로세스인 경우, 이벤트 원인신호로 활용할 수 있는 신호는 어드레스(610) 버스, 데이터(611) 버스, 제어 버스상으로 출력되는 값과 주변장치에서 발생하는 인터럽트(612) 또는 중앙처리장치(CPU)의 이상동작 발생을 알려주 는 신호(즉, 예외(exception)발생신호)(613)등이 있다. 프로그램 메모리 또는 데이터 메모리의 어드레스(610) 버스, 데이터(611) 버스를 지속적으로 감시(모니터링)하여, 어드레스 발생 상태정보(어드레스 값, 어드레스 패턴, 어드레스 접근 빈도, 데이터 값, 데이터 패턴 등)를 이벤트 원인신호로 인식하여 이벤트 신호를 발생시킬 수 있다. 예를 들면, 프로그램 메모리의 경우, 프로그램 카운터(Program Counter : PC) 값, 스택 포인터(stack pointer) 값, 데이터 메모리인 경우, 세그먼트(segment) 어드레스 값 또는 인덱스(index) 어드레스 값을 모니터링 대상으로 활용할 수 있다. 또한, 프로그램 메모리나 데이터 메모리에 저장된 데이터 값을 비교하여 일치 여부를 확인함으로써 이벤트를 발생시킬 수 있다. 어드레스(610) 값이 타겟 어드레스와 일치하는지 여부는 디코더(620) 또는 비교기를 사용하여 알아낼 수 있으며, 어드레스 접근 빈도는 어드레스와 타겟 어드레스의 비교 결과를 카운터(630)를 사용해서 발생빈도를 측정할 수 있다. 어드레스 패턴 확인은 발생한 어드레스를 순서적으로 비교하여 발생이력을 기억한 후, 어드레스 패턴 분석기(640)를 통하여 그 발생순서를 비교평가 함으로써 측정할 수 있다. 예를 들면, 마이크로 프로세서의 어드레스 버스에 0x80001000 번지가 출력되는지를 모니터링하거나, 사전에 설정한 시간 동안 몇 번이나 발생하는지를 측정한다. 또한, 0x80001000 → 0x80001100 → 0x80001110 순으로 어드레스가 발생하는지 그 발생 빈도를 측정한 결과를 이벤트 원인신호로 사용할 수 있다.
프로그램 메모리에서의 데이터(611) 일치 여부를 판단하는 일은 마이크로 프로세서의 명령어의 실행여부나 실행 빈도를 측정한다. 데이터 메모리의 경우에는 특정 어드레스에 저장된 데이터가 사전에 정의된 값과 일치하는지 여부를 판단하거나, 연속적인 데이터 메모리 장소에 저장된 값이 사전에 정의된 데이터 값들과 일치 하는지 여부를 확인함으로써 판단할 수 있다. 예를 들면, 데이터 메모리 어드레스 0xA0003000 번지에 32-비트 값 0xFF00AA00 가 저장되어 있는지를 확인하거나, 0xA0003000 번지부터 4개의 32-비트 데이터가 사전에 약속된 순서인 0xFF00AA00 → 0xFF00AA01 → 0xFF00AA02 → 0xFFAA03 으로 저장되어 있는지를 확인한다. 프로그램 메모리인 경우에는 0x80001000 번지에 사전에 약속된 실행 순서인 MOV(move), ADD(addition), ST(store), TST(test) 명령어 순으로 저장되어 있는지를 확인한다.
상기 기준 값을 설정하는 방법으로서 Preset 값을 설정하는 로직회로를 이용하거나 소량의 불활성 전용 메모리 영역을 설정하여 설계단계에서 기준 값을 설정할 수 있다.또한 소자 제조시 부여한 제품 시리얼 번호를 사용할 수 있으며 소자 출하 후 외부 핀을 사용하여 제품생산 현장에서 프로그래밍하는 방법으로도 기준 값을 설정할 수 있는데 이 경우 소자를 주문제작할 경우에 유용하다. 또한, 소자 내장 안테나를 사용하여 무선으로 설정할 수도 있고, 유무선 네트워크에 접속하여 소자 등록과정을 통해 기준 값을 설정할 수도 있다.
본 발명인 소자 유효 사용기간 제어시스템에서 발생한 제어신호에 의해 소자가 파괴되거나 소자의 동작이 정지 또는 특정 동작을 실행하게 되는데 소자 파괴의 경우 도 9와 같이 전원 단락을 유도하는 회로를 삽입하거나 Fuse방식을 사용하여 빈번한 전류흐름을 유도하고 그로 인한 회로 피로도를 상승시켜 회로를 파괴할 수 있다. 소자의 동작 정지의 경우에는 클럭정지, 동작불능상태로 전환하거나 IDLE 상 태나 저전력 소비상태로 전환하거나 하드웨어 리소스를 제어할 수 있는 슈퍼바이저 모드로 전환하여 사전에 정의된 특정 상태로 전환할 수 있다. 특정 동작의 실행은 메모리의 경우, 저장 데이터를 삭제하거나 프로세서의 경우, 동작모드를 변경하여 특수한 곳에 내장된 프로그램을 실행시킬 수 있다.
이상 도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
도 3은 본 발명인 반도체 소자의 유효 사용기간 제어시스템의 전체적인 구성을 도시한 블럭도이다.
도 4는 이벤트 원인신호 수신회로부를 도시한 도면이다.
도 5는 이벤트 발생회로부를 도시한 도면이다.
도 6은 이벤트 감지회로부를 도시한 도면이다.
도 7은 본 발명의 일 실시예로서 ESS가 기존회로에서 발생한 경우를 도시한 도면이다.
도 8a 내지 도 8c는 본 발명의 일 실시예로서 소자가 마이크로 프로세서인 경우를 도시한 도면이다.
<도면의 주요 부분에 대한 부호설명>
130: 사용 유효기간 제어시스템 210: 이벤트 원인신호
220: 이벤트 원인신호 수신회로부 230: 이벤트 발생회로부
240: 이벤트 감지회로부 250: 제어신호 발생회로부
260: 제어신호

Claims (15)

  1. 디지털 또는 아날로그 전자회로를 구현한 반도체 소자에 있어서,
    이벤트 발생을 유도하는 이벤트 원인 신호를 수신하는 이벤트 원인신호 수신회로부;
    상기 이벤트 원인신호 수신회로부에서 수신한 이벤트 원인신호를 처리하여 이벤트 신호를 생성하는 이벤트 발생회로부;
    상기 이벤트 발생회로부에서 발생한 이벤트 신호를 송신하여 이벤트 감지신호를 생성하는 이벤트 감지회로부;
    상기 이벤트 감지회로부에서 발생한 이벤트 감지신호를 통해 제어 신호를 생성하는 제어신호 발생회로부;
    를 포함하는 것을 특징으로 하는 반도체 소자의 유효 사용기간 제어시스템.
  2. 청구항 1에 있어서,
    상기 이벤트 원인신호 수신회로부에서 수신하는 이벤트 원인신호는,
    아날로그 신호, 1비트 디지털 신호 또는 n-비트 디지털 데이터 신호 중 어느 하나인 것을 특징으로 하는 반도체 소자의 유효 사용기간 제어시스템.
  3. 청구항 2에 있어서,
    상기 이벤트 발생회로부는,
    상기 이벤트 원인신호 수신회로부에서 수신한 아날로그 이벤트 원인신호를 기준전압과 비교하여 1비트 이벤트 신호를 발생시키는 아날로그 비교기를 포함하는 것을 특징으로 하는 반도체 소자의 유효 사용기간 제어시스템.
  4. 청구항 3에 있어서,
    상기 기준전압은,
    외부 신호 선 또는 입력 핀을 통하여 외부에서 제공되거나, 내부에서 생성한 고정전압인 것을 특징으로 하는 반도체 소자의 유효 사용기간 제어시스템.
  5. 청구항 2에 있어서,
    상기 이벤트 발생회로부는,
    상기 이벤트 원인신호 수신회로부에서 수신한 아날로그 이벤트 원인신호를 디지털화하여 n-비트 이벤트 신호를 생성하는 ADC(Analog-to-Digital Converter)를 포함하는 것을 특징으로 하는 반도체 소자의 유효 사용기간 제어시스템.
  6. 청구항 2에 있어서,
    상기 이벤트 발생회로부는,
    상기 이벤트 원인신호 수신회로부에서 수신한 1비트 디지털 이벤트 원인신호의 상태변화를 카운팅하여 1비트 또는 n-비트 이벤트 신호를 생성하는 카운터를 포함하는 것을 특징으로 하는 반도체 소자의 유효 사용기간 제어시스템.
  7. 청구항 2에 있어서,
    상기 이벤트 발생회로부는,
    상기 이벤트 원인신호 수신회로부에서 수신한 n-비트 디지털 데이터 이벤트 원인신호를 기준 데이터값과 비교하여 1비트 이벤트 신호를 발생시키는 디지털 비교기를 포함하는 것을 특징으로 하는 반도체 소자의 유효 사용기간 제어시스템.
  8. 청구항 7에 있어서,
    상기 기준 데이터값은,
    불활성 메모리에 저장된 값이거나 고정된 값인 것을 특징으로 하는 반도체 소자의 유효 사용기간 제어시스템.
  9. 청구항 3, 청구항 6 또는 청구항 7 중 어느 하나의 항에 있어서,
    상기 이벤트 감지회로부는,
    상기 이벤트 발생회로부로 부터 발생한 1비트 이벤트 신호를 수신하여 이벤트 신호 발생 횟수를 카운팅하는 이벤트 카운터와
    상기 이벤트 카운터에서 카운팅한 값과 기준값을 비교하여 이벤트 감지신호를 발생시키는 디지털 비교기를 포함하는 것을 특징으로 하는 반도체 소자의 유효 사용기간 제어시스템.
  10. 청구항 5 또는 청구항 6에 있어서,
    상기 이벤트 감지회로부는,
    상기 이벤트 발생회로부로 부터 발생한 n-비트 이벤트 신호를 수신하여 기준값과 비교하여 이벤트 감지신호를 발생시키는 디지털 비교기를 포함하는 것을 특징으로 하는 반도체 소자의 유효 사용기간 제어시스템.
  11. 청구항 1에 있어서,
    상기 제어신호 발생회로부에서 생성되는 제어신호는,
    반도체 소자를 파괴시키거나 동작을 중지 또는 재가동시키거나 사전에 정의된 특정 동작을 실행시키는 것을 특징으로 하는 반도체 소자의 유효 사용기간 제어 시스템.
  12. 청구항 1에 있어서,
    상기 이벤트 원인신호 수신회로부는,
    이벤트 원인신호로서 외부가 아닌 회로자체에서 발생하는 클럭 펄스를 카운팅하는 클럭 카운터 또는 RTC(Real-Time Clock)를 포함하는 것을 특징으로 하는 반도체 소자의 유효 사용기간 제어시스템.
  13. 청구항 12에 있어서,
    상기 이벤트 발생회로부는,
    상기 클럭 카운터에서 카운팅한 클럭값 또는 상기 RTC에서 측정한 실시간 클럭값을 기준값과 비교하여 이벤트 신호를 발생시키는 비교기를 포함하는 것을 특징으로 하는 반도체 소자의 유효 사용기간 제어시스템.
  14. 청구항 13에 있어서,
    상기 이벤트 감지회로부는,
    상기 이벤트 발생회로부로 부터 발생한 이벤트 신호를 수신하여 이벤트 신호 발생 횟수를 카운팅하는 이벤트 카운터와
    상기 이벤트 카운터에서 카운팅한 값과 기준값을 비교하여 이벤트 감지신호를 발생시키는 비교기를 포함하는 것을 특징으로 하는 반도체 소자의 유효 사용기간 제어시스템.
  15. 청구항 12 내지 청구항 14 중 어느 하나의 항에 있어서,
    상기 제어신호 발생회로부에서 생성되는 제어신호는,
    클럭을 정지시키거나 전원차단 또는 전원단락을 유도하는 것을 특징으로 하는 반도체 소자의 유효 사용기간 제어시스템.
KR1020090130350A 2009-12-24 2009-12-24 반도체 소자의 유효 사용기간 제어 시스템 KR101092898B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090130350A KR101092898B1 (ko) 2009-12-24 2009-12-24 반도체 소자의 유효 사용기간 제어 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090130350A KR101092898B1 (ko) 2009-12-24 2009-12-24 반도체 소자의 유효 사용기간 제어 시스템

Publications (2)

Publication Number Publication Date
KR20110073654A true KR20110073654A (ko) 2011-06-30
KR101092898B1 KR101092898B1 (ko) 2011-12-12

Family

ID=44404141

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090130350A KR101092898B1 (ko) 2009-12-24 2009-12-24 반도체 소자의 유효 사용기간 제어 시스템

Country Status (1)

Country Link
KR (1) KR101092898B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101381775B1 (ko) * 2012-08-30 2014-04-07 한국기술교육대학교 산학협력단 반도체 소자의 유효 사용기간 제어 시스템과 그 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101381775B1 (ko) * 2012-08-30 2014-04-07 한국기술교육대학교 산학협력단 반도체 소자의 유효 사용기간 제어 시스템과 그 방법

Also Published As

Publication number Publication date
KR101092898B1 (ko) 2011-12-12

Similar Documents

Publication Publication Date Title
US7385491B2 (en) Tamper monitor circuit
US9298909B2 (en) Detecting status of an application program running in a device
US11164648B2 (en) Glitch profiling in an integrated circuit
US11658473B2 (en) Prevention and detection of overheating from component short circuits
US9448811B2 (en) Microprocessor device, and method of managing reset events therefor
US20130073876A1 (en) Network wake up system with protection function
JP2009037456A (ja) マイクロコントローラおよびその制御方法
EP3304751A1 (en) Sensor based signal transmission methods and apparatuses
US10050981B2 (en) Attack detection through signal delay monitoring
US10928372B2 (en) Electronic device
CN113806132A (zh) 异常复位的处理方法及装置
US8788850B1 (en) Systems and methods for using a security circuit to monitor a voltage of an integrated circuit to counter security threats to the integrated circuit
KR101092898B1 (ko) 반도체 소자의 유효 사용기간 제어 시스템
EP2860634A1 (en) Electronic device
TWI631458B (zh) 主機板及其電腦系統
US20020194510A1 (en) Apparatus and method for bus power measurement in a digital signal processor
KR101381775B1 (ko) 반도체 소자의 유효 사용기간 제어 시스템과 그 방법
US20220414216A1 (en) Electronic apparatus and security protection method
CN112946562A (zh) 双芯智能电表的掉电保护方法、装置和双芯智能电表
JP2010166151A (ja) ワイヤレス通信機器、情報処理機器、ワイヤレス通信機器の動作周期設定方法および動作周期監視方法
JP7375539B2 (ja) 携帯端末
CN116667468B (zh) 电子设备
CN108073806B (zh) 一种检测时钟频率的方法及装置
JP2014178254A (ja) 報知制御装置、報知装置、電子機器、報知制御方法およびプログラム
US20140049290A1 (en) Integrated circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141209

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee