KR20110073171A - Transimpedance amplifier circuit - Google Patents
Transimpedance amplifier circuit Download PDFInfo
- Publication number
- KR20110073171A KR20110073171A KR1020100027745A KR20100027745A KR20110073171A KR 20110073171 A KR20110073171 A KR 20110073171A KR 1020100027745 A KR1020100027745 A KR 1020100027745A KR 20100027745 A KR20100027745 A KR 20100027745A KR 20110073171 A KR20110073171 A KR 20110073171A
- Authority
- KR
- South Korea
- Prior art keywords
- amplifier circuit
- transimpedance amplifier
- transistor
- input
- node
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
- H03F3/082—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with FET's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
- H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/60—Receivers
- H04B10/66—Non-coherent receivers, e.g. using direct detection
- H04B10/69—Electrical arrangements in the receiver
- H04B10/693—Arrangements for optimizing the preamplifier in the receiver
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/36—Indexing scheme relating to amplifiers the amplifier comprising means for increasing the bandwidth
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
Abstract
Description
본 발명은 전자 장치에 관한 것으로, 더욱 상세하게는 넓은 대역폭을 갖는 트랜스임피던스 증폭기 회로에 관한 것이다.The present invention relates to an electronic device, and more particularly to a transimpedance amplifier circuit having a wide bandwidth.
본 발명은 지식경제부의 IT원천기술개발 사업의 일환으로 수행한 연구로부터 도출된 것이다.[과제관리번호: 2006-S-004-04, 과제명: 실리콘 기반 초고속 광인터커넥션 IC]The present invention is derived from the research conducted as part of the IT source technology development project of the Ministry of Knowledge Economy.
최근 다양한 멀티미디어 서비스의 보급으로 인해 통신망에서의 정보량은 큰 폭으로 증가하였다. 또한, 언제 어디에서나 다양한 멀티미디어 서비스를 빠르게 제공받기 위하여 고속의 통신망에 대한 수요도 증가하였다. 이에 따라,유선 또는 무선 통신망의 데이터 트래픽은 지속적으로 급증하고 있다. 이러한 이유로 고속 멀티 채널 송수신 회로의 속도가 빨라졌으나, 전기 케이블의 물리적 특성으로 인하여 한계에 다다르고 있다. 이러한 물리적 한계를 극복하기 위하여 광통신이 기존의 전기 케이블 송수신 방법의 대안으로 각광받고 있으며 이 분야의 연구가 활발하게 진행 중이다.Recently, due to the spread of various multimedia services, the amount of information in the communication network has increased significantly. In addition, the demand for a high-speed communication network has increased in order to receive a variety of multimedia services anytime, anywhere. Accordingly, data traffic of wired or wireless communication networks is continuously increasing. For this reason, the speed of the high-speed multi-channel transceiver circuit is faster, but due to the physical characteristics of the electrical cable is approaching the limit. In order to overcome these physical limitations, optical communication has been spotlighted as an alternative to the conventional electric cable transmission and reception method, and research in this field is actively being conducted.
광통신 기술을 기존 시스템에 성공적으로 접목하기 위해서 광신호를 전기 신호로 변환하는 광소자와 광소자에서 나온 신호를 증폭하는 회로 등이 필요하다. 트랜스임피던스 증폭기 회로는 광통신 시스템의 수신부에 포함되는 포토 다이오드에서 발생되는 광전류를 전기적 신호로 변환한다. 또한, 트랜스임피던스 증폭기 회로는 변환된 전기적 신호의 크기를 증폭한다.In order to successfully integrate optical communication technology into existing systems, optical devices for converting optical signals into electrical signals and circuits for amplifying signals from optical devices are required. The transimpedance amplifier circuit converts the photocurrent generated in the photodiode included in the receiver of the optical communication system into an electrical signal. The transimpedance amplifier circuit also amplifies the magnitude of the converted electrical signal.
트랜스임피던스 증폭기 회로는 광신호에서 전기 신호로 변환된 신호가 입력되는 첫 단(first stage)이다. 따라서, 트랜스임피던스 증폭기 회로의 특성이 트랜스임피던스 증폭기 회로의 이후 단(stage)에 연결되는 전자 회로들의 특성을 결정하게 되므로 그 역할이 매우 중요하다. 또한, CMOS 공정을 이용하여 트랜스임피던스 증폭기 회로를 집적하기 위하여 트랜스임피던스 증폭기 회로의 크기를 줄이는 것이 중요하다. The transimpedance amplifier circuit is the first stage into which a signal converted from an optical signal to an electrical signal is input. Therefore, the role is very important because the characteristics of the transimpedance amplifier circuit determine the characteristics of the electronic circuits connected to the subsequent stage of the transimpedance amplifier circuit. In addition, it is important to reduce the size of the transimpedance amplifier circuit in order to integrate the transimpedance amplifier circuit using a CMOS process.
본 발명의 목적은 넓은 대역폭을 갖는 트랜스임피던스 증폭기 회로를 제공하는 데 있다.An object of the present invention is to provide a transimpedance amplifier circuit having a wide bandwidth.
본 발명의 다른 목적은 작은 크기를 갖는 트랜스임피던스 증폭기 회로를 제공하는 데 있다.Another object of the present invention is to provide a transimpedance amplifier circuit having a small size.
본 발명의 실시 예에 따른 트랜스임피던스 증폭기 회로는, 광신호를 전기 신호로 변환하는 포토 다이오드; 상기 포토 다이오드에 연결되는 캐스코드 방식의 입력단; 및 상기 입력단의 출력을 증폭하는 증폭단을 포함한다.Transimpedance amplifier circuit according to an embodiment of the present invention, a photodiode for converting an optical signal into an electrical signal; A cascode input terminal connected to the photodiode; And an amplifier stage for amplifying the output of the input stage.
실시 예에 있어서, 상기 입력단은, 바이어스 전압이 게이트에 인가되고 소오스는 접지된 제 1 트랜지스터, 전원 전압에 연결된 제 1 저항기와 접지 사이에 연결되고 게이트는 상기 제 1 트랜지스터의 드레인에 연결되는 제 2 트랜지스터, 전원 전압에 연결된 제 2 저항기와 상기 제 1 트랜지스터 사이에 연결되고 게이트는 상기 제 2 트랜지스터의 드레인에 연결되는 제 3 트랜지스터를 포함하는 제 1 입력단; 및 전원 전압에 연결된 제 3 저항기와 접지 사이에 연결되고 게이트는 상기 제 2 트랜지스터의 드레인에 연결된 제 4 트랜지스터, 상기 제 1 저항기와 상기 제 2 트랜지스터 사이에 연결되고 게이트는 상기 제 4 트랜지스터의 드레인에 연결되는 제 5 트랜지스터를 포함하는 제 2 입력단을 포함하되, 상기 제 2 입력단의 트랜스컨덕턴스 값에 따라 대역폭이 증가된다.In an exemplary embodiment, the input terminal may include a first transistor having a bias voltage applied to a gate and a source connected to a grounded first transistor, a first resistor connected to a power supply voltage and a ground, and a gate connected to a drain of the first transistor. A first input comprising a third transistor coupled between a second resistor coupled to a power supply voltage and the first transistor, the gate of the second transistor being connected to a drain of the second transistor; And a fourth transistor connected between a third resistor connected to a power supply voltage and ground and a gate connected between the first transistor and the second transistor connected to a drain of the second transistor, and a gate connected to the drain of the fourth transistor. And a second input terminal including a fifth transistor connected thereto, wherein a bandwidth is increased according to a transconductance value of the second input terminal.
본 발명에 따른 트랜스임피던스 증폭기 회로는 작은 입력 저항에 의해 넓은 대역폭을 가질 수 있다. 또한, 본 발명에 따른 트랜스임피던스 증폭기 회로는 정전 용량의 크기를 감소시켜 집적도를 향상시킬 수 있다.The transimpedance amplifier circuit according to the present invention can have a wide bandwidth by a small input resistance. In addition, the transimpedance amplifier circuit according to the present invention can improve the degree of integration by reducing the size of the capacitance.
도 1은 본 발명의 제 1 실시 예에 따른 트랜스임피던스 증폭기 회로를 개략적으로 보여주는 회로도이다.
도 2는 본 발명의 제 2 실시 예에 따른 트랜스임피던스 증폭기 회로를 개략적으로 보여주는 회로도이다.
도 3은 본 발명의 제 3 실시 예에 따른 트랜스임피던스 증폭기 회로를 개략적으로 보여주는 회로도이다.
도 4는 본 발명의 실시 예에 따른 바이어스 회로를 개략적으로 보여주는 회로도이다.1 is a circuit diagram schematically showing a transimpedance amplifier circuit according to a first embodiment of the present invention.
2 is a circuit diagram schematically illustrating a transimpedance amplifier circuit according to a second embodiment of the present invention.
3 is a circuit diagram schematically illustrating a transimpedance amplifier circuit according to a third embodiment of the present invention.
4 is a circuit diagram schematically illustrating a bias circuit according to an exemplary embodiment of the present invention.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.Advantages and features of the present invention, and methods for achieving the same will be described with reference to embodiments described below in detail with the accompanying drawings. However, the present invention is not limited to the embodiments described herein and may be embodied in other forms. The embodiments are provided so that those skilled in the art can easily carry out the technical idea of the present invention to those skilled in the art.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 또한 도면들과 명세서 전체에 걸쳐서 동일한 참조 번호로 표시된 부분들은 동일한 구성요소를 나타낸다.In the drawings, embodiments of the present invention are not limited to the specific forms shown and are exaggerated for clarity. Also, the same reference numerals throughout the drawings and the specification represents the same components.
본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.Although specific terms are used herein. It is used for the purpose of illustrating the present invention and is not intended to limit the scope of the present invention as defined in the meaning limitations or claims.
본 명세서에서 ‘및/또는’이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, ‘연결되는/결합되는’이란 표현은 다른 구성요소와 직접적으로 연결되거나 다른 구성요소를 통해 간접적으로 연결되는 것을 포함하는 의미로 사용된다.The expression " and / or " is used herein to mean including at least one of the elements listed before and after. In addition, the expression “connected / combined” is used to include directly connected to or indirectly connected to other components.
본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 ‘포함한다’ 또는 ‘포함하는’으로 언급된 구성요소, 단계, 동작 및 소자는 하나 이상의 다른 구성요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.In this specification, the singular forms also include the plural unless specifically stated otherwise in the phrases. Also, as used herein, components, steps, operations, and elements referred to as "comprising" or "comprising" refer to the presence or addition of one or more other components, steps, operations, and elements.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
도 1은 본 발명의 제 1 실시 예에 따른 트랜스임피던스 증폭기 회로를 개략적으로 보여주는 회로도이다.1 is a circuit diagram schematically showing a transimpedance amplifier circuit according to a first embodiment of the present invention.
도 1을 참조하면, 공통 게이트(common gate) 방식의 트랜스임피던스 증폭기 회로(transimpedance amplifier circuit, 100)가 도시되어있다. 본 발명의 제 1 실시 예에 따른 트랜스임피던스 증폭기 회로(100)는 포토 다이오드(photo diode, 110), 공통 게이트 입력단(common gate input stage, 120), 증폭단(CMOS gain stage, 130), 그리고 바이어스 회로(bias circuit, 140)를 포함한다.Referring to FIG. 1, a common gate
포토 다이오드(110)는 P-N 접합 구조로 구성될 것이다. 포토 다이오드(110)는 빛이 포토 다이오드(110)에 입력되면 빛 에너지를 전기 에너지(예를 들면, 전류)로 변환한다. 입력 커패시터(CIN)는 트랜스임피던스 증폭기 회로(100)의 포토 다이오드(110), 패드(pad), ESD 회로(electrostatic discharge circuit)에 존재하는 기생 커패시턴스를 나타낸다. 이러한 기생 커패시턴스가 매우 크기 때문에, 트랜스임피던스 증폭기 회로(100)의 입력단에 존재하는 입력 커패시턴스(CIN) 역시 매우 크다. 입력 커패시턴스(CIN)가 크면, 트랜스임피던스 증폭기 회로(100)의 동작 속도를 결정하는 대역폭(bandwidth)이 좁아지게 된다.The
포토 다이오드(110)에서 광신호가 전류 신호(IIN)로 변환되면, 변환된 전류 신호(IIN)는 트랜스임피던스 증폭기 회로의 출력 전압 신호(VOUT)로 변환된다. 이 경우, 전류 신호(IIN)는 증폭되어 출력 전압 신호(VOUT)로 변환될 것이다. 바이어스 회로(140)는 입력 신호의 크기에 관계없이 출력이 일정하도록 트랜스임피던스 증폭기 회로의 전류원(MB)의 입력 전압을 제어한다. 본 발명의 제 1 실시 예에 따른 트랜스임피던스 증폭기 회로(100)의 공통 게이트 입력단(120)의 주파수 응답을 소신호 분석을 통해 s-domain으로 나타내면 식 1과 같다.When the
식 1에서 COUT은 공통 게이트 입력단(120)의 출력단의 부하 캐패시턴스(load capacitance)이다. 본 발명의 제 1 실시 예에 따른 트랜스임피던스 증폭기 회로(100)의 전류-전압 증폭 이득(RT)은 회로의 출력 저항에 의해서 결정된다. 이러한 출력 저항은 도 1에 도시된 부하 저항(R1)의 크기와 동일하다.In
본 발명의 제 1 실시 예에 따른 트랜스임피던스 증폭기 회로(100)의 동작 대역폭은 입력 캐패시턴스(CIN)와 입력 저항(RIN)에 의해서 결정된다. 여기에서, 입력 저항(RIN)은 트랜지스터(M1)의 트랜스컨덕턴스(gm1)의 역수에 해당한다. 입력 저항(RIN)의 근사 값은 식 2와 같다.The operating bandwidth of the
따라서, 주어진 입력 커패시턴스(CIN)에 대해서 가능한 넓은 대역폭을 얻기 위해서 트랜스임피던스 증폭기 회로(100)의 트랜지스터(M1)는 큰 트랜스컨덕턴스(gm1)를 가져야 한다. 즉, 트랜스임피던스 증폭기 회로(100)는 더 큰 증폭 이득을 얻기 위해서 큰 부하 저항(R1)을 가져야 한다. 반면, 입력 저항(RIN)을 줄이기 위하여 트랜지스터(M1)의 트랜스컨덕턴스(gm1)를 크게 하면, 부하 저항(R1)을 통해 흐르는 전류의 양이 동시에 증가하게 된다. 따라서, 트랜스임피던스 증폭기 회로(100)는 큰 부하 저항(R1)을 가질 수 없을 것이다.Thus, in order to obtain the widest possible bandwidth for a given input capacitance C IN , transistor M 1 of
본 발명의 제 1 실시 예에 따른 트랜스임피던스 증폭기 회로(100)는 넓은 대역폭을 얻기 위한 공통 게이트 입력단(120)을 포함한다. 또한 트랜스임피던스 증폭기 회로(100)는 높은 증폭 이득(RT)을 얻기 위한 증폭단(130)을 포함한다. 이 경우, 증폭 이득(RT)은 증폭단(130)의 피드백 저항(RF)의 크기와 동일할 수 있다. 증폭단(130)의 이득은 출력 전압(VOUT)의 전압이나, 부하 저항(R1)의 크기와 무관하다. 따라서, 트랜지스터(M1)를 크게 하여 큰 트랜스컨덕턴스(gm1)를 얻을 수 있다. 큰 트랜스컨덕턴스(gm1)로 인하여 트랜스임피던스 증폭기 회로(100)는 넓은 대역폭을 가질 수 있다.The
도 2는 본 발명의 제 2 실시 예에 따른 트랜스임피던스 증폭기 회로를 개략적으로 보여주는 회로도이다.2 is a circuit diagram schematically illustrating a transimpedance amplifier circuit according to a second embodiment of the present invention.
도 2를 참조하면, 레귤레이티드 캐스코드(regulated-cascode, RGC) 방식의 트랜스임피던스 증폭기 회로(200)가 도시되어있다. 본 발명의 제 2 실시 예에 따른 트랜스임피던스 증폭기 회로(200)는 포토 다이오드(photo diode, 210), 레귤레이티드 캐스코드 입력단(RGC input stage, 220), 증폭단(CMOS gain stage, 230), 그리고 바이어스 회로(bias circuit, 240)를 포함한다. 레귤레이티드 캐스코드 입력단(220)을 제외한 구성 요소들은 도 1에서 전술한 바와 동일하기 때문에 설명의 간략화를 위하여 생략하기로 한다.Referring to FIG. 2, a
트랜스임피던스 증폭기 회로(200)의 동작 대역폭은 입력 캐패시턴스(CIN)와 입력 저항(RIN)에 의해서 결정된다. 여기에서, 입력 저항(RIN)은 트랜지스터(M1)의 트랜스컨덕턴스(gm1)의 역수에 해당한다. 즉, 가능한 넓은 대역폭을 얻기 위해서 트랜스임피던스 증폭기 회로(200)의 트랜지스터(M1)는 큰 트랜스컨덕턴스(gm1)를 가져야 한다.The operating bandwidth of the
하지만, 트랜스컨덕턴스(gm1)를 키우기 위해서는 트랜지스터(M1)와 부하 저항(R1)을 통해서 흐르는 바이어스 전류의 값을 크게 하여야 한다. 이 경우, 낮은 공급 전압 하에서 부하 저항(R1)에 걸리는 전압에 의해 동작 출력 스윙의 크기가 제약을 받을 수 있다. 한편, 부하 저항(R1)에서 증폭단(230)을 바라보는 입력 저항(RIN)에 비해 부하 저항(R1)이 큰 저항 값을 가져야 트랜스임피던스 증폭기 회로의 이득이 유지된다. 따라서, 트랜스임피던스 증폭기 회로는 작은 부하 저항(R1)을 가질 수 없을 것이다.However, in order to increase the transconductance g m1 , the value of the bias current flowing through the transistor M 1 and the load resistor R 1 must be increased. In this case, the magnitude of the operating output swing may be limited by the voltage across the load resistor R 1 under a low supply voltage. On the other hand, a load resistance (R 1) relative to the load resistance (R 1) at the input looking at the
본 발명의 제 2 실시 예에 따른 트랜스임피던스 증폭기 회로(200)는 레귤레이티드 캐스코드 입력단(220)을 포함한다. 이에 따라, 트랜스임피던스 증폭기 회로(200)는 큰 부하 저항(R1)을 포함하지만, 트랜스임피던스 증폭기 회로(200)의 입력 저항(RIN)은 작아진다. 본 발명의 제 2 실시 예에 따른 트랜스임피던스 증폭기 회로(200)를 소신호 모델로 분석하면 입력 저항(RIN)은 식 3과 같다.The
식 3을 참조하면, 입력 저항(RIN)이 트랜지스터(M2)의 트랜스컨덕턴스(gm2)와 저항(R2)에 반비례한다. 즉, 트랜스컨덕턴스(gm2)와 저항(R2)이 커지면 입력 저항(RIN)은 감소한다. 예를 들면, 일반적으로 0.13㎛ 정도의 공정에서 입력 저항(RIN)은 2 내지 3 의 값을 갖는다. 따라서, 본 발명의 제 2 실시 예에 따른 트랜스임피던스 증폭기 회로(200)의 대역폭이 본 발명의 제 1 실시 예에 따른 트랜스임피던스 증폭기 회로(100)에 비하여 2~3배 정도 커지게 된다.Referring to Equation 3, the input resistance R IN is inversely proportional to the transconductance g m2 of the transistor M 2 and the resistance R 2 . That is, as the transconductance g m2 and the resistance R 2 become large, the input resistance R IN decreases. For example, the input resistance R IN has a value of 2 to 3 in a process of about 0.13 μm. Therefore, the bandwidth of the
본 발명의 제 2 실시 예에 따른 트랜스임피던스 증폭기 회로(200)의 입력단의 주파수 응답과 3-dB 대역폭을 s-domain에서 나타내면 식 4 그리고 식 5와 같다.The frequency response and the 3-dB bandwidth of the input terminal of the
식 4 그리고 식 5를 참조하면, 피드백 루프(feedback loop)의 이득(gm2R2)이 커질수록 대역폭이 증가할 것이다.Referring to equations 4 and 5, the bandwidth will increase as the gain g m2 R 2 of the feedback loop becomes larger.
도 3은 본 발명의 제 3 실시 예에 따른 트랜스임피던스 증폭기 회로를 개략적으로 보여주는 회로도이다.3 is a circuit diagram schematically illustrating a transimpedance amplifier circuit according to a third embodiment of the present invention.
도 3을 참조하면, 게인 부스티드 캐스코드(gain boosted cascode, GBC) 방식의 트랜스임피던스 증폭기 회로(300)가 도시되어있다. 본 발명의 제 3 실시 예에 따른 트랜스임피던스 증폭기 회로(300)는 포토 다이오드(photo diode, 310), 게인 부스티드 캐스코드 입력단(GBC input stage, 320), 증폭단(CMOS gain stage, 330), 그리고 바이어스 회로(bias circuit, 340)를 포함한다. 게인 부스티드 캐스코드 입력단(320)을 제외한 구성 요소들은 도 1에서 전술한 바와 동일하기 때문에 설명의 간략화를 위하여 생략하기로 한다.Referring to FIG. 3, a
동일한 동작 전압에 대해서 트랜지스터(M2)의 트랜스컨덕턴스(gm2)를 키우기 위해서 트랜지스터(M2)의 바이어스 전류는 증가되어야 한다. 트랜스컨덕턴스(gm2)는 트랜지스터(M2)의 바이어스 전류에 비례하지만, 저항(R2)에 반비례하기 때문에 트랜스컨덕턴스(gm2)와 저항(R2)의 곱(gm2R2)의 크기는 공정과 동작 전압에 따라 고정된다. 따라서, 피드백 루프의 이득(gm2R2)이 고정되어 트랜스임피던스 증폭기 회로가 넓은 대역폭을 가질 수 없을 것이다.To increase the transconductance g m2 of transistor M2 for the same operating voltage, the bias current of transistor M 2 must be increased. The transconductance (g m2 ) is proportional to the bias current of the transistor (M 2 ), but is inversely proportional to the resistance (R 2 ), so the magnitude of the product (g m2 R 2 ) of the transconductance (g m2 ) and the resistance (R2) is Fixed according to process and operating voltage. Thus, the gain g m2 R 2 of the feedback loop is fixed so that the transimpedance amplifier circuit may not have a wide bandwidth.
본 발명의 제 3 실시 예에 따른 트랜스임피던스 증폭기 회로(300)는 게인 부스티드 캐스코드 입력단(320)을 포함한다. 게인 부스티드 캐스코드 입력단(320)은 제 1 내지 제 4 트랜지스터들(M1~M4)을 포함한다. 제 1 트랜지스터(M1)는 포토 다이오드와 증폭단 사이에 연결된다. 제 1 트랜지스터(M1)의 게이트는 부하 저항(R2)과 연결되어 제 1노드(N1)를 형성한다. 제 2 트랜지스터는 제 1 노드(N1)와 접지 사이에 연결되고, 제 2 트랜지스터(M2)의 게이트는 포토 다이오드에 연결된다. 제 3 트랜지스터(M3)는 부하 저항(R3)과 접지 사이에 연결되고, 제 3 트랜지스터(M3)의 게이트는 제 2 트랜지스터의 드레인에 연결되어 제 2 노드(N2)를 형성한다. 제 4 트랜지스터(M4)는 제 1 노드(N1)와 제 2 노드(N2) 사이에 연결되고, 제 4 트랜지스터(M4)의 게이트는 부하 저항(R3)에 연결되어 제 3 노드(N3)를 형성한다.The
게인 부스티드 캐스코드 입력단(320)의 동작은 본 발명의 제 2 실시 예에 따른 레귤레이티드 캐스코드 입력단(도 2의 220 참조)과 동일하다. 게인 부스티드 캐스코드 입력단(320)은 피드백 루프를 사용하여 트랜스임피던스 증폭기 회로(300)의 입력 저항(RIN)이 작아지도록 한다.The operation of the gain boosted
게인 부스티드 캐스코드 입력단(320)의 트랜지스터(M3), 트랜지스터(M4), 그리고 저항(R3)은 전체 피드백 루프의 이득을 공급 전압에 관계없이 증가시킨다. 따라서, 트랜스임피던스 증폭기 회로(300)의 입력 저항(RIN)을 감소시킨다. 게인 부스티드 캐스코드 입력단(320)의 입력 저항(RIN) 그리고 3-dB 대역폭을 s-domain에서 나타내면 식 6 그리고 식 7과 같다.Transistors M 3 , M 4 , and resistor R 3 of the gain boosted
본 발명의 제 3 실시 예에 따르면, 입력 저항(RIN)이 본 발명의 제 2 실시 예에 따른 입력 저항(RIN)에 비하여 (1+gm3R3)배 감소한다. 예를 들면, 트랜지스터(M4)에 의해서 (1+gm2R2)의 값이 조금 감소하지만 (1+gm2R2)(1+gm3R3)값은 0.13㎛ 정도의 공정에서 3 내지 4 의 값을 갖는다. 따라서, 트랜스임피던스 증폭기 회로(300)의 대역폭이 증가된다.According to a third embodiment of the invention, the reduced input resistor (R IN) is compared with the input resistor (R IN) according to the second embodiment of the present invention (1 + g m3 R 3) times. For example, the value of (1 + g m2 R 2 ) is slightly decreased by the transistor M 4 , but the value of (1 + g m2 R 2 ) (1 + g m3 R 3 ) is 3 in a process of about 0.13 μm. To 4 inclusive. Thus, the bandwidth of the
도 4는 본 발명의 실시 예에 따른 바이어스 회로를 개략적으로 보여주는 회로도이다.4 is a circuit diagram schematically illustrating a bias circuit according to an exemplary embodiment of the present invention.
도 4를 참조하면, 바이어스 회로(340)는 연산 증폭기(Operational Amplifier, 343) 그리고 캐패시턴스 체배기(capacitance multiplier, 345)를 포함한다.Referring to FIG. 4, the
연산 증폭기(343)는 트랜스임피던스 증폭기 회로(도 3의 300 참조)의 출력 전압(VOUT)과 기준 전압(VREF)을 비교하고, 증폭한다. 저항(R1)과 커패시터(C)로 구성된 저주파 통과 필터(low pass filter)를 통해 필터링 된 증폭된 전압(VAMP)은 바이어스 전압(VBIAS)이 된다. 트랜스임피던스 증폭기 회로(300)는 바이어스 전압(VBIAS)이 인가되면 출력 전압(VOUT)과 기준 전압(VREF)이 같아지도록 동작한다. The
바이어스 회로(340)에서 저주파 통과 필터는 연산 증폭기(343)의 큰 이득으로 인해서 회로가 불안정해지는 것을 방지한다. 트랜스임피던스 증폭기 회로(300)에서 증폭되는 신호는 주로 NRZ 패턴(non return to zero)이다. 따라서, 같은 값이 연속해서 들어오는 경우, 바이어스 전압(VBIAS)이 일정한 값을 유지하지 못하게 된다. 이에 따라, 바이어스 전압(VBIAS)이 변동되는 베이스라인 원더링(baseline wandering) 현상이 발생하게 된다. 이 경우, 저주파 통과 필터의 대역폭에 따라 바이어스 전압(VBIAS)의 변동폭이 달라진다. 바이어스 전압(VBIAS)의 변화는 트랜스임피던스 증폭기 회로(300)의 출력 전압(VOUT)을 변동시킨다.The low pass filter in the
출력 전압(VOUT)이 변동되면 출력의 제로-크로싱(zero-crossing) 위치가 달라져서 시간축 상에서 지터(jitter) 성분으로 작용하게 된다. 베이스라인 원더링 현상을 줄이기 위해서 바이어스 회로(340)에 사용되는 저주파 통과 필터의 대역폭을 낮추어야 한다. 즉, 저주파 통과 필터는 큰 저항(R1) 또는 큰 커패시터(C)로 구성되어야 한다. 하지만, 큰 값을 가지는 저항 또는 큰 커패시턴스를 가지는 커패시터는 큰 면적을 갖기 때문에 집적회로의 구성에 적합하지 않다.When the output voltage V OUT fluctuates, the zero-crossing position of the output changes, which acts as a jitter component on the time axis. In order to reduce the baseline wandering phenomenon, the bandwidth of the low pass filter used in the
본 발명의 실시 예에 따른 바이어스 회로(340)는 캐패시턴스 체배기(345)를 포함한다. 캐패시턴스 체배기(345)는 저항들(R1, R2), 커패시터(C), 그리고 유닛 게인 버퍼(unit gain buffer, 347)를 포함한다. 이상적인 유닛 게인 버퍼(347)이고, 연산 증폭기(343)의 출력 저항이 무한대라고 가정하면, 바이어스 회로(340)는 저항(R1)/저항(R2)에 비례하여 커패시터(C)가 증가될 것이다. 저항(R1)이 저항(R2)에 비해서 충분히 크다고 가정하고 소신호 모델 분석을 통해 전체 입출력 특성을 구해보면 식 8과 같다.The
식 8에서 저항(rO1)은 연산 증폭기(343)의 출력 저항이고, 트랜스컨덕턴스(gm)은 유닛 게인 버퍼(347)의 트랜스컨턴스이다. 식 8에 따르면 저주파 통과 필터의 이득은 반으로 줄어드는 반면, 대역폭은 ((R1+r0)C)-1에서 [{(gmR1r01+2R1+r01)C}/{2(1+gmR2)}]-1으로 줄어든다. 저항(R2)이 작기 때문에 (1+gmR2)의 값은 "1"에 근사한 값을 갖는다. 따라서, 식 8은 식 9와 같이 간략화될 수 있다.In Equation 8, the resistance r O1 is the output resistance of the
따라서, (1+gmr01)R1>(R1+r01)의 조건을 만족하면 대역폭이 줄어들게 된다. 예를 들면, 0.13㎛ 공정에서 대역폭이 1/10로 줄어들게 된다. 이에 따라, 저주파 통과 필터에 사용되는 커패시터(C)의 크기를 5분의 1로 줄일 수 있다. 즉, 트랜스임피던스 증폭기 회로(300)의 크기가 작아질 수 있다.Therefore, if the condition of (1 + g m r 01 ) R 1 > (R 1 + r 01 ) is satisfied, the bandwidth is reduced. For example, in a 0.13 μm process the bandwidth would be reduced to 1/10. Accordingly, the size of the capacitor C used in the low pass filter can be reduced to one fifth. That is, the size of the
110, 210, 310 : 포토 다이오드
130, 230, 330 : 증폭단
140, 240, 340 : 바이어스 회로
120 : 공통 게이트 입력단
220 : 레귤레이티드 캐스코드 입력단
320 : 게인 부스티드 캐스코드 입력단
343 : 연산 증폭기
345 : 캐패시턴스 체배기
347 : 유닛 게인 버퍼110, 210, 310: Photodiode
130, 230, 330: amplification stage
140, 240, 340: bias circuit
120: common gate input stage
220: Regulated cascode input terminal
320: gain boosted cascode input stage
343: operational amplifier
345: capacitance multiplier
347 unit gain buffer
Claims (1)
상기 포토 다이오드에 연결되는 캐스코드 방식의 입력단; 및
상기 입력단의 출력을 증폭하는 증폭단을 포함하되,
상기 입력단은, 제 1 노드의 전압 레벨에 따라 상기 증폭단과 상기 포토 다이오드의 출력단 사이에 전류 통로를 형성하는 제 1 트랜지스터, 상기 포토 다이오드의 출력 전압 레벨에 따라 제 2 노드와 접지 사이에 전류 통로를 형성하는 제 2 트랜지스터, 상기 제 2 노드의 전압 레벨에 따라 제 3 노드와 접지 사이에 전류 통로를 형성하는 제 3 트랜지스터, 및 상기 제 3 노드의 전압 레벨에 따라 상기 제 1 노드와 상기 제 2 노드 사이에 전류 통로를 형성하는 제 4 트랜지스터를 포함하는 트랜스임피던스 증폭기 회로.A photodiode for converting an optical signal into an electrical signal;
A cascode input terminal connected to the photodiode; And
Including an amplifier stage for amplifying the output of the input stage,
The input terminal may include a first transistor configured to form a current path between the amplifier stage and an output terminal of the photodiode according to the voltage level of the first node, and a current path between the second node and ground according to the output voltage level of the photodiode. A second transistor to form, a third transistor to form a current path between the third node and ground in accordance with the voltage level of the second node, and the first node and the second node in accordance with the voltage level of the third node A transimpedance amplifier circuit comprising a fourth transistor forming a current path therebetween.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20090130152 | 2009-12-23 | ||
| KR1020090130152 | 2009-12-23 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20110073171A true KR20110073171A (en) | 2011-06-29 |
Family
ID=44403997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100027745A KR20110073171A (en) | 2009-12-23 | 2010-03-29 | Transimpedance amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20110073171A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014063137A1 (en) * | 2012-10-19 | 2014-04-24 | Texas Instruments Incorporated | Transimpedance-type electronic device, fiber-optic communication system having such device, and method of operating such device |
| US8963640B2 (en) | 2012-03-21 | 2015-02-24 | Samsung Electronics Co., Ltd. | Amplifier for output buffer and signal processing apparatus using the same |
| KR101631465B1 (en) * | 2015-12-31 | 2016-06-17 | 서울대학교 산학협력단 | Low-pass filter and semiconductor device including the same |
-
2010
- 2010-03-29 KR KR1020100027745A patent/KR20110073171A/en unknown
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8963640B2 (en) | 2012-03-21 | 2015-02-24 | Samsung Electronics Co., Ltd. | Amplifier for output buffer and signal processing apparatus using the same |
| WO2014063137A1 (en) * | 2012-10-19 | 2014-04-24 | Texas Instruments Incorporated | Transimpedance-type electronic device, fiber-optic communication system having such device, and method of operating such device |
| US8841972B2 (en) | 2012-10-19 | 2014-09-23 | Texas Instruments Deutschland Gmbh | Electronic device, fiber-optic communication system comprising the electronic device and method of operating the electronic device |
| KR101631465B1 (en) * | 2015-12-31 | 2016-06-17 | 서울대학교 산학협력단 | Low-pass filter and semiconductor device including the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6275114B1 (en) | Impedance matched CMOS transimpedance amplifier for high-speed fiber optic communications | |
| Atef et al. | Low-power 10 Gb/s inductorless inverter based common-drain active feedback transimpedance amplifier in 40 nm CMOS | |
| US8766728B2 (en) | Trans-impedance amplifier with enhanced dynamic range but invariable input impedance | |
| US9379674B2 (en) | Transimpedance pre-amplifier with improved bandwidth | |
| CN101779396A (en) | Transimpedance amplifier circuit for a photodetector | |
| JP5088334B2 (en) | Optical receiver circuit | |
| US6879217B2 (en) | Triode region MOSFET current source to bias a transimpedance amplifier | |
| Aznar et al. | A 0.18 μm CMOS transimpedance amplifier with 26 dB dynamic range at 2.5 Gb/s | |
| JP2013102558A (en) | Signal amplifier for light-receiving circuit | |
| Tavernier et al. | A high-speed POF receiver with 1 mm integrated photodiode in 180 nm CMOS | |
| JP2657715B2 (en) | Transimpedance differential amplifier | |
| US9509259B2 (en) | Amplifier | |
| US7262655B2 (en) | High bandwidth resistor | |
| KR20110073171A (en) | Transimpedance amplifier circuit | |
| US9246601B2 (en) | Optical receiver | |
| US11411542B2 (en) | Transimpedance amplifier circuit | |
| KR20150018762A (en) | Device for detecting pulsed electromagnetic radiation | |
| US7221229B2 (en) | Receiver circuit having an optical reception device | |
| CN108988799B (en) | Broadband active feedback type trans-impedance amplifier for low-voltage operation | |
| KR101054388B1 (en) | Transimpedance Amplifier for Optical Receiver | |
| Dziallas et al. | A monolithic-integrated broadband low-noise optical receiver with automatic gain control in 0.25 μm SiGe BiCMOS | |
| JP2023008550A (en) | receiver circuit | |
| Zhou et al. | A fully-integrated optoelectronic detector with high gain bandwidth product | |
| JP2013247423A (en) | Transimpedance amplifier | |
| Singh et al. | Wide band transimpedance amplifier using class AB FVF |