KR20110071670A - Liquid crystal display - Google Patents

Liquid crystal display Download PDF

Info

Publication number
KR20110071670A
KR20110071670A KR1020090128296A KR20090128296A KR20110071670A KR 20110071670 A KR20110071670 A KR 20110071670A KR 1020090128296 A KR1020090128296 A KR 1020090128296A KR 20090128296 A KR20090128296 A KR 20090128296A KR 20110071670 A KR20110071670 A KR 20110071670A
Authority
KR
South Korea
Prior art keywords
digital
data
liquid crystal
crystal display
frame frequency
Prior art date
Application number
KR1020090128296A
Other languages
Korean (ko)
Other versions
KR101761400B1 (en
Inventor
이상훈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090128296A priority Critical patent/KR101761400B1/en
Publication of KR20110071670A publication Critical patent/KR20110071670A/en
Application granted granted Critical
Publication of KR101761400B1 publication Critical patent/KR101761400B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

PURPOSE: A liquid crystal display device is provided to minimize gamma distortion and color distortion by selecting a digital gamma algorithm block and applying input digital video data to a digital gamma algorithm block. CONSTITUTION: A liquid crystal display panel(10) displays digital modulation data. A timing controller(11) detects a frame frequency. The timing controller selects a digital gamma algorithm block corresponding to the frame frequency. The timing controller generates digital modulation data to be applies to the digital gamma algorithm block. A storage unit(14) stores a plurality of digital gamma algorithm blocks corresponding to various frame frequencies.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY}Liquid Crystal Display {LIQUID CRYSTAL DISPLAY}

본 발명은 구동주파수 변경으로 인한 화질 저하를 방지할 수 있는 액정표시장치에 관한 것이다.The present invention relates to a liquid crystal display device capable of preventing the deterioration of image quality due to the change of the driving frequency.

액정표시장치는 경량, 박형, 저소비 전력구동 등의 특징으로 인해 그 응용범위가 점차 넓어지고 있는 추세에 있다. 이 액정표시장치는 노트북 PC와 같은 휴대용 컴퓨터, 사무 자동화 기기, 오디오/비디오 기기, 옥내외 광고 표시장치 등으로 이용되고 있다. 액정표시장치는 스위칭 소자로서 박막트랜지스터(Thin Film Transistor, 이하 "TFT")를 이용하여 영상을 표시한다. 액정표시장치의 대부분을 차지하고 있는 투과형 액정표시장치는 액정층에 인가되는 전계를 제어하여 백라이트 유닛으로부터 입사되는 빛을 변조함으로써 영상을 표시한다.BACKGROUND ART Liquid crystal display devices have tended to be gradually widened due to their light weight, thinness, and low power consumption. The liquid crystal display device is used as a portable computer such as a notebook PC, office automation equipment, audio / video equipment, indoor and outdoor advertising display devices, and the like. The liquid crystal display displays an image by using a thin film transistor (TFT) as a switching element. The transmissive liquid crystal display device, which occupies most of the liquid crystal display device, displays an image by controlling an electric field applied to the liquid crystal layer to modulate the light incident from the backlight unit.

액정표시장치를 통해 동영상을 표시할 때, 액정의 유지특성으로 인하여 화면이 선명하지 못하고 흐릿하게 보이는 모션 블러링이 나타날 수 있다. 동영상 응답특성(Moving Picture Response Time ; 이하, "MPRT")을 향상시키기 위하여, 블랙 데이터 삽입 기술, 스캐닝 백라이트 구동 기술, 블링킹 백라이트 구동 기술등이 제안되고 있다. 블랙 데이터 삽입기술은 화면의 한 프레임기간을 제1 서브프레임기간과 제2 서브프레임기간으로 시분할하고, 제1 서브프레임기간 동안 디지털 비디오 데이터를 화면에 순차적으로 표시한 후 제2 서브프레임기간 동안 블랙 데이터를 삽입하여 액정표시장치의 모션 블러링을 개선한다. 스캐닝 백라이트 구동 기술은 표시라인의 스캔방향을 따라 백라이트를 순차적으로 점멸시켜 CRT의 임펄씨브(Impulsive) 구동과 유사한 효과를 제공함으로써 액정표시장치의 모션 블러링을 개선한다. 블링킹 백라이트 구동 기술은 액정표시장치의 특정 지점에 대한 액정의 세츄레이션(Saturation) 타이밍을 기준으로 백라이트를 일괄적으로 점멸시켜 CRT의 임펄씨브(Impulsive) 구동과 유사한 효과를 제공함으로써 액정표시장치의 모션 블러링을 개선한다.When displaying a moving image through a liquid crystal display, motion blurring may appear due to the retention characteristics of the liquid crystal. In order to improve moving picture response time (hereinafter referred to as "MPRT"), black data insertion technology, scanning backlight driving technology, blinking backlight driving technology, and the like have been proposed. The black data insertion technique time-divisions one frame period of a picture into a first subframe period and a second subframe period, sequentially displays digital video data on the screen during the first subframe period, and then blacks the second frame period during the second subframe period. Inserting data improves motion blur of the liquid crystal display. Scanning backlight driving technology improves motion blur of the liquid crystal display by providing an effect similar to impulsive driving of the CRT by sequentially blinking the backlight along the scanning direction of the display line. Blinking backlight driving technology flashes the backlight collectively based on the saturation timing of the liquid crystal at a specific point of the liquid crystal display, thereby providing an effect similar to that of impulsive driving of the CRT. Improves motion blurring.

그런데, 상기와 같은 기술들은 MPRT 개선 강화를 위해 주로 입력 프레임 주파수보다 높은 프레임 주파수를 사용한다. 프레임 주파수가 바뀌면 액정의 응답속도가 변경되므로, 상기와 같은 기술들 적용시 감마 커브가 쉽게 왜곡될 수 있다. 이를 방지하기 위해 기존에는 프로그래머블(Programmable) 감마 IC를 이용하여 감마기준전압들을 변경함으로써 감마 커브를 조정하였다. 하지만, 프로그래머블(Programmable) 감마 IC를 이용한 감마 조정은 그 비용 상승 폭이 크고, 또한 감마기준전압만을 가지고 그레이 스케일(Gray Scale)만을 보정하기 때문에 색좌표가 왜곡되는 단점이 있다.However, the above techniques mainly use a frame frequency higher than the input frame frequency to enhance the MPRT improvement. Since the response speed of the liquid crystal changes when the frame frequency is changed, the gamma curve may be easily distorted when the above techniques are applied. To prevent this, the gamma curve is adjusted by changing the gamma reference voltages using a programmable gamma IC. However, the gamma adjustment using the programmable gamma IC has a large cost increase, and the color coordinates are distorted because only the gray scale is corrected with only the gamma reference voltage.

따라서, 본 발명의 목적은 프레임 주파수의 변경을 요하는 화질보상 기술 적용시, 그 적용 전후에 있어 적은 비용으로 감마왜곡 및 컬러왜곡을 최소화할 수 있도록 한 액정표시장치를 제공하는 데 있다.Accordingly, an object of the present invention is to provide a liquid crystal display device capable of minimizing gamma distortion and color distortion at a low cost before and after the application of an image quality compensation technique requiring a change in the frame frequency.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시장치는 디지털 변조 데이터가 표시되는 액정표시패널; 프레임 주파수를 검출하고, 이 프레임 주파수에 대응되는 디지털 감마 알고리즘 블록을 선택한 후, 입력 디지털 비디오 데이터를 상기 선택된 디지털 감마 알고리즘 블록에 적용하여 상기 디지털 변조 데이터를 생성하는 타이밍 콘트롤러; 및 다양한 프레임 주파수에 대응되는 다수의 디지털 감마 알고리즘 블록들을 저장하는 저장부를 구비한다.In order to achieve the above object, a liquid crystal display device according to an embodiment of the present invention comprises a liquid crystal display panel on which digital modulation data is displayed; A timing controller for detecting a frame frequency, selecting a digital gamma algorithm block corresponding to the frame frequency, and applying input digital video data to the selected digital gamma algorithm block to generate the digital modulated data; And a storage unit which stores a plurality of digital gamma algorithm blocks corresponding to various frame frequencies.

상기 디지털 감마 알고리즘 블록들 각각에는 디지털 변조 데이터가 포함되어 있으며; 상기 디지털 변조 데이터는 해당 프레임 주파수에서 감마왜곡 및 컬러왜곡이 최소화되도록 미리 결정된다.Each of the digital gamma algorithm blocks includes digital modulated data; The digitally modulated data is predetermined to minimize gamma distortion and color distortion at the corresponding frame frequency.

상기 디지털 변조 데이터를 데이터전압으로 변환한 후 상기 액정표시패널의 데이터라인들에 공급하는 데이터 구동회로; 및 상기 액정표시패널의 게이트라인들에 스캔펄스를 공급하는 게이트 구동회로를 더 구비한다.A data driving circuit which converts the digitally modulated data into a data voltage and supplies the data to data lines of the liquid crystal display panel; And a gate driving circuit supplying scan pulses to gate lines of the liquid crystal display panel.

상기 타이밍 콘트롤러는, 상기 구동회로들의 동작 타이밍을 제어하는 타이밍 제어신호들을 발생하고, 화질보상 기술의 활성화를 지시하는 제어신호 입력에 대응하여 프레임 주파수를 체배하는 제어신호 발생부; 상기 제어신호 발생부의 출력을 모니터링하여 상기 화질보상 기술의 활성화 또는 비활성화에 의해 변동되는 프레임 주파수를 검출하는 주파수 검출부; 및 상기 주파수 검출부로부터 입력되는 프레임 주파수를 리드 어드레스로 하여 상기 저장부로부터 디지털 감마 알고리즘 블록을 독출하고, 상기 독출된 디지털 감마 알고리즘 블록을 이용하여 상기 디지털 변조 데이터를 생성하는 데이터 변조부를 구비한다.The timing controller may include: a control signal generator configured to generate timing control signals for controlling operation timing of the driving circuits, and to multiply a frame frequency in response to a control signal input for instructing activation of an image quality compensation technique; A frequency detector configured to monitor an output of the control signal generator to detect a frame frequency that is changed by activation or deactivation of the image quality compensation technology; And a data modulator for reading a digital gamma algorithm block from the storage unit using the frame frequency input from the frequency detector as a read address, and generating the digital modulated data using the read digital gamma algorithm block.

상기 저장부는 상기 타이밍 콘트롤러의 외부 또는 내부에 위치한다.The storage unit is located outside or inside the timing controller.

상기 디지털 감마 알고리즘 블록들 각각은 상기 디지털 비디오 데이터를 입력으로 하고 상기 디지털 변조 데이터를 출력으로 하는 룩업 테이블로 구현된다.Each of the digital gamma algorithm blocks is implemented as a lookup table that receives the digital video data as an input and outputs the digital modulated data as an output.

본 발명에 따른 액정표시장치는 MPRT등과 같은 화질보상 기술의 활성화 또는 비활성화에 의해 변동되는 프레임 주파수를 검출하고, 이 검출된 프레임 주파수에 대응되는 디지털 감마 알고리즘 블록을 선택한 후, 입력 디지털 비디오 데이터를 상기 선택된 디지털 감마 알고리즘 블록에 적용하여 해당 프레임 주파수에서 감마왜곡 및 컬러왜곡을 최소화할 수 있는 디지털 변조 데이터로 변환한다. 이에 따라, 본 발명에 따른 액정표시장치는 화질보상 기술 적용 전후에 있어 프레임 주파수가 변동되더라도 감마왜곡 및 컬러왜곡을 최소화할 수 있다. 주파수를 검출하는 구성과 디지털 감마 알고리즘 블록을 저장하는 구성은 종래 프로그래머 블(Programmable) 감마 IC에 비해 훨씬 저렴하므로, 본 발명에 따른 액정표시장치는 경제적으로 매우 유리한 효과가 있다.The liquid crystal display according to the present invention detects a frame frequency that is changed by activation or deactivation of an image quality compensation technique such as MPRT, selects a digital gamma algorithm block corresponding to the detected frame frequency, and then inputs the input digital video data. It is applied to the selected digital gamma algorithm block and converted into digital modulated data which can minimize gamma distortion and color distortion at the corresponding frame frequency. Accordingly, the liquid crystal display according to the present invention can minimize gamma distortion and color distortion even if the frame frequency is changed before and after the image quality compensation technology is applied. Since the configuration for detecting the frequency and the configuration for storing the digital gamma algorithm block are much cheaper than the conventional programmable gamma IC, the liquid crystal display according to the present invention is economically advantageous.

이하, 도 1 내지 도 3을 참조하여 본 발명의 바람직한 실시예에 대해 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 1 to 3.

도 1은 본 발명의 실시예에 따른 액정표시장치를 보여준다.1 shows a liquid crystal display according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 실시예에 따른 액정표시장치는 액정표시패널(10), 타이밍 콘트롤러(11), 데이터 구동회로(12), 게이트 구동회로(13), 및 저장부(14)를 구비한다.1, a liquid crystal display according to an exemplary embodiment of the present invention includes a liquid crystal display panel 10, a timing controller 11, a data driver circuit 12, a gate driver circuit 13, and a storage unit 14. It is provided.

액정표시패널(10)은 두 장의 유리기판과 이들 사이에 형성된 액정층을 포함한다. 액정표시패널(10)의 하부 유리기판에는 다수의 데이터라인들(DL)과 다수의 게이트라인들(GL)이 교차된다. 데이터라인들(DL)과 게이트라인들(GL)의 교차 구조에 의해 액정표시패널(10)에는 액정셀(Clc)들이 매트릭스 형태로 배치된다. 액정셀(Clc)들 각각은 TFT, TFT에 접속된 화소전극(1), 및 스토리지 커패시터(Cst) 등을 포함한다. 액정표시패널(10)의 상부 유리기판 상에는 블랙매트릭스, 컬러필터 및 공통전극(2) 등이 형성된다. 공통전극(2)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 상부 유리기판 상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소전극(1)과 함께 하부 유리기판 상에 형성된다. 액정셀(Clc)들은 적색 표시를 위한 R 액정셀들, 녹색 표시를 위한 G 액정셀들, 청색 표시를 위한 B 액정셀들을 포함한다. 액정표시패널(10)의 상부 유리기판과 하부 유리기판 각각에는 편광판이 부착되고 액정과 접하는 내면에 액정의 프리틸트각을 설정하기 위한 배향막이 형성된다. The liquid crystal display panel 10 includes two glass substrates and a liquid crystal layer formed therebetween. A plurality of data lines DL and a plurality of gate lines GL cross on the lower glass substrate of the liquid crystal display panel 10. The liquid crystal cells Clc are arranged in a matrix form on the liquid crystal display panel 10 due to the cross structure of the data lines DL and the gate lines GL. Each of the liquid crystal cells Clc includes a TFT, a pixel electrode 1 connected to the TFT, a storage capacitor Cst, and the like. A black matrix, a color filter, a common electrode 2, and the like are formed on the upper glass substrate of the liquid crystal display panel 10. The common electrode 2 is formed on the upper glass substrate in a vertical electric field driving method such as twisted nematic (TN) mode and vertical alignment (VA) mode, and has an in plane switching (IPS) mode and a fringe field switching (FFS) mode. In the same horizontal electric field driving method, the pixel electrode 1 is formed on the lower glass substrate. The liquid crystal cells Clc include R liquid crystal cells for red display, G liquid crystal cells for green display, and B liquid crystal cells for blue display. A polarizing plate is attached to each of the upper glass substrate and the lower glass substrate of the liquid crystal display panel 10, and an alignment layer for setting a pretilt angle of the liquid crystal is formed on an inner surface of the liquid crystal display panel 10 in contact with the liquid crystal.

타이밍 콘트롤러(11)는 MPRT등과 같은 화질보상 기술의 활성화(ON) 또는 비활성화(OFF)에 의해 변동되는 프레임 주파수를 검출하고, 이 검출된 프레임 주파수에 대응되는 디지털 감마 알고리즘 블록을 선택한다. 그리고 외부 비디오 소스가 실장된 시스템 보드로부터 입력되는 디지털 비디오 데이터(RGB)를 상기 선택된 디지털 감마 알고리즘 블록에 적용하여 디지털 변조 데이터(R'G'B')를 생성한 후 데이터 구동회로(12)에 공급한다. The timing controller 11 detects a frame frequency which is changed by activation (ON) or deactivation (OFF) of an image quality compensation technique such as MPRT, and selects a digital gamma algorithm block corresponding to the detected frame frequency. The digital video data RGB input from the system board on which the external video source is mounted is applied to the selected digital gamma algorithm block to generate digital modulation data R'G'B ', and then to the data driving circuit 12. Supply.

타이밍 콘트롤러(11)는 시스템 보드로부터의 타이밍신호들(Vsync, Hsync, DE, DCLK)에 기초하여 데이터 구동회로(12)와 게이트 구동회로(13)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들(DDC, GDC)을 발생한다. The timing controller 11 includes timing control signals for controlling the operation timing of the data driving circuit 12 and the gate driving circuit 13 based on the timing signals Vsync, Hsync, DE, and DCLK from the system board. DDC, GDC).

타이밍 콘트롤러(11)는 60Hz의 프레임 주파수로 입력되는 입력 영상 신호의 프레임들 사이에 보간 프레임을 삽입하고 데이터 타이밍 제어신호(DDC)와 게이트 타이밍 제어신호(GDC)를 체배하여 60×N(N은 2 이상의 양의 정수)Hz의 프레임 주파수로 데이터 구동회로(12)와 게이트 구동회로(13)의 동작을 제어할 수 있다. 이러한 주파수 체배 동작은 주로 화질보상 기술의 활성화(ON)시 이루어진다.The timing controller 11 inserts an interpolation frame between frames of an input video signal input at a frame frequency of 60 Hz, multiplies the data timing control signal DDC and the gate timing control signal GDC, and 60 × N The operation of the data driving circuit 12 and the gate driving circuit 13 can be controlled at a frame frequency of two or more positive integers Hz. This frequency multiplication operation is mainly performed when the image quality compensation technology is turned on.

데이터 구동회로(12)는 타이밍 콘트롤러(11)의 제어 하에 디지털 변조 데이터(R'G'B')를 래치하고, 이 래치된 변조 데이터(R'G'B')를 정극성/부극성 데이터전 압으로 변환한 후 데이터라인들(DL)에 공급한다. 이를 위해, 데이터 구동회로(12)는 다수의 데이터 드라이브 집적회로들을 포함한다. 데이터 드라이브 집적회로는 클럭신호를 샘플링하기 위한 쉬프트레지스터, 디지털 변조 데이터를 일시저장하기 위한 레지스터, 쉬프트레지스터로부터의 클럭신호에 응답하여 데이터를 1 라인분씩 저장하고 저장된 1 라인분의 데이터를 동시에 출력하기 위한 래치, 래치로부터의 디지털 데이터값에 대응하여 감마기준전압들(GMA1 ~ GMAk)에 기반한 정극성/부극성의 데이터전압을 선택하기 위한 디지털/아날로그 변환기, 정극성/부극성 데이터전압이 공급되는 데이터라인(DL)을 선택하기 위한 멀티플렉서, 및 멀티플렉서와 데이터라인(DL) 사이에 접속된 출력버퍼 등을 구비한다. The data driving circuit 12 latches the digital modulation data R'G'B 'under the control of the timing controller 11, and the latched modulation data R'G'B' is positive / negative data. The voltage is converted into voltage and then supplied to the data lines DL. To this end, the data driver circuit 12 includes a plurality of data drive integrated circuits. The data drive integrated circuit stores a shift line for sampling a clock signal, a register for temporarily storing digitally modulated data, and stores data one line at a time in response to a clock signal from the shift register and simultaneously outputs the stored one line data. And a digital / analog converter for selecting a positive / negative data voltage based on the gamma reference voltages GMA1 to GMAk corresponding to the digital data value from the latch, and a positive / negative data voltage supplied thereto. And a multiplexer for selecting the data line DL, and an output buffer connected between the multiplexer and the data line DL.

게이트 구동회로(13)는 타이밍 콘트롤러(11)의 제어 하에 스캔펄스(또는 게이트펄스)를 순차적으로 출력하여 게이트라인들(GL)에 공급함으로써, 데이터전압이 인가될 수평 라인을 선택한다. 이를 위해, 게이트 구동회로(13)는 다수의 게이트 드라이브 집적회로들을 포함한다. 게이트 드라이브 집적회로는 쉬프트 레지스터, 쉬프트 레지스터의 출력신호를 액정셀의 TFT 구동에 적합한 스윙폭으로 변환하기 위한 레벨 쉬프터, 및 출력 버퍼 등을 구비한다. The gate driving circuit 13 sequentially outputs scan pulses (or gate pulses) to the gate lines GL under the control of the timing controller 11, thereby selecting a horizontal line to which a data voltage is applied. To this end, the gate driving circuit 13 includes a plurality of gate drive integrated circuits. The gate drive integrated circuit includes a shift register, a level shifter for converting an output signal of the shift register into a swing width suitable for driving a TFT of a liquid crystal cell, an output buffer, and the like.

저장부(14)는 다양한 프레임 주파수에 대응되는 다수의 디지털 감마 알고리즘 블록들을 저장한다. 각 디지털 감마 알고리즘 블록에는 계조별 디지털 변조 데이터(R'G'B')가 포함되어 있다. 각 디지털 감마 알고리즘 블록에 포함된 디지털 변조 데이터(R'G'B')는 해당 프레임 주파수에서 감마왜곡 및 컬러왜곡이 최소화되도록 반복적인 실험을 통해 미리 결정된다. 저장부(14)는 타이밍 콘트롤러(11) 내 부 또는 외부에 위치할 수 있다.The storage unit 14 stores a plurality of digital gamma algorithm blocks corresponding to various frame frequencies. Each digital gamma algorithm block includes digital modulation data R'G'B 'for each gray level. Digitally modulated data R'G'B 'included in each digital gamma algorithm block is predetermined through repeated experiments to minimize gamma distortion and color distortion at a corresponding frame frequency. The storage unit 14 may be located inside or outside the timing controller 11.

본 발명의 액정표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다. 투과형 액정표장치와 반투과형 액정표시장치에서는 액정표시패널(10)의 배면에 빛을 조사하는 백라이트 유닛(15)이 필요하다. 백라이트 유닛(15)은 직하형(Direct type)과 에지형(Edge type) 중 어느 하나로 구현될 수 있다. 직하형 백라이트 유닛(15)은 액정표시패널(10)의 아래에 다수의 광학시트들과 확산판이 적층되고 확산판 아래에 다수의 광원들이 배치되는 구조를 갖는다. 에지형 백라이트 유닛(15)은 액정표시패널(10)의 아래에 다수의 광학시트들과 도광판이 적층되고 도광판의 측면에 다수의 광원들이 배치되는 구조를 갖는다. 광원들은 램프와 같은 선광원들로 구현될 수 있고, 발광다이오드(Light Emitting Diode, LED)와 같은 점광원들로 구현될 수 있다. The liquid crystal display of the present invention may be implemented in any form, such as a transmissive liquid crystal display, a transflective liquid crystal display, a reflective liquid crystal display. In the transmissive liquid crystal display device and the transflective liquid crystal display device, a backlight unit 15 for irradiating light to the rear surface of the liquid crystal display panel 10 is required. The backlight unit 15 may be implemented as one of a direct type and an edge type. The direct backlight unit 15 has a structure in which a plurality of optical sheets and a diffusion plate are stacked below the liquid crystal display panel 10 and a plurality of light sources are disposed below the diffusion plate. The edge type backlight unit 15 has a structure in which a plurality of optical sheets and a light guide plate are stacked below the liquid crystal display panel 10 and a plurality of light sources are disposed on the side of the light guide plate. The light sources may be implemented as line light sources such as lamps, and may be implemented as point light sources such as light emitting diodes (LEDs).

도 2는 저장부(14)가 타이밍 콘트롤러(11) 외부에 위치한 예를 보여준다.2 shows an example in which the storage unit 14 is located outside the timing controller 11.

도 2를 참조하면, 저장부(14)는 타이밍 콘트롤러(11) 외부에 위치한다.Referring to FIG. 2, the storage unit 14 is located outside the timing controller 11.

타이밍 콘트롤러(11)는 제어신호 발생부(111), 주파수 검출부(112) 및 데이터 변조부(113)을 구비한다.The timing controller 11 includes a control signal generator 111, a frequency detector 112, and a data modulator 113.

제어신호 발생부(111)는 시스템 보드로부터의 타이밍신호들(Vsync, Hsync, DE, DCLK)에 기초하여 데이터 구동회로(12)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)와, 게이트 구동회로(13)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)를 발생한다. 또한, 제어신호 발생부(111)는 화질보상 기술의 활성화(ON)를 지시하는 제어신호 입력시 데이터 타이밍 제어신호(DDC)와 게 이트 타이밍 제어신호(GDC)를 체배하여 60×N(N은 2 이상의 양의 정수)Hz의 프레임 주파수로 데이터 구동회로(12)와 게이트 구동회로(13)의 동작을 제어한다.The control signal generator 111 may include a data timing control signal DDC and a gate for controlling an operation timing of the data driving circuit 12 based on timing signals Vsync, Hsync, DE, and DCLK from the system board. A gate timing control signal GDC is generated for controlling the operation timing of the drive circuit 13. In addition, the control signal generator 111 multiplies the data timing control signal DDC and the gate timing control signal GDC at the time of inputting the control signal indicating the activation of the image quality compensation technology (ON). The operation of the data driving circuit 12 and the gate driving circuit 13 is controlled at a frame frequency of two or more positive integers Hz.

데이터 타이밍 제어신호(DDC)는 1 수평기간 중에서 유효 데이터가 인가되는 액정셀(Clc)의 위치를 지시하는 소스 스타트 펄스(SSP), 라이징(Rising) 또는 폴링(Falling) 에지에 기준하여 데이터 구동회로(12) 내에서 데이터의 래치동작을 지시하는 소스 샘플링 클럭(SSC), 데이터 구동회로(12)의 출력을 제어하는 소스 출력 인에이블신호(SOE), 액정표시패널(10)의 액정셀들(Clc)에 공급될 데이터전압의 극성을 지시하는 극성제어신호(POL) 등을 포함한다.The data timing control signal DDC is a data driving circuit based on a source start pulse SSP, a rising or falling edge indicating the position of the liquid crystal cell Clc to which valid data is applied in one horizontal period. A source sampling clock SSC for instructing the latch operation of data within the source 12, a source output enable signal SOE for controlling the output of the data driving circuit 12, and liquid crystal cells of the liquid crystal display panel 10. And a polarity control signal POL indicating the polarity of the data voltage to be supplied to Clc).

게이트 타이밍 제어신호(GDC)는 한 화면이 표시되는 1 수직기간 중에서 스캔이 시작되는 시작 수평라인을 지시하는 게이트 스타트 펄스(GSP), 게이트 구동회로(13) 내의 쉬프트 레지스터에 입력되어 게이트 스타트 펄스(GSP)를 순차적으로 쉬프트시키기 위한 타이밍 제어신호로써 TFT의 온 기간에 대응하는 펄스폭으로 발생되는 게이트 쉬프트 클럭신호(GSC), 게이트 구동회로(13)의 출력을 제어하는 게이트 출력 인에이블신호(GOE) 등을 포함한다. The gate timing control signal GDC is input to a gate start pulse GSP indicating a start horizontal line at which scanning starts in one vertical period in which one screen is displayed, and to a shift register in the gate driving circuit 13 so that a gate start pulse ( As a timing control signal for sequentially shifting the GSP, the gate shift clock signal GSC generated at a pulse width corresponding to the on period of the TFT, and the gate output enable signal GOE for controlling the output of the gate driving circuit 13. ), And the like.

주파수 검출부(112)는 제어신호 발생부(111)의 출력을 모니터링하여 화질보상 기술의 활성화(ON) 또는 비활성화(OFF)에 의해 변동되는 프레임 주파수(f)를 검출한다.The frequency detector 112 monitors the output of the control signal generator 111 and detects a frame frequency f that is changed by enabling (ON) or deactivating (OFF) the image quality compensation technology.

데이터 변조부(113)는 주파수 검출부(112)로부터 입력되는 프레임 주파수(f)를 리드 어드레스로 하여 저장부(14)로부터 디지털 감마 알고리즘 블록을 독출한다. 그리고, 입력되는 디지털 비디오 데이터(RGB)를 상기 독출된 디지털 감마 알 고리즘 블록에 적용하여 디지털 변조 데이터(R'G'B')를 생성한다.The data modulator 113 reads the digital gamma algorithm block from the storage unit 14 using the frame frequency f input from the frequency detector 112 as the read address. The digital video data RGB is applied to the read digital gamma algorithm block to generate digital modulation data R'G'B '.

저장부(14)는 다양한 프레임 주파수(f)에 대응되는 다수의 디지털 감마 알고리즘 블록들(DGA Block 1 ~ k)을 저장한다. 디지털 감마 알고리즘 블록들(DGA Block 1 ~ k) 각각은 디지털 비디오 데이터(RGB)를 입력으로 하고 디지털 변조 데이터(R'G'B')를 출력으로 하는 룩업 테이블(Look-up Table)로 구현될 수 있다. 저장부(14)는 데이터의 갱신 및 소거가 가능한 비휘발성 메모리 예를 들면, EEPROM(Electrically Erasable Programmable Read Only Memory) 또는 EDID ROM(Extended Display Identification Data ROM)을 포함할 수 있다.The storage unit 14 stores a plurality of digital gamma algorithm blocks (DGA Blocks 1 to k) corresponding to various frame frequencies f. Each of the digital gamma algorithm blocks (DGA Blocks 1 to k) may be implemented as a look-up table that receives digital video data RGB and outputs digital modulation data R'G'B '. Can be. The storage unit 14 may include a nonvolatile memory capable of updating and erasing data, for example, an electrically erasable programmable read only memory (EEPROM) or an extended display identification data ROM (EDID ROM).

도 3은 저장부(14)가 타이밍 콘트롤러(11) 내부에 위치한 예를 보여준다.3 shows an example in which the storage unit 14 is located inside the timing controller 11.

도 3을 참조하면, 타이밍 콘트롤러(11)는 그 내부에 저장부(14)를 포함하는 것을 제외하면 도 2의 타이밍 콘트롤러(11)와 그 구성이 실질적으로 동일하다.Referring to FIG. 3, the configuration of the timing controller 11 is substantially the same as that of the timing controller 11 of FIG. 2 except that the timing controller 11 includes a storage 14 therein.

저장부(14)는 다양한 프레임 주파수(f)에 대응되는 다수의 디지털 감마 알고리즘 블록들(DGA Block 1 ~ k)을 저장한다. 디지털 감마 알고리즘 블록들(DGA Block 1 ~ k) 각각은 디지털 비디오 데이터(RGB)를 입력으로 하고 디지털 변조 데이터(R'G'B')를 출력으로 하는 룩업 테이블(Look-up Table)로 구현될 수 있다. 저장부(14)는 타이밍 콘트롤러(11)의 내부 메모리에 ROM(Read Only Memory) 형태로 실장될 수 있다.The storage unit 14 stores a plurality of digital gamma algorithm blocks (DGA Blocks 1 to k) corresponding to various frame frequencies f. Each of the digital gamma algorithm blocks (DGA Blocks 1 to k) may be implemented as a look-up table that receives digital video data RGB and outputs digital modulation data R'G'B '. Can be. The storage unit 14 may be mounted in an internal memory of the timing controller 11 in the form of a read only memory (ROM).

상술한 바와 같이, 본 발명에 따른 액정표시장치는 MPRT등과 같은 화질보상 기술의 활성화 또는 비활성화에 의해 변동되는 프레임 주파수를 검출하고, 이 검출 된 프레임 주파수에 대응되는 디지털 감마 알고리즘 블록을 선택한 후, 입력 디지털 비디오 데이터를 상기 선택된 디지털 감마 알고리즘 블록에 적용하여 해당 프레임 주파수에서 감마왜곡 및 컬러왜곡을 최소화할 수 있는 디지털 변조 데이터로 변환한다. 이에 따라, 본 발명에 따른 액정표시장치는 화질보상 기술 적용 전후에 있어 프레임 주파수가 변동되더라도 감마왜곡 및 컬러왜곡을 최소화할 수 있다. 주파수를 검출하는 구성과 디지털 감마 알고리즘 블록을 저장하는 구성은 종래 프로그래머블(Programmable) 감마 IC에 비해 훨씬 저렴하므로, 본 발명에 따른 액정표시장치는 경제적으로 매우 유리한 효과가 있다.As described above, the liquid crystal display according to the present invention detects a frame frequency that is changed by activation or deactivation of an image quality compensation technique such as MPRT, selects a digital gamma algorithm block corresponding to the detected frame frequency, and then inputs the same. The digital video data is applied to the selected digital gamma algorithm block to convert the digital video data into digital modulated data which can minimize gamma distortion and color distortion at the corresponding frame frequency. Accordingly, the liquid crystal display according to the present invention can minimize gamma distortion and color distortion even if the frame frequency is changed before and after the image quality compensation technology is applied. Since the configuration for detecting the frequency and the configuration for storing the digital gamma algorithm block are much cheaper than the conventional programmable gamma IC, the liquid crystal display device according to the present invention is economically advantageous.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

도 1은 본 발명의 실시예에 따른 액정표시장치를 보여주는 도면.1 is a view showing a liquid crystal display device according to an embodiment of the present invention.

도 2는 타이밍 콘트롤러 외부에 저장부가 위치한 예를 보여주는 도면.2 is a diagram illustrating an example in which a storage unit is located outside a timing controller.

도 3은 타이밍 콘트롤러 내부에 저장부가 위치한 예를 보여주는 도면.3 is a diagram illustrating an example in which a storage unit is located inside a timing controller.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

10 : 액정표시패널 11 : 타이밍 콘트롤러10 liquid crystal display panel 11 timing controller

12 : 데이터 구동회로 13 : 게이트 구동회로12: data driving circuit 13: gate driving circuit

14 : 저장부 15 : 백라이트 유닛14: storage unit 15: backlight unit

111 : 제어신호 발생부 112 : 주파수 검출부111: control signal generator 112: frequency detector

113 : 데이터 변조부113: data modulation unit

Claims (7)

디지털 변조 데이터가 표시되는 액정표시패널; A liquid crystal display panel on which digital modulation data is displayed; 프레임 주파수를 검출하고, 이 프레임 주파수에 대응되는 디지털 감마 알고리즘 블록을 선택한 후, 입력 디지털 비디오 데이터를 상기 선택된 디지털 감마 알고리즘 블록에 적용하여 상기 디지털 변조 데이터를 생성하는 타이밍 콘트롤러; 및A timing controller for detecting a frame frequency, selecting a digital gamma algorithm block corresponding to the frame frequency, and applying input digital video data to the selected digital gamma algorithm block to generate the digital modulated data; And 다양한 프레임 주파수에 대응되는 다수의 디지털 감마 알고리즘 블록들을 저장하는 저장부를 구비하는 것을 특징으로 하는 액정표시장치.And a storage unit for storing a plurality of digital gamma algorithm blocks corresponding to various frame frequencies. 제 1 항에 있어서,The method of claim 1, 상기 디지털 감마 알고리즘 블록들 각각에는 디지털 변조 데이터가 포함되어 있으며;Each of the digital gamma algorithm blocks includes digital modulated data; 상기 디지털 변조 데이터는 해당 프레임 주파수에서 감마왜곡 및 컬러왜곡이 최소화되도록 미리 결정되는 것을 특징으로 하는 액정표시장치.And the digital modulation data is predetermined to minimize gamma distortion and color distortion at a corresponding frame frequency. 제 1 항에 있어서,The method of claim 1, 상기 디지털 변조 데이터를 데이터전압으로 변환한 후 상기 액정표시패널의 데이터라인들에 공급하는 데이터 구동회로; 및A data driving circuit which converts the digitally modulated data into a data voltage and supplies the data to data lines of the liquid crystal display panel; And 상기 액정표시패널의 게이트라인들에 스캔펄스를 공급하는 게이트 구동회로를 더 구비하는 것을 특징으로 하는 액정표시장치.And a gate driving circuit for supplying scan pulses to gate lines of the liquid crystal display panel. 제2 항 또는 제 3 항에 있어서,The method according to claim 2 or 3, 상기 타이밍 콘트롤러는,The timing controller, 상기 구동회로들의 동작 타이밍을 제어하는 타이밍 제어신호들을 발생하고, 화질보상 기술의 활성화를 지시하는 제어신호 입력에 대응하여 프레임 주파수를 체배하는 제어신호 발생부;A control signal generator for generating timing control signals for controlling operation timing of the driving circuits and multiplying a frame frequency in response to a control signal input for instructing activation of an image quality compensation technique; 상기 제어신호 발생부의 출력을 모니터링하여 상기 화질보상 기술의 활성화 또는 비활성화에 의해 변동되는 프레임 주파수를 검출하는 주파수 검출부; 및A frequency detector configured to monitor an output of the control signal generator to detect a frame frequency that is changed by activation or deactivation of the image quality compensation technology; And 상기 주파수 검출부로부터 입력되는 프레임 주파수를 리드 어드레스로 하여 상기 저장부로부터 디지털 감마 알고리즘 블록을 독출하고, 상기 독출된 디지털 감마 알고리즘 블록을 이용하여 상기 디지털 변조 데이터를 생성하는 데이터 변조부를 구비하는 것을 특징으로 하는 액정표시장치.And a data modulator for reading the digital gamma algorithm block from the storage unit using the frame frequency input from the frequency detector as a read address and generating the digital modulated data using the read digital gamma algorithm block. Liquid crystal display device. 제 1 항에 있어서,The method of claim 1, 상기 저장부는 상기 타이밍 콘트롤러의 외부에 위치하는 것을 특징으로 하는 액정표시장치.And the storage unit is located outside the timing controller. 제 1 항에 있어서,The method of claim 1, 상기 저장부는 상기 타이밍 콘트롤러의 내부에 위치하는 것을 특징으로 하는 액정표시장치.And the storage unit is located inside the timing controller. 제 2 항에 있어서,The method of claim 2, 상기 디지털 감마 알고리즘 블록들 각각은 상기 디지털 비디오 데이터를 입력으로 하고 상기 디지털 변조 데이터를 출력으로 하는 룩업 테이블로 구현되는 것을 특징으로 하는 액정표시장치.And each of the digital gamma algorithm blocks is implemented as a look-up table for inputting the digital video data and for outputting the digital modulation data.
KR1020090128296A 2009-12-21 2009-12-21 Liquid crystal display KR101761400B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090128296A KR101761400B1 (en) 2009-12-21 2009-12-21 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090128296A KR101761400B1 (en) 2009-12-21 2009-12-21 Liquid crystal display

Publications (2)

Publication Number Publication Date
KR20110071670A true KR20110071670A (en) 2011-06-29
KR101761400B1 KR101761400B1 (en) 2017-07-25

Family

ID=44402729

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090128296A KR101761400B1 (en) 2009-12-21 2009-12-21 Liquid crystal display

Country Status (1)

Country Link
KR (1) KR101761400B1 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130018493A (en) * 2011-08-08 2013-02-25 삼성디스플레이 주식회사 Display device and driving method thereof
KR20130069122A (en) * 2011-12-16 2013-06-26 엘지디스플레이 주식회사 Timing controller for liquid crystal display device and method of driving thereof
KR20170024106A (en) * 2014-08-05 2017-03-06 애플 인크. Concurrently refreshing multiple areas of a display device using multiple different refresh rates
EP3567578A1 (en) * 2011-08-08 2019-11-13 Samsung Electronics Co., Ltd. Display device and driving method thereof
CN112419958A (en) * 2020-11-30 2021-02-26 广州易博士管理咨询有限公司 Multi-frequency linkage low-power-consumption display driving method and system
WO2021096137A1 (en) * 2019-11-13 2021-05-20 Samsung Electronics Co., Ltd. Display apparatus and control method thereof

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102491404B1 (en) 2017-12-11 2023-01-26 삼성디스플레이 주식회사 display device capable of changing luminance according to operating frequency
KR20190082350A (en) 2017-12-29 2019-07-10 삼성디스플레이 주식회사 Driving device of display panel and display device having the same
KR102615596B1 (en) 2018-11-08 2023-12-20 삼성전자주식회사 A display apparatus and a control method thereof
KR20210156928A (en) 2020-06-18 2021-12-28 삼성디스플레이 주식회사 Display device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130018493A (en) * 2011-08-08 2013-02-25 삼성디스플레이 주식회사 Display device and driving method thereof
EP3567578A1 (en) * 2011-08-08 2019-11-13 Samsung Electronics Co., Ltd. Display device and driving method thereof
KR20130069122A (en) * 2011-12-16 2013-06-26 엘지디스플레이 주식회사 Timing controller for liquid crystal display device and method of driving thereof
KR20170024106A (en) * 2014-08-05 2017-03-06 애플 인크. Concurrently refreshing multiple areas of a display device using multiple different refresh rates
WO2021096137A1 (en) * 2019-11-13 2021-05-20 Samsung Electronics Co., Ltd. Display apparatus and control method thereof
US11978415B2 (en) 2019-11-13 2024-05-07 Samsung Electronics Co., Ltd. Display apparatus and control method thereof
CN112419958A (en) * 2020-11-30 2021-02-26 广州易博士管理咨询有限公司 Multi-frequency linkage low-power-consumption display driving method and system

Also Published As

Publication number Publication date
KR101761400B1 (en) 2017-07-25

Similar Documents

Publication Publication Date Title
KR101761400B1 (en) Liquid crystal display
KR101470636B1 (en) Liquid Crystal Display
KR101286540B1 (en) Liquid crystal display
KR101325314B1 (en) Liquid crystal display
KR101318755B1 (en) Liquid Crystal Display Device
US10049629B2 (en) Display device capable of low-speed driving and method of driving the same
KR101503064B1 (en) Liquid Crystal Display and Driving Method thereof
KR20120063757A (en) Liquid crystal display and scanning back light driving method thereof
KR20110077947A (en) Liquid crystal display
KR20110038498A (en) Liquid crystal display and scanning back light driving method thereof
KR101705903B1 (en) Liquid crystal display
KR101899100B1 (en) Liquid crystal display and driving method thereof
KR102014854B1 (en) Liquid Crystal Display And Driving Method Thereof
KR20110061173A (en) Liquid crystal display and local dimming control method of thereof
KR102438248B1 (en) Dimming control circuit, liquid crystal display including the dimming control circuit, and dimming control method of the liquid crystal display
KR102022639B1 (en) Liquid crystal display and dimming control method of thereof
KR20100129551A (en) Liquid crystal display and overdrive compensation method thereof
KR101615769B1 (en) Liquid Crystal Display And Driving Method Thereof
KR101608636B1 (en) Apparatus and method for driving liquid crystal display device
KR102658431B1 (en) Backlight unit and Liquid Crystal Display using the same
KR101220853B1 (en) Gate pulse supply apparatus for liquid crystal displa
KR20110049529A (en) Liquid crystal display and driving method of thereof
KR20110036209A (en) Liquid crystal display and local dimming control method thereof
KR20090110482A (en) Liquid crystal display
KR101374970B1 (en) Apparatus and method for driving LCD

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant