KR20110070609A - 반도체 발광소자 및 이의 제조방법 - Google Patents

반도체 발광소자 및 이의 제조방법 Download PDF

Info

Publication number
KR20110070609A
KR20110070609A KR1020090127471A KR20090127471A KR20110070609A KR 20110070609 A KR20110070609 A KR 20110070609A KR 1020090127471 A KR1020090127471 A KR 1020090127471A KR 20090127471 A KR20090127471 A KR 20090127471A KR 20110070609 A KR20110070609 A KR 20110070609A
Authority
KR
South Korea
Prior art keywords
layer
substrate
type semiconductor
emitting device
light emitting
Prior art date
Application number
KR1020090127471A
Other languages
English (en)
Inventor
강익현
김규봉
한명수
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090127471A priority Critical patent/KR20110070609A/ko
Publication of KR20110070609A publication Critical patent/KR20110070609A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시예는 기판을 제거하기 위한 레이저 리프트 오프 공정을 삭제함으로써, 레이저 리프트 오프 기술에 의해 야기된 불량률을 감소하여 발광소자의 수율을 향상시킬 수 있는 반도체 발광소자 및 이의 제조방법을 제공하고자 한다.
또한, 실시예는 활성층에서 방출되어 상기 기판 등의 내부에서 손실되는 광을 외부로 반사시켜서, 외부 양자 효율을 극대화시킬 수 있는 반도체 발광소자 및 이의 제조방법을 제공하고자 한다.
광효율, 사파이어 기판, 수직형 발광소자

Description

반도체 발광소자 및 이의 제조방법{SEMICONDUCTOR LIGHT-EMITTING DEVICE AND METHOD FOR FABRICATING THE SAME}
실시예는 반도체 발광소자 및 이의 제조방법에 관한 것으로, 특히 발광소자의 불량률을 감소시키고, 외부 양자 효율을 극대화시킬 수 있는 반도체 발광소자 및 이의 제조방법에 관한 것이다.
일반적으로, 반도체 발광소자로는 LED(Light Emitting Diode; 발광 다이오드)를 꼽을 수 있는데, LED는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 또는 빛의 형태로 변환시켜 신호를 보내고 받는 데 사용되는 소자이다.
LED의 사용 범위는 가정용 가전제품, 리모콘, 전광판, 표시기, 각종 자동화 기기 등에 사용되고, 종류는 크게 IRED(Infrared Emitting Diode, 적외선 발광 다이오드)와 VLED(Visible Light Emitting Diode, 가시광선 발광 다이오드)로 나누어진다.
특히, GaN(질화 갈륨), AlN(질화 알루미늄), InN(질화 인듐) 등의 3족 및 5족 화합물을 이용한 반도체 발광소자에 대해서 많은 연구와 투자가 이루어지고 있는데, 이는 질화물 반도체 발광소자가 1.9 eV ~ 6.2 ev에 이르는 매우 넓은 영역의 밴드갭을 가지고, 이를 이용한 밴드갭 엔지니어링은 하나의 반도체 상에서 빛의 삼원색을 구현할 수 있다는 장점이 있기 때문이다.
질화 갈륨(GaN)계 발광 다이오드는 발광 스펙트럼이 자외선으로부터 적외선에 이르기까지 광범위하게 형성되며, 비소(As), 수은(Hg) 등의 환경 유해 물질을 포함하고 있지 않기 때문에 환경 친화적인 면에서도 높은 호응을 얻고 있다.
일반적으로 질화 갈륨 계열 물질을 이용한 LED의 휘도 또는 출력은 크게, 활성층의 구조, 빛을 외부로 추출할 수 있는 광추출 효율, LED 칩의 크기, 램프 패키지 조립 시 몰드(mold)의 종류 및 각도, 형광물질 등에 의해서 좌우된다.
LED에는 일반적으로 수평형 칩과 수직형 칩으로 나눌 수 있다. 수평형 칩은 p형 반도체와 접합하는 p형 전극과 n형 반도체와 접합하는 n형 전극이 수평에 위치하게 되며, 전류 및 캐리어가 소자 기판을 통과하지 않고 발광을 하게 된다. 수직형 칩은 각각의 p형, n형 반도체에 접합되어 있는 전극이 서로 마주보는 수직 위치에 있으며, 양쪽에서 걸어주는 순방향, 역방향 전압으로 인해 이동되는 캐리어가 기판 위에 성장된 모든 물질을 관통하게 된다.
종래의 수평 LED 칩 및 수직 LED 칩의 기판은 성장이 쉽고 가격이 낮은 사파이어 기판을 주로 사용하고 있다. 수직형 LED 칩을 제조할 때에는 전도성이 낮은 사파이어 기판을 레이저로 제거(laser lift off)하고, 전도성이 높은 금속 등을 p형 반도체에 증착시킨 후, n형 반도체에 전극을 붙여 전류가 흐르게 하는 방식이 주로 이용된다.
종래의 레이저 리프트 오프 기술은 정교한 기술을 필요로 하기 때문에, 사파 이어 기판을 레이저로 제거할 경우에 LED 칩에 손상을 주어 LED 칩의 수율을 현저히 감소시켰다. 또한, 상기와 같은 레이저 리프트 오프 기술로는 정교하게 사파이어 기판을 제거할 수 없을 뿐만 아니라, 칩 자체에 갈라짐 등의 문제점을 야기시킨다. 그로 인해, 발광소자의 구동불능 또는 발광효율 저하 현상이 주로 나타난다.
실시예는 발광소자의 불량률을 감소하여 수율을 향상시키고, 외부 양자 효율을 극대화시킬 수 있는 반도체 발광소자 및 이의 제조방법을 제공하고자 한다.
일 실시예에 따른 반도체 발광소자는, p형 반도체층; 상기 p형 반도체층 하부에 배치되는 활성층; 상기 활성층 하부에 배치되는 n형 반도체층; 상기 n형 반도체층 하부에 배치되는 기판; 상기 기판을 관통하여, 상기 n형 반도체층의 일부를 노출하는 관통홀; 및 상기 관통홀 및 상기 기판의 하부에 배치되는 제 1 금속층을 포함하는 것을 특징으로 한다.
일 실시예에 따른 반도체 발광소자의 제조방법은, 기판 상에 n형 반도체층을 형성하는 단계; 상기 n형 반도체층 상에 활성층을 형성하는 단계; 상기 활성층 상에 p형 반도체층을 형성하는 단계; 상기 기판을 패터닝하여, 상기 n형 반도체층을 노출하는 관통홀을 형성하는 단계; 및 상기 관통홀 및 상기 기판의 하부에 제 1 금속층을 형성하는 단계를 포함하는 것을 특징으로 한다.
실시예는 기판을 제거하지 않고, n형 반도체층과 직접 접촉할 수 있는 제 1 금속층을 구비하고, 상기 제 1 금속층 상에 n형 전극을 구비할 수 있다.
따라서, 기판을 제거하기 위한 레이저 리프트 오프 공정을 삭제함으로써, 레이저 리프트 오프 기술에 의해 야기된 불량률을 감소하여 수율을 향상시킬 수 있 다. 이로 인해, 수직형 반도체 발광소자의 생산성을 증가시킬 수 있다.
또한, 실시예는 상기 제 1 금속층과 상기 n형 반도체층 사이에 개재되는 제 2 금속층을 구비할 수 있다. 따라서, 활성층에서 방출되어 상기 기판 등의 내부에서 손실되는 광을 외부로 반사시켜서, 외부 양자 효율을 극대화시킬 수 있다.
본 발명에 따른 실시예의 설명에 있어서, 각 층(막), 영역, 부 또는 구조물들이 각 층(막), 영역, 부 또는 구조물들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각 층, 영역의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
이하에서는 첨부한 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명하도록 한다.
도 1은 일 실시예에 따른 반도체 발광소자를 나타낸 단면도이다. 도 2는 다른 실시예에 따른 반도체 발광소자를 나타낸 단면도이다.
도 1을 참조하면, 일 실시예에 따른 반도체 발광소자는 p형 반도체층(500), 상기 p형 반도체층(500) 하부에 배치되는 활성층(400), 상기 활성층(400) 하부에 배치되는 n형 반도체층(300), 상기 n형 반도체층(300) 하부에 배치되는 기판(100), 상기 기판(100)을 관통하여, 상기 n형 반도체층(300)의 일부를 노출하는 관통홀(110) 및 상기 관통홀(110) 및 상기 기판(100)의 하부에 배치되는 제 1 금속층(600)을 포함한다.
또한, 상기 반도체 발광소자는 상기 기판(100)과 상기 n형 반도체층(300) 사이에 버퍼층(200)을 포함할 수 있다.
기판(100)은 반도체 발광소자의 단결정을 성장시키기에 적합한 기판일 수 있다. 상기 기판(100)은 사파이어 기판 및 실리콘 카바네이트(SiC) 등과 같은 이종 기판이거나, 또는 질화물 기판 등과 같은 동종 기판일 수 있다. 일 실시예에 따른 반도체 발광소자에서 상기 기판(100)은 사파이어 기판일 수 있다. 상기 사파이어 기판은 광투과성 기판이며 부도체 기판이다.
버퍼층(200)은 상기 기판(100) 상에 형성될 수 있다. 상기 버퍼층(200)은 상기 n형 반도체층(300)을 형성하기 전에 상기 기판(100)과의 격자 정합을 향상시키기 위한 층이다. 일반적으로 상기 버퍼층(200)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다.
n형 반도체층(300)은 상기 버퍼층(200) 상에 형성된다. 상기 n형 반도체층(300)은 n형 도전형 불순물이 도핑된 GaN층, InN층, AlN층, InGaN층, AlGaN층, InAlGaN층 또는 AlInN층 등과 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다. 상기 n형 도전형 불순물로는, 예를 들어 Si, Ge, Sn, Se 또는 Te 등을 사용하고, 바람직하게는 Si를 사용한다.
상기 n형 반도체층(300)의 상부 표면에는 러프니스(미도시)가 형성될 수도 있으며, 이 경우 외부로의 광 추출 효율(즉, 외부 양자 효율)을 개선시킬 수도 있다.
상기 버퍼층(200)과 n형 반도체층(300) 사이에는 언도프된(Undopped) GaN층이 형성될 수 있다. 상기 언도프된 GaN층은 도펀트를 포함하지 않는 층이다. 또한, 일 실시예에서는 상기 기판(100) 상에 버퍼층(200) 및 언도프된 GaN층이 모두 형성되거나 어느 하나의 층만이 형성될 수 있다.
활성층(400)은 상기 n형 반도체층(300) 상에 형성된다. 상기 활성층(400)은 다중 양자 우물(Multi-Quantum Well, MQW) 구조의 InGaN/GaN층으로 이루어질 수 있다. 반도체 발광소자에 있어서, 상기 다중 양자 우물 구조는 다수개의 미니 밴드를 갖고 효율이 좋으며, 작은 전류에서도 발광이 가능하므로, 단일 양자 우물 구조보다 발광 출력이 높게 되는 등의 소자특성 향상이 기대되고 있다.
상기 활성층(400)은 청색 파장의 광, 레드 파장의 광, 녹색 파장의 광 등의 유색 광을 발광하는 재료를 포함할 수 있다.
p형 반도체층(500)은 상기 활성층(400) 상에 형성된다. 상기 p형 반도체층(500)은 p형 도전형 불순물이 도핑된 GaN층 또는 GaN/AlGaN층으로 이루어질 수 있다. 상기 p형 도전형 불순물로는, 예를 들어 Mg, W, Zn 또는 Be 등을 사용하고, 바람직하게는 Mg를 사용한다.
상기 p형 반도체층(500) 상에는 투명전극층(미도시)이 형성될 수 있다. 상기 투명전극층(미도시)은 전류 주입 면적을 증가시켜 전류 확산 효과를 향상시키기 위한 층으로 ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide) 및 TCO(Transparent Conductive Oxide)로 이루어진 그룹에서 선택되는 어느 하나의 막으로 이루어질 수 있다.
또한, 일 실시예에 따른 반도체 발광 소자는 상기 제 1 금속층(600) 상에 형성되는 n형 전극(800)과, 상기 투명 전극층(미도시) 상에서 반사 메탈 역할 및 본딩 메탈 역할을 하는 p형 전극(700)을 포함한다.
관통홀(110)은 상기 기판(100)을 관통한다. 따라서, 일 실시예에서, 상기 관통홀(110)은 상기 n형 반도체층(300)의 일부를 노출시킨다. 그러나, 다른 실시예에서, 상기 기판(100)과 상기 n형 반도체층(300) 사이에 버퍼층(200)이 개재된 경우에는, 상기 관통홀(110)은 상기 버퍼층(200)의 일부를 노출시킨다. 상기 관통홀(110)은 다수개(111, 112, 113)로 형성될 수 있다.
상기 제 1 금속층(600)은 상기 관통홀(110)에 충진되고, 상기 기판(100)의 하부에도 형성된다. 일 실시예에서, 상기 기판(100)과 상기 n형 반도체층(300) 사이에 버퍼층(200)이 개재되지 않은 경우에, 상기 제 1 금속층(600)은 n형 반도체층(300)과 직접 접촉한다. 다른 실시예에서, 상기 기판(100)과 상기 n형 반도체층(300) 사이에 버퍼층(200)이 개재된 경우에, 상기 제 1 금속층(100)은 상기 버퍼층(200)과 직접 접촉되고, 상기 제 1 금속층(100)은 상기 버퍼층(200)을 통해 상기 n형 반도체층(300)과 접촉하게 된다. 상기 제 1 금속층(600)은 전기 전도성이 우수한 구리(Cu)를 사용할 수 있으나, 이에 제한되지는 않는다.
따라서, 상기 제 1 금속층(600)을 통해 n형 전극(800)과 n형 반도체층(300)이 접촉하게 된다. 따라서, 상기 n형 전극(800)과 상기 n형 반도체층(300)은 전기 적으로 접속된다.
결국, 종래와 같이 상기 기판(100)을 제거하지 않고서도, n형 반도체층(300)과 n형 전극(800)을 접촉시킬 수 있다. 즉, 상기 기판을 제거하기 위해, 공정이 복잡하고 많은 공정 비용과 고가의 장비가 필요하고, 이러한 기판의 제거 과정에서 주변 반도체층에 손상을 가져오는 레이저 리프트 오프(laser lift-off) 방법을 사용하지 않아도 된다.
따라서, 레이저 리프트 오프 기술에 의해 야기된 불량률을 감소하여 발광소자의 수율을 향상시킬 수 있다. 이로 인해, 수직형 반도체 발광소자의 생산성을 증가시킬 수 있다.
또한, 실시예에 따른 수직형 반도체 발광소자는 기판(100)의 일부가 제거되고, 제 1 금속층(600)을 통해 상기 소자의 외부에 노출되기 때문에 수평형 반도체 발광소자에 비해 방열 특성도 개선된다. 즉, 종래의 수평형 반도체 발광소자는 열전도성이 우수하지 않은 기판(100)을 통해 열을 방출하였으나, 실시예에 따른 수직형 반도체 발광소자는 상기 기판(100)의 일부가 제거되고, 열전도성도 우수한 제 1 금속층(600)을 사용함으로써 외부로의 열방출도 개선시킬 수 있다. 따라서, 이와 같은 방열 특성을 개선시킴으로써, 상기 발광소자의 신뢰성도 향상시킬 수 있다.
다른 실시예에서는, 상기 반도체 발광소자는, 상기 관통홀(110) 및 상기 기판(100)의 하부와, 상기 제 1 금속층(600) 사이에 개재되는 제 2 금속층(900)을 더 포함할 수 있다.
상기 제 2 금속층(900)은 반사율이 높은 물질일 수 있다. 상기 제 2 금속 층(900)은 반사율이 높은 은(Ag)을 사용할 수 있으나, 이제 제한되지는 않는다.
상기 제 2 금속층(900)은 활성층(400)으로부터 나온 빛이 상기 기판(100) 쪽으로 향하여 상기 기판(100) 등과 같은 내부에서 손실되는 것을 방지할 수 있다. 즉, 상기 제 2 금속층(900)은 반사율이 높기 때문에, 하부로 향하는 빛을 반사시켜 발광소자의 외부로 빛을 방출하도록 할 수 있다. 따라서, 활성층(400)에서 생성된 빛을 외부로 방출시켜 광추출 효율을 증대시킬 수 있다.
즉, 활성층(400)에서 방출되어 상기 기판(100) 등의 내부에서 손실되는 광을 외부로 반사시켜셔, 외부 양자 효율을 극대화시킬 수 있다.
이하에서는 상기와 같은 반도체 발광소자를 제조하는 방법에 대해서 설명하도록 한다.
도 3a 내지 도 3f는 실시예에 따른 반도체 발광소자를 제조하는 방법을 나타낸 도면이다.
도 3a에서와 같이, 기판(100)상에 버퍼층(200) 및 n형 반도체층(300)을 적층하여 형성한다. 도 3b에서와 같이 상기 n형 반도체층(300) 상에 활성층(400) 및 p형 반도체층(500)을 순차적으로 적층하여 형성한다.
즉, 상기 기판(100) 상에는 n형 반도체층이 성장되는데, 성장 장비는 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성할 수 있으며, 이러한 장비로 한정하지는 않는다.
또한, 상기 기판(100) 상에는 소정의 요철 패턴이 형성될 수 있다. 상기 기판(100)과 상기 n형 반도체층(300) 사이에는 다른 반도체층 예컨데, 버퍼층 및/또는 언도프드 반도체층이 형성될 수도 있으며, 이는 박막 성장 후 분리 또는 제거될 수도 있다.
실시예와 같은 수직형 반도체 발광소자에서는, 활성층(400) 및 p형 반도체층(500)의 일부를 식각할 필요가 없이 상기와 같은 방법으로 순차적으로 성장시켜 적층하면 된다.
도 3c를 참조하면, n형 반도체층(300), 활성층(400) 및 p형 반도체층(500)을 포함하는 기판(100)을 패터닝하여 관통홀(110)을 형성한다. 이때, 버퍼층(200)이 구비된 경우에도 상기 버퍼층(200)은 패터닝되지 않고 상기 기판(100)만이 패터닝된다. 상기 기판(100)을 패터닝하는 방법에는 ICP(inductively coupled plasma)--RIE(reaction-ion etching) 장비를 이용하여 건식 식각하는 방법 또는 황산과 인산의 혼합 용액으로 습식 식각하는 방법이 있다.
도 3d를 참조하면, 상기 관통홀(110) 및 상기 기판(100)의 하부에 제 2 금속층(900)을 형성할 수 있다. 일 실시예에서는, 상기 제 2 금속층(900)이 형성되지 않고, 바로 제 1 금속층(600)이 형성될 수도 있다. 상기 제 2 금속층(900)은 E-beam 증착기를 이용하여 은(Ag)을 증착하거나, 은(Ag) 페이스트를 도포한 후 소결하여 형성될 수 있다.
즉, 상기 제 2 금속층(900)은 반사율이 높은 물질로 형성될 수 있다. 따라서, 상기 제 2 금속층(900)은 활성층(400)으로부터 나온 빛이 상기 기판(100) 쪽으 로 향하여 상기 기판(100) 등과 같은 내부에서 손실되는 것을 방지할 수 있다. 즉, 상기 제 2 금속층(900)은 반사율이 높기 때문에, 활성층(400)에서 방출되어 상기 기판(100) 등의 내부에서 손실되는 광을 외부로 반사시켜셔, 외부 양자 효율을 극대화시킬 수 있다.
도 3e 및 도 3f를 참조하면, 상기 제 2 금속층(900)이 형성된 관통홀(110) 및 기판(100)의 하부에 제 1 금속층(600)을 형성할 수 있다. 상기 제 1 금속층(600)은 E-beam 증착기를 이용하여 구리(Cu)를 증착하거나, 구리(Cu)를 도금하여 형성될 수 있다. 상기 p형 반도체층(500)에 p형 전극(700)을 형성하고, 상기 제 1 금속층(600)에 n형 전극(800)을 형성한다.
즉, 상기 제 1 금속층(600)은 상기 관통홀(110)에 채워지고, 상기 기판(100)의 하부에도 형성된다. 상기 제 1 금속층(600)은 전기 전도성이 우수한 구리(Cu)를 사용할 수 있다.
따라서, 상기 제 1 금속층(600)을 통해 n형 전극(800)과 n형 반도체층(300)이 접촉하게 된다. 따라서, 상기 n형 전극(800)과 상기 n형 반도체층(300)은 전기적으로 접속된다.
결국, 종래와 같이 상기 기판(100)을 제거하지 않고서도, n형 반도체층(300)과 n형 전극(800)을 접촉시킬 수 있다. 즉, 상기 기판을 제거하기 위해, 공정이 복잡하고 많은 공정 비용과 고가의 장비가 필요하고, 이러한 기판의 제거 과정에서 주변 반도체층에 손상을 가져오는 레이저 리프트 오프(laser lift-off) 방법을 사용하지 않아도 된다.
따라서, 레이저 리프트 오프 기술에 의해 야기된 불량률을 감소하여 발광소자의 수율을 향상시킬 수 있다. 이로 인해, 수직형 반도체 발광소자의 생산성을 증가시킬 수 있다.
이상에서 본 발명에 대하여 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다.
예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1은 일 실시예에 따른 반도체 발광소자를 나타낸 단면도이다.
도 2는 다른 실시예에 따른 반도체 발광소자를 나타낸 단면도이다.
도 3a 내지 도 3f는 실시예에 따른 반도체 발광소자를 제조하는 방법을 나타낸 도면이다.

Claims (8)

  1. p형 반도체층;
    상기 p형 반도체층 하부에 배치되는 활성층;
    상기 활성층 하부에 배치되는 n형 반도체층;
    상기 n형 반도체층 하부에 배치되는 기판;
    상기 기판을 관통하여, 상기 n형 반도체층의 일부를 노출하는 관통홀; 및
    상기 관통홀 및 상기 기판의 하부에 배치되는 제 1 금속층을 포함하는 것을 특징으로 하는 반도체 발광소자.
  2. 제 1 항에 있어서,
    상기 기판은 사파이어 기판인 것을 특징으로 하는 반도체 발광소자.
  3. 제 1 항에 있어서,
    상기 제 1 금속층은 구리(Cu)로 이루어진 것을 특징으로 하는 반도체 발광소자.
  4. 제 1 항에 있어서,
    상기 관통홀 및 상기 기판의 하부와, 상기 제 1 금속층 사이에 개재되는 제 2 금속층을 더 포함하는 것을 특징으로 하는 반도체 발광소자.
  5. 제 4 항에 있어서,
    상기 제 2 금속층은 은(Ag)으로 이루어진 것을 특징으로 하는 반도체 발광소자.
  6. 제 1 항에 있어서,
    상기 활성층은 다중 양자 우물(multi-quantum well, MQW) 구조의 InGaN/GaN층으로 이루어진 것을 특징으로 하는 반도체 발광소자.
  7. 기판 상에 n형 반도체층을 형성하는 단계;
    상기 n형 반도체층 상에 활성층을 형성하는 단계;
    상기 활성층 상에 p형 반도체층을 형성하는 단계;
    상기 기판을 패터닝하여, 상기 n형 반도체층을 노출하는 관통홀을 형성하는 단계; 및
    상기 관통홀 및 상기 기판의 하부에 제 1 금속층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조방법.
  8. 제 7 항에 있어서,
    상기 제 1 금속층을 형성하는 단계 이전에, 상기 관통홀 및 상기 기판의 하부에 제 2 금속층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 발광 소자의 제조방법.
KR1020090127471A 2009-12-18 2009-12-18 반도체 발광소자 및 이의 제조방법 KR20110070609A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090127471A KR20110070609A (ko) 2009-12-18 2009-12-18 반도체 발광소자 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090127471A KR20110070609A (ko) 2009-12-18 2009-12-18 반도체 발광소자 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR20110070609A true KR20110070609A (ko) 2011-06-24

Family

ID=44402091

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090127471A KR20110070609A (ko) 2009-12-18 2009-12-18 반도체 발광소자 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR20110070609A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12009365B2 (en) 2020-09-07 2024-06-11 Samsung Display Co., Ltd. Display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12009365B2 (en) 2020-09-07 2024-06-11 Samsung Display Co., Ltd. Display device

Similar Documents

Publication Publication Date Title
JP5749325B2 (ja) 半導体発光素子
KR101081135B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
JP6199948B2 (ja) 発光素子、発光素子パッケージ
KR101007130B1 (ko) 발광소자 및 그 제조방법
CN101740600A (zh) 发光器件以及具有该发光器件的发光器件封装
JP5816243B2 (ja) 発光素子及び発光素子パッケージ
KR102175345B1 (ko) 발광소자 및 조명시스템
US9231165B2 (en) Light-emitting diode chip
EP2290709B1 (en) Semiconductor light-emitting device
CN102148318B (zh) 发光器件封装及其制造方法、以及照明***
US9178110B2 (en) Light-emitting device and method for manufacturing same
KR101014136B1 (ko) 반도체 발광소자 및 그 제조방법
KR102163956B1 (ko) 발광소자 및 조명시스템
KR20150010146A (ko) 발광소자 및 조명시스템
KR100648812B1 (ko) 질화 갈륨계 발광 다이오드 및 그 제조방법
KR100999695B1 (ko) 반도체 발광소자 및 그 제조방법
KR101628384B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR102200000B1 (ko) 발광소자 및 조명시스템
KR20110070609A (ko) 반도체 발광소자 및 이의 제조방법
KR101449032B1 (ko) 플립칩 구조의 그룹 3족 질화물계 반도체 발광다이오드소자 및 이의 제조 방법
KR102489464B1 (ko) 발광 소자 및 이의 제조 방법
KR102445539B1 (ko) 발광소자 및 조명장치
KR102507444B1 (ko) 발광소자 및 이를 포함하는 디스플레이 장치
KR20150061844A (ko) 발광소자 및 조명장치
KR102181429B1 (ko) 발광소자 및 조명시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application