KR20110065564A - 표시 장치용 Ａｌ 합금막, 표시 장치 및 스퍼터링 타깃 - Google Patents

표시 장치용 Ａｌ 합금막, 표시 장치 및 스퍼터링 타깃 Download PDF

Info

Publication number
KR20110065564A
KR20110065564A KR1020117010296A KR20117010296A KR20110065564A KR 20110065564 A KR20110065564 A KR 20110065564A KR 1020117010296 A KR1020117010296 A KR 1020117010296A KR 20117010296 A KR20117010296 A KR 20117010296A KR 20110065564 A KR20110065564 A KR 20110065564A
Authority
KR
South Korea
Prior art keywords
atomic
alloy film
group
film
alloy
Prior art date
Application number
KR1020117010296A
Other languages
English (en)
Inventor
아끼라 난부
히로시 고오또오
아야 미끼
히로유끼 오꾸노
준이찌 나까이
도모야 기시
도시아끼 다까기
시게노부 난바
마모루 나가오
노부히로 고바야시
Original Assignee
가부시키가이샤 고베 세이코쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2008284893A external-priority patent/JP5357515B2/ja
Priority claimed from JP2009004687A external-priority patent/JP5368806B2/ja
Application filed by 가부시키가이샤 고베 세이코쇼 filed Critical 가부시키가이샤 고베 세이코쇼
Publication of KR20110065564A publication Critical patent/KR20110065564A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219—Aluminium alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12014—All metal or with adjacent metals having metal particles

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

본 발명은, 표시 디바이스에 사용되는 박막 트랜지스터 기판의 배선 구조에 있어서, Al 합금막과 투명 화소 전극을 직접 콘택트시킬 수 있는 동시에, 박막 트랜지스터의 제조 프로세스 중에 사용되는 아민계 박리액에 대한 부식성을 개선할 수 있는 Al 합금막을 개발하고, 그것을 구비한 표시 디바이스를 제공한다. 본 발명은, 표시 장치의 기판 상에서, 투명 도전막과 직접 접속되는 Al 합금막이며, 상기 Al 합금막이, Ge를 0.05 내지 2.0원자％ 및 원소군 X(Ni, Ag, Co, Zn, Cu)로부터 선택되는 적어도 1종의 원소를 포함하는 동시에, 희토류 원소로 이루어지는 원소군 Q로부터 선택되는 적어도 1종의 원소를 0.02 내지 2원자％ 포함하고, 또한 상기 Al 합금막 중에, Ge 함유 석출물 및/또는 Ge 농화부가 존재하는 표시 장치용 Al 합금막 및 상기 Al 합금막을 구비한 표시 장치에 관한 것이다.

Description

표시 장치용 Ａｌ 합금막, 표시 장치 및 스퍼터링 타깃{Al ALLOY FILM FOR DISPLAY DEVICE, DISPLAY DEVICE AND SPUTTERING TARGET}
본 발명은, 표시 장치용 Al 합금막, 표시 장치 및 스퍼터링 타깃에 관한 것이다.
소형의 휴대 전화로부터, 30인치를 초과하는 대형의 텔레비전에 이르기까지 여러 분야에 사용되는 액정 표시 장치는, 박막 트랜지스터(Thin Film Transistor, 이하「TFT」라 함)를 스위칭 소자로 하고, 투명 화소 전극과, 게이트 배선 및 소스-드레인 배선 등의 배선부와, 비정질 실리콘(a-Si)이나 다결정 실리콘(p-Si) 등의 반도체층을 구비한 TFT 기판과, TFT 기판에 대해 소정의 간격을 두고 대항 배치되어 공통 전극을 구비한 대향 기판과, TFT 기판과 대향 기판 사이에 충전된 액정층으로 구성되어 있다.
TFT 기판에 있어서, 게이트 배선이나 소스-드레인 배선 등의 배선 재료에는, 전기 저항이 작고, 미세 가공이 용이한 등의 이유에 의해, 순(純)Al 또는 Al-Nd 등의 Al 합금(이하, 이들을 통합하여 Al계 합금이라 하는 경우가 있음)이 범용되고 있다. 종래의 TFT 기판에 있어서는, Al계 합금 배선과 투명 화소 전극 사이에는, Mo, Cr, Ti, W 등의 고융점 금속으로 이루어지는 배리어 메탈층이 통상 설치되어 있었다. 이와 같이, 배리어 메탈층을 개재시켜 Al계 합금 배선을 접속하는 이유는, 내열성의 확보나, Al계 합금 배선을 투명 화소 전극과 직접 접속하면, 접속 저항(콘택트 저항)이 상승하여, 화면의 표시 품위가 저하되므로, 그 경우의 전기 전도성 확보를 위해서이다. 즉, 투명 화소 전극에 직접 접속하는 배선을 구성하는 Al은 매우 산화되기 쉬워, 액정 디스플레이의 성막 과정에서 발생하는 산소나 성막시에 첨가하는 산소 등에 의해, Al계 합금 배선과 투명 화소 전극의 계면에 Al 산화물의 절연층이 생성되기 때문이다. 또한, 투명 화소 전극을 구성하는 ITO 등의 투명 도전막은 도전성의 금속 산화물이지만, 상기한 바와 같이 하여 생성된 Al 산화물층에 의해 전기적인 오믹 접속을 행할 수 없다.
그러나 배리어 메탈층을 갖는 적층 구조의 배선을 형성하기 위해서는, 클러스터툴식 스퍼터 장치 등을 사용하여, 복수회에 나누어 배선을 증착하여 적층 구조를 형성할 필요가 있는, 예를 들어 게이트 전극이나 소스 전극, 또한 드레인 전극의 형성에 필요한 성막용 스퍼터 장치에 더하여, 배리어 메탈 형성용 성막 챔버를 여분으로 장비해야 한다. 액정 디스플레이의 대량 생산에 수반하여 저비용화가 진행됨에 따라, 배리어 메탈층의 형성에 수반되는 제조 비용의 상승이나 생산성의 저하는 경시할 수 없게 되어 있다. 또한 이종(異種) 금속을 적층한다고 하는 구조 때문에, 에칭률차나 전위차에 의해, 배선 패터닝시에 양호한 테이퍼 형상을 형성하는 것이 어렵다고 하는 과제가 있었다.
또한, 배선 재료는 액정 표시 장치의 제조 공정에서 열이력을 받으므로, 내열성이 요구된다. 어레이 기판의 구조는 박막의 적층 구조로 이루어져 있고, 배선을 형성한 후에는 CVD나 열처리에 의해 300℃ 전후의 열이 가해진다. 예를 들어, Al의 융점은 660℃이지만, 글래스 기판과 금속의 열팽창률이 다르므로, 열이력을 받으면, 금속 박막(배선 재료)과 글래스 기판 사이에 스트레스가 발생하고, 이것이 드라이빙 포스로 되어 금속 원소가 확산되어, 힐록이나 보이드 등의 소성 변형이 발생된다. 힐록이나 보이드가 발생하면, 수율이 낮아지므로, 배선 재료에는 300℃에서 소성 변형되지 않는 것이 요구된다.
따라서, 배리어 메탈층의 형성을 생략할 수 있어, Al계 합금 배선을 투명 화소 전극에 직접 접속하는 것이 가능한 전극 재료나 제조 방법이 제안되어 있다.
예를 들어, 본원 출원인은, 배리어 메탈층의 생략을 가능하게 하는 동시에, 공정수를 증가시키는 일 없이 간략화하고, Al계 합금 배선을 투명 화소 전극에 대해 직접 또한 확실하게 접속할 수 있는 다이렉트 콘택트 기술을 개시하고 있다(특허 문헌 1 내지 4). 상세하게는, 이들 기술에 있어서, Al 합금막 중에 분산된 합금 원소 유래의 석출물을 통해, ITO나 IZO 등의 투명 도전막과 알루미늄 합금막 계면에서의 전기 전도성을 확보하는 것이 개시되어 있다. 보다 상세하게는, 특허 문헌 1에는, 양호한 내열성을 나타내면서, 낮은 열처리 온도에서도 충분히 낮은 전기 저항을 나타내는 Al 합금이 개시되어 있다. 상세하게는, Ni, Ag, Zn, Cu 및 Ge로 이루어지는 군으로부터 선택되는 적어도 1종의 원소(이하,「α 성분」이라 함) 및 Mg, Cr, Mn, Ru, Rh, Pd, Ir, Pt, La, Ce, Pr, Gd, Tb, Sm, Eu, Ho, Er, Tm, Yb, Lu 및 Dy로 이루어지는 군으로부터 선택되는 적어도 1종의 원소(이하「X 성분」이라 함)를 함유하는 Al-α-X 합금으로 이루어지는 Al 합금막을 개시하고 있다. 상기 Al 합금막을 박막 트랜지스터 기판에 사용하면, 배리어 메탈층의 생략이 가능해지는 동시에, 공정수를 증가시키는 일 없이, Al 합금막과 도전성 산화막으로 이루어지는 투명 화소 전극을 직접 또한 확실하게 접촉할 수 있다고 되어 있다. 또한, Al 합금막에 대해, 예를 들어 약 100℃ 이상 300℃ 이하의 낮은 열처리 온도를 적용한 경우라도, 전기 저항의 저감과 우수한 내열성을 달성할 수 있다고 되어 있다. 또한 특허 문헌 3에는, 투명 전극층 혹은 반도체층과 직접 접합된 구조를 갖는 표시 디바이스의 배선 재료로서, Al-Ni 합금에, 소정량의 붕소(B)를 함유시킨 것을 사용하면, 직접 접합하였을 때의 콘택트 저항치의 증가나 접합 불량이 발생하지 않는다는 취지가 기재되어 있다.
또한 특허 문헌 5에는, 탄소를 함유한 알루미늄 합금 박막에 있어서, 니켈, 코발트, 철 중 적어도 1종 이상의 원소를 0.5 내지 7.0at％ 함유시킴으로써, ITO막과 동일한 정도의 전극 전위를 갖고, 실리콘이 확산되는 일 없이, 비저항이 낮고, 내열성이 우수한 알루미늄 합금 박막을 실현할 수 있는 것이 개시되어 있다.
또한, 특허 문헌 6에는, 합금 성분으로서, Au, Ag, Zn, Cu, Ni, Sr, Ge, Sm, 및 Bi로 이루어지는 군으로부터 선택되는 적어도 1종을 0.1 내지 6원자％ 포함하는 Al 합금이 개시되어 있다. Al계 합금 배선에 상기 Al 합금으로 이루어지는 것을 사용하면, 이들 합금 성분 중 적어도 일부가 당해 Al계 합금 배선과 투명 화소 전극의 계면에서 석출물 또는 농화층으로서 존재함으로써, 배리어 메탈층을 생략해도 투명 화소 전극과의 접촉 저항을 저감시킬 수 있다.
또한, 특허 문헌 1 및 6에는, Al계 합금 배선을 투명 화소 전극에 직접 접속하였다고 해도 콘택트 저항이 낮고, Al계 합금 배선 자체의 전기 저항도 작고, 바람직하게는 내열성이나 내식성도 우수한 다이렉트 콘택트 기술이 제안되어 있다. 이들 특허 문헌에는, Ni, Ag, Zn, Co 등의 원소를 소정량 첨가함으로써, 투명 화소 전극과의 콘택트 저항이 낮고, 또한 배선 자체의 전기 저항도 낮게 억제되는 것이 기재되어 있다. 또한, 내열성에 대해서는, La, Nd, Gd, Dy 등의 희토류 원소의 첨가에 의해 개선되는 것이 기재되어 있다. 또한, 각종 실시 형태 중에는, 알칼리 현상액에 대한 내식성이나, 현상 후의 알칼리 세정에 대한 내식성 등도 개량할 수 있는 것이 기재되어 있다.
일본 특허 출원 공개 제2006-261636호 공보 일본 특허 출원 공개 제2007-142356호 공보 일본 특허 출원 공개 제2007-186779호 공보 일본 특허 출원 공개 제2008-124499호 공보 일본 특허 출원 공개 제2003-89864호 공보 일본 특허 출원 공개 제2004-214606호 공보
상기 특허 문헌 1 내지 4에 개시되는 바와 같이, 순Al에 합금 원소를 첨가함으로써, 투명 도전막/Al 합금막 사이의 전기 전도 특성(ITO 다이렉트 콘택트성) 등을 확보할 수 있는 등 순Al에서는 볼 수 없었던 각종 기능이 부여된다.
그러나 상기 인용 문헌 1 내지 4에 개시되는 바와 같이 배리어 메탈층이 생략되는 경우, Al 합금막에는 보다 우수한 내식성의 겸비도 요구되고 있다. 특히, TFT 기판의 제조 공정에서는 복수의 습식 프로세스를 통과하지만, Al보다도 불활성인 금속을 첨가하면, 갈바닉 부식의 문제가 나타나, 내식성이 열화되어 버린다. 예를 들어, 포토리소그래피의 공정에서 형성한 포토레지스트(수지)를 박리하는 세정 공정에서는, 아민류를 포함하는 유기 박리액을 사용하여 연속적으로 수세가 행해지고 있다. 그런데 아민류와 물이 혼합되면 알칼리성 용액으로 되므로, 단시간에 Al을 부식시켜 버린다고 하는 문제가 발생한다. 그런데 Al 합금은, 박리 세정 공정을 통과하는 것보다 이전에 CVD 공정을 거침으로써 열이력을 받고 있다. 이 열이력의 과정에서 Al 매트릭스 중에는 합금 성분이 석출물을 형성한다. 그런데, 이 석출물과 Al 사이에는 큰 전위차가 있으므로, 박리액에 포함되는 아민류가 물과 접촉된 순간에 상기 갈바닉 부식에 의해 알칼리 부식이 진행되고, 전기 화학적으로 활성인 Al이 이온화되어 용출되어, 피트 형상의 공식(孔食)(흑점, 검은 점 형상의 에칭 자국)이 형성되어 버리는 경우가 있다. 이 검은 점 형상의 에칭 자국은 ITO막/Al 합금막 계면의 전도 특성에 악영향을 미치는 것은 아니지만, TFT 기판 제조 프로세스 중의 검사 공정에서 불량이라 판정될 우려가 있어, 결과적으로 수율의 저하를 초래할 우려가 있다.
상기 특허 문헌 1 내지 4에서는, 상기 피트 형상의 공식에 착안하여 그 발생을 억제하는 석출물 형상의 제어까지는 충분히 검토되어 있지 않아, 결과적으로 상기 검사 공정에 있어서의 수율을 확실하게 높이려고 하는 인식을 갖는 것은 아니다.
본 발명은 이러한 사정에 착안하여 이루어진 것이며, 그 목적은 종래와 같이 배리어 메탈층을 생략하고 투명 화소 전극과 직접 접속시킨 경우의 저콘택트 저항을 확보하는 것을 전제로, 표시 장치의 제조 과정에서 사용되는 박리액에 대해 높은 내성을 나타내고, 또한 우수한 내열성도 겸비할 수 있는 표시 장치용 Al 합금막을 제공하는 데 있다.
또한, 상기한 바와 같이 순Al에 합금 원소를 첨가함으로써, 순Al에서는 볼 수 없었던 각종 기능이 부여되지만, 투명 화소 전극과 직접 접속시키기 위해, 상기 석출물 등을 석출시킨 경우에, 상기 석출물이 현저하게 조대해져, 상기 조대한 석출물에 기인하여 표시 장치의 제조 후에 흑점이 발생할 수 있는 경우가 있다. 따라서, 상기 조대한 석출물의 석출을 대신하는 기술에 의해, 저콘택트 저항을 충분하고 또한 확실하게 달성하는 것이 요구되고 있다. 본 발명은 이러한 사정에 착안하여 이루어진 것이며, 그 다른 목적은, 배리어 메탈층을 생략하고 투명 화소 전극과 직접 접속시킨 경우에도 저콘택트 저항을 충분하고 또한 확실하게 나타내는 표시 장치용 Al 합금막을 제공하는 데 있다.
본 발명의 다른 목적은, 배리어 메탈층을 생략하고 투명 화소 전극과 직접 접속시킨 경우에 낮은 콘택트 저항을 나타내는 동시에, 막 자체의 전기 저항이 작고, 바람직하게는 내열성이나 내식성도 우수한 표시 장치용 Al 합금막 및 표시 장치를 제공하는 데 있다.
본 발명의 요지를 이하에 나타낸다.
[1] 표시 장치의 기판 상에서, 투명 도전막과 직접 접속되는 Al 합금막이며,
상기 Al 합금막은,
Ge를 0.05 내지 2.0원자％, 및
원소군 X(Ni, Ag, Co, Zn, Cu)로부터 선택되는 적어도 1종의 원소를 포함하는 동시에,
희토류 원소로 이루어지는 원소군 Q로부터 선택되는 적어도 1종의 원소를 0.02 내지 2원자％ 포함하고, 또한,
상기 Al 합금막 중에, Ge 함유 석출물 및 Ge 농화부 중 적어도 하나가 존재하는 표시 장치용 Al 합금막.
[2] 상기 Al 합금막은,
Ge를 0.05 내지 1.0원자％, 및
상기 원소군 X 중 Ni, Ag, Co 및 Zn으로부터 선택되는 적어도 1종을 0.03 내지 2.0원자％ 포함하는 동시에,
상기 원소군 Q 중 희토류 원소 중 적어도 1종을 0.05 내지 0.5원자％ 함유하고, 또한,
상기 Al 합금막 중에, 긴 직경 20㎚ 이상의 Ge 함유 석출물이 100㎛2당 50개 이상 존재하는 [1]에 기재된 표시 장치용 Al 합금막.
[3] 상기 희토류 원소는, Nd, Gd, La, Y, Ce, Pr 및 Dy로 이루어지는 것인 [2]에 기재된 표시 장치용 Al 합금막.
[4] 상기 원소군 X 중 Cu를 0.1 내지 0.5원자％ 더 포함하는 [2] 또는 [3]에 기재된 표시 장치용 Al 합금막.
[5] 상기 원소군 X로부터 선택되는 적어도 1종의 원소(X군 원소)(원자％)와 상기 원소군 Q로부터 선택되는 적어도 1종의 원소(Q군 원소)(원자％)의 비(X군 원소/Q군 원소)가, 0.1 초과 7 이하인 [2] 내지 [4] 중 어느 하나에 기재된 표시 장치용 Al 합금막.
[6] Ge를 0.3 내지 0.7원자％ 함유하는 [2] 내지 [5] 중 어느 하나에 기재된 표시 장치용 Al 합금막.
[7] 상기 Al 합금막 중에 존재하는 Ge 함유 석출물이, 상기 투명 도전막과 직접 접속되어 있는 [1] 내지 [6] 중 어느 하나에 기재된 표시 장치용 Al 합금막.
[8] 상기 Al 합금막은,
Ge를 0.2 내지 2.0원자％, 및
원소군 X 중 Ni, Co 및 Cu로부터 선택되는 적어도 1종의 원소를 포함하는 동시에, 희토류 원소로 이루어지는 원소군 Q로부터 선택되는 적어도 1종의 원소를 0.02 내지 1원자％ 포함하고, 또한,
입경이 100㎚를 초과하는 석출물이 10-6㎠당 1개 이하인 [1]에 기재된 표시 장치용 Al 합금막.
[9] 상기 원소군 X 중 적어도 1종의 원소를 0.02 내지 0.5원자％ 포함하는 [8]에 기재된 표시 장치용 Al 합금막.
[10] 상기 원소군 X의 원소의 함유량이, 하기 화학식 1을 만족시키는 [8] 또는 [9]에 기재된 표시 장치용 Al 합금막.
[화학식 1]
Figure pct00001
[화학식 1 중, Ni, Co, Cu는, Al 합금막에 포함되는 각 원소의 함유량(단위는 원자％)을 나타냄]
[11] 상기 Al 합금막은,
Ge를 0.1 내지 2원자％, 및
원소군 X 중 Ni 및 Co로 이루어지는 군으로부터 선택되는 적어도 1종의 원소를 0.1 내지 2원자％ 함유하는 동시에,
알루미늄 매트릭스 결정입계의 Ge 농도(원자％)가, 상기 Al 합금막의 Ge 농도(원자％)의 1.8배 초과인 Ge 농화부가 존재하는 [1]에 기재된 표시 장치용 Al 합금막.
[12] Ge/(Ni＋Co)의 비가 1.2 이상인 [11]에 기재된 표시 장치용 Al 합금막.
[13] 원소군 X 중 Cu를 더 함유하고, 그 함유량이 0.1 내지 6원자％인 [11] 또는 [12]에 기재된 표시 장치용 Al 합금막.
[14] Cu/(Ni＋Co)의 비가 0.5 이하인 [13]에 기재된 표시 장치용 Al 합금막.
[15] [1] 내지 [14] 중 어느 하나에 기재된 표시 장치용 Al 합금막을 포함하는 박막 트랜지스터를 구비하는 표시 장치.
[16] 표시 장치의 기판 상에서, 투명 도전막과 직접 접속되는 Al 합금막의 형성에 사용되는 스퍼터링 타깃이며,
상기 스퍼터링 타깃은,
Ge를 0.05 내지 2.0원자％, 및
원소군 X(Ni, Ag, Co, Zn, Cu)로부터 선택되는 적어도 1종의 원소를 포함하는 동시에,
희토류 원소로 이루어지는 원소군 Q로부터 선택되는 적어도 1종의 원소를 0.02 내지 2원자％ 포함하고,
잔량부가 Al 및 불가피 불순물인 것을 특징으로 하는 스퍼터링 타깃.
[17] Ge를 0.05 내지 1.0원자％, 및
상기 원소군 X 중 Ni, Ag, Co 및 Zn으로부터 선택되는 적어도 1종을 0.03 내지 2.0원자％ 포함하는 동시에,
상기 원소군 Q 중 희토류 원소 중 적어도 1종을 0.05 내지 0.5원자％ 함유하는 [16]에 기재된 스퍼터링 타깃.
[18] 상기 원소군 X 중 Cu를 0.1 내지 0.5원자％ 더 포함하는 [17]에 기재된 스퍼터링 타깃.
[19] 상기 원소군 X로부터 선택되는 적어도 1종의 원소(X군 원소)(원자％)와 상기 원소군 Q로부터 선택되는 적어도 1종의 원소(Q군 원소)(원자％)의 비(X군 원소/Q군 원소)가, 0.1 초과 7 이하인 [16]에 기재된 스퍼터링 타깃.
본 발명에 따르면, 배리어 메탈층을 개재시키지 않고, Al 합금막을 투명 화소 전극(투명 도전막, 산화물 도전막)과 직접 접속할 수 있고, 또한 콘택트 저항을 충분하고 또한 확실하게 저감할 수 있다. 또한, 내식성(박리액 내성)이 우수한 표시 장치용 Al 합금막을 제공할 수 있다. 또한 우수한 내열성도 겸비한 표시 장치용 Al 합금막을 제공할 수 있다. 또한, 본 발명의 Al 합금막을 표시 장치에 적용하면, 상기 배리어 메탈층을 생략할 수 있다. 따라서 본 발명의 Al 합금막을 사용하면, 생산성이 우수하고, 저렴하고 또한 고성능의 표시 장치를 얻을 수 있다.
도 1은 비정질 실리콘 TFT 기판이 적용되는 대표적인 액정 디스플레이의 구성을 도시하는 개략 단면 확대 설명도이다.
도 2는 본 발명의 제1 실시 형태에 관한 TFT 기판의 구성을 도시하는 개략 단면 설명도이다.
도 3은 도 2에 도시한 TFT 기판의 제조 공정의 일례를, 순서를 따라 도시하는 설명도이다.
도 4는 도 2에 도시한 TFT 기판의 제조 공정의 일례를, 순서를 따라 도시하는 설명도이다.
도 5는 도 2에 도시한 TFT 기판의 제조 공정의 일례를, 순서를 따라 도시하는 설명도이다.
도 6은 도 2에 도시한 TFT 기판의 제조 공정의 일례를, 순서를 따라 도시하는 설명도이다.
도 7은 도 2에 도시한 TFT 기판의 제조 공정의 일례를, 순서를 따라 도시하는 설명도이다.
도 8은 도 2에 도시한 TFT 기판의 제조 공정의 일례를, 순서를 따라 도시하는 설명도이다.
도 9는 도 2에 도시한 TFT 기판의 제조 공정의 일례를, 순서를 따라 도시하는 설명도이다.
도 10은 도 2에 도시한 TFT 기판의 제조 공정의 일례를, 순서를 따라 도시하는 설명도이다.
도 11은 본 발명의 제2 실시 형태에 관한 TFT 기판의 구성을 도시하는 개략 단면 설명도이다.
도 12는 도 11에 도시한 TFT 기판의 제조 공정의 일례를, 순서를 따라 도시하는 설명도이다.
도 13은 도 11에 도시한 TFT 기판의 제조 공정의 일례를, 순서를 따라 도시하는 설명도이다.
도 14는 도 11에 도시한 TFT 기판의 제조 공정의 일례를, 순서를 따라 도시하는 설명도이다.
도 15는 도 11에 도시한 TFT 기판의 제조 공정의 일례를, 순서를 따라 도시하는 설명도이다.
도 16은 도 11에 도시한 TFT 기판의 제조 공정의 일례를, 순서를 따라 도시하는 설명도이다.
도 17은 도 11에 도시한 TFT 기판의 제조 공정의 일례를, 순서를 따라 도시하는 설명도이다.
도 18은 도 11에 도시한 TFT 기판의 제조 공정의 일례를, 순서를 따라 도시하는 설명도이다.
도 19는 제1 실시예에 있어서의 Al-0.2원자％Ni-0.35원자％La 합금막의 SEM 관찰 사진이다.
도 20은 제1 실시예에 있어서의 Al-0.5원자％Ge-0.02원자％Sn-0.2원자％La 합금막의 SEM 관찰 사진이다.
도 21은 제1 실시예에 있어서의 Al-0.5원자％Ge-0.1원자％Ni-0.2원자％La 합금막의 SEM 관찰 사진이다.
도 22는 제1 실시예에 있어서의 Al-0.2원자％Ni-0.35원자％La 합금막의 광학 현미경 관찰 사진이다.
도 23은 제1 실시예에 있어서의 Al-0.5원자％Ge-0.02원자％Sn-0.2원자％La의 광학 현미경 관찰 사진이다.
도 24는 제1 실시예에 있어서의 Al-0.5원자％Ge-0.1원자％Ni-0.2원자％La 합금막의 광학 현미경 관찰 사진이다.
도 25는 제2 실시예에서 형성한 전극 패턴을 도시하는 도면이다.
도 26은 제2 실시예에 있어서의 No.5의 TEM 관찰 사진이다.
도 27은 제2 실시예에 있어서의 No.14의 TEM 관찰 사진이다.
도 28은 표 4의 No.3에 있어서의 Ge 농도 프로파일을 나타내는 그래프이다.
도 29는 제3 실시예에 있어서의 알루미늄 매트릭스 결정입계의 Ge 농도의 측정 개소 근방을 나타낸 TEM 관찰 사진이다.
도 30은 제3 실시예에 있어서 Al 합금막과 투명 화소 전극의 다이렉트 콘택트 저항의 측정에 사용한 켈빈 패턴(TEG 패턴)을 도시하는 도면이다.
이하, 본 발명에 대해 상세하게 설명한다.
또한, 이하에 기재하는 구성 요건의 설명은 본 발명의 실시 형태의 일례(대표예)이며, 이들의 내용에 특정되는 것은 아니다.
본 발명은, 표시 장치의 기판 상에서, 투명 도전막과 직접 접속되는 Al 합금막이며, 상기 Al 합금막은, Ge를 0.05 내지 2.0원자％ 및 원소군 X(Ni, Ag, Co, Zn, Cu)로부터 선택되는 적어도 1종의 원소를 포함하는 동시에, 희토류 원소로 이루어지는 원소군 Q로부터 선택되는 적어도 1종의 원소를 0.02 내지 2원자％ 포함하고, 또한 상기 Al 합금막 중에, Ge 함유 석출물 및/또는 Ge 농화부가 존재하는 표시 장치용 Al 합금막에 관한 것이다.
여기서, Ge 농화부라 함은, Al 합금막의 Ge 농도에 대한 알루미늄 매트릭스 결정입계의 Ge 농도가 소정 비율 이상으로 높은 부분을 의미한다.
본 발명의 표시 장치용 Al 합금막에 있어서, 바람직한 제1 형태로서, 상기 Al 합금막이, Ge를 0.05 내지 1.0원자％ 및 상기 원소군 X 중 Ni, Ag, Co 및 Zn으로부터 선택되는 적어도 1종을 0.03 내지 2.0원자％ 포함하는 동시에, 상기 원소군 Q 중 희토류 원소 중 적어도 1종을 0.05 내지 0.5원자％ 함유하고, 또한 상기 Al 합금막 중에, 긴 직경 20㎚ 이상의 Ge 함유 석출물이 100㎛2당 50개 이상 존재하는 표시 장치용 Al 합금막을 들 수 있다.
또한, 바람직한 제2 형태로서, 상기 Al 합금막이, Ge를 0.2 내지 2.0원자％ 및 원소군 X 중 Ni, Co 및 Cu로부터 선택되는 적어도 1종의 원소를 포함하는 동시에, 희토류 원소로 이루어지는 원소군 Q로부터 선택되는 적어도 1종의 원소를 0.02 내지 1원자％ 포함하고, 또한 입경이 100㎚를 초과하는 석출물이 10-6㎠당 1개 이하인 표시 장치용 Al 합금막을 들 수 있다.
또한, 바람직한 제3 형태로서, 상기 Al 합금막이, Ge를 0.1 내지 2원자％ 및 원소군 X 중 Ni 및 Co로 이루어지는 군으로부터 선택되는 적어도 1종의 원소를 0.1 내지 2원자％ 함유하는 동시에, 알루미늄 매트릭스 결정입계의 Ge 농도(원자％)가, 상기 Al 합금막의 Ge 농도(원자％)의 1.8배 초과인 Ge 농화부가 존재하는 표시 장치용 Al 합금막을 들 수 있다.
우선, 상기 바람직한 제1 형태에 대해 상세하게 설명한다.
본 발명자들은, 배리어 메탈층을 생략하고 투명 화소 전극과 직접 접속시킨 경우에, 저콘택트 저항을 충분하고 또한 확실하게 나타내는 표시 장치용 Al 합금막을 실현하는 것을 목적으로, Al에 첨가하는 합금 원소와, 상기 합금 원소를 포함하는 석출물의 형태가 콘택트 저항에 미치는 영향에 대해 검토하였다. 지금까지도, 예를 들어 특허 문헌 6에도 기재되어 있는 바와 같이, Al에 첨가한 합금 원소를 포함하는 석출물을, 투명 화소 전극과의 콘택트 계면에 석출시키면, 상기 석출물을 통해 전기가 흐르기 쉬워져, 저콘택트 저항화를 도모할 수 있다고 생각되어 왔다. 그러나 예를 들어 Al-Ni 석출물 등과 같이 석출물의 종류에 따라서는 현저하게 조대해져, 제조 공정에서 사용되는 박리액에 의해 부식되어, 흑점이 발생하는 경우가 있다. 또한 석출물이 지나치게 작으면, 콘택트 저항 저감에의 기여는 작고, 콘택트 에칭이나 세정의 공정에서 제거되어 버리는 것도 생각된다.
이러한 관점에서, 상기 Al-Ni 등의 석출물을 대신하는 바람직한 형태의 석출물에 대해 검토를 행한 바, Ge 함유 석출물이, 현저하게 조대해지는 일 없이(따라서, 상기 흑점의 원인으로 되기 어렵고), 또한 저콘택트 저항에 유효하게 작용하는 것을 발견하고, 또한 긴 직경 20㎚ 이상의 Ge 함유 석출물을 수많이 존재시키면, 저콘택트 저항을 확실하게 실현할 수 있으므로 바람직한 것을 알 수 있었다.
상기 Al-Ni 등의 석출물보다도 작은 Ge 함유 석출물이, 저콘택트 저항의 실현에 유효한 이유는 충분히 명백한 것은 아니지만, 후술하는 실시예의 결과로부터, Al 합금막과 투명 화소 전극의 계면에, 상기 긴 직경 20㎚ 이상의 Ge 함유 석출물을 수많이 존재시킴으로써 Al 합금막과 투명 화소 전극(예를 들어, ITO) 사이에서, Ge 함유 석출물을 통해 대부분의 콘택트 전류가 흘러, 콘택트 저항을 낮게 억제할 수 있는 것이라고 생각된다. 후술하는 성분 조성의 Al 합금막에 있어서의 상기 Ge 함유 석출물로서는, Al-(Ni, Ag, Co 및 Zn으로 이루어지는 군으로부터 선택되는 적어도 1종)-Ge, Al-Ge-희토류 원소(Q군 원소), (Ni, Ag, Co 및 Zn으로 이루어지는 군으로부터 선택되는 적어도 1종)-Ge-Q군 원소, Ge-Q군 원소 등을 들 수 있다.
상기 석출물의 긴 직경은 20㎚ 이상이면 되고, Ge 함유 석출물에 대해, 그 상한은 특별히 상관없지만, 조업상의 관점에서, Ge 함유 석출물의 긴 직경의 최대치는 150㎚ 정도로 된다. 또한, 충분한 저콘택트를 도모하기 위해서는, 상기 긴 직경 20㎚ 이상의 Ge 함유 석출물을 100㎛2당 50개 이상 존재시키는 것이 바람직하다. 바람직하게는 100㎛2당 100개 이상이고, 보다 바람직하게는 100㎛2당 500개 이상이다.
또한, 상기 Ge 함유 석출물의 긴 직경 및 밀도의 측정 방법은, 후술하는 실시예에 나타내는 바와 같다.
본 발명에서는, 상기 형태의 Ge 함유 석출물을 용이하게 석출시키는 동시에, 내열성도 우수한 Al 합금막을 얻기 위해, 상기 Al 합금막의 성분 조성에 대해 검토하였다. 이하, 상기 바람직한 제1 형태에서 상기 성분 조성을 규정한 이유에 대해 상세하게 서술한다.
본 발명의 Al 합금막은, 상기한 바와 같이, Ge 함유 석출물이 존재하는 것이고, Al 합금막 중의 합금 원소로서, Ge를 0.05 내지 1.0원자％(at％) 포함하는 것이 바람직하다. 상기 Ge 함유 석출물을 일정량 이상 확보하기 위해서는, Ge를 0.05원자％ 이상 함유시킬 필요가 있다. 바람직하게는 0.1원자％ 이상, 보다 바람직하게는 0.3원자％ 이상이다. 한편, Ge량이 지나치게 많으면 배선으로서의 전기 저항이 증가하므로, Ge량의 상한은 1.0원자％로 하는 것이 바람직하다. 바람직하게는 Ge량을 0.7원자％ 이하, 보다 바람직하게는 0.5원자％ 이하로 한다.
본 발명의 Al 합금막은, 상기 Ge와 함께, Ni, Ag, Co 및 Zn으로 이루어지는 군으로부터 선택되는 적어도 1종(X군 원소)을 0.03 내지 2.0원자％ 포함하는 것이 바람직하다. 이와 같이 규정량의 X군 원소과 Ge를 아울러 함유시킴으로써, 20㎚ 이상으로 비교적 큰 Ge 함유 석출물을 용이하게 확보할 수 있어, 콘택트 저항을 낮게 억제할 수 있다.
상기 X군 원소에 의한 이들의 작용 효과를 충분히 발휘시키기 위해서는, X군 원소의 함유량을 0.03원자％ 이상으로 하는 것이 바람직하다. 바람직하게는 0.05원자％ 이상, 보다 바람직하게는 0.1원자％ 이상이다. 그러나 X군 원소의 함유량이 과잉으로 되면, Al 합금막 자체의 전기 저항이 높아지는데다가, Al-X군 원소계 석출물(예를 들어, Al3Ni)이 다량으로 석출되어 버려, Al 합금막의 내식성이 열화될 우려가 있다. 즉, Al-X군 원소계 석출물은 Al 매트릭스와의 전위차가 크기 때문에, 예를 들어 포토레지스트(수지)를 박리하는 세정 처리에 있어서, 유기 박리액의 성분인 아민류가 물과 접촉한 순간에 갈바닉 부식이 발생하게 된다. 이 경우, 전기 화학적으로 활성인 Al이 이온화되어 용출되고, 피트 형상의 공식(흑점)이 형성되어 투명 도전막(ITO막)이 불연속으로 되어 버려, 외관 검사에서 결함으로서 인식되는 경우가 있어, 수율의 저하를 초래한다. 이러한 관점에서, 본 발명에서는 X군 원소의 함유량의 상한을 2.0원자％로 한다. 바람직하게는 0.6원자％ 이하, 보다 바람직하게는 0.3원자％ 이하이다.
본 발명에서는, 내열성 및 내식성을 높이기 위해, 원소군 Q 중 희토류 원소군(바람직하게는, Nd, Gd, La, Y, Ce, Pr, Dy ; 보다 바람직하게는, Nd, La)으로부터 선택되는 적어도 1종의 원소(Q군 원소)도 함유시킨다.
Al 합금막이 형성된 기판은, 그 후, CVD법 등에 의해 질화실리콘막(보호막)이 형성되지만, 이때, Al 합금막에 실시되는 고온의 열에 의해 기판과의 사이에 열팽창차가 발생하여, 힐록(혹 형상의 돌기물)이 형성된다고 추찰되어 있다. 그러나 상기 희토류 원소를 함유시킴으로써, 힐록의 형성을 억제할 수 있다. 또한, 희토류 원소(Q군 원소)를 함유시킴으로써, 내식성으로서 감광성 수지의 박리에 사용하는 박리액에 대한 내성을 향상시킬 수도 있다.
상기한 바와 같이, 내열성을 확보하는 동시에 내식성을 높이기 위해서는, 희토류 원소군(바람직하게는, Nd, Gd, La, Y, Ce, Pr, Dy)으로부터 선택되는 적어도 1종의 원소(Q군 원소)를 0.05원자％ 이상 함유시키는 것이 바람직하다. 바람직하게는 0.2원자％ 이상이다. 그러나 희토류 원소량(Q군 원소)이 과잉으로 되면, 열처리 후의 Al 합금막 자체의 전기 저항이 증대된다. 따라서 희토류 원소(Q군 원소)의 총량을, 0.5원자％ 이하(바람직하게는 0.3원자％ 이하)로 하는 것이 바람직하다.
또한, 여기서 말하는 희토류 원소라 함은, 란타노이드 원소(주기표에 있어서, 원자 번호 57의 La로부터 원자 번호 71의 Lu까지의 합계 15원소)에, Sc(스칸듐)과 Y(이트륨)를 추가한 원소군을 의미한다.
상기 Al 합금막은, X군 원소, Ge 및 Q군 원소를 포함하고, 잔량부 Al 및 불가피 불순물이지만, 이러한 Al-X군 원소-Ge-Q군 원소계 합금으로 형성되는 석출물로서는, 상기한 바와 같은 것(예를 들어, Al-X군 원소-Ge, X군 원소-Ge-Q군 원소)을 들 수 있다. 여기서, Al 합금막의 내식성을 열화시키는 Al-X군 원소계 석출물의 석출을 억제하기 위해서는, X군 원소를 함유하는 Ge 함유 석출물을 다량으로 석출시킴으로써, Al-X군 원소계 석출물을 형성시키는 데 필요해지는 X군 원소를 소비하는 것이 유효하다. 즉, Al 합금막 중에 함유되는 X군 원소량과 Ge 함유 석출물량을 제어하는 것이 유효하다.
그리고 Al 합금막 중에 함유되는 Ge량이 일정한 경우, Ge 함유 석출물량은, Al 합금막 중에 함유되는 Q군 원소량에 의존하게 된다. 따라서, Al-X군 원소계 석출물의 형성을 억제하는 관점에서, Al 합금막 중에 함유되는 X군 원소(원자％)와 Q군 원소(원자％)의 비(X군 원소/Q군 원소)는, 0.1 초과 7 이하로 하는 것이 바람직하다. 상기 비(X군 원소/Q군 원소)는, 보다 바람직하게는 0.2 이상이고, 또한 보다 바람직하게는 4 이하, 더욱 바람직하게는 1 이하이다.
상기 Al 합금막은, 상기 규정량의 Ni, Ag, Co 및 Zn으로 이루어지는 군으로부터 선택되는 적어도 1종, Ge 및 희토류 원소군(Q군 원소)으로부터 선택되는 적어도 1종의 원소를 포함하고, 잔량부 Al 및 불가피 불순물이지만, 또한 상기 Ge 함유 석출물을 다수 석출시키기 위해, Cu를 함유시키는 것도 유효하다.
Cu는, Ge 함유 석출물의 미세한 핵으로서 석출하고, 상기 Ge 함유 석출물을 보다 많이 석출시키는 데 유효한 원소이다. Cu에 의한 이러한 효과를 충분히 발현시키기 위해서는, Cu를 0.1원자％ 이상 함유시키는 것이 바람직하다. 보다 바람직하게는 0.3원자％ 이상이다. 그러나 Cu가 과잉으로 되면, 내식성이 저하된다. 따라서 Cu량은, 0.5원자％ 이하로 하는 것이 바람직하다.
다음에, 상기 바람직한 제2 형태에 대해 상세하게 설명한다.
본 발명자들은, 배리어 메탈층을 생략하고 투명 화소 전극(투명 도전막)과 직접 접속시킨 경우에도 콘택트 저항을 충분히 저감할 수 있는 것을 전제로, 표시 장치의 제조 과정에서 사용되는 약액(박리액)에 대한 내성(내식성)이 우수하고, TFT 기판 제조 프로세스 중의 검사 공정에서 불량이라 판정되지 않을 정도로, 흑점(검은 점 형상의 에칭 자국)이 억제된 Al 합금막을 실현하기 위해 예의 연구를 행하였다.
그 결과, 배리어 메탈층을 생략하고 투명 화소 전극과 직접 접속시킨 경우에 저콘택트 저항을 실현하기 위해서는, 규정량의 Ge 및 원소군 X(Ni, Co, Cu)로부터 선택되는 적어도 1종의 원소(X군 원소)를 함유시키는 것이 유효하고, 또한 상기 합금 원소량을 적절하게 제어하거나 원소를 적절하게 조합하여 복합 첨가하는 동시에, 성막 조건을 제어함으로써, 석출물을 미세 분산시키면, 상기 석출물 주위에 발생하는 흑점을 미세화하여, 육안으로 확인할 수 없는 사이즈로 제어할 수 있는 것을 발견하였다.
구체적으로는, 상기 석출물에 관하여, 개개의 석출물의 입경[(긴 직경＋짧은 직경)/2]을 관찰하였을 때에, 입경이 100㎚를 초과하는 석출물이 10-6㎠당 1개 이하이도록 하는 것이 바람직하고, 그렇게 함으로써 TFT 기판 제조 프로세스 중의 검사 공정에서 불량이라 판정되지 않는 것을 알 수 있었다. 상기 석출물 중 최대 석출물의 입경은, 100nm 이하인 것이 바람직하고, 보다 바람직하게는 90㎚ 이하, 더욱 바람직하게는 80㎚ 이하이다.
또한, 상기 입경이 100㎚를 초과하는 석출물의 밀도(10-6㎠당 개수)는, 후술하는 실시예에 나타내는 방법으로 측정하였다.
저콘택트 저항 실현을 전제로 상기한 바와 같이 석출물을 미세화하기 위한 성분 조성 및 권장되는 제조 조건에 대해, 이하에 상세하게 서술한다.
우선 본 발명에서는, 상술한 바와 같이, Ge를 0.2 내지 2.0원자％ 함유시키는 동시에, 원소군 X(Ni, Co, Cu)로부터 선택되는 적어도 1종의 원소(X군 원소)를 함유시키는 것이 바람직하다. 이와 같이, Al 합금막 중에 합금 성분으로서 Ge를, X군 원소와 함께 함유시킴으로써, 석출물로서 종래보다도 미세한 것이 형성되기 쉬워, 흑점을 억제할 수 있다. 또한, Al 합금막과 투명 화소 전극(예를 들어, ITO막) 사이에서, 상기 Ge 함유 석출물을 통해 대부분의 콘택트 전류가 흘러, 콘택트 저항을 낮게 억제할 수 있는 것이라 생각된다.
상기 효과를 충분히 발휘시키기 위해서는, 바람직하게는 Ge를 0.2원자％ 이상(보다 바람직하게는 0.3원자％ 이상) 함유시킨다. 한편, Ge량이 지나치게 많으면, Al 합금막 자체의 전기 저항이 높아진다. 또한 내식성도 오히려 저하된다. 따라서, Ge량은 2.0원자％ 이하로 억제한다. 바람직하게는 1.0원자％ 이하, 보다 바람직하게는 0.4원자％ 이하이다.
상기 X군 원소에 대해서는, 원소의 종류에 따라 효과 발현에 필요로 하는 함유량이 다르므로, 하기와 같이 함유시키는 것이 바람직하다. 즉, 상기 원소군 X 중, Ni, Co 및 Cu로 이루어지는 군으로부터 선택되는 적어도 1종의 원소를 함유시키는 경우에는 0.02 내지 0.5원자％ 포함하도록 하면 된다. 이들 원소가 지나치게 적으면, 콘택트 저항의 저감을 충분히 도모하는 것이 어려워질 우려가 있다. 따라서, Ni, Co 및 Cu로 이루어지는 군으로부터 선택되는 적어도 1종의 원소는, 0.02원자％ 이상으로 하는 것이 바람직하고, 보다 바람직하게는 0.03원자％ 이상이다. 한편, Ni, Co, Cu의 함유량이 과잉으로 되면 전기 저항이 상승할 우려가 있으므로, 합계량으로 0.5원자％ 이하로 억제하는 것이 바람직하다. 보다 바람직하게는 0.35원자％ 이하이다.
또한, X군 원소로서 Ni를 단독으로 함유시키는 경우에는, Ni량을 0.2원자％ 이하로 하는 것이 보다 바람직하고, 더욱 바람직하게는 0.15원자％ 이하이다. 또한, X군 원소로서 Co를 단독으로 함유시키는 경우에는, Co량을 0.2원자％ 이하로 하는 것이 보다 바람직하고, 더욱 바람직하게는 0.15원자％ 이하이다.
상기 Al 합금막에는, Ag를 함유시켜도 되고, 그 경우, Ag는 0.1 내지 0.6원자％ 포함하도록 하면 된다. 콘택트 저항의 저감을 충분히 도모하는 관점에서, Ag량을 0.1원자％ 이상으로 하는 것이 바람직하고, 보다 바람직하게는 0.2원자％ 이상이다. 한편, Ag량이 과잉으로 되면 막 자체의 전기 저항이 높아지기 쉬워지므로, 0.6원자％ 이하로 억제하는 것이 바람직하고, 보다 바람직하게는 0.5원자％ 이하, 더욱 바람직하게는 0.3원자％ 이하이다.
또한, 상기 Al 합금막에는, In 및/또는 Sn을 함유시켜도 되고, 그 경우, In 및/또는 Sn은 0.02 내지 0.5원자％ 포함하도록 하면 된다. 콘택트 저항의 저감을 충분히 도모하는 관점에서, In 및/또는 Sn을 0.02원자％ 이상 함유시키는 것이 바람직하고, 보다 바람직하게는 0.05원자％ 이상이다. 한편, In 및/또는 Sn이 과잉으로 포함되면 막 자체의 전기 저항이 높아지기 쉬워지는 동시에, Al 합금막과 기초의 밀착성이 저하될 우려가 있으므로, 0.5원자％ 이하로 억제하는 것이 바람직하다.
또한, In을 단독으로 함유시키는 경우에는, In량을 0.2원자％ 이하로 하는 것이 보다 바람직하고, 더욱 바람직하게는 0.15원자％ 이하이다. 또한, Sn을 단독으로 함유시키는 경우에는, Sn량을 0.2원자％ 이하로 하는 것이 보다 바람직하고, 더욱 바람직하게는 0.15원자％ 이하이다.
원소끼리가 상(相) 분리되는 Ni와 Ag, 또는 Co와 Ag의 조합의 경우, 각 원소가 각각 독립적으로 확산되어 석출물을 형성하므로, 각 첨가 원소가 독립적으로 석출물이 조대화되지 않는 범위(원소 1종만 첨가한 범위 내와 동일)로 억제하는 것이 바람직하다. 즉, Ni량은 0.2원자％ 이하로 하는 것이 바람직하고, 0.15원자％ 이하로 하는 것이 보다 바람직하다. Ag량은 0.5원자％ 이하로 하는 것이 바람직하고, 0.3원자％ 이하로 하는 것이 보다 바람직하다. 또한, Co량은 0.2원자％ 이하로 하는 것이 바람직하고, 0.15원자％ 이하로 하는 것이 보다 바람직하다.
한편, X군 원소끼리가, 전율고용, 또는 화합물을 형성하는 조합인 경우는, X군 원소의 종류에 따라 석출물종이나 형태가 변화되므로, 하기하는 농도 범위 내에서 조합하는 것이 바람직하다. 즉, 상기 원소군 X에 있어서의 원소의 함유량이, 하기 화학식 1을 만족시키도록 하는 것이 바람직하다. 하기 화학식 1에 있어서의 좌변은, 보다 바람직하게는 2원자％ 이하, 더욱 바람직하게는 1원자％ 이하이다.
[화학식 1]
Figure pct00002
[화학식 1 중, Ni, Co, Cu는, Al 합금막에 포함되는 각 원소의 함유량(단위는 원자％)을 나타냄]
또한, Ag, In, Sn이 포함되는 경우는, 하기 화학식 2를 만족시키도록 하는 것이 바람직하다. 하기 화학식 2에 있어서의 좌변은, 보다 바람직하게는 2원자％ 이하, 더욱 바람직하게는 1원자％ 이하이다.
[화학식 2]
Figure pct00003
[화학식 2 중, Ag, In, Sn, Ni, Co, Cu는, Al 합금막에 포함되는 각 원소의 함유량(단위는 원자％)을 나타냄]
또한, 상기 X군 원소에 더하여, 희토류 원소로 이루어지는 원소군 Q로부터 선택되는 적어도 1종의 원소(Q군 원소)를 더 함유시킨다. 상기 Q군 원소를 함유시킴으로써, 제조 프로세스에서 사용되는 레지스트 박리액에 대한 내성을 충분히 높일 수 있다. 또한, Al 합금막이 형성된 기판은, 그 후, CVD법 등에 의해 질화실리콘막(보호막)이 형성되지만, 이때, Al 합금막에 실시되는 고온의 열에 의해 기판과의 사이에 열팽창차가 발생하여, 힐록(혹 형상의 돌기물)이 형성된다고 추찰되어 있다. 그러나 상기 희토류 원소를 함유시킴으로써, 힐록의 형성을 억제할 수 있고, 내열성을 향상시킬 수도 있다.
상기 효과를 충분히 발휘시키기 위해서는, Q군 원소를 0.02원자％ 이상(바람직하게는 0.03원자％ 이상) 함유시키는 것이 바람직하다. 그러나 Q군 원소가 과잉으로 포함되면, 상기 X군 원소의 경우와 마찬가지로, Al 합금막 자체의 전기 저항이 증가하기 쉬워진다. 따라서, Q군 원소의 함유량은, 1원자％ 이하(바람직하게는 0.7원자％ 이하)로 하는 것이 바람직하다.
또한, 여기서 말하는 희토류 원소라 함은, 란타노이드 원소(주기표에 있어서, 원자 번호 57의 La로부터 원자 번호 71의 Lu까지의 합계 15원소)에, Sc(스칸듐)와 Y(이트륨)를 추가한 원소군을 의미한다. 상기 Q군 원소 중에서도, 예를 들어 La, Nd, Y, Gd, Ce, Dy, Ti, Ta의 사용이 보다 바람직하고, 특히 바람직하게는 La, Nd이다. 이들 중 1종 또는 2종 이상을 임의의 조합으로 사용할 수 있다.
다음에, 상기 바람직한 제3 형태에 대해 상세하게 설명한다.
본 발명자들은, 배리어 메탈층을 생략하고 투명 화소 전극과 직접 접속시킨 경우의 콘택트 저항과, 막 자체의 전기 저항의 양쪽을 충분히 작게 할 수 있는 Al 합금막을 제공하기 위해, 예의 연구를 행하였다. 그 결과, Ni 및/또는 Co와, Ge의 양쪽을 함유하고, Al 합금막의 Ge 농도에 대해, 알루미늄 매트릭스 결정입계의 Ge 농도가 소정 비율 이상으로 높은 Ge 편석부(Ge 농화부)를 갖는 Al-(Ni/Co)-Ge 합금막을 사용하면 소기의 목적이 달성되는 것을 밝혀냈다. 또한, 상기 Al 합금막에 있어서, 내열성의 향상에는 희토류 원소의 첨가가 유용하고, 콘택트 저항의 가일층의 저감화, 안정화를 위해서는 Cu의 첨가가 유용한 것을 발견하였다.
본 발명의 Al 합금막은, Ge 농화부를 갖고 있는 것에 최대의 특징이 있다. 구체적으로는, Al 합금막의 Ge 농도에 대한 알루미늄 매트릭스 결정입계의 Ge 농도의 비(이하, Ge 편석비라고 하는 경우가 있음)가 1.8 초과로 높은 Ge 농화부를 갖고 있는 것에 최대의 특징이 있다. 이 Ge 농화부는, 콘택트 저항의 저감화ㆍ안정화에 극히 유용하고, 상세하게는, 박리액 세정 시간의 장단에 관계없이, 충분히 낮은 콘택트 저항을, 편차없이 안정적으로 확보할 수 있는 점에서 극히 유용하다. 본 발명의 Al 합금막을 사용하면, 박리액 세정 시간을 종래와 같이 약 1 내지 5분 정도 행하였을 때의 콘택트 저항을 저감할 수 있는 것은 물론, 후기하는 실시예에서 실증한 바와 같이, 박리액 세정 시간을 약 10 내지 50초 정도로, 종래와 비교하여 현저하게 단축해도, 낮은 콘택트 저항을 안정적으로 얻을 수 있다. 따라서, 본 발명의 Al 합금막을 사용하면, 박리액 세정 시간의 엄밀한 관리가 불필요해, 제조 효율이 높아지는 등의 이점도 있다.
도 28을 참조하면서, 본 발명을 가장 특징짓는 Ge 농화부에 대해 설명한다.
도 28은 후기하는 제3 실시예의 표 4의 No.3(본 발명의 요건을 만족시키는 Al-0.2원자％Ni-0.5원자％Ge-0.2원자％La)에 있어서, Al 결정입계의 농도 프로파일을 나타내는 도면으로, 후기하는 제3 실시예에서 관찰한 도 29에 예시하는 바와 같이, 입계에 거의 직교하는 라인의 Ge량을 분석한 결과이다. 도 28에 있어서, 횡축은 결정입계로부터의 거리(㎚)를, 종축은 Ge의 농도(원자％)를 나타낸다. 도 28의 농도 프로파일로부터 명백한 바와 같이, 본 발명의 Al 합금막에서는, 결정입계(횡축의 0㎚ 근방)에 Ge 농도가 약 2.5원자％로 극히 높은 피크를 갖고 있다. 이 Al 합금막을 사용하면, 박리액 세정 시간을, 1분 미만(25초, 50초)으로 단축해도, ITO막과의 콘택트 저항을 1000Ω 이하로, 낮게 억제할 수 있다(표 4를 참조). 물론, 박리액 세정 시간을, 종래와 같이 1 내지 5분 정도로 설정해도, 콘택트 저항을 1000Ω 이하로 억제할 수 있다. 따라서, 박리액의 세정 시간에 관계 없이, 충분히 낮은 콘택트 저항을 안정적으로 얻을 수 있다.
이에 대해, 종래의 Al 합금막에서는, 도 28과 같은 농도 프로파일은 얻어지지 않고, 결정입계에의 Ge의 농화는 거의 보이지 않고, Al 매트릭스와 결정입계의 Ge 농도는 대략 일정하다. 예를 들어, 후기하는 표 4의 No.28(종래예)의 Ge 편석비는, 실시예에 비해 낮게 약 1.5 정도로, 본 발명에서 기정하는 Ge 농화부(Ge 편석비 1.8 초과)를 갖고 있지 않다(도시하지 않음). 종래예의 Al 합금막을 사용하여 박리액 세정을 행하였을 때의 ITO막과의 콘택트 저항은, 세정 시간에 따라 크게 변화되고, 종래와 같이 1분 이상으로 설정하면, 1000Ω 이하로 낮게 억제되지만(표에는 나타내지 않음), 세정 시간을 짧게 하여 25초간으로 설정하면, 표 4에 나타내는 바와 같이, 1000Ω을 초과하여 매우 높아져 버린다. 이와 같이 종래의 Al 합금막에서는, 박리액의 세정 시간에 의한 콘택트 저항의 편차가 커, 박리액 세정 공정의 엄밀한 관리를 부득이하게 하게 되는 것을 알 수 있다.
여기서, 본 발명에서 규정하는 Ge 농화부는, Al 합금막→SiN막(절연막)→ITO막의 일련의 성막 공정 사이의 어느 하나에 있어서, 소정의 가열 처리를 새롭게 부가(추가)함으로써 얻어진다. 가열 처리는, 대략 270 내지 350℃에서 5 내지 30분 정도(바람직하게는, 대략 300 내지 330℃에서 10 내지 20분 정도)로 한다. Al 중의 Ge 및 Ni의 확산 계수는, 각각 이하와 같고, Ge는 확산 계수가 크기(확산이 빠르기) 때문에, 상기한 바와 같은 단시간의 열처리에 의해, 석출물의 조대화를 억제하면서 Ge를 결정입계로 이동시킬 수 있다.
Ge : 4.2×10-16㎡/s(300℃)
Ni : 2.3×10-17㎡/s(300℃)
상기한 가열 처리는, 예를 들어 SiN막의 성막 후 ITO막의 성막 전에 행하는 것을 들 수 있다.
이하, 본 발명의 제3 형태에 있어서의 Al 합금막을 상세하게 설명한다.
본 발명의 Al 합금막은, Ni 및/또는 Co를 0.1 내지 2원자％, Ge를 0.1 내지 2원자％ 함유하는 Al-(Ni/Co)-Ge 합금막인 것이 바람직하다. 이 중 Ni/Co는, 콘택트 저항의 저감에 매우 유용한 원소이고, Ge는 결정입계에 농화되어 콘택트 저항의 저감ㆍ안정화에 기여하는 원소이다.
본 발명과 같이 Ni 및/또는 Co와, Ge의 양쪽을 포함하는 Al 합금막에서는, 이하의 메카니즘에 의해 미세한 석출물이 고밀도로 분산되는 동시에, 알루미늄 매트릭스 결정입계에 Ge가 농화되므로, 콘택트 저항의 저감화와 안정화가 달성된다고 추찰된다.
즉, Ge는 Al과 격자 상수가 크게 다르기(격자 미스피트가 크기) 때문에, 열처리에 의해 Ge가 알루미늄 매트릭스의 입계로 이동하기 쉽고, 이 Ge가 존재하는 입계가, 전류 패스로 되어 콘택트성이 안정되는 것이라 추찰된다.
또한, 본 발명에서 선택 성분으로서 첨가하는 Cu는, 저온에서(승온 프로세스라고 하는 관점에서 보면 승온의 초기 단계로부터 빠르게) 석출되는 원소로, 석출핵의 수가 증가하므로, 석출물을 미세화하여, 콘택트 저항의 저감과 안정화가 촉진된다고 생각된다.
우선, 본 발명의 Al 합금막은, Ni 및/또는 Co를 0.1 내지 2원자％ 함유하는 것이 바람직하다. Ni와 Co는 단독으로 첨가해도 좋고, 병용해도 좋다. 이들은, 콘택트 저항의 저감과 막 자체의 전기 저항의 저감에 유용한 원소로, 단독 또는 합계의 함유량을 상기 범위 내로 제어함으로써, 원하는 효과가 얻어진다. 그 메카니즘으로서는, Al 합금막과 투명 화소 전극의 계면에 도전성의 Ni 및/또는 Co를 함유하는 석출물이 형성되고, Al 합금막과 투명 화소 전극(예를 들어, ITO막) 사이에서, 상기 석출물을 통해 대부분의 콘택트 전류가 흐른다. 또한, Ge가 존재하는 결정입계가 전류 패스로 되어, 콘택트 저항이 낮게 억제되는 것이라 추찰된다.
Ni 및/또는 Co의 함유량을 0.1원자％ 이상으로 함으로써, 도전성의 상기 석출물이 다수 형성되어 콘택트 저항을 저감할 수 있으므로 바람직하다. 바람직한 Ni 및/또는 Co의 함유량의 하한은, 0.2원자％이다. 단, Ni 및/또는 Co의 함유량이 과잉으로 되면, 막 자체의 전기 저항이 상승하므로, Ni 및/또는 Co의 함유량을 2원자％ 이하로 한다. 바람직한 Ni 및/또는 Co의 함유량의 상한은 1.5원자％이다.
또한, 본 발명의 Al 합금막은, Ge를 0.1 내지 2원자％ 함유하는 것이 바람직하다. 상술한 바와 같이, 본 발명에서는, Ge를 결정입계에 고도로 편석시켜 콘택트 저항의 저감(특히, 세정 시간에 의존하지 않는, 안정된 낮은 콘택트 저항의 실현)을 도모하는 것으로, Ge량을 0.1원자％ 이상으로 함으로써, 결정입계에 Ge를 편석시킬 수 있다. 바람직한 Ge량의 하한은 0.3원자％이다. 단, Ge량이 과잉으로 되면, Al 합금막 자체의 전기 저항이 상승하므로, Ge량의 상한을 2원자％로 한다. Ge량의 바람직한 상한은, 1.2원자％이다.
여기서, Ge/(Ni＋Co)의 비는 1.2 이상인 것이 바람직하고, 이에 의해 콘택트 저항을 한층 낮게 억제할 수 있다. 상술한 바와 같이, Ge는 결정입계뿐만 아니라 Ni 및/또는 Co를 포함하는 석출물에도 존재하기 쉬운 것이 알려져 있고, 당해 석출물을 구성하는 Ni 및/또는 Co에 대해 일정량 이상의 Ge를 첨가함으로써, 이들 원소에 의한 콘택트 저항의 저감 작용이 한층 높아진다고 추찰된다. Ge/(Ni＋Co)의 보다 바람직한 비는 1.8 초과이다. 또한, 상기 비의 상한은, 콘택트 저항의 저감화의 관점에서는 특별히 한정되지 않지만, 콘택트 저항의 안정화 등을 고려하면, 대략 5인 것이 바람직하다.
본 발명의 Al 합금막은, 상기 원소를 기본 성분으로서 함유하고, 잔량부는 Al 및 불가피적 불순물이다.
또한, 내열성 향상의 목적으로, 희토류 원소(Q군 원소)를 함유한다. 본 발명에 있어서의 희토류 원소라 함은, 란타노이드 원소(주기표에 있어서, 원자 번호 57의 La로부터 원자 번호 71의 Lu까지의 합계 15원소)에, Sc(스칸듐)와 Y(이트륨)를 추가한 원소군을 의미한다. 본 발명에서는, 상기 원소군 중 적어도 1종의 원소를 사용할 수 있고, 바람직하게는 Nd, Gd, La, Y, Ce, Pr, Dy로부터 선택되는 적어도 1종의 원소를 사용한다. 보다 바람직하게는 Nd, Gd, La이고, 더욱 바람직하게는 Nd, La이다.
상세하게는, 희토류 원소는, 힐록(혹 형상의 돌기물)의 형성을 억제하여 내열성을 높이는 작용을 갖고 있다. Al 합금막이 형성된 기판은, 그 후, CVD법 등에 의해 질화실리콘막(보호막)이 형성되지만, 이때, Al 합금막에 실시되는 고온의 열에 의해 기판과의 사이에 열팽창차가 발생하여, 힐록(혹 형상의 돌기물)이 형성된다고 추찰되어 있다. 그러나 상기 희토류 원소를 함유시킴으로써, 힐록의 형성을 억제할 수 있다. 또한, 희토류 원소를 함유시킴으로써, 내식성을 향상시킬 수도 있다.
이러한 작용을 유효하게 발휘시키기 위해서는, 희토류 원소의 합계량을 0.1원자％ 이상으로 하는 것이 바람직하고, 0.2원자％ 이상으로 하는 것이 보다 바람직하다. 그러나 희토류 원소량이 과잉으로 되면, 열처리 후의 Al 합금막 자체의 전기 저항이 증대된다. 따라서 희토류 원소의 합계량의 바람직한 상한을 2원자％(보다 바람직하게는 1원자％)로 한다.
또한, 콘택트 저항의 가일층의 안정화를 목적으로 하여, Cu를 0.1 내지 6원자％ 함유하는 것이 바람직하다. 전술한 바와 같이 Cu는, 미세한 석출물을 형성하여 콘택트 저항의 저감과 안정화에 기여하는 원소로, 이들의 작용을 유효하게 발휘시키기 위해 Cu량을 0.1원자％ 이상으로 한다. 단, 과잉으로 첨가하면 석출물의 사이즈가 조대화되어, 세정 시간에 의한 콘택트 저항의 편차 등이 커지므로, Cu량의 상한을 6원자％로 한다. 바람직한 Cu량의 상한은 2.0원자％이다.
여기서, Cu/(Ni＋Co)의 비는 0.5 이하인 것이 바람직하고, 이에 의해 콘택트 저항의 안정화를 촉진시킬 수 있다. Ni와 Co의 합계량에 대한 Cu의 양이 증가하면, 콘택트 저항의 안정화 등에 기여하는 상기한 석출물이 조대화되어 버려, 콘택트 저항이 변동되기 때문이다. Cu/(Ni＋Co)의 바람직한 비는 0.3 이하이다. 또한, 상기 비의 하한은, 콘택트 저항의 안정화의 관점에서는 특별히 한정되지 않지만, 콘택트 저항의 저감이나 석출물 미세화 등을 고려하면, 대략 0.1 이상인 것이 바람직하다.
상기 Al 합금막은, 스퍼터링법에 의해 스퍼터링 타깃(이하「타깃」이라 하는 경우가 있음)을 사용하여 형성하는 것이 바람직하다. 이온 플레이팅법이나 전자 빔 증착법, 진공 증착법에 의해 형성된 박막보다도, 성분이나 막 두께의 막 면내 균일성이 우수한 박막을 용이하게 형성할 수 있기 때문이다.
또한, 스퍼터링법에 의해 본 발명의 Al 합금막을 형성하기 위해서는, 원하는 Al 합금막과 동일한 조성의 Al 합금 스퍼터링 타깃을 사용하면, 조성이 어긋나는 일 없이, 원하는 성분ㆍ조성의 Al 합금막을 형성할 수 있으므로 좋다.
즉, 상기 스퍼터링법에 의해, 상기 Al 합금막을 형성하기 위해서는, 상기 타깃으로서, Ge를 0.05 내지 2.0원자％ 및 원소군 X(Ni, Ag, Co, Zn, Cu)로부터 선택되는 적어도 1종의 원소를 포함하는 동시에, 희토류 원소로 이루어지는 원소군 Q로부터 선택되는 적어도 1종의 원소를 0.02 내지 2원자％ 포함하고, 잔량부가 Al 및 불가피 불순물인 것이며, 원하는 Al 합금막과 동일한 조성의 Al 합금 스퍼터링 타깃을 사용하면, 조성이 어긋나는 일 없이, 원하는 성분ㆍ조성의 Al 합금막을 형성할 수 있으므로 좋다.
또한, 상기 스퍼터링법에 의해, 상기 바람직한 제1 형태인, 투명 도전막과 직접 접속되는 Al 합금막을 형성하기 위해서는, 상기 타깃으로서, Ge를 0.05 내지 1.0원자％, Ni, Ag, Co 및 Zn으로 이루어지는 군으로부터 선택되는 적어도 1종(X군 원소)을 0.03 내지 2.0원자％ 및 희토류 원소군으로부터 선택되는 적어도 1종의 원소(Q군 원소)를 0.05 내지 0.5원자％ 함유하고, 잔량부가 Al 및 불가피 불순물인, 원하는 Al 합금막과 동일한 조성의 Al 합금 스퍼터링 타깃을 사용하면 좋다.
상기 스퍼터링 타깃으로서는, 성막되는 Al 합금막의 성분 조성에 따라서, 상기 희토류 원소군이, Nd, Gd, La, Y, Ce, Pr, Dy로 이루어지는 것이나, 함유되는 X군 원소(원자％)와 Q군 원소(원자％)의 비(X군 원소/Q군 원소)가 0.1 초과 7 이하인 것, 또한 Cu를 0.1 내지 0.5원자％ 포함하는 것을 사용해도 된다.
또한, 상기 스퍼터링법에 의해, 상기 바람직한 제2 형태인, Al 합금막을 형성하기 위해서는, 상기 타깃으로서, Ge를 0.2 내지 2.0원자％ 및 원소군 X(Ni, Co, Cu)으로부터 선택되는 적어도 1종의 원소를 포함하는 동시에, 희토류 원소로 이루어지는 원소군 Q로부터 선택되는 적어도 1종의 원소를 0.02 내지 1원자％ 포함하고, 잔량부가 Al 및 불가피 불순물인, 원하는 Al 합금막과 동일한 조성의 Al 합금 스퍼터링 타깃을 사용하면 좋다.
상기 스퍼터링 타깃에 있어서의 상기 원소군 X 중 적어도 1종의 원소는 0.02 내지 0.5원자％ 포함하는 것이 바람직하다.
또한, Ag를 0.1 내지 0.6원자％ 포함하는 것, In 및/또는 Sn을 0.02 내지 0.5원자％ 포함하는 것도 바람직하다.
상기 원소군 X에 있어서의 원소의 함유량은, 필요에 따라서 하기 화학식 1을 만족시키는 것이 좋다.
[화학식 1]
Figure pct00004
[화학식 1 중, Ni, Co, Cu는, Al 합금막에 포함되는 각 원소의 함유량(단위는 원자％)을 나타냄]
또한, Ag, In, Sn이 포함되는 경우는, 하기 화학식 2를 만족시키도록 하는 것이 바람직하다. 하기 화학식 2에 있어서의 좌변은, 보다 바람직하게는 2원자％ 이하, 더욱 바람직하게는 1원자％ 이하이다.
[화학식 2]
Figure pct00005
[화학식 2 중, Ag, In, Sn, Ni, Co, Cu는, Al 합금막에 포함되는 각 원소의 함유량(단위는 원자％)을 나타냄]
또한, 상기 스퍼터링법에 의해, 상기 바람직한 제3 형태인, Al 합금막을 형성하기 위해서는, 상기 타깃으로서, Ge를 0.1 내지 2원자％ 및 원소군 X 중 Ni 및 Co로부터 선택되는 적어도 1종의 원소를 함유하는 동시에, 희토류 원소로 이루어지는 원소군 Q로부터 선택되는 적어도 1종의 원소를 0.02 내지 2원자％ 포함하고, 잔량부가 Al 및 불가피 불순물인, 원하는 Al 합금막과 동일한 조성의 Al 합금 스퍼터링 타깃을 사용하면 좋다.
상기 타깃의 형상은, 스퍼터링 장치의 형상이나 구조에 따라서 임의의 형상(각형 플레이트 형상, 원형 플레이트 형상, 도넛 플레이트 형상 등)으로 가공한 것이 포함된다.
상기 타깃의 제조 방법으로서는, 용해 주조법이나 분말 소결법, 스프레이 포밍법으로, Al기 합금으로 이루어지는 잉곳을 제조하여 얻는 방법이나, Al기 합금으로 이루어지는 프리폼(최종적인 치밀체를 얻기 전의 중간체)을 제조한 후, 상기 프리폼을 치밀화 수단에 의해 치밀화하여 얻어지는 방법을 들 수 있다.
Al 합금막에 있어서, 상기 긴 직경 20㎚ 이상의 Ge 함유 석출물을 소정량 석출시키기 위해서는, 상기 스퍼터링법으로 Al 합금막을 성막 후, 하기의 조건에서 열처리를 실시하는 것이 유효하다. 구체적으로는, 230℃ 이상(보다 바람직하게는 250℃ 이상, 더욱 바람직하게는 280℃ 이상) 290℃ 이하에서, 30분간 이상(보다 바람직하게는 60분간 이상, 더욱 바람직하게는 90분간 이상) 유지하는 가열을 행하여 석출물을 충분히 성장시키는 것이 바람직하다. 금회의 처리에서는, 실온에서 열처리로에 투입하고, 5℃/분의 승온 속도로 승온하여 원하는 온도에서 일정 시간 유지 후, 100℃까지 강온하여 취출을 행하였다.
상기 열처리에 있어서의 가열 온도, 가열 유지 시간의 상한은 특별히 한정되지 않지만, 생산성의 관점에서, 가열 온도의 상한은 약 350℃, 가열 유지 시간의 상한은 약 120분간이 된다.
여기서, 상술한 바와 같이 Al-X군 원소계 석출물(예를 들어, Al3Ni)은 Al 합금막의 내식성에 악영향을 미치므로, 이러한 Al-X군 원소계 석출물을 석출시키는 일 없이, DC성을 확보하기 위한 Ge 함유 석출물을 다량으로 석출시키는 것이 바람직하다. 여기서, Ge 함유 석출물은 250℃ 부근에서 석출이 개시되고, Al3Ni는 290℃ 초과 300℃ 이하에서 석출이 개시된다. 즉, 가열 온도를 급격하게 290℃ 초과까지 상승시킨 경우, Al-X군 원소계 석출물의 석출량이 증가할 우려가 있다.
이들 사정으로부터, Ge 함유 석출물을 다량으로 석출시키기 위한 열처리는, 최고 도달 온도에 관계없이, 250℃ 이상 290℃ 이하의 온도 범위에 장시간 유지하는 것이 바람직하다. Ge 함유 석출물에는 미량이지만 X군 원소이 포함되므로, 가열 온도 290℃ 이하에서 Ge 함유 석출물을 다량으로 석출시킴으로써, 과잉량의 X군 원소의 소비로 연결되고, 나아가서는 Al-X군 원소계 석출물의 석출을 억제할 수 있다. 그로 인해, 가열 유지 온도까지의 승온 속도는, 10℃/분 이하, 바람직하게는 5℃/분 이하, 더욱 바람직하게는 3℃/분 이하이다. 이와 같이 비교적 시간을 들여 천천히 승온시키는 것이 바람직하다. 가열시의 분위기는, 진공 혹은 질소나 아르곤 등의 불활성 가스 분위기로 하는 것이 바람직하다.
또한, Al-X군 원소계 석출물은, 상기한 바와 같이 승온 속도를 제어함으로써 석출을 억제할 수 있다. 그러나 본 발명의 Al 합금막에서는, 전술한 바와 같이, X군 원소의 함유량의 상한을 바람직하게는 2.0원자％로 규정하고 있으므로, 승온 속도를 특별히 제어하지 않아도 Al-X군 원소계 석출물의 석출이 억제될 수 있다.
또한, Al 합금막에 있어서, 조대한 석출물의 석출을 억제하여, 입경이 100㎚를 초과하는 석출물이 10-6㎠당 1개 이하로 되도록 하기 위해서는, 성막시에, 진공 배기시의 도달 진공도를 제어하여, 잔류 산소 분압을 1×10-8Torr 이상(보다 바람직하게는 2×10-8Torr 이상)으로 되도록 조정하여, Al 합금 내에 석출물 핵의 기점을 미세하게 분산시키는 것이 바람직하다.
본 발명에서는, 상기 Al 합금막 중에 존재하는 Ge 함유 석출물이, 상기 투명 도전막과 직접 접속되어 있으면, 보다 확실하게 콘택트 저항을 저감할 수 있으므로 바람직하다.
본 발명은, 상기 Al 합금막을 포함하는 박막 트랜지스터를 구비하는 표시 장치도 포함하는 것이며, 그 형태로서, 상기 Al 합금막이, 박막 트랜지스터의 소스 전극 및/또는 드레인 전극 및 신호선에 사용되고, 드레인 전극이 투명 도전막에 직접 접속되어 있는 것을 들 수 있다. 본 발명의 Al 합금막은, 게이트 전극 및 주사선에 사용할 수도 있다. 이 경우, 소스 전극 및/또는 드레인 전극 및 신호선은, 게이트 전극 및 주사선과 동일한 조성의 Al 합금막인 것이 바람직하다.
또한, Al 합금막 이외의, TFT 기판이나 표시 장치를 구성하는 요건은, 통상 사용되는 것이면 특별히 한정되지 않는다.
본 발명의 투명 도전막으로서는, 산화 인듐 주석(ITO)막 또는 산화 인듐 아연(IZO)막이 바람직하다.
이하, 도면을 참조하면서, 본 발명에 관한 표시 장치의 바람직한 실시 형태를 설명한다. 이하에서는, 비정질 실리콘 TFT 기판 또는 폴리실리콘 TFT 기판을 구비한 액정 표시 장치(예를 들어 도 1, 상세에 대해서는 후술함)를 대표적으로 언급하여 설명하지만, 본 발명은 이것에 한정되지 않는다.
(제1 실시 형태)
도 2를 참조하면서, 비정질 실리콘 TFT 기판의 실시 형태를 상세하게 설명한다.
도 2는, 상기 도 1(본 발명에 관한 표시 장치의 일례) 중, A의 주요부 확대도이며, 본 발명에 관한 표시 장치의 TFT 기판(보톰 게이트형)의 바람직한 실시 형태를 설명하는 개략 단면 설명도이다.
본 실시 형태에서는, 소스-드레인 전극/신호선(34) 및 게이트 전극/주사선(25, 26)으로서, Al 합금막을 사용하고 있다. 종래의 TFT 기판에서는, 주사선(25) 상, 게이트 전극(26) 상, 신호선(34)[소스 전극(28) 및 드레인 전극(29)] 상 또는 하에, 각각 배리어 메탈층이 형성되어 있는 것에 대해, 본 실시 형태의 TFT 기판에서는, 이들 배리어 메탈층을 생략할 수 있다.
즉, 본 실시 형태에 따르면, 상기 배리어 메탈층을 개재시키는 일 없이, TFT의 드레인 전극(29)에 사용되는 Al 합금막을 투명 화소 전극(5)과 직접 접속할 수 있고, 이러한 실시 형태에 있어서도, 종래의 TFT 기판과 동일한 정도 이상의 양호한 TFT 특성을 실현할 수 있다.
다음에, 도 3 내지 도 10을 참조하면서, 도 2에 도시하는 본 발명에 관한 비정질 실리콘 TFT 기판의 제조 방법의 일례를 설명한다. 박막 트랜지스터는, 수소화 비정질 실리콘을 반도체층으로서 사용한 비정질 실리콘 TFT이다. 도 3 내지 도 10에는, 도 2와 동일한 참조 번호를 부여하고 있다.
우선, 글래스 기판(투명 기판)(1a)에, 스퍼터링법을 사용하여, 두께 200㎚ 정도의 Al 합금막을 적층한다. 스퍼터링의 성막 온도는 150℃로 하였다. 이 Al 합금막을 패터닝함으로써, 게이트 전극(26) 및 주사선(25)을 형성한다(도 3을 참조). 이때, 후기하는 도 4에 있어서, 게이트 절연막(27)의 커버리지가 좋아지도록 게이트 전극(26) 및 주사선(25)을 구성하는 Al 합금막의 주연을 약 30°내지 40°의 테이퍼 형상으로 에칭해 두는 것이 좋다.
계속해서, 도 4에 도시하는 바와 같이, 예를 들어 플라즈마 CVD법 등의 방법을 사용하여, 두께 약 300㎚ 정도의 산화실리콘막(SiOx)으로 게이트 절연막(27)을 형성한다. 플라즈마 CVD법의 성막 온도는, 약 350℃로 하였다. 계속해서, 예를 들어 플라즈마 CVD법 등의 방법을 사용하여, 게이트 절연막(27) 상에 두께 50㎚ 정도의 수소화 비정질 실리콘막(a-Si-H) 및 두께 300㎚ 정도의 질화실리콘막(SiNx)을 성막한다.
계속해서, 게이트 전극(26)을 마스크로 하는 이면 노광에 의해, 도 5에 도시하는 바와 같이 질화실리콘막(SiNx)을 패터닝하여, 채널 보호막을 형성한다. 또한 그 위에, 인을 도핑한 두께 50㎚ 정도의 n＋형 수소화 비정질 실리콘막(n＋a-Si-H)(56)을 성막한 후, 도 6에 도시하는 바와 같이, 논 도핑 수소화 비정질 실리콘막(a-Si-H)(55) 및 n＋형 수소화 비정질 실리콘막(n＋a-Si-H)(56)을 패터닝한다.
다음에, 그 위에 스퍼터링법을 사용하여, 두께 50㎚ 정도의 배리어 메탈층(Mo막)(53)과 두께 300㎚ 정도의 Al 합금막을 순차 적층한다. 스퍼터링의 성막 온도는, 150℃로 하였다. 여기서, 이 Al 합금막의 성막시에, 진공 배기시의 도달 진공도를 제어하여, 잔류 산소 분압을 1×10-8Torr 이상으로 되도록 조정함으로써, Al 합금 내에 석출물 핵의 기점을 미세하게 분산시킬 수 있다. 계속해서, 도 7에 도시하는 바와 같이 패터닝함으로써, 신호선과 일체의 소스 전극(28)과, 투명 화소 전극(5)에 직접 접촉되는 드레인 전극(29)이 형성된다. 여기서, 긴 직경 20㎚ 이상의 Ge 함유 석출물을 소정량 석출시키기 위해서는, 230℃ 이상에서 3분간 이상 유지하는 열처리를 실시하면 된다. 또한, 소스 전극(28) 및 드레인 전극(29)을 마스크로 하여, 채널 보호막(SiNx) 상의 n＋형 수소화 비정질 실리콘막(n＋a-Si-H)(56)을 건식 에칭하여 제거한다.
다음에, 도 8에 도시하는 바와 같이, 예를 들어 플라즈마 CVD 장치 등을 사용하여, 두께 300㎚ 정도의 질화실리콘막(30)을 성막하여, 보호막을 형성한다. 이때의 성막 온도는, 예를 들어 250℃ 정도에서 행해진다. 계속해서, 질화실리콘막(30) 상에 포토레지스트(31)를 형성한 후, 질화실리콘막(30)을 패터닝하고, 예를 들어 건식 에칭 등에 의해 질화실리콘막(30)에 콘택트 홀(32)을 형성한다. 동시에, 패널 단부의 게이트 전극 상의 TAB과의 접속에 해당되는 부분에 콘택트 홀(도시하지 않음)을 형성한다.
다음에, 예를 들어 산소 플라즈마에 의한 애싱 공정을 거친 후, 도 9에 도시하는 바와 같이, 예를 들어 아민계 등의 박리액을 사용하여 포토레지스트(31)를 박리한다. 마지막으로, 예를 들어 보관 시간(8시간 정도)의 범위 내에서, 도 10에 도시하는 바와 같이, 예를 들어 두께 40㎚ 정도의 ITO막을 성막하고, 습식 에칭에 의한 패터닝을 행함으로써 투명 화소 전극(5)을 형성한다. 동시에, 패널 단부의 게이트 전극의 TAB과의 접속 부분에, TAB과의 본딩을 위해 ITO막을 패터닝하면, TFT 기판(1)이 완성된다.
이와 같이 하여 제작된 TFT 기판은, 드레인 전극(29)과 투명 화소 전극(5)이 직접 접속되어 있다.
상기에서는, 투명 화소 전극(5)으로서 ITO막을 사용하였지만, IZO막을 사용해도 된다. 또한, 활성 반도체층으로서, 비정질 실리콘 대신에 폴리실리콘을 사용해도 된다(후기하는 제2 실시 형태를 참조).
이와 같이 하여 얻어지는 TFT 기판을 사용하여, 예를 들어 이하에 기재된 방법에 의해, 전술한 도 1에 도시하는 액정 표시 장치를 완성시킨다.
우선, 상기한 바와 같이 하여 제작한 TFT 기판(1)의 표면에, 예를 들어 폴리이미드를 도포하고, 건조시킨 후 러빙 처리를 행하여 배향막을 형성한다.
한편, 대향 기판(2)은, 글래스 기판 상에 예를 들어 크롬(Cr)을 매트릭스 형상으로 패터닝함으로써 차광막(9)을 형성한다. 다음에, 차광막(9)의 간극에, 수지제의 적색, 녹색, 청색의 컬러 필터(8)를 형성한다. 차광막(9)과 컬러 필터(8) 상에 ITO막과 같은 투명 도전성막을 공통 전극(7)으로서 배치함으로써 대향 전극을 형성한다. 그리고 대향 전극의 최상층에 예를 들어 폴리이미드를 도포하고, 건조시킨 후, 러빙 처리를 행하여 배향막(11)을 형성한다.
계속해서, TFT 기판(1)과 대향 기판(2)의 배향막(11)이 형성되어 있는 면을 각각 대향하도록 배치하고, 수지제 등의 시일재(16)에 의해, 액정의 봉입구를 제외하고 TFT 기판(1)과 대향 기판 22매를 접합한다. 이때, TFT 기판(1)과 대향 기판(2) 사이에는, 스페이서(15)를 개재시키거나 하여 2매의 기판 사이의 갭을 대략 일정하게 유지한다.
이와 같이 하여 얻어지는 빈 셀을 진공 중에 두고, 봉입구를 액정에 침지한 상태에서 서서히 대기압으로 복귀시켜 감으로써, 빈 셀에 액정 분자를 포함하는 액정 재료를 주입하여 액정층을 형성하고, 봉입구를 밀봉한다. 마지막으로, 빈 셀의 외측의 양면에 편광판(10)을 부착하여 액정 디스플레이를 완성시킨다.
다음에, 도 1에 도시한 바와 같이, 액정 표시 장치를 구동하는 드라이버 회로(13)를 액정 디스플레이에 전기적으로 접속하여, 액정 디스플레이의 측부 혹은 이면부에 배치한다. 그리고 액정 디스플레이의 표시면으로 되는 개구를 포함하는 보유 지지 프레임(23)과, 면 광원을 이루는 백라이트(22)와 도광판(20)과 보유 지지 프레임(23)에 의해 액정 디스플레이를 보유 지지하여, 액정 표시 장치를 완성시킨다.
(제2 실시 형태)
도 11을 참조하면서, 폴리실리콘 TFT 기판의 실시 형태를 상세하게 설명한다.
도 11은, 본 발명에 관한 톱 게이트형의 TFT 기판의 바람직한 실시 형태를 설명하는 개략 단면 설명도이다.
본 실시 형태는, 활성 반도체층으로서, 비정질 실리콘 대신에 폴리실리콘을 사용한 점, 보톰 게이트형이 아닌 톱 게이트형의 TFT 기판을 사용한 점에 있어서, 전술한 제1 실시 형태와 주로 다르다. 상세하게는, 도 11에 도시하는 본 실시 형태의 폴리실리콘 TFT 기판에서는, 활성 반도체막은, 인이 도프되어 있지 않은 폴리실리콘막(poly-Si)과, 인 혹은 비소가 이온 주입된 폴리실리콘막(n＋poly-Si)으로 형성되어 있는 점에서, 전술한 도 2에 도시하는 비정질 실리콘 TFT 기판과 다르다. 또한, 신호선은, 층간 절연막(SiOx)을 통해 주사선과 교차하도록 형성되어 있다.
본 실시 형태에 있어서도, 소스 전극(28) 및 드레인 전극(29) 상에 형성되는 배리어 메탈층을 생략할 수 있다.
다음에, 도 12 내지 도 18을 참조하면서, 도 11에 도시하는 본 발명에 관한 폴리실리콘 TFT 기판의 제조 방법의 일례를 설명한다. 박막 트랜지스터는, 폴리실리콘막(poly-Si)을 반도체층으로서 사용한 폴리실리콘 TFT이다. 도 12 내지 도 18에는, 도 11과 동일한 참조 번호를 부여하고 있다.
우선, 글래스 기판(1a) 상에 예를 들어 플라즈마 CVD법 등에 의해, 기판 온도 약 300℃ 정도이고, 두께 50㎚ 정도의 질화실리콘막(SiNx), 두께 100㎚ 정도의 산화실리콘막(SiOx) 및 두께 약 50㎚ 정도의 수소화 비정질 실리콘막(a-Si-H)을 성막한다. 다음에, 수소화 비정질 실리콘막(a-Si-H)을 폴리실리콘화하기 위해, 열처리(약 470℃에서 1시간 정도) 및 레이저 어닐을 행한다. 탈수소 처리를 행한 후, 예를 들어 엑시머 레이저 어닐 장치를 사용하여, 에너지 약 230mJ/㎠ 정도의 레이저를 수소화 비정질 실리콘막(a-Si-H)에 조사함으로써, 두께가 약 0.3㎛ 정도인 폴리실리콘막(poly-Si)을 얻는다(도 12).
계속해서, 도 13에 도시하는 바와 같이, 플라즈마 에칭 등에 의해 폴리실리콘막(poly-Si)을 패터닝한다. 다음에, 도 14에 도시하는 바와 같이, 두께가 약 100㎚ 정도인 산화실리콘막(SiOx)을 성막하고, 게이트 절연막(27)을 형성한다. 게이트 절연막(27) 상에 스퍼터링 등에 의해, 두께 약 200㎚ 정도의 Al 합금막 및 두께 약 50㎚ 정도의 배리어 메탈층(Mo 박막)(52)을 적층한 후, 플라즈마 에칭 등의 방법으로 패터닝한다. 이에 의해, 주사선과 일체의 게이트 전극(26)이 형성된다.
계속해서, 도 15에 도시하는 바와 같이, 포토레지스트(31)에 의해 마스크를 형성하고, 예를 들어 이온 주입 장치 등에 의해, 예를 들어 인을 50keV 정도로 1×1015개/㎠ 정도 도핑하고, 폴리실리콘막(poly-Si)의 일부에 n＋형 폴리실리콘막(n＋poly-Si)을 형성한다. 다음에, 포토레지스트(31)를 박리하고, 예를 들어 500℃ 정도로 열처리함으로써 인을 확산시킨다.
계속해서, 도 16에 도시하는 바와 같이, 예를 들어 플라즈마 CVD 장치 등을 사용하여, 두께 500㎚ 정도의 산화실리콘막(SiOx)을 기판 온도 약 250℃ 정도로 성막하고, 층간 절연막을 형성한 후, 마찬가지로 포토레지스트에 의해 패터닝한 마스크를 사용하여 층간 절연막(SiOx)과 게이트 절연막(27)의 산화실리콘막을 건식 에칭하여, 콘택트 홀을 형성한다. 스퍼터링에 의해, 두께 50㎚ 정도의 배리어 메탈층(Mo막)(53)과 두께 450㎚ 정도의 Al 합금막을 성막한 후, 패터닝함으로써, 신호선과 일체의 소스 전극(28) 및 드레인 전극(29)을 형성한다. 여기서, 이 Al 합금막의 성막시에, 진공 배기시의 도달 진공도를 제어하여, 잔류 산소 분압을 1×10-8Torr 이상으로 되도록 조정함으로써, Al 합금 내에 석출물 핵의 기점을 미세하게 분산시킬 수 있다. 또한, 여기서 긴 직경 20㎚ 이상의 Ge 함유 석출물을 소정량 석출시키기 위해서는, 230℃ 이상에서 3분간 이상 유지하는 열처리를 실시하면 된다. 또한, 소스 전극(28)과 드레인 전극(29)은, 각각 콘택트 홀을 통해 n＋형 폴리실리콘막(n＋poly-Si)에 콘택트된다.
계속해서, 도 17에 도시하는 바와 같이, 플라즈마 CVD 장치 등에 의해, 두께 500㎚ 정도의 질화실리콘막(SiNx)을 기판 온도 250℃ 정도로 성막하여, 층간 절연막을 형성한다. 층간 절연막 상에 포토레지스트(31)를 형성한 후, 질화실리콘막(SiNx)을 패터닝하고, 예를 들어 건식 에칭에 의해 질화실리콘막(SiNx)에 콘택트 홀(32)을 형성한다.
다음에, 도 18에 도시하는 바와 같이, 예를 들어 산소 플라즈마에 의한 애싱 공정을 거친 후, 전술한 제1 실시 형태와 마찬가지로 하여 아민계의 박리액 등을 사용하여 포토레지스트를 박리한 후, ITO막을 성막하고, 습식 에칭에 의한 패터닝을 행하여 투명 화소 전극(5)을 형성한다.
이와 같이 하여 제작된 폴리실리콘 TFT 기판에서는, 드레인 전극(29)은 투명 화소 전극(5)에 직접 접속되어 있다.
다음에, 트랜지스터의 특성을 안정시키기 위해, 예를 들어 250℃ 정도로 1시간 정도 어닐하면, 폴리실리콘 TFT 어레이 기판이 완성된다.
제2 실시 형태에 관한 TFT 기판 및 상기 TFT 기판을 구비한 액정 표시 장치에 따르면, 전술한 제1 실시 형태에 관한 TFT 기판과 동일한 효과가 얻어진다.
이와 같이 하여 얻어지는 TFT 어레이 기판을 사용하여, 전술한 제1 실시 형태의 TFT 기판과 마찬가지로 하여 예를 들어 상기 도 1에 도시하는 액정 표시 장치를 완성시킨다.
또한 본 발명의 Al 합금막을 구비한 표시 장치를 제조하는 데 있어서, Al 합금막→SiN막(절연막)→ITO막의 일련의 성막 공정 사이의 어느 하나에 있어서, 상술한 소정의 가열 처리를 새롭게 부가(추가)하여 규정의 Ge 농화부를 얻도록 하는 것 이외에는, 표시 장치의 일반적인 공정을 채용해도 좋고, 예를 들어 전술한 특허 문헌 1이나 6에 기재된 제조 방법을 참조해도 좋다.
실시예
이하, 실시예를 들어 본 발명을 보다 구체적으로 설명하지만, 본 발명은 이하의 실시예에 의해 제한을 받는 것은 아니며, 상기ㆍ하기의 취지에 적합한 범위에서 적당히 변경을 가하여 실시하는 것도 물론 가능하고, 그들은 모두 본 발명의 기술적 범위에 포함된다.
제1 실시예
표 1 및 표 2에 나타내는 각종 합금 조성의 Al 합금막(막 두께＝300㎚)을, 알박사제의 로드로크식 스퍼터링 장치 CS-200을 사용하여, DC 마그네트론 스퍼터법에 의해 하기의 조건에서 성막하였다.
ㆍ기판 : 세정된 글래스 기판(코닝사제 Eagle 2000)
ㆍDC 파워 : total 500W
ㆍ기판 온도 : 25℃(실온)
ㆍ분위기 가스 : Ar
ㆍAr 가스압 : 2mTorr
상기 성막시에, 진공 배기시의 도달 진공도를 제어하여, 잔류 산소 분압을 1×10-8Torr 이상으로 되도록 조정함으로써, Al 합금 내에서 석출물 핵의 기점을 미세하게 분산시켰다. 또한, 상기 각종 합금 조성의 Al 합금막은, 합금 원소 종류가 다른, Al이 합금 원소로 이루어지는 각종 2성분계 타깃을 복수 사용하여 형성하였다.
또한 실시예에서 사용한 각종 Al 합금막에 있어서의 각 합금 원소의 함유량은, ICP 발광 분석(유도 결합 플라즈마 발광 분석)법에 의해 구하였다.
다음에, 성막 후의 시료에 대해, TFT 기판 작성시에 가해지는 열이력을 모의한 열처리(질소 플로우 중에서 330℃에서 30분간 가열)를 실시하여 석출물을 석출시켰다.
이와 같이 하여 석출한 석출물을, 반사 SEM(주사형 전자 현미경)에 의해 관찰하고, 후술하는 사진에 나타내는 바와 같이, 백색으로 스폿 형상으로 확인되는 개개의 석출물[가속 전압 1keV(표면 근방)에서 보인 석출물]의 입경을, (긴 축＋짧은 축)/2로 하여 산출하였다. 또한, 최대 석출물의 입경과, 입경이 100㎚ 초과인 석출물의 밀도(10-6㎠ 내에 존재하는 입경 100㎚ 초과의 석출물의 개수)는, 다음과 같이 하여 구하였다. 즉, SEM을 사용하여 125㎛×100㎛의 시야에서 관찰된 입경이 100㎚ 초과인 석출물의 개수를 구하여, 10-6㎠당의 개수로 환산하였다.
그리고 이하와 같이 평가하였다. 즉, 한 변이 10㎛인 콘택트 홀 내에 관찰되는 흑점(흑점 형상의 에칭 자국)은 1개 미만이 바람직하고, 또한 상기 흑점(흑점 형상의 에칭 자국)은 입경이 100㎚를 초과하는 큰 석출물 주위에서 발생하므로, 상기 입경이 100㎚를 초과하는 큰 석출물의 밀도가 낮은 것이 바람직하다. 이러한 관점에서, 상기 SEM 관찰에 의해 구한 석출물의 사이즈에 대해, 평가하였다.
계속해서, 아민계 레지스트 박리액 수용액에의 침지 시험을, 포토레지스트 박리액의 세정 공정을 모의하여, 이하의 프로세스에서 행하였다. 즉, pH10.5로 조정한 아민계 박리액(액온 25℃)에 1분간 침지한 후에, 상기 아민계 레지스트 박리액 수용액을 pH9.5로 조정한 것(액온 25℃)에 5분간 침지 후, 유수 세정을 30초간 실시하였다. 이와 같이 하여 얻어진 시료를 사용하여, 광학 현미경 관찰(배율 1000배)을 행하여, 전체를 관찰하여 평균적 시야라고 판단된 1시야(1시야의 사이즈는 약 130㎛×100㎛)의 석출물 주위의 에칭 자국(흑점 형상의 에칭 자국)의 유무를 확인할 수 있는지에 대해 관찰하였다.
그리고,
ㆍ육안으로 확인되는 흑점이 1개 이하인 것을 A
ㆍ육안으로 확인되는 흑점이 1개 초과 2개 이하인 것을 B
ㆍ육안으로 확인되는 흑점의 밀도가 2개 초과인 것을 C
라고 평가하였다.
이들의 결과를 표 1 및 표 2에 나타낸다.
Figure pct00006
Figure pct00007
표 1 및 표 2에 나타내는 결과로부터, 다음의 것을 알 수 있다. 우선 규정량의 Ge, X군 원소 및 Q군 원소를 포함하고, 또한 권장되는 방법으로 형성한 Al 합금막은 조대한 석출물이 억제되어, 결과적으로 아민계 박리액 수용액에 폭로시켜도 흑점이 육안으로 확인되지 않아, 양호한 Al 합금막 표면을 실현할 수 있는 것을 알 수 있었다.
이에 대해, 권장되는 방법으로 Al 합금막을 형성하지 않은(즉, 성막시의 진공 배기시의 도달 진공도를 제어하여, 잔류 산소 분압을 1×10-8Torr 이상으로 하지 않은) 경우에는, Al 합금 내에서 석출물 핵을 미세하게 분산시킬 수 없어, 조대한 석출물이 석출되었다. 그리고 그 결과, 아민계 박리액 수용액에 폭로시켰을 때에 흑점이 육안으로 확인되는 결과로 되었다.
석출물을 관찰한 예로서, 참고로, No.23, No.22 및 No.8의 반사 SEM 관찰 사진을 도 19 내지 도 21에 각각 나타낸다. 이들 사진에 있어서, 규정의 성분 조성을 만족시키지 않는 No.23(도 19)에서는, 백색의 스폿 형상으로 관찰되는 석출물이 조대하게 되어 있다. 이에 대해, 규정의 성분 조성을 만족시키고, 또한 권장되는 조건에서 Al 합금막을 형성한 No.22(도 20)에서는 석출물이 미세하게 되어 있다. 또한, 합금 원소로서 Ni를 포함하는 No.8(도 21)에서는, 상기 No.22보다도 더욱 석출물이 미세하게 되어 있는 것을 알 수 있다.
상기 No.23, No.22 및 No.8에 대해, 박리액 수용액 침지를 행한 후의 광학 현미경 관찰도 도 22 내지 도 24에 각각 나타낸다. 이들 사진으로부터, 조대한 석출물이 존재하고 있었던 No.23(도 22)에서는, 흑점 형상의 부식 자국이 상당히 눈에 띄는 것을 알 수 있다. 이에 대해, 석출물이 미세한 No.22(도 23)에서는, 흑점 형상의 부식 자국을 거의 알 수 없고, No.8(도 24)에 대해서는 거의 전무한 것을 알 수 있다.
제2 실시예
표 3에 나타내는 각종 합금 조성의 Al 합금막(막 두께＝300㎚)을, DC 마그네트론 스퍼터법[기판＝글래스 기판(코닝사제 Eagle 2000), 분위기 가스＝아르곤, 압력＝266mPa(2mTorr), 기판 온도＝25℃(실온)]에 의해 성막하였다.
또한, 상기 각종 합금 조성의 Al 합금막의 형성에는, 진공 용해법으로 제작한 각종 조성의 Al 합금 타깃을 스퍼터링 타깃으로 하여 사용하였다.
또한 제2 실시예에서 사용한 각종 Al 합금막에 있어서의 각 합금 원소의 함유량은, ICP 발광 분석(유도 결합 플라즈마 발광 분석)법에 의해 구하였다.
상기한 바와 같이 하여 성막한 Al 합금막에 대해, 포토리소그래피, 에칭을 순차 실시하여 도 25에 나타내는 전극 패턴을 형성하였다. 계속해서, 열처리를 실시하여 합금 원소를 석출물로서 석출시켰다. 상기 열처리는, N2 분위기 중의 열처리로에서, 330℃까지 30분간 들여 승온시킨 후, 330℃에서 30분간 유지하고, 그 후 100℃ 이하로 냉각시킨 후 취출하였다. 계속해서, CVD 장치에서 330℃의 온도에서 SiN막의 성막을 행하였다. 또한 포토리소그래피와 RIE(Reactive Ion Etching) 장치에서의 에칭을 행하여, SiN막에 콘택트 홀을 형성하였다. 콘택트 홀 형성 후, 배럴 애셔에 의해 산소 플라즈마 애싱을 행하여 반응 생성물을 제거하고, 도쿄오오까(東京應化) 고오교오 가부시끼가이샤제의 아민계 레지스트 박리액「TOK106」수용액에 노출시켜 남은 레지스트를 완전히 제거하였다. 이때, 수세시에 린스물이 아민과 물을 포함하는 알칼리성의 액으로 되므로, Al이 약간 깎인다. 그 후, ITO막(투명 도전막)을 스퍼터링에 의해 하기의 조건에서 성막하고, 포토리소그래피와 패터닝을 행하여 한 변이 10㎛인 콘택트 홀이 50개 직렬로 연결된 콘택트 체인 패턴(상기 도 25)을 형성하였다.
(ITO막의 성막 조건)
ㆍ분위기 가스＝아르곤
ㆍ압력＝106.4mPa(0.8mTorr)
ㆍ기판 온도＝25℃(실온)
상기 콘택트 체인의 전체 저항(콘택트 저항, 접속 저항)을, 상기 콘택트 체인 패턴의 양단부의 패드부에 프로브를 접촉시키고, 2단자 측정에 의해 I-V 특성을 측정함으로써 구하였다. 그리고 콘택트 1개로 환산한 콘택트 저항치를 구하였다. 또한, Ge 함유 석출물의 사이즈(긴 직경), 긴 직경 20㎚ 이상의 Ge 함유 석출물의 밀도는 주사 전자 현미경의 반사 전자상을 사용하여 구하였다. 구체적으로는, 1 시야(100㎛2) 내의 긴 직경 20㎚ 이상의 Ge 함유 석출물의 개수를 측정하고, 3시야의 평균치를 구하여, Ge 함유 석출물의 밀도로 하였다. 또한, 3시야 내에 있어서, Ge 함유 석출물의 개개의 긴 직경을 측정하고, 가장 긴 직경이 큰 것을 최대 Ge 함유 석출물로 하여, 그 긴 직경을 기록하였다. 석출물에 포함되는 원소는 TEM-EDX 분석에 의해 판단하였다. 이들 결과를 표 3에 나타낸다.
또한, 표 3에 나타내는 일부의 조성에 대해, 상기한 바와 마찬가지로 하여, Al 합금막(막 두께＝300nm)을 성막하고, 열처리를 실시하여 합금 원소를 석출물로서 석출시키고, 부식 밀도 측정용 시료를 제작하였다. 상기 열처리는, N2 분위기 중의 열처리로에서, 330℃까지 30분간 들여 승온시킨 후, 330℃에서 30분간 유지하고, 그 후 100℃ 이하로 냉각시킨 후 취출하였다. 얻어진 시료에 대해, 이하와 같이 하여 부식 밀도를 측정하였다. 결과를 표 3에 나타낸다.
(부식 밀도의 측정)
상기 시료에 대해 아민계 레지스트 박리액(도쿄오오까 고오교오제,「TOK106」)을 사용하여, 세정 처리를 실시하였다. 세정 처리는, pH＝10.5로 조정한 박리액 수용액에 1분간 침지 ; pH＝9.5로 조정한 박리액 수용액에 5분간 침지 ; 순수(純水)로 수세 ; 건조 ; 의 순으로 행하였다. 그리고 세정 처리 후의 시료를, 광학 현미경을 사용하여 배율 1000배로 관찰하여, 부식 밀도[단위 면적당의 흑점(석출물 기점의 부식 자국)의 개수]를 측정하였다.
Figure pct00008
표 3에 나타내는 결과로부터, 다음의 것을 알 수 있다. 우선 규정량의 Ni 등(X군 원소), Ge 및 희토류 원소(Q군 원소)를 포함하는 Al 합금막으로 함으로써, 긴 직경 20㎚ 이상의 Ge 함유 석출물을 일정량 이상 확보할 수 있고, 결과적으로 ITO(투명 화소 전극)와의 다이렉트 접촉 저항을 대폭으로 저감, 즉, 저콘택트 저항을 충분하고 또한 확실하게 달성할 수 있는 것을 알 수 있다.
또한, Cu를 포함하는 Al 합금막으로 함으로써도, Ge 함유 석출물을 일정량 이상 확보할 수 있어, 콘택트 저항을 저감할 수 있는 것을 알 수 있다.
이에 대해, Ge를 포함하지 않는 경우나 Ge량이 부족한 경우는, 긴 직경 20㎚ 이상의 Ge 함유 석출물을 일정량 확보할 수 없어, 저콘택트 저항을 달성할 수 없디. 또한, Ni 등을 포함하지 않는 경우나 Ni 등의 함유량이 부족한 경우도, 긴 직경 20㎚ 이상의 Ge 함유 석출물을 확보할 수 없어, 저콘택트 저항을 달성할 수 없다.
또한, Ni, Ag, Co, Zn 중, 특히 Ni를 함유시키면, 보다 낮은 콘택트 저항을 달성할 수 있는 것을 알 수 있다.
또한, Al-0.2원자％Ni-0.5원자％Ge-0.5원자％La의 전기 저항률은 4.7μΩㆍ㎝(250℃에서 30분간의 열처리 후)인 것에 대해, Al-0.2원자％Ni-1.2원자％Ge-0.5원자％La는 5.5μΩㆍ㎝(250℃에서 30분간의 열처리 후)로, Ge량이 과잉인 경우는, Al 합금막의 전기 저항률이 높아졌다.
석출물을 관찰한 일례로서, No.5와 No.14의 TEM 관찰 사진을 각각 도 26, 도 27에 나타낸다. 도 26으로부터, 본 발명의 요건을 만족시키는 Al 합금막(No.5)에서는, 긴 직경 20㎚ 이상의 Ge 함유 석출물이 분산되어 있는 것에 대해, Ge를 함유하지 않는 Al 합금막(No.14)에서는, 도 27에 나타내는 바와 같이, 석출물이 비교적 조대한 Al-Ni 등만이 석출되어 있는 것을 알 수 있다.
또한, Al 합금막 중의 X군 원소와 Q군 원소의 비가, 본 발명의 바람직한 요건(0.1 초과 7 이하)을 만족시키는 No.4, 5, 13, 20 내지 23은, 부식 밀도가 5.1개/100㎛2 이하이고, 내식성도 우수한 것을 알 수 있다. 또한, 상기 비(X군 원소/Q군 원소)가 작을수록 부식 밀도가 작아져 있고, 특히, 상기 비(X군 원소/Q군 원소)가 1.0 이하인 No.4, 5, 20 내지 23에서는, 부식 밀도를 거의 0개/100㎛2로 억제할 수 있었다.
제3 실시예
표 4 및 표 5에 나타내는 각종 합금 조성의 Al 합금막(막 두께＝300nm)을, DC 마그네트론 스퍼터법[기판＝글래스 기판(코닝사제 Eagle 2000), 분위기 가스＝아르곤, 압력＝2mTorr, 기판 온도＝25℃(실온)]에 의해 성막하였다.
그 후, Al 합금막을 패터닝한다. 다음에, 절연층으로서 약 300㎚ 두께의 SiN을 성막하고, 그 후, 표에 나타내는 열처리를 행하였다. 다음에, 콘택트 홀 형성을 위해, 레지스트 도포, 노광, 현상, SiN막의 에칭 및 레지스트의 박리 세정을 순차 행하고, 계속해서 투명 화소 전극으로서 ITO막을 성막하였다. 투명 화소 전극(ITO막)의 성막 조건은, 분위기 가스＝아르곤, 압력＝0.8mTorr, 기판 온도＝25℃(실온)이다.
또한, 상기 Al 합금막의 형성에는, 진공 용해법으로 제작한 각종 조성의 Al 합금 타깃을 스퍼터링 타깃으로 하여 사용하였다.
Al 합금막의 Ge 농도는, ICP 발광 분석에 의해 측정하였다. 또한, 알루미늄 매트릭스의 결정입계의 Ge 농도는, 열처리 후 시료로부터 TEM 관찰용 박막 샘플을 제작하여 TEM-EDX에 의해 평가하였다. 샘플로서, 시료 표층(ITO막을 성막하는 측)을 남겨 박막화한 것을 준비하고, 이 샘플의 시료 표층측으로부터, 전계 방출형 투과 전자 현미경(FE-TEM)(히다찌 세이사꾸쇼제, HF-2200)에 의해 배율 90만배로 상을 얻었다. 그 일례를 도 29에 나타낸다(또한, 도 29는 상기 상을 축소한 것이므로 배율이 다름). 그리고 이 도 29에 나타내는 바와 같이, 입계에 거의 직교하는 라인을, Noran사제 NSS 에너지 분산형 분석 장치(EDX)로 성분 정량 분석하여, 알루미늄 매트릭스의 결정입계에 농화되어 있는 Ge 농도를 측정하였다.
상기한 바와 같이 하여 얻어진 Al 합금막을 사용하여, 열처리 후의 Al 합금막 자체의 전기 저항률 및 Al 합금막을 투명 화소 전극에 직접 접속하였을 때의 다이렉트 콘택트 저항(ITO와의 콘택트 저항)을, 각각 하기에 나타내는 방법으로 측정하였다.
(1) 열처리 후의 Al 합금막 자체의 전기 저항률
상기 Al 합금막에 대해, 10㎛ 폭의 라인 앤드 스페이스 패턴을 형성하고, 4단자법으로 전기 저항률을 측정하였다. 그리고 하기 기준으로, 열처리 후의 Al 합금막 자체의 전기 저항률의 불량을 판정하였다.
(판정 기준)
A : 5.0μΩㆍ㎝ 미만
B : 5.0μΩㆍ㎝ 이상
(2) 투명 화소 전극과의 다이렉트 콘택트 저항
본 실시예에서는, 본 발명의 Al 합금막에 의한 유용성(특히, 박리액 세정 시간에 의존하지 않는, 낮은 콘택트 저항)을 조사하기 위해, 박리액 세정 시간을, 종래(대표적으로는 3 내지 5분 정도)보다도 짧은 10 내지 50초로 하였을 때의 다이렉트 콘택트 저항을 중심으로 조사하였다.
우선, 상기 Al 합금막에 대해, 포토레지스트 박리액의 세정 공정을 모의하여, 아민계 포토레지스트와 물을 혼합한 알칼리성 수용액에 의한 세정 시간을 표 4 및 표 5에 나타내는 바와 같이 다양하게 변화시켜 행하였다. 상세하게는, 도쿄오오까 고오교오 가부시끼가이샤제의 아민계 레지스트 박리액「TOK106」수용액을 pH10으로 조정한 것(액온 25℃)을 준비하고, 표 4 및 표 5에 나타내는 세정 시간 동안 침지시켰다.
그 후, 이 Al 합금막과 투명 화소 전극을 직접 접촉하였을 때의 콘택트 저항을 이하의 수순으로 측정하였다. 우선, 투명 화소 전극(ITO ; 산화 인듐에 10질량％의 산화 주석을 첨가한 산화 인듐 주석)을, 도 30에 나타내는 켈빈 패턴(콘택트 홀 사이즈 : 한 변이 10㎛)으로 형성하였다. 계속해서, 4단자 측정(ITO-Al 합금막에 전류를 흘려, 다른 단자에서 ITO-Al 합금 사이의 전압 강하를 측정하는 방법)을 행하였다. 구체적으로는, 도 30의 I1-I2 사이에 전류 I를 흘려, V1-V2 사이의 전압 V를 모니터함으로써, 콘택트부 C의 다이렉트 콘택트 저항 R을 [R＝(V2－V1)/I2]로 하여 구하였다. 그리고 하기 기준으로, ITO와의 다이렉트 콘택트 저항의 불량을 판정하였다.
(판정 기준)
○ : 1000Ω 미만
× : 1000Ω 이상
이들 결과를 표 4 및 표 5에 병기한다. 이 중 표 4에 Al-Ni-Ge계 합금막을 사용한 결과를, 표 5에 Al-Co-Ge계 합금막을 사용한 결과를, 각각 나타내고 있다.
Figure pct00009
Figure pct00010
이들 표로부터 이하와 같이 고찰할 수 있다.
우선, 표 4에 나타내는 결과로부터, 본 발명에서 규정하는 Ni량, Ge량 및 Ge 편석비를 만족시키는 No.1, 2의 Al 합금막이나, 희토류 원소나 Cu를 바람직한 범위 내에서 더 포함하는 No.3 내지 23의 Al 합금막은, 모두 박리액의 세정 시간을 종래보다 단축하였음에도 불구하고, 콘택트 저항의 저감이 달성되고, 또한 Al 합금막의 전기 저항률도 낮게 억제되었다.
이에 대해, Ni량이 적은 No.24, 25의 Al 합금막은, 콘택트 저항이 상승하였다. 또한, Ni량이 많아, (Ni＋Co)에 대한 Ge의 비가 본 발명의 바람직한 범위를 벗어나는 No.26, 27의 Al 합금막은, Al 합금막 자체의 전기 저항률이 상승하였다.
또한, 소정의 가열 처리를 행하지 않으므로 Ge 편석비가 본 발명의 요건을 만족시키지 않고, (Ni＋Co)에 대한 Ge의 비가 본 발명의 바람직한 범위를 벗어나는 No.28(가열 처리 없음의 종래예) 및 No.29(가열 온도가 낮은 예)의 Al 합금막은, 짧은 박리 시간에는 콘택트 저항이 상승하였다.
표 4와 동일한 경향은, Ni 대신에 Co를 포함하는 Al-Co-Ge계 합금막을 사용한 표 5에 있어서도 볼 수 있었다. 즉, 본 발명에서 규정하는 Co량, Ge량 및 Ge 편석비를 만족시키는 No.1, 2의 Al 합금막이나, 희토류 원소나 Cu를 바람직한 범위 내에서 더 포함하는 No.3 내지 6의 Al 합금막은, 모두 박리액의 세정 시간을 종래보다 단축하였음에도 불구하고, 콘택트 저항 및 Al 합금막의 전기 저항의 양쪽을 낮게 억제할 수 있었다.
이에 대해, Ge량이 적으므로 Ge 편석비가 낮아, (Ni＋Co)에 대한 Ge의 비가 본 발명의 바람직한 범위를 벗어나는 Al 합금막은, No.9와 같이 박리액 세정 시간을 종래 레벨의 125초 정도로 하면, 충분히 낮은 콘택트 저항이 얻어진 것에 대해, 세정 시간을 짧게 하여 25초, 50초로 한 No.7, 8에서는, 콘택트 저항이 상승하였다.
또한, Ge량이 많은 No.10, 11의 Al 합금막은, 막 자체의 전기 저항률이 상승하였다.
본 출원을 상세하게 또한 특정한 실시 형태를 참조하여 설명하였지만, 본 발명의 정신과 범위를 일탈하는 일 없이 다양한 변경이나 수정을 가할 수 있는 것은 당업자에게 있어서 명백하다.
본 출원은, 2008년 11월 5일에 출원된 일본 특허 출원(일본 특허 출원 제2008-284893호), 2008년 11월 5일에 출원된 일본 특허 출원(일본 특허 출원 제2008-284894호), 2009년 1월 13일에 출원된 일본 특허 출원(일본 특허 출원 제2009-004687호)에 기초하는 것이며, 그 내용은 본원에 참조로서 포함된다.
본 발명에 따르면, 배리어 메탈층을 개재시키지 않고, Al 합금막을 투명 화소 전극(투명 도전막, 산화물 도전막)과 직접 접속할 수 있고, 또한 콘택트 저항을 충분하고 또한 확실하게 저감할 수 있다. 또한, 내식성(박리액 내성)이 우수한 표시 장치용 Al 합금막을 제공할 수 있다. 또한 우수한 내열성도 겸비한 표시 장치용 Al 합금막을 제공할 수 있다. 또한, 본 발명의 Al 합금막을 표시 장치에 적용하면, 상기 배리어 메탈층을 생략할 수 있다. 따라서 본 발명의 Al 합금막을 사용하면, 생산성이 우수하고, 저렴하고 또한 고성능의 표시 장치를 얻을 수 있다.
1 : TFT 기판
2 : 대향 기판
3 : 액정층
4 : 박막 트랜지스터(TFT)
5 : 투명 화소 전극(투명 도전막)
6 : 배선부
7 : 공통 전극
8 : 컬러 필터
9 : 차광막
10 : 편광판
11 : 배향막
12 : TAB 테이프
13 : 드라이버 회로
14 : 제어 회로
15 : 스페이서
16 : 시일재
17 : 보호막
18 : 확산판
19 : 프리즘 시트
20 : 도광판
21 : 반사판
22 : 백라이트
23 : 보유 지지 프레임
24 : 프린트 기판
25 : 주사선
26 : 게이트 전극
27 : 게이트 절연막
28 : 소스 전극
29 : 드레인 전극
30 : 보호막(질화실리콘막)
31 : 포토레지스트
32 : 콘택트 홀
33 : 비정질 실리콘 채널막(활성 반도체막)
34 : 신호선
52, 53 : 배리어 메탈층
55 : 논 도핑 수소화 비정질 실리콘막(a-Si-H)
56 : n＋형 수소화 비정질 실리콘막(n＋a-Si-H)

Claims (19)

  1. 표시 장치의 기판 상에서, 투명 도전막과 직접 접속되는 Al 합금막이며,
    상기 Al 합금막은,
    Ge를 0.05 내지 2.0원자％, 및
    원소군 X(Ni, Ag, Co, Zn, Cu)로부터 선택되는 적어도 1종의 원소를 포함하는 동시에,
    희토류 원소로 이루어지는 원소군 Q로부터 선택되는 적어도 1종의 원소를 0.02 내지 2원자％ 포함하고, 또한,
    상기 Al 합금막 중에, Ge 함유 석출물 및 Ge 농화부 중 적어도 하나가 존재하는, 표시 장치용 Al 합금막.
  2. 제1항에 있어서, 상기 Al 합금막은,
    Ge를 0.05 내지 1.0원자％, 및
    상기 원소군 X 중 Ni, Ag, Co 및 Zn으로부터 선택되는 적어도 1종을 0.03 내지 2.0원자％ 포함하는 동시에,
    상기 원소군 Q 중 희토류 원소 중 적어도 1종을 0.05 내지 0.5원자％ 함유하고, 또한,
    상기 Al 합금막 중에, 긴 직경 20㎚ 이상의 Ge 함유 석출물이 100㎛2당 50개 이상 존재하는, 표시 장치용 Al 합금막.
  3. 제2항에 있어서, 상기 희토류 원소는, Nd, Gd, La, Y, Ce, Pr 및 Dy로 이루어지는 것인, 표시 장치용 Al 합금막.
  4. 제2항에 있어서, 상기 원소군 X 중 Cu를 0.1 내지 0.5원자％ 더 포함하는, 표시 장치용 Al 합금막.
  5. 제2항에 있어서, 상기 원소군 X로부터 선택되는 적어도 1종의 원소(X군 원소)(원자％)와 상기 원소군 Q로부터 선택되는 적어도 1종의 원소(Q군 원소)(원자％)의 비(X군 원소/Q군 원소)가, 0.1 초과 7 이하인, 표시 장치용 Al 합금막.
  6. 제2항에 있어서, Ge를 0.3 내지 0.7원자％ 함유하는, 표시 장치용 Al 합금막.
  7. 제2항에 있어서, 상기 Al 합금막 중에 존재하는 Ge 함유 석출물이, 상기 투명 도전막과 직접 접속되어 있는, 표시 장치용 Al 합금막.
  8. 제1항에 있어서, 상기 Al 합금막은,
    Ge를 0.2 내지 2.0원자％, 및
    원소군 X 중 Ni, Co 및 Cu로부터 선택되는 적어도 1종의 원소를 포함하는 동시에,
    희토류 원소로 이루어지는 원소군 Q로부터 선택되는 적어도 1종의 원소를 0.02 내지 1원자％ 포함하고, 또한,
    입경이 100㎚를 초과하는 석출물이 10-6㎠당 1개 이하인, 표시 장치용 Al 합금막.
  9. 제8항에 있어서, 상기 원소군 X 중 적어도 1종의 원소를 0.02 내지 0.5원자％ 포함하는, 표시 장치용 Al 합금막.
  10. 제8항에 있어서, 상기 원소군 X의 원소의 함유량이, 하기 화학식 1을 만족시키는, 표시 장치용 Al 합금막.
    [화학식 1]
    Figure pct00011

    [화학식 1 중, Ni, Co, Cu는, Al 합금막에 포함되는 각 원소의 함유량(단위는 원자％)을 나타냄]
  11. 제1항에 있어서, 상기 Al 합금막은,
    Ge를 0.1 내지 2원자％, 및
    원소군 X 중 Ni 및 Co로 이루어지는 군으로부터 선택되는 적어도 1종의 원소를 0.1 내지 2원자％ 함유하는 동시에,
    알루미늄 매트릭스 결정입계의 Ge 농도(원자％)가, 상기 Al 합금막의 Ge 농도(원자％)의 1.8배 초과인 Ge 농화부가 존재하는, 표시 장치용 Al 합금막.
  12. 제11항에 있어서, Ge/(Ni＋Co)의 비가 1.2 이상인, 표시 장치용 Al 합금막.
  13. 제11항에 있어서, 원소군 X 중 Cu를 더 함유하고, 그 함유량이 0.1 내지 6원자％인, 표시 장치용 Al 합금막.
  14. 제13항에 있어서, Cu/(Ni＋Co)의 비가 0.5 이하인, 표시 장치용 Al 합금막.
  15. 제1항 내지 제14항 중 어느 한 항에 기재된 표시 장치용 Al 합금막을 포함하는 박막 트랜지스터를 구비하는, 표시 장치.
  16. 표시 장치의 기판 상에서, 투명 도전막과 직접 접속되는 Al 합금막의 형성에 사용되는 스퍼터링 타깃이며,
    상기 스퍼터링 타깃은,
    Ge를 0.05 내지 2.0원자％, 및
    원소군 X(Ag, Ni, Co, Zn, Cu)로부터 선택되는 적어도 1종의 원소를 포함하는 동시에,
    희토류 원소로 이루어지는 원소군 Q로부터 선택되는 적어도 1종의 원소를 0.02 내지 2원자％ 포함하고,
    잔량부가 Al 및 불가피 불순물인 것을 특징으로 하는, 스퍼터링 타깃.
  17. 제16항에 있어서, Ge를 0.05 내지 1.0원자％, 및
    상기 원소군 X 중 Ni, Ag, Co 및 Zn으로부터 선택되는 적어도 1종을 0.03 내지 2.0원자％ 포함하는 동시에,
    상기 원소군 Q 중 희토류 원소 중 적어도 1종을 0.05 내지 0.5원자％ 함유하는, 스퍼터링 타깃.
  18. 제17항에 있어서, 상기 원소군 X 중 Cu를 0.1 내지 0.5원자％ 더 포함하는, 스퍼터링 타깃.
  19. 제16항에 있어서, 상기 원소군 X로부터 선택되는 적어도 1종의 원소(X군 원소)(원자％)와 상기 원소군 Q로부터 선택되는 적어도 1종의 원소(Q군 원소)(원자％)의 비(X군 원소/Q군 원소)가, 0.1 초과 7 이하인, 스퍼터링 타깃.
KR1020117010296A 2008-11-05 2009-11-05 표시 장치용 Ａｌ 합금막, 표시 장치 및 스퍼터링 타깃 KR20110065564A (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JPJP-P-2008-284893 2008-11-05
JP2008284893A JP5357515B2 (ja) 2008-11-05 2008-11-05 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JPJP-P-2008-284894 2008-11-05
JP2008284894 2008-11-05
JPJP-P-2009-004687 2009-01-13
JP2009004687A JP5368806B2 (ja) 2009-01-13 2009-01-13 表示装置用Ａｌ合金膜および表示装置

Publications (1)

Publication Number Publication Date
KR20110065564A true KR20110065564A (ko) 2011-06-15

Family

ID=42152942

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117010296A KR20110065564A (ko) 2008-11-05 2009-11-05 표시 장치용 Ａｌ 합금막, 표시 장치 및 스퍼터링 타깃

Country Status (5)

Country Link
US (1) US20110198602A1 (ko)
KR (1) KR20110065564A (ko)
CN (1) CN102197335A (ko)
TW (1) TW201033378A (ko)
WO (1) WO2010053135A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190095133A (ko) * 2018-02-05 2019-08-14 가부시키가이샤 고베 세이코쇼 유기 el 디스플레이용 반사 애노드 전극

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102473732B (zh) 2009-07-27 2015-09-16 株式会社神户制钢所 布线结构以及具备布线结构的显示装置
JP5179604B2 (ja) * 2010-02-16 2013-04-10 株式会社神戸製鋼所 表示装置用Ａｌ合金膜
WO2011158704A1 (en) 2010-06-18 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2012032521A (ja) * 2010-07-29 2012-02-16 Kobe Steel Ltd 耐透明導電膜ピンホール腐食性に優れた薄膜トランジスタ基板
JP5189674B2 (ja) 2010-12-28 2013-04-24 出光興産株式会社 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置
JP2012180540A (ja) 2011-02-28 2012-09-20 Kobe Steel Ltd 表示装置および半導体装置用Ａｌ合金膜
JP5524905B2 (ja) 2011-05-17 2014-06-18 株式会社神戸製鋼所 パワー半導体素子用Ａｌ合金膜
JP6016083B2 (ja) * 2011-08-19 2016-10-26 日立金属株式会社 電子部品用積層配線膜および被覆層形成用スパッタリングターゲット材
JP2013084907A (ja) 2011-09-28 2013-05-09 Kobe Steel Ltd 表示装置用配線構造
CN103400822A (zh) * 2013-08-01 2013-11-20 京东方科技集团股份有限公司 阵列基板及显示装置
CN105900216B (zh) * 2014-02-07 2019-05-10 株式会社神户制钢所 平板显示器用配线膜
CN104157609B (zh) * 2014-08-20 2017-11-10 深圳市华星光电技术有限公司 Tft基板的制作方法及其结构
CN204964955U (zh) * 2015-07-28 2016-01-13 合肥鑫晟光电科技有限公司 电连接结构、阵列基板和显示装置
JP6043413B1 (ja) * 2015-08-03 2016-12-14 株式会社コベルコ科研 アルミニウムスパッタリングターゲット
TWI578540B (zh) * 2015-10-22 2017-04-11 鴻海精密工業股份有限公司 薄膜電晶體及其製作方法
JP6726523B2 (ja) * 2016-05-10 2020-07-22 株式会社アルバック 水分検出素子製造方法、水崩壊性配線膜製造方法、水崩壊性薄膜製造方法、水分検出素子
JP6228631B1 (ja) * 2016-06-07 2017-11-08 株式会社コベルコ科研 Ａｌ合金スパッタリングターゲット
CN106498247A (zh) * 2016-12-05 2017-03-15 郑州丽福爱生物技术有限公司 一种耐冲击耐磨复合合金材料及其制备方法
JP7427576B2 (ja) * 2020-04-16 2024-02-05 株式会社神戸製鋼所 Ａｌ合金蒸着膜、ディスプレイ用配線膜、ディスプレイ装置及びスパッタリングターゲット

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US403666A (en) * 1889-05-21 Vehicle-spring
US377676A (en) * 1888-02-07 Jar-fastener
JP3438945B2 (ja) * 1993-07-27 2003-08-18 株式会社神戸製鋼所 Ａｌ合金薄膜
JP3940385B2 (ja) * 2002-12-19 2007-07-04 株式会社神戸製鋼所 表示デバイスおよびその製法
US7166921B2 (en) * 2003-11-20 2007-01-23 Hitachi Metals, Ltd. Aluminum alloy film for wiring and sputter target material for forming the film
JP4117001B2 (ja) * 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP4117002B2 (ja) * 2005-12-02 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板および表示デバイス
JP2008098611A (ja) * 2006-09-15 2008-04-24 Kobe Steel Ltd 表示装置
JP4170367B2 (ja) * 2006-11-30 2008-10-22 株式会社神戸製鋼所 表示デバイス用Ａｌ合金膜、表示デバイス、及びスパッタリングターゲット

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190095133A (ko) * 2018-02-05 2019-08-14 가부시키가이샤 고베 세이코쇼 유기 el 디스플레이용 반사 애노드 전극

Also Published As

Publication number Publication date
TW201033378A (en) 2010-09-16
WO2010053135A1 (ja) 2010-05-14
CN102197335A (zh) 2011-09-21
US20110198602A1 (en) 2011-08-18

Similar Documents

Publication Publication Date Title
KR20110065564A (ko) 표시 장치용 Ａｌ 합금막, 표시 장치 및 스퍼터링 타깃
KR101124831B1 (ko) 표시 장치, 그 제조 방법 및 스퍼터링 타깃
JP4117001B2 (ja) 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
TWI356498B (ko)
JP5368867B2 (ja) 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
KR101428349B1 (ko) 표시 장치용 ａｌ 합금막
KR20080114573A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20060127794A (ko) 디스플레이 장치
JP2007081385A (ja) ソース−ドレイン電極、トランジスタ基板およびその製造方法、並びに表示デバイス
JP2010262991A (ja) 現像液耐性に優れた表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP5491947B2 (ja) 表示装置用Ａｌ合金膜
JP2008124499A (ja) 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP5357515B2 (ja) 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP2009282514A (ja) 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP2010134458A (ja) 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
KR20100060003A (ko) 표시 장치 및 이것에 사용하는 Ｃｕ 합금막
JP2009010053A (ja) 表示装置およびスパッタリングターゲット
JP2010165865A (ja) 表示装置用Ａｌ合金膜、表示装置およびＡｌ合金スパッタリングターゲット
JP5368806B2 (ja) 表示装置用Ａｌ合金膜および表示装置
JP2010123754A (ja) 表示装置およびその製造方法
KR100799824B1 (ko) 소스/드레인 전극, 트랜지스터 기판 및 그의 제조 방법, 및표시 디바이스
JP2013224486A (ja) 表示装置用Ａｌ合金膜および表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application