KR20110060425A - 엘이디 패키지 제조방법 - Google Patents
엘이디 패키지 제조방법 Download PDFInfo
- Publication number
- KR20110060425A KR20110060425A KR1020090117010A KR20090117010A KR20110060425A KR 20110060425 A KR20110060425 A KR 20110060425A KR 1020090117010 A KR1020090117010 A KR 1020090117010A KR 20090117010 A KR20090117010 A KR 20090117010A KR 20110060425 A KR20110060425 A KR 20110060425A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- terminal
- led
- led package
- hole
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 238000000034 method Methods 0.000 claims abstract description 34
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 8
- 230000003647 oxidation Effects 0.000 claims abstract description 4
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 4
- 238000005452 bending Methods 0.000 claims description 6
- 239000004593 Epoxy Substances 0.000 claims description 4
- 238000003780 insertion Methods 0.000 claims description 4
- 230000037431 insertion Effects 0.000 claims description 4
- 238000002360 preparation method Methods 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims 1
- 230000017525 heat dissipation Effects 0.000 abstract description 19
- 239000000463 material Substances 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 8
- 239000010949 copper Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000011162 core material Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
- H01L33/641—Heat extraction or cooling elements characterized by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
본 발명은 우수한 방열성을 통하여 내구성과 품질이 우수하고 수명이 긴 엘이디 패키지를 제공할 수 있도록 한 엘이디 패키지 제조방법에 관한 것으로서,
열전도성이 우수한 알루미늄 재질의 기판을 준비하는 기판준비과정과, 기판에 터미널홀을 관통되게 형성하는 홀형성과정과, 기판의 표면과 터미널홀에 산화방지와 전기적인 쇼트를 방지할 수 있도록 산화절연막을 형성하는 절연막형성과정과, 터미널홀에 터미널을 삽입하여 절연재로 고정시키는 터미널삽입과정과, 기판에 엘이디를 장착하고 엘이디와 터미널을 와이어 본딩으로 연결하고 엘이디 위에 투명한 재질의 에폭시로 마감하는 엘이디장착과정과, 기판의 하방으로 돌출된 터미널을 내측 방향으로 절곡시켜 보드와 솔더링 가능하도록 하는 터미널밴딩과정으로 완성하는 것이 특징이다.
엘이디, 패키지, 방열
Description
본 발명은 엘이디 패키지 제조방법에 관한 것으로서 더욱 상세하게는 방열성이 우수한 엘이디 패키지를 제공하여 수명을 증대시키면서 우수하고 균일한 품질의 패키지를 제공할 수 있도록 한 것이다.
일반적으로 엘이디 패키지는 전자와 정공이 결합 될 때 과잉의 에너지를 빛으로 방출하는 다이오드이며, 녹색, 적색, 청색을 구현할 수 있으며, 이러한 엘이디 패키지의 특성을 결정하는 기준으로 고출력 발광 및 휘도, 발광 색의 범위 등이 있다.
또한, 근래에 GaN를 비롯한 질화물을 이용한 질화물 반도체가 그 우수한 물리, 화학적 특성에 기인하여 현재 광전 재료 및 전자소자의 핵심 소재로 각광받으면서, 질화물 반도체 엘이디(LED)가 주목받고 있다.
상기와 같은 엘이디 패키지의 특성을 결정하는 것은 첫 번째로 엘이디 소자에 사용되는 화합물 반도체 재료에 의해 결정되며, 두 번째로 칩을 실장 하기 위한 패키지의 구조에 의해서도 결정된다.
근자에 들어서는 기술 발전으로 인해 그 휘도가 비약적으로 향상됨에 따라 총천연색 전광판, 조명장치 등의 분야에도 적용되고 있으며, 상기 엘이디는 응용분야에 따라, 엘이디를 탑재하는 다양한 형태의 패키지로 제작되어 적용되고 있는 실정이다.
상기와 같은 종래 기술이 적용되는 엘이디 패키지(1)는 도 5에 도시된 바와 같이 금속(Cu)재질로 구비되는 기판(2)에 엘이디(3)를 장착하고, 상기 기판(2)은 방열을 위하여 하방에 방열판(4)을 접착하여 구성하는 형태이다.
종래 기술이 적용되는 엘이디 패키지는 조명장치 등과 같은 고휘도를 필요로 하는 분야에 적용되기 위해 그 소모전력이 증가하게 됨으로써 엘이디(LED)에서 다량의 열이 발생하고, 이러한 열이 효과적으로 패키지의 외부로 방출되지 못하는 경우 엘이디의 특성이 변화되거나 그 수명이 단축되는 등의 문제가 발생할 수 있다.
이러한 열 방출의 문제를 해결하기 위하여 열 전도성이 우수한 구리(Cu),은(Ag) 등의 금속재질로 된 방열판을 접착하여 구성하고 있기 때문에 별도의 방열판을 구하기 위하여 엘이디 패키지를 제조하는 데 추가적인 비용이 소요되는 문제점이 있었다.
기판과 방열판을 접착제 등으로 접착하여 일체화하기 때문에 기판의 열이 방열판으로 그대로 전달되어 방열 되지 못하고 접착층에 의하여 엘이디에서 발생한 열이 기판을 통하여 방열판으로 전도되는 것을 차단하게 되므로 실질적으로 방열성능을 기대하는 것이 어렵게 된다.
이와 같이 방열을 위하여 별도의 방열판을 구비하고 있음에도 불구 하고 실질적으로 방열성능의 향상이 없는 상태이기 때문에 특히 고휘도 엘이디 등과 같이 발열이 많은 엘이디를 현장에 설치 또는 장착하여 운용할 때 수명과 내구성이 취약하여 유지와 관리에 상당한 애로사항이 발생하게 된다.
또한, 종래의 엘이디 패키지에 사용되는 기판은 열 저항이 높고 열전도도가 좋지 않은 세라믹 또는 글라스 재질의 절연기판을 사용하였으므로, 별도의 열 방출 수단을 구비하더라고, 기판 자체의 열 저항으로 인해 효과적인 방열이 이루어지기 힘든 등 여러 문제점이 있었다.
이에 본 발명에서는 상기와 같은 문제점들을 해결하기 위하여 발명한 것으로서 열전도성이 우수한 알루미늄 재질의 기판을 준비하는 기판준비과정과, 기판에 터미널홀을 관통되게 형성하는 홀형성과정과, 기판의 표면과 터미널홀에 산화방지와 전기적인 쇼트를 방지할 수 있도록 산화절연막을 형성하는 절연막형성과정과, 터미널홀에 터미널을 삽입하여 절연재로 고정시키는 터미널삽입과정과, 기판에 엘이디를 장착하고 엘이디와 터미널을 와이어 본딩으로 연결하고 엘이디 위에 투명한 재질의 에폭시로 마감하는 엘이디장착과정과, 기판의 하방으로 돌출된 터미널을 내측 방향으로 절곡시켜 보드와 솔더링 가능하도록 하는 터미널밴딩과정으로 엘이디 패키지를 완성하여 우수한 방열성을 통하여 내구성과 품질이 우수하고 수명이 긴 엘이디 패키지를 제공할 수 있다.
본 발명은 엘이디 패키지를 별도의 방열판을 구비하지 않고 기판을 방열성이 우수한 알루미늄(Al) 재질로 구성하여 방열성능을 극대화함으로써 엘이디 패키지의 품질과 내구성을 향상시키고, 설치 또는 장착된 엘이디 패키지의 수명을 길게 하면서 유지 보수에 따르는 비용을 대폭 절감할 수 있는 등 다양한 효과를 가지는 발명이다.
이하 첨부되는 도면과 관련하여 상기 목적을 달성하기 위한 본 발명의 바람직한 구성과 작용에 대하여 설명하면 다음과 같다.
도 1은 본 발명의 기술이 적용된 엘이디 패키지 제조과정을 도시한 공정 블럭도, 도 2는 본 발명의 기술이 적용된 엘이디 패키지 제조과정을 도면으로 표시한 도해도, 도 3은 본 발명의 기술에 의하여 완성된 엘이디 패키지를 도시한 단면 상태의 구성도, 도 4는 본 발명의 기술에 의하여 완성된 엘이디 패키지의 다른 예를 도시한 단면 구성도로서 함께 설명한다.
본 발명의 기술이 적용되는 엘이디 패키지(100)는 기판준비과정(S1)과, 홀형성과정(S2), 절연막형성과정(S3), 터미널삽입과정(S4), 엘이디장착과정(S5)및 터미널밴딩과정(S6)으로 완성한다.
상기 기판준비과정(S1)에서는, 열 전도성이 우수하여 방열성이 좋은 재질로 기판(101)을 준비하는 데, 본 발명에서는 기판(101)을 알루미늄 재질을 사용하도록 한다.
상기 기판(101)은 특별하게 별도의 방열수단을 더 구비하지 않아도 되나 고열이 방출되는 엘이디의 경우에는 기판(101)의 외면에 방열성을 높이기 위하여 미세하게 방열 돌기를 일체로 형성하여 구성하여도 무방할 것이다.
홀형성과정(S2)에서는, 기판(101)에 엘이디와 보드를 전기적으로 연결할 수 있도록 기판(101)의 소정 위치에 상면과 저면을 관통(Through)하도록 터미널홀(102)을 형성하도록 한다.
절연막형성과정(S3)에서는, 터미널홀(102)이 형성된 기판(101)의 표면은 물 론 터미널홀(102) 전체에 알루미늄이 산화되는 것을 방지하기 위한 산화절연막(103)을 형성하여 산화 방지가 가능하도록 하는 것은 물론, 전기적인 절연을 수행하고 엘이디 패키기가 작동하는 과정에서 발생할 수 있는 쇼트현상을 미연에 방지할 수 있도록 한다.
터미널삽입과정(S4)에서는, 기판(101)에 형성된 터미널홀(102)에 터미널(104)을 삽입하여 고정시키는데, 터미널(104)을 삽입한 후 에폭시 또는 글래스와 같은 전기적인 절연성을 가지는 재질로 충진한 후 경화시킴으로써 터미널(104)이 유동하지 않도록 고정하면 된다.
엘이디장착과정(S5)에서는, 기판(101)의 상면 중앙에 엘이디(105)를 장착하고 엘이디(105)와 터미널(104)을 와이어 본딩으로 연결하고, 엘이디(105) 위에는 투명한 재질의 에폭시(106)로 마감하여 엘이디(105)를 보호할 수 있도록 하여 완성한다.
터미널밴딩과정(S6)에서는, 기판(101)의 하방으로 돌출된 터미널(104)을 내측 방향으로 절곡시켜 보드(107)와 솔더링 가능하도록 함으로써 엘이디 패키기(100)를 완성한다.
상기 기판(101)의 저면에는 터미널(104)과 보드(107)가 연접될 때 발생하는 단차를 보상할 수 있도록 기판(101)과 일체형 또는 기판(101)에 부착되는 형태로 돌출되는 단차보정돌출부(110)를 더 형성하도록 한다.
본 발명에서는 부수적으로 엘이디(105) 작동(구동)에 필요한 회로를 집적한 구동아이시(Drive IC, 111)를 기판(101)의 저면에 형성하는 아이시홀(112)에 매립 되게 장착하여도 무방할 것이다.
상기와 같은 본 발명의 기술이 적용된 엘이디 패키지(100)는 의 설치와 장착 또는 작동상태는 종래의 보편적인 엘이디 패키지와 동일하므로 구체적인 설명은 생략하고, 본 발명으로 인하여 얻을 수 있는 효과에 대하여 집중적으로 설명하면 다음과 같다.
이와 같이, 본 발명에 따른 방열성이 우수한 알루미늄 재질의 기판을 이용한 엘이디 패키지는 엘이디로부터 발생하는 열을 효과적으로 외부로 방출하여 방열효과를 극대화할 수 있게 된다.
이는 방열성이 우수한 기판의 상면에 엘이디를 바로 장착하고 있기 때문에 엘이기가 작동하는 과정에서 발생하는 고열이 바로 기판으로 전도되어 외부로 방출되기 때문이다.
특히, 엘이디와 밀착되어 있는 기판 전체를 통하여 열이 신속하게 전도 및 확산되고, 기판은 대기와 열교환을 통하여 신속하게 방열을 수행할 수 있게 되므로서 방열성이 우수하게 되고, 또한, 기판의 표면에는 얇은 절연막을 형성하고 있어 엘이디와 전기적인 접촉을 차단하면서도 방열에 지장을 주지 않게 되는 것이다.
도 1은 본 발명의 기술이 적용된 엘이디 패키지 제조과정을 도시한 공정 블럭도.
도 2는 본 발명의 기술이 적용된 엘이디 패키지 제조과정을 도면으로 표시한 도해도.
도 3은 본 발명의 기술에 의하여 완성된 엘이디 패키지를 도시한 단면 상태의 구성도.
도 4는 본 발명의 기술에 의하여 완성된 엘이디 패키지의 다른 예를 도시한 단면 구성도.
도 5는 종래 기술이 적용된 엘이디 패키지를 도시한 구성도.
Claims (3)
- 열전도성이 우수한 알루미늄 재질의 기판(101)을 준비하는 기판준비과정(S1)과;기판(101)의 상면과 저면을 관통하는 형태의 터미널홀(102)을 형성하는 홀형성과정(S2)과;기판(101)의 표면과 터미널홀(102)에 산화방지와 전기적인 쇼트를 방지할 수 있도록 산화절연막(103)을 형성하는 절연막형성과정(S3)과;터미널홀(102)에 터미널(104)을 삽입하여 절연재로 고정시키는 터미널삽입과정(S4)과;기판(101)에 엘이디(105)를 장착하고 엘이디(105)와 터미널(104)을 와이어 본딩으로 연결하고 엘이디(105) 위에 투명한 재질의 에폭시(106)로 마감하는 엘이디장착과정(S5)과;기판(101)의 하방으로 돌출된 터미널(104)을 내측 방향으로 절곡시켜 보드(107)와 솔더링 가능하도록 하는 터미널밴딩과정(S6)으로 이루어지는 것을 특징으로 하는 엘이디 패키지 제조방법.
- 제 1 항에 있어서;상기 기판(101)의 저면에는 터미널(104)과 보드(107)가 연접될 때 발생하는 단차를 보상할 수 있도록 단차보정돌출부(110)를 더 형성하는 것을 특징으로 하는 엘이디 패키지 제조방법.
- 제 1 항에 있어서;상기 기판의 저면에 아이시홀(112)을 형성하여 엘이디(105) 작동에 필요한 회로를 집적한 구동아이시(111)를 매립하는 것을 특징으로 하는 엘이디 패키지 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090117010A KR101095166B1 (ko) | 2009-11-30 | 2009-11-30 | 엘이디 패키지 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090117010A KR101095166B1 (ko) | 2009-11-30 | 2009-11-30 | 엘이디 패키지 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110060425A true KR20110060425A (ko) | 2011-06-08 |
| KR101095166B1 KR101095166B1 (ko) | 2011-12-16 |
Family
ID=44395199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090117010A KR101095166B1 (ko) | 2009-11-30 | 2009-11-30 | 엘이디 패키지 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101095166B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101415928B1 (ko) * | 2012-11-28 | 2014-07-04 | 주식회사 루멘스 | 발광장치 및 이를 구비하는 백라이트 유닛 |
| CN113644183A (zh) * | 2021-09-03 | 2021-11-12 | 昆山兴协和科技股份有限公司 | 一种发光二极管及其制作方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4827809B2 (ja) * | 2000-12-06 | 2011-11-30 | イビデン株式会社 | Ｉｃチップ実装用基板 |
| KR100647867B1 (ko) | 2005-11-07 | 2006-11-23 | (주)싸이럭스 | 발광소자와 그 패키지 구조체 |
-
2009
- 2009-11-30 KR KR1020090117010A patent/KR101095166B1/ko active IP Right Grant
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101415928B1 (ko) * | 2012-11-28 | 2014-07-04 | 주식회사 루멘스 | 발광장치 및 이를 구비하는 백라이트 유닛 |
| CN113644183A (zh) * | 2021-09-03 | 2021-11-12 | 昆山兴协和科技股份有限公司 | 一种发光二极管及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101095166B1 (ko) | 2011-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100593937B1 (ko) | Ｓｉ기판을 이용한 ＬＥＤ 패키지 및 그 제조방법 | |
| US7192163B2 (en) | Light-emitting unit with enhanced thermal dissipation and method for fabricating the same | |
| JP4123105B2 (ja) | 発光装置 | |
| US9722158B2 (en) | Aligned multiple emitter package | |
| US7872418B2 (en) | Light emitting device and method for manufacturing the same | |
| KR101360732B1 (ko) | 발광 다이오드 패키지 | |
| US8610146B2 (en) | Light emitting diode package and method of manufacturing the same | |
| US10431567B2 (en) | White ceramic LED package | |
| TWI523273B (zh) | 具有對比面之發光二極體封裝體 | |
| US20100078669A1 (en) | Light emitting device and lead frame for the same | |
| JP2008235824A5 (ko) | ||
| CN103222075A (zh) | 发光二极管封装件及其制造方法 | |
| KR20110000730A (ko) | 표면 실장 ｌｅｄ 모듈 및 표면 실장 ｌｅｄ 모듈의 제조 방법 | |
| KR100989579B1 (ko) | 칩온보드형 발광 다이오드 패키지 및 그것의 제조 방법 | |
| US8030835B2 (en) | Light emitting device | |
| KR100731678B1 (ko) | 칩형 발광 다이오드 패키지 및 그것을 갖는 발광 장치 | |
| CN103165805B (zh) | 电子元件 | |
| JP5056327B2 (ja) | 発光装置 | |
| JP2005303071A (ja) | パッケージ、発光装置並びにこれらの製造方法 | |
| KR101363980B1 (ko) | 광 모듈 및 그 제조 방법 | |
| KR101095166B1 (ko) | 엘이디 패키지 제조방법 | |
| KR20070096693A (ko) | 버퍼층을 갖는 반도체 패키지 | |
| KR100726969B1 (ko) | 서브마운트를 적용하지 않는 고방열기판을 구비한발광다이오드 패키지 | |
| KR20130119643A (ko) | 전기적으로 절연 고립된 방열 브리지를 가진 방열기판의 구조 및 그 제조 방법 | |
| KR20110132729A (ko) | Ｌｅｄ를 구비한 백라이트 유닛 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20141209 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20161115 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20171016 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20181210 Year of fee payment: 8 |