KR20110059366A - Single crystalline semiconductor substrate having isolation region, solar cell using the same and manufacturing method thereof - Google Patents

Single crystalline semiconductor substrate having isolation region, solar cell using the same and manufacturing method thereof Download PDF

Info

Publication number
KR20110059366A
KR20110059366A KR1020090116076A KR20090116076A KR20110059366A KR 20110059366 A KR20110059366 A KR 20110059366A KR 1020090116076 A KR1020090116076 A KR 1020090116076A KR 20090116076 A KR20090116076 A KR 20090116076A KR 20110059366 A KR20110059366 A KR 20110059366A
Authority
KR
South Korea
Prior art keywords
type
substrate
ingot
single crystal
region
Prior art date
Application number
KR1020090116076A
Other languages
Korean (ko)
Inventor
이헌
Original Assignee
네오세미테크 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 네오세미테크 주식회사 filed Critical 네오세미테크 주식회사
Priority to KR1020090116076A priority Critical patent/KR20110059366A/en
Publication of KR20110059366A publication Critical patent/KR20110059366A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Abstract

PURPOSE: A single crystal semiconductor substrate with a separation region, a solar cell using the same, and a manufacturing method thereof are provided to prevent the recombination of electrons by preventing a short between a top electrode and a bottom electrode. CONSTITUTION: A semiconductor substrate includes a p type substrate area(110) and a p+ type separation area(120). The p+ type separation area is formed on the edge of the substrate area. The substrate area and the separation area are single crystal silicon.

Description

분리 영역이 형성된 단결정 반도체 기판과 이를 이용한 태양전지 및 그 제조방법{SINGLE CRYSTALLINE SEMICONDUCTOR SUBSTRATE HAVING ISOLATION REGION, SOLAR CELL USING THE SAME AND MANUFACTURING METHOD THEREOF}SINGLE CRYSTALLINE SEMICONDUCTOR SUBSTRATE HAVING ISOLATION REGION, SOLAR CELL USING THE SAME AND MANUFACTURING METHOD THEREOF}

본 발명은 분리 영역이 형성된 단결정 반도체 기판과 이를 이용한 태양전지 및 그 제조방법에 관한 것이다. 보다 상세하게는 단결정 잉곳의 표면에 잉곳과 다른 도전형의 불순물을 도핑시켜 가장자리부에 분리 영역이 형성된 단결정 반도체 기판과, 이를 이용하여 별도의 에지 분리(edge isolation) 공정이 필요 없는 태양전지 및 이를 제조하는 방법에 관한 것이다.The present invention relates to a single crystal semiconductor substrate having a separation region, a solar cell using the same, and a method of manufacturing the same. More specifically, a single crystal semiconductor substrate having a separation region formed at an edge by doping ingots and other conductive impurities on the surface of the single crystal ingot, and a solar cell which does not require an edge isolation process using the same. It relates to a manufacturing method.

최근 들어 정보화와 녹색 기술 분야의 연구가 활발하게 진행되고 있는데, 반도체 제조 공정 기술은 메모리, 비메모리, 평판 디스플레이(flat panel display: FPD) 및 태양전지 등의 다양한 분야에 활용되는 핵심 기술이다.In recent years, research on information technology and green technology has been actively conducted. The semiconductor manufacturing process technology is a core technology used in various fields such as memory, non-memory, flat panel display (FPD), and solar cell.

특히, 석유나 석탄과 같은 기존 화석 에너지 자원의 고갈이 예측되고, 환경에 대한 관심이 높아지면서, 이를 해결할 수 있는 대체 에너지인 태양전지에 관한 기술이 주목 받고 있다. 이러한 태양전지에는 태양열을 이용하여 터빈을 회전시키는데 필요한 증기를 발생시키는 태양열 전지와, 반도체의 성질을 이용하여 태양 빛(photons)을 전기 에너지로 변환시키는 태양광 전지가 있는데, 태양전지라고 하면 일반적으로 태양광 전지(이하, ‘태양전지’라 함)를 의미한다.In particular, the depletion of existing fossil energy resources such as petroleum and coal is predicted, and as the interest on the environment increases, technology for solar cells, which are alternative energy that can solve this problem, is drawing attention. Such solar cells include solar cells that use steam to generate steam for rotating turbines, and solar cells that convert photons into electrical energy using the properties of semiconductors. It means a solar cell (hereinafter referred to as a "solar cell").

이와 같이, 광을 수광하여 전기 에너지로 변환할 수 있는 태양전지를 크게 나누어 보면, 기판형(벌크형)[단결정(single crystalline), 다결정(poly crystalline)] 태양전지, 박막형[비정질(amorphous), 다결정(poly crystalline)] 태양전지, CdTe나 CIS(CuInSe2) 등의 화합물 박막 태양전지, III-V족 태양전지, 염료 감응형 태양전지 및 유기 태양전지 등을 포함할 수 있다. 이때, 단결정 태양전지는 기판으로 원통형으로 성장시킨 단결정 반도체 잉곳(ingot)을 얇게 절단한 원형의 판인 웨이퍼(wafer)를 사용한다.In this way, solar cells that can receive light and convert them into electrical energy are broadly divided into substrate type (bulk type) (single crystalline, poly crystalline) solar cells, thin film type (amorphous, polycrystalline). (poly crystalline)] may include a solar cell, a compound thin film solar cell such as CdTe or CIS (CuInSe 2 ), group III-V solar cell, dye-sensitized solar cell and organic solar cell. In this case, the single crystal solar cell uses a wafer, which is a circular plate obtained by thinly cutting a single crystal semiconductor ingot grown in a cylindrical shape as a substrate.

도 1 내지 도 5는 종래의 단결정 태양전지의 제조 과정을 나타내는 단면도이다.1 to 5 are cross-sectional views showing a manufacturing process of a conventional single crystal solar cell.

먼저, 도 1을 참조하면, 붕소(boron)가 첨가된 p 형 실리콘 단결정 잉곳(미도시함)을 절단하여 제조한 원형의 웨이퍼인 기판(10)을 준비한다.First, referring to FIG. 1, a substrate 10, which is a circular wafer manufactured by cutting a p-type silicon single crystal ingot (not shown) to which boron is added, is prepared.

다음으로, 도 2를 참조하면, 기판(10)에 n 형 불순물을 주입시켜 기판(10)의 표면을 n 형으로 도핑시킬 수 있다. 일례로, 불순물을 도핑하는 방법으로 p 형 영역(11)으로 형성된 기판(10)에 5족의 n 형 불순물인 인(phosphorus)을 주입함으로써 기판(10)의 표면부는 n 형 영역(n 형 반도체층: 12)이 형성되어 p-n 접합 구조를 얻을 수 있다.Next, referring to FIG. 2, n-type impurities may be implanted into the substrate 10 to dope the surface of the substrate 10 to n-type. For example, the surface portion of the substrate 10 is n-type region (n-type semiconductor) by injecting phosphorus, which is an n-type impurity of Group 5, into the substrate 10 formed of the p-type region 11 by doping impurities. Layer: 12) can be formed to obtain a pn junction structure.

다음으로, 도 3을 참조하면, 기판(10)의 상부 영역에 형성된 n형 반도체 층(12)의 가장자리부 일부(20)를 제거하는 에지 분리(edge isolation)를 수행할 수 있다. 대개 상기 에지 분리 공정은 레이저를 조사하여 수행할 수 있다.Next, referring to FIG. 3, edge isolation may be performed to remove a portion 20 of the edge portion of the n-type semiconductor layer 12 formed in the upper region of the substrate 10. Usually, the edge separation process can be performed by irradiating a laser.

다음으로, 도 4를 참조하면, 기판(10) 상에, 더 상세하게는 n 형 반도체층(12) 상에 은(Ag)으로 상부전극(30)을 형성할 수 있다. 이어서, 기판(10)의 하면에, 더 상세하게는 n 형 반도체층(12)의 하면에 알루미늄(Al)으로 하부전극(40)을 형성할 수 있다.Next, referring to FIG. 4, the upper electrode 30 may be formed of silver (Ag) on the substrate 10 and more specifically on the n-type semiconductor layer 12. Subsequently, the lower electrode 40 may be formed on the lower surface of the substrate 10, in more detail, on the lower surface of the n-type semiconductor layer 12 from aluminum (Al).

다음으로, 도 5를 참조하면, 기판(10)을 열처리하여 하부전극(40)의 알루미늄(Al)이 기판(10)의 하면에 형성된 n 형 반도체층(12)으로 확산되어 n 형 반도체층(12)을 p+ 형 반도체층(13)으로 변화시킬 수 있다. 이로써 p+ 형, p 형, n 형 반도체층이 적층된 단결정 태양전지를 구현할 수 있다.Next, referring to FIG. 5, by heating the substrate 10, aluminum (Al) of the lower electrode 40 is diffused into the n-type semiconductor layer 12 formed on the bottom surface of the substrate 10 to form an n-type semiconductor layer ( 12) can be changed to the p + type semiconductor layer 13. As a result, it is possible to implement a single crystal solar cell in which p + type, p type, and n type semiconductor layers are stacked.

한편, 상술한 바 있는 레이저 에지 분리 과정을 통하여 도 2에서 형성된 p 형 영역(11)을 둘러싸고 있는 n 형 반도체층(12)의 일부(20)를 제거하지 않을 경우, 상부전극(30)과 하부전극(40)이 단락(short circuit)되어 태양전지가 정상적으로 작동할 수 없다. 따라서, 실리콘 단결정 웨이퍼를 이용하는 단결정 태양전지의 제조 과정에서 상기 레이저 에지 분리 공정은 반드시 필요한 공정이라고 할 수 있다.On the other hand, when the portion 20 of the n-type semiconductor layer 12 surrounding the p-type region 11 formed in FIG. 2 is not removed through the laser edge separation process as described above, the upper electrode 30 and the lower portion The electrode 40 is short circuited and the solar cell cannot operate normally. Therefore, the laser edge separation process is a necessary step in the manufacturing process of the single crystal solar cell using the silicon single crystal wafer.

그러나, 이와 같은 레이저 에지 분리 공정을 수행할 경우 태양전지의 제조 과정이 복잡해지고 제조 비용이 상승하며, 특히 레이저에 의한 에지 분리 과정에 시간이 많이 소요됨으로써 태양전지의 생산성이 감소되는 한계를 가진다.However, when the laser edge separation process is performed, the manufacturing process of the solar cell becomes complicated and the manufacturing cost increases. In particular, since the edge separation process by the laser takes a lot of time, the productivity of the solar cell is reduced.

이에 본 발명은 상기와 같은 종래기술의 제반 문제점을 해결하기 위하여 안출된 것으로서, 기판 자체에 분리 영역이 형성된 단결정 반도체 기판과 그 제조 방법을 제공하는데 목적이 있다.Accordingly, an object of the present invention is to provide a single crystal semiconductor substrate having a separation region formed on the substrate itself, and a method of manufacturing the same.

또한, 본 발명은 기판 자체에 분리 영역이 형성된 단결정 반도체 기판을 이용하여 에지 분리(edge isolation) 공정이 필요 없는 태양전지와 그 제조방법을 제공하는데 다른 목적이 있다.Another object of the present invention is to provide a solar cell and a method of manufacturing the same, which do not require an edge isolation process by using a single crystal semiconductor substrate having an isolation region formed on the substrate itself.

또한, 본 발명은 제조 과정이 간단하고 제조 비용이 저렴하며 생산성이 향상된 태양전지와 그 제조방법을 제공하는데 다른 목적이 있다.In addition, another object of the present invention is to provide a solar cell and a method of manufacturing the same, which have a simple manufacturing process, low manufacturing cost, and improved productivity.

상기 목적을 달성하기 위한 본 발명의 대표적인 구성은 다음과 같다.Representative configuration of the present invention for achieving the above object is as follows.

본 발명의 상기 목적은 소정의 도전형을 갖는 기판 영역; 및 상기 기판 영역의 가장자리부에 형성되며 상기 도전형과 동일하되 농도가 높은 분리 영역을 포함하는 것을 특징으로 하는 단결정 반도체 기판에 의해 달성된다.The object of the present invention is to provide a substrate region having a predetermined conductivity type; And a separation region formed at an edge portion of the substrate region, the separation region being the same as the conductive type but having a high concentration.

이때, 상기 기판 영역과 상기 분리 영역은 단결정 실리콘일 수 있다.In this case, the substrate region and the isolation region may be single crystal silicon.

상기 기판 영역과 상기 분리 영역은 p 형, p+ 형일 수 있다.The substrate region and the isolation region may be p type and p + type.

상기 기판 영역과 상기 분리 영역은 n 형, n+ 형일 수 있다.The substrate region and the isolation region may be n type or n + type.

그리고, 본 발명의 상기 목적은 (a) 잉곳을 제공하는 단계; (b) 상기 잉곳의 가장자리부에 상기 잉곳의 중앙부의 도전형과 동일하되 농도가 높은 분리 영역을 형성하는 단계; 및 (c) 상기 잉곳을 반도체 기판으로 슬라이싱 하는 단계를 포함하는 것을 특징으로 하는 단결정 반도체 기판의 제조 방법에 의해서도 달성된다.In addition, the object of the present invention (a) providing an ingot; (b) forming a separation region at the edge of the ingot that is the same as the conductivity type at the center of the ingot but has a high concentration; And (c) slicing said ingot into a semiconductor substrate.

이때, 상기 잉곳은 단결정 실리콘일 수 있다.In this case, the ingot may be single crystal silicon.

상기 (b) 단계는, 상기 잉곳의 표면에 상기 잉곳과 동일한 도전형의 불순물을 포함하는 코팅막을 형성하는 단계; 상기 잉곳을 열처리하는 단계; 및 상기 코팅막을 제거하는 단계를 포함할 수 있다.Step (b) comprises the steps of: forming a coating film on the surface of the ingot containing impurities of the same conductivity type as the ingot; Heat-treating the ingot; And it may include the step of removing the coating film.

상기 (b) 단계는, 상기 잉곳을 소정의 가스로 표면 처리하는 단계를 포함할 수 있다.The step (b) may include the step of surface treating the ingot with a predetermined gas.

상기 잉곳이 p 형이면 상기 코팅막은 3족 물질을 포함하고, 상기 잉곳이 n 형이면 상기 코팅막은 5족 물질을 포함할 수 있다.If the ingot is p-type, the coating film may include a Group 3 material. If the ingot is n-type, the coating film may include a Group 5 material.

상기 잉곳이 p 형이면 상기 가스는 3족 물질을 포함하고, 상기 잉곳이 n 형이면 상기 가스는 5족 물질을 포함할 수 있다.If the ingot is p-type, the gas may include a Group 3 material. If the ingot is n-type, the gas may include a Group 5 material.

상기 (a) 단계는 상기 잉곳을 단결정으로 성장시키는 단계; 상기 잉곳을 블록화하는 단계; 및 상기 잉곳을 평탄화하는 단계를 포함할 수 있다.The step (a) comprises the steps of growing the ingot into a single crystal; Blocking the ingot; And planarizing the ingot.

상기 블록화 단계는 크로핑(cropping) 과정 또는 스쿼링(squaring) 과정 중 어느 하나 이상을 포함할 수 있다.The blocking step may include at least one of a cropping process or a squaring process.

상기 평탄화 단계는 에칭 과정 또는 그라인딩 과정 중 어느 하나 이상을 포함할 수 있다.The planarization step may include any one or more of an etching process and a grinding process.

그리고, 본 발명의 상기 목적은 제1, 제2, 제3 반도체층이 순서대로 적층되어 형성된 기판 영역과, 상기 기판 영역의 가장자리부에 형성되며 상기 제2 반도체 층과 도전형이 동일하거나 진성(i 형)인 분리 영역을 포함하는 단결정 반도체 기판; 상기 제3 반도체층 상에 형성되는 절연층; 상기 절연층 상에 형성되며 상기 절연층을 통해 상기 제3 반도체층과 콘택되는 상부전극; 및 상기 제1 반도체층 하부에 형성되는 하부전극을 포함하는 것을 특징으로 하는 태양전지에 의해서도 달성된다.In addition, the object of the present invention is to form a substrate region formed by stacking first, second, and third semiconductor layers in order, and formed at an edge of the substrate region, and having the same or intrinsic conductivity as the second semiconductor layer. a single crystal semiconductor substrate comprising an isolation region of type i); An insulating layer formed on the third semiconductor layer; An upper electrode formed on the insulating layer and in contact with the third semiconductor layer through the insulating layer; And it is also achieved by a solar cell comprising a lower electrode formed under the first semiconductor layer.

이때, 상기 단결정 반도체 기판은 단결정 실리콘일 수 있다.In this case, the single crystal semiconductor substrate may be single crystal silicon.

상기 제1, 제2, 제3 반도체층은 p+ 형, p 형, n 형일 수 있다.The first, second, and third semiconductor layers may be p + type, p type, n type.

상기 제1, 제2, 제3 반도체층은 n+ 형, n 형, p 형일 수 있다.The first, second, and third semiconductor layers may be n + type, n type, or p type.

상기 제1 반도체층의 도전형은 상기 하부전극에 따라 결정될 수 있다.The conductivity type of the first semiconductor layer may be determined according to the lower electrode.

상기 단결정 반도체 기판은 거칠기를 가질 수 있다.The single crystal semiconductor substrate may have a roughness.

그리고, 본 발명의 상기 목적은 (a) 소정의 도전형을 갖는 기판 영역과 상기 기판 영역의 가장자리부에 형성되며 상기 도전형과 동일하되 농도가 높은 분리 영역을 포함하는 단결정 반도체 기판을 제공하는 단계; 및 (b) 상기 기판의 표면에 상기 기판 영역과 다른 도전형의 불순물을 도핑하여 상기 기판 영역을 순서대로 적층된 제1, 제2, 제3 반도체층으로 형성하고, 상기 분리 영역을 상기 제2 반도체층의 도전형과 동일하거나 진성(i 형)으로 변화시키는 단계를 포함하며, 상기 제1, 제3 반도체층의 도전형은 상기 불순물과 동일하고 상기 제2 반도체층의 도전형은 상기 기판 영역과 동일한 것을 특징으로 하는 태양전지의 제조방법에 의해서도 달성된다.The object of the present invention is to provide a single crystal semiconductor substrate comprising (a) a substrate region having a predetermined conductivity type and an isolation region formed at an edge portion of the substrate region, the separation region being the same as the conductivity type but having a high concentration. ; And (b) doping an impurity of a conductivity type different from that of the substrate region to the surface of the substrate to form the substrate region as first, second, and third semiconductor layers stacked in order, and forming the separation region in the second region. Changing the conductivity type to the same or intrinsic (i-type) conductivity type of the semiconductor layer, wherein the conductivity type of the first and third semiconductor layers is the same as the impurity and the conductivity type of the second semiconductor layer is the substrate region. It is also achieved by a method for manufacturing a solar cell, characterized in that the same as.

이때, (c) 상기 제3 반도체층 상에 절연층을 형성하는 단계; (d) 상기 절연 층 상에 상부전극을 형성하는 단계; (e) 상기 제1 반도체층 하부에 하부전극을 형성하는 단계; (f) 상기 기판을 열처리하여 상기 상부전극과 제3 반도체층을 콘택시키고, 상기 제1 반도체층의 도전형을 변화시키는 단계를 더 포함할 수 있다.At this time, (c) forming an insulating layer on the third semiconductor layer; (d) forming an upper electrode on the insulating layer; (e) forming a lower electrode under the first semiconductor layer; (f) heat treating the substrate to contact the upper electrode and the third semiconductor layer, and changing the conductivity of the first semiconductor layer.

본 발명에 의하면, 잉곳 제조 공정시 일괄적으로 분리 영역을 형성할 수 있어 분리 영역이 형성된 단결정 반도체 기판을 대량으로 얻을 수 있는 효과를 갖는다.According to the present invention, it is possible to collectively form the separation region during the ingot production process, and has the effect of obtaining a large amount of the single crystal semiconductor substrate having the separation region formed therein.

또한, 본 발명에 의하면, 단결정 반도체 기판 자체에 분리 영역이 형성되어 있어 별도의 에지 분리(edge isolation) 공정이 없이도 태양전지를 용이하게 구현할 수 있는 효과를 갖는다.In addition, according to the present invention, since the isolation region is formed on the single crystal semiconductor substrate itself, it is possible to easily implement the solar cell without a separate edge isolation process.

또한, 본 발명에 의하면, 태양전지 제조시 단결정 반도체 기판의 분리 영역을 이용하여 상부전극과 하부전극이 전기적으로 단락되는 것을 방지하여 전자의 재결합 통로가 형성되는 문제점을 해결할 수 있는 효과를 갖는다.In addition, according to the present invention, there is an effect that can solve the problem that the electron recombination path is formed by preventing the upper electrode and the lower electrode from being electrically shorted by using the separation region of the single crystal semiconductor substrate during solar cell manufacturing.

또한, 본 발명에 의하면, 제조 과정이 간단하고 제조 비용이 저렴하며 생산성이 향상된 태양전지와 그 제조방법을 제공할 수 있는 효과를 갖는다.In addition, according to the present invention, the manufacturing process is simple, the manufacturing cost is low, and has the effect of providing a solar cell and a method of manufacturing the improved productivity.

후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭하며, 길이 및 면적, 두께 등과 그 형태는 편의를 위하여 과장되어 표현될 수도 있다.DETAILED DESCRIPTION The following detailed description of the invention refers to the accompanying drawings that show, by way of illustration, specific embodiments in which the invention may be practiced. These embodiments are described in sufficient detail to enable those skilled in the art to practice the invention. It should be understood that the various embodiments of the present invention are different but need not be mutually exclusive. For example, certain shapes, structures, and characteristics described herein may be embodied in other embodiments without departing from the spirit and scope of the invention with respect to one embodiment. It is also to be understood that the position or arrangement of the individual components within each disclosed embodiment may be varied without departing from the spirit and scope of the invention. The following detailed description, therefore, is not to be taken in a limiting sense, and the scope of the present invention, if properly described, is defined only by the appended claims, along with the full range of equivalents to which such claims are entitled. In the drawings, like reference numerals refer to the same or similar functions throughout the several aspects, and length, area, thickness, and the like may be exaggerated for convenience.

이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 바람직한 실시예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily implement the present invention.

[본 발명의 바람직한 실시예][Preferred Embodiments of the Invention]

본 명세서에 있어서, 분리 영역이 형성된 단결정 반도체 기판이란, 단결정 웨이퍼인 기판의 중앙부(기판 영역)와 가장자리부(분리 영역)가 서로 동일한 타입의 도전형을 가지되 가장자리부가 중앙부 보다 높은 농도인 것을 의미한다. 이하의 상세한 설명에서는 설명의 편의를 위해 분리 영역이 형성된 단결정 반도체 기판은 p형 잉곳의 가장자리부에 p형 불순물(3족 불순물)을 도핑하여 슬라이싱(slicing)된 기판으로서 중앙부가 p형, 가장자리부가 p+ 형인 경우를 일 예로 설명하지만, 본 발명에서의 분리 영역이 형성된 단결정 반도체 기판은 이와 다른 도 전형의 경우(예를 들면, 5족 불순물을 이용하여 중앙부가 n 형, 가장자리부가 n+ 형인 경우)를 포괄적으로 모두 의미하는 것으로 이해되어야 한다.In the present specification, the single crystal semiconductor substrate in which the isolation region is formed means that the center portion (substrate region) and the edge portion (separation region) of the substrate, which are single crystal wafers, have the same conductivity type as each other, but the edge portion has a higher concentration than the center portion. do. In the following detailed description, for convenience of description, a single crystal semiconductor substrate having a separation region is a substrate sliced by doping p-type impurities (group III impurities) at the edges of the p-type ingot. Although the case of the p + type is described as an example, the single crystal semiconductor substrate in which the isolation region is formed according to the present invention has a different conductivity type (for example, the case where the center portion is n type and the edge portion is n + type using group 5 impurities). It should be understood to mean all inclusively.

또한, 본 명세서에 있어서, 분리 영역이 형성된 단결정 반도체 기판을 가장 널리 사용되는 실리콘(Si)을 중심으로 설명하지만, 게르마늄(Ge) 및 갈륨비소(GaAs)와 같이 공지된 다른 재질도 포괄적으로 모두 의미하는 것으로 이해되어야 한다.In addition, in this specification, the single crystal semiconductor substrate having the isolation region will be described based on the most widely used silicon (Si), but other well-known materials such as germanium (Ge) and gallium arsenide (GaAs) are all comprehensively understood. It should be understood to do.

또한, 이하의 상세한 설명에서는 분리 영역이 형성된 단결정 반도체 기판 상에 태양전지가 형성된 경우를 예를 들어 설명하지만, 단결정 반도체 기판을 사용하는 반도체 기술 분야 전반에 본 발명의 분리 영역이 형성된 단결정 반도체 기판이 동일하게 적용할 수 있음은 자명할 것이다.In addition, in the following detailed description, the solar cell is formed on the single crystal semiconductor substrate in which the isolation region is formed, for example. However, the single crystal semiconductor substrate in which the isolation region of the present invention is formed is generally used in the semiconductor technology field using the single crystal semiconductor substrate. It will be obvious that the same applies.

또한, 이하의 상세한 설명에서, +의 의미는 불순물의 도핑 농도의 상대적인 차이를 나타내는 것으로, +가 - 또는 표시가 없는 경우 보다 고농도의 도핑 농도를 가짐을 의미한다.In addition, in the following detailed description, the meaning of + indicates a relative difference in the doping concentration of impurities, which means that the + has a higher concentration of doping concentration than the case of − or no indication.

분리 영역이 형성된 단결정 반도체 기판Single Crystal Semiconductor Substrate with Isolation Regions

도 6은 본 발명의 일 실시예에 따른 분리 영역이 형성된 단결정 반도체 기판의 제조 과정을 설명하기 위한 흐름도이다.6 is a flowchart illustrating a manufacturing process of a single crystal semiconductor substrate having an isolation region according to an embodiment of the present invention.

도 7 내지 도 11은 본 발명의 도 6에 따른 공정을 구체적으로 나타내는 도면이다.7 to 11 are views showing in detail the process according to Figure 6 of the present invention.

도 6을 참조하면, 먼저 원료(예를 들면, 다결정 실리콘)를 용해하여 단결 잉곳(ingot: IG)을 성장시킬 수 있다(S10). 이러한 잉곳(IG)은 용융 대역(Float Zone; FZ)법 등의 공지된 방법을 제한 없이 사용할 수 있으나, 일례로 대구경의 잉곳을 용이하게 성장시킬 수 있는 쵸크랄스키(Czochralski: CZ)법을 이용할 수 있다.Referring to FIG. 6, first, a raw material (for example, polycrystalline silicon) may be dissolved to grow a single ingot (IG) (S10). The ingot IG may be a known method such as a melt zone (FZ) method without limitation, but for example, a Czochralski (CZ) method that can easily grow a large diameter ingot is used. Can be.

보다 상세하게, 도 7을 참조하면, 도가니 내에 다결정 실리콘을 포함하는 원료를 넣고 가열할 수 있다. 일례로, 잉곳(IG) 성장시 붕소(boron)를 첨가하여 p 형 단결정 실리콘 잉곳을 성장시킬 수 있다.In more detail, referring to FIG. 7, a raw material containing polycrystalline silicon may be put into a crucible and heated. For example, when growing ingot IG, boron may be added to grow a p-type single crystal silicon ingot.

이어서, 목표로 하는 결정 방향과 동일한 결정 방향을 갖는 단결정 씨드(seed)를 다결정 실리콘 용융액의 표면 중앙부에 접촉시킬 수 있다.Subsequently, a single crystal seed having the same crystal direction as the target crystal direction can be brought into contact with the surface center portion of the polycrystalline silicon melt.

이어서, 단결정 씨드를 천천히 상측으로 이동시켜 실리콘 단결정 잉곳(IG)을 성장시킬 수 있는데, 이 경우 단결정 씨드와 도가니를 반대 방향으로 회전시킬 수도 있다. 단결정 씨드가 다결정 실리콘 용융액 상측으로 인상되는 경우, 단결정 씨드와 다결정 실리콘 용융액 표면 사이에는 표면 장력이 발생하게 되어 얇은 실리콘 막들이 형성함과 동시에 냉각되면서 실리콘 단결정 잉곳(IG)이 성장될 수 있다. 이때, 다결정 실리콘 용융액 내의 실리콘 원자들은 단결정 씨드와 동일한 결정 방위(crystal orientation)를 가지면서 실리콘 단결정 잉곳(IG)으로 성장될 수 있다.Subsequently, the single crystal seed may be slowly moved upward to grow the silicon single crystal ingot IG. In this case, the single crystal seed and the crucible may be rotated in opposite directions. When the single crystal seed is pulled upwards of the polycrystalline silicon melt, surface tension is generated between the single crystal seed and the polycrystalline silicon melt surface so that the silicon single crystal ingot IG may grow while thin silicon films are formed and cooled. At this time, the silicon atoms in the polycrystalline silicon melt may be grown to the silicon single crystal ingot IG while having the same crystal orientation as the single crystal seed.

다시, 도 6을 참조하면, 성장된 잉곳(IG)의 상하부와 같이 불필요한 부분을 제거하는 블록화 공정을 통해 잉곳(IG)을 원기둥 형상으로 가공할 수 있다(S20).Referring back to FIG. 6, the ingot IG may be processed into a cylindrical shape through a blocking process of removing unnecessary portions such as upper and lower portions of the grown ingot IG (S20).

보다 상세하게, 도 8을 참조하면, 도 7과 같이 초크랄스키법을 통해 성장된 잉곳(IG)은 상하부가 돌출된 기둥 형상일 수 있다. 따라서, 크로핑(cropping) 과정을 수행하여 돌출부를 절단하여 하나 또는 다수개의 블록(원통형의 단결정 실리 콘 잉곳)을 형성할 수 있다.More specifically, referring to FIG. 8, the ingot IG grown through the Czochralski method as shown in FIG. 7 may have a pillar shape in which upper and lower portions protrude. Therefore, a cropping process may be performed to cut the protrusions to form one or a plurality of blocks (cylindrical single crystal silicon ingots).

또한, 본 발명의 일 실시예에 따른 블록화 공정(S20)에서는, 잉곳(100)의 외주면을 사각 형상으로 가공하는 스쿼링(squaring) 과정을 수행할 수도 있다. 물론, 크로핑 과정과 스쿼링 공정은 필요에 따라 생략될 수도 있다.In addition, in the blocking step (S20) according to an embodiment of the present invention, a squaring process of processing the outer circumferential surface of the ingot 100 into a square shape may be performed. Of course, the cropping process and the squaring process may be omitted as necessary.

다시, 도 6을 참조하면, 블록화된 잉곳(IG)의 표면을 평탄화하기 위한 평탄화 공정을 수행할 수 있다(S30).Referring back to FIG. 6, a planarization process may be performed to planarize the surface of the blocked ingot IG (S30).

보다 상세하게, 도 9를 참조하면, 도 8과 같이 블록화된 잉곳(IG)의 표면을 화학적으로 연마하는 에칭 과정을 수행할 수 있다. 이러한 에칭 과정은 대량으로 용이하게 처리할 수 있는 습식 방식을 이용하여 수행할 수 있다. 이때, 에칭액은 일례로, KOH 또는 NaOH를 포함하는 알칼리계를 사용할 수 있으나, 이에 한정되는 것은 아니며 HNO3와 같은 산성계를 포함하는 공지된 에칭액을 제한 없이 사용할 수 있다.More specifically, referring to FIG. 9, an etching process of chemically polishing the surface of the ingot IG blocked as shown in FIG. 8 may be performed. This etching process can be performed using a wet method that can be easily processed in large quantities. In this case, the etching solution may be, for example, an alkali system including KOH or NaOH, but is not limited thereto, and a known etching solution including an acid system such as HNO 3 may be used without limitation.

또한, 본 발명의 일 실시예에 따른 평탄화 공정(S30)에서는, 블록화된 잉곳(IG)의 표면을 물리적으로 연마하는 그라인딩(grinding) 방식을 이용하여 수행할 수도 있다. 이러한 그라인딩 방식은 일례로, 회전력을 이용한 그라인딩 휠로 블록화된 잉곳(IG)의 표면 거칠기를 제거할 수 있지만 이에 한정되는 것은 아니며, 반도체 웨이퍼 가공시 사용되는 공지된 그라인딩 방식을 제한 없이 사용할 수 있다.In addition, in the planarization process (S30) according to an embodiment of the present invention, it may be performed by using a grinding (grinding) method to physically polish the surface of the blocked ingot (IG). Such a grinding method may remove, but is not limited to, the surface roughness of the ingot IG blocked by the grinding wheel using a rotational force. For example, a known grinding method used in semiconductor wafer processing may be used without limitation.

이와 같은 평탄화 공정(S30)을 통하여 이전 단계에서 수행된 블록화 공정(S20) 등에서 불가피하게 얻는 잉곳(IG)의 각종 손상(damage)을 화학적 및/또는 물리적으로 용이하게 제거할 수 있다.Through the planarization process S30, various damages of the ingot IG, which are inevitably obtained in the blocking process S20 performed in the previous step, can be easily removed chemically and / or physically.

다시, 도 6을 참조하면, 평탄화된 잉곳(IG)의 가장자리부에 잉곳(IG)과 동일한 도전형의 불순물을 주입시켜 잉곳(IG)의 중앙부와 도전형은 동일하되 농도가 높은 분리 영역(120)을 형성할 수 있다(S40).Referring back to FIG. 6, impurities of the same conductivity type as the ingot IG are implanted into the edges of the planarized ingot IG so that the center portion and the conductivity type of the ingot IG are the same but have a higher concentration. ) May be formed (S40).

보다 상세하게, 도 10의 (A)를 참조하면, 도 9와 같이 평탄화된 잉곳(IG)의 표면에 코팅막(C)을 형성할 수 있다. 일례로, p 형 잉곳(IG)인 경우 코팅막(C)은 알루미늄(Al)일 수 있으나, 이에 한정되는 것은 아니며 이와 동일한 3족의 물질이 포함된 소재라면 제한 없이 사용될 수 있다. 예를 들어, 붕규산 글래스(Borosilicate Glass; BSG), 알루미나(Al2O3)와 실리카(SiO2)를 포함하는 화합물인 알루미노규산염 글래스(Aluminosilicate Glass) 등을 사용할 수 있다.More specifically, referring to FIG. 10A, a coating film C may be formed on the surface of the flattened ingot IG as shown in FIG. 9. For example, in the case of the p-type ingot (IG), the coating film (C) may be aluminum (Al), but is not limited thereto. Any material containing the same Group 3 material may be used without limitation. For example, borosilicate glass (BSG), aluminosilicate glass (Aluminosilicate Glass), etc., which is a compound containing alumina (Al 2 O 3 ) and silica (SiO 2 ), may be used.

이어서, 도 10의 (B)를 참조하면, 코팅막(C)이 형성된 잉곳(IG)을 열처리하여 코팅막(C)의 알루미늄(Al)이 p 형 잉곳(IG)의 표면으로 확산되는 과정을 수행할 수 있다. 이로써, p형 잉곳(IG)의 가장자리부에는 알루미늄(Al)이 도핑되어 p+ 형인 분리 영역(120)을 형성할 수 있다.Subsequently, referring to FIG. 10B, a process in which aluminum (Al) of the coating film (C) is diffused to the surface of the p-type ingot (IG) by performing heat treatment on the ingot (IG) on which the coating film (C) is formed. Can be. As a result, aluminum (Al) may be doped at the edge of the p-type ingot IG to form a p + type isolation region 120.

이어서, 도 10의 (C)를 참조하면, 코팅막(C)을 제거하여 가장자리부는 p+ 형인 분리 영역(120)이고 중앙부는 p 형 영역인 기판 영역(110)으로 형성된 본 발명의 일 실시예에 따른 잉곳(IG)을 얻을 수 있다.Subsequently, referring to FIG. 10C, the coating layer C is removed to form a separation region 120 having an edge portion p + and a substrate region 110 having a central portion p-type. Ingot IG can be obtained.

물론, 이러한 고체 형태의 코팅막 대신 3족 물질을 포함하는 도핑 가스로 표면을 처리할 수 있는데, 일례로 BH3으로 잉곳(IG)을 도핑 처리할 수도 있다.Of course, the surface may be treated with a doping gas containing a Group 3 material instead of the solid coating layer. For example, the ingot IG may be doped with BH 3 .

다시, 도 6을 참조하면, 본 발명의 일 실시예에 따른 잉곳(IG)을 다수개의 기판으로 절단하는 슬라이싱(slicing) 공정을 수행할 수 있다(S50).Referring back to FIG. 6, a slicing process of cutting an ingot IG into a plurality of substrates may be performed (S50).

보다 상세하게, 도 11을 참조하면, 잉곳(IG)을 소정의 절단 수단을 이용한 소잉(sawing) 과정을 통해 얇은 두께의 판 형상으로 절단할 수 있다. 이러한 절단 수단은, 일례로 와이어일 수 있으나 이에 한정되는 것은 아니며, 다이아몬드 쏘(saw)와 같은 공지된 절단 수단을 사용할 수도 있다. 한편, 도시되지는 않았지만, 슬라이싱 공정에서 발생한 파티클 및 슬러지 등을 제거하기 위한 세정 공정을 더 수행할 수 있다.More specifically, referring to FIG. 11, the ingot IG may be cut into a plate shape having a thin thickness through a sawing process using a predetermined cutting means. Such cutting means may be, for example, a wire, but is not limited thereto, and a known cutting means such as a diamond saw may be used. Although not shown, a cleaning process for removing particles and sludge generated in the slicing process may be further performed.

상기와 같은 공정들에 따라 제조된 본 발명의 일 실시예에 따른 기판 영역(100)과 분리 영역(120)을 포함하는 단결정 반도체 기판(100)은 다양한 반도체의 기판으로 사용될 수 있는데, 이에 관하여는 도 12 이하를 참조한 이하의 상세한 설명을 통해 이해될 수 있을 것이다. 다만, 하기의 예는 이해를 돕기 위한 것일 뿐이며 이에 한정되는 것이 아님을 밝혀둔다.The single crystal semiconductor substrate 100 including the substrate region 100 and the isolation region 120 manufactured according to the above processes may be used as a substrate of various semiconductors. It will be understood from the following detailed description with reference to FIG. 12 or below. However, the following examples are only for clarity and are not limited thereto.

분리 영역이 형성된 단결정 반도체 기판을 이용한 태양전지Solar cell using single crystal semiconductor substrate with separated region

도 12 내지 도 16은 본 발명의 일 실시예에 따른 분리 영역이 형성된 단결정 반도체 기판을 이용한 태양전지의 제조 과정을 나타내는 도면이다.12 to 16 are views illustrating a manufacturing process of a solar cell using a single crystal semiconductor substrate having an isolation region according to an embodiment of the present invention.

먼저, 도 12는 상술된 도 11과 같이 제조된 본 발명의 단결정 반도체 기판(100)의 I 부터 I' 영역의 단면을 나타낸 것으로서, 중앙부에 기판 영역(110)과 가장자리부에 분리 영역(120)이 형성된 기판(100)을 제공할 수 있다.First, FIG. 12 is a cross-sectional view of regions I through I 'of the single crystal semiconductor substrate 100 of the present invention manufactured as described above with reference to FIG. 11, wherein the substrate region 110 and the separation region 120 are disposed at the center portion. The formed substrate 100 may be provided.

다음으로, 도 13을 참조하면, 텍스쳐링(texturing) 공정을 수행하여 기 판(100)의 표면에 거칠기를 형성할 수 있다. 본 발명에서 텍스쳐링이란, 태양전지의 기판 표면에 입사되는 빛이 반사되어 광학적으로 손실됨으로써 그 특성이 저하되는 현상을 방지하지 위한 것이다. 즉, 기판의 표면을 거칠게 만드는 것으로, 기판 표면에 요철 패턴(예를 들면, 도시된 바와 같은 삼각형 구조)을 형성하는 것을 말한다. 이와 같이, 텍스쳐링으로 기판의 표면이 거칠어지면 표면에서 한번 반사된 빛이 태양전지 방향으로 재반사될 수 있으므로 빛이 손실되는 것을 감소시킬 수 있고, 광 포획량이 증가되어 태양전지의 광전 변환 효율을 향상시킬 수 있다.Next, referring to FIG. 13, a roughness may be formed on the surface of the substrate 100 by performing a texturing process. Texturing in the present invention is intended to prevent the phenomenon that the characteristics of the light is reduced by reflecting the light incident on the substrate surface of the solar cell is optically lost. That is, by making the surface of a substrate rough, it means forming an uneven | corrugated pattern (for example, a triangular structure as shown) on the surface of a substrate. As such, when the surface of the substrate is roughened by texturing, the light reflected once from the surface may be reflected back toward the solar cell, thereby reducing the loss of light and increasing the amount of light trapping, thereby improving the photoelectric conversion efficiency of the solar cell. You can.

이때, 대표적인 텍스쳐링 방법으로는 샌드 블래스팅 방법을 사용할 수 있는데, 식각 입자를 압축 공기로 분사하여 식각하는 건식 블래스팅과 액체와 함께 식각 입자를 분사하여 식각하는 습식 블래스팅을 모두 포함하는 것이다. 한편, 본 발명의 샌드 블래스팅에 사용되는 식각 입자는 모래, 작은 금속과 같이 물리적 충격으로 기판에 요철을 형성시킬 수 있는 입자를 제한 없이 사용할 수 있다. 물론 필요에 따라 텍스쳐링 공정을 생략할 수도 있다.In this case, a representative texturing method may be a sand blasting method, which includes both dry blasting for spraying etched particles with compressed air and wet blasting for etching etched particles with liquid. On the other hand, the etching particles used in the sand blasting of the present invention can be used without limitation, particles that can form irregularities on the substrate by physical impact, such as sand, small metal. Of course, the texturing process may be omitted if necessary.

다음으로, 도 14를 참조하면, 기판(100)의 표면에 기판 영역(110)과 다른 도전형의 불순물을 주입시켜 p-n 접합을 형성할 수 있다.Next, referring to FIG. 14, an impurity of a different conductivity type from the substrate region 110 may be implanted into the surface of the substrate 100 to form a p-n junction.

예를 들면, 기판 영역(110)이 p 형이면 n 형 불순물인 인(P)을 기판(100)의 표면에 주입시켜 기판 영역(110)의 하/상부에 n 형인 제1 영역(제1 반도체층: 111), n 형인 제3 영역(제3 반도체층: 113)을 형성할 수 있다. 이때, 중간층인 제2 영역(제2 반도체층: 112)은 원래의 도전형인 p 형을 그대로 유지할 수 있다. 이와 동시에, 기판(100)의 가장자리부의 p+ 형을 갖는 분리 영역(120)에도 인(P)이 확산되어 p+ 형에서 i 형(진성: intrinsic) 또는 p 형으로 변화될 수 있다.For example, when the substrate region 110 is p-type, phosphorus (P), which is an n-type impurity, is implanted into the surface of the substrate 100 so as to form an n-type first region (first semiconductor) at the lower and upper portions of the substrate region 110. Layer 111), an n-type third region (third semiconductor layer 113) can be formed. At this time, the second region (second semiconductor layer) 112, which is the intermediate layer, may maintain the original p-type as it is. At the same time, phosphorus (P) is also diffused in the isolation region 120 having the p + type at the edge of the substrate 100 to change from p + type to i type (intrinsic) or p type.

결국, 기판(100)에서 분리 영역(120)은 절연 기능을 수행할 수 있는 i 형 또는 기판 영역(110: 111, 112, 113) 중 제1 영역(111) 및/또는 제3 영역(113)과 서로 다른 도전형을 가지게 됨으로써, 이후 형성될 상부전극(140)과 하부전극(150)이 단락되는 것을 방지하여 전자의 재결합 통로가 형성되는 문제점을 해결할 수 있다. As a result, the isolation region 120 of the substrate 100 may be the first region 111 and / or the third region 113 of the i-type or substrate regions 110, 111, 112, and 113, which may perform an insulation function. By having a different conductivity type than the above, it is possible to prevent the short circuit between the upper electrode 140 and the lower electrode 150 to be formed later to solve the problem that the recombination path of the electron is formed.

한편, 불순물 주입 방법으로는 대표적으로 고체 소스(solid source)와 가스 소스(gas source)를 이용하는 방식을 사용할 수 있다. 고체 소스를 사용하는 경우에는, 예를 들면, P2O5의 등과 같은 물질을 기판(100) 상에 증착시킨 후에 약 900℃에서 일정 시간 동안 가열함으로써 기판(100) 내부로 인(P)을 확산시켜서 주입할 수 있다. 또한, 가스 소스를 사용하는 경우에는, 예를 들면, PH3, POCl3 등과 같은 가스를 사용하여 약 850℃ 내지 950℃의 온도에서 일정 시간 동안 인(P)을 기판(100) 내부로 확산시켜서 주입할 수 있다.Meanwhile, as the impurity implantation method, a method using a solid source and a gas source may be typically used. In the case of using a solid source, phosphorus (P) is introduced into the substrate 100 by, for example, depositing a material such as P 2 O 5 on the substrate 100 and then heating at about 900 ° C. for a predetermined time. It can be injected by diffusion. In the case of using a gas source, for example, by using a gas such as PH 3 , POCl 3 , phosphorus (P) is diffused into the substrate 100 for a predetermined time at a temperature of about 850 ° C. to 950 ° C. Can be injected.

다음으로, 도 15를 참조하면, 기판(100)의 제3 영역(113) 상에 절연층(130)을 형성할 수 있다. 이러한 절연층(130)은 일례로, 실리콘 산화막(SiOX) 또는 실리콘 질화막(SiNX)일 수 있으나, 빛을 투과시킬 수 있고 절연 특성을 가지는 재질이라면 제한 없이 사용할 수 있다.Next, referring to FIG. 15, an insulating layer 130 may be formed on the third region 113 of the substrate 100. The insulating layer 130 may be, for example, a silicon oxide film (SiO X ) or a silicon nitride film (SiN X ), but may be used without limitation as long as the material may transmit light and have insulating properties.

이러한 절연층(130)의 형성 방법으로는 공지된 화학기상 증착법(Chemical Vapor Deposition: CVD)을 사용할 수 있다.As the method of forming the insulating layer 130, a known chemical vapor deposition (CVD) method may be used.

이어서, 절연층(130) 상에 전도성 재질의 상부전극(140)을 형성할 수 있다. 이러한 상부전극(140)은 일례로, 은, 구리, 알루미늄, 티타늄 및 이들의 합금을 포함할 수 있으나, 통상적인 전도성 소재를 제한 없이 사용할 수 있다.Subsequently, an upper electrode 140 of a conductive material may be formed on the insulating layer 130. For example, the upper electrode 140 may include silver, copper, aluminum, titanium, and alloys thereof, but a conventional conductive material may be used without limitation.

이러한 상부전극(140)의 형성 방법으로는, 공지된 물리기상 증착법(Physical Vapor Deposition: PVD), 화학기상 증착법(Chemical Vapor Deposition: CVD)을 사용할 수 있으나, 보다 간편하고 공정 단가가 저렴한 스크린 프린팅법(screen printing)을 사용하는 것이 바람직하다.As the method of forming the upper electrode 140, known physical vapor deposition (PVD) and chemical vapor deposition (CVD) may be used, but the screen printing method is more simple and inexpensive. It is preferable to use screen printing.

이어서, 기판(100)의 제1 영역(111) 상에 전도성 재질의 하부전극(150)을 형성할 수 있다. 이러한 하부전극(150)은 제2 영역(112)과 동일한 도전형인 전도성 재질을 제한 없이 사용할 수 있다. 일례로, p 형인 제2 영역(112)과 동일한 3족 물질인 알루미늄(Al)을 사용할 수 있다.Subsequently, a lower electrode 150 of a conductive material may be formed on the first region 111 of the substrate 100. The lower electrode 150 may use the same conductive material as the second region 112 without limitation. For example, aluminum (Al), which is the same Group 3 material as the p-type second region 112, may be used.

이러한 하부전극(150)의 형성 방법으로는, 공지된 물리기상 증착법(Physical Vapor Deposition: PVD), 화학기상 증착법(Chemical Vapor Deposition: CVD)을 사용할 수 있다.As the method of forming the lower electrode 150, known physical vapor deposition (PVD) and chemical vapor deposition (CCVD) may be used.

다음으로, 도 16을 참조하면, 기판(100)을 열처리하여 절연층(130) 상에 형성된 상부전극(140)이 절연층(130)을 뚫고 확산되어 기판(100)의 제3 영역(113)과 직접 콘택을 형성할 수 있다.Next, referring to FIG. 16, the upper electrode 140 formed on the insulating layer 130 by heat-treating the substrate 100 is diffused through the insulating layer 130 to form the third region 113 of the substrate 100. It can form a direct contact with the.

이와 동시에, 하부전극(150)을 이루는 물질이 기판(100)으로 확산되어 제1 영역(111)의 도전형을 변화시킬 수 있다. 예를 들면, 하부전극(150)을 이루는 알루미늄(Al)이 n 형인 제1 영역(111)에 확산되어 n 형을 p+ 형으로 변화시킬 수 있다.At the same time, the material forming the lower electrode 150 may be diffused into the substrate 100 to change the conductivity of the first region 111. For example, aluminum (Al) forming the lower electrode 150 may be diffused into the n-type first region 111 to change the n-type to the p + type.

이로써, 단결정 실리콘 웨이퍼에 적절한 불순물을 주입한 p+ 형, p 형, n 형(또는, n+ 형, n 형, p 형) 반도체층(111, 112, 113)이 순서대로 적층된 광전 변환 소자로 이루어진 단결정 태양전지를 구현할 수 있다. 이때, 가장자리부에는 절연 기능을 수행하는 분리 영역(120)이 형성되어 있어 별도의 에지 분리(edge isolation) 공정을 수행하지 않아도 상부전극(140)과 하부전극(150)의 단락(short circuit)이 발생하지 않는 전자의 재결합 통로가 차단된 양호한 태양전지를 구현할 수 있다.As a result, p + type, p type, n type (or n + type, n type, p type) semiconductor layers 111, 112, and 113, in which appropriate impurities are injected into the single crystal silicon wafer, are formed of photoelectric conversion elements stacked in this order. Single crystal solar cells can be implemented. In this case, a separation region 120 is formed at an edge portion to perform an insulation function, and thus, a short circuit between the upper electrode 140 and the lower electrode 150 may be performed without performing an edge isolation process. It is possible to implement a good solar cell in which a recombination path of electrons that does not occur is blocked.

이와 같이, 본 발명에 따른 단결정 태양전지는 종래기술에서 불가피하게 수행되어야 했던 레이저 에지 분리 공정을 생략하여도 제조가 가능함에 따라 태양전지의 제조 공정이 간단해지고 제조 비용이 저렴해지며 생산성이 향상될 수 있다.As described above, the single crystal solar cell according to the present invention can be manufactured without omitting the laser edge separation process, which had to be inevitably performed in the prior art, thereby simplifying the manufacturing process of the solar cell, making manufacturing costs low, and improving productivity. Can be.

이상의 상세한 설명에서 본 발명은 구체적인 구성요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명이 상기 실시예들에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형을 꾀할 수 있다. 따라서, 본 발명의 사상은 상기 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등하게 또는 등가적으로 변형된 모든 것들은 본 발명의 사상의 범주에 속한다고 할 것이다.In the foregoing detailed description, the present invention has been described by specific embodiments such as specific components and the like, but the embodiments and drawings are provided only to help a more general understanding of the present invention, and the present invention is limited to the above embodiments. However, one of ordinary skill in the art can make various modifications and variations from this description. Therefore, the spirit of the present invention should not be construed as being limited to the above-described embodiments, and all of the equivalents or equivalents of the claims, as well as the following claims, I will say.

도 1 내지 도 5는 종래의 단결정 태양전지의 제조 과정을 나타내는 단면도이다.1 to 5 are cross-sectional views showing a manufacturing process of a conventional single crystal solar cell.

도 6은 본 발명의 일 실시예에 따른 분리 영역이 형성된 단결정 반도체 기판의 제조 과정을 설명하기 위한 흐름도이다.6 is a flowchart illustrating a manufacturing process of a single crystal semiconductor substrate having an isolation region according to an embodiment of the present invention.

도 7 내지 도 11은 도 6에 따른 공정을 구체적으로 나타내는 도면이다.7 to 11 are views showing in detail the process according to FIG.

도 12 내지 도 16은 본 발명의 일 실시예에 따른 분리 영역이 형성된 단결정 반도체 기판을 이용한 태양전지의 제조 과정을 나타내는 도면이다.12 to 16 are views illustrating a manufacturing process of a solar cell using a single crystal semiconductor substrate having an isolation region according to an embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100: 기판100: substrate

110: 기판 영역110: substrate region

111: 제1 반도체층111: first semiconductor layer

112: 제2 반도체층112: second semiconductor layer

113: 제3 반도체층113: third semiconductor layer

120: 분리 영역120: separation area

130: 절연층130: insulation layer

140: 상부전극140: upper electrode

150: 하부전극150: lower electrode

Claims (21)

소정의 도전형을 갖는 기판 영역; 및A substrate region having a predetermined conductivity type; And 상기 기판 영역의 가장자리부에 형성되며 상기 도전형과 동일하되 농도가 높은 분리 영역An isolation region formed at an edge portion of the substrate region and having the same concentration as that of the conductive type 을 포함하는 것을 특징으로 하는 단결정 반도체 기판.Single crystal semiconductor substrate comprising a. 제1항에 있어서,The method of claim 1, 상기 기판 영역과 상기 분리 영역은 단결정 실리콘인 것을 특징으로 하는 단결정 반도체 기판.Wherein said substrate region and said isolation region are single crystal silicon. 제1항에 있어서,The method of claim 1, 상기 기판 영역과 상기 분리 영역은 p 형, p+ 형인 것을 특징으로 하는 단결정 반도체 기판.And the substrate region and the isolation region are p-type and p + -type. 제1항에 있어서,The method of claim 1, 상기 기판 영역과 상기 분리 영역은 n 형, n +형인 것을 특징으로 하는 단결정 반도체 기판.Wherein said substrate region and said isolation region are n-type and n + -type. (a) 잉곳을 제공하는 단계;(a) providing an ingot; (b) 상기 잉곳의 가장자리부에 상기 잉곳의 중앙부의 도전형과 동일하되 농도가 높은 분리 영역을 형성하는 단계; 및(b) forming a separation region at the edge of the ingot that is the same as the conductivity type at the center of the ingot but has a high concentration; And (c) 상기 잉곳을 반도체 기판으로 슬라이싱 하는 단계(c) slicing the ingot into a semiconductor substrate 를 포함하는 것을 특징으로 하는 단결정 반도체 기판의 제조 방법.Method for producing a single crystal semiconductor substrate comprising a. 제5항에 있어서,The method of claim 5, 상기 잉곳은 단결정 실리콘인 것을 특징으로 하는 단결정 반도체 기판의 제조 방법.The ingot is a single crystal silicon substrate manufacturing method, characterized in that. 제5항에 있어서,The method of claim 5, 상기 (b) 단계는,In step (b), 상기 잉곳의 표면에 상기 잉곳과 동일한 도전형의 불순물을 포함하는 코팅막을 형성하는 단계;Forming a coating film on the surface of the ingot including impurities of the same conductivity type as the ingot; 상기 잉곳을 열처리하는 단계; 및Heat-treating the ingot; And 상기 코팅막을 제거하는 단계Removing the coating film 를 포함하는 것을 특징으로 하는 단결정 반도체 기판의 제조 방법.Method for producing a single crystal semiconductor substrate comprising a. 제5항에 있어서,The method of claim 5, 상기 (b) 단계는,In step (b), 상기 잉곳을 소정의 가스로 표면 처리하는 단계Surface-treating the ingot with a predetermined gas 를 포함하는 것을 특징으로 하는 단결정 반도체 기판의 제조 방법.Method for producing a single crystal semiconductor substrate comprising a. 제7항에 있어서,The method of claim 7, wherein 상기 잉곳이 p 형이면 상기 코팅막은 3족 물질을 포함하고, 상기 잉곳이 n 형이면 상기 코팅막은 5족 물질을 포함하는 것을 특징으로 하는 단결정 반도체 기판의 제조 방법.If the ingot is p-type, the coating film includes a Group 3 material; if the ingot is n-type, the coating film includes a Group 5 material. 제8항에 있어서,The method of claim 8, 상기 잉곳이 p 형이면 상기 가스는 3족 물질을 포함하고, 상기 잉곳이 n 형이면 상기 가스는 5족 물질을 포함하는 것을 특징으로 하는 단결정 반도체 기판의 제조 방법.Wherein if the ingot is of p type, the gas comprises a Group 3 material; if the ingot is of n type, the gas includes a Group 5 material. 제5항에 있어서,The method of claim 5, 상기 (a) 단계는,In step (a), 상기 잉곳을 단결정으로 성장시키는 단계;Growing the ingot into single crystals; 상기 잉곳을 블록화하는 단계; 및Blocking the ingot; And 상기 잉곳을 평탄화하는 단계Planarizing the ingot 를 포함하는 것을 특징으로 하는 단결정 반도체 기판의 제조 방법.Method for producing a single crystal semiconductor substrate comprising a. 제11항에 있어서,The method of claim 11, 상기 블록화 단계는 크로핑(cropping) 과정 또는 스쿼링(squaring) 과정 중 어느 하나 이상을 포함하는 것을 특징으로 하는 단결정 반도체 기판의 제조 방법.The blocking step includes any one or more of a cropping process or a squaring process. 제11항에 있어서,The method of claim 11, 상기 평탄화 단계는 에칭 과정 또는 그라인딩 과정 중 어느 하나 이상을 포함하는 것을 특징으로 하는 단결정 반도체 기판의 제조 방법.And the planarization step includes any one or more of an etching process and a grinding process. 제1, 제2, 제3 반도체층이 순서대로 적층되어 형성된 기판 영역과, 상기 기판 영역의 가장자리부에 형성되며 상기 제2 반도체층과 도전형이 동일하거나 진성(i 형)인 분리 영역을 포함하는 단결정 반도체 기판;A substrate region formed by sequentially stacking first, second, and third semiconductor layers, and an isolation region formed at an edge portion of the substrate region and having the same or intrinsic (i-type) conductivity as the second semiconductor layer. A single crystal semiconductor substrate; 상기 제3 반도체층 상에 형성되는 절연층;An insulating layer formed on the third semiconductor layer; 상기 절연층 상에 형성되며 상기 절연층을 통해 상기 제3 반도체층과 콘택되는 상부전극; 및An upper electrode formed on the insulating layer and in contact with the third semiconductor layer through the insulating layer; And 상기 제1 반도체층 하부에 형성되는 하부전극A lower electrode formed under the first semiconductor layer 을 포함하는 것을 특징으로 하는 태양전지.Solar cell comprising a. 제14항에 있어서,The method of claim 14, 상기 단결정 반도체 기판은 단결정 실리콘인 것을 특징으로 하는 태양전지.The single crystal semiconductor substrate is a solar cell, characterized in that the single crystal silicon. 제14항에 있어서,The method of claim 14, 상기 제1, 제2, 제3 반도체층은 p+ 형, p 형, n 형인 것을 특징으로 하는 태양전지.The first, second and third semiconductor layers are p + type, p type, n type solar cell, characterized in that. 제14항에 있어서,The method of claim 14, 상기 제1, 제2, 제3 반도체층은 n+ 형, n 형, p 형인 것을 특징으로 하는 태양전지.The first, second, and third semiconductor layers are n + type, n type, p type solar cell. 제14항에 있어서,The method of claim 14, 상기 제1 반도체층의 도전형은 상기 하부전극에 따라 결정되는 것을 특징으로 하는 태양전지.The conductivity type of the first semiconductor layer is determined according to the lower electrode. 제14항에 있어서,The method of claim 14, 상기 단결정 반도체 기판은 거칠기를 갖는 것을 특징으로 하는 태양전지.The single crystal semiconductor substrate has a roughness, characterized in that the solar cell. (a) 소정의 도전형을 갖는 기판 영역과 상기 기판 영역의 가장자리부에 형성되며 상기 도전형과 동일하되 농도가 높은 분리 영역을 포함하는 단결정 반도체 기판을 제공하는 단계; 및(a) providing a single crystal semiconductor substrate comprising a substrate region having a predetermined conductivity type and an isolation region formed at an edge portion of the substrate region, the separation region being the same as the conductivity type but having a high concentration; And (b) 상기 기판의 표면에 상기 기판 영역과 다른 도전형의 불순물을 도핑하여 상기 기판 영역을 순서대로 적층된 제1, 제2, 제3 반도체층으로 형성하고, 상기 분리 영역을 상기 제2 반도체층의 도전형과 동일하거나 진성(i 형)으로 변화시키는 단계(b) doping an impurity of a conductivity type different from that of the substrate region to the surface of the substrate to form the substrate region as first, second, and third semiconductor layers stacked in this order; Changing the layer to the same or intrinsic (type i) as the conductivity type 를 포함하며,Including; 상기 제1, 제3 반도체층의 도전형은 상기 불순물과 동일하고 상기 제2 반도체층의 도전형은 상기 기판 영역과 동일한 것을 특징으로 하는 태양전지의 제조방법.The conductive type of the first and third semiconductor layers is the same as the impurity and the conductive type of the second semiconductor layer is the same as the substrate region. 제20항에 있어서,21. The method of claim 20, (c) 상기 제3 반도체층 상에 절연층을 형성하는 단계;(c) forming an insulating layer on the third semiconductor layer; (d) 상기 절연층 상에 상부전극을 형성하는 단계;(d) forming an upper electrode on the insulating layer; (e) 상기 제1 반도체층 하부에 하부전극을 형성하는 단계;(e) forming a lower electrode under the first semiconductor layer; (f) 상기 기판을 열처리하여 상기 상부전극과 제3 반도체층을 콘택시키고, 상기 제1 반도체층의 도전형을 변화시키는 단계(f) heat treating the substrate to contact the upper electrode and the third semiconductor layer, and varying the conductivity type of the first semiconductor layer. 를 더 포함하는 것을 특징으로 하는 태양전지의 제조방법.Method for manufacturing a solar cell further comprising a.
KR1020090116076A 2009-11-27 2009-11-27 Single crystalline semiconductor substrate having isolation region, solar cell using the same and manufacturing method thereof KR20110059366A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090116076A KR20110059366A (en) 2009-11-27 2009-11-27 Single crystalline semiconductor substrate having isolation region, solar cell using the same and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090116076A KR20110059366A (en) 2009-11-27 2009-11-27 Single crystalline semiconductor substrate having isolation region, solar cell using the same and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR20110059366A true KR20110059366A (en) 2011-06-02

Family

ID=44394520

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090116076A KR20110059366A (en) 2009-11-27 2009-11-27 Single crystalline semiconductor substrate having isolation region, solar cell using the same and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR20110059366A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101338642B1 (en) * 2012-04-03 2013-12-06 고려대학교 산학협력단 Methods of manufacturing crystalline-silicon solar cells
KR101702953B1 (en) * 2015-08-31 2017-02-06 엘지전자 주식회사 Solar cell and method for manufacturing the same
US9722104B2 (en) 2014-11-28 2017-08-01 Lg Electronics Inc. Solar cell and method for manufacturing the same
KR20210038657A (en) * 2018-07-26 2021-04-07 헤일로 인더스트리즈 인코포레이티드 Incident radiation-induced subsurface damage for controlled crack propagation in material cleavage

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101338642B1 (en) * 2012-04-03 2013-12-06 고려대학교 산학협력단 Methods of manufacturing crystalline-silicon solar cells
US9722104B2 (en) 2014-11-28 2017-08-01 Lg Electronics Inc. Solar cell and method for manufacturing the same
US10014419B2 (en) 2014-11-28 2018-07-03 Lg Electronics Inc. Solar cell and method for manufacturing the same
US10230009B2 (en) 2014-11-28 2019-03-12 Lg Electronics Inc. Solar cell and method for manufacturing the same
US11133426B2 (en) 2014-11-28 2021-09-28 Lg Electronics Inc. Solar cell and method for manufacturing the same
US11239379B2 (en) 2014-11-28 2022-02-01 Lg Electronics Inc. Solar cell and method for manufacturing the same
US11616153B2 (en) 2014-11-28 2023-03-28 Shangrao Jinko Solar Technology Development Co., Ltd Solar cell and method for manufacturing the same
KR101702953B1 (en) * 2015-08-31 2017-02-06 엘지전자 주식회사 Solar cell and method for manufacturing the same
KR20210038657A (en) * 2018-07-26 2021-04-07 헤일로 인더스트리즈 인코포레이티드 Incident radiation-induced subsurface damage for controlled crack propagation in material cleavage

Similar Documents

Publication Publication Date Title
KR101991767B1 (en) Solar cell having an emitter region with wide bandgap semiconductor material
US8481845B2 (en) Method to form a photovoltaic cell comprising a thin lamina
CA1168742A (en) Thin film solar cell
US8258050B2 (en) Method of making light trapping crystalline structures
KR100965778B1 (en) Polycrystalline Silicon Solar Cell Having High Efficiency
US7964431B2 (en) Method to make electrical contact to a bonded face of a photovoltaic cell
CN111769179B (en) Method for producing an emitter region of a solar cell
US20090056805A1 (en) Photovoltaic Thin-Film Solar Cell and Method Of Making The Same
JP2014099662A (en) SOLAR CELL MANUFACTURED USING CVD EPITAXIAL Si FILM ON METALLURGICAL-GRADE Si WAFER
JPWO2012036002A1 (en) Solar cell and manufacturing method thereof
KR20110059366A (en) Single crystalline semiconductor substrate having isolation region, solar cell using the same and manufacturing method thereof
WO2015087472A1 (en) Production method for solar cells and solar cell obtained by said production method
US8236603B1 (en) Polycrystalline semiconductor layers and methods for forming the same
JP6300786B2 (en) Method for producing indium phosphide single crystal
KR101024322B1 (en) Method of manufacturing wafer for solar cell, a wafer for solar cell manufactured by the method and method of manufacturing solar cell using the wafer
US20120258561A1 (en) Low-Temperature Method for Forming Amorphous Semiconductor Layers
KR20110075992A (en) Method for removing defects of silicon wafer
JP4434455B2 (en) Method for manufacturing solar battery cell
Hahn et al. Solar cells with 11% efficiency on ribbon‐growth‐on‐substrate (RGS) silicon
US7994064B2 (en) Selective etch for damage at exfoliated surface
JP2002217433A (en) Semiconductor device
JP3347747B2 (en) Method for manufacturing photoelectric conversion device
Takahashi et al. Application of new doping techniques to solar cells for low temperature fabrication
Ohshita et al. High quality and thin silicon wafer for next generation solar cells
Hao et al. High quality kerfless silicon mono-crystalline wafers and cells by high throughput epitaxial growth

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application