KR20110049247A

KR20110049247A - 인쇄회로기판 및 그 제조방법

Info

Publication number: KR20110049247A
Application number: KR1020090106175A
Authority: KR
Inventors: 마사시 하마자키; 양덕진; 이동환; 김봉수; 전일균; 김광윤
Original assignee: 삼성전기주식회사
Priority date: 2009-11-04
Filing date: 2009-11-04
Publication date: 2011-05-12
Also published as: US20110100699A1; JP2011100960A

Abstract

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것으로, (A) 절연층에 관통형성된 제1 비아와 연결된 회로층이 형성된 베이스기판에 빌드업층을 적층하는 단계, (B) 상기 제1 비아의 적어도 일부를 포함하여 상기 빌드업층을 관통하는 비아홀을 가공하는 단계, 및 (C) 상기 비아홀에 층간연결부재를 형성하는 단계를 포함하는 것을 특징으로 하며, 다층 연결 구조를 형성하는 공정을 단순화하고, 비아홀 가공오차를 최소화할 수 있는 인쇄회로기판 및 그 제조방법을 제공한다.

비아, 비아홀, 층간연결부재, 빌드업층, 비아홀, 관통, 공정수율

Description

인쇄회로기판 및 그 제조방법{A printed circuit board and a fabricating method the same}

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.

전자부품의 고기능화, 경박단소화에 따라 이러한 전자부품을 탑재하는 인쇄회로기판 또한 고밀도화가 요구되고 있으며, 이러한 요구에 대응하기 위한 기술중의 하나로 회로패턴의 층간 전기적 도통 기술에 대한 연구가 활발히 진행되고 있다. 특히, 원가절감 차원에서 다층비아의 제조공정을 단순화하기 위한 연구가 진행되고 있다.

도 1 내지 도 4에는 종래기술에 따른 다층비아를 갖는 인쇄회로기판의 제조방법을 공정순서대로 도시한 공정단면도가 도시되어 있다. 이를 참조하여 종래기술에 따른 다층비아를 갖는 인쇄회로기판의 제조방법에 대해 설명하기로 한다.

먼저, 도 1에 도시한 바와 같이, 제1 절연층(12)에 제1 회로층(14)이 형성된 베이스기판(10)에 제1 빌드업 절연층(22)을 적층하고, 레이저를 이용하여 제1 비아홀(24)을 가공한다.

다음, 도 2에 도시한 바와 같이, 도금공정을 수행하여 제1 빌드업 비아를 포함하는 제1 빌드업 회로층(26)을 형성하여, 제1 빌드업 절연층(22)과 제1 빌드업 회로층(26)으로된 제1 빌드업층(20)을 제조한다.

다음, 도 3에 도시한 바와 같이, 제1 빌드업 절연층(22)에 제2 빌드업 절연층(32)을 적층하고 제2 비아홀(34)을 가공한다.

마지막으로, 도 4에 도시한 바와 같이, 도금공정을 수행하여 제2 빌드업 비아를 포함하는 제2 빌드업 회로층(36)을 형성하여, 제2 빌드업 절연층(32)과 제2 빌드업 회로층(36)으로된 제2 빌드업층(30)을 제조한다.

그러나, 이러한 방식으로 다층비아 구조를 구현하는 경우, 빌드업 공정 횟수별로 비아홀 가공 공정과 도금공정이 늘어나는 문제점이 있었다. 즉, 2번의 빌드업 공정을 수행하는 경우, 제1 비아홀(24) 및 제2 비아홀(34)을 가공하는 공정이 2번 요구되고, 제1 빌드업 비아(26) 및 제2 빌드업 비아(36)를 형성하기 위한 도금공정이 2번 요구되었다. 이는 공정수율을 현저히 떨어뜨리는 문제점을 초래하였다.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 다층 연결 구조를 형성하는 공정을 단순화하여 공정수율을 증대시킬 수 있는 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다.

본 발명의 바람직한 실시예에 따른 인쇄회로기판은, 절연층에 관통형성된 제1 비아와 연결된 회로층이 형성된 베이스기판, 상기 베이스기판에 적층된 빌드업층, 및 상기 제1 비아의 적어도 일부를 포함하여 상기 빌드업층을 관통하는 비아홀이 형성된 층간연결부재를 포함하는 것을 특징으로 한다.

여기서, 상기 비아홀은 제1 비아의 높이를 가공범위로 갖는 것을 특징으로 한다.

또한, 상기 층간연결부재는 도금층 또는 도전성 페이스트인 것을 특징으로 한다.

본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조방법은, (A) 절연층에 관통형성된 제1 비아와 연결된 회로층이 형성된 베이스기판에 빌드업층을 적층하는 단계, (B) 상기 제1 비아의 적어도 일부를 포함하여 상기 빌드업층을 관통하는 비아홀을 가공하는 단계, 및 (C) 상기 비아홀에 층간연결부재를 형성하는 단계를 포함하는 것을 특징으로 한다.

이때, 상기 (B) 단계에서, 상기 비아홀은 드릴장치를 이용하여 가공하는 것을 특징으로 한다.

또한, 상기 (B) 단계에서, 상기 비아홀은 제1 비아의 높이를 가공범위로 갖는 것을 특징으로 한다.

또한, 상기 층간연결부재는 상기 비아홀 내부에 도금공정을 수행하거나 도전성 페이스트를 충진하여 형성되는 것을 특징으로 한다.

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로부터 더욱 명백해질 것이다.

이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.

본 발명에 따르면, 제1 비아를 갖는 베이스기판에 빌드업층을 적층하고 난 후, 제1 비아의 적어도 일부를 관통하는 비아홀을 가공하고 비아홀 내에 층간연결부재를 형성하여 다층 연결 구조를 형성하기 때문에, 종래방법에 비해 공정을 단순화하여 공정수율을 증대시킬 수 있게 된다.

또한, 본 발명에 따르면, 비아홀을 제1 비아의 높이범위 내에서 가공할 수 있기 때문에, 드릴장치의 깊이 컨트롤로부터 발생하는 가공오차에 대처할 수 있게 된다.

본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.

도 5는 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 단면도이다. 이하, 이를 참조하여 본 실시예에 따른 인쇄회로기판(100)에 대해 설명하기로 한다.

도 5에 도시한 바와 같이, 본 실시예에 따른 인쇄회로기판(100)은 제1 비아(114)와 연결된 회로층(115)이 형성된 베이스기판(110)에 빌드업층(120)이 적층되고, 제1 비아(114)의 적어도 일부를 포함하여 빌드업층(120)을 관통하는 비아홀(160)에 층간연결부재(162)가 형성된 구조를 갖는 것을 특징으로 한다. 즉, 다층 연결 구조로서 비아홀(160)이 제1 비아(114)의 적어도 일부를 포함하여 다층구조를 갖는 빌드업층(120)을 관통하도록 일괄 형성되고, 그 내부에 층간연결부재(162)가 형성된 구조를 갖는다.

여기서, 베이스기판(110)은, 예를 들어 베이스 회로층(112)이 형성된 베이스 절연층(111)에 절연층(113)이 적층되고, 절연층(113)에 베이스 회로층(112)과 제1 비아(114)를 통해 연결된 회로층(115)이 형성된 구조를 갖는다.

여기서, 비아홀(160)은, 예를 들어 빌드업층(120) 전체를 포함하여 제1 비아(114)의 적어도 일부, 즉 제1 비아(114)의 높이 범위 내까지 가공되며, 층간연결부재(162)는 그 내부에 형성된다.

층간연결부재(162)는 빌드업층(120)의 회로층(124, 144)과 베이스기판(110)의 제1 비아(114)를 전기적으로 연결하기 위한 부재로서, 도금층 또는 도전성 페이스트로 형성될 수 있다.

도 6 내지 도 8은 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조방법을 공정순서대로 도시한 공정단면도이다. 이하, 이를 참조하여 본 실시예에 따른 인쇄회로기판의 제조방법에 대해 설명하기로 한다.

먼저, 도 6에 도시한 바와 같이, 절연층(113)에 제1 비아(114)와 연결된 회로층(랜드)이 형성된 베이스기판(110)에 빌드업층(120)을 적층한다.

여기서, 베이스기판(110)은 절연층(113)에 제1 비아(114)와 연결된 회로층(115)이 형성된 구조를 포함하는 개념으로서, 도 6에는 베이스기판(110)이 베이스 회로층(112)이 형성된 베이스 절연층(111)에 절연층(113)이 적층되고, 절연 층(113)에 베이스 회로층(112)과 제1 비아(114)를 통해 연결된 회로층(115)이 형성된 구조를 갖는 것으로 예시적으로 도시하였다.

또한, 빌드업층(120)은 베이스기판(110)에 빌드업 절연층(122, 142, 150)을 적층하고, 빌드업 회로층(124, 144)을 형성하는 빌드업 공법에 의해 형성된다. 도 6에는 베이스기판(110)에, 제1 빌드업 절연층(122)에 제1 빌드업 회로층(124)이 형성된 제1 빌드업층(130), 제2 빌드업 절연층(142)에 제2 빌드업 회로층(144)이 형성된 제2 빌드업층(140), 및 제3 빌드업 절연층(150)을 포함하는 다층 구조를 갖는 빌드업층(120)이 적층되는 것으로 예시적으로 도시하였다.

다음, 도 7a 및 도 7b에 도시한 바와 같이, 빌드업층(120)과 제1 비아(114)의 적어도 일부를 관통하는 비아홀(160)을 드릴장치를 이용하여 가공한다. 이때, 비아홀(160)은 후술하는 층간연결부재(162)가 내부에 형성되어 층간연결기능을 수행할 수 있도록 가공되어야 하는데, 본 발명에서는 제1 비아(114)의 높이만큼 가공범위를 갖게 된다. 한편, 도시하지는 않았으나, 비아홀(160)이 제1 비아(114)와 연결된 회로층(115)까지만 가공되더라도 층간연결부재(162)가 회로층(115)과 연결될 수 있기 때문에 층간연결기능을 수행할 수 있게 되고, 이 또한 본 발명의 범주 내에 포함된다고 할 것이다.

즉, 본 발명에서는 종래기술과 같이 빌드업층을 형성할 때마다 층간연결을 위한 비아를 형성하지 않고, 다층구조의 빌드업층을 일괄 형성한 이후에, 다층 연결을 위한 비아홀(160)을 가공하는 것을 특징으로 한다.

이때, 다층을 관통하는 비아홀(160)을 가공하는 경우, 드릴장치의 가공깊이 컨트롤로부터 불가피하게 발생하는 가공오차에 따라 비아홀(160)의 과가공/미가공의 문제가 발생할 수 있으나, 본 발명에서는 베이스기판(110)에 형성된 제1 비아(114)의 높이(또는 회로층(115)과 제1 비아(114)의 높이)만큼 가공범위를 갖기 때문에, 가공오차의 허용범위가 커서 가공깊이 컨트롤에 대한 오차발생에 대한 위험을 커버할 수 있게 된다.

예를 들어, 도 7a에는 비아홀(160)이 T1 두께로 가공된 상태가 도시되어 있고, 도 7b에는 비아홀(160)이 T2 두께(T2>T1)로 가공된 상태가 도시되어 있다. 이로부터, 비아홀(160)이 회로층(115)을 포함하여 제1 비아(114)의 높이 범위까지 최소 또는 최대한으로 가공되더라도 무방하기 때문에, 드릴장치의 가공깊이 컨트롤로부터 발생하는 오차를 커버할 수 있게 된다.

한편, 비아홀(160)은 드릴장치의 가공깊이 컨트롤을 통해 제어되는데, 이에 대해서는 후술하기로 한다.

마지막으로, 도 8에 도시한 바와 같이, 비아홀(160)에 층간연결부재(162)를 형성한다. 이때, 층간연결부재(162)는 제1 비아(114)와 연결되기 때문에, 다층비아의 역할을 수행하게 된다. 한편, 도 8에는 층간연결부재(162)가 도금층으로 형성된 것으로 도시되어 있으나, 도전성 페이스트를 충진하는 것 또한 가능하다 할 것이다.

도 9 내지 도 10은 본 발명의 바람직한 일 실시예에 따른 드릴장치의 가공깊이 컨트롤 방식을 설명하기 위한 도면이다. 이하, 이를 참조하여 본 실시예에 따른 드릴장치의 가공깊이 컨트롤 방식에 대해 설명하기로 한다.

먼저, 도 9에 도시한 바와 같이, 작업대(210)에 각 레이어의 회로층(224a, 224b, 224c)과 전기적으로 연결된 보조비아(226)를 갖는 피가공기판(220)을 고정하고, 전류계(240)를 드릴장치(230)와 보조비아(226)와 연결한다. 이후에, 드릴장치(230)를 하강하여 최상부에 배치된 제3 회로층(224c)과 드릴비트(232)의 1차 접촉지점을 전류계(240)를 이용하여 검출함으로써, 기준위치를 산출한다. 즉, 1차 접촉지점이 홀 가공을 위한 기준위치가 된다.

여기서, 피가공기판(220)은 비아홀 가공을 위한 기판으로서, 각 레이어의 회로층(224a, 224b, 224c)과 전기적으로 연결된 보조비아(226)가 피가공기판(220)의 측면에 형성된 구조를 갖는다. 예를 들어, 도 9에는 피가공기판(220)이 제1 회로층(224a)이 형성된 제1 절연층(222a)에, 제2 회로층(224b)이 형성된 제2 절연층(222b) 및 제3 회로층(224c)이 형성된 제3 절연층(222c)이 적층된 구조를 갖되, 측면부에 제1 내지 제3 회로층(224a, 224b, 224c)과 전기적으로 연결된 보조비아(226)가 형성된 3층 구조를 갖는 것으로 도시하였다.

또한, 드릴장치(230)는 당업계에 공지된 구성이라면 특별히 한정되지는 않으나, 홀을 뚫는 드릴비트(232), 구동모터가 내장되어 상하로 이동하는 헤드(236), 및 상기 헤드(236)의 하부에 설치되어 드릴비트(232)가 물리는 회전스핀들(234)을 포함할 수 있다.

다음, 도 10에 도시한 바와 같이, 드릴비트(232)를 이용하여 피가공기판(220)을 가공한다. 이때, 드릴비트(222)와 제2 회로층(224b)의 접촉여부를 전류계(240)를 통해 알아냄으로써 홀가공 깊이를 제어하게 된다. 여기서, 제2 회로층(224b)은 보조비아(226)를 통해 전류계(240)와 연결되어 그 접촉여부를 전류계(240)를 통해 검출할 수 있게 된다.

이러한 가공깊이 컨트롤 방식을 본 발명에 적용하는 경우, 본 발명에서는 홀 가공깊이를 전류계(240)를 이용하여 드릴비트(232)와 제1 비아(114)와 접촉여부로부터 알아내게 되는데, 검출오차에 따라 홀 가공깊이에 오차가 발생하더라도 제1 비아(114)의 높이만큼 가공오차 허용범위를 갖기 때문에, 오차발생에 대처할 수 있게 된다.

도 11 내지 도 12(도 12a 내지 도 12c) 본 발명의 바람직한 다른 실시예에 따른 드릴장치의 가공깊이 컨트롤 방식을 설명하기 위한 도면이다. 이하, 이를 참조하여 본 실시예에 따른 드릴장치의 가공깊이 컨트롤 방식에 대해 설명하기로 한다.

먼저, 도 11에 도시한 바와 같이, 작업대(310)에 피가공기판(320)을 고정하고, 드릴장치(330)를 이용하여 이론적 층간거리를 예측하여 비아홀(326)을 가공한다.

또한, 드릴장치(330)는, 예를 들어, 홀을 뚫는 드릴비트(332), 구동모터가 내장되어 상하로 이동하는 헤드(336), 및 상기 헤드(336)의 하부에 설치되어 드릴비트(332)가 물리는 회전스핀들(334)을 포함하여 구성된다.

이때, 비아홀(160)은 드릴비트(332)와 동일한 경사각(θ)으로 가공된다.

다음, 도 12(12a 내지 12c)에 도시한 바와 같이, 카메라(340)를 이용하여 비아홀(326)을 촬영하고, 촬영이미지를 이용하여 비아홀(326)의 가공깊이를 측정한다.

도 12b에는 비아홀(326)의 촬영이미지가 도시되어 있으며, 절연층(322a, 322b, 322c)과 회로층(324a, 324b, 324c)의 재질 차이로부터 발생하는 명함이미지 차이를 이용하여 층을 구별할 수 있게 된다. 이때, 촬영이미지로부터 비아홀(326)의 수평거리(X)를 산출할 수 있게 된다.

한편, 도 12c에는 비아홀(326)의 가공깊이(Y)를 수평거리(X)와 경사각(θ)을 이용하여 산출하는 모식도가 도시되어 있다. 즉, Y=X*tan(90ㅀ-θ)의 관계식으로부터 비아홀(160)의 가공깊이를 산출하게 된다.

이러한 가공깊이 컨트롤 방식을 본 발명에 적용하는 경우, 본 발명에서는 홀 가공깊이를 비아홀(326)의 촬영이미지로부터 알아내게 되는데, 검출오차에 따라 홀가공깊이에 오차가 발생하더라도 제1 비아(114)의 높이만큼 가공오차 허용범위를 갖기 때문에, 오차발생에 대처할 수 있게 된다.

이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 인쇄회로기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.

도 1 내지 도 4는 종래기술에 따른 다층비아를 갖는 인쇄회로기판의 제조방법을 공정순서대로 도시한 공정단면도이다.

도 5는 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 단면도이다.

도 6 내지 도 8은 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조방법을 공정순서대로 도시한 공정단면도이다.

도 9 내지 도 10은 본 발명의 바람직한 일 실시예에 따른 드릴장치의 가공깊이 컨트롤 방식을 설명하기 위한 도면이다.

도 11 내지 도 12(도 12a 내지 도 12c) 본 발명의 바람직한 다른 실시예에 따른 드릴장치의 가공깊이 컨트롤 방식을 설명하기 위한 도면이다.

<도면의 주요부분에 대한 부호의 설명>

110 : 베이스기판 114 : 제1 비아

115 : 회로층 120 : 빌드업층

160 : 비아홀 162 : 층간연결부재

Claims

절연층에 관통형성된 제1 비아와 연결된 회로층이 형성된 베이스기판;

상기 베이스기판에 적층된 빌드업층; 및

상기 제1 비아의 적어도 일부를 포함하여 상기 빌드업층을 관통하는 비아홀이 형성된 층간연결부재;

를 포함하는 것을 특징으로 하는 인쇄회로기판.
청구항 1에 있어서,

상기 비아홀은 제1 비아의 높이를 가공범위로 갖는 것을 특징으로 하는 인쇄회로기판.
청구항 1에 있어서,

상기 층간연결부재는 도금층 또는 도전성 페이스트인 것을 특징으로 하는 인쇄회로기판.
(A) 절연층에 관통형성된 제1 비아와 연결된 회로층이 형성된 베이스기판에 빌드업층을 적층하는 단계;

(B) 상기 제1 비아의 적어도 일부를 포함하여 상기 빌드업층을 관통하는 비아홀을 가공하는 단계; 및

(C) 상기 비아홀에 층간연결부재를 형성하는 단계;

를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
청구항 4에 있어서,

상기 (B) 단계에서,

상기 비아홀은 드릴장치를 이용하여 가공하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
청구항 4에 있어서,

상기 (B) 단계에서,

상기 비아홀은 제1 비아의 높이를 가공범위로 갖는 것을 특징으로 하는 인쇄회로기판의 제조방법.
청구항 4에 있어서,

상기 (C) 단계에서,

상기 층간연결부재는 상기 비아홀 내부에 도금공정을 수행하거나 도전성 페이스트를 충진하여 형성되는 것을 특징으로 하는 인쇄회로기판의 제조방법.