KR20110044407A - Phase-change random access memory device and fabrication method thereof - Google Patents

Phase-change random access memory device and fabrication method thereof Download PDF

Info

Publication number
KR20110044407A
KR20110044407A KR1020090101052A KR20090101052A KR20110044407A KR 20110044407 A KR20110044407 A KR 20110044407A KR 1020090101052 A KR1020090101052 A KR 1020090101052A KR 20090101052 A KR20090101052 A KR 20090101052A KR 20110044407 A KR20110044407 A KR 20110044407A
Authority
KR
South Korea
Prior art keywords
phase change
insulating film
change material
material layer
memory device
Prior art date
Application number
KR1020090101052A
Other languages
Korean (ko)
Other versions
KR101069704B1 (en
Inventor
김명섭
최강식
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090101052A priority Critical patent/KR101069704B1/en
Publication of KR20110044407A publication Critical patent/KR20110044407A/en
Application granted granted Critical
Publication of KR101069704B1 publication Critical patent/KR101069704B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/066—Patterning of the switching material by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides

Abstract

PURPOSE: A phase-change memory device and manufacturing method thereof are provided to form a metal oxide film between a phase-change material layer and an interlayer insulating film, thereby preventing the interface of the phase-change material layer from being separated. CONSTITUTION: An interlayer insulating film(103) is formed on a semiconductor substrate(101). A thin adhesive film(105) is formed on the interlayer insulating film. A contact hole is formed by patterning the thin adhesive film and the interlayer insulating film wherein the contact hole exposes the semiconductor device. A lower electrode contact(109A) is formed in the contact hole. A phase-change material layer(111) contacts the lower electrode contact and the thin adhesive film.

Description

상변화 메모리 소자 및 그 제조 방법{Phase-Change Random Access Memory Device and Fabrication Method Thereof}Phase-change random access memory device and fabrication method thereof

본 발명은 반도체 소자에 관한 것으로, 보다 구체적으로는 상변화 메모리 소자 및 그 제조 방법에 관한 것이다.The present invention relates to a semiconductor device, and more particularly, to a phase change memory device and a method of manufacturing the same.

상변화 메모리 소자(Phase-Change Random Access Memory; PCRAM)는 상변화 물질에 열을 인가하여 상변화 물질을 결정 상태와 비정질 상태로 전이시킴으로써 디지털 정보를 저장하는 비휘발성 메모리 소자이다.A phase-change random access memory (PCRAM) is a nonvolatile memory device that stores digital information by applying heat to a phase change material to transfer the phase change material to a crystalline state and an amorphous state.

일반적으로, 상변화 메모리 소자는 반도체 기판 상에 형성되는 스위칭 소자, 스위칭 소자와 접촉되는 하부전극 콘택, 하부전극 콘택과 접촉되는 상변화 물질층 및 상변화 물질층과 접촉되는 상부전극으로 이루어진다.In general, the phase change memory device includes a switching element formed on a semiconductor substrate, a lower electrode contact in contact with the switching element, a phase change material layer in contact with the lower electrode contact, and an upper electrode in contact with the phase change material layer.

상변화 물질을 리셋 상태 즉, 비정질 상태로 만들기 위해서는 긴 시간 동안 많은 양의 전류를 공급하여야 하며, 이 때 사용되는 리셋 전류의 양은 상변화 메모리 소자의 동작 특성을 결정하는 중요한 요인이다. 즉, 리셋 전류를 줄일수록 동작 전류가 감소하므로, 최근에는 하부전극 콘택과 상변화 물질층 간의 접촉 면적을 줄여 리셋 전류를 감소시키고 있다.In order to make the phase change material into a reset state, that is, an amorphous state, a large amount of current must be supplied for a long time, and the amount of reset current used at this time is an important factor in determining the operation characteristics of the phase change memory device. That is, since the operating current decreases as the reset current is reduced, recently, the reset current is reduced by reducing the contact area between the lower electrode contact and the phase change material layer.

이에 따라, 상변화 물질층과 하부전극 콘택과의 접촉면적보다 하부전극 콘택을 둘러싸고 있는 층간 절연막과의 접촉면적이 증가하는 결과를 초래하게 되었다.As a result, the contact area of the interlayer insulating layer surrounding the lower electrode contact is increased rather than the contact area between the phase change material layer and the lower electrode contact.

그런데, 현재의 상변화 메모리 소자는 그 제조 공정상 상변화 물질층과 그 하부층 즉, 하부전극 콘택 및 층간 절연막과의 점착 특성(adhesion)이 열악한 문제가 있다. 이에 따라 상변화 물질층이 하부층으로부터 이탈하는 현상이 발생할 수 있으며, 이 경우 상변화 물질층을 리셋 상태로 변화시킬 수 없어 항상 셋 상태를 유지하는 셋 칼럼 패일(Set column fail), 또는 셋 싱글 패일(Set single fail)이 야기된다.However, the current phase change memory device has a problem in that the adhesion between the phase change material layer and its lower layer, that is, the lower electrode contact and the interlayer insulating film, is poor in its manufacturing process. As a result, the phase change material layer may deviate from the lower layer, and in this case, the set column fail or the set single fail to always maintain the set state because the phase change material layer cannot be changed to the reset state. (Set single fail) is caused.

이러한 문제를 해결하기 위해, 상변화 물질층과 그 하부층 계면에 점착 특성을 향상시키기 위한 추가의 계면층을 형성하는 방안이 제시되었다. 그러나, 상변화 물질층과 하부전극 콘택 사이에 형성된 계면층은 상변화 물질의 가열 및 전류 흐름을 방해하는 요인으로 작용한다.In order to solve this problem, a method of forming an additional interfacial layer to improve the adhesive properties at the interface between the phase change material layer and its lower layer has been proposed. However, the interfacial layer formed between the phase change material layer and the lower electrode contact acts as a factor that hinders the heating and current flow of the phase change material.

즉, 상변화 물질의 전이(transition) 특성을 향상시키기 위해서는 상변화 물질이 균일한 FCC(Face-Centered Cubic) 상태를 갖는 것이 바람직한데, 이러한 상태를 갖도록 하기 위해서 높은 에너지를 인가하여야 한다. 이를 파이어링(firing)이라 하며, 상변화 메모리 셀로 많은 전류량을 가지는 파이어링 전류를 인가하여 상변화 물질을 FCC상태로 만들 수 있다.That is, in order to improve the transition characteristics of the phase change material, it is preferable that the phase change material has a uniform FCC (Face-Centered Cubic) state. In order to have such a state, high energy must be applied. This is called firing, and a phase change material can be made into an FCC state by applying a firing current having a large amount of current to a phase change memory cell.

그런데, 하부전극 콘택과 상변화 물질층 사이에 계면층이 존재하게 되면 더욱 많은 파이어링 전류가 필요하게 되어 소자의 동작 특성이 저하된다.However, when the interfacial layer is present between the lower electrode contact and the phase change material layer, more firing current is required, thereby deteriorating the operating characteristics of the device.

뿐만 아니라, 상변화 물질을 결정질 상태로 변화시키고자 하는 경우 스위칭 소자, 하부전극, 하부전극 콘택, 계면층 및 상변화 물질층을 따라 형성되는 셋 저항이 높아 지게 되어, 상변화 메모리 소자의 센싱 마진이 감소하게 된다.In addition, in the case of changing the phase change material to the crystalline state, the set resistance formed along the switching element, the lower electrode, the lower electrode contact, the interface layer, and the phase change material layer is increased, so that the sensing margin of the phase change memory device is increased. This decreases.

본 발명은 상변화 물질층과 그 하부층과의 점착 특성을 향상시킬 수 있는 상변화 메모리 소자 및 그 제조 방법을 제공하는 데 그 기술적 과제가 있다.The present invention has a technical problem to provide a phase change memory device and a method for manufacturing the phase change memory device that can improve the adhesion characteristics of the phase change material layer and its lower layer.

본 발명의 다른 기술적 과제는 상변화 물질층을 하부전극 콘택 상에 직접 접촉시키면서도 상변화 물질층의 리프팅 현상을 방지할 수 있는 상변화 메모리 소자 및 그 제조 방법을 제공하는 데 있다.Another technical problem of the present invention is to provide a phase change memory device capable of preventing the lifting phenomenon of the phase change material layer while directly contacting the phase change material layer on the lower electrode contact, and a method of manufacturing the same.

상술한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 의한 상변화 메모리 소자는 지정된 크기의 홀이 형성된 층간 절연막; 상기 층간 절연막 상에 형성되는 점착 박막; 상기 홀 내에 형성되는 하부전극 콘택; 및 상기 하부전극 콘택 및 상기 점착 박막과 접촉되는 상변화 물질층;을 포함한다.A phase change memory device according to an embodiment of the present invention for achieving the above technical problem is an interlayer insulating film formed with a hole of a specified size; An adhesive thin film formed on the interlayer insulating film; A lower electrode contact formed in the hole; And a phase change material layer in contact with the lower electrode contact and the adhesive thin film.

아울러, 본 발명의 다른 실시예에 의한 상변화 메모리 소자는 상변화 물질층; 상기 상변화 물질층 하부의 지정된 영역에 접촉되는 하부전극 콘택; 및 상기 하부전극 콘택 외주면에 형성되며, 상기 상변화 물질층과 접촉되는 점착 박막;을 포함한다.In addition, the phase change memory device according to another embodiment of the present invention; A lower electrode contact in contact with a designated area under the phase change material layer; And an adhesive thin film formed on an outer circumferential surface of the lower electrode contact and in contact with the phase change material layer.

한편, 본 발명의 일 실시예에 의한 상변화 메모리 소자 제조 방법은 층간 절연막이 형성된 반도체 기판이 제공되는 단계; 상기 층간 절연막 상에 점착 박막을 형성하는 단계; 상기 점착 박막 및 상기 층간 절연막을 패터닝하여 상기 반도체 기판을 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀 내에 하부전극 콘택을 형성 하는 단계; 및 상기 하부전극 콘택 및 상기 점착 박막과 접촉되도록 상변화 물질층을 형성하는 단계;를 포함한다.On the other hand, the phase change memory device manufacturing method according to an embodiment of the present invention comprises the steps of providing a semiconductor substrate having an interlayer insulating film; Forming an adhesive thin film on the interlayer insulating film; Patterning the adhesive thin film and the interlayer insulating film to form a contact hole exposing the semiconductor substrate; Forming a lower electrode contact in the contact hole; And forming a phase change material layer in contact with the lower electrode contact and the adhesive thin film.

본 발명에 의하면, 상변화 물질층과 그 하부의 층간 절연막 사이에 금속 산화막을 형성함으로써, 상변화 물질층의 계면 탈락 현상을 방지할 수 있다. 아울러, 상변화 물질층을 하부전극 콘택 상에 직접 접촉시킴으로써 낮은 리셋 전류 및 파이어링 전류로도 상변화 물질층을 가열할 수 있으며, 셋 저항을 낮게 유지할 수 있어충분한 센싱 마진을 확보할 수 있다.According to the present invention, the interfacial dropping of the phase change material layer can be prevented by forming a metal oxide film between the phase change material layer and the interlayer insulating film beneath it. In addition, by directly contacting the phase change material layer on the lower electrode contact, the phase change material layer can be heated even with a low reset current and a firing current, and the set resistance can be kept low, thereby ensuring sufficient sensing margin.

결과적으로, 상변화 메모리 소자의 제조 수율을 향상시킴은 물론, 동작 특성을 개선할 수 있는 이점이 있다.As a result, there is an advantage of improving the manufacturing yield of the phase change memory device and of improving operating characteristics.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 구체적으로 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

도 1 내지 도 6은 본 발명의 일 실시예에 의한 상변화 메모리 소자 제조 방법을 설명하기 위한 단면도이다.1 to 6 are cross-sectional views illustrating a method of manufacturing a phase change memory device according to an embodiment of the present invention.

먼저, 도 1에 도시한 것과 같이, 스위칭 소자(미도시) 등과 같은 하부구조가 형성된 반도체 기판(101) 상에 층간 절연막(103)을 형성한다. 층간 절연막(103)은 예를 들어, SiO2, Si3N4, TEOS, HDP, SOD 등으로부터 선택된 물질을 이용하여 형성할 수 있다.First, as shown in FIG. 1, an interlayer insulating film 103 is formed on a semiconductor substrate 101 on which a substructure such as a switching element (not shown) is formed. The interlayer insulating layer 103 may be formed using, for example, a material selected from SiO 2 , Si 3 N 4 , TEOS, HDP, SOD, and the like.

이어서, 층간 절연막(103) 상에 점착 박막(105)을 형성한다. 점착 박막(105)은 후속 공정으로 형성될 상변화 물질층의 계면 탈락 현상을 방지하기 위해 형성하는 것으로, 금속 산화물 절연막으로 형성할 수 있다.Subsequently, an adhesive thin film 105 is formed on the interlayer insulating film 103. The adhesive thin film 105 is formed to prevent the interface drop of the phase change material layer to be formed in a subsequent process, and may be formed of a metal oxide insulating film.

금속 산화물 절연막으로는 산화 티타늄막(TiO2), 산화 탄탈륨막(TaO2) 등을 이용할 수 있으며, 화학기상증착법(CVD) 또는 물리기상증착법(PVD) 등 다양한 증착 방법 중 어느 하나를 이용하여 형성할 수 있다.A titanium oxide film (TiO 2 ), a tantalum oxide film (TaO 2 ), or the like may be used as the metal oxide insulating film, and may be formed using any one of various deposition methods such as chemical vapor deposition (CVD) or physical vapor deposition (PVD). can do.

다음, 도 3에 도시한 것과 같이, 반도체 기판(101)의 지정된 부분이 노출되도록 점착 박막(105) 및 층간 절연막(103)을 패터닝하여 콘택홀(107)을 형성한다.Next, as shown in FIG. 3, the contact thin film 105 and the interlayer insulating film 103 are patterned to expose a designated portion of the semiconductor substrate 101 to form a contact hole 107.

그리고, 전체 구조 상에 도전층(109)을 형성한 후(도 4 참조), 평탄화 공정을 수행하여 도 5와 같이 하부전극 콘택(109A)을 형성한다. 평탄화 공정시 층간 절연막(103) 상에 형성된 점착 박막(105)이 스토퍼(stopper)로 사용된다.After the conductive layer 109 is formed over the entire structure (see FIG. 4), the planarization process is performed to form the lower electrode contact 109A as shown in FIG. 5. In the planarization process, the adhesive thin film 105 formed on the interlayer insulating film 103 is used as a stopper.

본 실시예에서는 하부전극 콘택(109A)을 바(Bar) 타입으로 형성한 경우를 설명하였으나, 하부전극 콘택의 형태는 이에 한정되지 않으며, 링(ring)형, 실린더(cylinder)형, 기둥(pillar)형 등 다양한 형태로 변형 가능함은 물론이다.In the present embodiment, a case in which the lower electrode contact 109A is formed in a bar type has been described. However, the shape of the lower electrode contact is not limited thereto, and a ring type, a cylinder type, and a pillar are described. Of course, it can be modified in various forms such as).

이후, 도 6에 도시한 것과 같이, 전체 구조 상에 상변화 물질층(111)을 형성한다.Thereafter, as shown in FIG. 6, the phase change material layer 111 is formed on the entire structure.

이와 같이 형성된 상변화 메모리 소자는 지정된 크기의 홀이 형성된 층간 절연막(103)과, 층간 절연막(103) 상에 형성되는 점착 박막(105)과, 홀 내에 형성되는 하부전극 콘택(109A)과, 하부전극 콘택(109A) 및 점착 박막(105)과 접촉되는 상 변화 물질층(111)을 포함한다.The phase change memory device thus formed includes an interlayer insulating film 103 having holes having a predetermined size, an adhesive thin film 105 formed on the interlayer insulating film 103, a lower electrode contact 109A formed in the hole, and a lower portion And a phase change material layer 111 in contact with the electrode contact 109A and the adhesive thin film 105.

다른 관점에서, 본 발명의 일 실시예에 의한 상변화 메모리 소자는 상변화 물질층(111)과, 상변화 물질층(111) 하부의 지정된 영역에 접촉되는 하부전극 콘택(109A)과, 하부전극 콘택(109A) 외주면에 형성되며, 상변화 물질층(111)과 접촉되는 점착 박막(105)을 포함한다.In another aspect, a phase change memory device according to an embodiment of the present invention may include a phase change material layer 111, a lower electrode contact 109A contacting a designated region under the phase change material layer 111, and a lower electrode. A contact thin film 105 is formed on an outer circumferential surface of the contact 109A and is in contact with the phase change material layer 111.

도 6을 참조하면, 상변화 물질층(111)은 하부전극 콘택(109A)과 직접 접촉되는 것을 알 수 있다. 한편, 층간 절연막(103)과의 계면에는 점착 박막(105)이 형성되어 있어, 상변화 물질층(111)이 점착 박막(105) 상에 안정적으로 부착되어 탈락되는 현상을 방지할 수 있다.Referring to FIG. 6, it can be seen that the phase change material layer 111 is in direct contact with the lower electrode contact 109A. On the other hand, the adhesive thin film 105 is formed at the interface with the interlayer insulating film 103, it is possible to prevent the phenomenon that the phase change material layer 111 is stably adhered on the adhesive thin film 105 to fall off.

도 7은 점착 박막의 종류에 따른 상부층과의 점착 정도를 설명하기 위한 그래프이다.7 is a graph for explaining the degree of adhesion with the upper layer according to the type of adhesive thin film.

물질의 점착 특성은 직접 테스트하기에 어려움이 있어, 통상 물질의 밀도 변화를 측정하여 간접적으로 점착 특성을 측정한다. 즉, 점착 박막을 500℃ 전 후의 온도로 열처리한 후 밀도를 측정하며, 밀도가 낮을수록 점착 특성이 우수한 것으로 판단한다.Adhesive properties of materials are difficult to test directly, and in general, the adhesive properties are indirectly measured by measuring a change in density of materials. That is, the heat-treatment of the pressure-sensitive adhesive thin film at a temperature before and after 500 ° C is measured for density, and the lower the density, it is determined that the excellent adhesive properties.

도 7은 TiO2, TiN, SiO2를 플라즈마 증가 화학기상증착법(PECVD)으로 증착한 경우 및 TiN을 스퍼터링 방식에 의해 증착한 경우의 밀도 변화를 나타내었다.FIG. 7 shows density changes when TiO 2 , TiN, and SiO 2 were deposited by plasma enhanced chemical vapor deposition (PECVD) and when TiN was deposited by sputtering.

본 발명에서 점착 박막으로 사용하는 금속 산화물 절연막, 즉 TiO2의 경우 금속 질화막(PECVD TiN, 스퍼터링 TiN)이나 실리콘 산화막(SiO2)에 비하여 밀도 변 화가 낮은 것을 확인할 수 있으며, 결과적으로 상부에 형성되는 상변화 물질층과의 점착 특성을 향상시킬 수 있다.In the present invention, in the case of the metal oxide insulating film used as the adhesive thin film, that is, TiO 2 , it can be confirmed that the density change is lower than that of the metal nitride film (PECVD TiN, sputtering TiN) or silicon oxide film (SiO 2 ). Adhesion properties with the phase change material layer may be improved.

이상에서는 상변화 메모리 소자에서 상변화 물질층의 점착 특성을 개선하기 위해 점착 박막을 형성하는 예에 대해 설명하였으나, 본 발명은 이에 한정되지 않으며, 하부전극과 액티브 셀의 기본 구조를 갖는 메모리 소자, 예를 들어 폴리머 램(Polymer RAM; PoRAM)과 같은 소자에도 본 발명을 적용할 수 있음은 물론이다.In the above, an example of forming an adhesive thin film in order to improve the adhesive property of the phase change material layer in the phase change memory device has been described. For example, the present invention can be applied to devices such as polymer RAM (PoRAM).

이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.As such, those skilled in the art will appreciate that the present invention can be implemented in other specific forms without changing the technical spirit or essential features thereof. Therefore, the above-described embodiments are to be understood as illustrative in all respects and not as restrictive. The scope of the present invention is shown by the following claims rather than the detailed description, and all changes or modifications derived from the meaning and scope of the claims and their equivalents should be construed as being included in the scope of the present invention. do.

도 1 내지 도 6은 본 발명의 일 실시예에 의한 상변화 메모리 소자 제조 방법을 설명하기 위한 단면도,1 to 6 are cross-sectional views illustrating a method of manufacturing a phase change memory device according to an embodiment of the present invention;

도 7은 점착 박막의 종류에 따른 상부층과의 점착 정도를 설명하기 위한 그래프이다.7 is a graph for explaining the degree of adhesion with the upper layer according to the type of adhesive thin film.

<도면의 주요 부분에 대한 부호 설명>Description of the Related Art [0002]

101 : 반도체 기판 103 : 층간 절연막101 semiconductor substrate 103 interlayer insulating film

105 : 점착 박막 107 : 콘택홀105: adhesive thin film 107: contact hole

109 : 도전층 109A : 하부전극 콘택109: conductive layer 109A: lower electrode contact

111 : 상변화 물질층111: phase change material layer

Claims (12)

지정된 크기의 홀이 형성된 층간 절연막;An interlayer insulating film on which holes of a predetermined size are formed; 상기 층간 절연막 상에 형성되는 점착 박막;An adhesive thin film formed on the interlayer insulating film; 상기 홀 내에 형성되는 하부전극 콘택; 및A lower electrode contact formed in the hole; And 상기 하부전극 콘택 및 상기 점착 박막과 접촉되는 상변화 물질층;A phase change material layer in contact with the lower electrode contact and the adhesive thin film; 을 포함하는 상변화 메모리 소자.Phase change memory device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 점착 박막은 금속 산화물 절연막인 상변화 메모리 소자.And the adhesive thin film is a metal oxide insulating film. 제 2 항에 있어서,The method of claim 2, 상기 금속 산화물 절연막은 산화 티타늄막인 상변화 메모리 소자.The metal oxide insulating film is a titanium oxide film phase change memory device. 제 2 항에 있어서,The method of claim 2, 상기 금속 산화물 절연막은 산화 탄탈륨막인 상변화 메모리 소자.And the metal oxide insulating film is a tantalum oxide film. 상변화 물질층;A phase change material layer; 상기 상변화 물질층 하부의 지정된 영역에 접촉되는 하부전극 콘택; 및A lower electrode contact in contact with a designated area under the phase change material layer; And 상기 하부전극 콘택 외주면에 형성되며, 상기 상변화 물질층과 접촉되는 점 착 박막;An adhesive thin film formed on an outer circumferential surface of the lower electrode contact and in contact with the phase change material layer; 을 포함하는 상변화 메모리 소자.Phase change memory device comprising a. 제 5 항에 있어서,The method of claim 5, 상기 점착 박막은 금속 산화물 절연막인 상변화 메모리 소자.And the adhesive thin film is a metal oxide insulating film. 제 6 항에 있어서,The method of claim 6, 상기 금속 산화물 절연막은 산화 티타늄막인 상변화 메모리 소자.The metal oxide insulating film is a titanium oxide film phase change memory device. 제 6 항에 있어서,The method of claim 6, 상기 금속 산화물 절연막은 산화 탄탈륨막인 상변화 메모리 소자.And the metal oxide insulating film is a tantalum oxide film. 층간 절연막이 형성된 반도체 기판이 제공되는 단계;Providing a semiconductor substrate having an interlayer insulating film formed thereon; 상기 층간 절연막 상에 점착 박막을 형성하는 단계;Forming an adhesive thin film on the interlayer insulating film; 상기 점착 박막 및 상기 층간 절연막을 패터닝하여 상기 반도체 기판을 노출시키는 콘택홀을 형성하는 단계;Patterning the adhesive thin film and the interlayer insulating film to form a contact hole exposing the semiconductor substrate; 상기 콘택홀 내에 하부전극 콘택을 형성하는 단계; 및Forming a lower electrode contact in the contact hole; And 상기 하부전극 콘택 및 상기 점착 박막과 접촉되도록 상변화 물질층을 형성하는 단계;Forming a phase change material layer in contact with the lower electrode contact and the adhesive thin film; 를 포함하는 상변화 메모리 소자 제조 방법.Phase change memory device manufacturing method comprising a. 제 9 항에 있어서,The method of claim 9, 상기 점착 박막은 금속 산화물 절연막인 상변화 메모리 소자 제조 방법.The adhesive thin film is a metal oxide insulating film phase change memory device manufacturing method. 제 10 항에 있어서,11. The method of claim 10, 상기 금속 산화물 절연막은 산화 티타늄막인 상변화 메모리 소자 제조 방법. And the metal oxide insulating film is a titanium oxide film. 제 10 항에 있어서,11. The method of claim 10, 상기 금속 산화물 절연막은 산화 탄탈륨막인 상변화 메모리 소자 제조 방법.And the metal oxide insulating film is a tantalum oxide film.
KR1020090101052A 2009-10-23 2009-10-23 Phase-Change Random Access Memory Device and Fabrication Method Thereof KR101069704B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090101052A KR101069704B1 (en) 2009-10-23 2009-10-23 Phase-Change Random Access Memory Device and Fabrication Method Thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090101052A KR101069704B1 (en) 2009-10-23 2009-10-23 Phase-Change Random Access Memory Device and Fabrication Method Thereof

Publications (2)

Publication Number Publication Date
KR20110044407A true KR20110044407A (en) 2011-04-29
KR101069704B1 KR101069704B1 (en) 2011-10-04

Family

ID=44049140

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090101052A KR101069704B1 (en) 2009-10-23 2009-10-23 Phase-Change Random Access Memory Device and Fabrication Method Thereof

Country Status (1)

Country Link
KR (1) KR101069704B1 (en)

Also Published As

Publication number Publication date
KR101069704B1 (en) 2011-10-04

Similar Documents

Publication Publication Date Title
KR100652378B1 (en) Sb Precursor and Manufacturing Method of Phase-Change Memory Device using the Same
US9966530B2 (en) Resistive random access memory device and method for fabricating the same
KR100718156B1 (en) Phase change random access memory and method of manufacturing the same
JP5270100B2 (en) Electrode for phase change memory device, method of forming electrode, and phase change memory device
KR101019989B1 (en) Phase change Random Access Memory Device and Method of Manufacturing the Same
US7939815B2 (en) Forming a carbon passivated ovonic threshold switch
US20030151041A1 (en) Using selective deposition to form phase-change memory cells
JP2008182234A (en) Phase change memory device and method of forming the same
US9337422B2 (en) Chalcogenide switching device using germanium and selenium and manufacturing method thereof
KR100985756B1 (en) Phase-Change Memory Device and Fabrication Method Thereof
CN101542728A (en) Nonvolatile storage device
US9343676B2 (en) Heating phase change material
US7105408B2 (en) Phase change memory with a select device having a breakdown layer
US20090045386A1 (en) Phase-change memory element
KR100945791B1 (en) Phase-Change Memory Device and Fabrication Method Thereof
US20130193402A1 (en) Phase-change random access memory device and method of manufacturing the same
US20140339489A1 (en) Phase-change memory device and method for manufacturing the same
US20130284998A1 (en) Forming heaters for phase change memories
KR101069704B1 (en) Phase-Change Random Access Memory Device and Fabrication Method Thereof
KR101124341B1 (en) Phase change random access memory and method for fabricating the same
KR20100097298A (en) Manufacturing method of phase change random access memory device
KR20090090538A (en) Fabrication method of phase-change memory device
CN105226181A (en) Phase-change memory and manufacture method thereof
EP1710850B1 (en) Lateral phase change memory
CN105655486B (en) Phase transition storage and forming method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee