KR20110034947A - Organic light emitting display device - Google Patents

Organic light emitting display device Download PDF

Info

Publication number
KR20110034947A
KR20110034947A KR1020090092453A KR20090092453A KR20110034947A KR 20110034947 A KR20110034947 A KR 20110034947A KR 1020090092453 A KR1020090092453 A KR 1020090092453A KR 20090092453 A KR20090092453 A KR 20090092453A KR 20110034947 A KR20110034947 A KR 20110034947A
Authority
KR
South Korea
Prior art keywords
terminal
transistor
driving transistor
capacitor
turned
Prior art date
Application number
KR1020090092453A
Other languages
Korean (ko)
Other versions
KR101570541B1 (en
Inventor
김승태
이정윤
남우진
배한진
임호민
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090092453A priority Critical patent/KR101570541B1/en
Publication of KR20110034947A publication Critical patent/KR20110034947A/en
Application granted granted Critical
Publication of KR101570541B1 publication Critical patent/KR101570541B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PURPOSE: An organic light emitting display device is provided to compensate for a threshold voltage change to output a fixed amount of currents, thereby lengthening the lifetime of components. CONSTITUTION: A first transistor(S1) initializes a voltage stored in the gate terminal of a driving transistor. A second transistor(S2) connects the other terminal of a capacitor with the second terminal of the driving transistor. A third transistor(S3) connects the gate terminal of the driving transistor with a first terminal. The third transistor sets the threshold voltage of the driving transistor. A fourth transistor supplies a data voltage to the other terminal of the capacitor.

Description

유기전계발광표시장치{Organic Light Emitting Display Device}Organic Light Emitting Display Device

본 발명의 실시예는 유기전계발광표시장치에 관한 것이다.Embodiments of the present invention relate to an organic light emitting display device.

정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 액정표시장치(Liquid Crystal Display: LCD), 유기전계발광소자(Organic Light Emitting Diodes: OLED) 및 플라즈마 디스플레이 패널(Plasma Display Panel: PDP) 등과 같은 평판 표시장치(Flat Panel Display: FPD)의 사용이 증가하고 있다.With the development of information technology, the market for a display device, which is a connection medium between a user and information, is growing. Accordingly, flat panel displays (FPDs), such as liquid crystal displays (LCDs), organic light emitting diodes (OLEDs), and plasma display panels (PDPs), may be used. Usage is increasing.

유기전계발광표시장치에 사용되는 유기전계발광소자는 기판 상에 위치하는 두 개의 전극 사이에 발광층이 형성된 자발광소자이다.The organic light emitting display device used in the organic light emitting display device is a self-light emitting device having a light emitting layer formed between two electrodes positioned on a substrate.

유기전계발광표시장치는 빛이 방출되는 방향에 따라 전면발광(Top-Emission) 방식, 배면발광(Bottom-Emission) 방식 또는 양면발광(Dual-Emission) 방식 등이 있다. 그리고, 구동방식에 따라 수동매트릭스형(Passive Matrix)과 능동매트릭스형(Active Matrix) 등으로 나누어져 있다.The organic light emitting display includes a top emission type, a bottom emission type, or a dual emission type according to a direction in which light is emitted. According to the driving method, it is divided into a passive matrix type and an active matrix type.

이러한 유기전계발광표시장치는 매트릭스 형태로 배치된 복수의 서브 픽셀에 스캔신호, 데이터신호 및 전원 등이 공급되면, 선택된 서브 픽셀이 발광을 하게 됨 으로써 영상을 표시할 수 있다.In the organic light emitting display device, when a scan signal, a data signal, and a power are supplied to a plurality of sub pixels arranged in a matrix form, the selected sub pixel emits light, thereby displaying an image.

종래의 유기전계발광표시장치는 유기 발광다이오드에 구동전류를 공급하는 구동트랜지스터의 특성의 변화에 따라 유기 발광다이오드에 흐르는 전류가 변하는 문제가 있다. 이에 따라, 종래의 유기전계발광표시장치는 표시패널 내에 배치된 서브 픽셀들 간에 휘도 편차가 발생함은 물론 수명이 감소하므로 이를 해결할 수 있는 방안이 제안되어야 한다.Conventional organic light emitting display devices have a problem in that a current flowing through the organic light emitting diode changes according to a change in a characteristic of a driving transistor supplying a driving current to the organic light emitting diode. Accordingly, in the conventional organic light emitting display device, a luminance deviation occurs between the subpixels disposed in the display panel and a lifespan is reduced.

상술한 배경기술의 문제점을 해결하기 위한 본 발명은, 구동중 발생하는 구동트랜지스터의 문턱전압 변화를 보상하여 소자의 수명을 증가시키고 구동트랜지스터 및 유기 발광다이오드의 문턱전압 편차에 의해 패널에 발생하는 얼룩 무늬를 개선하여 표시품질을 향상시킬 수 있는 유기전계발광표시장치를 제공하는 것이다.The present invention for solving the above-described problems of the background art, compensating the threshold voltage change of the driving transistor generated during driving to increase the life of the device and the stain generated on the panel by the threshold voltage deviation of the driving transistor and the organic light emitting diode An organic light emitting display device capable of improving display quality by improving a pattern is provided.

상술한 과제 해결 수단으로 본 발명은, 제1스캔신호에 따라 턴온 되어 고 전위의 전원을 구동트랜지스터의 게이트 단자와 커패시터의 일측 단자에 공급하고 구동트랜지스터의 게이트 단자에 저장된 전압을 초기화하는 제1트랜지스터; 제1스캔신호에 따라 턴온 되어 커패시터의 타측 단자와 구동트랜지스터의 제2단자를 연결하는 제2트랜지스터; 제2스캔신호에 따라 턴온 되어 구동트랜지스터의 게이트 단자와 제1단자를 연결하고 구동트랜지스터의 문턱전압을 설정하는 제3트랜지스터; 제2스캔신호에 따라 턴온 되어 커패시터의 타측 단자에 데이터전압을 공급하는 제4트랜지스터; 제3스캔신호에 따라 턴온 되어 커패시터의 타측 단자에 레퍼런스전압을 공급하는 제5트랜지스터; 및 제3스캔신호에 따라 턴온 되어 제1단자로 공급된 고 전위의 전원을 제2단자로 전달하는 제6트랜지스터를 포함하는 유기전계발광표시장치를 제공한다.According to the above-described problem solving means, the present invention, the first transistor is turned on in accordance with the first scan signal to supply a high potential power supply to the gate terminal of the driving transistor and one terminal of the capacitor and initialize the voltage stored in the gate terminal of the driving transistor. ; A second transistor turned on according to the first scan signal to connect the other terminal of the capacitor and the second terminal of the driving transistor; A third transistor turned on according to the second scan signal to connect the gate terminal and the first terminal of the driving transistor to set the threshold voltage of the driving transistor; A fourth transistor turned on according to the second scan signal to supply a data voltage to the other terminal of the capacitor; A fifth transistor turned on according to the third scan signal to supply a reference voltage to the other terminal of the capacitor; And a sixth transistor which is turned on according to the third scan signal and transfers a high potential power supplied to the first terminal to the second terminal.

제1트랜지스터는 제1스캔신호가 공급되는 제1스캔배선에 게이트 단자가 연결 되고 고 전위의 전원이 공급되는 제1전원배선에 제1단자가 연결되며 커패시터의 일측 단자에 제2단자가 연결되고, 제2트랜지스터는 제1스캔배선에 게이트 단자가 연결되고 구동트랜지스터의 제2단자에 제1단자가 연결되며 커패시터의 타측 단자에 제2단자가 연결되고, 제3트랜지스터는 제2스캔신호가 공급되는 제2스캔배선에 게이트 단자가 연결되고 구동트랜지스터의 제1단자에 제1단자가 연결되며 구동트랜지스터의 게이트 단자에 제2단자가 연결되고, 제4트랜지스터는 제2스캔배선에 게이트 단자가 연결되고 데이터전압이 공급되는 데이터배선에 제1단자가 연결되며 커패시터의 타측 단자에 제2단자가 연결되고, 제5트랜지스터는 제3스캔신호가 공급되는 제3스캔배선에 게이트 단자가 연결되고 레퍼런스전압이 공급되는 레퍼런스배선에 제1단자가 연결되며 커패시터의 타측 단자에 제2단자가 연결되고, 제6트랜지스터는 제3스캔배선에 게이트 단자가 연결되고 제1전원배선에 제1단자가 연결되며 구동트랜지스터의 제1단자에 제2단자가 연결될 수 있다.The first transistor has a gate terminal connected to the first scan wire to which the first scan signal is supplied, a first terminal to a first power wire to which a high potential power is supplied, and a second terminal to one terminal of the capacitor. The second transistor has a gate terminal connected to the first scan wiring, a first terminal connected to the second terminal of the driving transistor, a second terminal connected to the other terminal of the capacitor, and the third transistor is supplied with a second scan signal. The gate terminal is connected to the second scan wiring, the first terminal is connected to the first terminal of the driving transistor, the second terminal is connected to the gate terminal of the driving transistor, and the fourth transistor is connected to the gate terminal of the second scan wiring. The first terminal is connected to the data line to which the data voltage is supplied, the second terminal is connected to the other terminal of the capacitor, and the fifth transistor is connected to the third scan line to which the third scan signal is supplied. The first terminal is connected to the reference line to which the gate terminal is connected and the reference voltage is supplied, the second terminal is connected to the other terminal of the capacitor, and the sixth transistor is connected to the gate terminal of the third scan line and connected to the first power line. The first terminal may be connected, and the second terminal may be connected to the first terminal of the driving transistor.

유기 발광다이오드는, 구동트랜지스터의 제2단자에 애노드가 연결되고 저 전위의 전원이 공급되는 제2전원배선에 캐소드가 연결될 수 있다.The organic light emitting diode may have an anode connected to a second terminal of the driving transistor and a cathode connected to a second power line to which a low potential power is supplied.

제2트랜지스터가 턴온 되면 구동트랜지스터의 게이트 소오스 간의 전압(VGS)과 커패시터(CST)에는 하기 수식에 대응되는 전압이 저장되며, VDD - VOLED, VDD는 고 전위의 전원이고, VOLED는 유기 발광다이오드의 문턱전압일 수 있다.When the second transistor is turned on, a voltage corresponding to the following formula is stored in the voltage V GS and the capacitor CST between the gate source of the driving transistor, and V DD -V OLED , V DD may be a high potential power supply, and V OLED may be a threshold voltage of an organic light emitting diode.

유기 발광다이오드는, 제1전원배선에 애노드가 연결되고 제6트랜지스터의 제1단자에 캐소드가 연결될 수 있다.The organic light emitting diode may have an anode connected to the first power line and a cathode connected to the first terminal of the sixth transistor.

또한 다른 측면에서 본 발명은, 제1스캔신호에 따라 턴온 되어 고 전위의 전원을 구동트랜지스터의 게이트 단자와 커패시터의 일측 단자에 공급하고 구동트랜지스터의 게이트 단자에 저장된 전압을 초기화하는 제1트랜지스터; 제1스캔신호에 따라 턴온 되어 커패시터의 타측 단자와 구동트랜지스터의 제2단자를 연결하는 제2트랜지스터; 제2스캔신호에 따라 턴온 되어 구동트랜지스터의 게이트 단자와 제2단자를 연결하고 구동트랜지스터의 문턱전압을 설정하는 제3트랜지스터; 제2스캔신호에 따라 턴온 되어 커패시터의 일측 단자에 데이터전압을 공급하는 제4트랜지스터; 제3스캔신호에 따라 턴온 되어 커패시터의 일측 단자에 레퍼런스전압을 공급하는 제5트랜지스터; 및 제3스캔신호에 따라 턴온 되어 제1단자에 공급된 고 전위의 전원을 제2단자로 전달하는 제6트랜지스터를 포함하는 유기전계발광표시장치를 제공한다.In another aspect, the present invention, the first transistor is turned on according to the first scan signal to supply a high potential power supply to the gate terminal of the driving transistor and one terminal of the capacitor and initializes the voltage stored in the gate terminal of the driving transistor; A second transistor turned on according to the first scan signal to connect the other terminal of the capacitor and the second terminal of the driving transistor; A third transistor turned on according to the second scan signal to connect the gate terminal and the second terminal of the driving transistor to set a threshold voltage of the driving transistor; A fourth transistor turned on according to the second scan signal to supply a data voltage to one terminal of the capacitor; A fifth transistor turned on according to the third scan signal to supply a reference voltage to one terminal of the capacitor; And a sixth transistor that is turned on according to the third scan signal and transfers a high potential power supplied to the first terminal to the second terminal.

제1트랜지스터는 제1스캔신호가 공급되는 제1스캔배선에 게이트 단자가 연결되고 고 전위의 전원이 공급되는 제1전원배선에 제1단자가 연결되며 커패시터의 일측 단자에 제2단자가 연결되고, 제2트랜지스터는 제1스캔배선에 게이트 단자가 연결되고 제6트랜지스터의 제2단자에 제1단자가 연결되고 커패시터의 타측 단자에 제2단자가 연결되고, 제3트랜지스터는 제2스캔신호가 공급되는 제2스캔배선에 게이트 단자가 연결되고 구동트랜지스터의 제2단자에 제1단자가 연결되며 구동트랜지스터의 게이트 단자에 제2단자가 연결되고, 제4트랜지스터는 제2스캔배선에 게이트 단자가 연결되고 데이터전압이 공급되는 데이터배선에 제1단자가 연결되며 커패시터의 일측 단자에 제2단자가 연결되고, 제5트랜지스터는 제3스캔신호가 공급되는 제3 스캔배선에 게이트 단자가 연결되고 레퍼런스전압이 공급되는 레퍼런스배선에 제1단자가 연결되며 커패시터의 일측 단자에 제2단자가 연결되고, 제6트랜지스터는 제3스캔배선에 게이트 단자가 연결되고 구동트랜지스터의 제2단자에 제1단자가 연결되며 제2트랜지스터의 제1단자에 제2단자가 연결될 수 있다.The first transistor has a gate terminal connected to the first scan wire to which the first scan signal is supplied, a first terminal to a first power wire to which a high potential power is supplied, and a second terminal to one terminal of the capacitor. The second transistor has a gate terminal connected to the first scan wiring, a first terminal connected to the second terminal of the sixth transistor, a second terminal connected to the other terminal of the capacitor, and the third transistor has a second scan signal The gate terminal is connected to the supplied second scan wiring, the first terminal is connected to the second terminal of the driving transistor, the second terminal is connected to the gate terminal of the driving transistor, and the fourth transistor has a gate terminal connected to the second scan wiring. The first terminal is connected to the data line to which the data voltage is supplied, and the second terminal is connected to one terminal of the capacitor, and the fifth transistor is connected to the third scan line to which the third scan signal is supplied. The first terminal is connected to the reference wire to which the gate terminal is connected and the reference voltage is supplied, and the second terminal is connected to one terminal of the capacitor, and the sixth transistor has a gate terminal connected to the third scan wire, and a second terminal of the driving transistor. The first terminal may be connected to the terminal, and the second terminal may be connected to the first terminal of the second transistor.

유기 발광다이오드는, 제6트랜지스터의 제2단자에 애노드가 연결되고 저 전위의 전원이 공급되는 제2전원배선에 캐소드가 연결될 수 있다.The organic light emitting diode may have an anode connected to a second terminal of the sixth transistor and a cathode connected to a second power line to which a low potential power is supplied.

제2트랜지스터가 턴온 되면 구동트랜지스터의 게이트 소오스 간의 전압(VGS)과 커패시터(CST)에는 하기 수식에 대응되는 전압이 저장되며, VDD - VOLED, VDD는 고 전위의 전원이고, VOLED는 유기 발광다이오드의 문턱전압일 수 있다.When the second transistor is turned on, a voltage corresponding to the following formula is stored in the voltage V GS and the capacitor CST between the gate source of the driving transistor, and V DD -V OLED , V DD is a high potential power supply, and V OLED May be the threshold voltage of the organic light emitting diode.

유기 발광다이오드는, 제1전원배선에 애노드가 연결되고 구동트랜지스터의 제1단자에 캐소드가 연결될 수 있다.The organic light emitting diode may have an anode connected to the first power line and a cathode connected to the first terminal of the driving transistor.

제4트랜지스터가 턴온 되면, 커패시터(CST)에는 하기 수식에 대응되는 전압이 저장되며, VTH + VOLED - VDATA, VTH는 구동트랜지스터의 문턱전압이고, VOLED는 유기 발광다이오드의 문턱전압이며, VDATA는 데이터전압일 수 있다.When the fourth transistor is turned on, the voltage corresponding to the following formula is stored in the capacitor CST, V TH + V OLED -V DATA , V TH is the threshold voltage of the driving transistor, and V OLED is the threshold voltage of the organic light emitting diode. V DATA may be a data voltage.

제5트랜지스터가 턴온 되면, 커패시터(CST)에는 하기 수식에 대응되는 전압이 저장되며, (VREF - VDATA) + VTH, VREF는 레퍼런스전압이고, VDATA는 데이터전압이며, VTH는 구동트랜지스터의 문턱전압일 수 있다.When the fifth transistor is turned on, a voltage corresponding to the following formula is stored in the capacitor CST, (V REF -V DATA ) + V TH , V REF is a reference voltage, V DATA is a data voltage, and V TH is It may be a threshold voltage of the driving transistor.

또한 다른 측면에서 본 발명은, 스캔신호에 응답하여 스위칭을 하고 데이터 신호를 전달하는 스위칭트랜지스터와, 데이터신호를 데이터전압으로 저장하는 커패시터와, 데이터전압에 의해 구동하는 구동트랜지스터와, 구동트랜지스터의 구동에 발광하는 유기 발광다이오드를 포함하는 서브 픽셀을 포함하며, 서브 픽셀은, 구동트랜지스터의 게이트 단자와 소오스 단자 사이 저장된 전압을 초기화하는 제1트랜지스터와, 커패시터에 저장된 전압을 초기화하는 제2트랜지스터를 더 포함하는 유기전계발광표시장치를 제공한다.In another aspect, the present invention provides a switching transistor for switching in response to a scan signal and transmitting a data signal, a capacitor for storing the data signal as a data voltage, a driving transistor driven by the data voltage, and driving of the driving transistor. A subpixel including an organic light emitting diode emitting light to the first pixel, wherein the subpixel further includes a first transistor for initializing a voltage stored between a gate terminal and a source terminal of the driving transistor, and a second transistor for initializing a voltage stored in a capacitor. An organic light emitting display device is provided.

제1트랜지스터 및 제2트랜지스터는, 동일한 스캔신호에 응답할 수 있다.The first transistor and the second transistor may respond to the same scan signal.

서브 픽셀은, 제1스캔신호에 따라 턴온 되어 고 전위의 전원을 구동트랜지스터의 게이트 단자와 커패시터의 일측 단자에 공급하고 구동트랜지스터의 게이트 단자에 저장된 전압을 초기화하는 제1트랜지스터; 제1스캔신호에 따라 턴온 되어 커패시터의 타측 단자와 구동트랜지스터의 제2단자를 연결하는 제2트랜지스터; 제2스캔신호에 따라 턴온 되어 구동트랜지스터의 게이트 단자와 제1단자를 연결하고 구동트랜지스터의 문턱전압을 설정하는 제3트랜지스터; 제2스캔신호에 따라 턴온 되어 커패시터의 타측 단자에 데이터전압을 공급하는 제4트랜지스터; 제3스캔신호에 따라 턴온 되어 커패시터의 타측 단자에 레퍼런스전압을 공급하는 제5트랜지스터; 및 제3스캔신호에 따라 턴온 되어 제1단자로 공급된 고 전위의 전원을 제2단자로 전달하는 제6트랜지스터를 포함할 수 있다.The sub-pixel may include: a first transistor turned on according to a first scan signal to supply power of a high potential to a gate terminal of the driving transistor and one terminal of the capacitor and to initialize a voltage stored in the gate terminal of the driving transistor; A second transistor turned on according to the first scan signal to connect the other terminal of the capacitor and the second terminal of the driving transistor; A third transistor turned on according to the second scan signal to connect the gate terminal and the first terminal of the driving transistor to set the threshold voltage of the driving transistor; A fourth transistor turned on according to the second scan signal to supply a data voltage to the other terminal of the capacitor; A fifth transistor turned on according to the third scan signal to supply a reference voltage to the other terminal of the capacitor; And a sixth transistor that is turned on according to the third scan signal and transfers a high potential power supplied to the first terminal to the second terminal.

서브 픽셀은, 제1스캔신호에 따라 턴온 되어 고 전위의 전원을 구동트랜지스터의 게이트 단자와 커패시터의 일측 단자에 공급하고 구동트랜지스터의 게이트 단자에 저장된 전압을 초기화하는 제1트랜지스터; 제1스캔신호에 따라 턴온 되어 커 패시터의 타측 단자와 구동트랜지스터의 제2단자를 연결하는 제2트랜지스터; 제2스캔신호에 따라 턴온 되어 구동트랜지스터의 게이트 단자와 제2단자를 연결하고 구동트랜지스터의 문턱전압을 설정하는 제3트랜지스터; 제2스캔신호에 따라 턴온 되어 커패시터의 일측 단자에 데이터전압을 공급하는 제4트랜지스터; 제3스캔신호에 따라 턴온 되어 커패시터의 일측 단자에 레퍼런스전압을 공급하는 제5트랜지스터; 및 제3스캔신호에 따라 턴온 되어 제1단자에 공급된 고 전위의 전원을 제2단자로 전달하는 제6트랜지스터를 포함할 수 있다.The sub-pixel may include: a first transistor turned on according to a first scan signal to supply power of a high potential to a gate terminal of the driving transistor and one terminal of the capacitor and to initialize a voltage stored in the gate terminal of the driving transistor; A second transistor turned on according to the first scan signal to connect the other terminal of the capacitor and the second terminal of the driving transistor; A third transistor turned on according to the second scan signal to connect the gate terminal and the second terminal of the driving transistor to set a threshold voltage of the driving transistor; A fourth transistor turned on according to the second scan signal to supply a data voltage to one terminal of the capacitor; A fifth transistor turned on according to the third scan signal to supply a reference voltage to one terminal of the capacitor; And a sixth transistor that is turned on according to the third scan signal and transfers a high potential power supplied to the first terminal to the second terminal.

본 발명은, 초기 구동시 구동트랜지스터의 문턱전압 편차에 의해 패널에 발생하는 얼룩 무늬를 개선하여 표시품질을 향상시킬 수 있는 효과가 있다. 또한, 본 발명은 구동중 발생하는 구동트랜지스터 및 유기 발광다이오드의 문턱전압 변화를 보상하여 일정한 전류를 출력하게 됨으로써 소자의 수명을 증가시킬 수 있는 효과가 있다. 또한, 본 발명은 구동중 발생하는 유기 발광다이오드의 문턱전압 변화를 보상할 수 있으므로 소자의 수명을 증가시킬 수 있는 효과가 있다. 또한, 본 발명은 전원배선의 전류를 균일하게 유지하여 전류저항 드랍(IR drop)을 방지할 수 있는 효과가 있다.The present invention has the effect of improving the display quality by improving the spot pattern generated in the panel by the deviation of the threshold voltage of the drive transistor during the initial driving. In addition, the present invention has the effect of increasing the lifetime of the device by compensating for the threshold voltage change of the driving transistor and the organic light emitting diode generated during driving to output a constant current. In addition, the present invention can compensate for the change in the threshold voltage of the organic light emitting diode generated during driving has the effect of increasing the life of the device. In addition, the present invention has the effect of preventing the current resistance drop (IR drop) by maintaining a constant current of the power supply wiring.

이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명 한다.Hereinafter, with reference to the accompanying drawings, the specific content for the practice of the present invention will be described.

<제1실시예>First Embodiment

도 1은 본 발명의 제1실시예에 따른 유기전계발광표시장치의 개략적인 블록도이다.1 is a schematic block diagram of an organic light emitting display device according to a first embodiment of the present invention.

도 1을 참조하면, 본 발명의 제1실시예에 따른 유기전계발광표시장치는 타이밍 구동부(TCN), 표시패널(PNL), 데이터 구동부(DDRV), 스캔 구동부(SDRV) 및 전원부(EPWS)를 포함한다.Referring to FIG. 1, an organic light emitting display device according to a first embodiment of the present invention includes a timing driver TCN, a display panel PNL, a data driver DVB, a scan driver SDRV, and a power supply EPWS. Include.

타이밍 구동부(TCN)는 외부로부터 디지털 비디오 데이터(DATA), 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE) 및 클럭(CLK) 등과 같은 시스템 신호를 공급받는다. 타이밍 구동부(TCN)는 외부로부터 공급된 시스템 신호를 이용하여 데이터 구동부(DDRV)를 제어하기 위한 데이터 제어신호(SOE, POL) 등과 같은 구동신호와, 스캔 구동부(SDRV)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GSP, GSC, GOE) 등과 같은 게이트신호를 발생한다.The timing driver TCN supplies system signals such as digital video data DATA, a vertical synchronization signal Vsync, a horizontal synchronization signal Hsync, a data enable signal Data Enable, DE, and a clock CLK from the outside. Receive. The timing driver TCN is configured to control driving signals such as data control signals SOE and POL for controlling the data driver DDRV using a system signal supplied from the outside, and an operation timing of the scan driver SDRV. A gate signal such as a gate timing control signal GSP, GSC, or GOE is generated.

데이터 구동부(DDRV)는 타이밍 콘트롤러(TCN)로부터 출력된 구동신호(SOE, POL)에 응답하여 타이밍 콘트롤러(TCN)로부터 입력되는 디지털 비디오 데이터(DATA)를 샘플링하고 래치하여 병렬 데이터 체계의 데이터로 변환한다. 데이터 구동부(DDRV)는 수평 동기 신호(Hsync)를 공급받는 시프트 레지스터와, 시프트 레지스터로부터 전달받은 신호를 참조하여 디지털 비디오 데이터(DATA)를 저장하는 래치 등을 포함한다. 데이터 구동부(DDRV)는 감마부를 이용하여 병렬 데이터 전송 체계로 변환된 디지털 비디오 데이터(DATA)를 아날로그 비디오 데이터로 변환하고 이를 데이터배선들(DATA1~DATAn)에 공급한다.The data driver DDRV samples and latches the digital video data DATA input from the timing controller TCN in response to the driving signals SOE and POL output from the timing controller TCN and converts the data into a data of a parallel data system. do. The data driver DDRV includes a shift register configured to receive a horizontal sync signal Hsync, a latch for storing digital video data DATA by referring to a signal transmitted from the shift register. The data driver DVV converts the digital video data DATA converted to the parallel data transmission scheme into analog video data using the gamma unit and supplies them to the data lines DATA1 to DATAn.

스캔 구동부(SDRV)는 타이밍 구동부(TCN)로부터 출력된 게이트신호(GSP, GSC, GOE)에 응답하여 제1 내지 제3스캔신호를 생성하고 이를 스캔배선들(SL1~SLm)에 공급한다.The scan driver SDRV generates the first to third scan signals in response to the gate signals GSP, GSC, and GOE output from the timing driver TCN and supplies them to the scan wires SL1 to SLm.

표시패널(PNL)은 데이터배선들(DL1~DLn)과 스캔배선들(SL1~SLm)의 교차영역에 매트릭스형태로 배치된 서브 픽셀들(SP)을 포함한다.The display panel PNL includes subpixels SP arranged in a matrix form at an intersection area between the data lines DL1 to DLn and the scan lines SL1 to SLm.

전원부(EPWS)는 제1전원배선(VDD), 제2전원배선(VSS) 및 레퍼런스배선(VREF)에 고 전위의 전원(VDD), 저 전위의 전원(VSS), 레퍼런스전압(VREF)을 공급한다. 전원부(EPWS)는 고 전위의 전원(VDD), 저 전위의 전원(VSS)을 데이터 구동부(DDRV) 및 스캔 구동부(SDRV)에 공급하고 고 전위의 전원(VDD), 저 전위의 전원(VSS) 및 레퍼런스전압(VREF)을 표시패널(PNL)에 공급한다.The power supply unit EPWS includes a high potential power supply V DD , a low potential power supply V SS , and a reference voltage V REF on the first power supply line VDD, the second power supply line VSS, and the reference line VREF. ). The power supply unit EPWS supplies the high potential power supply V DD and the low potential power supply V SS to the data driver DDRV and the scan driver SDRV, and the high potential power supply V DD and the low potential power supply. V SS and a reference voltage V REF are supplied to the display panel PNL.

이하, 본 발명의 제1실시예에 따른 서브 픽셀의 회로 구성 및 동작에 대해 설명한다.Hereinafter, the circuit configuration and operation of the subpixel according to the first embodiment of the present invention will be described.

도 2는 본 발명의 제1실시예에 따른 서브 픽셀의 회로 구성도이고, 도 3은 도 2에 도시된 서브 픽셀에 공급되는 파형도 이고, 도 4 내지 도 8은 본 발명의 제1실시예에 따른 서브 픽셀의 동작을 설명하기 위한 도면이다.2 is a circuit diagram of a subpixel according to a first embodiment of the present invention, FIG. 3 is a waveform diagram supplied to the subpixel shown in FIG. 2, and FIGS. 4 to 8 are first embodiments of the present invention. A diagram for describing an operation of a subpixel according to the embodiment.

도 2 및 도 3을 참조하면, 하나의 서브 픽셀은 제1트랜지스터(S1), 제2트랜 지스터(S2), 제3트랜지스터(S3), 제4트랜지스터(S4), 제5트랜지스터(S5), 제6트랜지스터(S6), 구동트랜지스터(T1), 커패시터(CST) 및 유기 발광다이오드(D)를 포함한다. 도시된 바와 같이, 제1 내지 제6트랜지스터 및 구동트랜지스터(S1~S6, T1)는 N-Type 아몰폴스 실리콘(nA-Si) 트랜지스터로 형성된다. 여기서, 제1 내지 제6트랜지스터(S1~S6)는 스캔신호에 응답하여 스위칭 동작을 하는 스위칭 트랜지스터이다.2 and 3, one subpixel includes a first transistor S1, a second transistor S2, a third transistor S3, a fourth transistor S4, a fifth transistor S5, The sixth transistor S6, the driving transistor T1, the capacitor CST, and the organic light emitting diode D are included. As shown, the first to sixth transistors and the driving transistors S1 to S6 and T1 are formed of N-type amorphous silicon (nA-Si) transistors. Here, the first to sixth transistors S1 to S6 are switching transistors that perform a switching operation in response to a scan signal.

제1트랜지스터(S1)는 제1스캔신호(init)에 따라 턴온 되어 고 전위의 전원(VDD)을 구동트랜지스터(D1)의 게이트 단자와 커패시터(CST)의 일측 단자에 공급하고 구동트랜지스터(D1)의 게이트 단자에 저장된 전압을 초기화한다. 제2트랜지스터(S2)는 제1스캔신호(init)에 따라 턴온 되어 커패시터(CST)의 타측 단자와 구동트랜지스터(T1)의 제2단자를 연결한다. 제3트랜지스터(S3)는 제2스캔신호(SCAN[n])에 따라 턴온 되어 구동트랜지스터(T1)의 게이트 단자와 제1단자를 연결하고 구동트랜지스터(T1)의 문턱전압(VTH)을 설정한다. 제4트랜지스터(S4)는 제2스캔신호(SCAN[n])에 따라 턴온 되어 커패시터(CST)의 타측 단자에 데이터전압(VDATA)을 공급한다. 제5트랜지스터(S5)는 제3스캔신호(em)에 따라 턴온 되어 커패시터(CST)의 타측 단자에 레퍼런스전압(VREF)을 공급한다. 제6트랜지스터(S6)는 제3스캔신호(em)에 따라 턴온 되어 제1단자로 공급된 고 전위의 전원(VDD)을 제2단자로 전달한다.The first transistor S1 is turned on according to the first scan signal init to supply the power supply VDD having a high potential to the gate terminal of the driving transistor D1 and one terminal of the capacitor CST, and the driving transistor D1. Initialize the voltage stored at the gate terminal. The second transistor S2 is turned on according to the first scan signal init to connect the other terminal of the capacitor CST to the second terminal of the driving transistor T1. The third transistor S3 is turned on according to the second scan signal SCAN [n] to connect the gate terminal of the driving transistor T1 to the first terminal and set the threshold voltage V TH of the driving transistor T1. do. The fourth transistor S4 is turned on according to the second scan signal SCAN [n] to supply the data voltage V DATA to the other terminal of the capacitor CST. The fifth transistor S5 is turned on according to the third scan signal em to supply the reference voltage V REF to the other terminal of the capacitor CST. The sixth transistor S6 is turned on according to the third scan signal em to transfer the high potential power V DD supplied to the first terminal to the second terminal.

서브 픽셀에 포함된 소자들은 위와 같은 동작을 하도록 다음과 같이 연결된다.The elements included in the sub pixel are connected as follows to perform the above operation.

제1트랜지스터(S1)는 제1스캔신호(init)가 공급되는 제1스캔배선(INIT)에 게이트 단자가 연결되고 고 전위의 전원(VDD)이 공급되는 제1전원배선(VDD)에 제1단자가 연결되며 커패시터(CST)의 일측 단자에 제2단자가 연결된다. 제2트랜지스터(S2)는 제1스캔배선(INIT)에 게이트 단자가 연결되고 구동트랜지스터(T1)의 제2단자에 제1단자가 연결되며 커패시터(CST)의 타측 단자에 제2단자가 연결된다. 제3트랜지스터(S3)는 제2스캔신호(scan[n])가 공급되는 제2스캔배선(SCAN[n])에 게이트 단자가 연결되고 구동트랜지스터(T1)의 제1단자에 제1단자가 연결되며 구동트랜지스터(T1)의 게이트 단자에 제2단자가 연결된다. 제4트랜지스터(S4)는 제2스캔배선(SCAN[n])에 게이트 단자가 연결되고 데이터전압(VDATA)이 공급되는 데이터배선(DATA)에 제1단자가 연결되며 커패시터(CST)의 타측 단자에 제2단자가 연결된다. 제5트랜지스터(S5)는 제3스캔신호(em)가 공급되는 제3스캔배선(EM)에 게이트 단자가 연결되고 레퍼런스전압(VREF)이 공급되는 레퍼런스배선(VREF)에 제1단자가 연결되며 커패시터(CST)의 타측 단자에 제2단자가 연결된다. 제6트랜지스터(S6)는 제3스캔배선(EM)에 게이트 단자가 연결되고 제1전원배선(VDD)에 제1단자가 연결되며 구동트랜지스터(T1)의 제1단자에 제2단자가 연결된다. 유기 발광다이오드(D)는 구동트랜지스터(T1)의 제2단자에 애노드가 연결되고 저 전위의 전원(VSS)이 공급되는 제2전원배선(VSS)에 캐소드가 연결된다.The first transistor S1 has a gate terminal connected to the first scan line INIT to which the first scan signal init is supplied, and a first power supply line VDD to which a high potential power supply V DD is supplied. One terminal is connected and the second terminal is connected to one terminal of the capacitor CST. The second transistor S2 has a gate terminal connected to the first scan wiring INIT, a first terminal connected to the second terminal of the driving transistor T1, and a second terminal connected to the other terminal of the capacitor CST. . The third transistor S3 has a gate terminal connected to the second scan line SCAN [n] to which the second scan signal scan [n] is supplied, and a first terminal of the third transistor S3 is connected to the first terminal of the driving transistor T1. The second terminal is connected to the gate terminal of the driving transistor T1. The fourth transistor S4 has a gate terminal connected to the second scan line SCAN [n], a first terminal connected to the data line DATA to which the data voltage V DATA is supplied, and the other side of the capacitor CST. The second terminal is connected to the terminal. The fifth transistor S5 has a gate terminal connected to the third scan line EM to which the third scan signal em is supplied, and a first terminal to the reference line VREF to which the reference voltage V REF is supplied. The second terminal is connected to the other terminal of the capacitor CST. In the sixth transistor S6, a gate terminal is connected to the third scan line EM, a first terminal is connected to the first power supply line VDD, and a second terminal is connected to the first terminal of the driving transistor T1. . In the organic light emitting diode D, a cathode is connected to the second power supply line VSS to which an anode is connected to the second terminal of the driving transistor T1 and a low-voltage power supply V SS is supplied.

서브 픽셀에 포함된 소자들은 도 3과 같이 초기화구간, 문턱전압 감지 및 프 로그래밍구간, 발광구간 순서로 동작을 하게 된다.The elements included in the subpixel operate in the order of initialization section, threshold voltage sensing, programming section, and light emitting section as shown in FIG. 3.

[초기화구간][Initialization section]

먼저, 도 3 및 도 4에 도시된 바와 같이 제2 및 제3스캔배선(SCAN[n], EM)에는 로직 로우의 제2 및 제3스캔신호(scan[n], em)가 공급되고, 제1스캔배선(INIT)에는 로직 하이의 제1스캔신호(init)가 공급된다. 따라서, 제3 내지 제6트랜지스터(S3, S4, S5, S6)는 제2 및 제3스캔신호(scan[n], em)에 의해 턴 오프 상태가 된다. 반면, 제1트랜지스터(S1)는 로직 하이의 제1스캔신호(init)에 의해 턴 온되어 고 전위의 전원(VDD)을 구동트랜지스터(D1)의 게이트 단자와 커패시터(CST)의 일측 단자에 공급하고 구동트랜지스터(D1)의 게이트 단자에 저장된 전압을 초기화한다. 그리고 제2트랜지스터(S2)는 로직 하이의 제1스캔신호(init)에 의해 턴 온되어 커패시터(CST)의 타측 단자와 구동트랜지스터(T1)의 제2단자를 연결한다. 이 구간에서, 커패시터(CST)의 타측 단자에는 유기 발광다이오드(D)의 문턱전압(VOLED)이 공급된다. 이와 같이, 제1 및 제2트랜지스터(S1, S2)가 턴온 되면 구동트랜지스터(T1)의 게이트 소오스 간의 전압(VGS)과 커패시터(CST)에는 "VDD - VOLED" 전압이 저장 또는 충전된다.First, as shown in FIGS. 3 and 4, the second and third scan signals SCAN [n] and EM are supplied with the second and third scan signals scan [n] and em of a logic row. The first scan signal init of logic high is supplied to the first scan wiring INIT. Accordingly, the third to sixth transistors S3, S4, S5, and S6 are turned off by the second and third scan signals scan [n] and em. On the other hand, the first transistor S1 is turned on by the first scan signal init of logic high to supply the high potential power supply V DD to the gate terminal of the driving transistor D1 and one terminal of the capacitor CST. Supply and initialize the voltage stored at the gate terminal of the driving transistor D1. The second transistor S2 is turned on by the first scan signal init of logic high to connect the other terminal of the capacitor CST to the second terminal of the driving transistor T1. In this section, the threshold voltage V OLED of the organic light emitting diode D is supplied to the other terminal of the capacitor CST. In this manner, the first and second transistors (S1, S2) is when the driving transistor voltage (V GS) and a capacitor (CST) between the gate the source of the (T1) turning on "V DD - V OLED" voltage is stored or is charged with .

[문턱전압 감지 및 프로그래밍구간][Threshold Voltage Detection and Programming Section]

다음, 도 3, 도 5 내지 7에 도시된 바와 같이 제1 및 제3스캔배선(INIT, EM)에는 로직 로우의 제1 및 제3스캔신호(init, em)가 공급되고, 제2스캔배선(SCAN[n])에는 로직 하이의 제2스캔신호(scan[n])가 공급된다. 따라서, 제1, 제 2, 제5 및 제6트랜지스터(S1, S2, S5, S6)는 제1 및 제3스캔신호(init, em)에 의해 턴 오프 상태가 된다. 반면, 제3트랜지스터(S3)는 제2스캔신호(scan[n])에 따라 턴온 되어 구동트랜지스터(T1)의 게이트 단자와 제1단자를 연결하고 구동트랜지스터(T1)의 문턱전압(VTH)을 설정한다. 그리고 제4트랜지스터(S4)는 제2스캔신호(scan[n])에 따라 턴온 되어 커패시터(CST)의 타측 단자에 데이터배선(DATA)을 통해 들어온 데이터전압(VDATA)을 공급한다. 이 구간에서, 제3트랜지스터(S3)는 도 6과 같이 턴 오프 상태(1)에서 턴온 상태(2)가 되어 구동트랜지스터(T1)의 게이트 단자와 드레인 단자를 다이오드 커넥션 상태로 만들게 된다. 여기서, 구동트랜지스터(T1)의 게이트 소오스 전압(VGS)가 0V 이고, 전류(Izero)가 기준전류(수~수십 nA) 이상인 경우, 구동트랜지스터(T1)의 문턱전압(VTH)에 대한 감지가 제대로 일어나지 않을 수 있다. 따라서, 제3트랜지스터(S3)가 턴 온될 때에는 도 8과 같이 구동트랜지스터(T1)의 게이트 소오스 전압(VGS) = 드레인 소오스 전압(VDS) 관계가 되고, 구동트랜지스터(T1)의 게이트 소오스 전압(VGS) = 문턱전압(VTH) 관계가 될 때 턴 오프 되어야한다. 이와 같이, 제3트랜지스터(S3)가 턴 온되면 구동트랜지스터(T1)의 게이트 소오스 전압(VGS)은 "VDD - VOLED"에서 구동트랜지스터(T1)의 문턱전압(VTH)으로 감소한다. 그리고 제4트랜지스터(S4)가 턴 온되면 커패시터(CST)의 타측 단자에는 데이터전압(VDATA)이 공급되어 커패시터(CST)에는 "VTH + VOLED - VDATA"전압이 저장 또는 충전된다.Next, as shown in FIGS. 3 and 5 to 7, the first and third scan signals init and em of logic rows are supplied to the first and third scan wirings INIT and EM, and the second scan wiring is provided. The second scan signal scan [n] of logic high is supplied to the SCAN [n]. Therefore, the first, second, fifth and sixth transistors S1, S2, S5, and S6 are turned off by the first and third scan signals init and em. On the other hand, the third transistor S3 is turned on according to the second scan signal scan [n] to connect the gate terminal and the first terminal of the driving transistor T1 to the threshold voltage V TH of the driving transistor T1. Set. The fourth transistor S4 is turned on according to the second scan signal scan [n] to supply the data voltage V DATA input through the data line DATA to the other terminal of the capacitor CST. In this period, the third transistor S3 is turned on from the turn-off state 1 to the turn-on state 2 as shown in FIG. 6 to bring the gate terminal and the drain terminal of the driving transistor T1 into a diode connection state. Here, when the gate source voltage V GS of the driving transistor T1 is 0 V and the current I zero is greater than or equal to the reference current (several to several tens of nA), the threshold voltage V TH of the driving transistor T1 is determined. Detection may not occur properly. Therefore, when the third transistor S3 is turned on, the gate source voltage V GS of the driving transistor T1 is equal to the drain source voltage V DS as shown in FIG. 8, and the gate source voltage of the driving transistor T1. It should be turned off when (V GS ) = threshold voltage (V TH ) relationship. As such, when the third transistor S3 is turned on, the gate source voltage V GS of the driving transistor T1 decreases from the "V DD -V OLED " to the threshold voltage V TH of the driving transistor T1. . When the fourth transistor S4 is turned on, the data voltage V DATA is supplied to the other terminal of the capacitor CST, and the voltage "V TH + V OLED -V DATA " is stored or charged in the capacitor C ST . .

[발광구간][Light emitting section]

다음, 도 3 및 도 8에 도시된 바와 같이 제1 및 제2스캔배선(INIT, SCAN[n])에는 로직 로우의 제1 및 제2스캔신호(init, scan[n])가 공급되고, 제3스캔배선(EM)에는 로직 하이의 제3스캔신호(em)가 공급된다. 따라서, 제1, 제2, 제3 및 제4트랜지스터(S1, S2, S3, S4)는 제1 및 제2스캔신호(init, scan[n])에 의해 턴 오프 상태가 된다. 반면, 제5트랜지스터(S5)는 제3스캔신호(em)에 따라 턴온 되어 커패시터(CST)의 타측 단자에 레퍼런스전압(VREF)을 공급한다. 여기서, 제5트랜지스터(S5)는 커패시터(CST)에 데이터전압(VDATA)의 기준전압이 되는 레퍼런스전압(VREF)을 공급하여 데이터전압(VDATA)과 레퍼런스전압(VREF) 간의 차에 비례하는 전압을 구동트랜지스터(T1)의 게이트 전압에 더하는 역할을 한다. 그리고 제6트랜지스터(S6)는 제3스캔신호(em)에 따라 턴온 되어 제1단자로 공급된 고 전위의 전원(VDD)을 제2단자로 전달한다. 이 구간에서, 제5트랜지스터(S5)와 연결된 커패시터(CST)의 타측 단자의 전압은 "VDATA"에서 "VREF"로 변경되고 제6트랜지스터(S6)의 제1단자로 공급된 고 전위의 전원(VDD)은 제2단자로 공급된다. 이와 같이, 제5트랜지스터(S5)가 턴 온되면 커패시터(CST)에 저장된 구동트랜지스터(T1)의 문턱전압(VTH)은 "(VREF - VDATA) + VTH"로 변경된다. 그리고 구동트랜지스터(T1)는 커패시터(CST)에 저장된 "(VREF - VDATA) + VTH"의 전압에 따라 구동하게 되므로 유기 발광다이오드(D)는 제6트랜지스 터(S6)와 구동트랜지스터(T1)를 통해 공급된 전류에 대응하여 발광을 하게 된다.3 and 8, the first and second scan signals init and scan [n] of logic rows are supplied to the first and second scan wirings INIT and SCAN [n]. The third scan signal EM of logic high is supplied to the third scan wiring EM. Accordingly, the first, second, third and fourth transistors S1, S2, S3, and S4 are turned off by the first and second scan signals init and scan [n]. On the other hand, the fifth transistor S5 is turned on according to the third scan signal em to supply the reference voltage V REF to the other terminal of the capacitor CST. Here, the fifth transistor S5 supplies the reference voltage V REF , which is a reference voltage of the data voltage V DATA , to the capacitor CST to provide a difference between the data voltage V DATA and the reference voltage V REF . A proportional voltage is added to the gate voltage of the driving transistor T1. The sixth transistor S6 is turned on according to the third scan signal em to transfer the high potential power V DD supplied to the first terminal to the second terminal. In this section, the voltage of the other terminal of the capacitor CST connected to the fifth transistor S5 is changed from "V DATA " to "V REF " and the high potential supplied to the first terminal of the sixth transistor S6. The power supply V DD is supplied to the second terminal. As such, when the fifth transistor S5 is turned on, the threshold voltage V TH of the driving transistor T1 stored in the capacitor CST is changed to "(V REF -V DATA ) + V TH ". In addition, since the driving transistor T1 is driven according to the voltage of "(V REF -V DATA ) + V TH " stored in the capacitor CST, the organic light emitting diode D has a sixth transistor S6 and a driving transistor. The light is emitted in response to the current supplied through T1.

서브 픽셀이 위와 같은 순서로 동작을 할 때, 유기 발광다이오드(D)를 구동하는 전류(IOLED)는 하기의 수학식 1과 같다.When the sub pixels operate in the above order, the current I OLED driving the organic light emitting diode D is represented by Equation 1 below.

Figure 112009059930717-PAT00001
Figure 112009059930717-PAT00001

여기서, μ는 전류의 이동도, COX는 구동트랜지스터(T1)의 커패시턴스, VGS는 구동트랜지스터(T1)의 게이트 소오스 전압, VTH는 구동트랜지스터(T1)의 문턱전압, VDATA는 데이터전압이다.Where μ is the mobility of the current, C OX is the capacitance of the driving transistor T1, V GS is the gate source voltage of the driving transistor T1, V TH is the threshold voltage of the driving transistor T1, and V DATA is the data voltage. to be.

위의 수학식 1과 같이 유기 발광다이오드(D)를 구동하는 전류(IOLED)는 구동트랜지스터(T1)의 문턱전압(VTH)에 관계없이 "(VREF - VDATA)" 전압에만 관계되는 수식이 되므로 본 발명의 제1실시예는 구동트랜지스터(T1)의 문턱전압(VTH)을 보상하게 된다. 그런데, 위의 수학식 1의 경우, 트랜지스터들, 전원배선들, 스캔배선들 등에 기생 커패시턴스가 없는 경우이므로, 실질적으로 유기 발광다이오드(D)를 구동하는 전류(IOLED)는 하기의 수학식 2와 같다.As shown in Equation 1 above, the current I OLED driving the organic light emitting diode D is only related to the "(V REF -V DATA )" voltage regardless of the threshold voltage V TH of the driving transistor T1. As a result of the equation, the first embodiment of the present invention compensates for the threshold voltage V TH of the driving transistor T1. However, in the above Equation 1, since there is no parasitic capacitance in transistors, power lines, and scan lines, the current I OLED that substantially drives the organic light emitting diode D is represented by Equation 2 below. Same as

Figure 112009059930717-PAT00002
Figure 112009059930717-PAT00002

여기서, α는 데이터전압(VDATA) 기입 시의 부스팅 효율(boosting ratio)이다.Here, α is the boosting efficiency at the time of writing the data voltage V DATA .

앞서 설명한 본 발명의 제1실시예에 따른 서브 픽셀은 초기화구간, 문턱전압 감지 및 프로그래밍구간, 발광구간을 매 프레임마다 반복하여 초기 또는 구동하는 중에 발생하는 구동트랜지스터(T1)의 문턱전압(VTH)의 편차와 변화를 보상하여 표시품질을 개선하고, 수명을 증가시킬 수 있게 된다.The subpixel according to the first embodiment of the present invention has the threshold voltage V TH of the driving transistor T1 generated during the initial or driving of the initialization section, the threshold voltage detection and programming section, and the light emitting section every frame. ), It is possible to improve the display quality and increase the lifespan by compensating for the deviation and change of).

한편, 본 발명의 제1실시예에 따른 서브 픽셀은 도 9에 도시된 바와 같이 변형될 수도 있다.Meanwhile, the subpixel according to the first embodiment of the present invention may be modified as shown in FIG. 9.

도 9는 본 발명의 제1실시예의 변형된 실시예에 따른 서브 픽셀의 회로 구성도이다.9 is a circuit diagram illustrating a subpixel according to a modified embodiment of the first embodiment of the present invention.

도 9를 참조하면, 하나의 서브 픽셀은 제1트랜지스터(S1), 제2트랜지스터(S2), 제3트랜지스터(S3), 제4트랜지스터(S4), 제5트랜지스터(S5), 제6트랜지스터(S6), 구동트랜지스터(T1), 커패시터(CST) 및 유기 발광다이오드(D)를 포함한다.Referring to FIG. 9, one subpixel includes a first transistor S1, a second transistor S2, a third transistor S3, a fourth transistor S4, a fifth transistor S5, and a sixth transistor S6), the driving transistor T1, the capacitor CST, and the organic light emitting diode D.

변형된 실시예에 따른 서브 픽셀의 경우, 유기 발광다이오드(D)는 제1전원배선(VDD)에 애노드가 연결되고 제6트랜지스터(S6)의 제1단자에 캐소드가 연결된다. 변형된 실시예에 따른 서브 픽셀 또한 앞서 설명한 제1실시예에 따른 서브 픽셀과 구성이 유사함은 물론 동작 예도 유사하므로 이에 대한 설명은 생략한다.In the subpixel according to the modified embodiment, the organic light emitting diode D has an anode connected to the first power supply line VDD and a cathode connected to the first terminal of the sixth transistor S6. The subpixel according to the modified embodiment is also similar in configuration to the subpixel according to the first embodiment as described above, and the operation example is similar, and thus description thereof will be omitted.

<제2실시예>Second Embodiment

도 10은 본 발명의 제2실시예에 따른 서브 픽셀의 회로 구성도이고, 도 11은 도 10에 도시된 서브 픽셀에 공급되는 파형도 이다.FIG. 10 is a circuit diagram illustrating a subpixel according to a second embodiment of the present invention, and FIG. 11 is a waveform diagram supplied to the subpixel illustrated in FIG. 10.

도 10을 참조하면, 하나의 서브 픽셀은 제1트랜지스터(S1), 제2트랜지스터(S2), 제3트랜지스터(S3), 제4트랜지스터(S4), 제5트랜지스터(S5), 제6트랜지스터(S6), 구동트랜지스터(T1), 커패시터(CST) 및 유기 발광다이오드(D)를 포함한다. 도시된 바와 같이 제1 내지 제6트랜지스터 및 구동트랜지스터(S1~S6, T1)는 P-Type 아몰폴스 실리콘(pA-Si) 트랜지스터로 형성된다. 여기서, 제1 내지 제6트랜지스터(S1~S6)는 스캔신호에 응답하여 스위칭 동작을 하는 스위칭 트랜지스터이다.Referring to FIG. 10, one subpixel includes a first transistor S1, a second transistor S2, a third transistor S3, a fourth transistor S4, a fifth transistor S5, and a sixth transistor S6), the driving transistor T1, the capacitor CST, and the organic light emitting diode D. As shown, the first to sixth transistors and the driving transistors S1 to S6 and T1 are formed of P-type amorphous silicon (pA-Si) transistors. Here, the first to sixth transistors S1 to S6 are switching transistors that perform a switching operation in response to a scan signal.

제1트랜지스터(S1)는 제1스캔신호(init)에 따라 턴온 되어 고 전위의 전원(VDD)을 구동트랜지스터(T1)의 게이트 단자와 커패시터(CST)의 일측 단자에 공급하고 구동트랜지스터(T1)의 게이트 단자에 저장된 전압을 초기화한다. 제2트랜지스터(S2)는 제1스캔신호(init)에 따라 턴온 되어 커패시터(CST)의 타측 단자와 구동트랜지스터(T1)의 제2단자를 연결한다. 제3트랜지스터(S3)는 제2스캔신호(scan[n])에 따라 턴온 되어 구동트랜지스터(T1)의 게이트 단자와 제2단자를 연결하고 구동트랜지스터(T1)의 문턱전압(VTH)을 설정한다. 제4트랜지스터(S4)는 제2스캔신호(scan[n])에 따라 턴온 되어 커패시터(CST)의 일측 단자에 데이터전압(VDATA)을 공 급한다. 제5트랜지스터(S5)는 제3스캔신호(em)에 따라 턴온 되어 커패시터(CST)의 일측 단자에 레퍼런스전압(VREF)을 공급한다. 제6트랜지스터(S6)는 제3스캔신호(em)에 따라 턴온 되어 제1단자에 공급된 고 전위의 전원(VDD)을 제2단자로 전달한다.The first transistor S1 is turned on according to the first scan signal init to supply a high potential power supply V DD to the gate terminal of the driving transistor T1 and one terminal of the capacitor CST, and the driving transistor T1. Initialize the voltage stored at the gate terminal of The second transistor S2 is turned on according to the first scan signal init to connect the other terminal of the capacitor CST to the second terminal of the driving transistor T1. The third transistor S3 is turned on according to the second scan signal scan [n] to connect the gate terminal and the second terminal of the driving transistor T1 to set the threshold voltage V TH of the driving transistor T1. do. The fourth transistor S4 is turned on according to the second scan signal scan [n] to supply the data voltage V DATA to one terminal of the capacitor CST. The fifth transistor S5 is turned on according to the third scan signal em to supply the reference voltage V REF to one terminal of the capacitor CST. The sixth transistor S6 is turned on according to the third scan signal em to transfer the high potential power V DD supplied to the first terminal to the second terminal.

서브 픽셀에 포함된 소자들은 위와 같은 동작을 하도록 다음과 같이 연결된다.The elements included in the sub pixel are connected as follows to perform the above operation.

제1트랜지스터(S1)는 제1스캔신호(init)가 공급되는 제1스캔배선(INIT)에 게이트 단자가 연결되고 고 전위의 전원(VDD)이 공급되는 제1전원배선(VDD)에 제1단자가 연결되며 커패시터(CST)의 일측 단자에 제2단자가 연결된다. 제2트랜지스터(S2)는 제1스캔배선(INIT)에 게이트 단자가 연결되고 제6트랜지스터(S6)의 제2단자에 제1단자가 연결되고 커패시터(CST)의 타측 단자에 제2단자가 연결된다. 제3트랜지스터(S3)는 제2스캔신호(scan[n])가 공급되는 제2스캔배선(SCAN[n])에 게이트 단자가 연결되고 구동트랜지스터(T1)의 제2단자에 제1단자가 연결되며 구동트랜지스터(T1)의 게이트 단자에 제2단자가 연결된다. 제4트랜지스터(S4)는 제2스캔배선(SCAN[n])에 게이트 단자가 연결되고 데이터전압(VDATA)이 공급되는 데이터배선(DATA)에 제1단자가 연결되며 커패시터(CST)의 일측 단자에 제2단자가 연결된다. 제5트랜지스터(S5)는 제3스캔신호(em)가 공급되는 제3스캔배선(EM)에 게이트 단자가 연결되고 레퍼런스전압(VREF)이 공급되는 레퍼런스배선(VREF)에 제1단자가 연결 되며 커패시터(CST)의 일측 단자에 제2단자가 연결된다. 제6트랜지스터(S6)는 제3스캔배선(EM)에 게이트 단자가 연결되고 구동트랜지스터(T1)의 제2단자에 제1단자가 연결되며 제2트랜지스터(S2)의 제1단자에 제2단자가 연결된다. 유기 발광다이오드(D)는 구동트랜지스터(T1)의 제2단자에 애노드가 연결되고 저 전위의 전원(VSS)이 공급되는 제2전원배선(VSS)에 캐소드가 연결된다.The first transistor S1 has a gate terminal connected to the first scan line INIT to which the first scan signal init is supplied, and a first power supply line VDD to which a high potential power supply V DD is supplied. One terminal is connected and the second terminal is connected to one terminal of the capacitor CST. The second transistor S2 has a gate terminal connected to the first scan wiring INIT, a first terminal connected to the second terminal of the sixth transistor S6, and a second terminal connected to the other terminal of the capacitor CST. do. The third transistor S3 has a gate terminal connected to the second scan line SCAN [n] to which the second scan signal scan [n] is supplied, and a first terminal of the third transistor S3 to the second terminal of the driving transistor T1. The second terminal is connected to the gate terminal of the driving transistor T1. The fourth transistor S4 has a gate terminal connected to the second scan line SCAN [n], a first terminal connected to the data line DATA to which the data voltage V DATA is supplied, and one side of the capacitor CST. The second terminal is connected to the terminal. The fifth transistor S5 has a gate terminal connected to the third scan line EM to which the third scan signal em is supplied, and a first terminal to the reference line VREF to which the reference voltage V REF is supplied. The second terminal is connected to one terminal of the capacitor CST. The sixth transistor S6 has a gate terminal connected to the third scan line EM, a first terminal connected to the second terminal of the driving transistor T1, and a second terminal connected to the first terminal of the second transistor S2. Is connected. In the organic light emitting diode D, a cathode is connected to the second power supply line VSS to which an anode is connected to the second terminal of the driving transistor T1 and a low-voltage power supply V SS is supplied.

서브 픽셀에 포함된 소자들은 도 11과 같이 초기화구간, 문턱전압 감지 및 프로그래밍구간, 발광구간 순서로 동작을 하게 되며 이때 서브 픽셀에 포함된 각 소자들의 동작은 제1실시예와 동일하다. 다만, 제1 내지 제6트랜지스터(S1~S6)가 제1실시예와 달리 P-Type으로 구성되므로 이들은 로직 로우의 스캔신호들(init, scan[n], em)이 공급될 때 턴 온 상태가 되고, 로직 하이의 스캔신호들(init, scan[n], em)이 공급될 때 턴 오프 상태가 된다. 따라서, 제2실시예에 따른 서브 픽셀의 동작 순서는 설명의 중복을 피하기 위해 도 10 및 도 11을 참조하여 간략히 설명한다.The elements included in the subpixel operate in the order of the initialization section, the threshold voltage detection and programming section, and the light emitting section, as shown in FIG. However, since the first to sixth transistors S1 to S6 are configured as P-types unlike the first embodiment, they are turned on when scan signals init, scan [n], and em of a logic row are supplied. When the logic high scan signals init, scan [n] and em are supplied, the signal is turned off. Accordingly, the operation order of the subpixels according to the second embodiment will be briefly described with reference to FIGS. 10 and 11 to avoid duplication of description.

[초기화구간][Initialization section]

먼저, 제2 및 제3스캔배선(SCAN[n], EM)에는 로직 하이의 제2 및 제3스캔신호(scan[n], em)가 공급되고, 제1스캔배선(INIT)에는 로직 로우의 제1스캔신호(init)가 공급된다. 따라서, 제3 내지 제6트랜지스터(S3, S4, S5, S6)는 제2 및 제3스캔신호(scan[n], em)에 의해 턴 오프 상태가 된다. 반면, 제1트랜지스터(S1) 는 로직 로우의 제1스캔신호(init)에 의해 턴 온 상태가 된다. 이와 같이, 제1 및 제2트랜지스터(S1, S2)가 턴온 되면 구동트랜지스터(T1)의 게이트 소오스 간의 전압(VGS)과 커패시터(CST)에는 "VDD - VOLED" 전압이 저장 또는 충전된다.First, second and third scan signals scan [n] and em of logic high are supplied to the second and third scan wires SCAN [n] and EM, and logic low to the first scan wire INIT. The first scan signal of is supplied. Accordingly, the third to sixth transistors S3, S4, S5, and S6 are turned off by the second and third scan signals scan [n] and em. On the other hand, the first transistor S1 is turned on by the first scan signal init of the logic low. In this manner, the first and second transistors (S1, S2) is when the driving transistor voltage (V GS) and a capacitor (CST) between the gate the source of the (T1) turning on "V DD - V OLED" voltage is stored or is charged with .

[문턱전압 감지 및 프로그래밍구간][Threshold Voltage Detection and Programming Section]

다음, 제1 및 제3스캔배선(INIT, EM)에는 로직 하이의 제1 및 제3스캔신호(init, em)가 공급되고, 제2스캔배선(SCAN[n])에는 로직 로우의 제2스캔신호(scan[n])가 공급된다. 따라서, 제1, 제2, 제5 및 제6트랜지스터(S1, S2, S5, S6)는 제1 및 제3스캔신호(init, em)에 의해 턴 오프 상태가 된다. 반면, 제3트랜지스터(S3)는 제2스캔신호(scan[n])에 따라 턴온 상태가 된다. 이와 같이, 제3트랜지스터(S3)가 턴 온되면 구동트랜지스터(T1)의 게이트 소오스 전압(VGS)은 "VDD - VOLED"에서 구동트랜지스터(T1)의 문턱전압(VTH)으로 감소한다. 그리고 제4트랜지스터(S4)가 턴 온되면 커패시터(CST)의 타측 단자에는 데이터전압(VDATA)이 공급되어 커패시터(CST)에는 "VTH + VOLED - VDATA"전압이 저장 또는 충전된다.Next, the first and third scan signals init and em of logic high are supplied to the first and third scan interconnects INIT and EM, and the second of logic low is supplied to the second scan interconnect SCAN [n]. The scan signal scan [n] is supplied. Accordingly, the first, second, fifth and sixth transistors S1, S2, S5, and S6 are turned off by the first and third scan signals init and em. On the other hand, the third transistor S3 is turned on according to the second scan signal scan [n]. As such, when the third transistor S3 is turned on, the gate source voltage V GS of the driving transistor T1 decreases from the "V DD -V OLED " to the threshold voltage V TH of the driving transistor T1. . When the fourth transistor S4 is turned on, the data voltage V DATA is supplied to the other terminal of the capacitor CST, and the voltage "V TH + V OLED -V DATA " is stored or charged in the capacitor C ST . .

[발광구간][Light emitting section]

다음, 제1 및 제2스캔배선(INIT, SCAN[n])에는 로직 하이의 제1 및 제2스캔신호(init, scan[n])가 공급되고, 제3스캔배선(EM)에는 로직 로우의 제3스캔신호(em)가 공급된다. 따라서, 제1, 제2, 제3 및 제4트랜지스터(S1, S2, S3, S4)는 제1 및 제2스캔신호(init, scan[n])에 의해 턴 오프 상태가 된다. 반면, 제5트랜지 스터(S5)는 제3스캔신호(em)에 따라 턴 온 상태가 된다. 이와 같이, 제5트랜지스터(S5)가 턴 온되면 커패시터(CST)에 저장된 구동트랜지스터(T1)의 문턱전압(VTH)은 "(VREF - VDATA) + VTH"로 변경된다. 그리고 구동트랜지스터(T1)는 커패시터(CST)에 저장된 "(VREF - VDATA) + VTH"의 전압에 따라 구동하게 되므로 유기 발광다이오드(D)는 제6트랜지스터(S6)와 구동트랜지스터(T1)를 통해 공급된 전류에 대응하여 발광을 하게 된다. 여기서, 레퍼런스전압(VREF)은 제1실시예와 다를 수 있다.Next, the first and second scan signals init and scan [n] of logic high are supplied to the first and second scan wirings INIT and SCAN [n], and the logic low is supplied to the third scan wiring EM. The third scan signal em of is supplied. Accordingly, the first, second, third and fourth transistors S1, S2, S3, and S4 are turned off by the first and second scan signals init and scan [n]. On the other hand, the fifth transistor S5 is turned on according to the third scan signal em. As such, when the fifth transistor S5 is turned on, the threshold voltage V TH of the driving transistor T1 stored in the capacitor CST is changed to "(V REF -V DATA ) + V TH ". In addition, since the driving transistor T1 is driven according to the voltage of "(V REF -V DATA ) + V TH " stored in the capacitor CST, the organic light emitting diode D is the sixth transistor S6 and the driving transistor T1. In response to the current supplied through the light emission. Here, the reference voltage V REF may be different from the first embodiment.

서브 픽셀이 위와 같은 순서로 동작을 할 때, 유기 발광다이오드(D)를 구동하는 전류(IOLED)는 앞서 설명한 수학식 1 및 수학식 2와 같다.When the subpixels operate in the above order, the current I OLED driving the organic light emitting diode D is the same as that of Equation 1 and Equation 2 described above.

앞서 설명한 본 발명의 제2실시예에 따른 서브 픽셀은 초기화구간, 문턱전압 감지 및 프로그래밍구간, 발광구간을 매 프레임마다 반복하여 초기 또는 구동하는 중에 발생하는 구동트랜지스터(T1)의 문턱전압(VTH)의 편차와 변화를 보상하여 표시품질을 개선하고, 수명을 증가시킬 수 있게 된다.In the sub-pixel according to the second embodiment of the present invention, the threshold voltage V TH of the driving transistor T1 generated during the initial or driving of the initialization section, the threshold voltage detection and programming section, and the light emitting section is repeated every frame. ), It is possible to improve the display quality and increase the lifespan by compensating for the deviation and change of).

한편, 본 발명의 제2실시예에 따른 서브 픽셀은 도 12에 도시된 바와 같이 변형될 수도 있다.Meanwhile, the subpixel according to the second embodiment of the present invention may be modified as shown in FIG. 12.

도 12는 본 발명의 제2실시예의 변형된 실시예에 따른 서브 픽셀의 회로 구성도이다.12 is a circuit diagram illustrating a subpixel according to a modified embodiment of the second embodiment of the present invention.

도 12를 참조하면, 하나의 서브 픽셀은 제1트랜지스터(S1), 제2트랜지스터(S2), 제3트랜지스터(S3), 제4트랜지스터(S4), 제5트랜지스터(S5), 제6트랜지스 터(S6), 구동트랜지스터(T1), 커패시터(CST) 및 유기 발광다이오드(D)를 포함한다.Referring to FIG. 12, one subpixel includes a first transistor S1, a second transistor S2, a third transistor S3, a fourth transistor S4, a fifth transistor S5, and a sixth transistor. Emitter S6, driving transistor T1, capacitor CST, and organic light emitting diode D.

변형된 실시예에 따른 서브 픽셀의 경우, 유기 발광다이오드(D)는 제1전원배선(VDD)에 애노드가 연결되고 구동트랜지스터(T1)의 제1단자에 캐소드가 연결된다. 변형된 실시예에 따른 서브 픽셀 또한 앞서 설명한 제2실시예에 따른 서브 픽셀과 구성이 유사함은 물론 동작 예도 유사하므로 이에 대한 설명은 생략한다.In the subpixel according to the modified embodiment, the organic light emitting diode D has an anode connected to the first power line VDD and a cathode connected to the first terminal of the driving transistor T1. The subpixel according to the modified embodiment is also similar in configuration to the subpixel according to the second embodiment as described above, and the operation example is similar, so a description thereof will be omitted.

이상 본 발명은 초기 구동시 구동트랜지스터의 문턱전압 편차에 의해 패널에 발생하는 얼룩 무늬를 개선하여 표시품질을 향상시킬 수 있는 효과가 있다. 또한, 본 발명은 구동중 발생하는 구동트랜지스터 및 유기 발광다이오드의 문턱전압 변화를 보상하여 일정한 전류를 출력하게 됨으로써 소자의 수명을 증가시킬 수 있는 효과가 있다. 또한, 본 발명은 구동중 발생하는 유기 발광다이오드의 문턱전압 변화를 보상할 수 있으므로 소자의 수명을 증가시킬 수 있는 효과가 있다. 또한, 본 발명은 전원배선의 전류를 균일하게 유지하여 전류저항 드랍(IR drop)을 방지할 수 있는 효과가 있다.As described above, the present invention has the effect of improving the display quality by improving the spot pattern generated in the panel due to the deviation of the threshold voltage of the driving transistor during the initial driving. In addition, the present invention has the effect of increasing the lifetime of the device by compensating for the threshold voltage change of the driving transistor and the organic light emitting diode generated during driving to output a constant current. In addition, the present invention can compensate for the change in the threshold voltage of the organic light emitting diode generated during driving has the effect of increasing the life of the device. In addition, the present invention has the effect of preventing the current resistance drop (IR drop) by maintaining a constant current of the power supply wiring.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진 다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It will be understood that the invention may be practiced. Therefore, the embodiments described above are to be understood as illustrative and not restrictive in all aspects. In addition, the scope of the present invention is represented by the claims to be described later rather than the detailed description. Also, it is to be construed that all changes or modifications derived from the meaning and scope of the claims and their equivalent concepts are included in the scope of the present invention.

도 1은 본 발명의 제1실시예에 따른 유기전계발광표시장치의 개략적인 블록도.1 is a schematic block diagram of an organic light emitting display device according to a first embodiment of the present invention;

도 2는 본 발명의 제1실시예에 따른 서브 픽셀의 회로 구성도.2 is a circuit diagram of a subpixel according to a first embodiment of the present invention;

도 3은 도 2에 도시된 서브 픽셀에 공급되는 파형도.3 is a waveform diagram supplied to a sub-pixel shown in FIG.

도 4 내지 도 8은 본 발명의 제1실시예에 따른 서브 픽셀의 동작을 설명하기 위한 도면.4 to 8 are diagrams for explaining the operation of a sub-pixel according to the first embodiment of the present invention.

도 9는 본 발명의 제1실시예의 변형된 실시예에 따른 서브 픽셀의 회로 구성도.9 is a circuit diagram of a subpixel according to a modified embodiment of the first embodiment of the present invention.

도 10은 본 발명의 제2실시예에 따른 서브 픽셀의 회로 구성도.Fig. 10 is a circuit diagram of a sub pixel according to the second embodiment of the present invention.

도 11은 도 10에 도시된 서브 픽셀에 공급되는 파형도.FIG. 11 is a waveform diagram supplied to the subpixel shown in FIG. 10. FIG.

도 12는 본 발명의 제2실시예의 변형된 실시예에 따른 서브 픽셀의 회로 구성도.12 is a circuit diagram of a subpixel according to a modified embodiment of the second embodiment of the present invention.

<도면의 주요 부분에 관한 부호의 설명><Explanation of symbols on main parts of the drawings>

INIT: 제1스캔배선 SCAN[n]: 제2스캔배선INIT: 1st scan wiring SCAN [n]: 2nd scan wiring

EM: 제3스캔배선 VREF: 레퍼런스배선EM: Third Scan Wiring VREF: Reference Wiring

S1: 제1트랜지스터 S2: 제2트랜지스터S1: first transistor S2: second transistor

S3: 제3트랜지스터 S4: 제4트랜지스터S3: third transistor S4: fourth transistor

S5: 제5트랜지스터 S6: 제6트랜지스터S5: fifth transistor S6: sixth transistor

T1: 구동트랜지스터 D: 유기 발광다이오드T1: driving transistor D: organic light emitting diode

Claims (16)

제1스캔신호에 따라 턴온 되어 고 전위의 전원을 구동트랜지스터의 게이트 단자와 커패시터의 일측 단자에 공급하고 상기 구동트랜지스터의 게이트 단자에 저장된 전압을 초기화하는 제1트랜지스터;A first transistor turned on according to a first scan signal to supply power of a high potential to the gate terminal of the driving transistor and one terminal of the capacitor and to initialize a voltage stored in the gate terminal of the driving transistor; 상기 제1스캔신호에 따라 턴온 되어 상기 커패시터의 타측 단자와 상기 구동트랜지스터의 제2단자를 연결하는 제2트랜지스터;A second transistor turned on according to the first scan signal to connect the other terminal of the capacitor and the second terminal of the driving transistor; 제2스캔신호에 따라 턴온 되어 상기 구동트랜지스터의 게이트 단자와 제1단자를 연결하고 상기 구동트랜지스터의 문턱전압을 설정하는 제3트랜지스터;A third transistor turned on according to a second scan signal to connect a gate terminal and a first terminal of the driving transistor to set a threshold voltage of the driving transistor; 상기 제2스캔신호에 따라 턴온 되어 상기 커패시터의 타측 단자에 데이터전압을 공급하는 제4트랜지스터;A fourth transistor turned on according to the second scan signal to supply a data voltage to the other terminal of the capacitor; 제3스캔신호에 따라 턴온 되어 상기 커패시터의 타측 단자에 레퍼런스전압을 공급하는 제5트랜지스터; 및A fifth transistor turned on according to a third scan signal to supply a reference voltage to the other terminal of the capacitor; And 상기 제3스캔신호에 따라 턴온 되어 제1단자로 공급된 상기 고 전위의 전원을 제2단자로 전달하는 제6트랜지스터를 포함하는 유기전계발광표시장치.And a sixth transistor which is turned on according to the third scan signal and transfers the high potential power supplied to the first terminal to the second terminal. 제1항에 있어서,The method of claim 1, 상기 제1트랜지스터는 상기 제1스캔신호가 공급되는 제1스캔배선에 게이트 단자가 연결되고 상기 고 전위의 전원이 공급되는 제1전원배선에 제1단자가 연결되며 상기 커패시터의 일측 단자에 제2단자가 연결되고,The first transistor has a gate terminal connected to the first scan wire to which the first scan signal is supplied, a first terminal to a first power wire to which the high potential power is supplied, and a second terminal to one terminal of the capacitor. Terminal is connected, 상기 제2트랜지스터는 상기 제1스캔배선에 게이트 단자가 연결되고 상기 구동트랜지스터의 제2단자에 제1단자가 연결되며 상기 커패시터의 타측 단자에 제2단자가 연결되고,The second transistor has a gate terminal connected to the first scan wiring, a first terminal connected to a second terminal of the driving transistor, and a second terminal connected to the other terminal of the capacitor, 상기 제3트랜지스터는 상기 제2스캔신호가 공급되는 제2스캔배선에 게이트 단자가 연결되고 상기 구동트랜지스터의 제1단자에 제1단자가 연결되며 상기 구동트랜지스터의 게이트 단자에 제2단자가 연결되고,The third transistor has a gate terminal connected to a second scan wiring to which the second scan signal is supplied, a first terminal connected to a first terminal of the driving transistor, and a second terminal connected to a gate terminal of the driving transistor. , 상기 제4트랜지스터는 상기 제2스캔배선에 게이트 단자가 연결되고 상기 데이터전압이 공급되는 데이터배선에 제1단자가 연결되며 상기 커패시터의 타측 단자에 제2단자가 연결되고,The fourth transistor has a gate terminal connected to the second scan wiring, a first terminal connected to a data wiring supplied with the data voltage, and a second terminal connected to the other terminal of the capacitor. 상기 제5트랜지스터는 상기 제3스캔신호가 공급되는 제3스캔배선에 게이트 단자가 연결되고 상기 레퍼런스전압이 공급되는 레퍼런스배선에 제1단자가 연결되며 상기 커패시터의 타측 단자에 제2단자가 연결되고,The fifth transistor has a gate terminal connected to a third scan wiring supplied with the third scan signal, a first terminal connected to a reference wiring supplied with the reference voltage, and a second terminal connected to the other terminal of the capacitor. , 상기 제6트랜지스터는 상기 제3스캔배선에 게이트 단자가 연결되고 상기 제1전원배선에 제1단자가 연결되며 상기 구동트랜지스터의 제1단자에 제2단자가 연결되는 것을 특징으로 하는 유기전계발광표시장치.The sixth transistor has an organic light emitting display, characterized in that a gate terminal is connected to the third scan line, a first terminal is connected to the first power line, and a second terminal is connected to the first terminal of the driving transistor. Device. 제2항에 있어서,The method of claim 2, 상기 유기 발광다이오드는,The organic light emitting diode, 상기 구동트랜지스터의 제2단자에 애노드가 연결되고 저 전위의 전원이 공급되는 제2전원배선에 캐소드가 연결된 것을 특징으로 하는 유기전계발광표시장치.And an anode is connected to a second terminal of the driving transistor and a cathode is connected to a second power line to which a low potential power is supplied. 제3항에 있어서,The method of claim 3, 상기 제2트랜지스터가 턴온 되면 상기 구동트랜지스터의 게이트 소오스 간의 전압(VGS)과 상기 커패시터(CST)에는 하기 수식에 대응되는 전압이 저장되며,When the second transistor is turned on, a voltage corresponding to the following formula is stored in the voltage V GS between the gate source of the driving transistor and the capacitor CST. VDD - VOLED, V DD -V OLED , 상기 VDD는 고 전위의 전원이고, 상기 VOLED는 상기 유기 발광다이오드의 문턱전압인 것을 특징으로 하는 유기전계발광표시장치.The V DD is a high potential power supply, and the V OLED is a threshold voltage of the organic light emitting diode. 제2항에 있어서,The method of claim 2, 상기 유기 발광다이오드는,The organic light emitting diode, 상기 제1전원배선에 애노드가 연결되고 상기 제6트랜지스터의 제1단자에 캐소드가 연결된 것을 특징으로 하는 유기전계발광표시장치.And an anode connected to the first power line and a cathode connected to the first terminal of the sixth transistor. 제1스캔신호에 따라 턴온 되어 고 전위의 전원을 구동트랜지스터의 게이트 단자와 커패시터의 일측 단자에 공급하고 상기 구동트랜지스터의 게이트 단자에 저장된 전압을 초기화하는 제1트랜지스터;A first transistor turned on according to a first scan signal to supply power of a high potential to the gate terminal of the driving transistor and one terminal of the capacitor and to initialize a voltage stored in the gate terminal of the driving transistor; 상기 제1스캔신호에 따라 턴온 되어 상기 커패시터의 타측 단자와 상기 구동트랜지스터의 제2단자를 연결하는 제2트랜지스터;A second transistor turned on according to the first scan signal to connect the other terminal of the capacitor and the second terminal of the driving transistor; 제2스캔신호에 따라 턴온 되어 상기 구동트랜지스터의 게이트 단자와 제2단 자를 연결하고 상기 구동트랜지스터의 문턱전압을 설정하는 제3트랜지스터;A third transistor turned on according to a second scan signal to connect a gate terminal and a second terminal of the driving transistor to set a threshold voltage of the driving transistor; 상기 제2스캔신호에 따라 턴온 되어 상기 커패시터의 일측 단자에 데이터전압을 공급하는 제4트랜지스터;A fourth transistor turned on according to the second scan signal to supply a data voltage to one terminal of the capacitor; 제3스캔신호에 따라 턴온 되어 상기 커패시터의 일측 단자에 레퍼런스전압을 공급하는 제5트랜지스터; 및A fifth transistor turned on according to a third scan signal to supply a reference voltage to one terminal of the capacitor; And 상기 제3스캔신호에 따라 턴온 되어 제1단자에 공급된 상기 고 전위의 전원을 제2단자로 전달하는 제6트랜지스터를 포함하는 유기전계발광표시장치.And a sixth transistor which is turned on according to the third scan signal and transfers the high potential power supplied to the first terminal to the second terminal. 제6항에 있어서,The method of claim 6, 상기 제1트랜지스터는 상기 제1스캔신호가 공급되는 제1스캔배선에 게이트 단자가 연결되고 상기 고 전위의 전원이 공급되는 제1전원배선에 제1단자가 연결되며 상기 커패시터의 일측 단자에 제2단자가 연결되고,The first transistor has a gate terminal connected to the first scan wire to which the first scan signal is supplied, a first terminal to a first power wire to which the high potential power is supplied, and a second terminal to one terminal of the capacitor. Terminal is connected, 상기 제2트랜지스터는 상기 제1스캔배선에 게이트 단자가 연결되고 상기 제6트랜지스터의 제2단자에 제1단자가 연결되고 상기 커패시터의 타측 단자에 제2단자가 연결되고,The second transistor has a gate terminal connected to the first scan wiring, a first terminal connected to a second terminal of the sixth transistor, and a second terminal connected to the other terminal of the capacitor, 상기 제3트랜지스터는 상기 제2스캔신호가 공급되는 제2스캔배선에 게이트 단자가 연결되고 상기 구동트랜지스터의 제2단자에 제1단자가 연결되며 상기 구동트랜지스터의 게이트 단자에 제2단자가 연결되고,The third transistor has a gate terminal connected to a second scan wiring to which the second scan signal is supplied, a first terminal connected to a second terminal of the driving transistor, and a second terminal connected to a gate terminal of the driving transistor. , 상기 제4트랜지스터는 상기 제2스캔배선에 게이트 단자가 연결되고 상기 데이터전압이 공급되는 데이터배선에 제1단자가 연결되며 상기 커패시터의 일측 단자 에 제2단자가 연결되고,The fourth transistor has a gate terminal connected to the second scan wiring, a first terminal connected to a data wiring supplied with the data voltage, and a second terminal connected to one terminal of the capacitor. 상기 제5트랜지스터는 상기 제3스캔신호가 공급되는 제3스캔배선에 게이트 단자가 연결되고 상기 레퍼런스전압이 공급되는 레퍼런스배선에 제1단자가 연결되며 상기 커패시터의 일측 단자에 제2단자가 연결되고,The fifth transistor has a gate terminal connected to a third scan wiring supplied with the third scan signal, a first terminal connected to a reference wiring supplied with the reference voltage, and a second terminal connected to one terminal of the capacitor. , 상기 제6트랜지스터는 상기 제3스캔배선에 게이트 단자가 연결되고 상기 구동트랜지스터의 제2단자에 제1단자가 연결되며 상기 제2트랜지스터의 제1단자에 제2단자가 연결되는 것을 특징으로 하는 유기전계발광표시장치.The sixth transistor has a gate terminal connected to the third scan wiring, a first terminal connected to a second terminal of the driving transistor, and a second terminal connected to the first terminal of the second transistor. EL display. 제7항에 있어서,The method of claim 7, wherein 상기 유기 발광다이오드는,The organic light emitting diode, 상기 제6트랜지스터의 제2단자에 애노드가 연결되고 저 전위의 전원이 공급되는 제2전원배선에 캐소드가 연결된 것을 특징으로 하는 유기전계발광표시장치.And an anode connected to a second terminal of the sixth transistor and a cathode connected to a second power line to which a low potential power is supplied. 제8항에 있어서,The method of claim 8, 상기 제2트랜지스터가 턴온 되면 상기 구동트랜지스터의 게이트 소오스 간의 전압(VGS)과 상기 커패시터(CST)에는 하기 수식에 대응되는 전압이 저장되며,When the second transistor is turned on, a voltage corresponding to the following formula is stored in the voltage V GS between the gate source of the driving transistor and the capacitor CST. VDD - VOLED, V DD -V OLED , 상기 VDD는 고 전위의 전원이고, 상기 VOLED는 상기 유기 발광다이오드의 문턱전압인 것을 특징으로 하는 유기전계발광표시장치.The V DD is a high potential power supply, and the V OLED is a threshold voltage of the organic light emitting diode. 제7항에 있어서,The method of claim 7, wherein 상기 유기 발광다이오드는,The organic light emitting diode, 상기 제1전원배선에 애노드가 연결되고 상기 구동트랜지스터의 제1단자에 캐소드가 연결된 것을 특징으로 하는 유기전계발광표시장치.And an anode connected to the first power line and a cathode connected to the first terminal of the driving transistor. 제1항 또는 제6항에 있어서,7. The method according to claim 1 or 6, 상기 제4트랜지스터가 턴온 되면, 상기 커패시터(CST)에는 하기 수식에 대응되는 전압이 저장되며,When the fourth transistor is turned on, a voltage corresponding to the following formula is stored in the capacitor CST. VTH + VOLED - VDATA, V TH + V OLED -V DATA , 상기 VTH는 상기 구동트랜지스터의 문턱전압이고, 상기 VOLED는 상기 유기 발광다이오드의 문턱전압이며, 상기 VDATA는 상기 데이터전압인 것을 특징으로 하는 유기전계발광표시장치. Wherein V TH is a threshold voltage of the driving transistor, V OLED is a threshold voltage of the organic light emitting diode, and V DATA is the data voltage. 제1항 또는 제6항에 있어서,7. The method according to claim 1 or 6, 상기 제5트랜지스터가 턴온 되면, 상기 커패시터(CST)에는 하기 수식에 대응되는 전압이 저장되며,When the fifth transistor is turned on, a voltage corresponding to the following formula is stored in the capacitor CST. (VREF - VDATA) + VTH, (V REF -V DATA ) + V TH , 상기 VREF는 상기 레퍼런스전압이고, 상기 VDATA는 상기 데이터전압이며, 상기 VTH는 상기 구동트랜지스터의 문턱전압인 것을 특징으로 하는 유기전계발광표시장치.And the V REF is the reference voltage, the V DATA is the data voltage, and the V TH is a threshold voltage of the driving transistor. 스캔신호에 응답하여 스위칭을 하고 데이터신호를 전달하는 스위칭트랜지스터와, 상기 데이터신호를 데이터전압으로 저장하는 커패시터와, 상기 데이터전압에 의해 구동하는 구동트랜지스터와, 상기 구동트랜지스터의 구동에 발광하는 유기 발광다이오드를 포함하는 서브 픽셀을 포함하며,A switching transistor for switching in response to a scan signal and transferring a data signal, a capacitor for storing the data signal as a data voltage, a driving transistor driven by the data voltage, and an organic light emitting diode for emitting the driving transistor A subpixel comprising a diode, 상기 서브 픽셀은,The sub pixel is, 상기 구동트랜지스터의 게이트 단자와 소오스 단자 사이 저장된 전압을 초기화하는 제1트랜지스터와,A first transistor for initializing a voltage stored between the gate terminal and the source terminal of the driving transistor; 상기 커패시터에 저장된 전압을 초기화하는 제2트랜지스터를 더 포함하는 유기전계발광표시장치.And a second transistor for initializing the voltage stored in the capacitor. 제13항에 있어서,The method of claim 13, 상기 제1트랜지스터 및 상기 제2트랜지스터는,The first transistor and the second transistor, 동일한 스캔신호에 응답하는 것을 특징으로 하는 유기전계발광표시장치.And an organic light emitting display device responsive to the same scan signal. 제13항에 있어서,The method of claim 13, 상기 서브 픽셀은,The sub pixel is, 제1스캔신호에 따라 턴온 되어 고 전위의 전원을 상기 구동트랜지스터의 게이트 단자와 상기 커패시터의 일측 단자에 공급하고 상기 구동트랜지스터의 게이트 단자에 저장된 전압을 초기화하는 상기 제1트랜지스터;The first transistor turned on according to a first scan signal to supply a high potential power to a gate terminal of the driving transistor and one terminal of the capacitor and to initialize a voltage stored in the gate terminal of the driving transistor; 상기 제1스캔신호에 따라 턴온 되어 상기 커패시터의 타측 단자와 상기 구동트랜지스터의 제2단자를 연결하는 상기 제2트랜지스터;The second transistor turned on according to the first scan signal to connect the other terminal of the capacitor and the second terminal of the driving transistor; 제2스캔신호에 따라 턴온 되어 상기 구동트랜지스터의 게이트 단자와 제1단자를 연결하고 상기 구동트랜지스터의 문턱전압을 설정하는 제3트랜지스터;A third transistor turned on according to a second scan signal to connect a gate terminal and a first terminal of the driving transistor to set a threshold voltage of the driving transistor; 상기 제2스캔신호에 따라 턴온 되어 상기 커패시터의 타측 단자에 데이터전압을 공급하는 제4트랜지스터;A fourth transistor turned on according to the second scan signal to supply a data voltage to the other terminal of the capacitor; 제3스캔신호에 따라 턴온 되어 상기 커패시터의 타측 단자에 레퍼런스전압을 공급하는 제5트랜지스터; 및A fifth transistor turned on according to a third scan signal to supply a reference voltage to the other terminal of the capacitor; And 상기 제3스캔신호에 따라 턴온 되어 제1단자로 공급된 상기 고 전위의 전원을 제2단자로 전달하는 제6트랜지스터를 포함하는 유기전계발광표시장치.And a sixth transistor which is turned on according to the third scan signal and transfers the high potential power supplied to the first terminal to the second terminal. 제13항에 있어서,The method of claim 13, 상기 서브 픽셀은,The sub pixel is, 제1스캔신호에 따라 턴온 되어 고 전위의 전원을 상기 구동트랜지스터의 게이트 단자와 상기 커패시터의 일측 단자에 공급하고 상기 구동트랜지스터의 게이트 단자에 저장된 전압을 초기화하는 상기 제1트랜지스터;The first transistor turned on according to a first scan signal to supply a high potential power to a gate terminal of the driving transistor and one terminal of the capacitor and to initialize a voltage stored in the gate terminal of the driving transistor; 상기 제1스캔신호에 따라 턴온 되어 상기 커패시터의 타측 단자와 상기 구동트랜지스터의 제2단자를 연결하는 상기 제2트랜지스터;The second transistor turned on according to the first scan signal to connect the other terminal of the capacitor and the second terminal of the driving transistor; 제2스캔신호에 따라 턴온 되어 상기 구동트랜지스터의 게이트 단자와 제2단자를 연결하고 상기 구동트랜지스터의 문턱전압을 설정하는 제3트랜지스터;A third transistor turned on according to a second scan signal to connect a gate terminal and a second terminal of the driving transistor to set a threshold voltage of the driving transistor; 상기 제2스캔신호에 따라 턴온 되어 상기 커패시터의 일측 단자에 데이터전압을 공급하는 제4트랜지스터;A fourth transistor turned on according to the second scan signal to supply a data voltage to one terminal of the capacitor; 제3스캔신호에 따라 턴온 되어 상기 커패시터의 일측 단자에 레퍼런스전압을 공급하는 제5트랜지스터; 및A fifth transistor turned on according to a third scan signal to supply a reference voltage to one terminal of the capacitor; And 상기 제3스캔신호에 따라 턴온 되어 제1단자에 공급된 상기 고 전위의 전원을 제2단자로 전달하는 제6트랜지스터를 포함하는 유기전계발광표시장치.And a sixth transistor which is turned on according to the third scan signal and transfers the high potential power supplied to the first terminal to the second terminal.
KR1020090092453A 2009-09-29 2009-09-29 Organic Light Emitting Display Device KR101570541B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090092453A KR101570541B1 (en) 2009-09-29 2009-09-29 Organic Light Emitting Display Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090092453A KR101570541B1 (en) 2009-09-29 2009-09-29 Organic Light Emitting Display Device

Publications (2)

Publication Number Publication Date
KR20110034947A true KR20110034947A (en) 2011-04-06
KR101570541B1 KR101570541B1 (en) 2015-11-19

Family

ID=44043359

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090092453A KR101570541B1 (en) 2009-09-29 2009-09-29 Organic Light Emitting Display Device

Country Status (1)

Country Link
KR (1) KR101570541B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103178065A (en) * 2011-12-20 2013-06-26 爱思开海力士有限公司 3D nonvolatile memory device, memory system including same, and method of manufacturing same
KR20140042354A (en) * 2012-09-28 2014-04-07 엘지디스플레이 주식회사 Display device and data processing method thereof
CN105427795A (en) * 2016-01-11 2016-03-23 京东方科技集团股份有限公司 Pixel driving circuit and method, pixel structure, and display device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103178065A (en) * 2011-12-20 2013-06-26 爱思开海力士有限公司 3D nonvolatile memory device, memory system including same, and method of manufacturing same
KR20140042354A (en) * 2012-09-28 2014-04-07 엘지디스플레이 주식회사 Display device and data processing method thereof
CN105427795A (en) * 2016-01-11 2016-03-23 京东方科技集团股份有限公司 Pixel driving circuit and method, pixel structure, and display device
WO2017121162A1 (en) * 2016-01-11 2017-07-20 京东方科技集团股份有限公司 Pixel driving circuit and method, pixel structure, and a display device

Also Published As

Publication number Publication date
KR101570541B1 (en) 2015-11-19

Similar Documents

Publication Publication Date Title
US11881164B2 (en) Pixel circuit and driving method thereof, and display panel
TWI768621B (en) Electroluminescent display device
KR102091485B1 (en) Organic light emitting display device and method for driving thereof
KR102074718B1 (en) Orglanic light emitting display device
US9634070B2 (en) Organic light emitting display device
CN111326100B (en) Electroluminescent display device
CN113066428B (en) Electroluminescent display device
CN109872692B (en) Pixel circuit, driving method thereof and display device
KR20160007900A (en) Pixel, pixel driving method, and display device comprising the pixel
KR20140080243A (en) Driving method for organic light emitting display
CN109300436B (en) AMOLED pixel driving circuit and driving method
CN108281115B (en) Display device, display panel, driving method and gate driver circuit
JP5652188B2 (en) Display device
KR20110125054A (en) Organic light emitting display and driving method thereof
CN113066426A (en) Electroluminescent display device
KR20100072645A (en) Organic light emitting display device and driving method of the same
WO2019095483A1 (en) Amoled display and drive method therefor
CN111341788A (en) Thin film transistor and display panel
KR20200011165A (en) Pixel circuit and electroluminescent display using the same
KR101837198B1 (en) Organic light-emitting display device
KR20110034947A (en) Organic light emitting display device
KR20140144033A (en) organic light-emitting dIODE DISPLAY device
KR20140067848A (en) Organic light emitting display device
KR20120040867A (en) Organic light emitting display device and driving method thereof
KR101666589B1 (en) Organic light emitting diode display device and method for driving the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191015

Year of fee payment: 5