KR20110033647A - Liquid crystal display device and method of driving the same - Google Patents

Liquid crystal display device and method of driving the same Download PDF

Info

Publication number
KR20110033647A
KR20110033647A KR1020090091218A KR20090091218A KR20110033647A KR 20110033647 A KR20110033647 A KR 20110033647A KR 1020090091218 A KR1020090091218 A KR 1020090091218A KR 20090091218 A KR20090091218 A KR 20090091218A KR 20110033647 A KR20110033647 A KR 20110033647A
Authority
KR
South Korea
Prior art keywords
data
pixel
voltage
liquid crystal
driving
Prior art date
Application number
KR1020090091218A
Other languages
Korean (ko)
Inventor
송인혁
이석우
유재성
신희선
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090091218A priority Critical patent/KR20110033647A/en
Publication of KR20110033647A publication Critical patent/KR20110033647A/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0823—Several active elements per pixel in active matrix panels used to establish symmetry in driving, e.g. with polarity inversion

Landscapes

  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PURPOSE: A liquid crystal display device and a method of driving the same are provided to implement MIP mode by configuring the MIP mode with the small number of components. CONSTITUTION: In a liquid crystal display device and a method of driving the same, first and second data lines are crossed with a gate line. A first pixel comprises a switching transistor. A liquid crystal cell(LC) comprises a pixel electrode and a common electrode. An inverter(INV) comprises first and second power input terminals. A selection switch(SSW) selectively interlinks the output terminal interval of the inverter to the pixel electrode. A low voltage driver circuit(500) applies first and second voltages to the first and second data line. A data driving circuit(320) outputs data to the first and second data lines. A gate driving circuit outputs the gate voltage to a gate wiring.

Description

액정표시장치 및 그 구동방법{Liquid crystal display device and method of driving the same}Liquid crystal display device and method of driving the same

본발명은 액정표시장치에 관한 것으로서, 보다 상세하게는, 액정표시장치 및그 구동방법에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device and a driving method thereof.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD : liquid crystal display), 플라즈마표시장치(PDP : plasma display panel), 유기전계발광소자 (OLED : organic light emitting diode)와 같은 여러가지 평판표시장치(flat display device)가 활용되고 있다.As the information society develops, the demand for display devices for displaying images is increasing in various forms. Recently, liquid crystal displays (LCDs), plasma display panels (PDPs), organic fields Various flat display devices such as organic light emitting diodes (OLEDs) are being utilized.

이들 평판표시장치 중에서, 액정표시장치는 소형화, 경량화, 박형화, 저전력 구동의 장점을 가지고 있어 널리 사용되고 있다. Among these flat panel display devices, liquid crystal display devices are widely used because they have advantages of miniaturization, light weight, thinness, and low power driving.

한편, 최근에는 액티브매트릭스방식(active matrix type)의 액정표시장치가 일반적으로 사용되고 있다. 액티브매트릭스방식의 액정표시장치에는, 서로 교차하 는 게이트배선 및 데이터배선과, 이들 배선과 연결되며 매트릭스형태로 배열된 화소가 배치되어 있다. 화소에는, 게이트배선 및 데이터배선과 연결된 스위칭트랜지스터가 형성되어 있다. 이와 같은 스위칭트랜지스터는 해당 게이트배선의 스캔시에 턴온되고, 영상을 표시하기 위한 데이터는 턴온된 스위칭트랜지스터를 통해 해당 화소에 기입된다. 이를 통해, 해당 화소는, 기입된 데이터에 대응하는 빛을 발광할 수 있게 된다. On the other hand, in recent years, an active matrix type liquid crystal display device is generally used. In an active matrix liquid crystal display device, gate wirings and data wirings intersecting with each other, and pixels connected to these wirings and arranged in a matrix form are arranged. In the pixel, a switching transistor connected to the gate line and the data line is formed. Such a switching transistor is turned on when the corresponding gate wiring is scanned, and data for displaying an image is written to the corresponding pixel through the turned-on switching transistor. As a result, the pixel can emit light corresponding to the written data.

일반적으로, 위와 같은 데이터 기입동작은 매 프레임마다 수행되어, 해당 화소는 매 프레임마다 리프레쉬(refresh)된다. 그런데, 표시되는 영상의 종류에 관계없이 매 프레임마다 데이터신호 동작을 수행하게 되면, 데이터구동회로는 계속해서 동작하여 데이터를 출력하여야 한다. 이로 인해, 전력소비가 상당히 증가하게 된다. In general, the data write operation as described above is performed every frame, and the pixel is refreshed every frame. However, when the data signal operation is performed every frame regardless of the type of the displayed image, the data driving circuit must continue to output data. This leads to a significant increase in power consumption.

이와 같은 문제점을 개선하기 위해, 화소 내에 메모리회로를 구비하고, 정지영상(still image)을 표시하는 경우에, 데이터구동회로의 구동을 비활성화시키는 방법이 제안되었다. 이와 같이 메모리회로를 화소 내에 구비하는 방식은, 소위 MIP(memory in pixel) 방식이라고 불리워진다.In order to solve such a problem, a method of disabling the driving of the data driving circuit has been proposed in the case where a memory circuit is provided in a pixel and a still image is displayed. As described above, the method of including the memory circuit in the pixel is called a MIP (memory in pixel) method.

도 1은 종래의 액정표시장치의 화소를 도시한 회로도이다.1 is a circuit diagram illustrating a pixel of a conventional liquid crystal display device.

도 1을 참조하면, 종래의 액정표시장치의 화소(P)에는, 스위칭트랜지스터(T)와, 액정셀(LC)과, 스토리지커패시터(Cst)가 구비되어 있다. 스위칭트랜지스터(T)는, 게이트배선 및 데이터배선(GL, DL)과 연결되어 있다. 그리고, 액정셀(LC)과 스토리지커패시터(Cst)는 스위칭트랜지스터(T)와 연결되어 있다.Referring to FIG. 1, a pixel P of a conventional liquid crystal display device includes a switching transistor T, a liquid crystal cell LC, and a storage capacitor Cst. The switching transistor T is connected to the gate wiring and the data wiring GL and DL. The liquid crystal cell LC and the storage capacitor Cst are connected to the switching transistor T.

또한, 화소(P)에는, 메모리회로로서 SRAM(static random access memory)과, SRAM의 출력을 제어하기 위한 제 1 및 2 트랜지스터(T1, T2)가 구비되어 있다. SRAM은, 제 1 및 2 구동전압(VDD, VSS)을 인가받게 된다. 제 1 및 2 트랜지스터(T1, T2) 각각은, 제 1 및 2 제어배선(CL1, CL2)을 통해 스위칭동작이 제어된다.In addition, the pixel P includes a static random access memory (SRAM) as a memory circuit and first and second transistors T1 and T2 for controlling the output of the SRAM. The SRAM receives the first and second driving voltages VDD and VSS. Each of the first and second transistors T1 and T2 controls the switching operation through the first and second control wirings CL1 and CL2.

동영상을 표시하기 위해, 액정표시장치는 정상모드(normal mode)로 구동된다. 정상모드로 구동하게 되면, 게이트구동회로로부터 게이트배선(GL)이 선택되어 턴온(turn-on)전압이 인가되고, 이에 따라 스위칭트랜지스터(T)는 턴온된다. 이에 동기화하여, 데이터구동회로로부터 데이터배선(DL)에 데이터가 출력되고, 이와 같이 출력된 데이터는 스위칭트랜지스터(T)를 통해 액정셀(LC)에 인가된다. 이와 같이 인가된 데이터는 다음번 스캔시까지 스토리지커패시터(Cst)에 저장된다. 이와 같은 방식으로, 정상모드에서는, 매 프레임마다, 데이터가 해당 화소(P)에 입력된다. In order to display a moving image, the liquid crystal display is driven in a normal mode. When driving in the normal mode, the gate wiring GL is selected from the gate driving circuit and the turn-on voltage is applied, and thus the switching transistor T is turned on. In synchronization with this, data is output from the data driver circuit to the data wiring DL, and the output data is applied to the liquid crystal cell LC through the switching transistor T. The data thus applied is stored in the storage capacitor Cst until the next scan. In this manner, in the normal mode, data is input to the pixel P every frame.

한편, 정지영상을 표시하기 위해, 구동모드는 전환된다. 먼저, 정상모드에서 프리스틸모드(pre-still mode)로 전환된다. 프리스틸모드에서는, 정지영상을 표시하기 위한 데이터가 화소(P)에 인가되며, SRAM에도 입력된다. 이를 위해, 프리스틸모드에서는, 스위칭트랜지스터(T)와 제 1 트랜지스터(T1)가 턴온된다. SRAM은 두개의 인버터를 정귀환시킨 구성을 갖는다. 이에 따라, SRAM에는, 입력된 입력데이터와, 상태가 반전(inversion)된 반전데이터가 생성된다. On the other hand, in order to display the still image, the driving mode is switched. First, the mode is switched from the normal mode to the pre-still mode. In the prestill mode, data for displaying a still image is applied to the pixel P, which is also input to the SRAM. To this end, in the pre-steel mode, the switching transistor T and the first transistor T1 are turned on. SRAM has a configuration in which two inverters are positive feedback. As a result, the input data and the inverted data whose state is inverted are generated in the SRAM.

위와 같이 SRAM에 데이터가 입력된 후, 프리스틸모드는 스틸모드(still mode)로 전환된다. 스틸모드로 구동하게 되면, 데이터구동회로와 게이트구동회로는 비활성화상태가 되어, 신호를 출력하지 않게 된다. 한편, 제 2 및 1 트랜지스터(T2, T1)는, 서로 교대로 턴온된다. 이에 따라, 반전데이터와 입력데이터가 교대로 액정셀(LC)에 인가되고, 이를 통해 화소(P)는 반전구동된다. After the data is input to the SRAM as above, the prestill mode is switched to the still mode. When driving in the still mode, the data driver circuit and the gate driver circuit are inactivated and do not output a signal. On the other hand, the second and first transistors T2 and T1 are alternately turned on with each other. Accordingly, inverted data and input data are alternately applied to the liquid crystal cell LC, and thereby the pixel P is inverted and driven.

위와 같이, 정지영상을 표시하는 경우에, 데이터구동회로를 구동하지 않고, 대신 SRAM을 사용하여 주기적으로 반전되는 데이터를 화소(P)에 기입할 수 있게 된다. 이에 따라, 액정표시장치의 소비전력을 상당히 절감할 수 있게 된다.As described above, when displaying a still image, the data driving circuit is not driven, and instead, data that is periodically inverted can be written in the pixel P using an SRAM. Accordingly, the power consumption of the liquid crystal display device can be significantly reduced.

그런데, SRAM을 구현하기 위해서는 4개의 트랜지스터를 필요로 하게 된다. 또한, SRAM을 구동하기 위한, 2개의 구동전압배선이 구비되어야 한다. 더욱이, SRAM의 출력을 제어하기 위한 2개의 트랜지스터(T1, T2)와, 이들 트랜지스터(T1, T2)를 제어하기 위한 2개의 제어배선(CL1, CL2)이 구비되어야 한다. However, four transistors are needed to implement SRAM. In addition, two driving voltage wirings must be provided for driving the SRAM. Furthermore, two transistors T1 and T2 for controlling the output of the SRAM and two control wirings CL1 and CL2 for controlling these transistors T1 and T2 should be provided.

이처럼, 종래의 액정표시장치는, MIP방식을 구현하기 위해, 많은 수의 구성요소를 구비해야 한다. 그런데, 화소의 면적은 제한되어 있다. 더욱이, 해상도가 높아질수록, 화소의 면적은 더욱 제한된다. 따라서, MIP방식을 구현하는 것이 용이하지 않은 문제가 있다. As such, the conventional liquid crystal display device must include a large number of components to implement the MIP method. By the way, the area of a pixel is limited. Moreover, the higher the resolution, the more limited the area of the pixel is. Therefore, there is a problem that it is not easy to implement the MIP method.

본발명은, 보다 용이하게 MIP방식을 구현할 수 있는 액정표시장치 및 그 구동방법을 제공하는 데 과제가 있다.The present invention has a problem to provide a liquid crystal display device and a driving method thereof that can implement the MIP method more easily.

전술한 바와 같은 과제를 달성하기 위해, 본발명은, 게이트배선과, 상기 게이트배선과 교차하며 서로 이웃하는 제 1 및 2 데이터배선과; 상기 제 1 및 2 데이터배선 사이에 위치하며, 상기 제 1 데이터배선 및 게이트배선과 연결된 스위칭트랜지스터를 포함하는 제 1 화소와; 상기 제 1 화소에 구성되며, 상기 스위칭트랜지스터와 연결되고, 화소전극과 공통전극을 포함하는 액정셀과; 상기 제 1 화소에 구성되며, 상기 제 1 및 2 데이터배선과 연결되는 제 1 및 2 전원입력단자를 포함하는 인터버와; 상기 화소전극과 상기 인버터의 입력단자 사이와, 상기 화소전극과 상기 인버터의 출력단자 사이를 선택적으로 연결하는 선택스위치와; 상기 제 1 및 2 데이터배선 각각에 제 1 및 2 구동전압을 인가하는 저전력구동회로와; 상기 제 1 및 2 데이터배선 각각에 데이터를 출력하는 데이터구동회로와; 상기 게이트배선에 게이트전압을 출력하는 게이트구동회로를 포함하는 액정표시장치를 제공한다.In order to achieve the above object, the present invention, the gate wiring, and the first and second data wiring crossing the gate wiring and adjacent to each other; A first pixel positioned between the first and second data lines, the first pixel including a switching transistor connected to the first data line and the gate line; A liquid crystal cell configured in the first pixel and connected to the switching transistor, the liquid crystal cell including a pixel electrode and a common electrode; An inverter configured on the first pixel and including first and second power input terminals connected to the first and second data lines; A selection switch for selectively connecting between the pixel electrode and the input terminal of the inverter and between the pixel electrode and the output terminal of the inverter; A low power driver circuit for applying first and second driving voltages to the first and second data lines, respectively; A data driver circuit for outputting data to each of the first and second data lines; Provided is a liquid crystal display including a gate driving circuit which outputs a gate voltage to the gate wiring.

여기서, 상기 인버터는, 서로 직렬연결된 제 1 및 2 트랜지스터를 포함하고, 상기 제 1 및 2 트랜지스터는, N타입과 P타입 중 서로 다른 타입의 트랜지스터이며, 상기 제 1 및 2 트랜지스터 각각은, 제 1 및 2 데이터배선과 연결 될 수 있다. Herein, the inverter includes first and second transistors connected in series with each other, and the first and second transistors are transistors of different types of N type and P type, and each of the first and second transistors is a first type. And 2 data wires.

상기 선택스위치는, 서로 병렬연결된 입력트랜지스터 및 출력트랜지스터를 포함하고, 상기 입력트랜지스터 및 출력트랜지스터는, N타입과 P타입 중 서로 다른 타입의 트랜지스터이며, 상기 입력트랜지스터 및 출력트랜지스터의 게이트단자는, 제어배선에 공통적으로 연결될 수 있다.The selection switch includes an input transistor and an output transistor connected in parallel to each other, wherein the input transistor and the output transistor are transistors of different types of N type and P type, and the gate terminal of the input transistor and the output transistor is controlled. It can be commonly connected to the wiring.

상기 화소에 구성되며, 상기 제 1 전원입력단자 및 제 1 데이터배선 사이와 상기 제 2 전원입력단자 및 제 2 데이터배선 사이 중 적어도 하나에 연결되는 개폐트랜지스터를 더욱 포함하고, 상기 개폐트랜지스터는, 상기 출력트랜지스터와 동일한 타입의 트랜지스터이고, 상기 제어배선에 연결될 수 있다.And an open / close transistor configured in the pixel and connected between at least one of the first power input terminal and the first data line and between the second power input terminal and the second data line, wherein the open / close transistor includes: A transistor of the same type as the output transistor can be connected to the control wiring.

상기 저전력구동회로는, 상기 제 1 및 2 데이터배선과 각각 연결되는 제 1 및 2 전원트랜지스터를 포함할 수 있다.The low power driver circuit may include first and second power transistors connected to the first and second data lines, respectively.

상기 제 1 화소를 사이에 두고 양측에 위치하며, 상기 게이트배선과 연결되는 제 2 및 3 화소와; 상기 제 1 데이터배선과 이웃하며, 상기 제 2 데이터배선의 반대편에 위치하는 제 3 데이터배선을 더욱 포함하고, 상기 제 2 및 3 화소의 스위칭트랜지스터 각각은, 상기 제 2 및 3 데이터배선과 연결되고, 상기 제 1 및 2 화소의 인버터는 상기 제 2 데이터배선을 공유하고, 상기 제 1 및 3 화소의 인버터는 상기 제 1 데이터배선을 공유할 수 있다.Second and third pixels positioned at both sides with the first pixel interposed therebetween and connected to the gate line; And a third data line adjacent to the first data line and positioned opposite to the second data line, wherein each of the switching transistors of the second and third pixels is connected to the second and third data lines. The inverters of the first and second pixels may share the second data line, and the inverters of the first and third pixels may share the first data line.

다른 측면에서, 본발명은, 프리스틸모드 동안에, 게이트배선 및 제 1 데이터배선과 연결된 화소의 스위칭트랜지스터를 턴온시켜, 상기 화소에 데이터를 기입하는 단계와; 스틸모드 동안에, 상기 스위칭트랜지스터를 턴오프시키고, 상기 데이터 의 전압을 반전하여 상기 화소의 화소전극에 인가하는 단계를 포함하고, 상기 스틸모드 동안에, 상기 데이터의 전압를 주기적으로 반전하여 상기 화소전극에 인가하는 단계는, 상기 화소의 인버터에, 상기 제 1 데이터배선을 통해 제 1 구동전압을 인가하고, 상기 제 1 데이터배선과 이웃하는 제 2 데이터배선을 통해 제 2 구동전압을 인가하는 단계와; 입력시간 동안에 상기 인버터의 입력단자와 상기 화소의 화소전극을 연결하여, 상기 화소전극에 인가된 데이터를 상기 인버터에 입력하는 단계와; 출력시간 동안에 상기 인버터의 출력단자와 상기 화소의 화소전극을 연결하여, 상기 인버터를 통해 전압이 반전된 상기 데이터를 상기 화소전극에 출력하는 단계를 포함하고, 상기 데이터의 전압반전은, 데이터하이전압과 데이터로우전압 사이의 전압반전인 액정표시장치 구동방법을 제공한다.In another aspect, the present invention provides a method comprising: turning on a switching transistor of a pixel connected to a gate line and a first data line during a pre-steel mode to write data to the pixel; Turning off the switching transistor and inverting the voltage of the data to the pixel electrode of the pixel during the still mode, and periodically inverting the voltage of the data to the pixel electrode during the still mode. The method may include applying a first driving voltage to the inverter of the pixel through the first data line and applying a second driving voltage through a second data line adjacent to the first data line; Connecting the input terminal of the inverter and the pixel electrode of the pixel during an input time to input data applied to the pixel electrode to the inverter; Connecting the output terminal of the inverter to the pixel electrode of the pixel during an output time, and outputting the data whose voltage is inverted to the pixel electrode through the inverter, wherein the voltage inversion of the data includes a data high voltage. A method of driving a liquid crystal display device, which is a voltage inversion between and a data low voltage, is provided.

여기서, 상기 데이터의 전압반전에 동기화하여, 상기 화소의 공통전극에 인가되는 공통전압을 반전시키고, 상기 공통전압의 반전은, 공통하이전압과 공통로우전압 사이의 반전일 수 있다.Here, in synchronization with the voltage inversion of the data, the common voltage applied to the common electrode of the pixel is inverted, and the inversion of the common voltage may be an inversion between the common high voltage and the common low voltage.

상기 제 1 및 2 구동전압 각각은, 상기 데이터하이전압과 데이터로우전압일 수 있다.Each of the first and second driving voltages may be the data high voltage and the data low voltage.

상기 프리스틸모드에서 상기 화소에 기입되는 데이터는, N-비트의 디지털 데이터신호 중 최상위비트 신호에 대응될 수 있다.The data written to the pixel in the prestill mode may correspond to the most significant bit signal among the N-bit digital data signals.

상기 제 1 및 2 데이터배선은 중 적어도 하나는, 상기 입력시간 동안 상기 인버터와 전기적으로 단선될 수 있다.At least one of the first and second data lines may be electrically disconnected from the inverter during the input time.

정상모드 동안에, 상기 제 1 및 2 데이터배선 각각에 데이터를 출력하고 상 기 게이트배선에 게이트신호를 출력하는 단계를 더욱 포함하고, 상기 스틸모드의 구동주파수는, 상기 정상모드의 구동주파수보다 낮을 수 있다.Outputting data to each of the first and second data lines and outputting a gate signal to the gate line during the normal mode, wherein the driving frequency of the still mode may be lower than the driving frequency of the normal mode; have.

본발명에서는, 메모리회로를 구동하기 위해, 데이터배선을 구동전압을 전달하는 배선으로 사용하게 된다. 또한, 2개의 트랜지스터로 인버터를 구성하고, 2개의 트랜지스터로 선택스위치를 구성하고, 하나의 제어배선이 사용된다. 물론, 개폐트랜지스터가 메모리회로에 더욱 포함될 수 있다. 이처럼, 본발명에서는, 종래에 비해, 적은 수의 구성요소로 MIP방식을 구현할 수 있게 된다. 따라서, 보다 용이하게 MIP방식을 구현할 수 있게 된다. In the present invention, in order to drive the memory circuit, the data wiring is used as the wiring for transmitting the driving voltage. In addition, two inverters constitute an inverter, two transistors constitute a select switch, and one control wiring is used. Of course, the switching transistor may be further included in the memory circuit. Thus, in the present invention, compared to the conventional, it is possible to implement the MIP method with fewer components. Therefore, the MIP method can be implemented more easily.

이하, 도면을 참조하여 본발명의 실시예를 설명한다.Hereinafter, with reference to the drawings will be described embodiments of the present invention.

도 2는 본발명의 실시예에 따른 액정표시장치를 개략적으로 도시한 도면이고, 도 3은 본발명의 실시예에 따른 액정표시장치의 화소와 저전력구동회로를 도시한 회로도이다.2 is a view schematically showing a liquid crystal display device according to an embodiment of the present invention, and FIG. 3 is a circuit diagram showing a pixel and a low power driving circuit of the liquid crystal display device according to an embodiment of the present invention.

도시한 바와 같이, 본발명의 실시예에 따른 액정표시장치(100)는, 액정패널(200)과, 구동회로와, 백라이트(400)를 포함한다. 구동회로는, 게이트구동회로(310)와, 데이터구동회로(320)와, 저전력구동회로(500)를 포함한다.As illustrated, the liquid crystal display device 100 according to the embodiment of the present invention includes a liquid crystal panel 200, a driving circuit, and a backlight 400. The driver circuit includes a gate driver circuit 310, a data driver circuit 320, and a low power driver circuit 500.

이와 같은 구성을 갖는 액정표시장치(100)는, 동영상을 표시하는 경우에는, 정상모드(normal mode)로 구동되며, 데이터구동회로(320)를 사용하여 영상을 표시할 수 있다. 한편, 정지영상을 표시하는 경우에는, 스틸모드(still mode)로 구동되며, 저전력구동회로를 사용하여 영상을 표시할 수 있다. 이에 대해, 아래에서 보다 상세하게 설명한다.The liquid crystal display device 100 having such a configuration is driven in a normal mode when displaying a moving image, and can display an image using the data driver circuit 320. On the other hand, when displaying a still image, it is driven in the still mode (still mode), it is possible to display the image using a low power driving circuit. This will be described in more detail below.

백라이트(400)은, 광원으로서 액정패널(200) 구동시에 빛을 공급하게 된다.The backlight 400 supplies light when the liquid crystal panel 200 is driven as a light source.

액정패널(200)에는, 행방향을 따라 연장된 다수의 게이트배선(GL)과 열방향을 따라 연장된 다수의 데이터배선(DL)이 교차하여, 매트릭스(matrix) 형태로 배치된 다수의 화소(P)를 정의한다. In the liquid crystal panel 200, a plurality of gate lines GL extending in a row direction and a plurality of data lines DL extending in a column direction intersect with each other to form a plurality of pixels arranged in a matrix form. Define P).

액정패널(200)에 구성된 화소(P)는, R(red), G(green), B(blue) 화소를 포함할 수 있다. 그리고, 이와 같은 R, G, B 화소(P) 각각에는, 대응되는 R, G, B 데이터가 입력된다. 여기서, 서로 이웃하는 R, G, B 화소(P)는, 하나의 영상표시단위를 구성하게 된다.The pixel P configured in the liquid crystal panel 200 may include R (red), G (green), and B (blue) pixels. Corresponding R, G, and B data are input to each of these R, G, and B pixels P. As shown in FIG. Here, the neighboring R, G, and B pixels P constitute one video display unit.

각 화소(P)에는, 게이트배선 및 데이터배선(GL, DL)과 연결된 스위칭트랜지스터(T)가 형성되어 있다. 스위칭트랜지스터(T)는 화소전극과 연결되어 있다. 한편, 화소전극에 대응하여 공통전극이 형성되며, 이들 화소전극과 공통전극 사이에 전계가 형성되어 액정을 구동하게 된다. 화소전극과 공통전극 그리고 이들 전극 사이에 위치하는 액정은 액정셀(LC)를 구성하게 된다. 한편, 각 화소(P)에는, 스토리지커패시터(Cst)가 더욱 구성되며, 이는 화소전극에 인가된 데이터신호를 다음 프레임까지 저장하는 역할을 하게 된다. 이와 같은 스토리지커패시터(Cst)는 제 1 및 2 전극을 포함한다. 제 2 전극과 공통전극은, 공통배선(CML)에 연결되어 공통전압(Vcom)을 인가받게 된다.In each pixel P, a switching transistor T connected to the gate line and the data line GL and DL is formed. The switching transistor T is connected to the pixel electrode. Meanwhile, a common electrode is formed corresponding to the pixel electrode, and an electric field is formed between the pixel electrode and the common electrode to drive the liquid crystal. The liquid crystal cells positioned between the pixel electrode, the common electrode, and these electrodes constitute a liquid crystal cell LC. Meanwhile, a storage capacitor Cst is further configured in each pixel P, which stores a data signal applied to the pixel electrode until the next frame. Such a storage capacitor Cst includes first and second electrodes. The second electrode and the common electrode are connected to the common wiring CML to receive the common voltage Vcom.

더욱이, 각 화소(P)에는, 메모리회로(MC)가 구비되어 있다. 이와 같은 메모리회로(MC)는, 스틸모드시에 해당 화소(P)의 데이터를 저장하고, 주기적으로 상태가 반전되는 데이터를 생성하여 해당 화소(P)의 액정셀(LC)의 화소전극에 인가하게 된다. Furthermore, each pixel P is provided with a memory circuit MC. The memory circuit MC stores the data of the pixel P in the still mode, generates data whose state is inverted periodically, and applies the data to the pixel electrode of the liquid crystal cell LC of the pixel P. Done.

메모리회로(MC)는, 인버터(INV)와 선택스위치(SSW)를 포함한다. The memory circuit MC includes an inverter INV and a selection switch SSW.

인버터(INV)는, 입력단자를 통해 입력된 입력신호의 상태를 반전시켜, 출력단자를 통해 출력신호를 출력하게 된다. 그리고, 두개의 제 1 및 2 전원입력단자를 통해 제 1 및 2 구동전압(VDD, VSS)을 인가받게 된다. 이에 따라, 스틸모드 구동시에, 인버터(INV)는, 액정셀(LC)로부터 데이터를 공급받고 이의 상태를 반전시켜, 재차 액정셀(LC)에 반전된 데이터를 공급하게 된다.The inverter INV inverts the state of the input signal input through the input terminal and outputs an output signal through the output terminal. The first and second driving voltages VDD and VSS are applied through two first and second power input terminals. Accordingly, in the still mode driving, the inverter INV receives the data from the liquid crystal cell LC, reverses its state, and supplies the inverted data to the liquid crystal cell LC again.

이와 같은 동작을 하는 인버터(INV)는, 서로 직렬연결된 제 1 및 2 트랜지스터(T1, T2)를 포함할 수 있다. 제 1 및 2 트랜지스터(T1, T2)는 서로 다른 타입의 트랜지스터로 구성된다. 예를 들면, 제 1 트랜지스터(T1)로서 P타입(positive type)의 트랜지스터가 사용되고, 제 2 트랜지스터(T2)로서 N타입(negative type)의 트랜지스터가 사용될 수 있다. 물론, 이와 같은 트랜지스터 타입은 바뀔 수 있다. 제 1 및 2 트랜지스터(T1, T2)의 게이트단자는 공통적으로 연결되어 동일한 신호를 제어신호로서 입력받게 된다. 따라서, 제 1 및 2 트랜지스터(T1, T2)는, 동시에 턴온되지 않고, 하나가 턴온되면, 나머지 하나는 턴오프된다.The inverter INV performing the above operation may include first and second transistors T1 and T2 connected in series with each other. The first and second transistors T1 and T2 are composed of transistors of different types. For example, a P type (positive type) transistor may be used as the first transistor T1, and a N type (negative type) transistor may be used as the second transistor T2. Of course, this type of transistor can be changed. Gate terminals of the first and second transistors T1 and T2 are commonly connected to receive the same signal as a control signal. Therefore, the first and second transistors T1 and T2 are not turned on at the same time, and when one is turned on, the other one is turned off.

제 1 및 2 트랜지스터(T1, T2)의 소스단자 각각은, 인버터(INV)의 제 1 및 2 전원입력단자로서 기능을 하게 된다. 예를 들면, 스틸모드 구동시, 제 1 트랜지스터(T1)의 소스단자는 제 1 구동전압(VDD)을 인가받게 되고, 제 2 트랜지스터(T2)의 소스단자는 제 2 구동전압(VSS)를 인가받게 된다. 여기서, 제 1 및 2 구동전압(VDD, VSS)은, 스틸모드 구동시, 해당 화소(P)에 인접한 두개의 데이터배선(DL)을 통해 인가된다. 한편, 제 1 구동전압(VDD)는 제 2 구동전압(VSS)보다 높은 레벨의 전압에 해당된다.Each of the source terminals of the first and second transistors T1 and T2 functions as the first and second power input terminals of the inverter INV. For example, during still mode driving, the source terminal of the first transistor T1 receives the first driving voltage VDD, and the source terminal of the second transistor T2 applies the second driving voltage VSS. Will receive. Here, the first and second driving voltages VDD and VSS are applied through two data lines DL adjacent to the pixel P during the still mode driving. Meanwhile, the first driving voltage VDD corresponds to a voltage having a level higher than that of the second driving voltage VSS.

위와 같은 구성을 갖는 인버터(INV)를 통해, 스틸모드시에, 데이터의 상태, 즉 데이터의 전압상태를 반전시키게 된다. 예를 들면, 데이터는 두가지의 전압상태로서, 데이터하이전압과 데이터로우전압 사이에서 반전할 수 있다. 여기서, 데이터하이전압은 제 1 구동전압(VDD)에 해당되고, 데이터로우전압은 제 2 구동전압(VSS)에 해당된다. 만약, 액정셀(LC)에 데이터하이전압이 인가된 경우에는, 이와 같은 데이터하이전압은 인버터(INV)를 통해 데이터로우전압으로 반전된다. 이와는 반대로, 액정셀(LC)에 데이터로우전압이 인가된 경우에는, 이와 같은 데이터로우전압은 인버터(INV)를 통해 데이터하이전압으로 반전된다. 이와 같이 전압상태가 반전된 데이터가 재차 액정셀(LC)에 인가된다. Through the inverter INV having the above configuration, in the still mode, the state of the data, that is, the voltage state of the data is reversed. For example, data is in two voltage states, and can be inverted between the data high voltage and the data low voltage. Here, the data high voltage corresponds to the first driving voltage VDD and the data low voltage corresponds to the second driving voltage VSS. If the data high voltage is applied to the liquid crystal cell LC, the data high voltage is inverted to the data low voltage through the inverter INV. On the contrary, when the data low voltage is applied to the liquid crystal cell LC, the data low voltage is inverted to the data high voltage through the inverter INV. The data whose voltage state is reversed is applied to the liquid crystal cell LC again.

한편, 스틸모드시에, 데이터의 전압반전과 동기화하여, 공통전압(Vcom)의 반전이 주기적으로 수행될 수 있게 된다. 예를 들면, 공통전압(Vcom)은, 공통하이전압과 공통로우전압 사이에서 반전될 수 있다. 이와 같은 공통전압(Vcom)의 반전을 통해, 데이터전압의 반전폭 즉 스윙(swing)폭을 줄일 수 있게 된다. 이에 따라, 스 틸모드시에, 소비전력을 더욱 절감할 수 있게 된다. On the other hand, in the still mode, in synchronization with the voltage inversion of data, the inversion of the common voltage Vcom can be performed periodically. For example, the common voltage Vcom may be inverted between the common high voltage and the common low voltage. By inverting the common voltage Vcom, the inversion width of the data voltage, that is, the swing width can be reduced. Accordingly, power consumption can be further reduced in the steel mode.

선택스위치(SSW)는, 스틸모드시에, 인버터(INV)에 대한 입력 및 출력을 제어하는 기능을 하게 된다. 즉, 선택스위치(SSW)는, 스틸모드시에, 주기적으로 스위칭을 하여, 액정셀(LC)을 인버터(INV)의 입력단자 및 출력단자와 교대로 연결하게 된다. 이에 따라, 액정셀(LC)이 인버터(INV)의 입력단자와 연결되는 입력구간에는, 액정셀(LC)에 인가되는 데이터가 인버터(INV)에 입력된다. 그 후에, 액정셀(LC)이 인버터(INV)의 출력단자와 연결되는 출력구간에는, 인버터(INV)를 통해 반전된 데이터가 재차 액정셀(LC)에 인가된다. 이처럼, 선택스위치(SSW)의 입출력 스위칭을 통해, 액정셀(LC)에 인가되는 데이터의 상태가 반전되어, 해당 화소(P)의 반전구동이 수행되게 된다.The selection switch SSW has a function of controlling inputs and outputs to the inverter INV in the still mode. That is, the selection switch SSW periodically switches in the still mode, and alternately connects the liquid crystal cell LC to the input terminal and the output terminal of the inverter INV. Accordingly, data applied to the liquid crystal cell LC is input to the inverter INV in an input section in which the liquid crystal cell LC is connected to the input terminal of the inverter INV. After that, the data inverted through the inverter INV is applied to the liquid crystal cell LC again in an output section in which the liquid crystal cell LC is connected to the output terminal of the inverter INV. As such, through the input / output switching of the selection switch SSW, the state of the data applied to the liquid crystal cell LC is inverted, thereby inverting the pixel P.

위와 같은 동작을 하는 선택스위치(SSW)는, 서로 병렬연결된 입력트랜지스터(TI)와 출력트랜지스터(TO)를 포함할 수 있다. 입력트랜지스터(TI)와 출력트랜지스터(TO)는 서로 다른 타입의 트랜지스터로 구성된다. 예를 들면, 입력트랜지스터(TI)로서 N타입(positive type)의 트랜지스터가 사용되고, 출력트랜지스터(TO)로서 P타입(negative type)의 트랜지스터가 사용될 수 있다. 물론, 이와 같은 트랜지스터 타입은 바뀔 수 있다. The selection switch SSW performing the above operation may include an input transistor TI and an output transistor TO connected in parallel with each other. The input transistor TI and the output transistor TO are composed of different types of transistors. For example, an N type (positive type) transistor may be used as the input transistor TI, and a P type (negative type) transistor may be used as the output transistor TO. Of course, this type of transistor can be changed.

입력트랜지스터(TI)와 출력트랜지스터(TO)의 게이트단자는, 제어배선(CL)에 공통적으로 연결되어 동일한 신호를 제어신호(SC)로서 입력받게 된다. 따라서, 입력트랜지스터(TI)와 출력트랜지스터(TO)는, 동시에 턴온되지 않고, 하나가 턴온되면, 나머지 하나는 턴오프된다. 이에 따라, 스틸모드 구동시, 입력구간 동안에는 입력트랜지스터(TI)가 턴온되어, 액정셀(LC)에 인가된 데이터가 인버터(INV)에 입력된다. 한편, 입력구간 후의 출력구간 동안에는, 출력트랜지스터(TO)가 턴온되어, 반전된 데이터가 액정셀(LC)에 재차 인가된다. 이와 같은 반전구동을 위해, 스틸모드에서는, 하이/로우(high/low)전압을 교대로 갖는 제어신호(SC)가 제어배선(CL)에 인가된다. 이에 따라, 서로 다른 타입의 입력트랜지스터(TI)와 출력트랜지스터(TO)는 교대로 턴온되고, 데이터의 입력과 출력이 교대로 수행된다.The gate terminals of the input transistor TI and the output transistor TO are commonly connected to the control wiring CL to receive the same signal as the control signal SC. Therefore, the input transistor TI and the output transistor TO are not turned on at the same time. If one is turned on, the other is turned off. Accordingly, during the still mode driving, the input transistor TI is turned on during the input period, and the data applied to the liquid crystal cell LC is input to the inverter INV. On the other hand, during the output period after the input period, the output transistor TO is turned on, and the inverted data is again applied to the liquid crystal cell LC. For such inversion driving, in the still mode, the control signal SC having a high / low voltage alternately is applied to the control wiring CL. Accordingly, different types of input transistors TI and output transistors TO are alternately turned on, and data input and output are alternately performed.

한편, 정상모드에서는, 출력트랜지스터(TO)는 턴오프된다. 이를 위해, 제어배선(CL)에는, 출력트랜지스터(TO)를 지속적으로 턴오프하는 전압이 제어신호(SC)로서 인가된다. 예를 들면, 출력트랜지스터(TO)가 P타입인 경우에, 하이전압이 지속적으로 인가된다. 이에 따라, 정상모드에서는, 인터버(INV)의 출력단자와 액정셀(CL)은 전기적으로 단선(open)된다.On the other hand, in the normal mode, the output transistor TO is turned off. To this end, a voltage for continuously turning off the output transistor TO is applied to the control wiring CL as the control signal SC. For example, when the output transistor TO is of P type, a high voltage is continuously applied. Accordingly, in the normal mode, the output terminal of the interleaver INV and the liquid crystal cell CL are electrically disconnected.

한편, 메로리회로(MC)는 개폐스위치(SW)를 더욱 포함할 수 있다. 개폐스위치(SW)는, 인버터(INV)와 데이터배선(DL) 사이에 연결된다. 이와 같은 개폐스위치(SW)는, 스틸모드시에는, 데이터배선(DL)을 통해 전달된 구동전압이 인버터(INV)에 인가될 수 있도록 턴온된다. The memory circuit MC may further include an open / close switch SW. The open / close switch SW is connected between the inverter INV and the data wiring DL. In the still mode, the opening / closing switch SW is turned on so that the driving voltage transferred through the data wiring DL can be applied to the inverter INV.

한편, 개폐스위치(SW)는, 정상모드시에는 턴오프되는데, 이는 서로 이웃하는 두개의 데이터배선(DL)이 전기적으로 단락(short)되는 것을 방지하기 위함이다. 이와 관련하여, 정상모드시에, 인버터(INV)를 구성하는 제 1 및 2 트랜지스터(T1, T2)는, 비정상적인 신호가 인가되어, 모두 턴온될 수도 있다. 만약, 이와 같이 제 1 및 2 트랜지스터(T1, T2)가 모두 턴온상태가 된다면, 정상모드시에, 해당 화 소(P)의 이웃하는 두개의 데이터배선(DL)이 서로 전기적으로 단락되게 된다. 이와 같은 현상이 발생하게 된다면, 정상모드에서, 정상적인 영상표시가 수행될 수 없게 된다. 따라서, 이를 보다 효과적으로 방지하기 위해, 개폐스위치(SW)가 구비되는 것이 보다 바람직하게 된다. On the other hand, the open / close switch SW is turned off in the normal mode, in order to prevent the two data lines DL adjacent to each other from being electrically shorted. In this regard, in the normal mode, the first and second transistors T1 and T2 constituting the inverter INV may receive an abnormal signal and both may be turned on. If both of the first and second transistors T1 and T2 are turned on in this manner, in the normal mode, two neighboring data lines DL of the corresponding pixel P are electrically shorted to each other. If such a phenomenon occurs, in normal mode, normal image display cannot be performed. Therefore, in order to more effectively prevent this, it is more preferable that the opening and closing switch (SW) is provided.

한편, 본발명의 실시예에서는, 개폐스위치(SW)가, 제 1 구동전압(VDD)을 전달하는 데이터배선(DL)에 연결된 경우를 도시하고 있다. 이와는 달리, 개폐스위치(SW)는, 제 2 구동전압(VSS)을 전달하는 데이터배선(DL)에 연결될 수도 있다. 또한, 개폐스위치(SW)는, 제 1 및 2 구동전압(VDD, VSS)을 전달하는 두개의 데이터배선(DL) 모두에 연결될 수도 있다. 이처럼, 개폐스위치(SW)는, 해당 화소(P)의 이웃하는 두개의 데이터배선(DL) 중 적어도 하나와 연결되도록 구성될 수 있다. On the other hand, in the embodiment of the present invention, the open / close switch SW is shown connected to the data wiring DL for transmitting the first driving voltage (VDD). Alternatively, the open / close switch SW may be connected to the data line DL which transfers the second driving voltage VSS. In addition, the open / close switch SW may be connected to both data lines DL that transmit the first and second driving voltages VDD and VSS. As such, the opening / closing switch SW may be configured to be connected to at least one of two neighboring data lines DL of the pixel P.

한편, 개폐스위치(SW)는, 선택스위치(SSW)와 공통적으로 제어배선(CL)에 연결되어, 동일한 제어신호(SC)를 인가받을 수 있다. 이와 같은 경우에, 선택스위치(SSW)가 출력동작을 수행하는 동안에, 개폐스위치(SW)는 턴온되어, 해당 구동전압이 인버터(INV)에 전달된다. 그리고, 선택스위치(SSW)가 입력동작을 수행하는 동안에, 개폐스위치(SW)는 턴오프되어, 해당 구동전압이 인버터(INV)에 전달되지 않게 된다.On the other hand, the opening and closing switch SW is connected to the control wiring CL in common with the selection switch (SSW), can receive the same control signal (SC). In this case, while the selection switch SSW performs the output operation, the opening / closing switch SW is turned on so that the corresponding driving voltage is transmitted to the inverter INV. In addition, while the selection switch SSW performs an input operation, the opening / closing switch SW is turned off so that the corresponding driving voltage is not transmitted to the inverter INV.

위와 같은 동작을 하는 개폐스위치(SW)는, 개폐트랜지스터(TC)를 포함할 수 있다. 개폐트랜지스터(TC)는, 선택스위치(SSW)의 출력트랜지스터(TO)와 동일한 타입의 트랜지스터로 구성된다. 예를 들면, 개폐트랜지스터(TC)로서 P타입(positive type)의 트랜지스터가 사용될 수 있다. 그리고, 개폐트랜지스터(TC)의 게이트단자 는, 선택스위치(SSW)와 공통적으로, 제어배선(CL)과 연결되어 있다. 이에 따라, 개폐트랜지스터(TC)와 출력트랜지스터(TO)는, 동일한 스위칭동작을 할 수 있게 된다. The opening and closing switch SW performing the above operation may include an opening and closing transistor TC. The open / close transistor TC is composed of a transistor of the same type as the output transistor TO of the selection switch SSW. For example, a P type transistor may be used as the open / close transistor TC. The gate terminal of the open / close transistor TC is connected to the control wiring CL in common with the selection switch SSW. As a result, the switching transistor TC and the output transistor TO can perform the same switching operation.

게이트구동회로(310)와 데이터구동회로(320)는, 정상모드에서 그 동작이 활성화되어, 액정표시장치(100)를 정상모드로 구동하게 된다.The gate driving circuit 310 and the data driving circuit 320 are activated in the normal mode to drive the liquid crystal display device 100 in the normal mode.

게이트구동회로(310)는, 정상모드에서, 프레임단위로 다수의 게이트배선(GL)을 순차적으로 스캔(scan)한다. 각 스캔구간 동안에는, 게이트배선(GL)에 턴온전압을 공급하게 된다. 한편, 다음 영상프레임의 스캔시까지는 게이트배선(GL)에 턴오프전압이 지속적으로 공급된다. 스캔구간 동안 턴온전압이 인가됨으로써, 스위칭트랜지스터(T)는 턴온된다.In the normal mode, the gate driver circuit 310 sequentially scans the plurality of gate lines GL in units of frames. During each scan period, the turn-on voltage is supplied to the gate wiring GL. Meanwhile, the turn-off voltage is continuously supplied to the gate line GL until the next image frame is scanned. As the turn-on voltage is applied during the scan period, the switching transistor T is turned on.

데이터구동회로(320)는, 디지털(digital)형태로 입력된 데이터를 영상신호로서 입력받게 된다. 이와 같은 데이터는, 대응되는 아날로그(analog)형태의 전압으로 변환되어 해당 데이터배선(DL)에 출력된다. N-비트 데이터가 사용되는 경우에, 해당 화소(P)가 표현할 수 있는 계조의 수는 2N개에 해당된다. 이에 따라, 데이터구동회로(320)는, 입력된 N-비트 데이터의 계조에 대응되는 2N개의 전압레벨 중 하나를 선택하여 해당 데이터배선(DL)에 출력하게 된다. 이처럼, N-비트 데이터가 사용되는 경우에는, 정상모드 구동시에, 액정표시장치(100)는 2N*2N*2N = 23N 개의 컬러를 표현할 수 있게 된다. The data driver circuit 320 receives data input in a digital form as a video signal. Such data is converted into a corresponding analog voltage and output to the corresponding data wiring DL. When N-bit data is used, the number of gray levels that the pixel P can represent corresponds to 2N . Accordingly, the data driver circuit 320 selects one of the 2 N voltage levels corresponding to the gray level of the input N-bit data and outputs it to the corresponding data line DL. Thus, when the N- bit data is used, the normal mode, obtain at the same time, the liquid crystal display device 100 is able to represent 2 N * 2 N * 2 N = 2 3N of colors.

한편, 스틸모드 구동을 위해서는, 입력된 N-비트 데이터 중 최상위비트(MSB: most significant bit)를 사용하게 된다. 이처럼, 스틸모드 구동시에는, 하나의 비 트가 사용되므로, 해당 화소(P)는 두가지의 높은계조와 낮은계조를 표현할 수 있다. 예를 들면, 가장 밝은 계조인 최대계조와 가장 어두운 계조인 최소계조를 표현할 수 있다. 이에 따라, 액정표시장치(100)는 21*21*21 = 23 개의 컬러를 표현할 수 있게 된다. On the other hand, for still mode driving, the most significant bit (MSB) of the input N-bit data is used. As described above, since one bit is used in the still mode driving, the pixel P can express two high and low gray levels. For example, it is possible to express the maximum gray, which is the brightest gray, and the minimum gray, which is the darkest. Accordingly, the liquid crystal display 100 may express 2 1 * 2 1 * 2 1 = 2 3 colors.

한편, 스틸모드 구동시에 위와 같이 최상위비트의 데이터를 사용하기 위해서는, 정상모드에서 스틸모드로의 구동모드 전환 전에, 최상위비트의 데이터를 해당 화소에 기입하는 과정이 선행된다. 이와 같은 과정은, 소위 프리스틸모드 단계에서 수행될 수 있다. 예를 들면, 프리스틸모드에서는, 입력된 디지털형태의 N-비트 데이터 중 최상위비트에 대응되는 전압으로 변환하여 해당 데이터배선(DL)에 출력하게 된다. 이에 따라, 최상위비트의 데이터가 해당 화소(P)에 기입된다. 그 후에, 스틸모드로 전환이 되면, 데이터구동회로(200)의 동작은 멈추게 되며, 해당 화소(P) 내에서는 기입된 최상위비트의 데이터가 주기적으로 상태반전되어 화소전극에 인가된다.On the other hand, in order to use the most significant bit data as described above when driving the still mode, the process of writing the most significant bit data into the corresponding pixel is preceded before switching the driving mode from the normal mode to the still mode. This process can be carried out in the so-called prestill mode step. For example, in the pre-still mode, the digital signal is converted to a voltage corresponding to the most significant bit of the input digital N-bit data and output to the data wiring DL. As a result, data of the most significant bit is written into the pixel P. Subsequently, when it is switched to the still mode, the operation of the data driver circuit 200 is stopped, and data of the most significant bit written in the pixel P is periodically inverted and applied to the pixel electrode.

물론, 프리스틸모드에서는, 최상위비트의 데이터를 해당 화소(P)에 기입하기 위해, 게이트구동회로(310)는 동작을 하게 된다. 그 후에, 구동모드가 스틸모드로 전환되면, 게이트구동회로(310)는 데이터구동회로(320)와 함께 동작이 멈추게 된다. Of course, in the prestill mode, the gate driver circuit 310 operates to write the most significant bit of data into the pixel P. After that, when the driving mode is switched to the still mode, the gate driving circuit 310 stops working together with the data driving circuit 320.

저전력구동회로(500)는 스틸모드에서 그 동작이 활성화되어, 액정표시장치(100)를 스틸모드로 구동하게 된다.The low power driver circuit 500 activates the operation in the still mode, thereby driving the liquid crystal display 100 in the still mode.

저전력구동회로(500)는, 스틸모드에서 메모리회로(MC)가 전압반전구동을 수행하도록, 데이터배선(DL)에 구동전압(VDD, VSS)을 공급하게 된다.The low power driver circuit 500 supplies the driving voltages VDD and VSS to the data line DL so that the memory circuit MC performs voltage inversion driving in the still mode.

예를 들면, 다수의 데이터배선(DL)에 대해, 제 1 및 2 구동전압(VDD, VSS)이 교대로 공급된다. 이에 따라, 이웃하는 두개의 데이터배선(DL)에는, 서로 다른 제 1 및 2 구동전압(VDD, VSS)이 공급되게 된다. 이처럼, 데이터배선(DL)은, 정상모드시에는 데이터신호를 전달하는 기능을 하며, 스틸모드시에는 구동전압(VDD, VSS)을 전달하는 기능을 할 수 있다. 따라서, 본발명의 실시예에 따른 액정표시장치(100)에서는, 메모리회로(MC)에 구동전압을 전달하기 위한 별도의 배선이 요구되지 않는다. For example, the first and second driving voltages VDD and VSS are alternately supplied to the plurality of data lines DL. Accordingly, different first and second driving voltages VDD and VSS are supplied to two neighboring data lines DL. As such, the data wiring DL may serve to transmit a data signal in the normal mode, and may transmit the driving voltages VDD and VSS in the still mode. Therefore, in the liquid crystal display device 100 according to the embodiment of the present invention, a separate wiring for transmitting a driving voltage to the memory circuit MC is not required.

한편, 위와 같이, 제 1 및 2 구동전압(VDD, VSS)이 데이터배선(DL)에 교대로 인가됨에 따라, 데이터배선(VDD, VSS)의 양측에 위치하는 두개의 화소(P)의 메모리회로(MC)는, 해당 데이터배선(DL)을 공유하여 동일한 구동전압을 인가받게 된다. 예를 들면, 제 1 구동전압(VDD)이 인가되는 데이터배선(DL)의 양측에 위치하는 두개의 화소(P)의 메모리회로(MC)는, 해당 데이터배선(DL)과 연결되어 공통적으로 제 1 구동전압(VDD)을 인가받게 된다. 마찬가지로, 제 2 구동전압(VSS)이 인가되는 데이터배선(DL)의 양측에 위치하는 두개의 화소(P)의 메모리회로(MC)는, 해당 데이터배선(DL)과 연결되어 공통적으로 제 2 구동전압(VSS)을 인가받게 된다. 이와 같은 형태로, 화소(P) 내의 메모리회로(MC)와 데이터배선(DL)과의 연결관계가 이루어진다.Meanwhile, as described above, as the first and second driving voltages VDD and VSS are alternately applied to the data lines DL, the memory circuits of the two pixels P positioned on both sides of the data lines VDD and VSS. The MC shares the data wiring DL and receives the same driving voltage. For example, the memory circuits MC of the two pixels P positioned on both sides of the data line DL to which the first driving voltage VDD is applied are connected to the data line DL and commonly formed. 1 driving voltage VDD is applied. Similarly, the memory circuits MC of the two pixels P positioned on both sides of the data line DL to which the second driving voltage VSS is applied are connected to the data line DL and have a second drive in common. The voltage VSS is applied. In this manner, the connection relationship between the memory circuit MC and the data wiring DL in the pixel P is achieved.

전술한 바와 같이 제 1 및 2 구동전압(VDD, VSS)을 데이터배선(DL)에 교대로 인가하기 위해, 저전력구동회로(500)는 제 1 및 2 전원트랜지스터(TP1, TP2)를 포함할 수 있다. 제 1 전원트랜지스터(TP1)는 제 1 구동전압(VDD)이 인가되는 데이터배선(DL)과 연결되고, 제 2 전원트랜지스터(TP2)는 제 2 구동전압(VSS)이 인가되는 데이터배선(DL)과 연결된다. 이에 따라, 제 1 및 2 전원트랜지스터(TP1, TP2)는 교대로 배열된다. As described above, in order to alternately apply the first and second driving voltages VDD and VSS to the data line DL, the low power driver circuit 500 may include the first and second power transistors TP1 and TP2. have. The first power transistor TP1 is connected to the data line DL to which the first driving voltage VDD is applied, and the second power transistor TP2 is connected to the data line DL to which the second driving voltage VSS is applied. Connected with Accordingly, the first and second power supply transistors TP1 and TP2 are alternately arranged.

제 1 및 2 전원트랜지스터(TP1, TP2)의 게이트단자는, 공통적으로 전원제어배선(CPL)에 연결되어 동일한 전원제어신호(PSC)를 인가받게 된다. 그리고, 제 1 전원트랜지스터(TP1)의 소스단자는, 공통적으로 제 1 전원인가배선(PL1)에 연결되어 동일한 제 1 구동전압(VDD)을 인가받게 된다. 한편, 제 2 전원트랜지스터(TP2)의 소스단자는, 공통적으로 제 2 전원인가배선(PL2)에 연결되어 동일한 제 2 구동전압(VSS)을 인가받게 된다. The gate terminals of the first and second power transistors TP1 and TP2 are commonly connected to the power control wiring CPL to receive the same power control signal PSC. The source terminal of the first power transistor TP1 is commonly connected to the first power supply wiring PL1 to receive the same first driving voltage VDD. On the other hand, the source terminal of the second power supply transistor TP2 is commonly connected to the second power supply wiring PL2 to receive the same second driving voltage VSS.

전원제어신호(PSC)는, 정상구동시에는 턴오프전압을 갖게 되므로, 제 1 및 2 전원트랜지스터(TP1, TP2)는 턴오프된다. 이에 따라, 정상구동시에는, 데이터배선(DL)에 해당 구동전압은 인가되지 않게 된다. 이와 같은 상태는, 프리스틸구동시에도 마찬가지이다.Since the power supply control signal PSC has a turn-off voltage during normal driving, the first and second power supply transistors TP1 and TP2 are turned off. Accordingly, during the normal driving, the corresponding driving voltage is not applied to the data wiring DL. This state is the same also in pre-steel driving.

한편, 전원제어신호(PSC)는, 스틸구동시에는 턴온전압을 갖게 되므로, 제 1 및 2 전원트랜지스터(TP1, TP2)는 턴온된다. 이에 따라, 스틸구동시에는, 데이터배선(DL)에 해당 구동전압이 인가되게 된다. On the other hand, since the power supply control signal PSC has a turn-on voltage during steel driving, the first and second power supply transistors TP1 and TP2 are turned on. Accordingly, the driving voltage is applied to the data wiring DL during the steel driving.

이하, 본발명의 실시예에 따른 액정표시장치(100)의 구동방법에 대해 도 4를 더욱 참조하여 설명한다. 도 4는 본발명의 실시예에 따른 액정표시장치를 구동하기 위한 제어신호와 전원제어신호의 파형을 도시한 도면이다.Hereinafter, a driving method of the liquid crystal display device 100 according to an exemplary embodiment of the present invention will be described with reference to FIG. 4. 4 illustrates waveforms of a control signal and a power supply control signal for driving a liquid crystal display according to an exemplary embodiment of the present invention.

먼저, 정상모드로 구동하게 되면, 전원제어신호(PSC)는 턴오프전압을 갖는다. 예를 들면, 제 1 및 2 전원트랜지스터(TP1, TP2)가 N타입인 경우에, 전원제어신호(PSC)로서 로우전압이 인가된다. 이에 따라, 제 1 및 2 전원트랜지스터(TP1, TP2)는 턴오프되어, 데이터배선(DL)에는 해당 구동전압(VDD, VSS)가 출력되지 않는다. 이처럼, 정상모드 구동시에는, 저전력구동회로(500)의 출력동작이 수행되지 않는다.First, when driving in the normal mode, the power control signal (PSC) has a turn-off voltage. For example, when the first and second power supply transistors TP1 and TP2 are N type, a low voltage is applied as the power supply control signal PSC. Accordingly, the first and second power supply transistors TP1 and TP2 are turned off, and the driving voltages VDD and VSS are not output to the data line DL. As such, in the normal mode driving, the output operation of the low power driver circuit 500 is not performed.

그리고, 제어신호(SC)는 예를 들면 하이전압을 갖게 된다. 이에 따라, 선택스위치(SSW)의 출력트랜지스터(TO)와, 개폐트랜지스터(TC)는 턴오프된다. 따라서, 인버터(INV)의 반전신호출력동작이 수행되지 않는다.The control signal SC has a high voltage, for example. As a result, the output transistor TO and the open / close transistor TC of the selection switch SSW are turned off. Thus, the inverted signal output operation of the inverter INV is not performed.

한편, 정상모드시에는, 게이트구동회로(310)는 게이트배선(GL)에 턴온전압을 순차적으로 인가한다. 이에 따라, 해당 화소(P)에 위치하는 스위칭트랜지스터(T)가 턴온된다. 이에 동기화하여, 데이터가 해당 화소(P)에 기입된다. 여기서, 화소(P)에 기입되는 데이터는, N-비트의 데이터에 해당된다. 이에 따라, 액정표시장치(100)는, 23N개의 컬러를 표현할 수 있게 된다. In the normal mode, the gate driving circuit 310 sequentially applies the turn-on voltage to the gate wiring GL. Accordingly, the switching transistor T positioned in the pixel P is turned on. In synchronization with this, data is written to the pixel P. Here, the data written in the pixel P corresponds to N-bit data. Accordingly, the liquid crystal display device 100 can express 2 3N colors.

정상모드 구동시에는, 공통전압(Vcom)의 상태가 행라인의 스캔시마다 반전될 수 있다. 예를 들면, 행라인의 스캔주기 즉 수평주기에 동기화하여, 공통하이전압과 공통로우전압이 교대로 인가될 수 있다. 이와 같이, 공통전압을 스윙하게 되면, 저소비전력으로 액정표시장치를 라인인버전(line inversion)방식으로 구동할 수 있게 된다. 예를 들면, 첫번째 행라인 스캔시에, 행라인에 배치된 화소(P)에 하이전압의 데이터를 인가하고, 공통로우전압을 인가한다. 다음으로, 두번째 행라인의 스캔시에, 행라인에 배치된 화소(P)에 로우전압의 데이터를 인가하고, 공통하이전압을 인가하다. 이와 같이 하면, 첫번째 행라인의 화소(P)들은 정극성을 갖게 되고, 두번째 행라인의 화소(P)들은 부극성을 갖게 된다. 이와 같은 방식으로, 공통전압(Vcom)을 반전하게 되면, 액정표시장치(100)는 라인인버전방식으로 구동할 수 있게 된다. In the normal mode driving, the state of the common voltage Vcom may be reversed every scan of the row line. For example, the common high voltage and the common low voltage may be alternately applied in synchronization with the scan period of the row line, that is, the horizontal period. As such, when the common voltage is swinged, the liquid crystal display can be driven in a line inversion manner with low power consumption. For example, during the first row line scan, high voltage data is applied to the pixels P arranged in the row lines, and a common low voltage is applied. Next, at the time of scanning the second row line, low voltage data is applied to the pixels P arranged in the row lines, and a common high voltage is applied. In this way, the pixels P of the first row line have a positive polarity, and the pixels P of the second row line have a negative polarity. In this manner, when the common voltage Vcom is inverted, the liquid crystal display 100 may be driven by the line inversion method.

다음으로, 정시영상을 표현하기 위해, 프리스틸모드로 구동된다. 이와 같은 경우에는, 정상모드와 마찬가지로, 게이트구동회로(310)와 데이터구동회로(320)가 모두 신호를 출력하게 된다. 이에 따라, 해당 화소(P)에는, 스틸모드 구동을 위한 데이터가 기입된다. 여기서, 화소(P)에 기입되는 데이터는, 정지영상을 위한 N-비트의 데이터 중 최상위비트의 데이터에 해당된다.Next, in order to express the on-time image, it is driven in the prestill mode. In this case, as in the normal mode, the gate driver circuit 310 and the data driver circuit 320 both output signals. Accordingly, data for driving the still mode is written in the pixel P. As shown in FIG. Here, the data written in the pixel P corresponds to the most significant bit of data of the N-bit data for still images.

위와 같이 프리스틸모드를 수행하여, 액정표시장치(100)에 배치된 모든 화소(P)에, 해당 최상위비트의 데이터를 기입한 후, 스틸모드 구동이 시작된다. After performing the pre-still mode as described above, the data of the most significant bit is written in all the pixels P arranged in the liquid crystal display device 100, and then the still mode driving is started.

스틸모드로 구동되면, 게이트구동회로(310)와 데이터구동회로(320)의 신호출력 동작은 멈추게 된다. 한편, 전원제어신호(PSC)는 턴온전압, 예를 들면, 하이전압을 갖게 된다. 이에 따라, 제 1 및 2 전원트랜지스터(TP1, TP2)는 턴온되어, 데이터배선(DL)에는 해당 구동전압(VDD, VSS)을 출력하게 된다. When driven in the still mode, the signal output operation of the gate driver circuit 310 and the data driver circuit 320 is stopped. On the other hand, the power supply control signal PSC has a turn-on voltage, for example, a high voltage. Accordingly, the first and second power supply transistors TP1 and TP2 are turned on to output the corresponding driving voltages VDD and VSS to the data line DL.

그리고, 제어신호(SC)는, 하이전압과 로우전압을 교대로 갖게 된다. The control signal SC alternately has a high voltage and a low voltage.

하이전압을 갖는 구간은, 인버터(INV)에 신호를 입력하는 입력구간에 해당된다. 따라서, 입력구간 동안에는, 선택스위치(SSW)의 입력트랜지스터(TI)가 턴온되어, 화소(P)에 기입된 데이터가 인버터(INV)에 입력된다. The section having a high voltage corresponds to an input section for inputting a signal to the inverter INV. Therefore, during the input period, the input transistor TI of the selection switch SSW is turned on, and the data written in the pixel P is input to the inverter INV.

한편, 로우전압을 갖는 구간은, 인버터(INV)에서 반전신호를 출력하는 출력구간에 해당된다. 따라서, 출력구간 동안에는, 선택스위치(SSW)의 출력트랜지스터(TO)가 턴온된다. 그리고, 개폐트랜지스터(TC) 또한 턴온되어, 제 1 구동전압(VDD)이 인버터(INV)에 공급된다. 이에 따라, 데이터의 상태가 반전된 반전데이터가, 인버터(INV)로부터 출력되어 화소(P)에 기입된다.On the other hand, the section having the low voltage corresponds to the output section for outputting the inverted signal from the inverter INV. Therefore, during the output period, the output transistor TO of the selection switch SSW is turned on. The open / close transistor TC is also turned on so that the first driving voltage VDD is supplied to the inverter INV. Accordingly, inverted data in which the state of the data is inverted is output from the inverter INV and written in the pixel P. FIG.

위와 같이, 제어신호가 교대로 하이전압과 로우전압을 갖게 됨에 따라, 화소(P)의 액정셀(LC)에는 반전된 데이터가 교대로 기입되는 동작이 수행된다.As described above, as the control signals alternately have a high voltage and a low voltage, an operation of alternately writing inverted data is performed in the liquid crystal cell LC of the pixel P.

한편, 스틸구동시에도, 데이터의 반전주기에 동기화하여, 공통전압을 스윙할 수 있다. 도 5 및 6을 참조하면, 데이터의 반전주기에 동기화하여, 공통하이전압(VCH)과 공통로우전압(VCL)을 교대로 공통전극에 인가할 수 있다. 도 5 및 6은 본발명의 실시예에 따른 액정표시장치의 스틸모드 구동시의 데이터와 공통전압의 파형을 도시한 도면이다.On the other hand, even in the steel driving, the common voltage can be swinged in synchronization with the data inversion period. 5 and 6, the common high voltage VCH and the common low voltage VCL may be alternately applied to the common electrode in synchronization with the data inversion period. 5 and 6 illustrate waveforms of data and common voltages during still mode driving of a liquid crystal display according to an exemplary embodiment of the present invention.

여기서, 도 5와 6 중 하나는 데이터가 높은계조를 표시하는 경우이며, 나머지 하나는 데이터가 낮은계조를 표시하는 경우에 해당된다. 예를 들어, 도 5의 데이터가 높은 계조를 표시하는 경우, 도 6의 데이터가 낮은 계조를 표시하는 경우라고 가정하자. 그리고, 데이터의 하이전압(VDH)과 로우전압(VDL) 각각은, 공통전압의 하이전압(VCH)과 로우전압(VCL)과 동일하다고 가정하자. Here, one of FIGS. 5 and 6 is a case where the data displays a high gradation, and the other is a case where the data displays a low gradation. For example, suppose that the data of FIG. 5 displays a high gray scale, and the data of FIG. 6 displays a low gray scale. Further, assume that each of the high voltage VDH and the low voltage VDL of the data is the same as the high voltage VCH and the low voltage VCL of the common voltage.

이와 같은 경우에, 도 5를 살펴보면, 데이터가 하이전압(VDH)과 로우전압(VDL)으로 반전하는 파형을 갖게 되고, 이와는 반대로 공통전압은 로우전압(VCL)과 하이전압(VCH)이 반전하는 파형을 갖게 된다. 이와 같이 서로 반대되는 반전파형을 갖게 됨으로써, 화소의 극성은 주기적으로 반전되고, 화소전극과 공통전극 사이의 전압차는 유지된다. 한편, 도 6을 살펴보면, 데이터가 하이전압(VDH)과 로우전압(VDL)으로 반전하는 경우에, 이와 동일하게 공통전압은 하이전압(VCH)과 로우전압(VCL)으로 반전하게 된다. 이와 같은 경우에도, 화소전극과 공통전극 사이의 전압차는 유지된다. In such a case, referring to FIG. 5, the data has a waveform inverting to the high voltage VDH and the low voltage VDL. In contrast, the common voltage is inverted by the low voltage VCL and the high voltage VCH. You will have a waveform. By having the opposite inverted waveforms as described above, the polarities of the pixels are periodically inverted, and the voltage difference between the pixel electrode and the common electrode is maintained. Meanwhile, referring to FIG. 6, when data is inverted to the high voltage VDH and the low voltage VDL, the common voltage is inverted to the high voltage VCH and the low voltage VCL. Even in this case, the voltage difference between the pixel electrode and the common electrode is maintained.

전술한 바와 같이, 본발명의 실시예에서는, 메모리회로(MC)를 구동하기 위해, 데이터배선(DL)을 구동전압(VDD, VSS)을 전달하는 배선으로 사용하게 된다. 또한, 2개의 트랜지스터(T1, T2)로 인버터(INV)를 구성하고, 2개의 트랜지스터(TI, TO)로 선택스위치(SSW)를 구성하고, 하나의 제어배선(CL)이 사용된다. 물론, 개폐트랜지스터(TC)가 메모리회로(MC)에 더욱 포함될 수 있다. 반면, 종래기술에서는, 구동전압을 전달하는 2개의 배선이 별도로 요구되고, 2개의 제어배선이 사용되며, 적어도 6개의 트랜지스터가 사용된다. 이처럼, 본발명의 실시예에서는, 종래에 비해, 적은 수의 구성요소로 MIP방식을 구현할 수 있게 된다. 따라서, 보다 용이하게 MIP방식을 구현할 수 있게 된다. As described above, in the embodiment of the present invention, in order to drive the memory circuit MC, the data wiring DL is used as the wiring for transmitting the driving voltages VDD and VSS. In addition, the inverter INV is composed of two transistors T1 and T2, the selection switch SSW is composed of two transistors TI and TO, and one control wiring CL is used. Of course, the switching transistor TC may be further included in the memory circuit MC. On the other hand, in the prior art, two wirings for transmitting the driving voltage are separately required, two control wirings are used, and at least six transistors are used. Thus, in the embodiment of the present invention, compared to the conventional, it is possible to implement the MIP method with fewer components. Therefore, the MIP method can be implemented more easily.

한편, 본발명의 실시예에 따른 액정표시장치(100)를 구동함에 있어, 스틸모드 구동시, 정상모드 구동시보다, 낮은 구동주파수로 구동할 수 있다. 예를 들면, 공통전압(Vcom)의 스윙주기의 관점에서 볼때, 정상모드보다, 스틸모드에서 공통전압의 스윙주기를 길게 할 수 있다. 이처럼, 스틸모드에서의 구동주파수를 낮추게 되면, 소비전력이 더욱 감소될 수 있는 효과가 있다. Meanwhile, in driving the liquid crystal display device 100 according to the exemplary embodiment of the present invention, the driving mode may be driven at a lower driving frequency than in the normal mode driving. For example, in view of the swing period of the common voltage Vcom, the swing period of the common voltage can be longer in the still mode than in the normal mode. As such, when the driving frequency is lowered in the still mode, power consumption may be further reduced.

한편, 본발명의 실시예에 따른 액정표시장치(100)는, 반투과형 또는 반사형 액정표시장치로서 사용될 수 있다. Meanwhile, the liquid crystal display device 100 according to the embodiment of the present invention may be used as a transflective or reflective liquid crystal display device.

도 7 및 8은 각각, 본발명의 실시예에 따른 반투과형 및 반사형 액정표시장치의 화소를 개략적으로 도시한 도면이다.7 and 8 are diagrams schematically illustrating pixels of a transflective type and a reflective type liquid crystal display device according to an exemplary embodiment of the present invention, respectively.

전술한 바와 같이, 본발명의 실시예에 따른 액정표시장치는, 메모리회로(MC)를 화소에 구성하게 된다. 이에 따라, 액정표시장치가 투과형으로 사용되는 경우에는, 메모리회로(MC)가 투과영역의 일부를 가리게 되어 개구율이 저하된다. 이를 개선하기 위해, 본발명의 실시에에 따른 액정표시장치를, 반투과형 또는 반사형 액정표시장치로 사용할 수 있다.As described above, the liquid crystal display device according to the embodiment of the present invention configures the memory circuit MC in the pixel. As a result, when the liquid crystal display device is used as a transmission type, the memory circuit MC covers a part of the transmission area and the aperture ratio is lowered. In order to improve this, the liquid crystal display device according to the embodiment of the present invention can be used as a transflective or reflective liquid crystal display device.

도 7을 참조하면, 반투과형 액정표시장치의 화소(P)에는, 반사전극(RE)과 투과전극(TE)으로 구성된 화소전극(PE)이 형성되어 있다. 그리고, 메모리회로(MC)는, 반사전극(RE) 하부에 형성하게 된다. 예를 들면, 게이트배선 및 데이터배선과 스위칭트랜지스터와 등이 형성되는 어레이기판과 반사전극(RE) 사이에, 메모리회로(MC)가 형성된다. 이와 같이 메모리회로(MC)를 반사전극(RE) 하부에 형성함에 따라, 메모리회로(MC)는, 투과모드나 반사모드시의 개구율에 별다른 영향을 미치지 못하게 된다. Referring to FIG. 7, the pixel P of the transflective liquid crystal display device includes the reflective electrode RE and the transmissive electrode TE. The memory circuit MC is formed under the reflective electrode RE. For example, the memory circuit MC is formed between the array substrate on which the gate wiring, the data wiring, the switching transistor, and the like are formed and the reflective electrode RE. As the memory circuit MC is formed under the reflective electrode RE in this manner, the memory circuit MC does not significantly affect the aperture ratio in the transmissive mode or the reflective mode.

또한, 도 8을 참조하면, 반사형 액정표시장치의 화소(P)에는, 반사전극(RE)으로 구성된 화소전극(PE)이 형성되어 있다. 그리고, 메모리회로(MC)는, 반사전극(RE) 하부에 형성하게 된다. 이에 따라, 메모리회로(MC)는, 반사형 액정표시장치의 개구율에 별다른 영향을 미치지 못하게 된다.Referring to FIG. 8, the pixel electrode PE formed of the reflective electrode RE is formed in the pixel P of the reflective liquid crystal display device. The memory circuit MC is formed under the reflective electrode RE. As a result, the memory circuit MC has no influence on the aperture ratio of the reflective liquid crystal display device.

전술한 본 발명의 실시예는 본 발명의 일예로서, 본 발명의 정신에 포함되는 범위 내에서 자유로운 변형이 가능하다. 따라서, 본 발명은, 첨부된 특허청구범위 및 이와 등가되는 범위 내에서의 본 발명의 변형을 포함한다.Embodiment of the present invention described above is an example of the present invention, it is possible to change freely within the scope included in the spirit of the present invention. Accordingly, the invention includes modifications of the invention within the scope of the appended claims and their equivalents.

도 1은 종래의 액정표시장치의 화소를 도시한 회로도.1 is a circuit diagram showing a pixel of a conventional liquid crystal display device.

도 2는 본발명의 실시예에 따른 액정표시장치를 개략적으로 도시한 도면.2 is a schematic view of a liquid crystal display device according to an embodiment of the present invention;

도 3은 본발명의 실시예에 따른 액정표시장치의 화소와 저전력구동회로를 도시한 회로도.3 is a circuit diagram illustrating a pixel and a low power driving circuit of a liquid crystal display according to an embodiment of the present invention.

도 4는 본발명의 실시예에 따른 액정표시장치를 구동하기 위한 제어신호와 전원제어신호의 파형을 도시한 도면.4 is a diagram illustrating waveforms of a control signal and a power supply control signal for driving a liquid crystal display according to an exemplary embodiment of the present invention.

도 5 및 6은 본발명의 실시예에 따른 액정표시장치의 스틸모드 구동시의 데이터와 공통전압의 파형을 도시한 도면.5 and 6 illustrate waveforms of data and common voltages during still mode driving of a liquid crystal display according to an exemplary embodiment of the present invention.

도 7 및 8은 각각, 본발명의 실시예에 따른 반투과형 및 반사형 액정표시장치의 화소를 개략적으로 도시한 도면.7 and 8 schematically show pixels of the transflective and reflective liquid crystal display according to the embodiment of the present invention, respectively.

< 도면의 주요부분에 대한 부호의 설명 >Description of the Related Art

320 : 데이터구동회로 500 : 저전력구동회로320: data driver circuit 500: low power driver circuit

MC : 메모리회로MC: memory circuit

INV : 인터버INV: Interver

SSW : 선택스위치SSW: Selection switch

SW : 개폐스위치SW: Switch

TP1, TP2 : 제 1 및 2 전원트랜지스터TP1, TP2: first and second power transistors

Claims (12)

게이트배선과, 상기 게이트배선과 교차하며 서로 이웃하는 제 1 및 2 데이터배선과;First and second data wires intersecting with the gate wires and adjacent to each other; 상기 제 1 및 2 데이터배선 사이에 위치하며, 상기 제 1 데이터배선 및 게이트배선과 연결된 스위칭트랜지스터를 포함하는 제 1 화소와;A first pixel positioned between the first and second data lines, the first pixel including a switching transistor connected to the first data line and the gate line; 상기 제 1 화소에 구성되며, 상기 스위칭트랜지스터와 연결되고, 화소전극과 공통전극을 포함하는 액정셀과;A liquid crystal cell configured in the first pixel and connected to the switching transistor, the liquid crystal cell including a pixel electrode and a common electrode; 상기 제 1 화소에 구성되며, 상기 제 1 및 2 데이터배선과 연결되는 제 1 및 2 전원입력단자를 포함하는 인터버와;An inverter configured on the first pixel and including first and second power input terminals connected to the first and second data lines; 상기 화소전극과 상기 인버터의 입력단자 사이와, 상기 화소전극과 상기 인버터의 출력단자 사이를 선택적으로 연결하는 선택스위치와;A selection switch for selectively connecting between the pixel electrode and the input terminal of the inverter and between the pixel electrode and the output terminal of the inverter; 상기 제 1 및 2 데이터배선 각각에 제 1 및 2 구동전압을 인가하는 저전력구동회로와;A low power driver circuit for applying first and second driving voltages to the first and second data lines, respectively; 상기 제 1 및 2 데이터배선 각각에 데이터를 출력하는 데이터구동회로와;A data driver circuit for outputting data to each of the first and second data lines; 상기 게이트배선에 게이트전압을 출력하는 게이트구동회로A gate driving circuit outputting a gate voltage to the gate wiring 를 포함하는 액정표시장치.Liquid crystal display comprising a. 제 1 항에 있어서,The method of claim 1, 상기 인버터는, 서로 직렬연결된 제 1 및 2 트랜지스터를 포함하고, The inverter includes first and second transistors connected in series with each other, 상기 제 1 및 2 트랜지스터는, N타입과 P타입 중 서로 다른 타입의 트랜지스터이며,The first and second transistors are transistors of different types of N type and P type, 상기 제 1 및 2 트랜지스터 각각은, 제 1 및 2 데이터배선과 연결되는Each of the first and second transistors is connected to the first and second data lines. 액정표시장치.LCD display device. 제 1 항에 있어서,The method of claim 1, 상기 선택스위치는, 서로 병렬연결된 입력트랜지스터 및 출력트랜지스터를 포함하고,The selection switch includes an input transistor and an output transistor connected in parallel with each other, 상기 입력트랜지스터 및 출력트랜지스터는, N타입과 P타입 중 서로 다른 타입의 트랜지스터이며,The input transistor and the output transistor are transistors of different types of N type and P type, 상기 입력트랜지스터 및 출력트랜지스터의 게이트단자는, 제어배선에 공통적으로 연결된Gate terminals of the input transistor and the output transistor are commonly connected to the control wiring. 액정표시장치.LCD display device. 제 3 항에 있어서,The method of claim 3, wherein 상기 화소에 구성되며, 상기 제 1 전원입력단자 및 제 1 데이터배선 사이와 상기 제 2 전원입력단자 및 제 2 데이터배선 사이 중 적어도 하나에 연결되는 개폐 트랜지스터를 더욱 포함하고,And an open / close transistor configured in the pixel and connected to at least one of the first power input terminal and the first data line and between the second power input terminal and the second data line, 상기 개폐트랜지스터는, 상기 출력트랜지스터와 동일한 타입의 트랜지스터이고, 상기 제어배선에 연결된The open / close transistor is a transistor of the same type as the output transistor and is connected to the control wiring. 액정표시장치.LCD display device. 제 1 항에 있어서,The method of claim 1, 상기 저전력구동회로는, 상기 제 1 및 2 데이터배선과 각각 연결되는 제 1 및 2 전원트랜지스터를 포함하는 액정표시장치.The low power driver circuit includes first and second power transistors connected to the first and second data lines, respectively. 제 2 항에 있어서,The method of claim 2, 상기 제 1 화소를 사이에 두고 양측에 위치하며, 상기 게이트배선과 연결되는 제 2 및 3 화소와;Second and third pixels positioned at both sides with the first pixel interposed therebetween and connected to the gate line; 상기 제 1 데이터배선과 이웃하며, 상기 제 2 데이터배선의 반대편에 위치하는 제 3 데이터배선을 더욱 포함하고,And a third data line adjacent to the first data line and positioned opposite to the second data line. 상기 제 2 및 3 화소의 스위칭트랜지스터 각각은, 상기 제 2 및 3 데이터배선과 연결되고,Each of the switching transistors of the second and third pixels is connected to the second and third data lines, 상기 제 1 및 2 화소의 인버터는 상기 제 2 데이터배선을 공유하고,The inverters of the first and second pixels share the second data line, 상기 제 1 및 3 화소의 인버터는 상기 제 1 데이터배선을 공유하는 The inverters of the first and third pixels share the first data line. 액정표시장치.LCD display device. 프리스틸모드 동안에, 게이트배선 및 제 1 데이터배선과 연결된 화소의 스위칭트랜지스터를 턴온시켜, 상기 화소에 데이터를 기입하는 단계와;During the pre-still mode, turning on a switching transistor of a pixel connected to the gate line and the first data line to write data to the pixel; 스틸모드 동안에, 상기 스위칭트랜지스터를 턴오프시키고, 상기 데이터의 전압을 반전하여 상기 화소의 화소전극에 인가하는 단계를 포함하고,During the still mode, turning off the switching transistor, inverting the voltage of the data and applying the voltage to the pixel electrode of the pixel; 상기 스틸모드 동안에, 상기 데이터의 전압를 주기적으로 반전하여 상기 화소전극에 인가하는 단계는,During the still mode, the step of periodically inverting the voltage of the data and applying it to the pixel electrode, 상기 화소의 인버터에, 상기 제 1 데이터배선을 통해 제 1 구동전압을 인가하고, 상기 제 1 데이터배선과 이웃하는 제 2 데이터배선을 통해 제 2 구동전압을 인가하는 단계와;Applying a first driving voltage to the inverter of the pixel through the first data line and applying a second driving voltage through a second data line neighboring the first data line; 입력시간 동안에 상기 인버터의 입력단자와 상기 화소의 화소전극을 연결하여, 상기 화소전극에 인가된 데이터를 상기 인버터에 입력하는 단계와;Connecting the input terminal of the inverter and the pixel electrode of the pixel during an input time to input data applied to the pixel electrode to the inverter; 출력시간 동안에 상기 인버터의 출력단자와 상기 화소의 화소전극을 연결하여, 상기 인버터를 통해 전압이 반전된 상기 데이터를 상기 화소전극에 출력하는 단계를 포함하고,Connecting the output terminal of the inverter to the pixel electrode of the pixel during an output time, and outputting the data whose voltage is reversed through the inverter to the pixel electrode; 상기 데이터의 전압반전은, 데이터하이전압과 데이터로우전압 사이의 전압반전인The voltage inversion of the data is a voltage inversion between the data high voltage and the data low voltage. 액정표시장치 구동방법.Liquid crystal display driving method. 제 7 항에 있어서,The method of claim 7, wherein 상기 데이터의 전압반전에 동기화하여, 상기 화소의 공통전극에 인가되는 공통전압을 반전시키고,In synchronization with the voltage inversion of the data, the common voltage applied to the common electrode of the pixel is inverted, 상기 공통전압의 반전은, 공통하이전압과 공통로우전압 사이의 반전인The inversion of the common voltage is an inversion between the common high voltage and the common low voltage. 액정표시장치 구동방법.Liquid crystal display driving method. 제 8 항에 있어서,The method of claim 8, 상기 제 1 및 2 구동전압 각각은, 상기 데이터하이전압과 데이터로우전압인Each of the first and second driving voltages is the data high voltage and the data low voltage. 액정표시장치 구동방법.Liquid crystal display driving method. 제 7 항에 있어서,The method of claim 7, wherein 상기 프리스틸모드에서 상기 화소에 기입되는 데이터는, N-비트의 디지털 데이터신호 중 최상위비트 신호에 대응되는Data written to the pixel in the prestill mode corresponds to the most significant bit signal of the N-bit digital data signals. 액정표시장치 구동방법.Liquid crystal display driving method. 제 7 항에 있어서,The method of claim 7, wherein 상기 제 1 및 2 데이터배선은 중 적어도 하나는, 상기 입력시간 동안 상기 인버터와 전기적으로 단선되는 At least one of the first and second data lines may be electrically disconnected from the inverter during the input time. 액정표시장치 구동방법.Liquid crystal display driving method. 제 7 항에 있어서,The method of claim 7, wherein 정상모드 동안에, 상기 제 1 및 2 데이터배선 각각에 데이터를 출력하고 상기 게이트배선에 게이트신호를 출력하는 단계를 더욱 포함하고,Outputting data on each of the first and second data lines and a gate signal on the gate line during the normal mode; 상기 스틸모드의 구동주파수는, 상기 정상모드의 구동주파수보다 낮은The driving frequency of the still mode is lower than the driving frequency of the normal mode. 액정표시장치 구동방법.Liquid crystal display driving method.
KR1020090091218A 2009-09-25 2009-09-25 Liquid crystal display device and method of driving the same KR20110033647A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090091218A KR20110033647A (en) 2009-09-25 2009-09-25 Liquid crystal display device and method of driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090091218A KR20110033647A (en) 2009-09-25 2009-09-25 Liquid crystal display device and method of driving the same

Publications (1)

Publication Number Publication Date
KR20110033647A true KR20110033647A (en) 2011-03-31

Family

ID=43938023

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090091218A KR20110033647A (en) 2009-09-25 2009-09-25 Liquid crystal display device and method of driving the same

Country Status (1)

Country Link
KR (1) KR20110033647A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103854587A (en) * 2014-02-21 2014-06-11 北京大学深圳研究生院 Gate driving circuit, gate driving circuit unit and displayer
US9159292B2 (en) 2013-08-07 2015-10-13 Samsung Display Co., Ltd. Display panel and display apparatus having the same
CN115457913A (en) * 2022-09-29 2022-12-09 惠科股份有限公司 Display panel and display device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9159292B2 (en) 2013-08-07 2015-10-13 Samsung Display Co., Ltd. Display panel and display apparatus having the same
CN103854587A (en) * 2014-02-21 2014-06-11 北京大学深圳研究生院 Gate driving circuit, gate driving circuit unit and displayer
CN115457913A (en) * 2022-09-29 2022-12-09 惠科股份有限公司 Display panel and display device
CN115457913B (en) * 2022-09-29 2024-05-03 惠科股份有限公司 Display panel and display device

Similar Documents

Publication Publication Date Title
US9940887B2 (en) Liquid crystal display device, method of driving liquid crystal display device, and electronic apparatus
JP5063752B2 (en) Display pixel driving method for portable information device and display device for portable information device
US8896591B2 (en) Pixel circuit
KR101343969B1 (en) Driving liquid crystal displays
US8339531B2 (en) Display device
US7825886B2 (en) Liquid crystal display device driven with a small number of data lines
US8378945B2 (en) Liquid crystal display device
US9368056B2 (en) Display device
JP5865134B2 (en) Liquid crystal display device, driving method of liquid crystal display device, and electronic apparatus
JP2004309669A (en) Active matrix type display device and its driving method
KR20050087122A (en) Liquid crystal display
JP2013186294A (en) Display device and electronic apparatus
KR20060080778A (en) Method of driving for display device and display device for performing the same
KR20090005966A (en) Electro-optical device, driving circuit, and electronic apparatus
US20050046620A1 (en) Thin film transistor LCD structure and driving method thereof
US10685612B2 (en) Liquid crystal display device and liquid crystal display method
KR20110033647A (en) Liquid crystal display device and method of driving the same
US11430403B2 (en) Display device
TWI399605B (en) Active matrix liquid crystal display panel
KR20060064295A (en) Liquid crystal display device and method for driving the same
KR20070059728A (en) Liquid crystal display and method of driving the same
KR20110071274A (en) Liquid crystal display device and method of driving the same
JP2006195483A (en) Liquid crystal electrooptical device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination