KR20110032466A - 포토리소그래피 공정만을 이용한 나노 물질의 선택적 조립 방법 및 이를 이용한 나노구조 다중채널 fet 소자 제조 방법 - Google Patents

포토리소그래피 공정만을 이용한 나노 물질의 선택적 조립 방법 및 이를 이용한 나노구조 다중채널 fet 소자 제조 방법 Download PDF

Info

Publication number
KR20110032466A
KR20110032466A KR1020090089968A KR20090089968A KR20110032466A KR 20110032466 A KR20110032466 A KR 20110032466A KR 1020090089968 A KR1020090089968 A KR 1020090089968A KR 20090089968 A KR20090089968 A KR 20090089968A KR 20110032466 A KR20110032466 A KR 20110032466A
Authority
KR
South Korea
Prior art keywords
nanomaterials
photoresist pattern
sio
oxide film
adsorbed
Prior art date
Application number
KR1020090089968A
Other languages
English (en)
Inventor
변영태
김선호
이석
전영민
김신근
김경헌
김수현
Original Assignee
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원 filed Critical 한국과학기술연구원
Priority to KR1020090089968A priority Critical patent/KR20110032466A/ko
Publication of KR20110032466A publication Critical patent/KR20110032466A/ko

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16Coating processes; Apparatus therefor
    • G03F7/162Coating on a rotating support, e.g. using a whirler or a spinner
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/42Stripping or agents therefor
    • G03F7/422Stripping or agents therefor using liquids only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 포토리소그래피(photolithography) 공정만을 이용하여 나노 물질(nanotube, nanowire)을 기판에 선택적으로 흡착 시키는 공정 방법 및 대량생산이 가능한 다중채널 FET 소자 제조방법에 관한 것이다.
본 발명에서는 실리콘 기판위에 산화막(SiO2)을 형성시키는 단계와; 포토리소그래피 공정으로 산화막 위에 임의의 PR 패턴을 제작하는 단계와; 용액공정으로 상기 시료 표면에 나노물질을 흡착시키는 단계와; 나노물질이 흡착된 시료표면의 포토레지스트 패턴을 제거하는 단계와; 선택적으로 패턴된 나노물질의 배열을 이용하여 다중채널 FET 소자를 제조하는 반도체 공정 단계를 포함하는 것을 특징으로 하는 선택적인 나노튜브 패턴 제작과 나노튜브 다중채널 FET 소자를 제조하는 방법이 제시된다.
포토리소그래피, 나노물질, FET

Description

포토리소그래피 공정만을 이용한 나노 물질의 선택적 조립 방법 및 이를 이용한 나노구조 다중채널 FET 소자 제조 방법{Selective assembled method of nano-materials by using only photolithography and fabrication method of nano-structure multichannel FET devices using thereof}
본 발명은 기존의 SAM 폴리머(Octadecyltrichlorosilane; OTS)를 이용한 나노구조 물질의 자기조립 공정에서 발생하는 문제를 해결한 포토리소그래피(photolithography) 공정만으로 나노 물질(nanotube, nanowire)을 기판에 선택적으로 흡착 시키는 방법과 대량생산이 가능한 다중채널 FET 소자 제조방법에 관한 것이다.
나노물질 중 단일벽 카본 나노튜브(single-walled carborn nanotube; 이하 "SWNT"라 칭함)의 가장 흥미있는 전기특성은 단결정 Si의 전자 이동도(electron mobilty) 보다 더 큰 상온 전자 이동도이다. 이 특성 때문에 SWNT는 FET 소자에 응용 가능성이 크고, 체적대비 표면적이 크기 때문에 화학 센서와 바이오센서로 응용성이 매우 크다. 그러나 현재 SWNT 소자의 상용화를 막고 있는 중요한 장애물은 SWNT가 특정위치에서 특정방향으로 배열된 구조를 제조하는 대량 조립기술의 부재 이다. 또한 소자기판을 고온공정에 노출하지 않고 TFT(thin film transistor)나 FET(field emission transistor)를 다양한 기판 물질 위에 제작하기 위해서는 기존의 CVD 성장방법 대신에 성장된 SWNT를 기판위에 흡착시키는 용액공정 기술이 성숙되어야 한다.
상기 문제점을 해결하기 위해 임의 방향(random)의 SWNT 네트워크를 채널로 이용하는 FET 소자가 아래 문헌 1에 개시된 바와 같이 연구되었다.
<문헌 1>
E. S. Snow, J. P. Novak, P. M. Campbell, and D. Park, "Random networks of carbon nanotubes as an electronic material," Appl. Phys. Lett., Vol.82, No. 13, pp. 2145(2003).
상기 임의 방향(random)의 SWNT 네트워크를 채널로 이용하는 FET 소자 제조 방법은 다음과 같다. 먼저 Si 웨이퍼위에 성장된 250 nm 두께의 열산화막(thermal oxide) 위에 SWNT가 성장되고 소스-드레인 전극이 포토리소그래피와 lift-off 방법으로 제작되었다. 그리고 SWNT 네트워크 FET 소자를 만들기 위해 소스-드레인 전극사이의 소자영역이 포토레지스트(photoresist; PR)로 덮이고, 이 영역 밖의 SWNT는 CO2 스노우 젯(snow jet)를 이용하여 제거되었다. 마지막으로 포토레지스트가 제거되고 소자가 측정되었다. 여기서 SWNT는 700℃에서 성장되므로 저온공정이 아니다.
한편 최근에 나노물질 패턴을 대면적으로 만들기 위해 포토리소그래피와 탄소나노튜브의 자기조립 방법을 이용하여 선폭이 3-4 μm인 나노물질의 조립패턴이 아래 문헌 2에서 보고되었다.
<문헌 2>
M. Lee, J. Im, B. Y. Lee, S. Myung, J. Kang, L. Huang, Y.-K. Kwon & S. Hong, “Linker-free directed assembly of high-performance integrated devices based on nanotubes and nanowires” Nanotechnology, Vol.1, p.66 (2006).
상기 방법에서는 포토리소그래피를 이용하여 열산화막이 있는 Si 기판위에 포토레지스트 패턴을 만든다. 그리고 이 시료는 무수 헥산(anhydrous hexane) 용액에 담그어짐으로써 수분이 제거된 후, OTS 용액에 담그어지면 포토레지스트 패턴이 없는 영역에 OTS SAM 층이 선택적으로 형성된다. 마지막으로 포토레지스트가 아세톤으로 제거되면 양질(high-quality)의 OTS SAM 층이 만들어 진다. 이 제조공정은 저온 공정이고 기존의 반도체 공정을 이용하므로 대량 생산이 가능하다. 그러나 용액 공정에서 사용되는 OTS는 불안정하여 박막형성시 신뢰성이 떨어지는 단점이 있다. 그 결과 OTS 용액은 자기조립을 할 때마다 새로 준비되어야 하고, 특정 온도와 습도가 유지되는 조건에서 OTS 박막을 흡착시킨 후 폐기를 해야 한다. 따라서 OTS 공정 조건이 매우 까다롭고, OTS 용액이 한번만 사용되기 때문에 비용측면에서 불리하고, OTS는 수분과 반응하여 폭발되기 때문에 무수 헥산에 희석하여 사용한 후 폐기업체를 이용하여 폐기시켜야 하는 문제점을 안고 있다. 따라서 저비용과 대면적으로 나노센서를 대량생산하기 위해서는 상기 문제점이 해결되어야 한다.
또한, 기존의 나노구조 물질을 특정 영역에 선택적으로 패터닝을 함으로서 나노튜브/나노선 전자소자를 제작하는 공정기술이 상기 <문헌 2>에 개시되어 있다.
도 1은 나노구조 물질중 하나인 SWNT가 폴리머 SAM(self-assembled monolayer)을 이용하여 기판에 선택적으로 흡착되는 기존의 자기조립(self-assembly) 공정의 일예를 도시한 것이다. SAM 패턴을 만들기 위해서는 도 1에서와 같이 포토리소그래피 공정을 이용하여 포토레지스트(photoresist; PR) 패턴이 형성된 후에 OTS(octadecyltrichlorosilane)와 무수헥산(anhydrous hexane)이 1:500의 비율로 섞인 용액속에 기판이 일정시간 담그어진 후 꺼내지면 기판의 표면에 OTS SAM 막이 형성된다. 다음은 남아있는 포토레지스트가 아세톤으로 제거되면 원하는 패턴으로 OTS SAM 막이 기판의 표면에 형성된다.
상기 방법 의외도 dip-pen nanolithography(DPN)(아래 <문헌 3> 참조), microcontact printing(μCP)(아래 <문헌 4> 참조) 등과 같은 방법으로 OTS SAM의 패턴형성이 가능하다.
<문헌 3>
D. C. Coffey, D. S. Ginger, J. Am . Chem . Soc ., 127, 4564(2005).
<문헌 4>
Y. J. Chang, B. H. Kang, G. T. Kim, S. J. Park, J. S. Ha, Appl . Phys . Lett., 84, 5392(2004).
생성된 OTS SAM 박막은 기판의 표면을 중성으로 바꾸기 때문에 나노구조 물질이 기판의 표면에 흡착되지 않게 하며, 포토레지스트가 제거된 부분은 기판의 표면이 노출되기 때문에 나노구조 물질이 흡착되는 영역이 된다. 제거된 포토레지스트의 잔유물이 기판의 표면에 남게 되면 나노구조 물질이 흡착되지 않기 때문에 OTS SAM 박막이 손상되지 않게 포토레지스트 패턴이 기판의 표면에서 제거되어야 한다. 이 시료가 디클로로벤젠(C6H4Cl2)에 SWNT가 분산된 용액에 수십초 동안 담그어 지면 SWNT가 기판의 노출된 부분에 흡착되고 나머지 중성의 OTS SAM 부분에는 흡착되지 않으므로 SWNT 패턴이 조립된다.
기판과 SWNT간의 흡착은 일반적으로 알려진 반데르발스(Van der Waals) 힘에 의해서 이루어진다. 기존의 공정은 OTS SAM 박막 특성에 따라 공정의 성패가 많은 영향을 받기 때문에 양질의 OTS SAM 박막을 제조하는 기술이 매우 중요하다. 특히, OTS는 공정온도와 공정습도에 많은 영향을 받기 때문에 일관성있는 공정 환경이 유지되어야 하고, 무수핵산에 섞인 OTS 용액의 상태가 일정하게 유지되기 위해서 공정을 할 때마다 OTS 용액이 새로 준비되어야 한다. 이와 같은 문제를 해결하기 위해서는 공정조건(온도, 습도, SAM 용액 등)이 복잡한 OTS 용액을 사용하지 않고 CNT의 패턴이 제조될 수 있는 새로운 공정이 개발되어야 한다.
따라서, 기존의 OTS SAM을 이용한 나노구조 물질의 자기조립 공정에서 발생하는 문제를 해결하기위해서 포토리소그래피(photolithography) 공정만으로 나노 물질(nanotube, nanowire)을 기판에 선택적으로 흡착시키는 방법과 대량생산이 가능한 다중채널 FET 소자 제조방법에 관한 발명이 요망된다.
본 발명은 상기 종래기술의 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 기존의 SAM 폴리머(OTS)를 이용한 나노구조 물질의 자기조립 공정에서 발생하는 문제를 해결하기 위해 포토리소그래피(photolithography) 공정만으로 나노 물질(nanotube, nanowire)을 기판에 선택적으로 흡착시키는 방법을 제공하는데 있다.
본 발명의 다른 목적은 상기 포토리소그래피(photolithography) 공정만으로 나노 물질(nanotube, nanowire)을 기판에 선택적으로 흡착시키는 방법을 이용하여 대량생산이 가능한 다중채널 FET 소자의 제조방법, 이를 이용한 화학센서 및 바이오센서의 제작 방법을 제공하는데 있다.
상기 본 발명의 목적을 달성하기 위한 기술적 해결 수단으로서, 본 발명의 제1 관점은, 실리콘 기판위에 산화막(SiO2)을 형성시키는 단계와; 포토리소그래피 공정으로 산화막 위에 임의의 포토레지스트 패턴을 제작하는 단계와; 용액공정으로 상기 시료 표면에 나노물질을 흡착시키는 단계와; 나노물질이 흡착된 시료표면의 포토레지스트 패턴을 제거하는 단계와; 선택적으로 패턴된 나노물질의 배열을 제조하는 방법이 제시된다.
본 발명의 제2 관점은, 상기 제조 방법으로 제조된 선택적으로 패턴된 나노물질의 배열을 이용하여 다중채널 FET 소자를 제조하는 반도체 공정 단계를 포함하 는 나노튜브 다중채널 FET 소자를 제조하는 방법, 이를 이용한 화학센서 및 바이오센서의 제조방법이 제시된다.
수분과 반응하여 폭발하는 성질을 갖는 OTS는 비록 무수헥산에 혼합하여 자기조립 공정에 이용할 수 있지만 공정조건이 매우 까다롭고 이로 인해 수율이 안정적으로 확보되지 않기 때문에 실험실 수준의 연구에서 사용될 수 있다. 그러나 반도체 공정으로 대량생산을 할 경우에는 적합하지 않기 때문에 OTS 공정을 사용하지 않는 안정적인 공정이 필요하다.
상술한 본 발명에 의하면 OTS SAM 층이 신뢰성 있게 제조되도록 실험실의 온도와 습도를 조절하는 조건을 찾는 대신에 OTS 층을 이용하지 않고 포토레지스트 패턴만을 이용하여 단일벽 나노튜브(SWNT)의 패턴을 원하는 위치에 제조할 수 있다.
또한, 상기 본 발명의 방법은 OTS 공정단계가 제거되었기 때문에 공정단계가 감소되고, 잘 확립된 반도체 공정만을 이용하기 때문에 저비용 공정이고, 수율이 향상되고 대량생산이 가능하다.
본 발명은 포토리소그래피와 용액공정으로 나노튜브/나노선 배열을 선택적으로 제조할 수 있는 저비용, 고효율, 대면적 공정기술과 이를 이용한 나노튜브/나노선 다중채널 FET 소자의 제조 방법에 의하면,
첫째, 용액공정으로 나노구조 물질이 선택적으로 흡착되는 공정단계가 크게 단순화 된다. 기존의 폴리머 SAM을 이용하는 경우 SAM의 생성 및 패턴을 만들기 위 한 공정이 필요하지만 본 발명은 포토리소그래피와 용액공정 만으로 나노물질을 기판에 바로 흡착시켜 공정단계가 줄어든다.
둘째, 반도체 소자의 제작을 위해서는 포토리소그래피 공정에 필요한 장비가 요구되지만, 본 발명의 공정은 추가적인 설비 및 재료 없이 나노구조 소자를 쉽게 제작할 수 있는 방법을 제공한다. 그러므로 소자의 제작을 위한 초기 설치비용이 크게 감소되고, 기존의 반도체 제조시설이 갖추어진 기업체나 연구소에서 본 발명의 공정을 이용하여 나노물질로 구성된 소자를 쉽게 제작할 수 있다.
셋째, SAM을 이용하는 기존의 공정에서 사용되는 폴리머 물질은 수분 등의 외부환경에 매우 취약하기 때문에 폴리머 용액의 관리상태 및 공정 환경이 SAM의 형성에 많은 영향을 준다. 본 발명에서 사용되는 포토레지스트는 안정적인 물질로 외부의 환경에 둔감하고, 산 종류나 플라즈마에 비교적 강한 물질로 잘 알려져 있으며, 현재 반도체 공정에서 주로 사용되므로 본 발명의 공정으로 제작된 소자의 수율이 향상되고, 추가적인 공정 환경을 구축할 필요가 없는 유리한 효과가 있다.
이하 본 발명의 실시 예를 첨부한 도면을 참조하면서 상세히 설명하기로 한다.
도 2는 본 발명의 실시예로서, 본 발명에 의해 나노물질의 패턴을 제조하는 공정을 설명하기 위한 것이다. 도 2에 도시한 바와 같이, 먼저 유전체 박막이 증착된 기판을 준비하는 단계(S100)와, 상기 기판상에 포토리소그래피 공정으로 나노구조 물질이 흡착될 부분이 노출되도록 포토리소그래피 공정을 수행하여 포토레지스 트 패턴을 형성하는 단계(S110)와, 상기 포토레지스트 패턴이 형성된 기판을 디클로로벤젠에 SWNT가 분산된 용액에 일정시간(수십초)동안 담가서 상기 포토레지스트 표면과 SiO2 표면에 SWNT를 흡착시키는 단계(S120)와, 아세톤이나 포토레지스트 제거용액 (PR remover)을 이용하여 포토레지스트 패턴이 제거되는 단계(S130)를 포함하여 이루어진다.
상기 유전체 박막은 산화막이고, 상기 산화막의 두께는 120nm - 300nm이고, 상기 산화막의 형성은, 1000℃ 이상에서 열확산로를 이용하여 열산화막을 성장시키거나, PECVD나 LPCVD를 이용하여 SiO2 박막을 기판위에 증착시키거나, SOG(silica-on-glass)를 이용하여 스핀코팅을 시키는 것을 포함한다.
또한, 포토리소그래피 공정으로 산화막 위에 임의의 포토레지스트 패턴을 형성하는 단계에서의 상기 포토레지스트의 선폭이 1 μm부터 10 μm까지 변하고, 상기 포토레지스트의 선폭과 선폭사이의 간격(gap)이 같은 것이 특징이다.
또한, 용액공정으로 상기 시료 표면에 나노물질을 흡착시키는 단계에서, 상기 나노물질은 나노튜브 또는 나노선이거나 이들을 모두 포함할 수 있고, 상기 나노물질이 포토레지스트 패턴 영역과 SiO2 영역에 모두 흡착되고, 각 표면의 친수성 정도에 따라 흡착되는 양이 다르고, 그 결과 포토레지스트 패턴 표면보다 SiO2 표면에 더 많은 나노물질이 흡착되도록 구성된다.
또한, 상기 SiO2 박막의 표면 개질을 통하여 흡착되는 나노물질의 양을 조절 할 수 있다.
또한, 상기 나노물질이 흡착된 기판 표면의 포토레지스트 패턴을 제거하는 단계에서, 기판 표면의 포토레지스트 패턴이 아세톤이나 포토레지스트 스트리퍼(PR striper)를 이용하여 제거됨으로서 포토레지스트 패턴이 있던 영역의 나노물질이 제거되어 SiO2 표면이 노출된다.
또한, 길이가 24 μm이고 폭이 1 μm, 2 μm, 4 μm, 6 μm, 8 μm 또는 10 μm인 직사각형 내에 상기 나노물질을 선택적으로 흡착시키는 단계를 포함할 수 있다.
또한, 길이가 24 μm이고 폭이 1 μm, 2 μm, 4 μm, 6 μm, 8 μm 또는 10 μm인 직사각형이 두 줄로 주기적으로 배열된 패턴 내에 상기 나노물질을 선택적으로 흡착시키는 단계를 포함할 수 있다.
상기 공정에 의해, 상기 포토레지스트 표면에 흡착된 SWNT는 떨어지고 기판의 표면에 흡착된 SWNT는 붙어있게 되어 선택적으로 나노구조 물질이 기판 표면에 패턴을 형성하게 된다.
도 3은 상기 본 발명의 선택적으로 나노구조 물질이 기판 표면에 패턴을 형성하게 하는 공정을 이용하여 나노구조 물질의 반도체 FET 소자를 제작하는 방법을 설명하기 위한 흐름도이다. 도 3에 도시한 바와 같이, 본 발명의 나노구조 물질의 반도체 FET 소자를 제작하는 방법은, SiO2 박막이 성장된 실리콘 기판을 준비하는 단계(S200)와, 상기 준비된 기판의 표면에 생성된 유기물을 제거하는 유기 세척단 계(S210)와, 포토레지스트(PR)를 상기 기판의 표면에 도포하는 스핀코팅 단계(S220)와, 상기 포토레지스트가 도포된 기판을 건조하는 단계(S230)와, 마스크 정렬장비(mask aligner)를 이용하여 자외선을 상기 기판에 조사하는 단계(S240)와, 자외선이 조사된 상기 기판을 현상액으로 현상하여 원하는 형태의 포토레지스트 패턴을 형성하는 단계(S250)와, 상기 포토레지스트 패턴이 형성된 기판을 디클로로벤젠에 단일벽 탄소나노튜브가 분산된 용액에 일정 시간 담그는 단계(S260)와, 상기 기판의 표면을 건조시키는 단계(S270)와, 상기 기판의 포토레지스트 패턴을 제거하는 단계(S280)를 포함한다.
상기 포토레지스트 패턴이 형성된 기판을 디클로로벤젠에 단일벽 탄소 나노튜브가 분산된 용액에 일정 시간 담그는 단계(S260)에서, 상기 사용된 단일벽 탄소나노튜브의 직경은 4 ~ 5 nm 이고, 길이가 500 ~ 1500 nm이며, 상기 용액은 디클로로벤젠에 단일벽 탄소나노튜브가 0.02 ~ 0.2 ㎎/㎖ 의 농도로 분산된 용액이다.
또한, 상기 포토레지스트가 도포된 기판을 건조하는 단계(S230)에서는 핫플레이트(hot plate)를 이용하여 85℃에서 20초간 건조(baking)시킨다.
또한, 상기 포토레지스트를 상기 기판의 표면에 도포하는 스핀코팅 단계(S220)에서 사용되는 포토레지스트는 예를 들면, Clariant사의 AZ5206이나 AZ5214 포토레지스트(photoresist; PR)를 사용할 수 있다.
또한, 상기 기판의 표면을 건조시키는 단계(S270)에서는 예를 들면, 질소로 건조시킬 수 있다.
또한, 상기 기판의 포토레지스트 패턴을 제거하는 단계(S280)에서는 예를 들 면, 아세톤 또는 포토레지스트 스트리퍼를 이용하여 상기 포토레지스트 패턴을 제거할 수 있다.
도 4는 단일벽 탄소나노튜브 패턴이 형성되는 과정의 전자현미경 사진이다.
도 4(a)는 SiO2 박막위에 형성된 포토레지스트 패턴이 있는 시료가 SWNT 용액에 수십초 동안 담그어진 후 흡착된 SWNT의 SEM 사진이다. 상기 사진의 배율이 ×10,000인데도 불구하고 SiO2와 포토레지스트의 콘트라스트가 좋지 않아 SWNT가 선명하게 보이지 않는다. 도 4(b)와 (c)는 SiO2 박막과 포토레지스트 패턴위에 흡착된 SWNT의 고배율(×30,000) SEM 사진이다. 상기 SEM 사진으로부터 SiO2와 포토레지스트 표면에 흡착된 SWNT가 선명하게 잘 보임을 확인할 수 있다. 또한 포토레지스트 표면보다 SiO2 표면에 더 많은 SWNT가 흡착되는 것을 알 수 있다. 이것은 SiO2 표면의 접촉각(contact angle)이 포토레지스트 표면의 접촉각보다 작아 친수성에 더 가까운 성질을 갖기 때문이다. 도 4(d)는 도 4(a)의 포토레지스트 패턴이 아세톤으로 제거된 후의 SEM 사진이다. 도 4(a)와 도 4(d)의 SEM 사진의 배율은 모두 ×10,000인데 도 4(d)에서 SWNT가 없는 SiO2 표면 영역과 SWNT가 흡착된 CNT 영역이 선명하게 잘 구분되고 있어 본 발명의 선택적인 CNT 패턴 제조공정은 FET 전자소자나 센서소자를 제작할 때 유용하게 활용될 수다.
도 5는 길이가 24 μm이고 폭이 6 μm인 직사각형이 폭 방향으로 2개와 길이 방향으로 19개가 배열된 SWNT 어레이의 SEM 사진이다. 포토레지스트가 아세톤을 이 용하여 제거된 후의 전자현미경 사진이다. 도 5(a)는 SiO2 박막 위에 선택적으로 흡착된 다중채널 SWNT의 패턴이고, 도 5(b)는 다중채널 중 한 개 채널의 확대된 사진이다. 그리고 도 5(c)는 도 5(b)를 다시 확대한 사진이다. 도 5로부터 원하는 위치에 SWNT가 선택적으로 잘 흡착되어 SWNT 패턴이 잘 제조되는 것을 알 수 있다. 따라서 본 발명의 상기 공정기술은 SWNT 채널을 이용하는 FET 전자소자와 센서소자를 제조하는데 활용된다.
도 6은 도 5에서 제작된 SWNT 패턴을 채널로 이용할 수 있는 다중채널 FET 전자소자의 구조도이다. 드레인 전극이 상하 대칭적으로 2개이다. 따라서 2개의 FET 소자가 제조된 것과 같은 효과를 얻을 수 있기 때문에 FET 전자소자의 생산효율(yield)이 2배로 향상될 수 있는 장점을 갖는다. 도 6은 FET 전자소자의 한 예로서 전극의 폭이 200 μm이고, 채널 폭과 길이가 각각 2 μm와 4 μm이다. 그리고 채널의 수는 채널의 폭과 채널사이의 간격이 같은 경우 50개가 된다. 이와 같이 50개의 채널을 이용하는 이유는 한 채널을 이용할 때 보다 채널의 수가 증가함에 따라 소오스(sourece)-드레인(drain) 전류가 증가되기 때문이다. 따라서 다중채널 FET 소자는 전류의 증폭효과가 얻어지는 장점도 갖게 된다.
본 발명은 대면적과 저비용으로 나노선 배열을 제조할 수 있는 포토리소그래피와 용액공정으로 나노튜브/나노선 배열을 조립하는 기술과 이를 이용한 나노튜브/나노선 다중채널 FET 소자의 제조 수단을 제공한다. 포토리소그래피는 기 존의 실리콘 반도체 산업과 호환성이 있기 때문에 저비용으로 대량생산이 가능한 장점이 있다. 또한 용액공정은 특별한 고가 장비없이 쉽게 대면적으로 공정을 할 수 있기 때문에 공정비가 저렴하다. 따라서 본 발명은 다중채널 FET 소자나 FET 소자를 기반으로 하는 나노튜브 다중채널 FET 어레이 소자 및 상기 소자들과 구동회로가 집적된 SoC (system on chip) 칩을 대량생산 방식으로 제조할 수 있는 수단을 제공하기 때문에 산업상으로 이용가능성이 매우 크다.
도 1은 기존의 폴리머 물질을 이용한 나노구조 물질의 자기 조립공정의 흐름도이다.
도 2는 본 발명의 포토레지스트만을 이용한 나노구조 물질의 조립공정의 흐름도이다.
도 3은 본 발명의 포토레지스트만을 이용한 나노구조 물질의 조립공정을 이용한 다중채널 FET 소자의 제조공정의 흐름도이다.
도 4는 단일벽 탄소 나노튜브 용액에 담근후 SWNT가 조립된 기판의 전자현미경 사진이다.
도 5는 다중채널 FET용 SWNT 어레이의 SEM 사진이다.
도 6은 SWNT 다중채널 FET 소자의 개략적인 구성도이다.

Claims (16)

  1. 실리콘 기판위에 산화막(SiO2)을 형성시키는 단계와;
    포토리소그래피 공정으로 산화막 위에 임의의 포토레지스트 패턴을 형성하는 단계와;
    용액공정으로 상기 포토레지스트 패턴이 형성된 기판 표면에 나노물질을 흡착시키는 단계와;
    나노물질이 흡착된 상기 기판 표면의 포토레지스트 패턴을 제거하는 단계를 포함하는 선택적인 나노물질의 배열을 제조하는 포토리소그래피 방법.
  2. 청구항 1에 있어서,
    실리콘 기판위에 산화막(SiO2)을 형성시키는 단계는,
    상기 산화막의 두께는 120 nm - 300 nm이고,
    상기 산화막의 형성은, 1000 ℃ 이상에서 열확산로를 이용하여 열산화막을 성장시키거나, PECVD나 LPCVD를 이용하여 SiO2 박막을 기판위에 증착시키거나, SOG(silica-on-glass)를 이용하여 스핀코팅을 시키는 것을 포함하는 것을 특징으로 하는 선택적인 나노물질의 배열을 제조하는 포토리소그래피 방법.
  3. 청구항 1에 있어서,
    포토리소그래피 공정으로 산화막 위에 임의의 포토레지스트 패턴을 제작하는 단계에서의 상기 포토레지스트의 선폭이 1 μm부터 10 μm까지 변하고,
    상기 포토레지스트의 선폭과 선폭사이의 간격(gap)이 같은 것을 특징으로 하는 선택적인 나노물질의 배열을 제조하는 포토리소그래피 방법.
  4. 청구항 1에 있어서,
    용액공정으로 상기 시료 표면에 나노물질을 흡착시키는 단계에서,
    상기 나노물질은 나노튜브 또는 나노선, 나노튜브 및 나노선을 포함하고,
    상기 나노물질이 포토레지스트 패턴 영역과 SiO2 영역에 모두 흡착되고, 각 표면의 친수성 정도에 따라 흡착되는 양이 다르고, 그 결과 포토레지스트 패턴 표면보다 SiO2 표면에 더 많은 나노물질이 흡착되는 것을 특징으로 하는 선택적인 나노물질의 배열을 제조하는 포토리소그래피 방법.
  5. 청구항 4에 있어서,
    상기 SiO2 박막의 표면 개질을 통하여 흡착되는 나노물질의 양을 조절하는 것을 특징으로 하는 선택적인 나노물질의 배열을 제조하는 포토리소그래피 방법.
  6. 청구항 1에 있어서,
    상기 나노물질이 흡착된 시료 표면의 포토레지스트 패턴을 제거하는 단계에 서,
    시료 표면의 포토레지스트 패턴이 아세톤이나 포토레지스트 스트리퍼(PR striper)를 이용하여 제거됨으로서 포토레지스트 패턴이 있던 영역의 나노물질이 제거되어 SiO2 표면이 노출되는 것을 특징으로 하는 선택적인 나노물질의 배열을 제조하는 포토리소그래피 방법.
  7. 청구항 6에 있어서,
    길이가 24 μm이고 폭이 1 μm, 2 μm, 4 μm, 6 μm, 8 μm 또는 10 μm인 직사각형 내에 상기 나노물질을 선택적으로 흡착시키는 것을 특징으로 하는 선택적인 나노물질의 배열을 제조하는 포토리소그래피 방법.
  8. 청구항 6에 있어서,
    길이가 24 μm이고 폭이 1 μm, 2 μm, 4 μm, 6 μm, 8 μm 또는 10 μm인 직사각형이 두 줄로 주기적으로 배열된 패턴 내에 상기 나노물질(나노튜브/나노선)을 선택적으로 흡착시키는 것을 특징으로 하는 선택적인 나노물질의 배열을 제조하는 포토리소그래피 방법.
  9. 실리콘 기판위에 산화막(SiO2)을 형성시키는 단계와;
    포토리소그래피 공정으로 산화막 위에 미리 설정된 포토레지스트 패턴을 형 성하는 단계와;
    용액공정으로 상기 포토레지스트 패턴이 형성된 기판 표면에 나노물질을 흡착시키는 단계와;
    나노물질이 흡착된 상기 기판 표면의 포토레지스트 패턴을 제거하는 단계를 포함하는 다중채널 FET 전자소자 제조방법.
  10. 청구항 9에 있어서,
    실리콘 기판위에 산화막(SiO2)을 형성시키는 단계는,
    상기 산화막의 두께는 120 nm - 300 nm이고,
    상기 산화막의 형성은, 1000 ℃ 이상에서 열확산로를 이용하여 열산화막을 성장시키거나, PECVD나 LPCVD를 이용하여 SiO2 박막을 기판위에 증착시키거나, SOG(silica-on-glass)를 이용하여 스핀코팅을 시키는 것을 포함하는 것을 특징으로 하는 다중채널 FET 전자소자 제조방법.
  11. 청구항 9에 있어서,
    포토리소그래피 공정으로 산화막 위에 임의의 포토레지스트 패턴을 제작하는 단계에서의 상기 포토레지스트의 선폭이 1 μm부터 10 μm까지 변하고,
    상기 포토레지스트의 선폭과 선폭사이의 간격(gap)이 같은 것을 특징으로 하는 다중채널 FET 전자소자 제조방법.
  12. 청구항 9에 있어서,
    용액공정으로 상기 시료 표면에 나노물질을 흡착시키는 단계에서,
    상기 나노물질은 나노튜브 또는 나노선, 나노튜브 및 나노선을 포함하고,
    상기 나노물질이 포토레지스트 패턴 영역과 SiO2 영역에 모두 흡착되고, 각 표면의 친수성 정도에 따라 흡착되는 양이 다르고, 그 결과 포토레지스트 패턴 표면보다 SiO2 표면에 더 많은 나노물질이 흡착되는 것을 특징으로 하는 다중채널 FET 전자소자 제조방법.
  13. 청구항 12에 있어서,
    상기 SiO2 박막의 표면 개질을 통하여 흡착되는 나노물질의 양을 조절하는 것을 특징으로 하는 다중채널 FET 전자소자 제조방법.
  14. 청구항 9에 있어서,
    상기 나노물질이 흡착된 시료 표면의 포토레지스트 패턴을 제거하는 단계에서,
    시료 표면의 포토레지스트 패턴이 아세톤이나 포토레지스트 스트리퍼(PR striper)를 이용하여 제거됨으로서 포토레지스트 패턴이 있던 영역의 나노물질이 제거되어 SiO2 표면이 노출되는 것을 특징으로 하는 다중채널 FET 전자소자 제조방 법.
  15. 청구항 14에 있어서,
    길이가 24 μm이고 폭이 1 μm, 2 μm, 4 μm, 6 μm, 8 μm 또는 10 μm인 직사각형 내에 상기 나노물질을 선택적으로 흡착시키는 것을 특징으로 하는 다중채널 FET 전자소자 제조방법.
  16. 청구항 14에 있어서,
    길이가 24 μm이고 폭이 1 μm, 2 μm, 4 μm, 6 μm, 8 μm 또는 10 μm인 직사각형이 두 줄로 주기적으로 배열된 패턴 내에 상기 나노물질(나노튜브/나노선)을 선택적으로 흡착시키는 것을 특징으로 하는 다중채널 FET 전자소자 제조방법.
KR1020090089968A 2009-09-23 2009-09-23 포토리소그래피 공정만을 이용한 나노 물질의 선택적 조립 방법 및 이를 이용한 나노구조 다중채널 fet 소자 제조 방법 KR20110032466A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090089968A KR20110032466A (ko) 2009-09-23 2009-09-23 포토리소그래피 공정만을 이용한 나노 물질의 선택적 조립 방법 및 이를 이용한 나노구조 다중채널 fet 소자 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090089968A KR20110032466A (ko) 2009-09-23 2009-09-23 포토리소그래피 공정만을 이용한 나노 물질의 선택적 조립 방법 및 이를 이용한 나노구조 다중채널 fet 소자 제조 방법

Publications (1)

Publication Number Publication Date
KR20110032466A true KR20110032466A (ko) 2011-03-30

Family

ID=43937210

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090089968A KR20110032466A (ko) 2009-09-23 2009-09-23 포토리소그래피 공정만을 이용한 나노 물질의 선택적 조립 방법 및 이를 이용한 나노구조 다중채널 fet 소자 제조 방법

Country Status (1)

Country Link
KR (1) KR20110032466A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8741745B2 (en) 2011-05-12 2014-06-03 Korea Institute Of Science And Technology Method of controlling amount of adsorbed carbon nanotubes and method of fabricating carbon nanotube device
KR20160080674A (ko) 2014-12-30 2016-07-08 한국과학기술연구원 탄소나노튜브 센서의 제조방법 및 이에 의하여 제조된 탄소나노튜브 센서
US9726788B2 (en) 2013-11-22 2017-08-08 Korea Institute Of Science And Technology Method for fabricating nanoantenna array, nanoantenna array chip and structure for lithography
KR20180000545A (ko) * 2016-06-23 2018-01-03 울산과학기술원 이종 나노와이어 성장 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8741745B2 (en) 2011-05-12 2014-06-03 Korea Institute Of Science And Technology Method of controlling amount of adsorbed carbon nanotubes and method of fabricating carbon nanotube device
US9726788B2 (en) 2013-11-22 2017-08-08 Korea Institute Of Science And Technology Method for fabricating nanoantenna array, nanoantenna array chip and structure for lithography
KR20160080674A (ko) 2014-12-30 2016-07-08 한국과학기술연구원 탄소나노튜브 센서의 제조방법 및 이에 의하여 제조된 탄소나노튜브 센서
KR20180000545A (ko) * 2016-06-23 2018-01-03 울산과학기술원 이종 나노와이어 성장 방법

Similar Documents

Publication Publication Date Title
Xu et al. Recent progress in fabrication techniques of graphene nanoribbons
US8486287B2 (en) Methods for fabrication of positional and compositionally controlled nanostructures on substrate
US7052588B2 (en) Nanotube chemical sensor based on work function of electrodes
Wang et al. Electronically selective chemical functionalization of carbon nanotubes: Correlation between Raman spectral and electrical responses
US20120301953A1 (en) Graphene nanomesh and method of making the same
US20120321785A1 (en) Methods of Making Spatially Aligned Nanotubes and Nanotube Arrays
US20060194058A1 (en) Uniform single walled carbon nanotube network
KR101050142B1 (ko) 나노선 다중채널 fet 소자의 제조방법
JP2006222279A (ja) n型トランジスタ、n型トランジスタセンサ及びn型トランジスタ用チャネルの製造方法
KR101310866B1 (ko) 탄소나노튜브 양을 조절하는 방법 및 이를 이용한 탄소나노튜브 소자 제조방법
KR100992834B1 (ko) 나노선 다중채널 전계효과 트랜지스터 소자의 제조방법
KR20150117945A (ko) 환원 그래핀 산화물 기반 바이오 센서 및 이를 이용한 바이오 물질 검출 방법
US20110268884A1 (en) Formation of nanoscale carbon nanotube electrodes using a self-aligned nanogap mask
KR20110032466A (ko) 포토리소그래피 공정만을 이용한 나노 물질의 선택적 조립 방법 및 이를 이용한 나노구조 다중채널 fet 소자 제조 방법
US20060226550A1 (en) Molybdenum-based electrode with carbon nanotube growth
Sangwan et al. Controlled growth, patterning and placement of carbon nanotube thin films
Li et al. Transfer printing of submicrometer patterns of aligned carbon nanotubes onto functionalized electrodes
KR101644981B1 (ko) 개선된 감도를 갖는 탄소나노튜브 센서의 제조방법
KR101319612B1 (ko) 탄소나노튜브 수평성장방법 및 이를 이용한 전계 효과 트랜지스터
CN108987576B (zh) 碳纳米管复合薄膜的制备方法、碳纳米管tft及其制备方法
Du et al. Aligned arrays of single walled carbon nanotubes for transparent electronics
KR101319613B1 (ko) 탄소나노튜브 수평성장방법 및 이를 이용하여 형성된 수평배선
KR20120079323A (ko) 트랜지스터의 제조방법
TWI498276B (zh) 製作空間上對準的奈米管及奈米管陣列之方法
WO2021197322A1 (en) Method for depositing nanostructures on substrate and nanostructure arrays

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application