KR20110028996A - 화소 회로 및 이를 이용한 유기 발광 표시장치 - Google Patents

화소 회로 및 이를 이용한 유기 발광 표시장치 Download PDF

Info

Publication number
KR20110028996A
KR20110028996A KR1020090086661A KR20090086661A KR20110028996A KR 20110028996 A KR20110028996 A KR 20110028996A KR 1020090086661 A KR1020090086661 A KR 1020090086661A KR 20090086661 A KR20090086661 A KR 20090086661A KR 20110028996 A KR20110028996 A KR 20110028996A
Authority
KR
South Korea
Prior art keywords
nmos transistor
node
light emitting
organic light
emission control
Prior art date
Application number
KR1020090086661A
Other languages
English (en)
Other versions
KR101058107B1 (ko
Inventor
정보용
김금남
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020090086661A priority Critical patent/KR101058107B1/ko
Priority to US12/716,151 priority patent/US8624806B2/en
Publication of KR20110028996A publication Critical patent/KR20110028996A/ko
Application granted granted Critical
Publication of KR101058107B1 publication Critical patent/KR101058107B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 화소 회로 및 이를 이용한 유기 발광 표시장치에 관한 것으로, 유기 발광 다이오드; 데이터 선과 제1주사선에 접속되어 데이터 신호를 제1노드로 공급하기 위한 제4 NMOS 트랜지스터; 상기 제1 노드의 일측 단자에 접속되고, 타측 단자가 제2 노드에 접속되는 스토리지 커패시터; 상기 제1전원과 상기 제2노드 사이에 접속되며 상기 제2노드로 상기 제1전원을 인가하는 제6 NMOS 트랜지스터; 제1전극, 제2전극 및 상기 제2 노드에 접속된 게이트 전극을 구비하며, 상기 제2 노드에 인가되는 전압값에 대응되는 전류를 제1전원으로부터 상기 유기 발광 다이오드를 경유하여 제2전원으로 공급하기 위한 제1 NMOS 트랜지스터; 및 상기 제2 노드와 상기 제1 NMOS 트랜지스터의 제1전극 사이에 접속되어 상기 제1 NMOS 트랜지스터를 다이오드 형태로 접속시키는 제2 NMOS 트랜지스터; 를 구비하는 유기 발광 표시장치의 화소 회로가 개시된다.
화소 회로

Description

화소 회로 및 이를 이용한 유기 발광 표시장치{Organic Light Emitting Display and Pixel Thereof}
본 발명의 한 측면은 화소 회로 및 이를 이용한 유기 발광 표시장치에 관한 것이다.
음극선관 표시장치(CRT)의 단점을 극복한 LCD(liquid crystal display), PDP(Plasma display panel), FED(field emission display) 등 평판 표시장치가 개발되었다. 이와 같은 표시장치들 중에서도 특히 발광효율, 휘도 및 시야각이 뛰어나며 응답속도가 빠른 유기 발광 표시장치(Organic light emitting display)가 차세대 디스플레이로 주목받고 있다.
이러한 유기 발광 표시장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 다이오드(Organic Light Emitting Diode : OLED)를 이용하여 화상을 표시한다. 이러한, 유기 발광 표시장치는 빠른 응답속도를 가짐과 동시에 낮은 소비전력으로 구동되는 장점이 있다.
본 발명의 한 측면은 화소 회로 및 이를 이용한 유기 발광 표시장치에 관한 것으로 보다 상세하게는 초기화 시간을 분리하여 유기 발광 표시장치의 대형화에 따라 발생하는 문제점을 해결하는 화소 회로 및 이를 이용한 유기 발광 표시장치를 제공하는 것이다.
본 발명의 일 측면에 따르면, 유기 발광 다이오드; 데이터 선과 제1주사선에 접속되어 데이터 신호를 제1노드로 공급하기 위한 제4 NMOS 트랜지스터; 상기 제1 노드의 일측 단자에 접속되고, 타측 단자가 제2 노드에 접속되는 스토리지 커패시터; 제1전원과 상기 제2노드 사이에 접속되며 상기 제2노드로 상기 제1전원을 인가하는 제6 NMOS 트랜지스터; 제1전극, 제2전극 및 상기 제2 노드에 접속된 게이트 전극을 구비하며, 상기 제2 노드에 인가되는 전압값에 대응되는 전류를 출력하여 상기 유기 발광 다이오드를 구동하기 위한 제1 NMOS 트랜지스터; 및 상기 제2 노드와 상기 제1 NMOS 트랜지스터의 제1전극 사이에 접속되어 상기 제1 NMOS 트랜지스터를 다이오드 연결시키는 제2 NMOS 트랜지스터; 를 구비하는 유기 발광 표시장치의 화소 회로를 제공한다.
여기서 상기 제1 NMOS 트랜지스터는 상기 제1전극은 드레인 전극이고, 상기 제2전극은 소스 전극이다.
여기서 상기 제1전원과 상기 제1 NMOS 트랜지스터의 상기 제1전극 사이에 접속되며 제1발광 제어선으로부터 제1발광 제어 신호가 공급되면 턴 온되는 제3NMOS 트랜지스터;를 더 구비한다.
여기서 상기 제1노드와 기준 전압 사이에 접속되며, 제2발광 제어선으로부터 제2발광 제어 신호가 공급되면 턴 온되는 제5NMOS 트랜지스터; 를 더 구비한다.
여기서 상기 제1노드와 상기 제1전원 사이에 접속되며, 제2발광 제어선으로부터 제2발광 제어 신호가 공급되면 턴 온되는 제5NMOS 트랜지스터;를 더 구비한다.
여기서 상기 제4NMOS 트랜지스터는 상기 제1주사선으로부터 제1주사신호가 공급될 때 상기 데이터 신호를 상기 제1노드로 전달한다.
여기서 상기 제2NMOS 트랜지스터는 상기 제1주사선으로부터 상기 제1주사신호가 공급될 때 턴 온되어 상기 제1 NMOS 트랜지스터를 다이오드 연결시킨다.
여기서 상기 제6NMOS 트랜지스터는 제2주사선으로부터 제2주사 신호가 공급될 때 턴 온된다.
본 발명의 다른 측면에 따르면 주사 신호들을 공급하는 복수개의 주사선 및 발광 제어신호들을 공급하는 복수개의 발광 제어선을 포함하는 게이트 구동부; 테이터 신호를 공급하는 테이터 선을 포함하는 데이터 구동부; 상기 복수개의 주사선, 상기 복수개의 발광 제어선 및 상기 데이터선과 연결되는 복수개의 화소 회로를 포함하는 화소부; 를 포함하며, 상기 화소 회로는 유기 발광 다이오드와; 데이터 선과 n번째 주사선에 접속되어 상기 n번째 주사선으로부터 주사신호가 공급될 때 데이터 신호를 제1노드로 공급하기 위한 제4 NMOS 트랜지스터; 상기 제1 노드의 일측 단자에 접속되고, 타측 단자가 제2 노드에 접속되는 스토리지 커패시터; 상기 제1전원과 상기 제2노드 사이에 접속되며 상기 제2노드로 상기 제1전원을 인가하는 제6 NMOS 트랜지스터; 제1전극, 제2전극 및 상기 제2 노드에 접속된 게이트 전극을 구비하며, 상기 제2 노드에 인가되는 전압값에 대응되는 전류를 출력하여 상기 유기 발광 다이오드를 구동하기 위한 제1 NMOS 트랜지스터; 상기 제2 노드와 상기 제1 NMOS 트랜지스터의 제1전극 사이에 접속되어 상기 n 번째 주사선으로부터 상기 주사신호가 공급될 때 상기 제1 NMOS 트랜지스터를 다이오드 연결시키는 제2 NMOS 트랜지스터; 및 제1전원과 상기 제1 NMOS 트랜지스터의 제1전극 사이에 접속되며 n번째 발광 제어선으로부터 발광 제어 신호가 공급되면 턴 온되는 제3NMOS 트랜지스터;를 구비하는 유기 발광 표시장치를 제공한다.
여기서 상기 제1 NMOS 트랜지스터는 상기 제1전극은 드레인 전극이고, 상기 제2전극은 소스 전극이다.
여기서 상기 제1노드와 기준 전압 사이에 접속되며, 초기화 구간에 n+1 번째발광 제어선으로부터 발광 제어 신호가 공급되면 턴 온되는 제5NMOS 트랜지스터; 를 더 구비한다.
여기서 상기 제5 NMOS 트랜지스터는 상기 제1노드와 상기 제1전원 사이에 접속되며, 초기화 구간에 n+1 번째발광 제어선으로부터 발광 제어 신호가 공급되면 턴 온되는 제5NMOS 트랜지스터; 를 더 구비한다.
여기서 상기 제6NMOS 트랜지스터는 초기화 구간에 n-1번째 주사선으로부터 주사 신호가 공급될 때 턴 온된다.
여기서 상기 게이트 구동부는 초기화 구간에서 n+1번째 발광 제어선으로부터 공급되는 발광 제어신호와 n-1번째 주사선으로부터 공급되는 주사 신호가 중첩되도록 공급한다.
본 발명의 일 측면에 따르면 화소 회로의 초기화 구간을 분리함으로써 유기 발광 표시장치의 대면적화에 따른 문제를 해결하고, 명암비(C/R, Contrast ratio)을 개선하며 크로스 토크를 개선할 수 있다.
또한 본 발명의 다른 측면에 따르면, 구동 트랜지스터의 문턱 전압이 보상되어 균일한 휘도의 영상을 표시할 수 있다.
이하, 본 발명의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
일반적으로 유기 발광 표시장치는 형광성 유기화합물을 전기적으로 여기시켜 발광시키는 표시 장치로서, 행렬 형태로 배열된 복수개의 유기 발광셀들을 전압 구동 혹은 전류 구동하여 영상을 표현할 수 있도록 되어 있다. 이러한 유기 발광셀들은 다이오드 특성을 가져서 유기 발광 다이오드(OLED)로 불린다.
도 1은 유기 발광 다이오드의 개념도이다.
도면을 참조하면, 유기 발광 다이오드는 애노드(ITO), 유기 박막, 캐소드 전극층(금속)의 구조를 가진다. 유기 박막은 전자와 정곡의 균형을 좋게 하여 발광 효율을 향상시키기 위해 발광층(emitting layer, EML), 전자 수송층(electron transport layer, ETL) 및 정공 수송층(hole transport layer, HTL)을 포함한다. 이외에도 유기 박막은 정공 주입층(Hole Injecting Layer, HIL) 또는 전자 주입층(Electron Injecting Layer, EIL)을 더 포함할 수 있다.
이와 같이 이루어지는 유기 발광셀을 구동하는 방식에는 단순 매트릭스(passive matrix)방식과 박막 트랜지스터(thin film transistor, TFT) 또는 MOSFET를 이용한 능동 구동(active matrix) 방식이 있다. 단순 매트릭스 방식은 양극과 음극을 직교하도록 형성하고 라인을 선택하여 구동하는데 비해, 능동 구동 방식은 박막 트랜지스터를 각 ITO(indum tin oxide) 화소 전극에 연결하고 박막트랜지스터의 게이트에 연결된 커패시터 용량에 의해 유지된 전압에 따라 구동하는 방식이다. 이러한 능동 구동 방식 중에는 커패시터에 전압을 기입하여 유지시키기 위해 인가되는 신호가 전압의 형태인 전압 구동 방식이 있다.
도 2는 전압 구동 방식의 한 측면을 나타낸 화소 회로의 회로도이다.
도 2를 참조하면, 선택주사선(Sn)의 선택신호에 의해 스위칭 트랜지스터(M2)가 턴 온되고, 상기 턴 온에 의해 데이터선(Dm)으로부터의 데이터 전압이 구동 트랜지스터(M1)의 게이트 단에 전달되며, 데이터 전압과 전압원(VDD)의 전위차가 구동 트랜지스터(M1)의 게이트와 소스 사이에 연결된 커패시터(C1)에 저장된다. 상기 전위차에 의해 구동전류(IOLED)가 유기 발광 다이오드(OLED)에 흘러, 유기 발광 다이오드(OLED)가 발광하게 된다. 이 때 인가되는 데이터 전압의 전압 레벨에 따라 소정의 명암 계조 표시가 가능하게 된다.
그러나 이와 같이 복수 개의 화소 회로들의 구동 트랜지스터(M1)들은 문턱 전압이 서로 다르게 형성될 수 있다. 구동 트랜지스터(M1)의 문턱 전압이 다르면, 각 화소 회로들의 구동 트랜지스터(M1)들로부터 출력되는 전류량이 달라져 균일한 화상을 구현할 수 없는 문제가 있다. 이와 같은 구동 트랜지스터(M1)의 문턱 전압 편차는 유기 발광 표시장치가 대면적화 될수록 더욱 심각해 질 수 있으며, 이는 유기 발광 표시장치의 화질 저하를 야기할 수 있다. 따라서 유기 발광 표시장치의 화소 회로는 균일한 화질을 갖기 위해서는 화소 회로 내 구동 트랜지스터의 문턱 전압을 보상해 주어야 한다.
이와 같이 화소 회로 내 트랜지스터의 문턱 전압을 보상하기 위한 다양한 응용 회로가 있는데, 대부분 일정한 기간 동안 초기화와 트랜지스터 문턱 전압의 보상을 동시에 하게 된다. 이런 경우 초기화를 하는 동안 원치 않는 발광이 발생하여 명암비(C/R, Contrast ratio)가 나빠질 수 있다. 또한 유기 발광 표시장치가 대면적화 될수록 초기화 시간에 대한 로드가 커지기 때문에 초기화와 트랜지스터 문턱 전압 보상을 동시에 실시하는 경우 실질적으로 초기화에 필요한 시간이 상대적으로 짧아질 수 있다. 이를 해결하기 위하여 초기화 시간을 분리하여 구동하는 화소 회로가 요구된다.
이하, 본 발명의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 3은 본 발명에 따른 유기 발광 표시장치(300)의 일례를 나타낸 평면 개 념도이다.
도 3을 참조하여 설명하면, 본 발명에 따른 유기 발광 표시장치(300)는 화소부(310), 제1주사 구동부(302), 제2주사 구동부(304), 데이터 구동부(306) 및 전원 구동부(308)를 포함한다.
화소부는 유기 발광 다이오드(미도시)를 각각 구비하는 n×m 개의 화소 회로(P)와, 행방향으로 형성되어 주사 신호를 전달하는 n 개의 주사선(S1, S2,...,Sn), 열 방향으로 형성되어 데이터 신호를 전달하는 m 개의 데이터 선(D1, D2,..., Dm), 행방향으로 형성되어 발광 제어 신호를 전달하는 n개의 발광 제어선(E2, E3,,,,En+1) 및 전원을 전달하는 m개의 제 1 전원선(미도시)과 제 2 전원선(미도시)을 포함한다.
화소부(310)는 주사 신호, 데이터 신호, 발광 제어 신호 및 제 1 전원(ELVDD)과 제 2 전원(ELVSS)에 의해 유기 발광 다이오드(미도시)를 발광시켜 화상을 표시한다.
제1주사 구동부(302)는 발광 제어선(E2, E3, ...,En+1)과 접속되어 화소부(310)에 주사 신호를 인가하는 수단이다.
제2주사 구동부(304)는 주사선(S1, S2, ...,Sn)과 접속되어 화소부(310)에 주사 신호를 인가하는 수단이다.
데이터 구동부(306)는 데이터 선(D1, D2,..., Dm)과 접속되어 화소부(310)에 데이터 신호를 인가하는 수단이다. 이때, 데이터 구동부(306)는 프로그래밍(programming) 기간 동안 복수의 화소 회로(P)에 데이터 전류를 공급한다.
전원 공급부(308)는 각 화소 회로에 제 1 전원(ELVDD) 및 제 2 전원(ELVSS)을 인가하도록 하는 역할을 한다.
도 4는 도 3의 유기 발광 표시장치(300)에 채용된 본 발명에 대한 화소 회로의 일 실시예를 나타낸 회로도이다.
도 4에서는 설명의 편의를 위하여 m번째 데이터선(Dm), n-1번째 및 n번째 주사선(Sn-1, Sn), n번째 및 n+1번째 발광 제어선(En, En+1)이 접속된 화소 회로를 보기로 한다.
도 4를 참조하면, 본 발명의 일 실시예에 의한 화소 회로는 유기 발광 다이오드(OLED), 데이터선(Dm), 주사선(Sn) 및 발광 제어선(En)에 접속되어 상기 유기 발광 다이오드로 공급되는 전류의 양을 제어하기 위한 복수개의 NMOS 트랜지스터(M1, M2, M3, M4, M5, M6) 및 스토리지 커패시터(C1)를 구비한다.
유기 발광 다이오드(OLED)의 애노드 전극은 구동 트랜지스터인 제1NMOS 트랜지스터(M1)에 접속되고, 캐소드 전극은 제2전원(ELVSS)에 접속된다. 여기서 제2전원(ELVSS)값은 제1전원(ELVDD)값보다 매우 작게 설정될 수 있다. 이하에서 설명할 본 발명에 있어서 제2전원(ELVSS)값은 그라운드 전압(GND)으로 설정될 수 있다.유기 발광 다이오드는 화소 회로로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 발생한다.
화소 회로에 포함되는 NMOS 트랜지스터는 제1전극, 제2전극 및 게이트 전극을 구비한다. NMOS 트랜지스터는 N타입 Metal Oxide Semiconductor를 의미하며,제어신호의 레벨 상태가 로우 레벨이면 턴 오프되고 하이 레벨이면 턴 온된다.
NMOS 트랜지스터는 PMOS 트랜지스터에 비하여 동작 속도가 빠른 장점이 있어 대면적 화면의 디스플레이를 제조하는데 유리하다. 즉, 전자는 정공에 비하여 이동도가 높은데, NMOS 트랜지스터는 전자를 캐리어(carrier)로 이용하기 때문에, 정공을 캐리어로 이용하는 PMOS 트랜지스터에 비하여 구동 신호에 대한 응답 속도가 빠르다.
비정질-실리콘(amorphous-Si) 트랜지스터 공정은 폴리-실리콘(Poly-Si)에 비하여 저비용으로 구현할 수 있다. 또한 비정질 실리콘 트랜지스터 공정 온도보다 폴리 실리콘 공정 온도가 더 높아 비정질 실리콘에 의한 제조 공정이 더 유리하다. 그런데 비정질-실리콘 트랜지스터는 물질 특성상 nMOS 트랜지스터만으로 화소 회로를 구현해야 한다. 또한, 산화물 TFT(Thin film transistor)는 물질 특성상, nMOS 트랜지스터만으로 화소를 구현할 수 밖에 없다.
제4NMOS 트랜지스터(M4)는 데이터 선(Dm)과 n번째 주사선(Sn)에 접속되어 상기 n번째 주사선(Sn)으로부터 주사신호가 공급될 때 데이터 신호를 A 노드로 공급한다.
스토리지 커패시터(C1) 는 A 노드의 일측 단자에 접속되고, 타측 단자가 B 노드에 접속된다.
제6 NMOS 트랜지스터(M6)는 상기 제1전원(ELVDD)과 상기 B 노드 사이에 접속되며 n-1번째 주사선(Sn-1)으로부터 주사 신호가 공급될 때 턴 온되어 상기 B 노드로 상기 제1전원(ELVDD)을 인가한다.
제1 NMOS 트랜지스터(M1)는 게이트 전극이 상기 B 노드에 접속되며, 제1전 극은 드레인 전극으로 제3 NMOS 트랜지스터와 접속된다. 제2전극은 소스 전극이며 유기 발광 다이오드의 애노드 전극과 접속된다. 제1 NMOS 트랜지스터는 상기 B 노드에 인가되는 전압값에 대응되는 전류를 제1전원(ELVDD)으로부터 상기 유기 발광 다이오드(OLED)를 경유하여 제2전원(ELVSS)으로 공급한다.
제2 NMOS 트랜지스터(M2)는 상기 B 노드와 상기 제1 NMOS 트랜지스터(M1)의 제1전극 (즉, C 노드) 사이에 접속되어 상기 n 번째 주사선(Sn)으로부터 상기 주사신호가 공급될 때 상기 제1 NMOS 트랜지스터(M1)를 다이오드 연결시킨다. 여기서 다이오드 연결이라 함은, 트랜지스터의 게이트 전극과 소스 전극, 또는 게이트 전극과 드레인 전극을 연결시켜, 트랜지스터가 다이오드처럼 동작하도록 하는 것을 의미한다.
제3NMOS 트랜지스터(M3)는 상기 제1전원(ELVDD)과 상기 제1 NMOS 트랜지스터(M1)의 제1전극 (즉, C 노드) 사이에 접속되며 n번째 발광 제어선(En)으로부터 발광 제어 신호가 공급되면 턴 온된다,
제5NMOS 트랜지스터(M5)는 상기 A 노드와 기준 전압(Vref) 사이에 접속되며, n+1 번째 발광 제어선(En+1)으로부터 발광 제어 신호가 공급되면 턴 온된다. 여기서 제5 NMOS 트랜지스터(M5)는 상기 A 노드와 상기 제1전원(ELVDD) 사이에 접속되며, n+1 번째 발광 제어선(En+1)으로부터 발광 제어 신호가 공급되면 턴 온 될 수도 있다.
이와 같은 화소 회로의 구동과정을 도 5의 타이밍도를 참조하여 상세히 설명하기로 한다.
도 5를 참조하면, 제1구간(a)은 초기화 구간으로 n-1번째 주사 신호(Sn-1)와 n+1번째 발광 제어 신호(En+1) 가 하이 레벨(high level)이 되며, 제2구간(b)은 데이터가 스토리지 커패시터(C1)에 기입되며, 유기 발광 다이오드의 문턱 전압과 구동 트랜지스터의 문턱전압이 보상되기 위한 구간으로 n번째 주사신호(Sn)가 하이 레벨이 된다. 다음으로 제3구간(c)에서는 n번째 발광 제어 신호(En)가 하이 레벨이 되며, 제4구간에서는 유기 발광 다이오드가 발광하는 구간으로 n+1번째 발광 제어 신호(En+1)가 하이 레벨이 된다.
도 5의 타이밍도의 각 구간에 따른 화소 회로의 구동 내용을 자세히 알아 본다.
도 6은 제1구간(a)인 초기화 기간에 화소 회로의 구동 형태를 나타낸 것이다.
도 7은 제2구간(b)에서 구동 트랜지스터의 문턱 전압을 보상하고, 데이터 신호에 접속하는 구동을 나타낸 것이다.
도 8은 제3구간(c)의 구동 형태를 나타낸 것이며, 도 9는 제4구간(d)에서 유기 발광 다이오드가 발광하는 과정을 나타낸 것이다.
제1구간(a)에서 화소 회로는 도 6과 같은 연결 구성을 가진다. 도 5의 타이밍도를 참고하면, 상기 제1구간(a)에서 n-1번째 주사신호(Sn-1) 및 n+1번째 발광 제어 신호(En+1)가 인가된다. 따라서 제5 NMOS 트랜지스터(M5)가 턴 온되어 A 노드에 기준 전압(Vref)이 인가된다. 또한 제6 NMOS 트랜지스터(M6)가 턴 온되어 B 노드에 제1전원(ELVDD)이 인가된다. 이에 따라 A 노드와 B 노드 사이에 접속된 스토 리지 커패시터(C1)가 초기화된다.
제2구간(b)에서 화소 회로는 도 7과 같은 연결 구성을 가진다. 도 5의 타이밍도를 참고하면, 상기 제2구간(b)에서 n번째 주사신호(Sn)만이 인가된다, 따라서 제4NMOS 트랜지스터(M4)와 제2 NMOS 트랜지스터(M2)가 턴 온 된다. 제4NMOS 트랜지스터(M4)가 턴 온 되면서 상기 A 노드에 데이터 전압이 인가된다. 또한 제2NMOS 트랜지스터(M2)가 턴 온되면서 구동 트랜지스터인 제1NMOS 트랜지스터(M1)가 다이오드 접속된다. 따라서 B 노드에는 구동 트랜지스터의 문턱 전압과 발광 다이오드의 문턱 전압에 해당하는 전압이 걸리게 된다. 결국 스토리지 커패시터(C1) 양단에는 B 노드에 걸린 전압과 A 노드에 인가된 데이터 전압의 차에 해당하는 전압에 근거한 전하량이 충전된다.
제3구간(c)에서 화소 회로는 도 8과 같은 연결 구성을 가진다. 도 5의 타이밍 도를 참고하면, 상기 제3구간(c)에서는 n번째 발광 제어 신호(En)만이 인가된다. 따라서 제3 NMOS 트랜지스터(M3)만이 턴 온되고, 제1전원(ELVDD)의 전압이 제1NMOS 트랜지스터(M1)의 제1전극, 즉 C 노드로 인가된다.
제4구간(d)에서 화소 회로는 도 9와 같은 연결 구성을 가진다. 도 5의 타이밍도를 참고하면 상기 제4구간(d)에서는 n번째 발광 제어 신호(En)와 n+1번째 발광 제어 신호(En+1)가 인가된다. 따라서 제5NMOS 트랜지스터(M5)가 턴 온되면서 A 노드에 기준 전압이 인가되고, 제3 NMOS 트랜지스터(M3)가 턴 온되면서 제1NMOS 트랜지스터(M1)의 제1전극으로 제1전원(ELVDD)이 인가된다. 이 경우 B 노드의 전압은 아래 수학식 1과 같이 기존 구동 트랜지스터의 문턱 전압과 유기 발광 다이오드의 문턱 전압에 해당하는 전압의 합에 기준 전압과 데이터 전압의 차만큼이 걸리게 된다.
Figure 112009056494517-PAT00001
Vto : 유기 발광 다이오드(OLED)의 문턱 전압
Vth : 구동 트랜지스터의 문턱 전압
Vref : 기준 전압
Vdata : 데이터 전압
다음으로 제1NMOS 트랜지스터(M1)를 통하여 유기 발광 다이오드(OLED)에 전류가 흐르게 되면, 상기 B 노드의 전압은 수학식 1에서 아래 수학식 2와 같이 바뀐다.
Figure 112009056494517-PAT00002
Voled : 발광시 유기 발광 다이오드의 전압
ELVSS : 제2전원 전압
또한 제1NMOS 트랜지스터(M1)의 제2전극과 유기 발광 다이오드(OLED)가 접합된 D 노드에는 수학식 3과 같이 제2전원(ELVSS)과 전류를 흘리기 위해 유기 발광 다이오드(OLED) 양단에 걸리는 전압의 합만큼이 걸리게 된다.
Figure 112009056494517-PAT00003
결국 아래 수학식 4에 근거하여 유기 발광 다이오드에 흐르는 전류는 수학식 4와 같다.
Figure 112009056494517-PAT00004
Figure 112009056494517-PAT00005
Figure 112009056494517-PAT00006
Figure 112009056494517-PAT00007
Ioled : 유기 발광 다이오드(OLED)에 흐르는 전류
K=β/2 , K : 상수 β : 이득계수(gain factor)
위 수학식 4를 통해 상기 유기 발광 다이오드(OLED)에 흐르는 전류(Ioled)는 상기 기준 전압(Vref)과 데이터 전압(Vdata)에 의해 결정되는 것을 알 수 있다. 즉, 구동 트랜지스터인 제1NMOS 트랜지스터(M1)의 문턱전압(Vth)이나 발광 다이오드의 문턱 전압(Vto) 및 제2전원(ELVSS)과 무관하게 유기 발광 다이오드(OLED)에 전류가 흐르는 것을 확인 할 수 있다.
따라서 본 발명의 일 실시예에 의한 화소 회로는 구동 트랜지스터의 문턱 전압을 보상하고, 제1전원 및 제2전원의 산포에 민감하지 않으므로 균일한 휘도를 표현할 수 있는 장점이 있다.
또한 본 발명은 제1구간에서 초기화와 구동 트랜지스터의 문턱 전압을 보상했던 종래의 화소 회로와 달리, 제1구간에서 초기화를 행하고, 제2구간에서 구동 트랜지스터의 문턱 전압을 보상하는 과정을 분리하였다. 따라서 대면적 패널과 고속 구동시 큰 로드로 인하여 일부 화소 회로에서 초기화가 완전하게 실시되지 않았던 문제를 해결할 수 있다. 이와 같이 본 발명에서는 스토리지 커패시터의 초기화 기간을 분리하기 위하여 발광 제어 신호와 제6NMOS 트랜지스터(M6)를 추가하는 구성을 개시하고 있다.
이외에도 본 발명은 제6 NMOS 트랜지스터를 이용하여 초기화 시간을 분리함으로써 명암비를 개선할 수 있다. 종래에는 초기화 기간 동안에 유기 발광 소자에 전류가 흐르는 문제가 있었으나, 본 발명에서는 트랜지스터를 추가하여 초기화를 실시함으로써 초기화 기간 동안 유기 발광 소자에 전류가 흐르지 않아 유기 발광 소자가 발광하지 않으므로 명암비가 개선되는 효과가 있다.
본 발명은 발광 제어 신호를 송출하는 발광 제어 드라이버가 존재하므로 듀티 조절이 가능하고 이로부터 모션 블러를 제거할 수 있는 장점이 있다.
또한 본 발명은 크로스 토크가 개선되는 효과도 있다.
도 10은 본 발명의 실시예에 의한 화소 회로를 시뮬레이션 한 결과이다.
도 10을 참조하면, 데이터 전압에 따라 유기 발광 다이오드(OLED)에 흐르는 전류의 변화를 확인할 수 있다. 수학식 4를 참조하면 본 실시예에 의한 화소 회로는 데이터 전압(Vdata)에 따라 유기 발광 다이오드(OLED)에 흐르는 전류(Ioled)가 변화하는데 이와 같은 결과를 나타낸 것이다.
도 11은 도 3의 유기 발광 표시장치(300)에 채용된 본 발명에 대한 화소 회로의 다른 실시예를 나타낸 회로도이다.
도 4를 참조하여 설명하였던 본 발명의 일 실시예에서의 구성요소와 대응되는 구성요소는, 일 실시예에서 설명한 바와 동일 또는 유사한 기능을 수행하므로, 이에 대한 보다 구체적인 설명은 생략하도록 한다.
또한 도 11을 통하여 제시되는 본 발명의 다른 실시예에 따른 화소 회로는, 도 4의 화소 회로 및 도 5의 타이밍도를 통하여 제시된 본 발명의 일 실시예에 따른 화소 회로에 비해, 제5 NMOS 트랜지스터(M5)의 일단이 기준 전압(Vref) 대신, 제1전원(ELVDD)에 접속되어 있는 것에 그 특징이 있으며, 그 밖의 구성요소 및 구동 방법은 앞서 설명한 도 4의 일 실시예의 대응되는 구성요소 및 구동 방법과 동일 또는 유사하므로 이에 대한 구체적인 설명은 생략하도록 한다.
결과만 보면, 도 11에 의한 화소 회로에 포함된 유기 발광다이오드(OLED)에 흐르는 전류(Ioled)는 하기 수학식 5와 같이 상기 제1전원(ELVDD)과 데이터 전압(Vdata)에 의해 결정되는 것을 알 수 있다.
Figure 112009056494517-PAT00008
Figure 112009056494517-PAT00009
Figure 112009056494517-PAT00010
Figure 112009056494517-PAT00011
도 11을 통해 제시되는 본 발명의 다른 실시예에 따른 화소 회로 외에도 도 4 또는 도 11의 화소 회로에서 제5 NMOS 트랜지스터(M5)와 제3NMOS 트랜지스터(M3) 에 n번째 발광 제어선을 연결하여 n+1번째 발광 제어 신호를 제거하고, 제3구간에서 n번째 발광 제어 신호를 인가할 수도 있다. 이와 같이 본 발명은 다양한 변형예를 가질 수 있음을 기억해야 할 것이다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
도 1은 유기 발광 다이오드의 개념도이다.
도 2는 전압 구동 방식의 한 측면을 나타낸 화소 회로의 회로도이다.
도 3은 본 발명에 따른 유기 발광 표시장치의 일례를 나타낸 평면 개념도이다.
도 4는 도 3의 유기 발광 표시장치에 채용된 본 발명에 대한 화소 회로의 일 실시예를 나타낸 회로도이다.
도 5는 도 4에 나타낸 화소 회로의 타이밍도이다.
도 6 내지 도 9는 도 5의 타이밍도에 따른 도 4의 화소 회로의 구동을 나타낸 회로도이다.
도 10은 본 발명의 실시예에 의한 화소 회로를 시뮬레이션 한 결과이다.
도 11은 도 3의 유기 발광 표시장치에 채용된 본 발명에 대한 화소 회로의 다른 실시예를 나타낸 회로도이다.
<도면의 주요 부분에 대한 간단한 설명>
300 : 유기 발광 표시장치
310 : 화소부
302 : 제1주사 구동부
304 : 제2주사 구동부
306 : 데이터 구동부
308 : 전원 구동부

Claims (14)

  1. 유기 발광 다이오드;
    데이터 선과 제1주사선에 접속되어 데이터 신호를 제1노드로 공급하기 위한 제4 NMOS 트랜지스터;
    상기 제1 노드의 일측 단자에 접속되고, 타측 단자가 제2 노드에 접속되는 스토리지 커패시터;
    제1전원과 상기 제2노드 사이에 접속되며 상기 제2노드로 상기 제1전원을 인가하는 제6 NMOS 트랜지스터;
    제1전극, 제2전극 및 상기 제2 노드에 접속된 게이트 전극을 구비하며, 상기 제2 노드에 인가되는 전압값에 대응되는 전류를 출력하여 상기 유기 발광 다이오드를 구동하기 위한 제1 NMOS 트랜지스터; 및
    상기 제2 노드와 상기 제1 NMOS 트랜지스터의 제1전극 사이에 접속되어 상기 제1 NMOS 트랜지스터를 다이오드 연결시키는 제2 NMOS 트랜지스터;
    를 구비하는 유기 발광 표시장치의 화소 회로.
  2. 제1항에 있어서,
    상기 제1 NMOS 트랜지스터는
    상기 제1전극은 드레인 전극이고, 상기 제2전극은 소스 전극인 유기 발광 표시장치의 화소 회로.
  3. 제1항에 있어서,
    상기 제1전원과 상기 제1 NMOS 트랜지스터의 상기 제1전극 사이에 접속되며 제1발광 제어선으로부터 제1발광 제어 신호가 공급되면 턴 온되는 제3NMOS 트랜지스터;를 더 구비하는 유기 발광 표시장치의 화소 회로.
  4. 제1항에 있어서
    상기 제1노드와 기준 전압 사이에 접속되며, 제2발광 제어선으로부터 제2발광 제어 신호가 공급되면 턴 온되는 제5NMOS 트랜지스터;
    를 더 구비하는 유기 발광 표시장치의 화소 회로.
  5. 제1항에 있어서
    상기 제1노드와 상기 제1전원 사이에 접속되며, 제2발광 제어선으로부터 제2발광 제어 신호가 공급되면 턴 온되는 제5NMOS 트랜지스터;
    를 더 구비하는 유기 발광 표시장치의 화소 회로.
  6. 제1항에 있어서
    상기 제4NMOS 트랜지스터는
    상기 제1주사선으로부터 제1주사신호가 공급될 때 상기 데이터 신호를 상기 제1노드로 전달하는 유기 발광 표시장치의 화소 회로.
  7. 제1항에 있어서
    상기 제2NMOS 트랜지스터는
    상기 제1주사선으로부터 상기 제1주사신호가 공급될 때 턴 온되어 상기 제1 NMOS 트랜지스터를 다이오드 연결시키는 유기 발광 표시장치의 화소 회로.
  8. 제1항에 있어서
    상기 제6NMOS 트랜지스터는
    제2주사선으로부터 제2주사 신호가 공급될 때 턴 온되는 유기 발광 표시장치의 화소 회로.
  9. 주사 신호들을 공급하는 복수개의 주사선 및 발광 제어신호들을 공급하는 복수개의 발광 제어선을 포함하는 게이트 구동부;
    테이터 신호를 공급하는 테이터 선을 포함하는 데이터 구동부; 및
    상기 복수개의 주사선, 상기 복수개의 발광 제어선 및 상기 데이터선과 연결되는 복수개의 화소 회로를 포함하는 화소부;
    를 포함하며, 상기 화소 회로는
    유기 발광 다이오드;
    데이터 선과 n번째 주사선에 접속되어 상기 n번째 주사선으로부터 주사신호가 공급될 때 데이터 신호를 제1노드로 공급하기 위한 제4 NMOS 트랜지스터;
    상기 제1 노드의 일측 단자에 접속되고, 타측 단자가 제2 노드에 접속되는 스토리지 커패시터;
    상기 제1전원과 상기 제2노드 사이에 접속되며 상기 제2노드로 상기 제1전원을 인가하는 제6 NMOS 트랜지스터;
    제1전극, 제2전극 및 상기 제2 노드에 접속된 게이트 전극을 구비하며, 상기 제2 노드에 인가되는 전압값에 대응되는 전류를 출력하여 상기 유기 발광 다이오드를 구동하기 위한 제1 NMOS 트랜지스터;
    상기 제2 노드와 상기 제1 NMOS 트랜지스터의 제1전극 사이에 접속되어 상기 n 번째 주사선으로부터 상기 주사신호가 공급될 때 상기 제1 NMOS 트랜지스터를 다이오드 연결시키는 제2 NMOS 트랜지스터; 및
    제1전원과 상기 제1 NMOS 트랜지스터의 제1전극 사이에 접속되며 n번째 발광 제어선으로부터 발광 제어 신호가 공급되면 턴 온되는 제3NMOS 트랜지스터;
    를 구비하는 유기 발광 표시장치.
  10. 제9항에 있어서,
    상기 제1 NMOS 트랜지스터는
    상기 제1전극은 드레인 전극이고, 상기 제2전극은 소스 전극인 유기 발광 표시장치.
  11. 제9항에 있어서
    상기 제1노드와 기준 전압 사이에 접속되며, 초기화 구간에 n+1 번째발광 제어선으로부터 발광 제어 신호가 공급되면 턴 온되는 제5NMOS 트랜지스터;
    를 더 구비하는 유기 발광 표시장치.
  12. 제9항에 있어서
    상기 제5 NMOS 트랜지스터는
    상기 제1노드와 상기 제1전원 사이에 접속되며, 초기화 구간에 n+1 번째발광 제어선으로부터 발광 제어 신호가 공급되면 턴 온되는 제5NMOS 트랜지스터;
    를 더 구비하는 유기 발광 표시장치.
  13. 제9항에 있어서
    상기 제6NMOS 트랜지스터는
    초기화 구간에 n-1번째 주사선으로부터 주사 신호가 공급될 때 턴 온되는 유기 발광 표시장치.
  14. 제9항에 있어서
    상기 게이트 구동부는 초기화 구간에서 n+1번째 발광 제어선으로부터 공급되는 발광 제어신호와 n-1번째 주사선으로부터 공급되는 주사 신호가 중첩되도록 공급하는 유기 발광 표시장치.
KR1020090086661A 2009-09-14 2009-09-14 화소 회로 및 이를 이용한 유기 발광 표시장치 KR101058107B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090086661A KR101058107B1 (ko) 2009-09-14 2009-09-14 화소 회로 및 이를 이용한 유기 발광 표시장치
US12/716,151 US8624806B2 (en) 2009-09-14 2010-03-02 Pixel circuit with NMOS transistors and large sized organic light-emitting diode display using the same and including separate initialization and threshold voltage compensation periods to improve contrast ratio and reduce cross-talk

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090086661A KR101058107B1 (ko) 2009-09-14 2009-09-14 화소 회로 및 이를 이용한 유기 발광 표시장치

Publications (2)

Publication Number Publication Date
KR20110028996A true KR20110028996A (ko) 2011-03-22
KR101058107B1 KR101058107B1 (ko) 2011-08-24

Family

ID=43730003

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090086661A KR101058107B1 (ko) 2009-09-14 2009-09-14 화소 회로 및 이를 이용한 유기 발광 표시장치

Country Status (2)

Country Link
US (1) US8624806B2 (ko)
KR (1) KR101058107B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8552943B2 (en) 2009-11-16 2013-10-08 Samsung Display Co., Ltd. Pixel circuit including N-type transistors and organic electroluminescent display apparatus using the same
US8564512B2 (en) 2009-11-16 2013-10-22 Samsung Display Co., Ltd. Pixel circuit for driving transistor threshold voltage compensation and organic electroluminescent display apparatus using the same

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102651194B (zh) * 2011-09-06 2014-02-19 京东方科技集团股份有限公司 电压驱动像素电路及其驱动方法、显示面板
CN102654975B (zh) * 2011-11-01 2014-08-20 京东方科技集团股份有限公司 Amoled驱动补偿电路、方法及其显示装置
KR101992405B1 (ko) * 2012-12-13 2019-06-25 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
CN103927975B (zh) 2013-12-30 2016-02-10 上海天马微电子有限公司 一种有机发光显示器的像素补偿电路及方法
CN104157234A (zh) * 2014-01-17 2014-11-19 北京京东方光电科技有限公司 像素单元驱动电路及方法、显示装置
CN104978932A (zh) * 2015-07-16 2015-10-14 京东方科技集团股份有限公司 像素驱动电路、像素驱动方法和显示装置
US10262586B2 (en) 2016-03-14 2019-04-16 Apple Inc. Light-emitting diode display with threshold voltage compensation
CN110890056A (zh) * 2019-11-25 2020-03-17 南京中电熊猫平板显示科技有限公司 一种自发光显示装置以及像素内补偿电路
TWI738468B (zh) 2020-08-17 2021-09-01 友達光電股份有限公司 低功耗之畫素電路與顯示器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200540774A (en) 2004-04-12 2005-12-16 Sanyo Electric Co Organic EL pixel circuit
JP5121124B2 (ja) 2005-03-28 2013-01-16 三洋電機株式会社 有機ｅｌ画素回路
KR100846954B1 (ko) * 2004-08-30 2008-07-17 삼성에스디아이 주식회사 발광 표시장치와 그의 구동방법
KR100739334B1 (ko) * 2006-08-08 2007-07-12 삼성에스디아이 주식회사 화소와 이를 이용한 유기전계발광 표시장치 및 그의구동방법
KR101384026B1 (ko) 2007-08-10 2014-04-09 엘지디스플레이 주식회사 전계 발광 화소와 이를 구비한 표시 패널 및 표시장치
KR101361981B1 (ko) 2008-02-19 2014-02-21 엘지디스플레이 주식회사 유기발광다이오드 표시장치와 그 구동방법
KR101030002B1 (ko) * 2009-10-08 2011-04-20 삼성모바일디스플레이주식회사 화소 회로 및 이를 이용한 유기전계발광 표시 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8552943B2 (en) 2009-11-16 2013-10-08 Samsung Display Co., Ltd. Pixel circuit including N-type transistors and organic electroluminescent display apparatus using the same
US8564512B2 (en) 2009-11-16 2013-10-22 Samsung Display Co., Ltd. Pixel circuit for driving transistor threshold voltage compensation and organic electroluminescent display apparatus using the same

Also Published As

Publication number Publication date
US20110063198A1 (en) 2011-03-17
US8624806B2 (en) 2014-01-07
KR101058107B1 (ko) 2011-08-24

Similar Documents

Publication Publication Date Title
KR101030004B1 (ko) 화소 회로 및 이를 이용한 유기전계발광 표시 장치
KR101058108B1 (ko) 화소 회로 및 이를 이용한 유기 발광 표시장치
KR101030002B1 (ko) 화소 회로 및 이를 이용한 유기전계발광 표시 장치
US8552943B2 (en) Pixel circuit including N-type transistors and organic electroluminescent display apparatus using the same
KR101058107B1 (ko) 화소 회로 및 이를 이용한 유기 발광 표시장치
KR101117731B1 (ko) 화소 회로 및 유기전계발광 표시 장치, 및 이의 구동 방법
KR101074811B1 (ko) 화소 회로, 유기전계발광 표시 장치 및 이의 구동 방법
KR101042956B1 (ko) 화소 회로 및 이를 이용한 유기전계발광 표시장치
US8564512B2 (en) Pixel circuit for driving transistor threshold voltage compensation and organic electroluminescent display apparatus using the same
KR101127582B1 (ko) 화소 회로, 유기 전계 발광 표시 장치 및 그 구동 방법
KR100536235B1 (ko) 화상 표시 장치 및 그 구동 방법
KR101197768B1 (ko) 유기전계발광표시장치의 화소 회로
US7358938B2 (en) Circuit and method for driving pixel of organic electroluminescent display
JP5676114B2 (ja) 発光表示装置及び発光表示装置の駆動方法
EP1473689A2 (en) Pixel circuit, display panel, image display device and driving method thereof
US20070279345A1 (en) Organic electroluminescence display and driving method thereof
JP2009294674A (ja) 発光表示装置、発光表示装置の表示パネル、及び表示パネルの駆動方法
KR100741979B1 (ko) 유기 전계발광 표시장치의 화소회로
KR20050068394A (ko) 일렉트로-루미네센스 표시장치와 그의 구동방법
KR20040058576A (ko) 일렉트로-루미네센스 표시장치 및 그 구동방법
KR20090094696A (ko) 유기발광다이오드 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee