KR20110025598A - 방열 효과를 높이고, 발광 효율을 향상시킬 수 있는 발광 다이오드의 패키지 구조와 그 제조 방법 - Google Patents

방열 효과를 높이고, 발광 효율을 향상시킬 수 있는 발광 다이오드의 패키지 구조와 그 제조 방법 Download PDF

Info

Publication number
KR20110025598A
KR20110025598A KR1020100059112A KR20100059112A KR20110025598A KR 20110025598 A KR20110025598 A KR 20110025598A KR 1020100059112 A KR1020100059112 A KR 1020100059112A KR 20100059112 A KR20100059112 A KR 20100059112A KR 20110025598 A KR20110025598 A KR 20110025598A
Authority
KR
South Korea
Prior art keywords
light emitting
unit
emitting diode
solder pad
conductive
Prior art date
Application number
KR1020100059112A
Other languages
English (en)
Other versions
KR101136054B1 (ko
Inventor
신-유안 펭
션-타 양
치아-틴 청
Original Assignee
파라곤 세미컨덕터 라이팅 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파라곤 세미컨덕터 라이팅 테크놀로지 컴퍼니 리미티드 filed Critical 파라곤 세미컨덕터 라이팅 테크놀로지 컴퍼니 리미티드
Publication of KR20110025598A publication Critical patent/KR20110025598A/ko
Application granted granted Critical
Publication of KR101136054B1 publication Critical patent/KR101136054B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48655—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 방열 효과를 높이고 발광 효율을 향상시킬 수 있는 발광 다이오드의 패키지 구조를 제공한다.
본 발명의 패키지 구조는, 기판 유니트, 합금 유니트, 발광 유니트, 상기 도전 유니트 및 패키지 유니트를 포함한다. 기판 유니트는 기판본체를 구비하며, 기판본체 상부 표면은 제 1 도전 땜납 패드, 제 2 도전 땜납 패드 및 칩 탑재 땜납 패드를 갖춘다. 합금 유니트는 칩 탑재 땜납 패드 위로 형성되는 니켈 팔라듐 합금을 갖춘다. 발광 유니트는 이미 고체화된 주석 볼이나 주석 페이스트에 의해 합금 유니트의 니켈 팔라듐 합금 위에 위치가 정해진 발광 다이오드 칩을 갖춘다. 상기 도전 유니트는 적어도 2개의 도선을 구비하며, 발광 다이오드 칩은 상기 적어도 2개의 도선에 의해 제 1 도전 땜납 패드와 제 2 도전 땜납 패드의 사이에 전기적으로 접속되며, 패키지 유니트는 기판본체 상부 표면에 형성하는 것에 의해 발광 유니트 및 상기 도전 유니트를 덮는 투광 패키지 콜로이드를 갖춘다.

Description

방열 효과를 높이고, 발광 효율을 향상시킬 수 있는 발광 다이오드의 패키지 구조와 그 제조 방법{LED PACKAGE STRUCTURE FOR INCREASING HEAT-DISSIPATING EFFECT AND LIGHT-EMITTING EFFICIENCY AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 발광 다이오드의 패키지 구조와 그 제조 방법에 관한 것으로, 특히 방열 효과를 높이고, 발광 효율을 향상시킬 수 있는 발광 다이오드의 패키지 구조와 그 제조 방법에 관한 것이다.
오늘의 시장에서 사용되고 있는 조명 설비, 예를 들면 형광등, 텅스텐 등, 더욱이 현재 보다 폭넓은 사람들에게 받아들여지고 있는 에너지 절약 전구와 같은 조명 설비는 모두 이미 보급되어 일상생활 속에서 사용되고 있다. 그렇지만 이러한 종류의 전등의 대부분은 광의 감쇠가 빠르고, 소비 전력이 높으며, 고열이 생기기 쉽고, 수명이 짧고 깨지기 쉬우며 회수가 어려운 등의 결점이 있다. 이러한 문제를 해결하기 위해서, LED전구나 LED 형광등이 생기게 되었다.
본 발명의 주 목적은 방열 효과를 높이고, 발광 효율을 향상시킬 수 있는 발광 다이오드의 패키지 구조와 그 제조 방법을 제공하는 것에 있다. 본 발명은 니켈 팔라듐 합금(또는 니켈 팔라듐 금합금)을 주석 볼 또는 주석 페이스트의 저부에 설치하므로, 주석을 리플로우 처리할 때, 주석 볼 또는 주석 페이스트의 성분이 기판본체상의 칩 탑재 땜납 패드 상면과 반응해서 취성(Brittlenes)의 금속화합물(Intermetallic Compound, IMC)을 형성하지 않는다.
상술한 기술문제를 해결하기 위해서, 본 발명의 하나의 방안에 기초하여 제공하는 종류의 방열 효과를 높이고 발광 효율을 향상시킬 수 있는 발광 다이오드의 패키지 구조는, 기판 유니트, 합금 유니트, 발광 유니트, 상기 도전 유니트 및 패키지 유니트를 포함한다. 그 중에서, 상기 기판 유니트는 기판본체를 구비하며, 또한 상기 기판본체의 상부 표면은 적어도 하나의 제 1 도전 땜납 패드, 적어도 하나의 제 2 도전 땜납 패드 및 적어도 하나의 칩 탑재 땜납 패드를 갖춘다. 상기 합금 유니트는, 상술한 적어도 하나의 칩 탑재 땜납 패드 위로 형성되는 적어도 하나의 니켈 팔라듐 합금을 구비한다. 상기 발광 유니트는, 이미 고체화된 주석 볼 또는 주석 페이스트에 의해 상기 합금 유니트의 적어도 하나의 니켈 팔라듐 합금 상에 위치가 정해진 적어도 하나의 발광 다이오드 칩을 구비한다. 상기 도전 유니트는 적어도 2개의 도선을 갖춘다. 상기 적어도 하나의 발광 다이오드 칩은 상기 적어도 2개의 도선에 의해 상기 적어도 하나의 제 1 도전 땜납 패드와 상기 적어도 하나의 제 2 도전 땜납 패드의 사이에 전기적으로 접속된다. 상기 패키지 유니트는 상기 기판본체 상부 표면에 형성하는 것에 따른 상기 발광 유니트 및 상기 도전 유니트를 덮는 투광 패키지 콜로이드를 갖춘다.
본 발명의 유익한 효과는 아래와 같다. 발광 다이오드 칩을 주석 볼 또는 주석 페이스트 위에 설치하여 주석을 리플로우 처리하면, 주석 볼 또는 주석 페이스트와 상기 기판본체의 칩 탑재 땜납 패드간의 연결 강도(용접 강도)가 강화될 수 있다. 그 외에, 상술한 적어도 하나의 제 1 도전 땜납 패드 및 상술한 적어도 하나의 제 2 도전 땜납 패드의 상부 표면은 제 각기 별도의 니켈 팔라듐 합금(혹은 니켈 팔라듐 금합금)을 갖추므로, 후속 와이어 본딩 공정이 행하기 쉬워진다.
도1은 본 발명의 실시예 1의 정면 단면도이다.
도2는 본 발명의 실시예 2의 정면 단면도이다.
도3은 본 발명의 실시예 3의 정면 단면도이다.
도4는 본 발명의 실시예 4의 정면 단면도이다.
도5는 본 발명의 제조 방법의 순서도이다.
본 발명이 소정의 목적을 달성하기 위해서 채용한 기술, 방법 및 효과를 한층 이해 할 수 있도록, 이하에 본 발명에 관한 상세설명과 첨부 도면을 참조함으로써, 본 발명의 목적, 특징이 이에 의해 깊게 구체적으로 이해될 수 있다.
그렇지만, 첨부 도면은 참고와 설명용으로 제공한 것이며, 본 발명에 제한을 부과하는 것이 아니다.
[실시예]
도1에 도시된 바와 같이, 본 발명의 실시예 1이 제공하는 방열 효과를 높이고 발광 효율을 향상시킬 수 있는 발광 다이오드의 패키지 구조는 기판 유니트(1), 합금 유니트, 발광 유니트(2), 상기 도전 유니트(W) 및 패키지 유니트(4)를 포함한다.
여기서, 상기 기판 유니트(1)는 기판본체(10)를 구비하며, 상기 기판본체(10)의 상부 표면은 적어도 하나의 제 1 도전 땜납 패드(11a), 적어도 하나의 제 2 도전 땜납 패드(11b) 및 적어도 하나의 칩 탑재 땜납 패드(11c)를 갖춘다. 그 외에, 상기 적어도 하나의 칩 탑재 땜납 패드(11c)는 상기 적어도 하나의 제 1 도전 땜납 패드(11a) 및 상기 적어도 하나의 제 2 도전 땜납 패드(11b)의 사이에 설치되고, 또한 상기 적어도 하나의 제 1 도전 땜납 패드(11a), 상기 적어도 하나의 제 2 도전 땜납 패드(11b) 및 상기 적어도 하나의 칩 탑재 땜납 패드(11c)는 모두, 구리 박막(copper thin film) 또는 각종의 상기 도전 재료로 이루어질 수 있다. 그 외, 상기 기판본체(10)는 회로 기판(100), 상기 회로 기판(100) 저부에 설치되는 방열층(101), 및 상기 회로 기판(100) 상부 표면에 설치되고 상기 적어도 하나의 제 1 도전 땜납 패드(11a), 상기 적어도 하나의 제 2 상기 도전 땜납 패드(11b) 및 상기 적어도 하나의 칩 탑재 땜납 패드(11c)를 노출시킬 수 있는 반사 절연층(102)을 구비한다.
다음으로, 상기 합금 유니트는 상기 적어도 하나의 칩 탑재 땜납 패드(11c) 위로 형성되는 적어도 하나의 니켈 팔라듐 합금(Ni/Pd allay, M)을 구비한다. 그 외에, 다른 설계 수요에 따라서, 상기 합금 유니트는 다른 2개의 니켈 팔라듐 합금(M1)(또는 니켈 팔라듐 금합금)을 구비하며, 각각 상기 적어도 하나의 제 1 도전 땜납 패드(11a)의 상부 표면 및 상기 적어도 하나의 제 2 상기 도전 땜납 패드(11b)의 상부 표면에 형성하며, 후속의 와이어 본딩 공정을 행하기 쉽게 한다[즉, 상기 도전 유니트(W)의 2개의 금선을, 각각 상기 적어도 하나의 제 1 도전 땜납 패드(11a) 상부 표면 위에 위치하는 니켈 팔라듐 합금(M1)의 위 및 상기 적어도 하나의 제 2 상기 도전 땜납 패드(11b) 상부 표면 위에 위치하는 니켈 팔라듐 합금(M1) 위에 본딩하기 쉽게 한다]. 그 외, 다른 설계 수요에 따라서, 상기 합금 유니트는 상기 적어도 하나의 니켈 팔라듐 합금(M)에 혼입하는 금을 포함하며, 이에 의한 상기 적어도 하나의 니켈 팔라듐 합금(M)은 니켈 팔라듐 금합금(Ni/Pd/Au allay)을 형성할 수 있다. 바꿔 말하면, 다른 설계 수요에 따라서, 본 발명은 「상기 적어도 하나의 니켈 팔라듐 합금(M)」의 대신에 「상기 니켈 팔라듐 금합금」을 사용할 수도 있다.
그 외, 상기 발광 유니트(2)는 이미 고체화된 주석 볼 또는 주석 페이스트(B)에 의해 상기 합금 유니트의 적어도 하나의 니켈 팔라듐 합금(M) 상에 위치가 정해진 적어도 하나의 발광 다이오드 칩(20)[본 발명은 복수의 발광 다이오드 칩(20)을 사용할 수도 있다]을 구비하며, 본 발명의 실시예 1에 따르면, 상기 적어도 하나의 발광 다이오드 칩(20)의 상부 표면은 양극단(P) 및 음극단(N)을 구비한다. 본 발명은 상기 적어도 하나의 니켈 팔라듐 합금(M)을 주석 볼 또는 주석 페이스트의 저부에 설치하기 위해서 주석을 리플로우처리할 때, 주석 볼 또는 주석 페이스트의 성분이 기판본체(10) 위의 칩 탑재 땜납 패드(11c)의 상면과 반응하여 취성의 금속화합물(Intermetallic Compound, IMC)을 형성하지 않는다. 따라서, 상기 적어도 하나의 발광 다이오드 칩(20)을 주석 볼 또는 주석 페이스트적 위로 설치하고 주석을 리플로우처리하면, 이미 고체화된 주석 볼 또는 주석 페이스트(B)와 상기 기판본체(10)의 칩 탑재 땜납 패드(11c)의 사이의 연결 강도(용접 강도)를 강화할 수 있다.
그 외, 상기 도전 유니트(W)는 적어도 2개의 도선(Wa)을 구비하며, 여기서, 상기 적어도 하나의 발광 다이오드 칩(20)은 상기 적어도 2개의 도선(Wa)에 의해 상기 적어도 하나의 제 1 도전 땜납 패드(11a)와 상기 적어도 하나의 제 2 도전 땜납 패드(11b)의 사이에 전기적으로 접속된다. 본 발명의 실시예 1에 따르면, 상기 2개의 도선(Wa)은, 상기 발광 다이오드 칩(20)의 양극단(P)과 상기 적어도 하나의 제 1 도전 땜납 패드(11a)의 사이 및 상기 발광 다이오드 칩(20)의 음극단(N)과 상기 적어도 하나의 제 2 도전 땜납 패드(11b)의 사이를 각각 전기적으로 접속한다.
그 외, 상기 패키지 유니트(4)는 상기 기판본체(10) 상부 표면에 형성하는 것에 의해 상기 발광 유니트(2) 및 상기 도전 유니트(W)를 덮는 투광 패키지 콜로이드(40)를 갖춘다.
본 발명의 실시예 1에 따르면, 각 발광 다이오드 칩(20)은 청색발광 다이오드 칩으로 이루어질 수 있고, 또한 상기 투광 패키지 콜로이드(40)는 형광 콜로이드로 이루어질 수 있다. 따라서, 상기 발광 다이오드 칩(20)(상기 청색발광 다이오드 칩)으로부터 투사된 청색광속(도시하지 않음)은 상기 투광 패키지 콜로이드(40)(상기 형광 콜로이드)를 직접 관통해서 사출되고, 형광등과 유사한 백색광속(도시하지 않음)을 발생시킬 수 있다.
하기의 표는 종래의 발광 다이오드 패키지 구조(최소치, 최대치, 평균치를 포함한다)와 본 발명의 실시예1(NiPdAu 및 NiPd를 포함한다)에 700밀리암페어(mA)를 추가한 후에 발생된 광원의 상관 측정 데이터이다:
Figure pat00001
여기서, 광속(Luminous Flux)의 단위는 루멘(Lumen)이다. 발광 효율의 단위는 루멘/와트(Lumen/W)이다. CIE x와 CIE y는 CIE(International Commission on Illumination, 국제조명 위원회) xy색도 좌표도(xy chromaticity diagram)의 x와 y좌표이다. 상대 색 온도(Correlated Color Temperature, CCT)의 단위는 K(kelvin)이다. 연색성(color render index)의 단위는 Ra(Rendering average)이다.
바꿔 말하면, 본 발명은 니켈 팔라듐 합금(Ni/Pd allay)M 또는 니켈 팔라듐 금합금(Ni/Pd/Au allay)을, 상기 이미 고체화된 주석 볼 또는 주석 페이스트(B)와 상기 적어도 하나의 칩 탑재 땜납 패드(11c) 사이의 인터페이스 층으로서 사용하기 때문에, 본 발명의 발광 다이오드 패키지 구조는 「상기 이미 고체화된 주석 볼 또는 주석 페이스트(B)와 상기 기판본체(10)의 칩 탑재 땜납 패드(11c) 사이의 연결 강도(용접 강도)를 강화」 할 수 있을 뿐만 아니라, 방열 효과도 높이고 [상기 적어도 하나의 발광 다이오드 칩(20)로부터 생기는 열이 이미 고체화된 주석 볼 또는 주석 페이스트(B)로부터 상기 적어도 하나의 니켈 팔라듐 합금(M)을 통과해서 상기 기판본체(10)의 칩 탑재 땜납 패드(11c)에 유도되고], (상기의 표가 취득한 측정 구조와 같이) 발광 효율을 향상시킬 수 있다.
도2에 도시된 바와 같이, 본 발명의 실시예 2가 제공하는 방열 효과를 높이고 발광 효율을 향상시킬 수 있는 발광 다이오드의 패키지 구조는 기판 유니트(1), 합금 유니트, 발광 유니트(2), 상기 도전 유니트(W), 반사 유니트(3), 및 패키지 유니트(4)를 포함한다.
실시예 2와 실시예 1의 가장 큰 차이는 아래와 같다. 실시예 2에 있어서는, 발광 다이오드 패키지 구조는, 반사 유니트(3)를 더 포함하고, 상기 반사 유니트(3)는 도포하는 방법에 의해 상기 기판본체(10) 상부 표면을 둘러싸도록 형성된 환상(環狀) 반사 콜로이드(30)를 구비한다. 여기서, 상기 환상 반사 콜로이드(30)를 상기 적어도 하나의 발광 다이오드 칩(20)에 위요(surrounding)시킴으로써 상기 기판본체(10) 윗쪽에 위치하는 콜로이드 위치 한정 스페이스(300)를 형성시키며, 상기 투광 패키지 콜로이드(40)는 상기 콜로이드 위치 한정 스페이스(300) 내로 위치가 한정된다.
다음으로, 상기 환상 반사 콜로이드(30)의 상부 표면은 원호 형상이고, 상기 기판본체(10) 상부 표면에 대한 상기 환상 반사 콜로이드(30)의 원호 형상의 절단선(T)의 각도(θ)는 40로부터 50° 사이이며, 상기 기판본체(10) 상부 표면에 대한 상기 환상 반사 콜로이드(30)의 정상면의 높이(H)는 0.3로부터 0.7 mm사이이고, 상기 환상 반사 콜로이드(30) 저부의 폭은 1.5로부터 3 mm 사이이며, 상기 환상 반사 콜로이드(30)의 요변성 지수(thixotropic index)는 4-6 사이이고, 상기 환상 반사 콜로이드(30)는 무기첨가물을 혼입한 백색의 열경화 반사 콜로이드이다.
도3에 도시된 바와 같이, 본 발명의 실시예 3이 제공하는 방열 효과를 높이고 발광 효율을 향상시킬 수 있는 발광 다이오드의 패키지 구조는 기판 유니트(1), 합금 유니트, 발광 유니트(2), 상기 도전 유니트(W) 및 패키지 유니트(4)를 포함한다.
여기서, 상기 기판 유니트(1)는 기판본체(10)를 구비하며, 또한 상기 기판본체(10)의 상부 표면에는 적어도 하나의 제 1 도전 땜납 패드(11a) 및 적어도 하나의 칩 탑재 땜납 패드(11c)를 갖춘다. 그 외, 상기 적어도 하나의 칩 탑재 땜납 패드(11c)는 상기 적어도 하나의 제 1 도전 땜납 패드(11a)에 근접하고, 상기 적어도 하나의 제 1 도전 땜납 패드(11a) 및 상기 적어도 하나의 칩 탑재 땜납 패드(11c)는 모두 구리 박막 또는 각종의 상기 도전 재료로 이루어질 수 있다. 그 외, 상기 기판본체(10)는 회로 기판(100), 상기 회로 기판(100) 저부에 설치되는 방열층(101), 및 상기 회로 기판(100) 상부 표면에 설치되어 상기 적어도 하나의 제 1 도전 땜납 패드(11a) 및 상기 적어도 하나의 칩 탑재 땜납 패드(11c)를 노출시킬 수 있는 반사 절연층(102)을 구비한다.
계속해서, 상기 합금 유니트는, 상기 적어도 하나의 칩 탑재 땜납 패드(11c) 위에 형성되는 적어도 하나의 니켈 팔라듐 합금(Ni/Pd allay, M)을 구비한다. 그 외, 다른 설계 수요에 따라서, 상기 합금 유니트는 다른 니켈 팔라듐 합금(M1)(또는 니켈 팔라듐 금합금)을 구비하며, 그것은 상기 적어도 하나의 제 1 도전 땜납 패드(11a)의 상부 표면에 형성하는 것으로, 후속의 와이어 본딩 공정을 행하기 쉽게 한다[즉, 상기 도전 유니트(W)의 1개의 금선을, 상기 적어도 하나의 제 1 도전 땜납 패드(11a) 상부 표면 위에 위치하는 니켈 팔라듐 합금(M1) 위로 본딩하기 쉽게 한다]. 그 외, 다른 설계 수요에 따라서, 상기 합금 유니트는 상기 적어도 하나의 니켈 팔라듐 합금(M)에 혼입하는 금을 포함하며, 그것에 의해 상기 적어도 하나의 니켈 팔라듐 합금(M)은 니켈 팔라듐 금합금을 형성할 수 있다. 바꿔 말하면, 다른 설계 수요에 따라서, 본 발명은 「상기 적어도 하나의 니켈 팔라듐 합금(M)」의 대신에 「상기 니켈 팔라듐 금합금」을 사용할 수도 있다.
그 외, 상기 발광 유니트(2)는 적어도 하나의 이미 고체화된 주석 볼 또는 주석 페이스트(B)에 의해 상기 합금 유니트의 적어도 하나의 니켈 팔라듐 합금(M) 위로 전기적으로 위치가 정해진 발광 다이오드 칩(20)[본 발명은 복수의 발광 다이오드 칩(20)을 사용할 수도 있다]을 구비하며, 본 발명의 실시예 3에 따르면, 상기 적어도 하나의 발광 다이오드 칩(20)의 상부 표면 및 하부 표면은 각각 상부 전극단(P)(예를 들면, 양극단) 및 하부 전극단(N)(예를 들면, 음극단)을 구비한다. 본 발명은 상기 적어도 하나의 니켈 팔라듐 합금(M)을 주석 볼 또는 주석 페이스트의 저부에 설치하기 위해서 주석을 리플로우처리할 때, 주석 볼 또는 주석 페이스트의 성분이 기판본체(10)위의 칩 탑재 땜납 패드(11c)상면과 반응하여 취성의 금속화합물(Intermetallic Compound, IMC)을 형성하지 않는다. 따라서, 상기 적어도 하나의 발광 다이오드 칩(20)을 주석 볼 또는 주석 페이스트 위에 설치해서 주석을 리플로우 처리하면, 이미 고체화된 주석 볼 또는 주석 페이스트(B)와 상기 기판본체(10)의 칩 탑재 땜납 패드(11c)의 사이의 연결 강도(용접 강도)를 강화할 수 있다.
그 외, 상기 도전 유니트(W)는 적어도 1개의 도선(Wa)을 구비하며, 여기서, 상기 적어도 하나의 발광 다이오드 칩(20)이 상기 적어도 1개의 도선(Wa)에 의해 상기 적어도 하나의 제 1 도전 땜납 패드(11a)에 전기적으로 접속된다. 본 발명의 실시예 3에 따르면, 상기 적어도 하나의 발광 다이오드 칩(20) 하부 전극단(N)은 상기 이미 고체화된 주석 볼 또는 주석 페이스트(B) 및 상기 적어도 하나의 니켈 팔라듐 합금(M)을 직접 통하여, 상기 적어도 하나의 칩 탑재 땜납 패드(11c)에 전기적으로 접속되고, 상기 적어도 하나의 발광 다이오드 칩(20) 상부 전극단(P)은 상기 적어도 1개의 도선(Wa)에 의해, 상기 적어도 하나의 제 1 도전 땜납 패드(11a)에 전기적으로 접속된다.
그 외, 상기 패키지 유니트(4)는 상기 기판본체(10)의 상부 표면에 형성하는 것으로 상기 발광 유니트(2) 및 상기 도전 유니트(W)를 덮는 투광 패키지 콜로이드(40)를 구비한다.
본 발명의 실시예 3에 따르면, 각각의 발광 다이오드 칩(20)은 청색발광 다이오드 칩으로 이루어질 수 있고, 상기 투광 패키지 콜로이드(40)는 형광 콜로이드로 이루어질 수 있다. 이것에 의해, 상기 발광 다이오드 칩(20)(상기 청색발광 다이오드 칩)으로부터 투사된 청색광속(도시하지 않음)은 상기 투광 패키지 콜로이드(40)(상기 형광 콜로이드)를 직접 관통해서 투사되어, 형광등과 같은 백색광속(도시하지 않음)을 생기게 할 수 있다.
도4에 도시된 바와 같이, 본 발명의 실시예 4이 제공하는 방열 효과를 높이고 발광 효율을 향상시킬 수 있는 발광 다이오드의 패키지 구조는 기판 유니트(1), 합금 유니트, 발광 유니트(2), 상기 도전 유니트(W), 반사 유니트(3), 및 패키지 유니트(4)를 포함한다.
실시예 4과 실시예 3의 가장 큰 차이는 아래와 같다. 실시예 4에 있어서, 발광 다이오드 패키지 구조는 반사 유니트(3)를 더 포함하고, 상기 반사 유니트(3)는 도포하는 방법에 의해 상기 기판본체(10)의 상부 표면을 둘러싸도록 형성하는 환상 반사 콜로이드(30)를 구비한다. 여기서, 상기 환상 반사 콜로이드(30)를 상기 적어도 하나의 발광 다이오드 칩(20)에 위요시킴으로써, 상기 기판본체(10) 윗쪽에 위치하는 콜로이드 위치 한정 스페이스(300)를 형성하고, 상기 투광 패키지 콜로이드(40)는 상기 콜로이드 위치 한정 스페이스(300) 내로 위치가 한정된다.
계속해서, 상기 환상 반사 콜로이드(30)의 상부 표면은 원호 형상이고, 상기 기판본체(10) 상부 표면에 대한 상기 환상 반사 콜로이드(30)의 원호형상의 절단선(T)의 각도(θ)는 40로부터 50° 사이이며, 상기 기판본체(10)상부 표면에 대한 상기 환상 반사 콜로이드(30)의 정상면의 높이(H)는 0.3로부터 0.7 mm 사이이고, 상기 환상 반사 콜로이드(30)의 저부의 폭은 1.5로부터 3 mm 사이이며, 상기 환상 반사 콜로이드(30)의 요변성 지수(thixotropic index)는 4-6 사이이고, 상기 환상 반사 콜로이드(30)는 무기첨가물을 혼입한 백색의 열경화 반사 콜로이드이다.
도5에 도시된 바와 같이, 본 발명이 제공하는 방열 효과를 높이고, 발광 효율을 향상시킬 수 있는 발광 다이오드의 패키지 구조의 제조 방법은 이하의 순서를 포함한다. 우선, 기판본체(10)를 구비하며, 또한 상기 기판본체(10)의 상부 표면에는 적어도 하나의 칩 탑재 땜납 패드(11c)를 구비하는 기판 유니트(1)를 제공한다(순서S100). 계속해서, 적어도 하나의 니켈 팔라듐 합금(M)을 상기 적어도 하나의 칩 탑재 땜납 패드(11c) 위로 형성시킨다(순서S102). 그 후, 주석 볼 또는 주석 페이스트에 의해, 적어도 하나의 발광 다이오드 칩(20)을 상기 적어도 하나의 니켈 팔라듐 합금(M) 위에 설치한다(순서S104). 그 다음에, 주석의 리플로우처리를 행하고, 상기 주석 볼 또는 주석 페이스트를 이미 고체화된 주석 볼 또는 주석 페이스트(B)로 변화시키는 바, 여기서, 상기 적어도 하나의 발광 다이오드 칩(20)은 상기 이미 고체화된 주석 볼 또는 주석 페이스트(B)에 의해 상기 적어도 하나의 니켈 팔라듐 합금(M) 상에 위치가 정해진다(순서S106). 그 후, 상기 적어도 하나의 발광 다이오드(20)를 상기 기판본체(10)에 전기적으로 접속시킨다(순서S108). 마지막으로, 투광 패키지 콜로이드(40)를 상기 기판본체(10)의 상부 표면에 형성시킴으로써, 상기 발광 유니트(3) 및 상기 도전 유니트(W)를 덮게 한다(순서S110).
본 발명의 실시예 1 및 실시예 3의 발광 다이오드 패키지 구조는 상기 제조 방법(순서S100로부터 순서S110)에 의해 제조할 수 있다. 조금 다른 것은 순서(S108)인 바, 예를 들면, 실시예 1에 있어서는 상기 적어도 하나의 발광 다이오드 칩(20)의 두 개의 정상단의 전극이 상기 적어도 2개의 도선(Wa)에 의해 상기 적어도 하나의 제 1 도전 땜납 패드(11a)와 상기 적어도 하나의 제 2 도전 땜납 패드(11b)의 사이에 전기적으로 접속된다. 실시예 3에 있어서는 상기 적어도 하나의 발광 다이오드 칩(20)의 바닥단의 전극이 이미 고체화된 주석 볼 또는 주석 페이스트(B)에 의해, 상기 합금 유니트의 적어도 하나의 니켈 팔라듐 합금(M) 위에 전기적으로 위치가 정해지며, 또한, 상기 적어도 하나의 발광 다이오드 칩(20)의 정상단의 전극이 상기 적어도 1개의 도선(Wa)에 의해 상기 적어도 하나의 제 1 도전 땜납 패드(11a)에 전기적으로 접속된다.
이에 더해, 다른 설계 수요에 따라서, 상기 상기 투광 패키지 콜로이드(40)를 상기 기판본체(20)의 상부 표면에 형성시키는 순서 앞에, 도포하는 방법에 의해 액상 고무 재료(도시하지 않음)를 상기 기판본체(10)의 상부 표면에 위요하도록 형성시키는 순서(순서S109A)를 더 포함할 수 있다. 여기서, 상기 액상 고무 재료는 임의의 둘러싸는 소정의 형상(예를 들면 원형, 4각형, 직사각형 등)으로 이루어질 수 있고, 상기 액상 고무 재료의 요변성 지수(thixotropic index)는 4-6 사이이며, 상기 액상 고무 재료를 상기 기판본체(10) 상부 표면에 도포 할 때의 압력은 350-450kpa 사이이고, 상기 액상 고무 재료를 상기 기판본체(10) 상부 표면에 도포 할 때의 속도는 5-15 mm/s의 사이이며, 상기 액상 고무 재료를 상기 기판본체(10) 상부 표면에 위요하도록 도포 할 때의 시점과 종점은 같은 위치이다. 그 후, 더욱 상기 액상 고무 재료를 고체화함으로써 환상 반사 콜로이드(30)를 형성하고, 상기 환상 반사 콜로이드(30)를 상기 적어도 하나의 발광 다이오드 칩(20)에 위요시킴으로써, 상기 기판본체(10) 윗쪽에 위치하는 콜로이드 위치 한정 스페이스(300)를 형성시킨다(순서S109B). 상기 투광 패키지 콜로이드(40)는 상기 콜로이드 위치 한정 스페이스(300) 내로 위치가 한정되며, 여기서, 상기 액상 고무 재료는 베이킹에 의해 경화되고, 베이킹 온도는 120-140 ℃도 사이이며, 베이킹 시간은 20-40분 사이이다.
상기 것 같이, 본 발명은 니켈 팔라듐 합금(또는 니켈 팔라듐 금합금)을 주석 볼 또는 주석 페이스트의 저부에 설치하기 위해서 주석을 리플로우처리할 때, 주석 볼 또는 주석 페이스트의 성분이 기판본체 상의 칩 탑재 땜납 패드 상면과 반응해서 취성의 금속화합물(Intermetallic Compound, IMC)을 형성하지 않는다. 바꿔 말하면, 발광 다이오드 칩을 주석 볼 또는 주석 페이스트 위에 설치해 주석을 리플로우처리하면, 주석 볼 또는 주석 페이스트와 상기 기판본체의 칩 탑재 땜납 패드간의 연결 강도(용접 강도)를 강화할 수 있다. 그 외, 상기 적어도 하나의 제 1 도전 땜납 패드 및 상기 적어도 하나의 제 2 도전 땜납 패드의 상부 표면은 제 각기 별도의 니켈 팔라듐 합금(또는 니켈 팔라듐 금합금)을 구비하고 있어, 후속의 와이어 본딩 공정이 하기 쉬워진다.
본 발명의 모든 범위는 하기의 특허청구의 범위를 기준으로 하고 본 발명의 등록 청구의 범위의 취지나 그것에 유사한 변화에게 따르는 실시예는, 모두 본 발명의 범주에 포함되는 것으로, 당업자가 본 발명의 분야에 있어서 용이하게 생각할 수 있는 변화나 변형은 모두 하기의 본 발명의 등록 청구의 범위에 포함되는 것으로 해석된다.
1 기판 유니트
10 기판본체
100 회로 기판
101 방열층
102 반사 절연층
11a 제 1 도전 땜납 패드
11b 제 2 도전 땜납 패드
11c 칩 탑재 땜납 패드
2 발광 유니트
20 발광 다이오드 칩
P 양극단
N 음극단
3 반사 유니트
30 환상 반사 콜로이드
300 콜로이드 위치 한정 스페이스
T 원호형상의 절단선
θ 각도
H 고도
4 패키지 유니트
40 투광 패키지 "콜로이드 "
W 도전 유니트
Wa 도선
M 니켈파라듐 합금
M1 니켈파라듐 합금
B 이미 고체화된 주석 볼
B 이미 고체화된 주석 페이스트

Claims (4)

  1. 방열 효과를 높이고 발광 효율을 향상시킬 수 있는 발광 다이오드의 패키지 구조에 있어서,
    기판본체를 구비하며, 또한 상기 기판본체의 상부 표면은 적어도 하나의 제 1 도전 땜납 패드, 적어도 하나의 제 2 도전 땜납 패드 및 적어도 하나의 칩 탑재 땜납 패드를 구비하는 기판 유니트,
    상기 적어도 하나의 칩 탑재 땜납 패드 위로 형성되는 적어도 하나의 니켈 팔라듐 합금을 구비하는 합금 유니트,
    이미 고체화된 주석 볼이나 주석 페이스트에 의해 상기 합금 유니트의 적어도 하나의 니켈 팔라듐 합금 위에 위치가 정해지는 적어도 하나의 발광 다이오드 칩을 구비하는 발광 유니트,
    적어도 2개의 도선을 구비하며, 상기 적어도 하나의 발광 다이오드 칩은 상기 적어도 2개의 도선에 의해 상기 적어도 하나의 제 1 도전 땜납 패드와 상기 적어도 하나의 제 2 도전 땜납 패드의 사이에 전기적으로 접속되는 상기 도전 유니트, 및
    상기 기판본체 상부 표면에 형성하는 것으로서 상기 발광 유니트 및 상기 도전 유니트를 덮는 투광 패키지 콜로이드를 구비하는 패키지 유니트를 포함하는 것을 특징으로 하는 방열 효과를 높이고 발광 효율을 향상시킬 수 있는 발광 다이오드의 패키지 구조.
  2. 제 1 항에 있어서, 상기 방열 효과를 높이고 발광 효율을 향상시킬 수 있는 발광 다이오드의 패키지 구조는 도포하는 방법에 의해 상기 기판본체 상부 표면을 위요하도록 형성하는 환상 반사 콜로이드를 구비하는 반사 유니트를 더 포함하고,
    상기 환상 반사 콜로이드를 상기 적어도 하나의 발광 다이오드 칩에 위요시킴으로써, 상기 기판본체 윗쪽에 위치하는 콜로이드 위치 한정 스페이스를 형성하며, 상기 투광 패키지 콜로이드는 상기 콜로이드 위치 한정 스페이스 내로 위치가 한정되며, 상기 환상 반사 콜로이드의 상부 표면은 원호 형상이고, 상기 기판본체 상부 표면에 대한 상기 환상 반사 콜로이드의 원호형상의 절단선의 각도는 40로부터 50° 사이이며, 상기 기판본체 상부 표면에 대한 상기 환상 반사 콜로이드의 정상면의 높이는 0.3로부터 0.7 mm 사이이고, 상기 환상 반사 콜로이드 저부의 폭은 1.5로부터 3 mm 사이이며, 상기 환상 반사 콜로이드의 요변성 지수(thixotropic index)는 4-6 사이이고, 상기 환상 반사 콜로이드는 무기첨가물을 혼입한 백색의 열경화 반사 콜로이드이며, 상기 합금 유니트는 다른 두개의 니켈 팔라듐 합금 또는 니켈 팔라듐 금합금을 구비하며, 각각 상기 적어도 하나의 제 1 도전 땜납 패드의 상부 표면 및 상기 적어도 하나의 제 2 도전 땜납 패드의 상부 표면에 형성되고, 상기 합금 유니트는 상기 적어도 하나의 니켈 팔라듐 합금(M)에 혼입하는 금을 포함하며, 그것에 의해 상기 적어도 하나의 니켈 팔라듐 합금은 니켈 팔라듐 금합금을 형성할 수 있는 것을 특징으로 하는 방열 효과를 높이고 발광 효율을 향상시킬 수 있는 발광 다이오드의 패키지 구조.
  3. 방열 효과를 높이고 발광 효율을 향상시킬 수 있는 발광 다이오드의 패키지 구조에 있어서,
    기판본체를 구비하며, 또한 상기 기판본체의 상부 표면에 적어도 하나의 제 1 도전 땜납 패드 및 적어도 하나의 칩 탑재 땜납 패드를 구비하는 기판 유니트,
    상기 적어도 하나의 칩 탑재 땜납 패드 위로 형성되는 적어도 하나의 니켈 팔라듐 합금을 구비하는 합금 유니트,
    이미 고체화된 주석 볼이나 주석 페이스트에 의해 상기 합금 유니트의 적어도 하나의 니켈 팔라듐 합금위로 전기적으로 위치가 정해진 적어도 하나의 발광 다이오드 칩을 구비하는 발광 유니트,
    적어도 1개의 도선을 구비하며, 상기 적어도 하나의 발광 다이오드 칩은 상기 적어도 1개의 도선에 의해 상기 적어도 하나의 제 1 도전 땜납 패드에 전기적으로 접속되는 상기 도전 유니트, 및
    상기 기판본체 상부 표면에 형성함으로써, 상기 발광 유니트 및 상기 도전 유니트를 덮는 투광 패키지 콜로이드를 구비하는 패키지 유니트를 포함하는 것을 특징으로 하는 방열 효과를 높이고 발광 효율을 향상시킬 수 있는 발광 다이오드의 패키지 구조.
  4. 방열 효과를 높이고 발광 효율을 향상시킬 수 있는 발광 다이오드의 패키지 구조의 제조 방법에 있어서,
    기판본체를 구비하고, 또한 상기 기판본체의 상부 표면에는 적어도 하나의 칩 탑재 땜납 패드를 구비하는 기판 유니트를 제공하는 순서,
    적어도 하나의 니켈 팔라듐 합금을 상기 적어도 하나의 칩 탑재 땜납 패드 위로 형성시키는 순서,
    주석 볼 또는 주석 페이스트에 의해 적어도 하나의 발광 다이오드 칩을 상기 적어도 하나의 니켈 팔라듐 합금 위에 설치하는 순서,
    주석의 리플로우처리를 수행하고, 상기 주석 볼 또는 주석 페이스트를 이미 고체화된 주석 볼 또는 주석 페이스트로 변화시키며, 상기 적어도 하나의 발광 다이오드 칩은 상기 이미 고체화된 주석 볼 또는 주석 페이스트에 의해 상기 적어도 하나의 니켈 팔라듐 합금 위에 위치가 정해지는 순서,
    상기 적어도 하나의 발광 다이오드를 상기 기판본체에 전기적으로 접속하는 순서, 및
    투광 패키지 콜로이드를 상기 기판본체의 상부 표면에 형성시키는 것에 의해, 상기 발광 유니트 및 상기 도전 유니트를 덮게 하는 순서를 포함하는 것을 특징으로 하는 방열 효과를 높이고 발광 효율을 향상시킬 수 있는 발광 다이오드의 패키지 구조의 제조 방법.
KR1020100059112A 2009-09-04 2010-06-22 방열 효과를 높이고, 발광 효율을 향상시킬 수 있는 발광 다이오드의 패키지 구조와 그 제조 방법 KR101136054B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW098129942 2009-09-04
TW098129942A TWI403004B (en) 2009-09-04 2009-09-04 Led package structure for increasing heat-dissipating effect and light-emitting efficiency and method for making the same

Publications (2)

Publication Number Publication Date
KR20110025598A true KR20110025598A (ko) 2011-03-10
KR101136054B1 KR101136054B1 (ko) 2012-04-18

Family

ID=43239327

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100059112A KR101136054B1 (ko) 2009-09-04 2010-06-22 방열 효과를 높이고, 발광 효율을 향상시킬 수 있는 발광 다이오드의 패키지 구조와 그 제조 방법

Country Status (5)

Country Link
US (1) US8288777B2 (ko)
EP (1) EP2293356B1 (ko)
JP (1) JP2011061170A (ko)
KR (1) KR101136054B1 (ko)
TW (1) TWI403004B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8445932B1 (en) 2011-12-30 2013-05-21 Radiant Opto-Electronics Corporation Light-emitting diode device

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5310700B2 (ja) * 2010-10-27 2013-10-09 パナソニック株式会社 Ｌｅｄパッケージ製造システムおよびｌｅｄパッケージ製造システムにおける樹脂塗布方法
JP5599299B2 (ja) * 2010-12-17 2014-10-01 シチズン電子株式会社 半導体発光装置実装基板の製造方法
US8969894B2 (en) * 2011-04-15 2015-03-03 Tsmc Solid State Lighting Ltd. Light emitting diode with a micro-structure lens having a ridged surface
CN102800783A (zh) * 2011-05-25 2012-11-28 宏齐科技股份有限公司 具有对称反射框架的发光二极管封装结构及其制作方法
DE102011083691B4 (de) * 2011-09-29 2020-03-12 Osram Gmbh Optoelektronisches halbleiterbauteil
CN102738372A (zh) * 2012-07-11 2012-10-17 佛山市中昊光电科技有限公司 一种新型led 集成光源模组及其制备方法
KR20140094752A (ko) * 2013-01-22 2014-07-31 삼성전자주식회사 전자소자 패키지 및 이에 사용되는 패키지 기판
CN108029234B (zh) * 2015-07-21 2019-09-03 株式会社富士 元件安装装置及在该元件安装装置中使用的吸嘴更换方法
CN107579060A (zh) * 2017-09-13 2018-01-12 深圳市未林森科技有限公司 一种集成双色led灯及其制造方法
TWI767594B (zh) * 2021-03-03 2022-06-11 達運精密工業股份有限公司 顯示裝置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57194588A (en) 1981-05-25 1982-11-30 Sanyo Electric Co Ltd Light emitting diode substrate
EP0335683B1 (en) * 1988-04-01 1993-10-20 E.I. Du Pont De Nemours And Company Electroplated alloy coatings having stable alloy composition
US6335548B1 (en) * 1999-03-15 2002-01-01 Gentex Corporation Semiconductor radiation emitter package
SG88741A1 (en) * 1998-09-16 2002-05-21 Texas Instr Singapore Pte Ltd Multichip assembly semiconductor
US6882331B2 (en) * 2002-05-07 2005-04-19 Jiahn-Chang Wu Projector with array LED matrix light source
US6828590B2 (en) * 2003-05-07 2004-12-07 Bear Hsiung Light emitting diode module device
US7183588B2 (en) * 2004-01-08 2007-02-27 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Light emission device
KR100924289B1 (ko) * 2005-04-29 2009-10-30 피니사 코포레이숀 하나 이상의 패시브 구성부품을 구비한 성형 리드 프레임커넥터
US7217656B2 (en) 2005-05-31 2007-05-15 Texas Instruments Incorporated Structure and method for bond pads of copper-metallized integrated circuits
US7521728B2 (en) * 2006-01-20 2009-04-21 Cree, Inc. Packages for semiconductor light emitting devices utilizing dispensed reflectors and methods of forming the same
KR100741821B1 (ko) 2006-02-23 2007-07-23 삼성전기주식회사 발광 다이오드 모듈
US8735920B2 (en) * 2006-07-31 2014-05-27 Cree, Inc. Light emitting diode package with optical element
US20080029775A1 (en) * 2006-08-02 2008-02-07 Lustrous Technology Ltd. Light emitting diode package with positioning groove
JP5122098B2 (ja) * 2006-08-11 2013-01-16 株式会社トクヤマ メタライズ基板、半導体装置
US7808013B2 (en) * 2006-10-31 2010-10-05 Cree, Inc. Integrated heat spreaders for light emitting devices (LEDs) and related assemblies
DE102007010882B4 (de) * 2007-03-06 2009-01-29 Infineon Technologies Ag Verfahren zur Herstellung einer Lötverbindung zwischen einem Halbleiterchip und einem Substrat
US8049237B2 (en) * 2007-12-28 2011-11-01 Nichia Corporation Light emitting device
TWI411092B (en) * 2009-06-24 2013-10-01 Led package structure with external lateral cutting beveled edges and method for manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8445932B1 (en) 2011-12-30 2013-05-21 Radiant Opto-Electronics Corporation Light-emitting diode device
KR101290688B1 (ko) * 2011-12-30 2013-07-31 레디언트 옵토-일렉트로닉스 코포레이션 발광 다이오드 디바이스

Also Published As

Publication number Publication date
US8288777B2 (en) 2012-10-16
JP2011061170A (ja) 2011-03-24
TWI403004B (en) 2013-07-21
TW201110421A (en) 2011-03-16
KR101136054B1 (ko) 2012-04-18
EP2293356A3 (en) 2012-05-02
US20110057217A1 (en) 2011-03-10
EP2293356B1 (en) 2018-04-04
EP2293356A2 (en) 2011-03-09

Similar Documents

Publication Publication Date Title
KR101136054B1 (ko) 방열 효과를 높이고, 발광 효율을 향상시킬 수 있는 발광 다이오드의 패키지 구조와 그 제조 방법
KR100776060B1 (ko) 반도체 패키지 및 전기 부품 실장용 동축 패키지
CN103824923B (zh) 一种半导体发光芯片、半导体照明灯具及其制造方法
TWI389295B (zh) 發光二極體光源模組
JP6542227B2 (ja) Ｌｅｄ蛍光体パッケージ用の反射性はんだマスク層
US20020097579A1 (en) Semiconductor light emitting device
JP2011018871A (ja) 熱伝導接着剤を位置決めするための窪み領域を有するｌｅｄの実装構造とその製造方法
JP2011009682A (ja) 複数個の予備のはんだパッドを備えてワイヤボンディングの歩留りを高める発光ダイオードの実装構造とその製造方法
JP2015144147A (ja) Ｌｅｄモジュール
US20120043886A1 (en) Integrated Heat Conductive Light Emitting Diode (LED) White Light Source Module
JP2007036200A (ja) 発光装置
JP2014130959A (ja) 発光装置及びその製造方法
JP2005210042A (ja) 発光装置および照明装置
US20220102599A1 (en) Deep molded reflector cup used as complete led package
JP2005039194A (ja) 発光素子収納用パッケージおよび発光装置ならびに照明装置
KR101719692B1 (ko) 인쇄 회로 기판과 이의 제조방법 및 이를 이용한 ｌｅｄ 모듈과 ｌｅｄ 램프
JP6104946B2 (ja) 発光装置およびその製造方法
JP2007208292A (ja) 発光装置
CN201243024Y (zh) 发光二极管的无打线封装结构
JP3156732U (ja) リフローによる半田付けが可能で且つ放熱効果を高めるｌｅｄのパッケージ構造
CN105789389A (zh) Led芯片的模组化封装方法
JP2012156476A (ja) 光源モジュール及びその製造方法
JP2005039193A (ja) 発光素子収納用パッケージおよび発光装置ならびに照明装置
JP3156734U (ja) リフローによる半田付けの際にチップの回転防止が可能なｌｅｄのパッケージ構造
CN210123753U (zh) 一种基于灯具的增加硅晶基板热导性发光二极管封装结构

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150310

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160321

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170331

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 8