KR20110023479A - Printed circuit board and its manufacturing method - Google Patents

Printed circuit board and its manufacturing method Download PDF

Info

Publication number
KR20110023479A
KR20110023479A KR1020090081393A KR20090081393A KR20110023479A KR 20110023479 A KR20110023479 A KR 20110023479A KR 1020090081393 A KR1020090081393 A KR 1020090081393A KR 20090081393 A KR20090081393 A KR 20090081393A KR 20110023479 A KR20110023479 A KR 20110023479A
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
insulating layer
conductive paste
circuit pattern
Prior art date
Application number
KR1020090081393A
Other languages
Korean (ko)
Inventor
안치희
서영욱
김진수
남명화
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020090081393A priority Critical patent/KR20110023479A/en
Publication of KR20110023479A publication Critical patent/KR20110023479A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

PURPOSE: An improvement printed circuit board and a manufacturing method thereof are provided to implement the environment-friendly process by remarkably reducing the used amount of the organic and inorganic material which is used in the dry process. CONSTITUTION: A mold and a base substrate are arranged(S1). A groove of the second circuit pattern is formed on the insulation layer by inscribing the mold on the insulation layer(S2). A via hole passing through the insulating layer is formed(S3). The groove of the second circuit pattern and the inside of the via hole are filled with the conductive paste(S4).

Description

인쇄회로기판 및 그 제조방법{Printed circuit board and its manufacturing method}Printed circuit board and its manufacturing method

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.The present invention relates to a printed circuit board and a method of manufacturing the same.

인쇄회로 기판 (PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같은 전도성 재료로 회로 라인 인쇄회로 기판 (line pattern)을 인쇄 형성시킨 것으로, 전자 부품을 탑재하기 직전의 기판을 말한다. 즉 여러 종류의 많은 전자 부품을 평판 위에 밀집 탑재시키기 위해, 각 부품의 장착 위치를 확정하고, 부품을 연결하는 회로 라인을 평판 표면에 인쇄하여 고정시킨 회로 기판을 뜻한다.A printed circuit board (PCB) is a printed circuit board formed of a conductive material such as copper on an electrically insulating board, and refers to a board immediately before mounting an electronic component. That is, it means a circuit board which fixed the mounting position of each component, and printed and fixed the circuit line which connects components on the flat surface in order to mount many electronic components of various types densely on a flat plate.

최근 반도체 칩의 고밀도화 및 신호전달속도의 고속화에 대응하기 위한 기술로서 CSP(Chip-Sized Package) 실장 또는 와이어 본딩 (wire bonding) 실장을 대신하여 반도체 칩을 인쇄회로기판에 직접 실장하는 기술에 대한 요구가 커지고 있다. 인쇄회로기판에 반도체 칩을 직접 실장하기 위하여, 반도체의 고밀도화에 대응할 수 있는 고밀도 및 고신뢰성의 인쇄회로기판 개발이 필요하다.As a technology to cope with the recent high density of semiconductor chips and high signal transmission speed, there is a demand for a technology for directly mounting a semiconductor chip on a printed circuit board instead of CSP (Chip-Sized Package) or wire bonding. Is growing. In order to directly mount a semiconductor chip on a printed circuit board, it is necessary to develop a high density and high reliability printed circuit board capable of coping with a higher density of semiconductors.

고밀도 및 고신뢰성의 인쇄회로기판에 대한 요구사양은 반도체 칩의 사양과 밀접하게 연관되어 있으며, 회로의 미세화, 고도의 전기특성, 고속신호전달구조, 고신뢰성, 고기능성 등 많은 과제가 있다. 이러한 요구사양에 대응한 미세 회로패턴 및 마이크로 비아홀을 형성할 수 있는 인쇄회로기판 기술이 요구되고 있다.The requirements for high density and high reliability printed circuit boards are closely related to the specifications of semiconductor chips, and there are many problems such as miniaturization of circuits, high electrical characteristics, high speed signal transmission structure, high reliability, and high functionality. There is a need for a printed circuit board technology capable of forming a fine circuit pattern and a micro via hole corresponding to the requirements.

통상적으로, 인쇄회기판의 제조방법은 높은 생산성과 저렴한 제조비용의 장점이 있는 포토 리소그래피법 (photo-lithography process)을 이용하고 있다. 이러한 포토 리소그래피법을 이용하여 인쇄회로기판을 제조하는 방법으로 서브트랙티브법 (subtrative process), 풀어디티브법 (full additive precess) 및 세미어디티브법 (semi-additive precess) 등을 사용하고 있다. 특히, 이 중에서, 세미어디티브법이 가장 미세한 회로패턴을 형성할 수 있어서 주목받고 있다.In general, a method of manufacturing a printed circuit board uses a photo-lithography process having advantages of high productivity and low manufacturing cost. As a method for manufacturing a printed circuit board using the photolithography method, a subtractive process, a full additive precess, a semi-additive precess, and the like are used. In particular, the semi-additive method is drawing attention because it can form the finest circuit pattern.

그러나, 포토 리소그래피법은 빛을 사용하기 때문에 빛의 간섭효과의 영향으로 포토 레지스트 패턴 자체 도는 패턴 사이에서 물리적인 형태가 달라지게 된다. 또한, 공정중에 발생하는 불순물과 포토 레지스트가 반응하여 포토 레지스트트가 침식되어 포토 레지스트 패턴이 변하게 된다. 이러한 포토레지스트 침식은 포토 레지스트 패턴을 마스크로 하여 패터닝되어 형성되는 물질층 패턴도 처음에 원하던 형태와는 다른 형태를 갖게 된다. However, since photolithography uses light, the physical shape varies between the photoresist pattern itself or the pattern due to the interference effect of light. In addition, impurities generated during the process and the photoresist react to erode the photoresist, thereby changing the photoresist pattern. The photoresist erosion has a form different from that originally desired as the material layer pattern formed by patterning the photoresist pattern as a mask.

이에 대해, 최근에는 인쇄회로기판의 집적도가 더욱 높아짐에 따라 미세 패턴을 형성하기 위해 폴리머 (polymer) 물질을 사용하는 방법이 이용된다. 이러한 폴리머는 선택적인 에칭 레지스터, 광학 디바이스, 생화학적 센서, 나아가 티슈 엔지니어링에까지 이르는 폭넓은 응용범위를 가지고 있어 차세대 신소재 개발에 큰 영향을 줄 수 있을 것으로 기대되고 있다.On the other hand, recently, as the degree of integration of printed circuit boards becomes higher, a method of using a polymer material to form a fine pattern is used. These polymers have a wide range of applications ranging from selective etching resistors, optical devices, biochemical sensors, and even tissue engineering, and are expected to have a major impact on the development of next-generation new materials.

특히, 나노 미터 (nanometer) 크기의 미세 패턴을 폴리머 박막을 이용하여 형성하는데 있어서, 임프린트 방법이 사용된다.In particular, in forming a nanometer-sized micropattern using a polymer thin film, an imprint method is used.

그러나, 임프린트 방법은 베이스 기판의 절연층에 금형을 각인하고, 비아홀을 형성한 후, 무전해 도금층과 전해 도금층을 형성하고 표면 연마작업을 거친다. 이러한 임프린트 금형 제작은 패키지 기판에 적용하기 위한 비아홀을 형성함에 있어서 레이저 또는 금형 자체에 비아홀에 대응하는 패턴을 형성하여 구조물을 만든 후 도금방식으로 제품을 구현한다. 그러나 이러한 제품구현 방식은 여러 문제를 유발한다.However, in the imprint method, the die is imprinted on the insulating layer of the base substrate, the via hole is formed, and then the electroless plating layer and the electrolytic plating layer are formed and subjected to surface polishing. In the manufacturing of such an imprint mold, in forming a via hole for applying to a package substrate, a pattern corresponding to the via hole is formed in a laser or a mold itself to make a structure, and then implement a product by plating. However, this implementation of the product causes various problems.

첫째, 회로패턴과 비아홀에 대해 무전해 도금 및 전해 도금을 실시하기 때문에 공정 시간이 매우 길다. 둘째, 습식 공정 (wet process)과 같은 도금 전처리 공정에 의해 기재의 신축문제가 발생하며, 이로 인한 상하층 정렬 문제가 발생한다. 셋째, 회로패턴과 비아홀의 밀도차로 인한 불균일한 도금층이 형성된다. 넷째, 불균일한 도금편차를 없애기 위한 표면연마 공정에서의 제품파손, 스크래치, 회로 무너짐 등의 문제가 발생한다.First, the process time is very long because the electroless plating and the electroplating are performed on the circuit pattern and the via hole. Second, the stretching pretreatment of the substrate occurs by a plating pretreatment process such as a wet process, resulting in a problem of alignment of the upper and lower layers. Third, a non-uniform plating layer is formed due to the density difference between the circuit pattern and the via hole. Fourth, problems such as product damage, scratch, and circuit breakdown occur in the surface polishing process to eliminate non-uniform plating deviation.

본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은, 임프린팅으로 회로패턴을 형성한 후 회로간 연결을 위해 기존 무전해, 전해 방식의 도금에서 도전성을 갖는 페이스트를 충진하여 인쇄회로기판을 제조하는 방법 및 도전성 페이스트를 사용한 인쇄회로기판을 제공하는데 있다.The present invention has been made to solve the above-described problem, an object of the present invention is to form a circuit pattern by imprinting and then filling the paste having conductivity in the existing electroless, electrolytic plating for connection between circuits The present invention provides a method of manufacturing a printed circuit board and a printed circuit board using a conductive paste.

상술한 과제를 해결하기 위한 본 발명의 인쇄회로기판 제조 방법은, (a) 제 1회로패턴 및 하부랜드가 형성된 베이스 기판상에 반경화 상태의 절연층을 적층한 후, 제 2회로패턴에 대응하는 패턴이 형성된 금형과 상기 절연층이 적층된 상기 베이스 기판을 정렬시키는 단계; (b) 상기 절연층에 상기 금형을 각인시켜, 상기 절연층에 제 2회로패턴의 홈을 형성하고 상기 절연층을 경화시키는 단계; (c) 상기 절연층을 관통하는 비아홀을 형성하는 단계; (d) 상기 제 2회로패턴의 홈 및 상기 비아홀의 내부를 도전성 페이스트로 코팅 또는 충진시키는 단계; 및 (e) 상기 도전성 페이스트를 열 또는 광에 의해 경화시키는 단계를 포함하여, 비전해 및 전해 도금과 연마과정이 없고 신속하고 신뢰성 있게 인쇄회로기판 제조할 수 있다.The printed circuit board manufacturing method of the present invention for solving the above problems, (a) after laminating an insulating layer in a semi-cured state on the base substrate on which the first circuit pattern and the lower lands are formed, corresponds to the second circuit pattern Aligning a mold having a pattern formed thereon with the base substrate on which the insulating layer is stacked; (b) stamping the mold on the insulating layer to form grooves of the second circuit pattern on the insulating layer and to harden the insulating layer; (c) forming a via hole penetrating the insulating layer; (d) coating or filling the groove of the second circuit pattern and the inside of the via hole with a conductive paste; And (e) curing the conductive paste by heat or light, thereby producing a printed circuit board quickly and reliably without electroless plating and electrolytic plating and polishing.

특히, 상기 도전성 페이스트는 구리 (Cu) 및 은 (Ag) 중 하나 이상을 포함하는 금속과 유기물을 포함하여, 층간 회로를 전기적으로 접속시킬 수 있다.In particular, the conductive paste may include a metal containing at least one of copper (Cu) and silver (Ag) and an organic material to electrically connect the interlayer circuit.

또한, 상기 (d) 단계의 코팅 또는 충진은, 구체적으로 롤코팅 또는 스크린 프린팅 인쇄방식을 이용하여, 연마과정 없는 신속한 제조를 가능하게 한다.In addition, the coating or filling of the step (d), specifically using a roll coating or screen printing printing method, it is possible to quickly produce without a grinding process.

또한, 상기 (e) 단계에서, 상기 도전성 페이스트를 경화온도 80℃ 내지 300℃ 에서 경화시키는 것이 바람직하며, 또한, 경화온도 80℃ 내지 150℃ 에서 경화시키는 것이 더욱 바람직하다.In the step (e), the conductive paste is preferably cured at a curing temperature of 80 ° C. to 300 ° C., and more preferably at a curing temperature of 80 ° C. to 150 ° C.

또한, 본 발명에 따른 인쇄회로기판은 제 1회로패턴 및 하부랜드가 형성된 베이스 기판; 상기 베이스 기판상에 적층되며, 제 2회로패턴의 홈 및 상기 하부랜드까지 관통하는 비아홀이 형성된 절연층; 및 상기 제 2회로패턴의 홈 및 상기 비아홀의 내부에 형성된 도전성 페이스트를 포함하는 것을 특징으로 한다. In addition, the printed circuit board according to the present invention includes a base substrate having a first circuit pattern and a lower land; An insulating layer stacked on the base substrate and having a via hole penetrating through the groove of the second circuit pattern and the lower land; And a conductive paste formed in the groove of the second circuit pattern and the via hole.

특히, 상기 도전성 페이스트는 구리 (Cu) 및 은 (Ag) 중 하나 이상을 포함하는 금속과 유기물이 포함하는 것을 특징으로 한다.In particular, the conductive paste is characterized by containing a metal and an organic material containing at least one of copper (Cu) and silver (Ag).

또한, 상기 도전성 페이스트는, 경화온도가 80℃ 내지 300℃ 에서 경화되는 것이 바람직하며, 경화온도가 80℃ 내지 150℃ 에서 경화되는 것이 더욱 바람직하다.In addition, the conductive paste preferably has a curing temperature of 80 ° C to 300 ° C, more preferably a curing temperature of 80 ° C to 150 ° C.

본 발명에 의하면, 공정수를 획기적으로 줄이고 건식공적을 이용하여 친환경적이며, 패턴이 매립되어 신뢰성이 향상된다. 또한, 기판과 금형의 분리가 용이하고 원재료의 품질에 대해 강인하며, 도금 전처리 공정이 없어 정렬 문제가 발생하지 않는다. 더욱이 Roll to Roll 공정이 가능하여 생산성이 크게 향상된다.According to the present invention, the process water is drastically reduced and environmentally friendly using dry work, and the pattern is buried to improve reliability. In addition, the separation between the substrate and the mold is easy, and the quality of the raw material is easy, and there is no plating pretreatment process, so there is no alignment problem. Moreover, the Roll to Roll process is possible, which greatly improves the productivity.

이하에서는 첨부한 도면을 참조하여 바람직한 일 실시형태에 따른 인쇄회로기판 및 그 제조 방법에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어 서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다.Hereinafter, a printed circuit board and a manufacturing method thereof according to an exemplary embodiment will be described in detail with reference to the accompanying drawings. However, in describing the embodiments, when it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, a detailed description thereof will be omitted.

실시형태의 설명에 있어서, "상 (on)"과 "아래(under)"는 직접(directly)" 또는 "다른 구성요소를 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 구성요소의 상 또는 아래에 대한 기준은 도면을 기준으로 설명한다. 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다. In the description of the embodiments, "on" and "under" include both directly or "indirectly" through other components. Reference to the above or below will be described with reference to the drawings, and the size of each component in the drawings may be exaggerated for the purpose of description, and does not mean the size to be applied.

도 1은 본 발명의 바람직한 일 실시형태에 따른 인쇄회로기판 제조 방법의 흐름도이다.1 is a flowchart of a method of manufacturing a printed circuit board according to an exemplary embodiment of the present invention.

도 2는 도 1의 흐름도에 대응하는 인쇄회로기판 제조 방법의 제조 흐름을 나타내는 단면도이다. 여기서 각각의 도면에 관하여, 인쇄회로기판의 일면이 도시되어 있으나, 실질적으로 인쇄회로기판의 양면에 대하여 수행된다.2 is a cross-sectional view illustrating a manufacturing flow of a method of manufacturing a printed circuit board corresponding to the flowchart of FIG. 1. Here, with respect to each drawing, one side of the printed circuit board is shown, but is substantially performed on both sides of the printed circuit board.

도 1을 참조하면, 본 발명에 따른 인쇄회로기판 제조방법은 금형 (tool foil) 과 베이스 기판 정렬 단계 (S1), 베이스 기판의 절연층에 금형을 각인 (imprint) 시키는 단계 (S2), 금형 분리 및 절연층 경화 단계 (S3), 레이저 또는 드릴을 이용하여 비아홀을 형성하는 단계 (S4), 및 도전성 페이스트 코팅 또는 충진 후 경화시키는 단계 (S5)를 포함한다.Referring to Figure 1, the method for manufacturing a printed circuit board according to the present invention is a mold (tool foil) and the base substrate alignment step (S1), the step of imprinting the mold (S2), the mold separation on the insulating layer of the base substrate And an insulating layer curing step (S3), a step (S4) of forming a via hole using a laser or a drill, and a step (S5) of curing the conductive paste after coating or filling.

이에 대응하는 도 2를 참조하면, 절연수지층상에 제 1회로패턴 (120) 및 하부랜드 (lower land; 140) 가 형성된 베이스 기판 (100)을 준비한 후, 베이스 기판 (100)상에 반경화 상태의 절연층을 적층한다. 다음으로 제 2회로패턴에 대응하는 패턴이 형성된 금형 (300)과 절연층이 적층된 베이스 기판 (100)을 정렬시킨다. 여기서 제 2회로패턴에 대응하는 패턴은 제 2회로패턴 (320) 및 상부랜드 (upper land; 340)을 포함한다.Referring to FIG. 2, after preparing the base substrate 100 having the first circuit pattern 120 and the lower land 140 formed on the insulating resin layer, the substrate 100 is semi-cured on the base substrate 100. The insulating layer of is laminated. Next, the mold 300 on which the pattern corresponding to the second circuit pattern is formed and the base substrate 100 on which the insulating layer is stacked are aligned. The pattern corresponding to the second circuit pattern includes a second circuit pattern 320 and an upper land 340.

실시예에서, 베이스 기판 (100)의 종류는 그 용도에 따라, 유리/에폭시 동박적층판, 내열수지 동박적층판, 종이/페놀 동박적층판, 고주파용 동박적층판, 플렉시블 동박적층판 (flexible copper clad laminate), 복합 동박적층판 등의 여러가지가 있다. 그러나 인새회로기판의 제조에는 절연수지층의 양면에 동박층이 형성된 유리/에폭시 동박적층판이 사용하는 것이 바람직하다.In the embodiment, the type of base substrate 100 may be a glass / epoxy copper clad laminate, a heat-resistant resin copper clad laminate, a paper / phenolic copper clad laminate, a high frequency copper clad laminate, a flexible copper clad laminate, or a composite according to the use thereof. There are many kinds of copper-clad laminates. However, it is preferable to use a glass / epoxy copper clad laminate in which a copper foil layer is formed on both sides of the insulating resin layer in the manufacture of the insa- ric circuit board.

또한, 본 실시예에서, 베이스 기판 (100)의 일면에 회로층이 형성된 구조가 도시되어 있으나, 사용 목적 또는 용도에 따라 내층에 소정의 회로패턴 및 비아홀 등이 형성된 다층 구조를 갖는 베이스 기판을 사용할 수도 있다.In addition, in the present embodiment, a structure in which a circuit layer is formed on one surface of the base substrate 100 is illustrated, but a base substrate having a multi-layer structure in which a predetermined circuit pattern and via holes are formed in an inner layer may be used according to the purpose or purpose of use. It may be.

한편, 실시예에서, 금형 (300)은 SiO2, 석영 (quartz), 유리, 폴리머 등의 투명한 재질의 금형을 사용할 수 있고, 반도체 물질, 세라믹, 금속, 폴리머 등의 불투명한 재질의 금형도 사용할 수 있다.Meanwhile, in the embodiment, the mold 300 may use a mold made of a transparent material such as SiO 2 , quartz, glass, or polymer, and a mold made of an opaque material such as a semiconductor material, ceramic, metal, or polymer. Can be.

또한, 실시예에서, 금형 (300)의 제작방법은 판재 (plate) 형태의 소재 한쪽 표면을 가공하여 요철 패턴을 제작할 수 있다. 여기서 판재 형태의 소재 한쪽 표면을 가공하는 방법은 전자빔 리소그래피 (electron beam lithography), 포토 리소그래피 (photo-lithography), 다이싱 (dicing), 레이저, RIE (Reactive Ion Etching) 등이 이용될 수 있다.In addition, in the embodiment, the manufacturing method of the metal mold 300 may be produced by processing one surface of the material in the form of a plate (plate) to produce an uneven pattern. Here, a method of processing one surface of a material in the form of a plate may be used, such as electron beam lithography, photo-lithography, dicing, laser, reactive ion etching (RIE), or the like.

다른 방법으로, 금형 (300)의 제작방법은 별개의 회로패턴들을 각각 제작하여 판재 형태의 소재에 부착하여 요철 패턴을 제작할 수도 있다. 특히, 본 발명에 있어서의 금형의 제작시에는, 요철 패턴이 이상적인 각도를 이루며 제조되어 기판이 금형에서의 제거가 용이하다.Alternatively, the manufacturing method of the mold 300 may produce separate circuit patterns, respectively, and attach them to a material in the form of a plate to produce an uneven pattern. In particular, at the time of manufacturing the metal mold | die in this invention, an uneven | corrugated pattern is manufactured in the ideal angle, and a board | substrate is easy to remove from a metal mold | die.

바람직한 실시예로, 이후의 절연층 (200)과 금형 (300)의 용이한 분리를 위해, 릴리이즈 필름 (release film)을 금형의 제 2 회로패턴 (320), 및 상부랜드 (340)가 형성된 면에 밀착시켜 사용할 수 있다.In a preferred embodiment, a release film is used to release the second circuit pattern 320 of the mold and the upper land 340 for easy separation of the insulating layer 200 and the mold 300. It can be used in close contact with.

이후, 베이스 기판 (100)의 절연층 (200)에 제 2회로패턴에 대응하는 패턴 (320 및 340)이 형성된 금형을 각인시킨다 (S2). 다음으로, 절연층 (200)으로부터 금형 (300)을 분리시킴으로써, 절연층 (200)에 제 2회로패턴의 홈 (220) 및 상부 랜드의 홈 (240)을 형성한다. 그리고 홈들 (220 및 240)이 형성된 절연층 (200)을 자외선 또는 열을 이용하여 경화시킨다 (S3).Subsequently, the mold on which the patterns 320 and 340 corresponding to the second circuit pattern are formed on the insulating layer 200 of the base substrate 100 is imprinted (S2). Next, by separating the mold 300 from the insulating layer 200, the groove 220 of the second circuit pattern and the groove 240 of the upper land are formed in the insulating layer 200. In addition, the insulating layer 200 in which the grooves 220 and 240 are formed is cured using ultraviolet rays or heat (S3).

다른 바람직한 예로서, S2 단계의 절연층에 금형 (300)을 각인시키는 과정과 함께, 절연층 (200)또는 금형 (300)에 충분한 열을 가함으로써, 반경화 상태의 절연층 (200)을 경화시킬 수 있다. As another preferred example, the insulating layer 200 in a semi-cured state is cured by applying sufficient heat to the insulating layer 200 or the mold 300 together with the process of stamping the mold 300 to the insulating layer of step S2. You can.

또 다른 바람직한 예로서, S2 단계의 절연층 (200)에 금형 (300)을 각인시키는 과정과 함께, 절연층 (200) 또는 금형 (300)에 열을 가하여 반경화 상태의 절연층 (200)을 가경화시킨 후, S3 단계에서 자외선 또는 열을 이용하여 절연층 (200)을 경화시킬 수도 있다.As another preferred example, along with the process of stamping the mold 300 to the insulating layer 200 of the step S2, by applying heat to the insulating layer 200 or the mold 300 to the semi-cured insulating layer 200 After the temporary curing, the insulating layer 200 may be cured by using ultraviolet rays or heat in step S3.

그 다음으로, 절연층 (200)에 형성된 상부 랜드의 홈 (240)에 레이저 또는 드릴을 이용하여 하부랜드까지 절연층을 관통하도록 가공함으로써, 각층간의 회로 연결을 위한 비아홀 (260)을 형성한다 (S4). 그리고 비아홀 (260) 형성시 발생하는 열로 인하여 절연층 (200)이 녹아서 비아홀 (260)의 내벽에 발생하는 스미어 (smear)를 제거하는 디스미어 (desmear) 공정을 수행할 수도 있다.Next, a via hole 260 is formed in the groove 240 of the upper land formed in the insulating layer 200 so as to penetrate the insulating layer to the lower land by using a laser or a drill to form a circuit connection between the layers ( S4). The desmear process may be performed to remove the smear generated on the inner wall of the via hole 260 due to the heat generated during the formation of the via hole 260.

여기서 레이저는 YAG 레이저 (Yttrium Aluminum Garnet laser) 및 이산화탄소 레이저 (CO2 laser) 등을 이용할 수도 있다.The laser may be a YAG laser (Yttrium Aluminum Garnet laser), a carbon dioxide laser (CO 2 laser) and the like.

마지막으로, S4 에서 형성된 비아홀 (260) 및 S3 에서 형성된 제 2회로패턴 홈 (220)에 도전성 페이스트를 코팅 또는 충진 후 경화시킨다 (S5). 여기서 도전성 페이스트 (420)는 구리 (Cu) 또는 은 (Ag) 과 같은 하나 이상의 금속성분과 유기물이 혼합된 페이트르로 열 또는 광에 의해 경화되어 회로패턴이 형성된다. 또한, 도전성 페이스트 (420)를 코팅 또는 충진하는 방식은, 예를 들어, 롤코팅 또는 스크린 프린팅과 같은 인쇄방식을 이용할 수 있다.Finally, the conductive paste is coated or filled in the via hole 260 formed in S4 and the second circuit pattern groove 220 formed in S3, and then cured (S5). Here, the conductive paste 420 is a fat mixed with one or more metal components such as copper (Cu) or silver (Ag) and an organic material, and cured by heat or light to form a circuit pattern. In addition, the method of coating or filling the conductive paste 420 may use, for example, a printing method such as roll coating or screen printing.

특히, 도전성 페이스트 (420)를 경화시키는 경우, 도전성 페이스트는 경화 온도가 80℃ 내지 300℃인 것으로 선택되는 것이 바람직하다. 또한, 경화온도가 80℃ 내지 200℃ 가 되는 도전성 페이스트가 더 바람직하며, 80℃ 내지 150℃ 가 되는 도전성 페이스트가 이 보다 더 바람직하다. 또한, 이러한 공정은 인쇄회로기판의 단면뿐만 아니라 실질적으로 인쇄회로기판의 양면에 대하여 수행되는 것도 가능하다.In particular, when the conductive paste 420 is cured, the conductive paste is preferably selected to have a curing temperature of 80 ° C to 300 ° C. Moreover, the electrically conductive paste which hardening temperature becomes 80 to 200 degreeC is more preferable, and the electrically conductive paste which becomes 80 to 150 degreeC is still more preferable. In addition, this process may be performed on both sides of the printed circuit board as well as on the cross section of the printed circuit board.

이에 의해, 본 발명은 전해 도금, 비전해 도금, 및 표면 연마 등의 공정이 필요치 않아, 공정시간을 단축한다. 또한, 종래의 도금공정과 같은 습식공정과 달리, 도전성 페이스트를 충진하는 것은 건식공정 (dry process) 이므로 도금 패턴을 형성하는데 있어서, 편차, 파손과 같은 공정불량을 줄일 수 있으며, 습식공정에 사용되는 유기물, 무기물의 사용량을 획기적으로 줄임으로써 친환경적인 공정을 구현할 수 있다. Thereby, this invention does not require the process of electroplating, electroless plating, and surface grinding, and shortens a process time. In addition, unlike the conventional wet process such as the plating process, filling the conductive paste is a dry process (dry process) to form a plating pattern, it is possible to reduce the process defects such as deviations, breakage, and is used in the wet process Eco-friendly processes can be implemented by drastically reducing the amount of organic and inorganic materials used.

또한, 인쇄회로 패턴이 외부로 돌출되지 않고 내부로 매립되어 있어 파손이나 고장의 위험이 줄어 신뢰성을 크게 향상시킬 수 있다.In addition, the printed circuit pattern is embedded in the inside instead of protruding to the outside, thereby reducing the risk of breakage or failure, thereby greatly improving reliability.

더욱이, 포토리소 방식의 전통적인 회로패턴 형성공정에 비해 원재료에 대한 신축과 같은 품질문제에 둔감하게 패턴형성이 가능하고, 도금 전처리 공정이 생략되어 기재의 신축문제로 인한 정렬문제를 방지한다. Moreover, the pattern formation can be insensitive to quality problems such as stretching and stretching of raw materials, and the plating pretreatment process is omitted, compared to the conventional photolithography circuit pattern forming process, thereby preventing alignment problems due to the stretching problem of the substrate.

따라서, 공정의 단순화 및 공정시간 단축과 함께, 인쇄회로기판 제조시 대면적, Roll to Roll 적용이 가능하게 함으로써 생산성을 크게 향상시킨다.Therefore, while simplifying the process and shortening the process time, it is possible to apply a large area, roll to roll in the printed circuit board manufacturing significantly improves productivity.

전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.In the foregoing detailed description of the present invention, specific examples have been described. However, various modifications are possible within the scope of the present invention. The technical spirit of the present invention should not be limited to the above-described embodiments of the present invention, but should be determined by the claims and equivalents thereof.

도 1은 본 발명의 바람직한 일 실시형태에 따른 인쇄회로기판 제조 방법의 흐름도이다.1 is a flowchart of a method of manufacturing a printed circuit board according to an exemplary embodiment of the present invention.

도 2는 도 1의 흐름도에 대응하는 인쇄회로기판 제조 방법의 제조 흐름을 나타내는 단면도이다.2 is a cross-sectional view illustrating a manufacturing flow of a method of manufacturing a printed circuit board corresponding to the flowchart of FIG. 1.

<도면의 주요 부분에 대한 부호 설명>Description of the Related Art [0002]

100: 베이스 기판 120: 제 1회로 패턴100: base substrate 120: first circuit pattern

140: 하부 랜드 200: 절연층140: lower land 200: insulating layer

220: 제 2회로패턴 홈 240: 상부랜드 홈220: second circuit pattern groove 240: upper land groove

260: 비아홀 300: 금형 260: via hole 300: mold

320: 제 2회로패턴 340: 상부랜드320: second circuit pattern 340: upper land

420: 도전성 페이스트420: conductive paste

Claims (9)

(a) 제 1회로패턴 및 하부랜드가 형성된 베이스 기판상에 반경화 상태의 절연층을 적층한 후, 제 2회로패턴에 대응하는 패턴이 형성된 금형과 상기 절연층이 적층된 상기 베이스 기판을 정렬시키는 단계;(a) After laminating an insulating layer in a semi-cured state on the base substrate on which the first circuit pattern and the lower land are formed, aligning the mold on which the pattern corresponding to the second circuit pattern is formed and the base substrate on which the insulating layer is stacked Making a step; (b) 상기 절연층에 상기 금형을 각인시켜, 상기 절연층에 제 2회로패턴의 홈을 형성하고 상기 절연층을 경화시키는 단계;(b) stamping the mold on the insulating layer to form grooves of the second circuit pattern on the insulating layer and to harden the insulating layer; (c) 상기 절연층을 관통하는 비아홀을 형성하는 단계;(c) forming a via hole penetrating the insulating layer; (d) 상기 제 2회로패턴의 홈 및 상기 비아홀의 내부를 도전성 페이스트로 코팅 또는 충진시키는 단계; 및(d) coating or filling the groove of the second circuit pattern and the inside of the via hole with a conductive paste; And (e) 상기 도전성 페이스트를 열 또는 광에 의해 경화시키는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조 방법.(e) curing the conductive paste by heat or light. 제 1항에 있어서,The method of claim 1, 상기 도전성 페이스트는 구리 (Cu) 및 은 (Ag) 중 하나 이상을 포함하는 금속과 유기물을 포함하는 것을 특징으로 하는 인쇄회로기판 제조 방법.The conductive paste is a printed circuit board manufacturing method comprising a metal and an organic material containing at least one of copper (Cu) and silver (Ag). 제 1항 또는 제 2항에 있어서,The method according to claim 1 or 2, 상기 (d) 단계의 코팅 또는 충진은,The coating or filling of step (d), 롤코팅 또는 스크린 프린팅 인쇄방식을 이용하는 것을 특징으로 하는 인쇄회 로기판 제조 방법.Printed circuit board manufacturing method characterized in that using a roll coating or screen printing printing method. 제 1항 또는 제 2항에 있어서,The method according to claim 1 or 2, 상기 (e) 단계는,In step (e), 상기 도전성 페이스트를 경화온도 80℃ 내지 300℃ 에서 경화시키는 것을 특징으로 하는 인쇄회로기판 제조 방법.Printed circuit board manufacturing method, characterized in that for curing the conductive paste at a curing temperature of 80 ℃ to 300 ℃. 제 1항 또는 제 2항에 있어서,The method according to claim 1 or 2, 상기 (e) 단계는,In step (e), 상기 도전성 페이스트를 경화온도 80℃ 내지 150℃ 에서 경화시키는 것을 특징으로 하는 인쇄회로기판 제조 방법.Printed circuit board manufacturing method, characterized in that for curing the conductive paste at a curing temperature of 80 ℃ to 150 ℃. 제 1회로패턴 및 하부랜드가 형성된 베이스 기판;A base substrate having a first circuit pattern and a lower land formed thereon; 상기 베이스 기판상에 적층되며, 제 2회로패턴의 홈 및 상기 하부랜드까지 관통하는 비아홀이 형성된 절연층; 및An insulating layer stacked on the base substrate and having a via hole penetrating through the groove of the second circuit pattern and the lower land; And 상기 제 2회로패턴의 홈 및 상기 비아홀의 내부에 형성된 도전성 페이스트를 포함하는 것을 특징으로 하는 인쇄회로 기판.And a conductive paste formed in the groove of the second circuit pattern and the via hole. 제 6항에 있어서,The method of claim 6, 상기 도전성 페이스트는 구리 (Cu) 및 은 (Ag) 중 하나 이상을 포함하는 금 속과 유기물이 포함하는 것을 특징으로 하는 인쇄회로기판.The conductive paste is a printed circuit board, characterized in that the metal and the organic material containing at least one of copper (Cu) and silver (Ag). 제 6항 또는 제 7항에 있어서,The method according to claim 6 or 7, 상기 도전성 페이스트는, 경화온도가 80℃ 내지 300℃ 에서 경화되는 것을 특징으로 하는 인쇄회로기판.The conductive paste is a printed circuit board, characterized in that the curing temperature is cured at 80 ℃ to 300 ℃. 제 6항 또는 제 7항에 있어서,The method according to claim 6 or 7, 상기 도전성 페이스트는, 경화온도가 80℃ 내지 150℃ 에서 경화되는 것을 특징으로 하는 인쇄회로기판.The conductive paste is a printed circuit board, characterized in that the curing temperature is cured at 80 ℃ to 150 ℃.
KR1020090081393A 2009-08-31 2009-08-31 Printed circuit board and its manufacturing method KR20110023479A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090081393A KR20110023479A (en) 2009-08-31 2009-08-31 Printed circuit board and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090081393A KR20110023479A (en) 2009-08-31 2009-08-31 Printed circuit board and its manufacturing method

Publications (1)

Publication Number Publication Date
KR20110023479A true KR20110023479A (en) 2011-03-08

Family

ID=43931593

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090081393A KR20110023479A (en) 2009-08-31 2009-08-31 Printed circuit board and its manufacturing method

Country Status (1)

Country Link
KR (1) KR20110023479A (en)

Similar Documents

Publication Publication Date Title
KR100467825B1 (en) A build-up printed circuit board with via-holes of stack type and a manufacturing method thereof
KR100761706B1 (en) Fabrication method for printed circuit board
KR100688743B1 (en) Manufacturing method of PCB having multilayer embedded passive-chips
KR100632556B1 (en) Method for fabricating printed circuit board
KR101086828B1 (en) Half Buried PCB, Multi-Layer PCB and Fabricating Method of the same
KR100797692B1 (en) Printed Circuit Board and Fabricating Method of the same
TW201429353A (en) Circuit board and method of manufacturing the same
US20110079421A1 (en) Printed circuit board and method of manufacturing the same
US8161634B2 (en) Method of fabricating a printed circuit board
US20110089138A1 (en) Method of manufacturing printed circuit board
CN101765341B (en) Molding structure and method for laser-assisting base plate line
US20230156912A1 (en) Component Carrier With a Via Containing a Hardened Filling Material
KR20150024161A (en) Printed circuit board and method of manufacturing the same
KR100713693B1 (en) Printed circuit board mounting electronic components within using screen printing and mounting method thereof
KR20110023479A (en) Printed circuit board and its manufacturing method
US9288902B2 (en) Printed circuit board and method of manufacturing the same
KR100940169B1 (en) Method for manufacturing a printed circuit board by foriming a hardening resin layer
KR20100095742A (en) Manufacturing method for embedded pcb, and embedded pcb structure using the same
JP4666830B2 (en) Multilayer wiring board and manufacturing method thereof
KR20090085406A (en) Multi-layer board and manufacturing method thereof
KR100905567B1 (en) Fabricating Method of Printed Circuit Board
KR101086838B1 (en) Carrier and method for manufacturing printed circuit board using the same
KR100782403B1 (en) Method for manufacturing circuit board
KR101044157B1 (en) Method of Fabricating Printed Circuit Board
KR101022887B1 (en) Method for manufacturing a printed circuit board having a landless via

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application