KR20110010381A - 자체 수리 기능을 포함하는 반도체 메모리 장치 및 그것의 자체 수리 방법 - Google Patents

자체 수리 기능을 포함하는 반도체 메모리 장치 및 그것의 자체 수리 방법 Download PDF

Info

Publication number
KR20110010381A
KR20110010381A KR1020090067917A KR20090067917A KR20110010381A KR 20110010381 A KR20110010381 A KR 20110010381A KR 1020090067917 A KR1020090067917 A KR 1020090067917A KR 20090067917 A KR20090067917 A KR 20090067917A KR 20110010381 A KR20110010381 A KR 20110010381A
Authority
KR
South Korea
Prior art keywords
memory cell
memory
cell group
failed
memory cells
Prior art date
Application number
KR1020090067917A
Other languages
English (en)
Inventor
강성호
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020090067917A priority Critical patent/KR20110010381A/ko
Publication of KR20110010381A publication Critical patent/KR20110010381A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명의 실시 예에 따른 반도체 메모리 장치의 자체 수리 방법은 고장 메모리 셀들을 어드레스에 따라 선도 메모리 셀 그룹, 보완 메모리 셀 그룹, 그리고 비보완 메모리 셀 그룹으로 분류하는 단계, 상기 선도 메모리 셀 그룹을 참조하여 제 1 초기 종결 조건 만족 여부를 판단하는 단계, 상기 제 1 초기 종결 조건을 만족하지 않는 경우, 상기 선도 메모리 셀 그룹 및 보완 메모리 셀 그룹을 참조하여 제 2 초기 종결 조건 만족 여부를 판단하는 단계, 및 상기 제 2 초기 종결 조건을 만족하지 않는 경우, 상기 고장 메모리 셀들을 스패어 메모리 블록으로 교체하는 단계를 포함한다. 이 경우, 상기 교체 동작은 상기 보완 메모리 셀 그룹을 이루는 고장 메모리 셀과 이에 대응하는 선도메모리 셀 그룹을 이루는 고장 메모리 셀이 함께 수리되도록 한다.

Description

자체 수리 기능을 포함하는 반도체 메모리 장치 및 그것의 자체 수리 방법{SEMICONDUCTOR MEMORY DEVICE COMPRISING SELF REPAIR OPERATION AND SELF REPAIR METHOD THEREOF}
본 발명은 반도체 메모리 장치에 관한 것으로, 구체적으로 자체 수리 기능을 포함하는 반도체 메모리 장치 및 그것의 자체 수리 방법에 관한 것이다.
본 발명은 학술진흥재단의 BK21사업의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호: 2009-8-0007, 과제명: TMS정보기술사업단].
반도체 산업에서 시스템 온 칩(System on Chip, SoC)의 중요성이 점점 더 커지고 있다. 또한 시스템 온 칩(SoC)에 사용되는 내장형 메모리(Embedded memory)의 용량은 점차 증대되고 있다. 그 결과, 최근에는 내장형 메모리의 수율에 의해 시스템 온 칩(SoC)의 수율이 결정되는 상황에 이르렀다. 즉, 내장형 메모리의 수율을 일정 수준 이상으로 유지하는 것은 시스템 온 칩(SoC)의 수율 관리를 위해 필수적인 요소가 되었다. 이를 위해서 내장형 메모리의 고장을 발견(Detect)하는 것뿐만 아니라 수리(Repair)하는 것 또한 시스템 온 칩(SoC) 제작에 있어서 매우 중요하다.
시스템 온 칩(SoC)에 포함된 내장형 메모리를 위한 테스트는 단품 메모리를 위한 테스트와 구별된다. 내장형 메모리는 테스트를 위한 입출력 핀(I/O pin)이 외부로 노출되어 있지 않다. 따라서, 내장형 메모리를 위한 테스트 및 수리는 시스템 온 칩(SoC) 내부에서 자체적으로 수행되는 것이 유리하다. 또한, 외부 장비를 이용한 메모리 수리 과정은 메모리의 테스트 비용을 증가시키고 제한된 입/출력 핀(I/O pin)을 사용함으로 인해 고속의 수리가 곤란한 문제를 가진다.
따라서, 추가로 요구되는 하드웨어의 크기를 최소화하면서도 빠른 속도의 테스트 및 수리가 가능한 반도체 메모리 장치의 수리 방법이 요구된다.
본 발명의 목적은 고장이 있는 메모리 셀을 어드레스에 따라 구분하여 초기에 수리 가능 여부를 판단함으로써 수리 속도를 향상시키는 반도체 메모리 장치의 수리 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 반도체 메모리 장치의 자체 수리 방법은 고장 메모리 셀들을 어드레스에 따라 선도 메모리 셀 그룹, 보완 메모리 셀 그룹, 그리고 비보완 메모리 셀 그룹으로 분류하는 단계, 상기 선도 메모리 셀 그룹을 참조하여 제 1 초기 종결 조건 만족 여부를 판단하는 단계, 상기 제 1 초기 종결 조건을 만족하지 않는 경우, 상기 선도 메모리 셀 그룹 및 보완 메모리 셀 그룹을 참조하여 제 2 초기 종결 조건 만족 여부를 판단하는 단계, 및 상기 제 2 초기 종결 조건을 만족하지 않는 경우, 상기 고장 메모리 셀들을 스패어 메모리 블록으로 교체하는 단계를 포함하되, 상기 교체 동작은 상기 보완 메모리 셀 그룹을 이루는 고장 메모리 셀과 이에 대응하는 선도메모리 셀 그룹을 이루는 고장 메모리 셀이 함께 수리되도록 한다.
실시 예로서, 상기 제 1 초기 종결 조건은 상기 선도 메모리 셀 그룹을 이루는 고장 메모리 셀들의 수가 상기 스패어 메모리 블록의 수보다 클 때 만족된다.
실시 예로서, 상기 제 1 초기 종결 조건을 만족하는 경우, 상기 고장 메모리 셀의 수리가 불가능한 것으로 판단되어 수리 동작이 종료된다.
실시 예로서, 상기 제 1 초기 종결 조건을 만족하지 않고 상기 보완 메모리 셀 그룹 및 비보완 메모리 셀 그룹을 이루는 고장 메모리 셀이 존재하지 않는 경우, 상기 선도 메모리 셀 그룹을 이루는 고장 메모리 셀을 상기 스패어 메모리 블록으로 교체한다.
실시 예로서, 상기 제 2 초기 종결 조건은 상기 선도 메모리 셀 그룹을 이루는 고장 메모리 셀들의 수와 상기 선도 메모리 셀 그룹을 이루는 고장 메모리 셀들 중 행 방향 및 열 방향으로 상기 보완 메모리 셀 그룹을 이루는 고장 메모리 셀들을 가지는 고장 메모리 셀들의 수의 합이 상기 스패어 메모리 블록의 수보다 클 때 만족된다.
실시 예로서, 상기 제 2 초기 종결 조건을 만족하는 경우, 상기 고장 메모리 셀의 수리가 불가능한 것으로 판단되어 수리 동작이 종료된다.
실시 예로서, 상기 선도 메모리 셀 그룹을 이루는 고장 메모리 셀과 이에 대응하는 상기 보완 메모리 셀 그룹을 이루는 고장 메모리 셀이 함께 수리되도록, 상기 보완 메모리 셀 그룹을 이루는 고장 메모리 셀의 플래그 정보를 참조하여, 행 방향 또는 열 방향으로 상기 스패어 메모리 블록으로 교체한다.
실시 예로서, 상기 교체 동작 후에 상기 비보완 메모리 셀 그룹을 이루는 고장 메모리 셀들을 어드레스에 따라 상기 보완 메모리 셀 그룹에 포함되도록 변환한다.
실시 예로서, 상기 선도 메모리 셀 그룹을 이루는 고장 메모리 셀과 이에 대응하는 상기 보완 메모리 셀 그룹을 이루는 고장 메모리 셀이 함께 수리되도록 행 방향 또는 열 방향으로 상기 스패어 메모리 블록으로 교체한다.
실시 예로서, 상기 선도 메모리 셀 그룹을 이루는 고장 메모리 셀은 상기 선도 메모리 셀 그룹을 이루는 다른 고장 메모리 셀과 행 또는 열 어드레스가 동일하지 않으면서 행 어드레스와 열 어드레스의 합이 가장 작은 고장 메모리 셀이다.
실시 예로서, 상기 보완 메모리 셀 그룹은 상기 선도 메모리 셀 그룹을 이루는 고장 메모리 셀과 행 또는 열 어드레스가 동일한 고장 메모리 셀들로 구성된다.
실시 예로서, 상기 비보완 메모리 셀 그룹은 상기 선도 메모리 셀 그룹을 이루는 적어도 두 개 이상의 고장 메모리 셀들과 행 또는 열 어드레스가 동일한 고장 메모리 셀들로 구성된다.
본 발명의 실시 예에 따른 자체 수리 기능을 포함하는 반도체 메모리 장치는 메모리 셀 어레이, 상기 메모리 셀 어레이의 고장 메모리 셀들을 검출하는 메모리 자체 테스트 회로, 및 상기 메모리 자체 테스트 회로에서 검출된 고장 메모리 셀들을 스패어 메모리 블록으로 대체하는 자가 리던던시 분석 회로을 포함하되, 상기 메모리 자체 테스트 회로에서 검출된 고장 메모리 셀은 어드레스 정보에 따라 선도 메모리 셀 그룹, 보완 메모리 셀 그룹, 그리고 비보완 메모리 셀 그룹으로 분류되고, 상기 보완 메모리 셀 그룹을 이루는 고장 메모리 셀과 이에 대응하는 선도메모리 셀 그룹을 이루는 고장 메모리 셀이 함께 수리되도록 상기 스패어 메모리 블록과 교체된다.
실시 예로서, 상기 선도 메모리 셀 그룹을 이루는 고장 메모리 셀은 상기 선도 메모리 셀 그룹을 이루는 다른 고장 메모리 셀과 행 또는 열 어드레스가 동일하 지 않으면서 행 어드레스와 열 어드레스의 합이 가장 작은 고장 메모리 셀이고, 상기 보완 메모리 셀 그룹을 이루는 고장 메모리 셀은 상기 선도 메모리 셀 그룹을 이루는 고장 메모리 셀과 행 또는 열 어드레스가 동일한 고장 메모리 셀이며, 상기 비보완 메모리 셀 그룹을 이루는 고장 메모리 셀은 상기 선도 메모리 셀 그룹을 이루는 적어도 두 개 이상의 고장 메모리 셀과 행 또는 열 어드레스가 동일한 고장 메모리 셀이다.
실시 예로서, 상기 선도 메모리 셀 그룹을 이루는 고장 메모리 셀의 수가 상기 스패어 메모리 블록의 수보다 클 때 상기 고장 메모리 셀의 수리가 불가능한 것으로 판단한다.
실시 예로서, 상기 고장 메모리 셀의 수리가 가능한 것으로 판단되고, 상기 선도 메모리 셀 그룹 및 비보완 메모리 셀 그룹을 이루는 고장 메모리 셀들이 존재하지 않는 경우, 상기 선도 메모리 셀 그룹을 이루는 고장 메모리 셀이 상기 스패어 메모리 블록으로 교체된다.
실시 예로서, 상기 선도 메모리 셀 그룹을 이루는 고장 메모리 셀들의 수와 상기 선도 메모리 셀 그룹을 이루는 고장 메모리 셀들 중 행 또는 열 방향으로 상기 보완 메모리 셀 그룹을 이루는 고장 메모리 셀들을 가지는 고장 메모리 셀들의 수의 합이 상기 스패어 메모리의 블록의 수보다 클 때 상기 고장 메모리 셀들의 수리가 불가능한 것으로 판단한다.
실시 예로서, 상기 고장 메모리 셀들의 수리가 가능한 것으로 판단된 경우, 상기 선도 메모리 셀 그룹을 이루는 고장 메모리 셀과 이에 대응하는 상기 보완 메 모리 셀 그룹을 이루는 고장 메모리 셀이 함께 수리되도록, 상기 보완 메모리 셀 그룹을 이루는 고장 메모리 셀의 플래그 정보를 참조하여, 행 방향 또는 열 방향으로 상기 스패어 메모리 블록으로 교체한다.
실시 예로서, 상기 교체 동작 후에 상기 비보완 메모리 셀 그룹을 이루는 고장 메모리 셀들을 어드레스에 따라 상기 보완 메모리 셀 그룹에 포함되도록 변환한다.
실시 예로서, 상기 선도 메모리 셀 그룹을 이루는 고장 메모리 셀과 이에 대응하는 상기 보완 메모리 셀 그룹을 이루는 고장 메모리 셀이 함께 수리되도록, 상기 보완 메모리 셀 그룹을 이루는 고장 메모리 셀의 플래그 정보를 참조하여, 행 또는 열 방향으로 상기 스패어 메모리 블록으로 교체한다.
본 발명에 따르면 초기에 수리 가능 여부를 판단함으로써 빠른 속도로 수리 동작이 수행될 수 있다. 또한, 본 발명에 따르면 반도체 메모리 장치의 수율이 향상될 수 있다.
이하에서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 본 발명에 따른 반도체 메모리 장치를 보여주는 블록도이다. 도 1을 참조하면, 반도체 메모리 장치(100)는 메모리 자체 테스트 회로(Bulit In Self Test, BIST)(110), 자가 리던던시 분석 회로(Built In Redundancy Analysis, BIRA) (120), 메모리 셀 어레이(130), 스패어 행 메모리(140), 스패어 열 메모리(150), 행 선택 회로(160), 그리고 열 선택 회로(170)를 포함한다.
메모리 자체 테스트 회로(110)는 칩에 내장되어 메모리를 자체적으로 테스트하기 위한 회로이다. 메모리 자체 테스트 회로(110)를 사용하면, 칩 내부에서 각 모듈별로 자체적인 테스트가 수행되므로 테스트의 복잡도가 줄어들고, 고가의 외부 테스트 장비를 사용하지 않고도 빠른 시간에 테스트를 수행할 수 있다는 장점이 있다.
메모리 자체 테스트 회로(110)는 테스트 패턴을 자동 생성(Pattern Generation)하여 테스트 회로에 입력시킨 후, 테스트 패턴과 테스트 결과의 동일 여부로 회로의 고장 유무를 판단한다. 메모리 자체 테스트 회로(110)에 의해 얻어진 고장 정보는 자가 리던던시 분석 회로(120)로 전달된다.
자가 리던던시 분석 회로(120)는 메모리 자체 테스트 회로(110)에 의해 얻어진 고장 정보를 이용하여 고장 메모리를 스패어 메모리로 대체한다. 자가 리던던시 분석 회로(120)는 메모리가 대체될 때마다 대체 정보(121)를 갱신한다. 자가 리던던시 분석 회로(120)는 대체 정보(121)를 이용하여 사용자가 고장이 난 메모리를 액세스하고자 할 때 스패어 행 메모리(140) 또는 스패어 열 메모리(150)를 액세스하도록 함으로써 사용자로 하여금 고장이 없는 메모리를 사용하는 것처럼 인식하게 해준다.
구체적으로 자가 리던던시 분석 회로(120)는 대체 정보(121)를 참조하여 대 체 신호(Remapping signal)를 행 선택 회로(160) 및/또는 열 선택 회로(170)에 전달한다. 대체 신호는 행 어드레스 및/또는 열 어드레스를 포함한다. 행 선택 회로(160) 및/또는 열 선택 회로(170)는 대체 신호에 응답하여 고장이 난 행 또는 열 대신에 스패어 행 메모리(140) 또는 스패어 열 메모리(150)를 선택한다.
도면에는 도시되지 않았지만, 메모리 셀 어레이(130)는 행들 및 열들의 매트릭스(matrix) 형태로 배열된 메모리 셀들로 구성될 수 있다. 메모리 셀들은 휘발성 메모리 셀 또는 불휘발성 메모리 셀일 수 있다.
스패어 행 메모리(140) 및 스패어 열 메모리(150)는 각각 복수의 행 블록들과 복수의 열 블록들을 포함한다. 스패어 행 메모리(140) 및 스패어 열 메모리(150)는 각각 고장이 난 메모리 셀을 포함한 행 및 열을 교체하기 위해 구비된다. 예를 들어, 스패어 행 메모리(140)의 행 블록은 고장이 난 메모리 셀을 포함한 행과 교체된다. 스패어 열 메모리(150)의 열 블록은 고장이 난 메모리 셀을 포함하는 열과 교체된다.
메모리 수리에 있어서 중요한 요소는 수리의 효율성, 수리에 필요한 하드웨어의 크기, 그리고 수리에 소요되는 시간이다. 그러나 이들은 서로 상충(trade off) 관계에 있기 때문에 이들 사이의 적절한 관계를 찾아 최적의 생산 수율을 달성하는 것이 중요하다. 따라서 100퍼센트의 수리 효율을 갖지 않더라도, 작은 크기의 하드웨어와 짧은 알고리즘 수행 시간을 갖는다면 효과적인 메모리 수리 알고리즘이라고 할 수 있고, 본 발명에서는 이러한 알고리즘을 제안한다.
본 발명에 따른 실시 예에 있어서, 메모리 자체 테스트 회로(110)에 의해 검 출된 고장 메모리 셀들을 어드레스에 따라 복수의 그룹으로 구분하고, 복수의 그룹을 참조하여 초기에 수리 가능 여부를 결정하고, 고장 메모리 셀들을 수리하는 데 있다. 본 발명에 있어서, 검출된 고장 메모리 셀들은 세 그룹들로 구분된다. 이하, 검출된 고장 메모리 셀들을 구분하는 방법이 도 2를 참조하여 설명될 것이다.
도 2는 검출된 고장 메모리 셀들을 어드레스에 따라 구분하는 방법을 설명하기 위한 도면이다. 도 2를 참조하면, 검은 점은 고장이 난 메모리 셀을 나타낸다. 원은 선도 메모리 셀(leading element)를 나타낸다. 세모는 보완 메모리 셀(complement element)를 나타낸다. 마름모는 비보완 메모리 셀(non-complement element)를 나타낸다.
선도 메모리 셀(leading element)은 메모리 셀 어레이에 발생한 고장의 행 또는 열을 대표한다. 선도 메모리 셀(leading element)은 다른 선도 메모리 셀(leading element)과 행 또는 열 어드레스가 동일하지 않으면서 행 어드레스와 열 어드레스의 합이 가장 작은 고장 메모리 셀로 정의된다. 예를 들어, 제 1 선도 메모리 셀(leading element)은 행 어드레스와 열 어드레스의 합이 가장 작은 고장 메모리 셀이 될 것이다. 제 2 선도 메모리 셀(leading element)은 제 1 선도 메모리 셀과 행 또는 열 어드레스가 동일한 메모리 셀을 제외하고, 행 어드레스와 열 어드레스의 합이 가장 작은 고장 메모리 셀이 될 것이다.
즉, 도 2의 (a) 방향으로 스캔할 때 가장 먼저 검출되는 오류가 선도 메모리 셀(leading element)이 된다. 도 2를 참조하면, 가장 작은 행 어드레스와 열 어드레스를 갖는 메모리 셀(1,1)은 선도 메모리 셀(leading element)이 된다.
보완 메모리 셀(complement element)은 행 어드레스 또는 열 어드레스가 선도 메모리 셀(leading element)와 동일한 메모리 셀이다. 도 2를 참조하면, 메모리 셀(3,1)은 선도 메모리 셀(leading element)인 메모리 셀(1,1)과 동일한 열 어드레스를 갖는다. 따라서, 메모리 셀(3,1)은 보완 메모리 셀(complement element)이 된다.
메모리 셀(5,3)은 어떠한 선도 메모리 셀(leading element)과도 행 어드레스 또는 열 어드레스가 동일하지 않기 때문에 선도 메모리 셀(leading element)이 된다. 메모리 셀(5,4)은 선도 메모리 셀(leading element) 메모리 셀(5,3)과 동일한 행 어드레스를 갖기 때문에 보완 메모리 셀(complement element)이 된다.
메모리 셀 (1,3)은 선도 메모리 셀(leading element) 메모리 셀(1,1)과 동일한 행 어드레스를 가지고, 선도 메모리 셀(leading element)(5,3)과 동일한 열 어드레스를 가진다. 이러한 고장 메모리 셀은 비보완 메모리 셀(non-complement element)로 정의된다. 비보완 메모리 셀(non-complement element)을 별도로 정의하는 이유는 도 3을 참조하여 자세하게 설명될 것이다.
도 3은 비보완 메모리 셀(non-complement element)을 별도로 정의하는 이유를 설명하기 위한 도면이다. 본 발명에 있어서, 선도 메모리 셀(leading element)과 보완 메모리 셀(complement element)이 동시에 수리되도록 행 또는 열이 교체된다. 도 3을 참조하면, 선도 메모리 셀 (1,2)와 보완 메모리 셀 (3,1)를 포함한 열(1)이 스패어 열 메모리(150)에 의해 교체된다. 따라서, 두 개의 고장이 동시에 수리될 수 있다. 또한, 선도 메모리 셀 (5,3)와 보완 메모리 셀 (5,4)를 포함한 행(5)이 스패어 행 메모리(140)에 의해 교체된다. 따라서, 두 개의 고장이 동시에 수리될 수 있다. 결과적으로 두 번의 교체 동작에 의해 4 개의 고장이 수리될 수 있다.
그런데, 이 경우, 비보완 메모리 셀(non-complement element)인 메모리 셀 (1,3)은 수리되지 않는다. 따라서, 비보완 메모리 셀(non-complement element)은 별도로 관리될 것이 요구된다. 비보완 메모리 셀(non-complement element)의 어드레스 정보는 비보완 메모리 셀 레지스터에 저장된다. 비보완 메모리 셀(non-complement element)를 수리하는 방법은 후술 될 도면을 참조하여 자세히 설명될 것이다.
도 4는 본 발명에 따른 고장 정정 방법을 설명하기 위한 순서도이다. 도 4를 참조하면, 본 발명에 따른 고장 정정 방법은 크게 자체 고장 검출 단계(S210), 고장 정정 가능 여부 판단 단계(S220), 그리고 고장 수리 단계(S230)로 구분된다.
자체 고장 검출 단계(S210)에서는 메모리 자체 테스트 회로(110)에 의해 고장이 난 메모리 셀이 검출된다. 고장이 난 메모리 셀의 어드레스는 레지스터에 저장될 수 있다. 예시적으로, 레지스터는 자가 리던던시 분석 회로(120)에 저장될 수 있다.
고장 정정 가능 여부 판단 단계(S220)는 S221 내지 S223의 단계들을 포함한다. S221 단계에서 고장이 난 메모리 셀들은 어드레스에 따라 선도 메모리 셀(leading element), 보완 메모리 셀(complement element), 그리고 비보완 메모리 셀(non-complement element)로 분류된다.
도 5는 고장이 난 메모리 셀들이 어드레스에 따라 각각의 그룹으로 구분되는 방법을 설명하기 위한 도면이다. 도 5를 참조하면, 메모리 셀(3,4), (5,5), (6,6), (7,7), (8,8), (9,9), (10,10), 그리고 (11,11)은 선도 메모리 셀(leading element)로 구분된다. 8개의 선도 메모리 셀(leading element)들은 리페어 셋(repair set)을 구성한다.
나머지 메모리 셀들은 선도 메모리 셀(leading element)의 주소와 비교하여 보완 메모리 셀(complement element) 또는 비보완 메모리 셀(non-complement element)로 분류된다. 메모리 셀 (4,4), (8,12), (9,12), (10,12), 그리고 (11,12)는 보완 메모리 셀(complement element)으로 분류된다. 이들 메모리 셀들은 하나의 선도 메모리 셀(leading element)과 행 어드레스 또는 열 어드레스를 공유하기 때문이다. 반면에, 메모리 셀 (3,5), (3,6), 그리고 (3,7)은 비보완 메모리 셀(non-complement element)로 분류된다. 이들 메모리 셀들은 두 개의 선도 메모리 셀(leading element)과 행 어드레스 또는 열 어드레스를 공유하기 때문이다.
다시 도 4를 참조하면, S222 단계에서 제 1 초기 종결 조건 만족 여부가 판단된다. 제 1 초기 종결 조건은 선도 메모리 셀(leading element)의 수가 스패어 행 메모리와 스패어 열 메모리의 합보다 큰 것으로 정의된다. 제 1 초기 종결 조건이 만족되면 수리가 불가능한 것으로 판단된다. 선도 메모리 셀(leading element)마다 하나의 스패어 메모리가 요구되기 때문이다. 결국, 본 발명에 있어서 선도 메모리 셀(leading element)의 수와 스패어 메모리의 수를 비교하여 초기에 메모리의 수리 가능성을 판별하는 것이 가능하다. 결국, 반도체 메모리 장치의 수리 속도가 향상된다.
상술한 바와 같이, 선도 메모리 셀(leading element)들은 리페어 셋(repair set)을 구성한다. 리페어 셋(repair set)을 위한 레지스터의 수는 스패어 메모리 개수와 동일하게 설정될 수 있다. 제 1 초기 종결 조건에 의해 선도 메모리 셀(leading element)의 수가 스패어 메모리의 수를 넘는다면 수리 불가능으로 판단되기 때문에, 레지스터의 수가 스패어 메모리의 수로 설정되는 것이다.
제 1 초기 종결 조건이 만족 될 경우, 수리가 불가능하기 때문에 수리 동작이 종료된다. 제 1 초기 종결 조건을 만족하지 않지만 선도 메모리 셀(leading element) 이외의 다른 고장이 있는 경우 제 2 초기 종결 조건 만족 여부가 판단된다. 만약, 선도 메모리 셀(leading element)만 존재하는 경우에는 선도 메모리 셀(leading element)를 포함하는 행 또는 열이 스패어 행 메모리 또는 스패어 열 메모리로 교체된 후에 수리 동작이 성공적으로 종료될 것이다.
S223 단계에서는 제 2 초기 종결 조건 만족 여부가 판단된다. 제 1 초기 종결 조건은 만족하지 않지만 메모리 수리 가능 여부가 불확정적일 때, 제 2 초기 종결 조건 만족 여부가 검토된다. 제 2 초기 종결 조건은 선도 메모리 셀(leading element)의 개수와 행 방향 및 열 방향 모두에 대해서 보완 메모리 셀(complement element)를 갖는 선도 메모리 셀(leading element)의 개수의 합이 스패어 메모리의 수보다 큰 것으로 정의된다. 제 2 초기 종결을 만족하면 수리가 불가능한 것으로 판정되어 수리 동작이 종료된다.
도 6은 제 2 초기 종결 조건을 만족하는 경우를 설명하기 위한 도면이다. 도 6을 참조하면, 선도 메모리 셀(leading element) (1,1)은 행 방향으로 보완 메모리 셀(complement element) (1,5)와 열 방향으로 보완 메모리 셀(complement element)(3,1)을 갖는다. 또한, 선도 메모리 셀(leading element) (5,3)은 열 방향으로 보완 메모리 셀(complement element) (5,4)을 갖는다. 본 실시 예에서 스패어 메모리는 2개인 것으로 가정된다.
본 실시 예에서 선도 메모리 셀(leading element)은 2개이므로 제 1 초기 종결 조건이 만족되지 않는다. 따라서, 제 2 초기 종결 조건 만족 여부가 검토될 것이다. 도 6을 참조하면 선도 메모리 셀(leading element) (1,1)는 행 방향 및 열 방향으로 모두 보완 메모리 셀(complement element)을 갖는다. 결국, 선도 메모리 셀(leading element)의 개수에 1을 더하면 3이 되며 이는 스패어 메모리의 개수보다 크다. 따라서, 제 2 초기 종결 조건이 만족된다. 결국, 모든 고장 메모리 셀을 수리하는 것은 불가능한 것으로 판정되어 수리 동작이 종료될 것이다.
제 2 초기 종결 조건을 위해 생성되는 보완 메모리 셀(complement element)에 대응하여 1 비트의 플래그(flag)가 구비된다. 1 비트의 플래그(flag)는 행이 수리될 것인지 또는 열이 수리될 것인지를 구분한다. 제 2 초기 종결 조건이 만족 될 경우, 수리가 불가능한 것으로 판정되어 수리 동작이 종료된다. 제 2 초기 종결 조건이 만족되지 않을 경우 수리가 가능한 것으로 판정되어 다음 단계가 수행될 것이다. S231 단계에서는 고장이 수리된다. 고장이 수리되는 방법은 도 7 내지 도 8을 참조하여 자세히 설명될 것이다.
S232 단계에서 고장이 수리된 후에도 여전히 오류가 존재하는지 여부가 검사 된다. 오류가 존재하지 않는 경우에는 수리가 완료된 것이므로 수리가 종료된다. 만약, 오류가 존재하는 경우에는 다음 단계가 수행된다. S233 단계에서 사용 가능한 스패어 행 메모리 또는 스패어 열 메모리가 존재하는지 여부가 검사된다. 사용 가능한 스패어 행 메모리 또는 스패어 열 메모리가 존재하지 않는 경우에는 수리가 불가능하기 때문에 수리가 종료된다. 만약, 사용 가능한 스패어 행 메모리 또는 스패어 열 메모리가 존재하는 경우에는 S221 단계가 수행된다.
도 7은 도 4의 S231 단계에서의 고장 수리 방법을 설명하기 위한 도면이다. 도 7을 참조하면, 먼저, 선도 메모리 셀(leading element)과 그에 대응하는 보완 메모리 셀(complement element)을 포함한 행 또는 열이 교체된다. 행 또는 열의 교체에 있어서 보완 메모리 셀(complement element)의 플래그(flag)가 참조된다.
보완 메모리 셀(complement element)의 플래그(flag)의 용도는 사용자에 의해 정의될 수 있다. 예를 들어, 플래그(flag)가 0이면 열을 수리하고, 1이면 행을 수리하는 것으로 가정될 수 있다. 보완 메모리 셀(complement element)(4,4)은 대응하는 선도 메모리 셀(leading element)(3,4)와 열 어드레스가 같으므로, 보완 메모리 셀(complement element) 플래그(flag)는 0이 된다. 따라서, 열이 교체될 것이다.
보완 메모리 셀(complement element)(8,12), (9,12), (10,12), 그리고 (11,12)는 각각 대응하는 선도 메모리 셀(leading element)과 행 어드레스가 같으므로 보완 메모리 셀(complement element) 플래그(flag)는 1이 된다. 따라서, 행이 교체될 것이다. 결국, 행(8,9,10,11)과 열(4)이 수리되고 보완 메모리 셀 레지스터 는 초기화될 것이다.
도 8은 도 7에서의 수리 동작 후의 수리 결과를 보여주는 도면이다. 도 8을 참조하면, 수리 동작에 의해 고장이 난 메모리 셀이 감소한 것을 알 수 있다. 그러나, 나머지 고장이 난 메모리 셀도 스패어 메모리로 교체되어야 한다. 본 발명에 있어서, 레지스터에 저장된 어드레스 정보를 참조하여 다시 보완 메모리 셀(complement element)을 구성한다.
다시 도 8을 참조하면, 도 7의 비보완 메모리 셀(non-complement element)(3,5)(3,6)(3,7)은 각각 하나의 선도 메모리 셀(leading element)과 열 어드레스를 공유하기 때문에 보완 메모리 셀(complement element)이 된다. 그리고 보완 메모리 셀 플래그는 모두 0이 되어 열(5,6,7)이 수리될 것이다. 결국, 수리 동작에 의해 모든 고장이 수리될 수 있다.
본 발명에서는 기존 발명에서 문제가 되었던 하드웨어의 크기를 줄이는 것을 목표로 한다. 또한, 알고리즘의 수행 시간을 단축하여 수리하는데 드는 비용을 최소로 하고 높은 수리 효율을 목표로 한다.
본 발명의 다른 목적은 메모리에 고장이 발생했을 때 수리 가능성 여부를 초기에 판단한 후에 스패어 메모리를 이용하여 수리하는 것이다. 이렇게 메모리를 수리하기 전에 수리 가능성을 여부를 판단해서 수리 가능한 것만을 수리하면 전체 생산시간을 단축할 수 있다. 일반적으로 메모리의 크기가 커지고, 집적도가 높아짐에 따라서 메모리에 고장이 발생할 확률이 커지고 있어 메모리 생산 시에 테스트와 수리는 반드시 행해지는 과정이다. 따라서 짧은 시간 내에 높은 효율의 수리 알고리 즘을 적용하여 전체 반도체 칩의 생산성을 높이고 테스트와 수리의 비용을 줄임으로써 반도체 칩의 생산 가격을 절감하여 전체 가격 경쟁력을 높일 수 있다.
도 9는 상기 본 발명이 적용된 실시 예로서, 본 발명이 메모리 시스템에 적용된 예를 보여주는 블록도이다. 메모리 시스템(200)은 메모리 컨트롤러(210) 및 반도체 메모리 장치(220)를 포함한다. 메모리 시스템(200)은 메모리 카드(예를 들면 SD, MMC 등)나 착탈 가능한 이동식 저장 장치(예를 들면, USB 메모리)와 같이 휘발성 메모리 또는 불휘발성 메모리를 포함하는 저장 장치를 모두 포함한다. 반도체 메모리 장치(220)는 불휘발성 메모리 및 휘발성 메모리를 포함한다.
도 9를 참조하면, 메모리 컨트롤러(210)는 중앙 처리 장치(CPU, 211), 호스트인터페이스(212), 랜덤 액서스 메모리(RAM, 213), 그리고 메모리 인터페이스(214)를 포함한다. 반도체 메모리 장치(220)는 도 1에 도시된 반도체 메모리 장치(100)인 경우를 포함한다.
도 10은 본 발명이 적용된 실시 예로서, 본 발명의 프로그램 방법이 사용자 장치에 적용된 예를 보여주는 블록도이다. 사용자 장치(300)는 퍼스널 컴퓨터(PC)로 구현되거나, 노트북 컴퓨터, 휴대폰, PDA(Personal Digital Assistant), 그리고 카메라 등과 같은 휴대용 전자 장치로 구현될 수 있다.
도 10을 참조하면, 사용자 장치(300)는 버스 및 전원 라인(305), 메모리 시스템(310), 전원 장치(320), 중앙처리장치(330), 램(340), 그리고 사용자 인터페이스(350)를 포함한다. 메모리 시스템(310)은 메모리 장치(311) 및 컨트롤러(312)를 포함한다.
컨트롤러(312)는 호스트(Host) 및 메모리 장치(311)에 연결된다. 컨트롤러(312)는 메모리 장치(311)로부터 읽은 데이터를 호스트(Host)에 전달하고, 호스트(Host)로부터 전달되는 데이터를 메모리 장치(311)에 저장한다.
컨트롤러(312)는 램, 프로세싱 유닛, 호스트 인터페이스, 그리고 메모리 인터페이스와 같은 잘 알려진 구성 요소들을 포함할 것이다. 램은 프로세싱 유닛의 동작 메모리로서 이용될 것이다. 프로세싱 유닛은 컨트롤러(312)의 제반 동작을 제어할 것이다. 호스트 인터페이스는 호스트(Host) 및 컨트롤러(312) 사이의 데이터 교환을 수행하기 위한 프로토콜을 포함할 것이다. 예시적으로, 컨트롤러(312)는 USB, MMC, PCI-E, ATA(Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI, ESDI, 그리고 IDE(Integrated Drive Electronics) 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 통해 외부(호스트)와 통신하도록 구성될 것이다. 메모리 인터페이스는 메모리 장치(311)와 인터페이싱할 것이다. 컨트롤러(312)는 오류 정정 블록을 추가적으로 포함할 수 있다. 오류 정정 블록은 메모리 장치(311)로부터 읽어진 데이터의 오류를 검출하고, 정정할 것이다.
메모리 장치(311)는 데이터를 저장하기 위한 메모리 셀 어레이, 메모리 셀 어레이에 데이터를 기입 및 독출하기 위한 읽기/쓰기 회로, 외부로부터 전달되는 어드레스를 디코딩하여 읽기/쓰기 회로에 전달하는 어드레스 디코더, 메모리 장치(311)의 제반 동작을 제어하기 위한 제어 로직 등을 포함할 것이다. 메모리 장치(311)는 도 1에 도시된 반도체 메모리 장치(100)인 경우를 포함한다.
컨트롤러(312) 및 메모리 장치(311)는 하나의 반도체 장치로 집적될 수 있다. 예시적으로, 컨트롤러(312) 및 메모리 장치(311)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 것이다. 예를 들면, 컨트롤러(312) 및 메모리 장치(311)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM/SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD), 유니버설 플래시 기억장치(UFS) 등을 구성할 것이다.
다른 예로서, 컨트롤러(312) 및 메모리 장치(311)는 하나의 반도체 장치로 집적되어 반도체 디스크/드라이브(SSD, Solid State Disk/Drive)를 구성할 것이다. 메모리 시스템(310)이 반도체 디스크(SSD)로 이용되는 경우, 메모리 시스템(410)에 연결된 호스트(Host)의 동작 속도는 획기적으로 개선될 것이다.
다른 예로서, 메모리 시스템(310)은 PDA, 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 디지털 뮤직 플레이어(digital music player), 또는 정보를 무선 환경에서 송수신할 수 있는 장치들에 적용될 것이다.
다른 예로서, 메모리 장치(311) 또는 메모리 시스템(310)은 다양한 형태들의 패키지로 실장 될 수 있다. 예를 들면, 메모리 장치(311) 또는 메모리 시스템(310)은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 방식으로 패키지화되어 실장될 것이다.
본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 이 분야에 숙련된 자들에게 자명하다. 상술한 내용을 고려하여 볼 때, 만약 본 발명의 수정 및 변경이 아래의 청구항들 및 동등물의 범주 내에 속한다면, 본 발명이 이 발명의 변경 및 수정을 포함하는 것으로 여겨진다.
도 1은 본 발명에 따른 반도체 메모리 장치를 보여주는 블록도이다.
도 2는 검출된 오류들을 어드레스에 따라 구분하는 방법을 설명하기 위한 도면이다.
도 3은 비보완 메모리 셀(non-complement element)를 별도로 정의하는 이유를 설명하기 위한 도면이다.
도 4는 본 발명에 따른 고장 정정 방법을 설명하기 위한 순서도이다.
도 5는 고장이 난 메모리 셀들이 어드레스에 따라 각각의 그룹으로 구분되는 방법을 설명하기 위한 도면이다.
도 6은 제 2 초기 종결 조건을 만족하는 경우를 설명하기 위한 도면이다.
도 7은 도 4의 S231 단계에서의 고장 수리 방법을 설명하기 위한 도면이다.
도 8은 도 7에서의 수리 동작 후의 수리 결과를 보여주는 도면이다.
도 9는 상기 본 발명이 적용된 실시 예로서, 본 발명이 메모리 시스템에 적용된 예를 보여주는 블록도이다.
도 10은 본 발명이 적용된 실시 예로서, 본 발명의 프로그램 방법이 사용자 장치에 적용된 예를 보여주는 블록도이다.

Claims (20)

  1. 반도체 메모리 장치의 자체 수리 방법에 있어서,
    고장 메모리 셀들을 어드레스에 따라 선도 메모리 셀 그룹, 보완 메모리 셀 그룹, 그리고 비보완 메모리 셀 그룹으로 분류하는 단계;
    상기 선도 메모리 셀 그룹을 참조하여 제 1 초기 종결 조건 만족 여부를 판단하는 단계;
    상기 제 1 초기 종결 조건을 만족하지 않는 경우, 상기 선도 메모리 셀 그룹 및 보완 메모리 셀 그룹을 참조하여 제 2 초기 종결 조건 만족 여부를 판단하는 단계; 및
    상기 제 2 초기 종결 조건을 만족하지 않는 경우, 상기 고장 메모리 셀들을 스패어 메모리 블록으로 교체하는 단계를 포함하되,
    상기 교체 동작은 상기 보완 메모리 셀 그룹을 이루는 고장 메모리 셀과 이에 대응하는 선도메모리 셀 그룹을 이루는 고장 메모리 셀이 함께 수리되도록 하는 반도체 메모리 장치의 자체 수리 방법.
  2. 제 1 항에 있어서,
    상기 제 1 초기 종결 조건은 상기 선도 메모리 셀 그룹을 이루는 고장 메모리 셀들의 수가 상기 스패어 메모리 블록의 수보다 클 때 만족되는 반도체 메모리 장치의 자체 수리 방법.
  3. 제 1 항에 있어서,
    상기 제 1 초기 종결 조건을 만족하는 경우, 상기 고장 메모리 셀의 수리가 불가능한 것으로 판단되어 수리 동작이 종료되는 반도체 메모리 장치의 자체 수리 방법.
  4. 제 1 항에 있어서,
    상기 제 1 초기 종결 조건을 만족하지 않고 상기 보완 메모리 셀 그룹 및 비보완 메모리 셀 그룹을 이루는 고장 메모리 셀이 존재하지 않는 경우, 상기 선도 메모리 셀 그룹을 이루는 고장 메모리 셀을 상기 스패어 메모리 블록으로 교체하는 반도체 메모리 장치의 자체 수리 방법.
  5. 제 1 항에 있어서,
    상기 제 2 초기 종결 조건은 상기 선도 메모리 셀 그룹을 이루는 고장 메모리 셀들의 수와 상기 선도 메모리 셀 그룹을 이루는 고장 메모리 셀들 중 행 방향 및 열 방향으로 상기 보완 메모리 셀 그룹을 이루는 고장 메모리 셀들을 가지는 고장 메모리 셀들의 수의 합이 상기 스패어 메모리 블록의 수보다 클 때 만족되는 반도체 메모리 장치의 자체 수리 방법.
  6. 제 1 항에 있어서,
    상기 제 2 초기 종결 조건을 만족하는 경우, 상기 고장 메모리 셀의 수리가 불가능한 것으로 판단되어 수리 동작이 종료되는 반도체 메모리 장치의 자체 수리 방법.
  7. 제 1 항에 있어서,
    상기 선도 메모리 셀 그룹을 이루는 고장 메모리 셀과 이에 대응하는 상기 보완 메모리 셀 그룹을 이루는 고장 메모리 셀이 함께 수리되도록, 상기 보완 메모리 셀 그룹을 이루는 고장 메모리 셀의 플래그 정보를 참조하여, 행 방향 또는 열 방향으로 상기 스패어 메모리 블록으로 교체하는 반도체 메모리 장치의 자체 수리 방법.
  8. 제 7 항에 있어서,
    상기 교체 동작 후에 상기 비보완 메모리 셀 그룹을 이루는 고장 메모리 셀들을 어드레스에 따라 상기 보완 메모리 셀 그룹에 포함되도록 변환하는 반도체 메모리 장치의 자체 수리 방법.
  9. 제 8 항에 있어서,
    상기 선도 메모리 셀 그룹을 이루는 고장 메모리 셀과 이에 대응하는 상기 보완 메모리 셀 그룹을 이루는 고장 메모리 셀이 함께 수리되도록 행 방향 또는 열 방향으로 상기 스패어 메모리 블록으로 교체하는 반도체 메모리 장치의 자체 수리 방법.
  10. 제 1 항에 있어서,
    상기 선도 메모리 셀 그룹을 이루는 고장 메모리 셀은 상기 선도 메모리 셀 그룹을 이루는 다른 고장 메모리 셀과 행 또는 열 어드레스가 동일하지 않으면서 행 어드레스와 열 어드레스의 합이 가장 작은 고장 메모리 셀인 것을 특징으로 하는 반도체 메모리 장치의 자체 수리 방법
  11. 제 1 항에 있어서,
    상기 보완 메모리 셀 그룹은 상기 선도 메모리 셀 그룹을 이루는 고장 메모리 셀과 행 또는 열 어드레스가 동일한 고장 메모리 셀들로 구성되는 반도체 메모리 장치의 자체 수리방법.
  12. 제 1 항에 있어서,
    상기 비보완 메모리 셀 그룹은 상기 선도 메모리 셀 그룹을 이루는 적어도 두 개 이상의 고장 메모리 셀들과 행 또는 열 어드레스가 동일한 고장 메모리 셀들로 구성되는 반도체 메모리 장치의 자체 수리방법.
  13. 자체 수리 기능을 포함하는 반도체 메모리 장치에 있어서,
    메모리 셀 어레이;
    상기 메모리 셀 어레이의 고장 메모리 셀들을 검출하는 메모리 자체 테스트 회로; 및
    상기 메모리 자체 테스트 회로에서 검출된 고장 메모리 셀들을 스패어 메모리 블록으로 대체하는 자가 리던던시 분석 회로을 포함하되,
    상기 메모리 자체 테스트 회로에서 검출된 고장 메모리 셀은 어드레스 정보에 따라 선도 메모리 셀 그룹, 보완 메모리 셀 그룹, 그리고 비보완 메모리 셀 그룹으로 분류되고, 상기 보완 메모리 셀 그룹을 이루는 고장 메모리 셀과 이에 대응하는 선도메모리 셀 그룹을 이루는 고장 메모리 셀이 함께 수리되도록 상기 스패어 메모리 블록과 교체되는 반도체 메모리 장치.
  14. 제 13 항에 있어서,
    상기 선도 메모리 셀 그룹을 이루는 고장 메모리 셀은 상기 선도 메모리 셀 그룹을 이루는 다른 고장 메모리 셀과 행 또는 열 어드레스가 동일하지 않으면서 행 어드레스와 열 어드레스의 합이 가장 작은 고장 메모리 셀이고,
    상기 보완 메모리 셀 그룹을 이루는 고장 메모리 셀은 상기 선도 메모리 셀 그룹을 이루는 고장 메모리 셀과 행 또는 열 어드레스가 동일한 고장 메모리 셀이며,
    상기 비보완 메모리 셀 그룹을 이루는 고장 메모리 셀은 상기 선도 메모리 셀 그룹을 이루는 적어도 두 개 이상의 고장 메모리 셀과 행 또는 열 어드레스가 동일한 고장 메모리 셀인 반도체 메모리 장치.
  15. 제 14 항에 있어서,
    상기 선도 메모리 셀 그룹을 이루는 고장 메모리 셀의 수가 상기 스패어 메모리 블록의 수보다 클 때 상기 고장 메모리 셀의 수리가 불가능한 것으로 판단하는 자체 수리 가능한 반도체 메모리 장치.
  16. 제 15 항에 있어서,
    상기 고장 메모리 셀의 수리가 가능한 것으로 판단되고, 상기 선도 메모리 셀 그룹 및 비보완 메모리 셀 그룹을 이루는 고장 메모리 셀들이 존재하지 않는 경우, 상기 선도 메모리 셀 그룹을 이루는 고장 메모리 셀이 상기 스패어 메모리 블록으로 교체되는 자체 수리 가능한 반도체 메모리 장치.
  17. 제 14 항에 있어서,
    상기 선도 메모리 셀 그룹을 이루는 고장 메모리 셀들의 수와 상기 선도 메모리 셀 그룹을 이루는 고장 메모리 셀들 중 행 또는 열 방향으로 상기 보완 메모리 셀 그룹을 이루는 고장 메모리 셀들을 가지는 고장 메모리 셀들의 수의 합이 상기 스패어 메모리의 블록의 수보다 클 때 상기 고장 메모리 셀들의 수리가 불가능한 것으로 판단하는 반도체 메모리 장치.
  18. 제 17 항에 있어서,
    상기 고장 메모리 셀들의 수리가 가능한 것으로 판단된 경우, 상기 선도 메모리 셀 그룹을 이루는 고장 메모리 셀과 이에 대응하는 상기 보완 메모리 셀 그룹을 이루는 고장 메모리 셀이 함께 수리되도록,
    상기 보완 메모리 셀 그룹을 이루는 고장 메모리 셀의 플래그 정보를 참조하여, 행 방향 또는 열 방향으로 상기 스패어 메모리 블록으로 교체하는 자체 수리 가능한 반도체 메모리 장치.
  19. 제 18 항에 있어서,
    상기 교체 동작 후에 상기 비보완 메모리 셀 그룹을 이루는 고장 메모리 셀들을 어드레스에 따라 상기 보완 메모리 셀 그룹에 포함되도록 변환하는 자체 수리 가능한 반도체 메모리 장치.
  20. 제 19 항에 있어서,
    상기 선도 메모리 셀 그룹을 이루는 고장 메모리 셀과 이에 대응하는 상기 보완 메모리 셀 그룹을 이루는 고장 메모리 셀이 함께 수리되도록,
    상기 보완 메모리 셀 그룹을 이루는 고장 메모리 셀의 플래그 정보를 참조하여, 행 또는 열 방향으로 상기 스패어 메모리 블록으로 교체하는 자체 수리 가능한 반도체 메모리 장치.
KR1020090067917A 2009-07-24 2009-07-24 자체 수리 기능을 포함하는 반도체 메모리 장치 및 그것의 자체 수리 방법 KR20110010381A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090067917A KR20110010381A (ko) 2009-07-24 2009-07-24 자체 수리 기능을 포함하는 반도체 메모리 장치 및 그것의 자체 수리 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090067917A KR20110010381A (ko) 2009-07-24 2009-07-24 자체 수리 기능을 포함하는 반도체 메모리 장치 및 그것의 자체 수리 방법

Publications (1)

Publication Number Publication Date
KR20110010381A true KR20110010381A (ko) 2011-02-01

Family

ID=43770930

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090067917A KR20110010381A (ko) 2009-07-24 2009-07-24 자체 수리 기능을 포함하는 반도체 메모리 장치 및 그것의 자체 수리 방법

Country Status (1)

Country Link
KR (1) KR20110010381A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101269557B1 (ko) * 2011-05-20 2013-06-04 연세대학교 산학협력단 반도체 메모리 수리 장치 및 수리 방법
US9666309B2 (en) 2013-09-10 2017-05-30 Industry-Academic Cooperation Foundation, Yonsei University Method and device for repairing memory
KR20190069766A (ko) 2017-12-12 2019-06-20 연세대학교 산학협력단 메모리 수리 장치 및 그 방법
CN114863985A (zh) * 2022-04-21 2022-08-05 深圳市金泰克半导体有限公司 一种聚集扩散式芯片检测方法、装置、控制器及介质

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101269557B1 (ko) * 2011-05-20 2013-06-04 연세대학교 산학협력단 반도체 메모리 수리 장치 및 수리 방법
US9666309B2 (en) 2013-09-10 2017-05-30 Industry-Academic Cooperation Foundation, Yonsei University Method and device for repairing memory
KR20190069766A (ko) 2017-12-12 2019-06-20 연세대학교 산학협력단 메모리 수리 장치 및 그 방법
CN114863985A (zh) * 2022-04-21 2022-08-05 深圳市金泰克半导体有限公司 一种聚集扩散式芯片检测方法、装置、控制器及介质

Similar Documents

Publication Publication Date Title
US9400705B2 (en) Hardwired remapped memory
US8412987B2 (en) Non-volatile memory to store memory remap information
CN107039088B (zh) 验证存储器件的修复结果的存储器件、存储器***以及方法
US8289770B2 (en) Semiconductor memory device and system including the same
US20100332894A1 (en) Bit error threshold and remapping a memory device
US8331151B2 (en) Semiconductor memory including control unit responsive to erase command to determine selection of redundant memory block
US9141476B2 (en) Method of storing system data, and memory controller and memory storage apparatus using the same
US8902671B2 (en) Memory storage device, memory controller thereof, and method for programming data thereof
US8161334B1 (en) Externally maintained remap information
CN107810533B (zh) 使用位线缺陷信息解码数据
CN111078462B (zh) 数据校验方法及电路
US9552287B2 (en) Data management method, memory controller and embedded memory storage apparatus using the same
TWI447579B (zh) 程式碼載入與存取方法、記憶體控制器與記憶體儲存裝置
CN107134295B (zh) 存储器诊断***
US11481153B2 (en) Data storage device and operating method thereof
CN103678162B (zh) ***数据储存方法、存储器控制器与存储器储存装置
US9230692B2 (en) Apparatuses and methods for mapping memory addresses to redundant memory
KR20110010381A (ko) 자체 수리 기능을 포함하는 반도체 메모리 장치 및 그것의 자체 수리 방법
US8738847B2 (en) Data writing method, and memory controller and memory storage apparatus using the same
CN110299181B (zh) 非易失性存储器装置、其操作方法及数据存储装置
CN117457056A (zh) 存储器***、其操作方法和存储器装置的控制器
US10109373B2 (en) Data storage apparatus and operating method thereof
US11182231B2 (en) Host system and computing system including the host system
CN112394879A (zh) 操作存储设备的方法、存储设备及操作存储***的方法
CN110610737B (zh) 存储器的修复方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application