KR20110001600A

KR20110001600A - 표시기판, 이의 제조 방법 및 이를 갖는 액정표시장치

Info

Publication number: KR20110001600A
Application number: KR1020090059187A
Authority: KR
Inventors: 오근찬; 염주석; 정연학; 이희환; 유재진
Original assignee: 삼성전자주식회사
Priority date: 2009-06-30
Filing date: 2009-06-30
Publication date: 2011-01-06
Also published as: US20100328591A1; US8625061B2

Abstract

반사층은 반사영역과 투과영역을 갖는 화소 영역이 복수 개 정의된 베이스 기판 중 반사영역에 배치된다. 공통전극은 반사영역에 배치된 제1 서브 공통전극 및 투과영역에 배치된 제2 서브 공통전극을 포함한다. 화소전극은 반사 영역에 제1 서브 공통전극과 제1 거리로 이격되어 배치된 제1 서브 화소전극과, 투과 영역에 제1 거리보다 작은 제2 거리로 제2 서브 공통전극과 이격되어 배치된 제2 서브 화소전극을 포함한다. 표시기판은 향상된 시야각을 갖고, 소비 전력이 감소된다.

반사영역, 투과영역, 반사층, 전극바, 이격거리

Description

표시기판, 이의 제조 방법 및 이를 갖는 액정표시장치{DISPLAY SUBSTRATE, METHOD FOR MANUFACTURING THE DISPLAY SUBSTRATE AND LIQUID CRYSTAL DISPLAY DEVICE HAVING THE DISPLAY SUBSTRATE}

본 발명은 표시기판, 이의 제조 방법 및 이를 갖는 액정표시장치에 관한 것으로, 보다 상세하게는 향상된 시야각을 갖고 소비 전력을 감소시키기 위한 표시기판, 이의 제조 방법 및 이를 갖는 액정표시장치에 관한 것이다.

일반적으로 액정표시장치는 투과형, 반사형, 반투과 액정표시장치가 있다. 상기 투과형 액정표시장치는 실내에서의 높은 시인성 및 칼라 재현성을 가짐에 따라서 가장 광범위하게 사용되고 있다. 그러나, 상기 투과형 액정표시장치는 맑은 날 야외에서의 시인성이 현저히 떨어지며, 또한 소비전력이 높다는 문제점을 가지고 있다.

이에 반하여 상기 반사형 액정표시장치는 야외에서의 시인성이 높고 내부 광원 예를 들면, 백라이트를 사용하지 않으므로 소비전력도 낮은 장점을 가지고 있다. 그러나, 어두운 실내 등에서의 시인성이 현저히 떨어지게 되는 문제점이 있다.

따라서, 소비전력을 줄이고 시인성을 향상시키기 위해 상기 투과형 및 반사 형의 장점을 취한 반투과 액정표시장치가 개발되었다. 상기 반투과 액정표시장치의 경우, 투과 영역은 액정층을 투과하는 광 경로가 1개이지만, 반사 영역은 입사된 광이 반사판에서 반사되어 다시 돌아 가기 때문에 광 경로가 2개가 된다. 따라서, 상기 두 영역은 위상지연치의 차이가 존재하므로, 상기 반투과 액정표시장치는 상기 투과 영역의 액정층의 셀 갭을 반사 영역의 액정층의 셀 갭 대비 2배가 되게 설계하는 이중셀갭 구조를 채택하였다.

그러나, 상기 이중셀갭 구조를 대형 표시패널에 적용할 경우, 이물질이나 액정 방향자 제어 불능 등에 의한 불량이 발생하게 된다. 또한, 대형 표시패널의 경우, 몇 개의 셀만을 사용되므로, 하나의 셀 불량은 상기 대형 표시패널의 작동 자체에 큰 문제를 발생시킨다.

이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 향상된 시야각을 갖고 소비 전력을 감소시킬 수 있는 표시기판을 제공하는 것이다.

본 발명의 다른 목적은 상기 표시기판의 제조 방법을 제공하는 것이다.

본 발명의 또 다른 목적은 상기 표시기판을 포함하는 액정표시장치를 제공하는 것이다.

상기한 본 발명의 목적을 달성하기 위하여, 일 실시예에 따른 표시기판은 베 이스 기판, 반사층, 공통전극 및 화소전극을 포함한다. 상기 베이스 기판은 반사영역과 투과영역을 포함하는 화소영역이 정의된다. 상기 반사층은 상기 베이스 기판의 반사 영역에 배치된다. 상기 공통전극은 상기 반사 영역에 배치된 제1 서브 공통전극 및 상기 투과영역에 배치된 제2 서브 공통전극을 포함한다. 상기 화소전극은 상기 반사 영역에 상기 제1 서브 공통전극과 제1 거리로 이격되어 배치된 제1 서브 화소전극과, 상기 투과 영역에 상기 제1 거리보다 작은 제2 거리로 상기 제2 서브 공통전극과 이격되어 배치된 제2 서브 화소전극을 포함한다.

본 발명의 실시예에서, 상기 반사 영역에는 복수의 제1 서브 공통전극들과, 각각의 상기 제1 서브 공통전극들과 이격된 복수의 제1 서브 화소전극들이 배치되고, 상기 투과 영역에는 복수의 제2 서브 공통전극들과, 각각의 상기 제2 서브 공통전극들과 이격된 복수의 제2 서브 화소전극들이 배치될 수 있다.

본 발명의 실시예에서, 상기 반사 영역에 배치된 상기 제1 서브 공통전극들과 상기 제1 서브 화소전극들의 이격 거리들은 서로 다르고, 상기 투과 영역에 배치된 상기 제2 서브 공통전극들과 상기 제2 서브화소전극들의 이격 거리들은 서로 다를 수 있다.

본 발명의 실시예에서, 상기 반사 영역에 배치된 상기 제1 서브 공통전극들과 상기 제1 서브 화소전극들의 이격 거리들은 서로 동일하고, 상기 투과 영역에 배치된 상기 제2 서브 공통전극들과 상기 제2 서브화소전극들의 이격 거리들은 서로 동일할 수 있다.

본 발명의 실시예에서, 상기 반사 영역에 배치된 상기 제1 서브 공통전극들 과 상기 제1 서브 화소전극들 각각의 이격 거리들의 평균값은, 상기 투과 영역에 배치된 상기 제2 서브 공통전극들과 상기 제2 서브화소전극들 각각의 이격 거리들의 평균값 보다 클 수 있다.

본 발명의 실시예에서, 상기 베이스 기판 상에 배치되어 서로 다른 전압이 인가되는 제1 데이터 라인 및 제2 데이터 라인을 더 포함하고, 상기 제1 서브 공통전극 및 상기 제2 서브 공통전극은 상기 제1 데이터 라인과 전기적으로 연결되고, 상기 제1 서브 화소전극 및 상기 제2 서브 화소전극은 상기 제2 데이터 라인과 전기적으로 연결될 수 있다.

본 발명의 실시예에서, 상기 베이스 기판과 상기 화소 전극 사이에 배치되되고, 상기 반사 영역에 대응하여 엠보싱 패턴이 형성된 절연막을 더 포함하며, 상기 반사층은 상기 엠보싱 패턴 상에 배치될 수 있다.

본 발명의 실시예에서, 상기 엠보싱 패턴은 랜덤한 볼록 패턴 및 랜덤한 오목 패턴들을 포함할 수 있다.

본 발명의 실시예에서, 상기 화소 영역의 일측에 형성되어 상기 제1 및 제2 서브 공통전극들과 전기적으로 연결되는 제1 스위칭 소자와, 상기 화소 영역의 일측에 형성되어 상기 제1 및 제2 서브 화소전극들과 전기적으로 연결되는 제2 스위칭 소자를 더 포함할 수 있다.

본 발명의 실시예에서, 상기 화소 영역의 중앙에 형성되어 상기 제1 서브공통전극과 전기적으로 연결되는 제1 스위칭 소자와, 상기 화소 영역의 중앙에 형성되어 상기 제1 서브 화소전극과 전기적으로 연결되는 제2 스위칭 소자와, 상기 화 소 영역의 중앙에 형성되어 상기 제2 서브 공통전극과 전기적으로 연결되는 제3 스위칭 소자와, 상기 화소 영역의 중앙에 형성되어 상기 제2 서브 화소전극과 전기적으로 연결되는 제4 스위칭 소자를 더 포함할 수 있다.

본 발명의 실시예에서, 상기 반사영역의 제1 영역에 배치된 제1 서브 공통전극과 제1 서브 화소전극 간의 이격 거리는 상기 투과 영역의 제2 영역에 배치된 제2 서브 공통전극과 제2 서브 화소전극 간의 이격 거리 보다 작고, 상기 반사 영역의 제3 영역에 배치된 제1 서브 공통전극과 제1 서브 화소전극간의 이격 거리는 상기 투과 영역의 제4 영역에 배치된 제2 서브 공통전극과 제2 서브 화소전극 간의 이격 거리보다 작으며, 상기 화소 영역의 중앙을 기준으로, 상기 제1 및 제2 영역들은 서로 대칭이고 상기 제2 및 제4 영역들은 서로 대칭일 수 있다.

상기한 본 발명의 다른 목적을 달성하기 위하여, 일실시예에 따른 표시기판의 제조 방법에서, 반사영역과 투과영역을 포함하는 화소영역이 정의된 베이스 기판의 상기 반사영역에 반사층이 형성된다. 이어서, 상기 반사영역의 공통전극이 포함하는 제1 서브 공통전극과, 상기 반사영역의 화소전극이 포함하고 상기 제1 서브 공통전극과 제1 거리로 이격된 제1 서브 화소전극과, 상기 투과영역의 공통전극이 포함하는 제2 서브 공통전극과, 상기 투과영역의 화소전극이 포함하고 상기 제2 서브 공통전극과 상기 제1 거리보다 작은 제2 거리로 이격된 제2 서브 화소전극이 상기 반사영역에 형성된다.

본 발명의 실시예에서, 상기 베이스 기판 상부에 상기 반사영역에 대응하여 엠보싱 패턴을 갖는 절연막 형성하는 단계를 더 포함하고, 상기 반사층은 상기 엠 보싱 패턴의 상기 절연막 상에 형성될 수 있다.

본 발명의 실시예에서, 상기 반사층을 포함하는 상기 베이스 기판 상에 컬러필터 패턴을 형성하는 단계를 더 포함하고, 상기 반사영역에 대응하여 형성된 절연막의 두께는 상기 투과영역에 대응하여 형성되는 절연막의 두께보다 두껍고, 상기 반사영역에 대응하여 형성된 컬러필터 패턴의 두께는 상기 투과영역에 대응하여 형성된 컬러필터 패턴의 두께보다 얇을 수 있다.

본 발명의 실시예에서, 상기 반사층을 포함하는 상기 베이스 기판 상에 평탄화층을 형성하는 단계를 더 포함할 수 있다.

상기한 본 발명의 또 다른 목적을 달성하기 위하여, 일실시예에 따른 액정표시장치는 표시기판, 대향기판 및 액정층을 포함한다. 상기 표시기판은 반사영역과 투과영역을 포함하는 화소영역이 정의된 베이스 기판과, 상기 베이스 기판의 반사 영역에 배치된 반사층과, 상기 반사 영역에 배치된 제1 서브 공통전극 및 상기 투과영역에 배치된 제2 서브 공통전극을 포함하는 공통전극과, 상기 반사 영역에 상기 제1 서브 공통전극과 제1 거리로 이격되어 배치된 제1 서브 화소전극과, 상기 투과 영역에 상기 제1 거리보다 작은 제2 거리로 상기 제2 서브 공통전극과 이격되어 배치된 제2 서브 화소전극을 포함하는 화소 전극을 포함한다. 상기 대향기판은 상기 표시기판과 대향한다. 상기 액정층은 상기 표시기판 및 상기 대향기판 사이에 개재된다.

본 발명의 실시예에서, 상기 투과영역에 대응하는 액정층의 셀갭은 상기 반사영역에 대응하는 액정층의 셀갭과 실질적으로 동일할 수 있다.

본 발명의 실시예에서, 상기 투과영역에 대응하는 액정층의 셀갭은 상기 반사영역에 대응하는 액정층의 셀갭보다 작을 수 있다.

본 발명의 실시예에서, 상기 액정표시장치는 제1 편광판 및 제2 편광판을 더 포함할 수 있다. 상기 제1 편광판은 상기 표시기판 하부에 배치될 수 있다. 상기 제2 편광판은 상기 대향 기판 상부에 배치되고 산란입자를 포함하는 점착층이 도포될 수 있다.

본 발명의 실시예에서, 상기 액정표시장치는 제1 편광판, 확산판 및 제2 편광판을 더 포함할 수 있다. 상기 제1 편광판은 상기 표시기판 하부에 배치될 수 있다. 상기 확산판은 상기 대향기판 상부에 배치되고 산란입자를 포함할 수 있다. 상기 제2 편광판은 상기 확산판 상부에 배치될 수 있다.

본 발명에 따르면, 표시기판의 반사영역에서의 전극들 이격거리는 투과영역에서의 전극들 이격거리보다 크다. 따라서, 액정층의 셀갭을 자유롭게 할 수 있어 대형 표시패널에 반투과 구조를 채택할 수 있으므로 소비전력이 감소되고 시야각이 향상될 수 있다.

이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명 의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

실시예 1

도 1은 본 발명의 실시예 1에 따른 표시패널의 평면도이다. 도 2는 도 1의 I-I'선을 따라 절단한 단면도이다.

도 1 및 도 2를 참조하면, 본 실시예에 따른 표시패널은 표시기판(100), 대향기판(200) 및 액정층(300)을 포함한다.

상기 표시기판(100)은 투과영역(TA)과 반사영역(RA)을 갖는 화소영역(P)이 복수 개 정의된 제1 베이스 기판(110)을 포함한다. 상기 제1 베이스 기판(110) 위에는 게이트 라인(121) 및 스토리지 라인(131)을 포함하는 복수의 게이트 금속층이 형성되어 있다. 여기서, 상기 반사영역(RA)의 크기는 상기 화소영역(P) 면적의 0.4배 이상일 수 있다.

본 실시예에서는, 하나의 화소영역(P)이 상기 투과영역(TA) 및 상기 반사영역(RA)를 모두 포함하는 것을 도시하였지만, 두 개의 화소영역들(P) 각각이 상기 투과영역(TA) 및 상기 반사영역(RA)을 포함할 수도 있다.

상기 게이트 라인(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있으며, 각 게이트 라인(121)은 상부로 돌출한 제1 게이트 전극(124a) 및 제2 게이트 전극(124b)을 포함한다.

상기 스토리지 라인(131)은 공통 전압 등 소정의 전압을 인가 받으며, 주로 가로 방향으로 뻗어 있다. 각 스토리지 라인(131)은 스토리지 전극(133)을 포함한다.

상기 제1 및 제2 게이트 전극들(124a, 124b)은 직사각형 형태이고, 상기 스토리지 전극(133)은 두 모퉁이가 잘려나간 직사각형 형태이나 상기 제1 및 제2 게이트 전극들(124a, 124b)과 상기 스토리지 전극(133)의 모양 및 배치는 여러 형태로 변형될 수 있다.

상기 게이트 절연막(140)은 상기 게이트 라인(121), 상기 제1 및 제2 게이트 전극들(124a, 124b), 상기 스토리지 라인(131) 및 상기 스토리지 전극(133)을 덮도 록 상기 하부 베이스 기판(110) 상에 형성된다.

상기 게이트 절연막(140) 위에는 수소화 비정질 또는 다결정 규소 등으로 만들어진 제1 반도체층(154a) 및 제2 반도체층(154b)이 형성되어 있다. 상기 제1 및 제2 반도체층들(154a, 154b)는 각각은 상기 제1 및 제2 게이트 전극들(124a, 124b) 위에 위치한다.

상기 제1 반도체층(154a) 위에는 한 쌍의 제1 오믹 콘택층들(163a, 165a)이 형성되어 있고, 상기 제2 반도체층(154b) 위에도 한 쌍의 제2 오믹 콘택층들(163b, 165b)이 형성되어 있다. 상기 한 쌍의 제1 오믹 콘택층들(163a, 165a) 및 상기 한 쌍의 제2 오믹 콘택층들(163b, 165b)은 인 등과 같은 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 등과 같은 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다.

상기 한 쌍의 제1 오믹 콘택층들(163a, 165a) 및 상기 한 쌍의 제2 오믹 콘택층들(163b, 165b)을 포함하는 상기 베이스 기판(110) 위에는 제1 데이터 라인(171a), 제2 데이터 라인(171b), 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)을 포함하는 데이터 금속층이 형성되어 있다.

상기 제1 및 제2 데이터 라인들(171a, 171b)은 데이터 신호를 전달한다. 상기 제1 및 제2 데이터 라인들(171a, 171b)은 세로 방향으로 뻗어 상기 게이트 라인(121) 및 상기 스토리지 라인(131)과 교차한다. 상기 제1 및 제2 데이터 라인들(171a, 171b)은 상기 제1 및 제2 게이트 전극들(124a, 124b)을 향하여 U자형으로 굽은 제1 소스 전극(173a) 및 제2 소스 전극(173b)을 포함한다.

상기 제1 및 제2 드레인 전극들(175a, 175b)의 막대형인 한 쪽 끝 부분은 상기 제1 및 제2 게이트 전극들(124a, 124b)을 중심으로 구부러진 상기 제1 및 제2 소스 전극들(173a, 173b)으로 일부 둘러싸여 있다. 상기 제1 드레인 전극(175a)이 확장된 제1 콘택전극(177a)은 상기 스토리지 전극(133)의 왼쪽 절반 부분과 중첩하고 상기 제2 드레인 전극(175b)이 확장된 제2 콘택전극(177b)은 상기 스토리지 전극(133)의 오른쪽 절반 부분과 중첩한다.

상기 제1 및 제2 게이트 전극들(124a, 124b), 상기 제1 및 제2 소스 전극들(173a, 173b) 및 상기 제1 및 제2 드레인 전극들(175a, 175b)은 상기 제1 및 제2 반도체층들(154a, 154b)과 함께 제1 및 제2 스위칭 소자들(Qa, Qb)을 이룬다.

여기서, 상기 제1 및 제2 스위칭 소자들(Qa, Qb)의 채널은 상기 제1 및 제2 소스 전극들(173a, 173b)과 상기 제1 및 제2 드레인 전극들(175a, 175b) 사이의 상기 제1 및 제2 반도체층들(154a, 154b)에 각각 형성된다.

상기 한 쌍의 제1 오믹 콘택층들(163a, 165a)은 상기 제1 반도체층(154a)과 상기 제1 소스 전극(173a) 사이 및 상기 제1 반도체층(154a)과 상기 제1 드레인 전극(175a) 사이에 존재하여 그 사이의 접촉 저항을 낮추어 준다. 상기 한 쌍의 제2 오믹 콘택층들(163b, 165b)은 상기 제2 반도체층(154b)과 상기 제2 소스 전극(173b) 사이 및 상기 제2 반도체층(154b)과 상기 제2 드레인 전극(175b) 사이에 존재하여 그 사이의 접촉 저항을 낮추어 준다.

여기서, 상기 제1 스위칭 소자(Qa)는 상기 제1 데이터 라인(171a)과 전기적으로 연결되고, 상기 제2 스위칭 소자(Qb)는 상기 제2 데이터 라인(171b)과 전기적 으로 연결되어 상기 화소 영역(P) 안에 형성된다.

여기서, 상기 제1 및 제2 데이터 라인들(171a, 171b)에는 서로 반대 극성의 전압들이 인가될 수 있다.

데이터 절연막(180)은 상기 제1 및 제2 데이터 라인들(171a, 171b), 상기 제1 및 제2 소스 전극들(173a, 173b), 상기 제1 및 제2 드레인 전극들(175a, 175b)을 덮도록 상기 게이트 절연막(140) 상에 형성된다.

상기 데이터 절연막(180)은 무기 절연막(181) 및 유기 절연막(182)을 포함할 수 있다. 상기 무기 절연막(181)은 상기 제1 및 제2 데이터 라인들(171a, 171b), 상기 제1 및 제2 소스 전극들(173a, 173b), 상기 제1 및 제2 드레인 전극들(175a, 175b)을 덮도록 형성된다. 또한, 상기 유기 절연막(182)은 상기 무기 절연막(181)을 덮도록 형성된다.

상기 반사영역(RA)에 대응하는 상기 유기 절연막(182)의 표면은 엠보싱 패턴을 갖도록 형성된다. 상기 엠보싱 패턴은 볼록 패턴 및 오목 패턴을 포함한다.

상기 볼록 패턴은 반구 형상의 볼록부들을 포함한다. 상기 오목 패턴은 반구 형상의 오목부들을 포함한다. 상기 볼록부들 및 상기 오목부들은 서로 교대로 형성되고, 그 배열 위치는 랜덤하다.

서로 이웃하는 상기 볼록부 및 상기 오목부의 지름들의 합은 약 4㎛ 내지 25㎛이다. 또한, 서로 이웃하는 상기 볼록부 및 상기 오목부의 중심부들 사이의 높이 차는 약 0.5㎛ 내지 2.5㎛ 일 수 있다.

상기 투과영역(TA)에 대응하는 상기 유기 절연막(182)는 평평하다. 또한, 상기 반 사영역(RA)에 대응하는 상기 유기 절연막(182)의 두께는 상기 투과영역(TA)에 대응하는 상기 유기 절연막(182)의 두께보다 얇을 수 있다.

상기 데이터 절연막(180)에는 상기 제1 콘택전극(177a) 상부에 제1 콘택홀(185a)이 형성되고, 상기 제2 콘택전극(177b) 상부에 제2 콘택홀(185b)이 형성된다.

상기 반사 영역(RA)에 대응하는 상기 유기 절연막(182) 상에 반사층(185)이 형성된다. 상기 대향기판(200)의 외부로부터 제공되는 빛은 상기 액정층(300)을 지나서 상기 반사층(185)에 의해 반사되어, 상기 액정층(300)을 다시 한번 거쳐 상기 대향기판(200) 외부로 나간다.

상기 반사층(185) 및 상기 데이터 절연막(180) 위에는 무기 절연막(187)이 형성되고, 상기 무기 절연막(187) 상에 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 만들어진 공통전극(191) 및 화소전극(193)이 형성된다.

상기 공통전극(191)은 상기 제1 데이터 라인(171a)로부터 제1 전압 레벨을 인가 받는다. 상기 화소전극(193)은 상기 제2 데이터 라인(171b)로부터 제2 전압 레벨을 인가 받는다.

상기 공통전극(191)은 상기 반사영역(RA)에 대응하는 제1 서브 공통전극(191a) 및 상기 투과영역(TA)에 대응하는 제2 서브 공통전극(191b)을 포함한다.

상기 화소전극(193)은 상기 반사영역(RA)에 대응하는 제1 서브 화소전극(193a) 및 상기 투과영역(TA)에 대응하는 제2 서브 화소전극(193b)을 포함한다.

상기 제1 서브 공통전극들(191a) 및 상기 제1 서브 화소전극들(193a)은 서로 교대로 배치되고, 상기 제2 서브 공통전극들(191b) 및 상기 제2 서브 화소전극들(193b)은 서로 교대로 배치된다.

여기서, 상기 제1 서브 공통전극들(191a) 및 상기 제1 서브 화소전극들(193a)을 제1 전극바들로 정의하고, 상기 제2 서브 공통전극들(191b) 및 상기 제2 서브 화소전극들(193b)을 제2 전극바로 정의하기로 한다. 상기 제1 전극바들 및 상기 제2 전극바들은 약 15㎛이하의 폭을 가질 수 있다.

상기 제1 서브 공통전극(191a)은 상기 제1 콘택전극(177a)과 접촉하고, 상기 제1 서브 화소전극(193a)은 상기 제2 콘택전극(177b)과 접촉한다.

상기 제1 전극바들은 제1 이격거리(d1)만큼 이격되어 형성된다. 여기서, 복수의 제1 전극바들에 대응하는 상기 제1 이격거리들(d1)은 일정하다.

본 실시예에서는, 상기 제2 전극바들은 제2 이격거리(d2)만큼 이격되어 형성된다. 여기서, 복수의 제2 전극바들에 대응하는 상기 제2 이격거리들(d2)은 일정하다.

따라서, 상기 제1 이격거리들(d1)의 평균인 제1 평균 이격거리는 상기 제1 이격거리(d1)과 동일하고, 상기 제2 이격거리들(d2)의 평균인 제2 평균 이격거리는 상기 제2 이격거리(d2)과 동일하다. 상기 제1 이격거리(d1)는 약 5㎛ 내지 약 30㎛일 수 있고, 상기 제2 이격거리(d2)는 약 3㎛ 내지 약 24㎛일 수 있다.

상기 제1 평균 이격거리는 상기 제2 평균 이격거리보다 크다. 본 실시예에서는, 상기 반사영역(RA)에 대응하는 상기 액정층(300)의 갭인 제1 셀갭(g11)은 상기 투과영역(TA)에 대응하는 상기 액정층(300)의 갭인 제2 셀갭(g12)보다 크다. 따라서, 상기 제1 평균 이격거리는 상기 제2 평균 이격거리보다 약 2배 이상 크다.

본 실시예에서, 상기 화소 영역(P)은 지그재그 모양을 이룬다.

상기 제1 서브 공통전극(191a)은 상기 제1 콘택홀(185a)와 전기적으로 연결된다. 상기 제1 서브 공통전극(191a) 및 상기 제2 서브 공통전극(191b)은 상기 제1 데이터 라인(171a) 및 상기 제2 데이터 라인(171b)과 겹쳐서 형성되고, 상기 화소 영역(P)의 상부 외각에 형성된다. 구체적으로, 상기 제1 서브 공통전극(191a)은 상기 제1 데이터 라인(171a) 및 상기 제2 데이터 라인(171b)과 상기 반사영역(RA)에서 겹쳐지고, 상기 제2 서브 공통전극(191b)은 상기 제1 데이터 라인(171a) 및 상기 제2 데이터 라인(171b)과 상기 투과영역(TA)에서 겹쳐진다. 상기 화소 영역(P)의 상부 외각에는 상기 제2 서브 공통전극(191b)이 형성된다.

또한, 상기 화소 영역(P)의 상부 외각에 형성된 상기 제2 서브 공통전극(191b)으로부터 상기 제2 서브 공통전극들(191b)이 하부 방향으로 뻗어 나오고 상기 제1 데이터 라인(171a), 상기 제2 데이터 라인(171b) 및 상기 화소 영역(P)의 상부 외각 안쪽에 지그재그로 형성된다. 상기 제2 서브 공통전극(191b) 중 일부는 상기 반사 영역(RA)의 상기 제1 서브 공통전극(191a)과 연결되고, 상기 제1 서브 공통전극(191a)은 상기 제1 데이터 라인(171a) 및 상기 제2 데이터 라인(171b) 사이에서 지그재그로 형성된다. 상기 제2 서브 공통전극들(191b)의 일부만이 상기 반사 영역(RA)으로 뻗어나와 상기 제1 서브 공통전극(191a)이 형성되는 것이므로, 상기 제1 서브 공통전극(191a)의 개수보다 상기 제2 서브 공통전극(191b)의 개수가 많다.

상기 제1 서브 화소전극(193a)은 상기 제2 콘택홀(185b)에 형성되고, 상기 제2 콘택홀(185b)와 근접하게 상기 스토리지 배선(131)과 부분적으로 겹치도록 가로 방향으로 형성된다. 상기 가로 방향으로 형성된 상기 제1 서브 화소전극(193a)은 상기 제1 데이터 라인(171a) 및 상기 제2 데이터 라인(171b) 사이에서 상부 방향으로 지그재그로 뻗어 나간다. 상기 제1 서브 화소전극(193a)은 상기 투과 영역(TA)의 상기 제2 서브 화소전극(193b)과 연결되고, 상기 제2 서브 화소전극(193b)은 상기 제1 데이터 라인(171a), 상기 제2 데이터 라인(171b) 및 상기 화소 영역(P)의 상부 외각 안쪽까지 뻗어 나간다. 여기서, 상기 반사 영역(RA)와 상기 투과 영역(TA) 사이의 경계 라인에서 일부 상기 제1 서브 화소전극(193a)이 가지 분열을 하므로 상기 투과 영역(TA)에서는 상기 반사 영역(RA)의 상기 제1 서브 화소전극들(193a)의 개수보다 더 많은 상기 제2 서브 화소전극들(193b)이 형성된다.

상기 하부 배향막(11)은 상기 공통전극(191) 및 상기 화소전극(193)이 형성된 상기 하부 베이스 기판(110) 위에 형성되어, 상기 액정층(300)의 액정 분자를 수직 방향, 즉 표시기판(100)으로부터 대향기판(200)을 향하는 방향으로 배향한다.

상기 대향기판(200)은 상기 표시기판(100)과 마주보도록 배치된다

상기 대향기판(200)은 상부 베이스 기판(210), 차광패턴(220), 컬러필터 패턴(230), 오버 코팅층(250) 및 상부 배향막(21)을 포함할 수 있다.

상기 차광패턴(220)은 상기 공통전극(191) 및 상기 화소전극(193) 사이의 빛 샘을 막고 상기 공통전극(191) 및 상기 화소전극(193)과 마주하는 개구 영역을 정의한다. 따라서 차광되지 않는 개구 영역에는 상기 컬러필터 패턴(230)이 형성된다.

상기 반사영역(RA)에 대응하는 상기 컬러필터 패턴(230)의 두께는 상기 투과영역(TA)에 대응하는 상기 컬러필터 패턴(230)의 두께보다 작을 수 있다. 또한, 상기 반사영역(RA)에 대응하는 상기 컬러필터 패턴(230)은 라이트 홀(231)을 포함할 수도 있다.

상기 컬러필터 패턴(230)은 예를 들어, 적색 필터, 녹색 필터 및 청색 필터를 포함할 수 있다. 상기 오버 코팅층(250)은 상기 컬러필터 패턴(230) 및 상기 차광패턴(220)을 덮는다.

상기 차광패턴(220) 및 상기 컬러필터 패턴(230) 상에 상기 오버 코팅층(250)이 형성되어 있다. 상기 오버 코팅층(250)은 절연물로 만들어질 수 있으며, 상기 컬러필터 패턴(230)가 노출되는 것을 방지하고 평탄면을 제공한다. 상기 오버 코팅층(250)은 생략할 수 있다.

상기 상부 배향막(21)은 상기 오버 코팅층(250) 상에 형성되어 상기 액정층(300)을 수직 배향시킨다.

상기 액정층(300)은 상기 표시기판(100) 및 상기 대향기판(200) 사이에 개재된다. 상기 액정층(300)은 양의 유전율 이방성을 가지는 액정 분자를 포함하며 액정 분자는 전기장이 없는 상태에서 그 장축이 두 표시판(100, 200)의 표면에 대하여 수직을 이루도록 배향되어 있을 수 있다.

상기 액정층(300) 내의 액정들의 배열은 상기 제1 서브 공통전극(191a) 및 상기 제1 서브 화소전극(193a) 사이에 형성된 전기장에 의해 변경되고, 상기 제2 서브 공통전극(191b) 및 상기 제2 서브 화소전극(193b) 사이에 형성된 전기장에 의해 변경된다. 그 결과 상기 액정층(300)의 광투과율이 상기 전기장의 세기에 따라 변경될 수 있다.

구체적으로, 상기 반사영역(RA)에서 상기 제1 서브 공통전극(191a)과 상기 제1 서브 화소전극(193a)에 극성이 서로 다른 전압을 인가하면 상기 표시기판(100) 및 상기 대향기판(200)의 표면에 거의 수평인 전기장(electric field)이 생성된다.

마찬가지로, 상기 투과영역(RA)에서 상기 제2 서브 공통전극(191b)과 상기 제2 서브 화소전극(193b)에 극성이 서로 다른 전압을 인가하면 상기 표시기판(100) 및 상기 대향기판(200)의 표면에 거의 수평인 전기장(electric field)이 생성된다.

이때, 서로 이웃하게 형성된 상기 제1 서브 공통전극(191a)과 상기 제1 서브 화소전극(193a)과의 제1 이격거리(d1)는 서로 이웃하게 형성된 상기 제2 서브 공통전극(191b)과 상기 제2 서브 화소전극(193b)과의 제2 이격거리(d2)보다 크다.

따라서, 상기 반사영역(RA)에서 생기는 전기장의 세기가 상기 투과영역(TA)에서 생기는 전기장의 세기보다 작다.

그러면 초기에 상기 표시기판(100) 및 상기 대향기판(200)의 표면에 대해 수직으로 배향되어 있던 액정층(300)의 액정 분자들이 전기장에 응답하여 그 장축이 전기장의 방향에 수평한 방향으로 기울어지며, 액정 분자가 기울어진 정도에 따라 액정층(300)에 입사광의 편광의 변화 정도가 달라진다. 이러한 편광의 변화는 편광 자에 의하여 투과율 변화로 나타나며 이를 통하여 표시패널은 영상을 표시한다.

상기 반사영역(RA)에서 생기는 전기장의 세기가 상기 투과영역(TA)에서 생기는 전기장의 세기보다 작으므로, 상기 반사영역(RA)에서 액정 분자의 기우는 정도는 상기 투과영역(TA)에서 액정 분자의 기우는 정도보다 작다. 즉, 상기 반사영역(RA)의 액정층(300)에서 일어나는 위상 지연은 상기 투과영역(TA)의 액정층(300)에서 일어나는 위상 지연의 약 반이 될 수 있다. 결국, 상기 투과영역(TA)에서 광이 한번 지나가고, 상기 반사영역(RA)에서 광이 두번 지나가는 반투과 표시패널에서 상기 액정층(300)의 전 영역에서의 위상 지연은 동일해 진다. 따라서, 상기 반사영역(RA) 및 상기 투과 영역(TA)의 V-T 및 V-R 곡선 특성이 동일해 질 수 있다.

이와 같이 수직 배향된 액정 분자를 사용하면 액정표시장치의 대비비(contrast ratio)를 크게 할 수 있고 광시야각을 구현할 수 있다. 또한 한 화소에 공통 전압에 대한 극성이 서로 다른 두 전압을 인가함으로써 구동 전압을 높이고 응답 속도를 빠르게 할 수 있다. 또한, 셀 갭에 차등을 두는 공정을 하지 않으므로, 불량을 줄일 수 있어, 대형 표시패널에도 적용이 가능하다.

도 3은 도 1에 도시된 화소 영역의 등가 회로도이다.

도 1 내지 도 3을 참조하면, 제1 데이터 라인(DL1) 및 제2 데이터 라인(DL2) 각각은 도 1의 제1 데이터 라인(171a) 및 제2 데이터 라인(171b)을 나타내고, 게이트 라인(GL)은 도 1의 게이트 라인(121)을 나타낸다.

서로 평행한 상기 제1 데이터 라인(DL1) 및 상기 제2 데이터 라인(DL2)은 서로 반대되는 극성의 전압들을 인가받는다. 상기 제1 데이터 라인(DL1) 및 상기 제2 데이터 라인(DL2)의 전압들은 프레임 별로 접지 전압 및 전원 전압을 번갈아 가며 유지한다.

상기 게이트 라인(GL)은 게이트 신호를 인가받고, 상기 게이트 신호에 따라, 상기 제1 및 제2 스위칭 소자들(Qa, Qb)를 턴-온 시킨다.

상기 제1 및 제2 스위칭 소자들(Qa, Qb)가 턴-온 되면, 상기 공통전극(191)은 상기 제1 데이터 라인(DL1)과 연결되고, 상기 화소전극(193)은 상기 제2 데이터 라인(DL2)과 연결된다.

상기 공통전극(191) 및 상기 화소전극(193)은 그 사이의 상기 액정층(300)과 함께 액정 커패시터(Clc)를 이루어 상기 제1 및 제2 스위칭 소자들(Qa, Qb)이 턴 오프된 후에도 인가된 전압을 유지한다.

상기 제1 서브 공통전극(191a) 및 상기 제1 서브 화소전극(193a)과 연결된 상기 제1 및 제2 드레인 전극들(175a, 175b)의 상기 제1 및 제2 콘택전극들(177a, 177b)은 상기 게이트 절연막(140)을 사이에 두고 상기 스토리지 전극(133)과 중첩하여 각각 제1 및 제2 스토리지 커패시터들(Csta, Cstb)을 이룬다. 상기 제1 및 제2 스토리지 커패시터들(Csta, Cstb)은 상기 액정 커패시터(Clc)의 전압 유지 능력을 강화한다. 여기서, 상기 제1 및 제2 스토리지 커패시터들(Csta, Cstb)을 형성하기 위한 상기 스토리지 라인(131)은 120Hz 액정표시장치 및 240Hz 액정표시장치 등과 같이 프레임당 유지시간이 짧은 경우에는 생략할 수도 있다.

도 4는 도 1에 도시된 표시기판의 제조 방법을 설명하기 위한 흐름도이다.

도 2 및 도 4를 참조하면, 상기 투과영역(TA)과 상기 반사영역(RA)을 갖는 화소 영역(P)이 복수 개 정의된 상기 베이스 기판(110) 상부에 상기 반사영역(RA)에 대응하여 엠보싱 패턴을 갖는 상기 데이터 절연막(180)을 형성한다. 여기서, 상기 투과영역(TA)에 대응하는 상기 데이터 절연막(180)은 평평한 형상을 갖는다. 상기 엠보싱 패턴의 상기 데이터 절연막(180) 상에 반사층(185)이 형성된다(단계 S110).

이어서, 상기 반사층(185)을 포함하는 상기 베이스 기판(110) 상부에 상기 화소전극(193)이 형성된다(단계 S120). 상기 화소전극(193)은 상기 반사영역(RA)에 대응하는 제1 서브 화소전극(193a) 및 상기 투과영역(TA)에 대응하는 제2 서브 화소전극(193b)을 포함한다.

이어서, 상기 반사층(185)을 포함하는 상기 베이스 기판(110) 상부에 상기 공통전극(191)이 형성된다(단계 S130). 상기 공통전극(191)은 상기 반사영역(RA)에 대응하는 제1 서브 공통전극(191a) 및 상기 투과영역(TA)에 대응하는 제2 서브 공통전극(191b)을 포함한다.

도 5는 광 경로를 설명하기 위한 도 1의 표시패널을 포함하는 액정표시장치의 블록도이다.

도 5를 참조하면, 본 실시예에 의한 액정표시장치는 표시패널(400), 제1 광학유닛(500), 제2 광학유닛(600) 및 백라이트 유닛(50)을 포함한다.

여기서, 상기 제1 광학유닛(500) 및 상기 제2 광학유닛(600)은 광학 필름 어셈블리로서 정의된다. 상기 광학 필름 어셈블리는 상기 백라이트 유닛(50)으로부터 제공되는 광의 편광 상태를 변화시킨다.

상기 표시패널(400)은 상기 표시기판(100), 상기 대향 기판(200)및 상기 액정층(300)을 포함한다.

상기 제1 광학유닛(500)은 상기 표시패널(400)의 하부에 배치된다. 상기 제1 광학유닛(500)은 복수의 광학 필름들을 포함한다.

예를 들어, 상기 제1 광학유닛(500)은 상기 표시패널(400)의 하부에 배치된 제1 편광판(510), 상기 제1 편광판(510)과 상기 표시패널(400)사이에 배치된 제1 보상 필름(530)를 포함한다. 즉, 상기 제1 편광판(510)의 하부에 배치된 상기 백라이트 유닛(50)에서 발생된 광은 상기 제1 편광판(510) 및 상기 제1 보상 필름(530)를 투과하여 상기 표시패널(400)로 인가된다.

상기 제2 광학유닛(600)은 복수의 광학 필름들을 포함한다. 예를 들어, 상기 제2 광학유닛(600)은 상기 표시패널(400)의 상부에 배치된 제2 편광판(610) 및 상기 제2 편광판(610)과 상기 표시패널(400) 사이에 제2 보상 필름(630)를 포함한다. 상기 제2 편광판(610) 상에는 산란입자(611)를 포함하는 점착층(615)이 도포될 수 있다. 상기 점착층(615)는 상기 제2 편광판(610) 하부에 도포될 수도 있고, 상기 제2 편광판(610)의 양면에 도포될 수도 있다. 상기 점착층(615)는 엠보싱 패턴을 갖고 상기 제2 편광판(610)에 도포된다. 상기 점착층(615)을 포함하는 상기 제2 편광판(610)은 상기 액정표시장치 구동 시, 칼라들의 무지개색 간섭 무늬들을 방지할 수 있다.

도 6a 및 도 6b는 도 5의 액정표시장치를 구동할 때, 광의 편광상태를 설명하는 개념도이다.

도 5 내지 6b를 참조하면, 투과영역(TA) 및 반사영역(RA)의 다크 모드(dark mode) 및 화이트 모드(white mode)를 동시에 구현하기 위해 상기 제1 보상필름(530) 및 상기 제2 보상필름(630)이 사용된다. 상기 제1 보상필름(530) 및 상기 제2 보상필름(630)로서 1/4λ 위상차판들이 사용될 수 있다.

본 실시예에서는 1/4λ 위상차판들이 사용되는 경우를 설명하나, 1/4λ+1/2λ 위상차판들이 사용될 수도 있다.

도 6a는 상기 표시패널(400)에 전압이 인가되지 않은 오프 상태에서 다크 모드(dark mode)가 구현되는 것을 도시한다. 도 6b는 상기 표시패널(400)에 전압이 인가된 온 상태에서 화이트 모드(white mode)가 구현되는 것을 도시한다.

도 6a를 다시 참조하면, 상기 제1 보상필름(530)은 상기 표시기판(100)의 배면에 배치되며, 상기 제1 편광판(510)은 상기 제1 보상필름(530) 하부에 배치될 수 있다. 상기 제2 보상필름(630)은 상기 대향기판(200)의 상부에 배치되며, 상기 제2 편광판(610)은 상기 제2 보상필름(630) 상부에 배치된다.

상기 반사영역(RA)에 대응하여, 상기 반사영역(RA)으로 입사하는 제1 광은 상기 제2 편광판(610)에 의해 특정한 방향으로 선편광 되고, 상기 제2 보상필름(630)에 의해 제2 방향으로 원편광되어 상기 반사영역(RA)의 액정층(300)에 입사된다. 상기 제2 방향은 상기 제1 방향과 180도 위상차가 나는 방향으로 정의될 수 있다.

상기 액정표시장치는 상기 오프 상태이므로, 상기 액정층(300)을 통과하면서 상기 제1 광의 편광 상태는 변경되지 않는다. 상기 제1 광은 상기 반사영역(RA)의, 반사층(185)에서 반사되면서 위상이 반전되어 상기 제1 방향으로 편광된 원편광이 되어 다시 상기 제2 보상필름(630)으로 입사된다.

상기 제1 방향으로 원편광된 상기 제1 광은 상기 제2 보상필름(630)에 의해 선편광된다. 상기 제1 광은 상기 제2 편광판(610)에 의해 차단되어 다크 모드가 된다.

한편, 상기 투과영역(TA)에 대응하여, 상기 제1 편광판(510)으로 입사된 제2 광은 상기 제1 편광판(510) 에 의해 특정한 방향으로 선편광되고, 상기 제1 보상필름(530)에 의해 제1 방향으로 원편광되어 상기 제2 전극바를 통해 상기 액정층(300)에 입사된다. 상기 제1 방향은 편의상 원편광의 방향을 구분하기 위해 사용되었다.

상기 오프 상태에서 상기 액정층(300)은 상기 제2 광의 편광상태를 그대로 유지한다. 따라서 상기 제1 방향으로 원편광된 상기 제2 광은 상기 제2 보상필름(630)에 의해 선편광된다. 상기 제2 광은 상기 제1 편광판(510)과 편광축이 직교하도록 배치된 상기 제2 편광판(610)에 의해 차단되어 다크 모드가 된다.

따라서, 상기 반사영역(RA) 및 상기 투과영역(TA)에서 오프 모드에서 다크 모드가 구현될 수 있다.

도 1 및 도 6b를 다시 참조하면, 상기 액정표시장치는 상기 온 상태이므로 상기 액정층(300)은 입사광의 편광 상태를 변경시킨다.

상기 제1 전극바 위의 액정층(300)은 상기 제1 전압 레벨이 인가된 상기 제1 서브 공통전극(191a)과 상기 제2 전압 레벨이 인가된 상기 제1 서브 화소전 극(193a)이 형성하는 전기장에 의해 재배열되며, 상기 제1 광은 상기 반사영역(RA) 의 액정층(300)을 1회 통과할 때 1/4λ만큼 위상이 변경된다.

상기 제2 보상필름(630)에 의해 상기 제2 방향으로 원편광된 상기 제1 광은 상기 액정층(300)에 의해 다시 선편광되어 상기 제1 서브 공통전극(191a) 및 상기 제1 서브 화소전극(193a)에 입사된다. 상기 제1 서브 공통전극(191a) 및 상기 제1 서브 화소전극(193a)을 지나 상기 반사층(185)에서 반사된 상기 제1 광은 위상이 180도 변경된 선편광이 되어 다시 액정층(300)을 통과한다. 상기 액정층(300)에 의해 다시 1/4λ만큼 위상이 변경된 상기 제1 광은 상기 제2 방향으로 원편광된 광이 된다.

상기 제2 방향으로 원편광된 상기 제1 광은 상기 제2 보상필름(630)에 의해 선편광되어 상기 제2 편광판(610)을 투과하여 화이트 모드가 구현된다.

상기 투과영역(TA)의 액정층(300)은 상기 제1 전압 레벨이 인가된 상기 제2 서브 공통전극(191b)과 상기 제2 전압 레벨이 인가된 상기 제2 서브 화소전극(193b)이 형성하는 전기장에 의해 재배열되며, 상기 액정층(300)을 투과하는 상기 제2 광은 1/2λ만큼 위상이 변경된다.

즉 상기 제1 방향으로 원편광된 상기 제2 광은 상기 액정층(300)에 의해 상기 제2 방향으로 원편광된다. 상기 제2 방향으로 원편광된 상기 제2 광은 상기 제2 보상필름(630)에 의해 선편광되어 상기 제2 편광판(610)을 투과하여 화이트 모드가 구현된다.

따라서, 상기 투과영역(TA) 및 반사영역(RA)에서 온 모드에서 화이트 모드가 구현될 수 있다.

따라서, 상기 투과영역(TA) 및 반사영역(RA)의 광효율이 100%가 될 수 있다. 또한, 반투과 방식이기 때문에 야외 시인성을 높고, 반사영역(RA)의 면적비를 높여 주면 야외 시인성이 더 개선 될 수 있다.

실시예 2

도 7은 본 발명의 실시예 2에 따른 표시패널의 평면도이다. 도 8은 도 7의 II- II'선을 따라 절단한 단면도이다.

본 실시예에 따른 표시패널은 표시기판(700)이 화소 영역(P)의 중앙에 스위칭 소자들을 포함하고, 컬러필터 패턴을 포함하는 것을 제외하면 실시예 1에 따른 표시패널과 실질적으로 동일하므로 대응하는 요소에 대해서는 대응하는 참조번호를 사용하고, 중복된 설명은 생략한다.

도 7 및 도 8을 참조하면, 본 실시예에 따른 표시패널은 상기 표시기판(700), 대향기판(201) 및 액정층(300)을 포함한다.

상기 표시기판(700)의 상기 제1 베이스 기판(110) 위에는 게이트 라인(721), 제1 스토리지 라인(731) 및 제2 스토리지 라인(735)을 포함하는 복수의 게이트 금속층이 형성되어 있다.

상기 게이트 라인(721)은 하부로 돌출한 제1 게이트 전극(724a) 및 제2 게이트 전극(724b)을 포함한다. 또한, 상부로 돌출한 제3 게이트 전극(724c) 및 제4 게이트 전극(724d)을 포함한다.

상기 제1 및 제2 스토리지 라인들(731, 735)은 각각 제1 스토리지 전극(733) 및 제2 스토리지 전극(737)을 포함한다.

상기 게이트 절연막(740)은 상기 게이트 라인(721), 상기 제1 내지 제4 게이트 전극들(724a, 724b, 724c, 724d), 상기 제1 및 제2 스토리지 라인들(731, 735) 및 상기 제1 및 제2 스토리지 전극들(733, 737)을 덮도록 상기 하부 베이스 기판(110) 상에 형성된다.

상기 게이트 절연막(740) 위에는 제1 반도체층(754a), 제2 반도체층(754b), 제3 반도체층(754c), 제4 반도체층(754d)이 형성되어 있다. 상기 제1 및 제3 반도체층들(754a, 754c)은 상기 제1 게이트 전극(724a) 및 제3 게이트 전극(724c) 위에 위치하고, 상기 제2 및 제4 반도체층들(754b, 754d)은 상기 제2 게이트 전극(724b) 및 제4 게이트 전극(724d) 위에 위치한다.

상기 제1 내지 제4 반도체층들(754a, 754b, 754c, 754d) 각각에는 한 쌍의 오믹 콘택층이 형성된다. 예를 들어, 상기 제2 스위칭 소자(Qb)에 대응하는 상기 제2 반도체층(754b) 상에는 한쌍의 오믹 콘택층(763b, 765b)가 형성된다.

상기 제1 내지 제4 반도체층들(754a, 754b, 754c, 754d)에 대응하는상기 오믹 콘택층들을 포함하는 상기 베이스 기판(110) 위에는 제1 데이터 라인(771a), 제2 데이터 라인(771b), 제1 드레인 전극(775a), 제2 드레인 전극(775b), 제3 드레인 전극(775c) 및 제4 드레인 전극(775d)을 포함하는 데이터 금속층이 형성되어 있다.

상기 제1 데이터 라인(771a)은 상기 제1 및 제3 게이트 전극들(724a, 724c)을 향하여 W자형으로 굽은 제1 소스 전극(773a) 및 제3 소스 전극(773c)을 포함한 다. 상기 제2 데이터 라인(771b)은 상기 제2 및 제4 게이트 전극들(724b, 724d)을 향하여 W자형으로 굽은 제2 소스 전극(773b) 및 제4 소스 전극(773d)을 포함한다.

상기 제1 및 제3 드레인 전극들(775a, 775c)의 막대형인 한 쪽 끝 부분들은 구부러진 상기 제1 및 제3 소스 전극들(773a, 773c)로 일부 둘러싸여 있다. 상기 제2 및 제4 드레인 전극들(775b, 775d)의 막대형인 한 쪽 끝 부분들은 구부러진 상기 제2 및 제4 소스 전극들(773b, 773d)로 일부 둘러싸여 있다.

상기 제1 드레인 전극(775a)이 확장된 제1 콘택전극(777a)은 상기 스토리지 전극(733)의 왼쪽 절반 부분과 중첩하고 상기 제2 드레인 전극(775b)이 확장된 제2 콘택전극(777b)은 상기 스토리지 전극(733)의 오른쪽 절반 부분과 중첩한다.

상기 제3 드레인 전극(775c)이 확장된 제3 콘택전극(777c)은 상기 스토리지 전극(737)의 왼쪽 절반 부분과 중첩하고 상기 제4 드레인 전극(775d)이 확장된 제4 콘택전극(777d)은 상기 스토리지 전극(737)의 오른쪽 절반 부분과 중첩한다.

상기 제1 내지 제4 게이트 전극들(724a, 724b, 724c, 724d)과, 상기 제1 내지 제4 소스 전극들(773a, 773b, 773c, 773d)과, 상기 제1 내지 제4 드레인 전극들(775a, 775b, 775c, 775d)은 상기 제1 내지 제4 반도체층들(754a, 754b, 754c, 754d)과 함께 제1 내지 제4 스위칭 소자들(Qa, Qb, Qc, Qd)을 이룬다.

여기서, 상기 제1 스위칭 소자(Qa) 및 상기 제3 스위칭 소자(Qc)는 상기 제1 데이터 라인(771a)과 전기적으로 연결되고, 상기 제2 스위칭 소자(Qb) 및 상기 제4 스위칭 소자(Qd)는 상기 제2 데이터 라인(771b)과 전기적으로 연결되어 상기 화소 영역(P) 안에 형성된다.

여기서, 상기 제1 및 제2 데이터 라인들(771a, 771b)에는 서로 반대 극성의 전압들이 인가될 수 있다.

데이터 절연막(780)은 상기 제1 내지 제4 데이터 라인들(771a, 771b, 771c, 771d)과, 상기 제1 내지 제4 소스 전극들(773a, 773b, 773c, 773d)과, 상기 제1 내지 제4 드레인 전극들(775a, 775b, 775c, 775d)을 덮도록 상기 게이트 절연막(740) 상에 형성된다.

상기 데이터 절연막(780)은 무기 절연막(781) 및 유기 절연막(782)를 포함한다. 실시예 2의 무기 절연막(781)은 실시예 1의 무기 절연막(181)과 실질적으로 동일하므로 중복되는 설명은 생략한다.

상기 제1 내지 제4 스위칭 소자들(Qa, Qb, Qc, Qd), 상기 게이트 라인(721), 상기 제1 스토리지 라인(731), 상기 제2 스토리지 라인(735), 상기 제1 데이터 라인(771a) 및 상기 제2 데이터 라인(771b)에 대응하는 상기 무기 절연막(782) 상에는 차광패턴(784)이 형성된다.

상기 차광 패턴(784) 및 상기 무기 절연막(781) 상에는 유기 절연막(782)이 형성된다.

실시예 2의 유기 절연막(782)에서, 상기 반사영역(RA)에 대응하는 상기 유기 절연막(782)의 두께는 상기 투과영역(TA)에 대응하는 상기 유기 절연막(782)의 두께보다 두꺼운 것을 제외하면, 실시예 1의 유기 절연막(182)과 실질적으로 동일하므로 중복되는 설명은 생략한다.

실시예 2의 반사층(785)은 실시예 1의 반사층(185)과 실질적으로 동일하므로 중복되는 설명은 생략한다.

상기 반사층(785) 및 상기 유기 절연막(782) 위에 컬러필터 패턴(783)이 형성된다. 여기서, 상기 반사영역(RA)에 대응하여 형성된 상기 컬러필터 패턴(783)의 두께보다 상기 투과영역(TA)에 대응하여 형성된 상기 컬러필터 패턴(783)의 두께가 두껍다. 이에 따라, 표시패널의 셀갭을 모든 영역에 있어서 동일하게 되고, 평탄해진 상기 컬러필터 패턴(783) 상에 화소 전극이 형성될 수 있다. 즉, 상기 반사영역(RA)에서의 상기 액정층(300)의 셀갭(g21)과 상기 투과영역(TA)에서의 상기 액정층(300)의 셀갭(g22)는 동일하다.

상기 컬러필터 패턴(783) 상에 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 만들어진 공통전극(791) 및 화소전극(793)이 각각 형성된다.

상기 공통전극(791)은 상기 제1 데이터 라인(771a)로부터 제1 전압 레벨을 인가 받는다. 상기 화소전극(793)은 상기 제2 데이터 라인(771b)로부터 제2 전압 레벨을 인가 받는다.

상기 공통전극(791)은 상기 반사영역(RA)에 대응하는 제1 서브 공통전극(791a) 및 상기 투과영역(TA)에 대응하는 제2 서브 공통전극(791b)을 포함한다.

상기 화소전극(793)은 상기 반사영역(RA)에 대응하는 제1 서브 화소전극(793a) 및 상기 투과영역(TA)에 대응하는 제2 서브 화소전극(793b)을 포함한다.

상기 제1 서브 공통전극들(791a) 및 상기 제1 서브 화소전극들(793a)은 서로 교대로 배치되고, 상기 제2 서브 공통전극들(791b) 및 상기 제2 서브 화소전극 들(793b)은 서로 교대로 배치된다.

여기서, 상기 제1 서브 공통전극들(791a) 및 상기 제1 서브 화소전극들(793a)을 제1 전극바들로 정의하고, 상기 제2 서브 공통전극들(791b) 및 상기 제2 서브 화소전극들(793b)을 제2 전극바로 정의하기로 한다.

상기 제1 서브 공통전극(791a)은 상기 제1 콘택전극(777a)과 접촉하고, 상기 제1 서브 화소전극(793a)은 상기 제2 콘택전극(777b)과 접촉한다.

상기 제2 서브 공통전극(791b)은 상기 제3 콘택전극(777c)와 접촉하고, 상기 제2 서브 화소전극(793b)은 상기 제4 콘택전극(777d)와 접촉한다.

상기 제1 및 제3 콘택전극들(777a, 777c)은 상기 제1 데이터 라인(771a)로부터 상기 제1 전압 레벨을 인가 받을 수 있고, 상기 제2 및 제4 콘택전극들(777b, 777d)은 상기 제2 데이터 라인(771b)로부터 상기 제2 전압 레벨을 인가 받을 수 있다.

상기 제1 전극바들의 이격거리인 제1 이격거리(d1) 및 상기 제2 전극바들의 이격거리인 제2 이격거리(d2)는 실시예 1의 이격거리들과 실질적으로 동일하므로 중복되는 설명은 생략한다.

본 실시예에서는, 상기 반사영역(RA)에 대응하는 상기 액정층(300)의 갭인 제1 셀갭(g21)은 상기 투과영역(TA)에 대응하는 상기 액정층(300)의 갭인 제2 셀갭(g22)과 동일하다. 따라서, 상기 제1 평균 이격거리는 상기 제2 평균 이격거리의 약 2배이다.

상기 공통전극(791) 및 상기 화소전극(793)은 실시예 1의 공통전극(191) 및 화소전극(193)과 실질적으로 동일하므로 중복되는 설명은 생략한다.

상기 제1 서브 공통전극(791a) 및 상기 제2 서브 공통전극(791b)은 상기 제1 데이터 라인(771a) 및 상기 제2 데이터 라인(771b)과 겹쳐서 형성되고, 상기 화소 영역(P)의 상부 외각 및 상기 화소 영역(P)의 하부 외각에 형성된다.

구체적으로, 상기 제1 서브 공통전극(791a)은 상기 제1 데이터 라인(771a) 및 상기 제2 데이터 라인(771b)과 상기 반사영역(RA)에서 겹쳐지고, 상기 제2 서브 공통전극(791b)은 상기 제1 데이터 라인(771a) 및 상기 제2 데이터 라인(771b)과 상기 투과영역(TA)에서 겹쳐진다. 상기 화소 영역(P)의 하부 외각에는 상기 제1 서브 공통전극(791a)이 형성되고, 상기 화소 영역(P)의 상부 외각에는 상기 제2 서브 공통전극(791b)이 형성된다.

또한, 상기 화소 영역(P)의 하부 외각에 형성된 상기 제1 서브 공통전극(791a)으로부터 상기 제1 서브 공통전극들(791a)이 상부 방향으로 뻗어 나오고 상기 제1 데이터 라인(771a), 상기 제2 데이터 라인(771b) 및 상기 화소 영역(P)의 상부 외각 안쪽에 지그재그로 형성된다. 상기 화소 영역(P)의 상부 외각에 형성된 상기 제2 서브 공통전극(791b)으로부터 상기 제2 서브 공통전극들(791b)이 하부 방향으로 뻗어 나오고 상기 제1 데이터 라인(771a), 상기 제2 데이터 라인(771b) 및 상기 화소 영역(P)의 상부 외각 안쪽에 지그재그로 형성된다.

여기서, 상기 제1 서브 공통전극(791a)의 개수보다 상기 제2 서브 공통전극(791b)의 개수가 많다.

상기 제1 서브 화소전극(793a)은 상기 제2 콘택홀(785b)와 근접하게 상기 제 1 스토리지 배선(731)과 부분적으로 겹치도록 가로 방향으로 형성된다. 상기 가로 방향으로 형성된 상기 제1 서브 화소전극(793a)은 상기 제1 데이터 라인(771a) 및 상기 제2 데이터 라인(771b) 사이에서 하부 방향으로 지그재그로 뻗어 나간다. 상기 제1 서브 화소전극(793a)은 상기 제1 데이터 라인(771a), 상기 제2 데이터 라인(771b) 및 상기 화소 영역(P)의 하부 외각 안쪽까지 뻗어 나간다.

상기 제2 서브 화소전극(793b)은 상기 제4 콘택홀(785d)와 근접하게 상기 제2 스토리지 배선(735)과 부분적으로 겹치도록 가로 방향으로 형성된다. 상기 가로 방향으로 형성된 상기 제2 서브 화소전극(793b)은 상기 제1 데이터 라인(771a) 및 상기 제2 데이터 라인(771b) 사이에서 상부 방향으로 지그재그로 뻗어 나간다. 상기 제2 서브 화소전극(793b)은 상기 제1 데이터 라인(771a), 상기 제2 데이터 라인(771b) 및 상기 화소 영역(P)의 상부 외각 안쪽까지 뻗어 나간다. 여기서, 상기 투과 영역(TA)에서는 상기 반사 영역(RA)의 상기 제1 서브 화소전극들(793a)의 개수보다 더 많은 상기 제2 서브 화소전극들(793b)이 형성된다.

하부 배향막(71)은 실시예 1의 하부 배향막(11)과 실질적으로 동일하므로 중복되는 설명은 생략한다.

상기 대향기판(201)은 상부 베이스 기판(210) 및 상부 배향막(21)을 포함할 수 있다.

실시예 1의 차광 패턴(220) 및 컬러필터 패턴(230)은 실시예 2에서는 상기 표시기판(700)에 포함되므로, 상기 대향기판(201)은 상부 베이스 기판(210) 및 상부 배향막(21)만을 포함한다. 실시예 2에서, 상기 상부 베이스 기판(210) 및 상기 상부 배향막(21)은 실시예 1과 동일하므로 중복되는 설명은 생략한다.

도 9는 도 7에 도시된 표시 기판의 화소에 대한 등가 회로도이다.

도 7 내지 도 9를 참조하면, 제1 데이터 라인(DL1) 및 제2 데이터 라인(DL2) 각각은 도 7의 제1 데이터 라인(771a) 및 제2 데이터 라인(771b)을 나타내고, 게이트 라인(GL)은 도 7의 게이트 라인(721)을 나타낸다.

상기 게이트 라인(GL)은 게이트 신호를 인가받고, 상기 게이트 신호에 따라, 상기 제1 내지 제4 스위칭 소자들(Qa, Qb, Qc, Qd)를 턴-온 시킨다.

상기 제1 내지 제4 스위칭 소자들(Qa, Qb, Qc, Qd)이 상기 게이트 신호에 의해 턴-온 되면, 상기 제1 서브 공통전극(791a)과 상기 제2 서브 공통전극(791b)은 각각 상기 제1 및 제3 스위칭 소자들(Qa, Qc)에 의해 상기 제1 데이터 라인(DL1)과 연결되고, 상기 제1 서브 화소전극(793a)과 상기 제2 서브 화소전극(793b)은 각각 상기 제2 및 제4 스위칭 소자들(Qb, Qd)에 의해 상기 제2 데이터 라인(DL2)과 연결된다.

상기 공통전극(791) 및 상기 화소전극(793)은 그 사이의 상기 액정층(300)과 함께 액정 커패시터(Clc)를 이루어 상기 제1 내지 제4 스위칭 소자들(Qa, Qb, Qc, Qd)이 턴 오프된 후에도 인가된 전압을 유지한다. 상기 제1 내지 제4 콘택전극들(177a, 177b, 177c, 177d)은 상기 게이트 절연막(140)을 사이에 두고 상기 제1 및 제2 스토리지 전극들(133, 137)과 중첩하여 각각 제1 내지 제4 스토리지 커패시터들(Csta, Cstb, Cstc, Cstd)을 이룬다. 상기 제1 내지 제4 스토리지 커패시터들(Csta, Cstb, Cstc, Cstd)은 상기 액정 커패시터(Clc)의 전압 유지 능력을 강화 한다.

도 10은 도 7에 도시된 표시기판의 제조 방법을 설명하기 위한 흐름도이다.

상기 반사층(785)을 형성하는 단계 S110 후에, 상기 반사층(785)를 포함하는 상기 베이스 기판(110) 상에 상기 컬러필터 패턴(783)이 형성되는 단계 S115를 더 포함하는 것을 제외하면, 도 4의 실시예 1에 따른 표시패널의 제조 방법과 실질적으로 동일하므로 중복되는 설명은 생략한다.

도 7, 도 8 및 도 10을 참조하면, 단계 S120 후에 상기 반사층(785)을 포함하는 상기 베이스 기판(110) 상에 상기 컬러필터 패턴(783)이 형성된다(단계 S125). 따라서, 상기 공통전극(791) 및 상기 화소전극(793)은 평탄화된 상기 컬러필터 패턴(783) 상에 형성될 수 있다.

여기서, 상기 반사영역(RA)에 대응하여 형성된 상기 데이터 절연막(780)의 두께는 상기 투과영역(TA)에 대응하여 형성되는 상기 데이터 절연막(780)의 두께보다 두껍고, 상기 반사영역(RA)에 대응하여 형성된 컬러필터 패턴(783)의 두께는 상기 투과영역(TA)에 대응하여 형성된 컬러필터 패턴(783)의 두께보다 얇다.

실시예 2에 따른 액정표시장치의 블록도 및 상기 액정표시장치를 구동할 때 광의 편광상태를 설명하는 개념도는 도 5 내지 도 6b의 표시패널(400)이 도 1의 표시기판(100) 대신 도 7의 표시기판(700)을 포함하는 것을 제외하면 실시예 1의 도 5 내지 도 6b와 실질적으로 동일하므로 생략한다.

실시예 2에 따른 상기 제1 전극바 및 상기 제2 전극바는, 상기 화소 영역(P)의 중앙에 형성되는 상기 제1 내지 제4 스위칭 소자들(Qa, Qb, Qc, Qd)에 의해 분 리될 수 있다. 따라서, 상기 제1 전극바 및 상기 제2 전극바를 형성하는 공정이 보다 정확하게 이루어 질 수 있고, 상기 제1 전극바들의 이격거리 및 상기 제2 전극바들의 이격거리를 보다 정밀하게 조절할 수 있다.

실시예 3

도 11은 본 발명의 실시예 3에 따른 표시패널의 평면도이다. 도 12는 도 11의 III- III'선을 따라 절단한 단면도이다.

본 실시예에 따른 표시패널의 대향기판(200)은 실시예 1의 대향기판(200)과 실질적으로 동일하고, 표시기판(800)은 컬러필터 패턴 대신에 평탄화층을 포함하는 것과 제1 전극바 및 제2 전극바들의 형상이 다르다는 것을 제외하면 실시예 2의 표시기판(700)과 실질적으로 동일하므로 중복되는 설명은 생략한다.

도 11 및 도 12를 참조하면, 본 실시예에 따른 표시패널은 상기 표시기판(800), 상기 대향기판(200) 및 액정층(300)을 포함한다.

실시예 2에서 설명되었던 차광패턴(784)는 실시예 3에 따른 상기 표시기판(800)은 포함하지 않는다.

상기 반사층(785) 및 상기 유기 절연막(782) 위에 평탄화층(883)이형성된다. 이에 따라, 표시패널의 셀갭을 모든 영역에 있어서 동일하게 되고, 평탄화된 층 상에 화소 전극이 형성될 수 있다.

상기 평탄화층(883) 상에 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 만들어진 공통전극(891) 및 화소전극(893)이 각각 형성된다.

제1 전극바들의 이격거리(d3)와, 제2 전극바들의 이격거리(d4)를 제외하면, 상기 공통전극(891) 및 상기 화소전극(893)은 실시예 2의 공통전극(791) 및 화소전극(793)과 실질적으로 동일하다. 따라서, 중복되는 설명은 생략한다.

상기 제1 전극바는 제1 서브 공통전극(891a) 및 제1 서브 화소전극(893a)을 포함한다. 상기 제1 전극바들의 이격거리(d3)는 상기 제1 데이터 라인(771a) 및 상기 제2 데이터 라인(771b)와 근접한 영역에서는 넓고, 상기 제1 데이터 라인(771a) 및 상기 제2 데이터 라인(771b) 사이의 중앙에서는 좁다.

상기 제2 전극바는 제2 서브 공통전극(891b) 및 제2 서브 화소전극(893b)을 포함한다. 상기 제2 전극바들의 이격거리(d4)는 상기 제1 데이터 라인(771a) 및 상기 제2 데이터 라인(771b)와 근접한 영역에서는 넓고, 상기 제1 데이터 라인(771a) 및 상기 제2 데이터 라인(771b) 사이의 중앙에서는 좁다.

상기 제1 전극바들의 이격거리(d3)들은 서로 다르고, 상기 제2 전극바들의 이격거리들(d4)은 서로 다르다. 그러나, 상기 제1 전극바들의 이격거리들(d3)의 평균인 제1 평균 이격거리 및 상기 제2 전극바들의 이격거리들(d4)의 평균인 제2 평균 이격거리는 실시예 2의 제1 평균 이격거리 및 제2 평균 이격거리와 동일하다. 따라서, 상기 제1 평균 이격거리는 상기 제2 평균 이격거리보다 크므로, 상기 반사영역(RA)에서의 전계의 세기는 상기 투과영역(TA)에서의 전계의 세기의 약 반이 될 수 있다.

실시예 3에 따른 표시패널의 등가 회로도는 도 9과 실질적으로 동일하므로 생략한다.

실시예 3에 따른 표시패널의 제조 방법을 설명하기 위한 흐름도는 도 10의 컬러필터 패턴(783) 대신 평탄화층(883)을 형성하는 것을 제외하면, 도 10과 실질적으로 동일하므로 생략한다.

실시예 3에 따른 액정표시장치의 블록도 및 상기 액정표시장치를 구동할 때 광의 편광상태를 설명하는 개념도는 도 5 내지 도 6b의 표시패널(400)이 도 1의 표시기판(100) 대신 도 11의 표시기판(800)을 포함하는 것을 제외하면 실시예 1의 도 5 내지 도 6b와 실질적으로 동일하므로 생략한다.

실시예 3에 따른 상기 공통전극(891) 및 상기 화소전극(893)이 각각 포함하는 상기 제1 전극바들 이격거리들(d3) 및 상기 제2 전극바들의 이격거리들(d4)은 일정하지 않다. 따라서, 시야각이 더욱 향상될 수 있다.

실시예 4

도 13은 본 발명의 실시예 4에 따른 표시패널의 평면도이다.

도 13의 IV- IV'선을 따라 절단한 단면도는 도 8의 단면도와 실질적으로 동일하므로 생략한다.

본 실시예에 따른 표시패널은 표시기판(900)의 제1 전극바 및 제2 전극바 형상을 제외하고 실시예 2와 실질적으로 동일하므로 중복되는 설명은 생략한다.

도 8 및 도 13을 참조하면, 본 실시예에 따른 표시패널은 상기 표시기판(900), 상기 대향기판(201) 및 액정층(300)을 포함한다.

상기 컬러필터 패턴(783) 상에 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 만들어진 공통전극(991) 및 화소전극(993)이 각각 형성된다.

상기 공통전극(991)은 상기 제1 데이터 라인(971a)로부터 제1 전압 레벨을 인가 받는다. 상기 화소전극(993)은 상기 제2 데이터 라인(971b)로부터 제2 전압 레벨을 인가 받는다.

상기 공통전극(991)은 상기 반사영역(RA)에 대응하는 제1 서브 공통전극(991a) 및 상기 투과영역(TA)에 대응하는 제2 서브 공통전극(991b)을 포함한다.

상기 화소전극(993)은 상기 반사영역(RA)에 대응하는 제1 서브 화소전극(993a) 및 상기 투과영역(TA)에 대응하는 제2 서브 화소전극(993b)을 포함한다.

상기 제1 서브 공통전극들(991a) 및 상기 제1 서브 화소전극들(993a)은 서로 교대로 배치되고, 상기 제2 서브 공통전극들(991b) 및 상기 제2 서브 화소전극들(993b)은 서로 교대로 배치된다.

여기서, 상기 제1 서브 공통전극들(991a) 및 상기 제1 서브 화소전극들(993a)을 제1 전극바들로 정의하고, 상기 제2 서브 공통전극들(991b) 및 상기 제2 서브 화소전극들(993b)을 제2 전극바로 정의하기로 한다.

상기 제1 서브 공통전극은 상기 제1 콘택전극(777a)과 접촉하고, 상기 제1 서브 화소전극은 상기 제2 콘택전극(777b)과 접촉한다.

상기 제2 서브 공통전극(991b)은 상기 제3 콘택전극(777c)와 접촉하고, 상기 제2 서브 화소전극(993b)은 상기 제4 콘택전극(777d)와 접촉한다.

상기 화소 영역(P)의 전체적인 외곽 모양은 사각형이다.

상기 제1 서브 공통전극(991a) 및 상기 제2 서브 공통전극(991b)은 각각 상기 제1 데이터 라인(971a)과 겹쳐서 형성되는 제1 네거티브 줄기부 및 제2 네거티브 줄기부를 포함한다.

상기 제1 서브 공통전극(991a)은 상기 제1 네거티브 줄기부의 중앙 부분을 기준으로 가로방향으로 뻗어 나온 제1 네거티브 대가지부를 포함한다.

상기 제1 네거티브 대가지부의 상부에서는, 상기 제1 네거티브 줄기부 및 상기 제1 네거티브 대가지부로부터 제1 대각선 방향으로 비스듬히 뻗어나가는 제1 네거티브 가지부를 포함한다. 상기 제1 네거티브 대가지부의 하부에서는, 상기 제1 네거티브 줄기부 및 상기 제1 네거티브 대가지부로부터 제2 대각선 방향으로 비스듬히 뻗어나가는 제1 네거티브 가지부를 포함한다.

상기 제1 대각선 방향이 상기 게이트 라인(721)과 이루는 각은 대략 45도 또는 225도 일 수 있고, 상기 제2 대각선 방향이 상기 게이트 라인(721)과 이루는 각은 대략 135도 또는 315도 일 수 있다.

상기 제2 서브 공통전극(991b)은 상기 제2 네거티브 줄기부의 중앙 부분을 기준으로 가로방향으로 뻗어 나온 제2 네거티브 대가지부를 포함한다.

상기 제2 네거티브 대가지부의 상부에서는, 상기 제2 네거티브 줄기부 및 상기 제2 네거티브 대가지부로부터 제1 대각선 방향으로 비스듬히 뻗어나가는 제2 네거티브 가지부를 포함한다. 상기 제2 네거티브 대가지부의 하부에서는, 상기 제2 네거티브 줄기부 및 상기 제2 네거티브 대가지부로부터 제2 대각선 방향으로 비스 듬히 뻗어나가는 제2 네거티브 가지부를 포함한다.

상기 제1 서브 화소전극(993a) 및 상기 제2 서브 화소전극(993b)은 각각 상기 제2 데이터 라인(971b)과 겹쳐서 형성되는 제1 포지티브 줄기부 및 제2 포지티브 줄기부를 포함한다.

상기 제1 서브 화소전극(993a)은 상기 제1 포지티브 줄기부의 양단으로부터 가로방향으로 뻗어 나온 제1 포지티브 대가지부들을 포함한다.

상기 제1 서브 화소전극(993a)은 상기 제1 포지티브 줄기부 및 상기 제1 포지티브 대가지부들로부터 상기 제1 네거티브 가지부들과 교대로 배치되도록 뻗어나오는 제1 포지티브 가지부들을 포함한다.

상기 제2 서브 화소전극(993b)은 상기 제2 포지티브 줄기부의 양단으로부터 가로방향으로 뻗어 나온 제2 포지티브 대가지부들을 포함한다.

상기 제2 서브 화소전극(993b)은 상기 제2 포지티브 줄기부 및 상기 제2 포지티브 대가지부들로부터 상기 제2 네거티브 가지부들과 교대로 배치되도록 뻗어나오는 제2 포지티브 가지부들을 포함한다.

여기서, 상기 제1 네거티브 가지부들 및 상기 제1 포지티브 가지부들의 개수의 합은 상기 제2 네거티브 가지부들 및 상기 제2 포지티브 가지부들의 개수의 개수의 합의 약 절반이다. 또한, 상기 제1 전극바들의 이격거리들(d5)의 평균인 제1 평균 이격거리 및 상기 제2 전극바들의 이격거리들(d6)의 평균인 제2 평균 이격거리는 실시예 2의 제1 평균 이격거리 및 제2 평균 이격거리와 동일하다. 따라서, 상기 제1 평균 이격거리는 상기 제2 평균 이격거리보다 크므로, 상기 반사영역(RA)에 서의 전계의 세기는 상기 투과영역(TA)에서의 전계의 세기의 약 반이 될 수 있다.

실시예 4에 따른 표시패널의 등가 회로도는 도 9과 실질적으로 동일하므로 생략한다.

실시예 4에 따른 표시패널의 제조 방법을 설명하기 위한 흐름도는 실시예 2에 따른 표시패널의 제조 방법과 실질적으로 동일하므로 생략한다.

실시예 4에 따른 액정표시장치의 블록도 및 상기 액정표시장치를 구동할 때 광의 편광상태를 설명하는 개념도는 도 5 내지 도 6b의 표시패널(400)이 도 1의 표시기판(100) 대신 도 13의 표시기판(900)을 포함하는 것을 제외하면 실시예 1의 도 5 내지 도 6b와 실질적으로 동일하므로 생략한다.

실시예 4에 따른 상기 제1 전극바들 및 상기 제2 전극바들은 상기 제1 대각선 방향 및 상기 제2 대각선 방향으로 형성된다. 즉, 상기 제1 전극바들 및 상기 제2 전극바들의 형성 방향이 다양하므로. 시야각은 더욱 향상될 수 있다.

실시예 5

도 14는 본 발명의 실시예5에 따른 액정표시장치의 단면도이다.

도 14의 액정표시장치는 상기 제2 광학 필름(601)이 확산판(620)을 더 포함하고, 점착층(625)은 상기 편광판(610)이 아닌 상기 확산판(620)에 도포되는 것을 제외하면, 도 5의 액정표시장치와 실질적으로 동일하므로 중복되는 설명은 생략한다. 또한, 도 14의 표시패널(400)은 실시예 1 내지 실시예 4에서 설명되었던 표시패널이 사용될 수 있다.

도 5 및 도 14를 참조하면, 본 실시예에 의한 액정표시장치는 표시패널(400), 제1 광학유닛(500), 제2 광학유닛(600) 및 백라이트 유닛(50)을 포함한다.

상기 제2 광학유닛(601)은 복수의 광학 필름들을 포함한다. 예를 들어, 상기 제2 광학유닛(601)은 상기 표시패널(400)의 상부에 배치된 제2 보상 필름(630), 상기 제2 보상 필름(630) 상부에 배치된 상기 확산판(620) 및 상기 확산판(620) 상부에 배치된 상기 제2 편광판(610)을 포함한다. 상기 확산판(620) 상에는 산란입자(621)를 포함하는 상기 점착층(625)이 도포될 수 있다. 상기 점착층(625)는 엠보싱 패턴을 갖고 상기 확산판(620)에 형성된다. 상기 점착층(625)은 상기 확산판(620)의 하부에 도포될 수도 있고, 상기 확산판(620)의 양면에 도포될 수도 있다. 본 실시예에서는, 상기 확산판(620) 표면에 엠보싱 패턴을 갖는 점착층(625)이 형성되는 경우를 도시하였지만, 상기 점착층(625)은 별도로 도포되지 않고, 상기 산란입자(621)를 포함하는 상기 확산판(620)의 표면 자체를 엠보싱 패턴으로 형성하는 공정이 진행될 수도 있다. 또한, 본 실시예에서는, 상기 확산판(620)이 상기 제2 보상 필름(630) 및 상기 제2 편광판(610) 사이에 배치되는 것을 도시하였으나, 상기 확산판(20)은 상기 대향기판(200) 및 상기 제2 보상 필름(630) 사이에 배치될 수도 있다.

도 14의 액정표시장치를 구동할 때, 광의 편광상태를 설명하는 개념도는 도 6a 및 도 6b과 실질적으로 동일하므로 생략한다.

본 실시예에 따르면, 상기 점착층(625)을 포함하는 상기 확산판(620)은 상기 액정표시장치 구동 시, 칼라들의 무지개색 간섭 무늬들을 방지할 수 있다. 또한, 상기 액정표시장치의 헤이즈 값을 약 5% 내지 약 70% 사이의 값으로 자유롭게 조절할 수 있어, 야외에서 사용하기 적합한 상기 액정표시장치를 구현할 수 있다.

본 발명의 실시예들에 따르면, 표시기판의 반사영역에서의 공통전극 및 화소전극의 이격거리는 투과영역에서의 공통전극 및 화소전극의 이격거리보다 크다 따라서, 액정층의 셀갭을 자유롭게 할 수 있어 대형 표시패널에 반투과 구조를 채택할 수 있으므로 소비전력이 감소되고 시야각이 향상될 수 있다.

또한, 상기 공통전극 및 상기 화소전극의 이격거리 및 형상을 다양하게 함으로써, 시야각이 더 향상될 수 있다.

이상에서는 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

도 1은 본 발명의 실시예 1에 따른 표시패널의 평면도이다.

도 2는 도 1의 I-I'선을 따라 절단한 단면도이다.

도 3은 도 1에 도시된 화소 영역의 등가 회로도이다.

도 7은 본 발명의 실시예 2에 따른 표시패널의 평면도이다.

도 8은 도 7의 II- II'선을 따라 절단한 단면도이다.

도 9는 도 7에 도시된 화소 영역에 대한 등가 회로도이다.

도 11은 본 발명의 실시예 3에 따른 표시패널의 평면도이다.

도 12는 도 11의 III- III'선을 따라 절단한 단면도이다.

도 13은 본 발명의 실시예 4에 따른 표시패널의 평면도이다.

도 14는 본 발명의 실시예 5에 따른 액정표시장치의 단면도이다.

<도면의 주요부분에 대한 부호의 설명>

P : 화소 121 : 게이트 라인

124a : 제1 게이트 전극 124b : 제2 게이트 전극

131 : 스토리지 라인 133 : 스토리지 전극

154a : 제1 반도체층 154b : 제2 반도체층

171a : 제1 데이터 라인 171b : 제2 데이터 라인

173a : 제1 소스 전극 173b : 제2 소스 전극

175a : 제1 드레인 전극 175b : 제2 드레인 전극

185a : 제1 콘택홀 185b : 제2 콘택홀

191 : 공통전극 193 : 화소전극

Claims

반사영역과 투과영역을 포함하는 화소영역이 정의된 베이스 기판;

상기 베이스 기판의 반사 영역에 배치된 반사층;

상기 반사 영역에 배치된 제1 서브 공통전극 및 상기 투과영역에 배치된 제2 서브 공통전극을 포함하는 공통전극; 및

상기 반사 영역에 상기 제1 서브 공통전극과 제1 거리로 이격되어 배치된 제1 서브 화소전극과, 상기 투과 영역에 상기 제1 거리보다 작은 제2 거리로 상기 제2 서브 공통전극과 이격되어 배치된 제2 서브 화소전극을 포함하는 화소 전극을 포함하는 표시 기판.
제1항에 있어서, 상기 반사 영역에는 복수의 제1 서브 공통전극들과, 각각의 상기 제1 서브 공통전극들과 이격된 복수의 제1 서브 화소전극들이 배치되고,

상기 투과 영역에는 복수의 제2 서브 공통전극들과, 각각의 상기 제2 서브 공통전극들과 이격된 복수의 제2 서브 화소전극들이 배치되는 것을 특징으로 하는 표시 기판.
제2항에 있어서, 상기 반사 영역에 배치된 상기 제1 서브 공통전극들과 상기 제1 서브 화소전극들의 이격 거리들은 서로 다르고,

상기 투과 영역에 배치된 상기 제2 서브 공통전극들과 상기 제2 서브화소전 극들의 이격 거리들은 서로 다른 것을 특징으로 하는 표시 기판.
제2항에 있어서, 상기 반사 영역에 배치된 상기 제1 서브 공통전극들과 상기 제1 서브 화소전극들의 이격 거리들은 서로 동일하고,

상기 투과 영역에 배치된 상기 제2 서브 공통전극들과 상기 제2 서브화소전극들의 이격 거리들은 서로 동일한 것을 특징으로 하는 표시 기판.
제2항에 있어서, 상기 반사 영역에 배치된 상기 제1 서브 공통전극들과 상기 제1 서브 화소전극들 각각의 이격 거리들의 평균값은,

상기 투과 영역에 배치된 상기 제2 서브 공통전극들과 상기 제2 서브화소전극들 각각의 이격 거리들의 평균값 보다 큰 것을 특징으로 하는 표시 기판.
제1항에 있어서, 상기 베이스 기판 상에 배치되어 서로 다른 전압이 인가되는 제1 데이터 라인 및 제2 데이터 라인을 더 포함하고,

상기 제1 서브 공통전극 및 상기 제2 서브 공통전극은 상기 제1 데이터 라인과 전기적으로 연결되고, 상기 제1 서브 화소전극 및 상기 제2 서브 화소전극은 상기 제2 데이터 라인과 전기적으로 연결되는 것을 특징으로 하는 표시기판.
제1항에 있어서, 상기 베이스 기판과 상기 화소 전극 사이에 배치되되고, 상기 반사 영역에 대응하여 엠보싱 패턴이 형성된 절연막을 더 포함하며,

상기 반사층은 상기 엠보싱 패턴 상에 배치되는 것을 특징으로 하는 표시기판.
제7항에 있어서, 상기 엠보싱 패턴은 랜덤한 볼록 패턴 및 랜덤한 오목 패턴들을 포함하는 것을 특징으로 하는 표시기판.
제7항에 있어서, 상기 화소 영역의 일측에 형성되어 상기 제1 및 제2 서브 공통전극들과 전기적으로 연결되는 제1 스위칭 소자; 및

상기 화소 영역의 일측에 형성되어 상기 제1 및 제2 서브 화소전극들과 전기적으로 연결되는 제2 스위칭 소자를 더 포함하는 표시기판.
제7항에 있어서, 상기 화소 영역의 중앙에 형성되어 상기 제1 서브공통전극과 전기적으로 연결되는 제1 스위칭 소자;

상기 화소 영역의 중앙에 형성되어 상기 제1 서브 화소전극과 전기적으로 연결되는 제2 스위칭 소자;

상기 화소 영역의 중앙에 형성되어 상기 제2 서브 공통전극과 전기적으로 연결되는 제3 스위칭 소자; 및

상기 화소 영역의 중앙에 형성되어 상기 제2 서브 화소전극과 전기적으로 연결되는 제4 스위칭 소자를 더 포함하는 표시기판.
제10항에 있어서, 상기 반사영역의 제1 영역에 배치된 제1 서브 공통전극과 제1 서브 화소전극 간의 이격 거리는 상기 투과 영역의 제2 영역에 배치된 제2 서브 공통전극과 제2 서브 화소전극 간의 이격 거리 보다 작고, 상기 반사 영역의 제3 영역에 배치된 제1 서브 공통전극과 제1 서브 화소전극간의 이격 거리는 상기 투과 영역의 제4 영역에 배치된 제2 서브 공통전극과 제2 서브 화소전극 간의 이격 거리보다 작으며,

상기 화소 영역의 중앙을 기준으로, 상기 제1 및 제2 영역들은 서로 대칭이고 상기 제2 및 제4 영역들은 서로 대칭인 것을 특징으로 하는 표시기판.
반사영역과 투과영역을 포함하는 화소영역이 정의된 베이스 기판의 상기 반사영역에 반사층을 형성하는 단계;

상기 반사 영역에 제1 서브 화소전극과 상기 투과 영역에 제2 서브 화소전극을 형성하는 단계; 및

상기 반사 영역에 상기 제1 서브 화소전극과 제1 거리로 이격된 제1 서브 공통적극 및 상기 투과 영역에 상기 제2 서브 화소전극과 상기 제1 거리보다 작은 제2 거리로 이격된 제2 서브 공통전극을 형성하는 단계를 포함하는 표시기판의 제조방법.
제12항에 있어서, 상기 제1 및 제2 서브 화소전극과, 상기 제1 및 제2 서브 공통전극은 동일한 마스크로 동시에 패터닝되는 것을 특징으로하는 표시기판의 제 조 방법.
제12항에 있어서, 상기 베이스 기판 상부에 상기 반사영역에 대응하여 엠보싱 패턴을 갖는 절연막 형성하는 단계를 더 포함하고,

상기 반사층은 상기 엠보싱 패턴의 상기 절연막 상에 형성되는 것을 특징으로 하는 표시기판의 제조 방법.
제14항에 있어서, 상기 반사층을 포함하는 상기 베이스 기판 상에 컬러필터 패턴을 형성하는 단계를 더 포함하고,

상기 반사영역에 대응하여 형성된 절연막의 두께는 상기 투과영역에 대응하여 형성되는 절연막의 두께보다 두껍고, 상기 반사영역에 대응하여 형성된 컬러필터 패턴의 두께는 상기 투과영역에 대응하여 형성된 컬러필터 패턴의 두께보다 얇은 것을 특징으로 하는 표시기판의 제조 방법.
반사영역과 투과영역을 포함하는 화소영역이 정의된 베이스 기판과, 상기 베이스 기판의 반사 영역에 배치된 반사층과, 상기 반사 영역에 배치된 제1 서브 공통전극 및 상기 투과영역에 배치된 제2 서브 공통전극을 포함하는 공통전극과, 상기 반사 영역에 상기 제1 서브 공통전극과 제1 거리로 이격되어 배치된 제1 서브 화소전극과, 상기 투과 영역에 상기 제1 거리보다 작은 제2 거리로 상기 제2 서브 공통전극과 이격되어 배치된 제2 서브 화소전극을 포함하는 화소 전극을 포함하는 표시 기판;

상기 표시기판과 대향하는 대향기판; 및

상기 표시기판 및 상기 대향기판 사이에 개재된 액정층을 포함하는 것을 특징으로 하는 액정표시장치.
제16항에 있어서, 상기 투과영역에 대응하는 액정층의 셀갭은 상기 반사영역에 대응하는 액정층의 셀갭과 실질적으로 동일한 것을 특징으로 하는 액정표시장치.
제16항에 있어서, 상기 투과영역에 대응하는 액정층의 셀갭은 상기 반사영역에 대응하는 액정층의 셀갭보다 작은 것을 특징으로 하는 액정표시장치.
제16항에 있어서,

상기 표시기판 하부에 배치된 제1 편광판; 및

상기 대향 기판 상부에 배치되고 산란입자를 포함하는 점착층이 도포된 제2 편광판을 더 포함하는 것을 특징으로 하는 액정표시장치.
제16항에 있어서,

상기 표시기판 하부에 배치된 제1 편광판;

상기 대향 기판 상부에 배치되고 산란입자를 포함하는 확산판; 및

상기 확산판 상부에 배치되는 제2 편광판을 더 포함하는 것을 특징으로 하는 액정표시장치.