KR20110000144A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
KR20110000144A
KR20110000144A KR1020090057522A KR20090057522A KR20110000144A KR 20110000144 A KR20110000144 A KR 20110000144A KR 1020090057522 A KR1020090057522 A KR 1020090057522A KR 20090057522 A KR20090057522 A KR 20090057522A KR 20110000144 A KR20110000144 A KR 20110000144A
Authority
KR
South Korea
Prior art keywords
film
mold
cell region
layer
peripheral region
Prior art date
Application number
KR1020090057522A
Other languages
Korean (ko)
Inventor
유창준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090057522A priority Critical patent/KR20110000144A/en
Publication of KR20110000144A publication Critical patent/KR20110000144A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Abstract

PURPOSE: A method for manufacturing a semiconductor device is provided to prevent the pull-out phenomenon and the tilt phenomenon of a storage node by minimizing stress differences between a cell region and a peripheral region. CONSTITUTION: A mold film(108) is formed on the upper side of a semiconductor substrate(100) including a cell region and a peripheral region. The mold film of the peripheral region is etched to form a dummy trench(T) is formed in the peripheral region. A supporting film(112) is formed on the surface of the mold film including the dummy trench. A sacrificial layer filling the dummy trench is formed on the supporting film. The sacrificial film, the supporting film, and the mold film in the cell region are etched to form a plurality of holes(H) in the cell region. A storage node(SN) is formed on the surface of the holes.

Description

반도체 소자의 제조방법{Method of manufacturing semiconductor device}Method of manufacturing semiconductor device

본 발명은 반도체 소자의 제조방법에 관한 것으로서, 보다 상세하게는, 셀 영역과 주변 영역들 간의 스트레스 차이를 최소화시킬 수 있는 반도체 소자의 제조방법에 관한 것이다. The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device capable of minimizing a stress difference between a cell region and a peripheral region.

반도체 소자의 고집적화가 진행됨에 따라, 고용량의 캐패시터를 제조하기 위한 연구가 활발히 이루어지고 있다. 그 예로서, 캐패시터 전극의 표면적을 넓혀 줄 수 있는 실린더형 캐패시터가 제안되었다. 상기 실린더형 캐패시터를 적용하면, 비교적 간단한 공정을 통해 넓은 전극 면적으로 확보할 수 있다는 장점이 있기 때문에, 현재 대부분의 캐패시터는 실린더형으로 형성되고 있다. As high integration of semiconductor devices proceeds, studies for manufacturing high capacity capacitors have been actively conducted. As an example, a cylindrical capacitor has been proposed that can increase the surface area of a capacitor electrode. Applying the cylindrical capacitor has the advantage that it is possible to secure a large electrode area through a relatively simple process, most capacitors are currently formed in a cylindrical shape.

그리고, 반도체 소자의 고집적화로 인하여 디자인 룰이 감소되면서 상기 실린더형의 캐패시터 형성시, 스토리지 노드의 높이가 높아질 뿐만 아니라 인접 스토리지 노드들 간의 간격 또한 좁아짐으로써, 상기 희생막을 제거시 상기 스토리지 노드들 간의 기울어짐(Leaning) 현상이 발생되고 있다. 이러한 현상은, 인접 스토리지 노드들간의 브리지(Bridge) 현상을 유발시켜 결과적으로 소자의 특성을 저하시킨다.In addition, when the cylindrical capacitor is formed while the design rule is reduced due to the high integration of semiconductor devices, the height of the storage nodes is increased and the spacing between adjacent storage nodes is also narrowed. Leaning phenomenon is occurring. This phenomenon causes a bridge phenomenon between adjacent storage nodes, resulting in deterioration of device characteristics.

이를 해결하기 위하여, 인접 스토리지 노드들 간의 물리적인 힘을 지지해 줄 수 있는 질화막을 포함하는 지지대를 스토리지 노드와 인접 스토리지 노드들 사이에 적용하는 방법이 제안되었다. In order to solve this problem, a method of applying a support including a nitride layer between the storage node and the adjacent storage nodes, which can support physical forces between adjacent storage nodes, has been proposed.

그러나, 상기 지지대를 적용하는 경우에는 셀 영역의 가장자리부, 예를 들어, 상기 셀 영역의 주변 영역과 상기 셀 영역의 중심부에서 서로 다른 스트레스가 발생하게 된다. 이 때문에, 후속에서 스토리지 노드가 뽑히고 기울어지는 결함이 발생하게 된다. However, when the support is applied, different stresses are generated at the edge of the cell region, for example, at the periphery of the cell region and at the center of the cell region. As a result, the storage node is pulled out and tilted at a later stage.

본 발명은 셀 영역과 주변 영역들 간의 스트레스 차이를 최소화시킬 수 있는 반도체 소자의 제조방법을 제공한다. The present invention provides a method of manufacturing a semiconductor device capable of minimizing a stress difference between a cell region and a peripheral region.

또한, 본 발명은 스트레스 차이로 인해 발생하는 결함을 방지할 수 있는 반도체 소자의 제조방법을 제공한다. In addition, the present invention provides a method for manufacturing a semiconductor device that can prevent a defect caused by the stress difference.

본 발명의 실시예에 따른 반도체 소자의 제조방법은, 셀 영역 및 주변 영역을 포함하는 반도체 기판 상부에 몰드막을 형성하는 단계와, 상기 주변 영역의 몰드막을 식각하여 상기 주변 영역에 더미 트렌치를 형성하는 단계와, 상기 더미 트렌치를 포함한 상기 몰드막의 표면 상에 지지막을 형성하는 단계와, 상기 지지막 상에 상기 더미 트렌치를 매립하는 희생막을 형성하는 단계와, 상기 셀 영역의 희생막, 지지막 및 몰드막을 식각하여 상기 셀 영역에 다수의 홀을 형성하는 단계와, 상기 홀의 표면 상에 스토리지 노드를 형성하는 단계와, 상기 희생막과 지지막을 일부 식각하여 상기 스토리지 노드를 지지하는 지지 패턴을 형성하는 단계 및 상기 셀 영역에 잔류하는 희생막 및 몰드막을 제거하는 단계를 포함한다.A method of manufacturing a semiconductor device according to an embodiment of the present invention includes forming a mold film on a semiconductor substrate including a cell region and a peripheral region, and forming a dummy trench in the peripheral region by etching the mold layer of the peripheral region. Forming a supporting film on the surface of the mold film including the dummy trench, forming a sacrificial film filling the dummy trench on the supporting film, and forming a sacrificial film, a supporting film, and a mold in the cell region. Etching a layer to form a plurality of holes in the cell region, forming a storage node on a surface of the hole, and forming a support pattern to support the storage node by partially etching the sacrificial layer and the support layer. And removing the sacrificial film and the mold film remaining in the cell region.

여기서, 상기 몰드막은 산화막으로 형성한다. Here, the mold film is formed of an oxide film.

상기 더미 트렌치는 상기 셀 영역을 감싸는 형태로 형성한다. The dummy trench is formed to surround the cell area.

상기 지지막은 질화막으로 형성한다. The support film is formed of a nitride film.

상기 희생막은 산화막으로 형성한다. The sacrificial film is formed of an oxide film.

본 발명의 실시예에 따른 반도체 소자의 제조방법은 상기 셀 영역에 잔류하는 희생막 및 몰드막을 제거하는 단계에서, 상기 희생막 및 몰드막은 습식 방식을 사용하여 제거한다. In the method of manufacturing a semiconductor device according to an embodiment of the present invention, in the step of removing the sacrificial film and the mold film remaining in the cell region, the sacrificial film and the mold film are removed using a wet method.

본 발명은 셀 영역에 스토리지 노드를 형성하기 전에, 상기 셀 영역과 인접한 주변 영역 부분에 더미 트렌치를 형성한 다음, 스토리지 노드를 지지하기 위한 지지막을 상기 더미 트렌치를 포함한 셀 영역 및 주변 영역 상에 형성한다. According to an embodiment of the present invention, before forming a storage node in a cell region, a dummy trench is formed in a portion of the peripheral region adjacent to the cell region, and then a support layer for supporting the storage node is formed on the cell region and the peripheral region including the dummy trench. do.

이렇게 함으로써, 상기 셀 영역과 주변 영역들 간의 스트레스 차이를 최소화시킬 수 있어 서로 다른 스트레스로 인해 발생하는 결함, 즉, 스토리지 노드의 뽑힘 현상 및 기울어짐 현상을 방지할 수 있다. By doing so, it is possible to minimize the stress difference between the cell region and the surrounding regions, thereby preventing defects caused by different stresses, that is, pulling out and tilting of the storage node.

또한, 본 발명은 상기 셀 영역과 주변 영역들 간의 스트레스 차이를 최소화시킴으로써, 후속 패터닝 공정시 상기 셀 영역과 주변 영역들 간의 단차가 발생되는 것을 방지하여 패터닝이 용이하게 이루어지도록 할 수 있다. In addition, the present invention can minimize the stress difference between the cell region and the peripheral region, thereby preventing the step difference between the cell region and the peripheral region during the subsequent patterning process to facilitate the patterning.

부가적해서, 본 발명은 스토리지 노드를 형성하기 위한 딥-아웃 공정시 주변 영역에 형성된 지지막으로 인해 상기 주변 영역에 형성된 몰드막의 제거량을 감소시켜 상기 딥-아웃 공정 시간을 감소할 수 있다. In addition, the present invention can reduce the dip-out process time by reducing the amount of removal of the mold layer formed in the peripheral region due to the support film formed in the peripheral region during the dip-out process for forming the storage node.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1a 내지 1f는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도이다. 1A to 1F are cross-sectional views of processes for describing a method of manufacturing a semiconductor device according to an embodiment of the present invention.

도 1a를 참조하면, 셀 영역(C) 및 주변 영역(P)을 포함하며, 트랜지스터를 포함한 소정의 하부 구조물(도시안됨)이 형성된 반도체 기판(100)을 마련한다. 자세하게 도시하지 않고 설명하지 않았지만, 상기 반도체 기판(100)은 게이트 형성 영역을 포함하는 활성 영역 및 상기 활성 영역을 정의하는 소자분리막을 구비하며, 상기 활성 영역은 6F2 구조를 통해, 예를 들어, 20∼35˚, 바람직하게, 26.5˚정도 틸트된 사선 방향으로 배열되어 있다. Referring to FIG. 1A, a semiconductor substrate 100 including a cell region C and a peripheral region P and having a predetermined lower structure (not shown) including a transistor is formed. Although not shown in detail and not described in detail, the semiconductor substrate 100 includes an active region including a gate formation region and a device isolation layer defining the active region, and the active region is formed through a 6F 2 structure, for example, 20-35 degrees, Preferably they are arranged in the diagonal direction tilted about 26.5 degrees.

상기 반도체 기판(100) 상부에 상기 하부 구조물을 덮도록 산화막(102)을 형성한 후, 상기 산화막(102)을 일부 식각하여 콘택홀을 형성한다. 그런 다음, 상기 콘택홀을 매립하도록 상기 산화막(102) 상에 도전막, 예를 들어, 폴리실리콘막을 형성한다. 상기 폴리실리콘막이 제거되도록 에치백 공정, 또는, CMP 공정을 수행하여 상기 콘택홀 내에 스토리지 노드용 콘택 플러그(104)를 형성한다. 상기 스토리 지 노드용 콘택 플러그(104)와 산화막(102) 상에 질화막으로 이루어진 식각정지막(106)을 형성한 후, 상기 식각정지막(106) 상에 몰드막(108)을 형성한다. 상기 몰드막(108)은, 예를 들어, PSG(Phospho silicate glass)막 및 TEOS(Tetra ethyl ortho silicate)막 중 어느 하나의 단일막으로 형성하거나, 또는, 이들의 적층막으로 형성할 수도 있다. After the oxide film 102 is formed on the semiconductor substrate 100 to cover the lower structure, a portion of the oxide film 102 is etched to form a contact hole. Then, a conductive film, for example, a polysilicon film, is formed on the oxide film 102 to fill the contact hole. An etch back process or a CMP process is performed to remove the polysilicon layer to form a contact plug 104 for a storage node in the contact hole. After forming the etch stop film 106 made of a nitride film on the storage node contact plug 104 and the oxide film 102, a mold film 108 is formed on the etch stop film 106. The mold film 108 may be formed of, for example, a single film of any one of a PSG (Phospho silicate glass) film and a TEOS (Tetra ethyl ortho silicate) film, or a laminated film thereof.

도 1b를 참조하면, 상기 몰드막(108)의 표면에 대해 CMP 공정을 수행한 후, 상기 주변 영역(P)의 CMP된 몰드막(108) 상에 더미 트렌치 형성 영역을 노출시키는 마스크 패턴(110)을 형성한다. 상기 마스크 패턴(110)을 이용해서 상기 주변 영역(P)의 식각정지막(106)이 노출되도록 상기 주변 영역(P)의 몰드막(108)을 식각하여 상기 주변 영역(P)에 더미 트렌치(T)를 형성한다. Referring to FIG. 1B, after performing a CMP process on the surface of the mold layer 108, the mask pattern 110 exposing the dummy trench formation region on the CMP mold layer 108 of the peripheral region P. Referring to FIG. ). The mold layer 108 of the peripheral region P is etched to expose the etch stop layer 106 of the peripheral region P by using the mask pattern 110, and a dummy trench (P) is formed in the peripheral region P. FIG. Form T).

도 1c를 참조하면, 상기 마스크 패턴을 제거한다. 그런 다음, 상기 더미 트렌치(T)를 포함한 상기 몰드막(108)의 표면 상에 질화막으로 이루어진 지지막(112)을 형성한 후, 상기 지지막(112) 상에 상기 더미 트렌치(T)를 매립하는 희생막(114)을 형성한다. 상기 희생막(114)은 산화막으로 이루진다. Referring to FIG. 1C, the mask pattern is removed. Then, after forming a support film 112 made of a nitride film on the surface of the mold film 108 including the dummy trench T, the dummy trench T is buried on the support film 112. A sacrificial film 114 is formed. The sacrificial layer 114 is formed of an oxide layer.

여기서, 상기 희생막(114)은 상기 몰드막(108)을 제거하기 위한 후속 공정시, 상기 스토리지 노드(SN)의 쓰러짐을 방지하고자 상기 스토리지 노드(SN)를 지지해주는 역할을 수행하여 상기 스토리지 노드(SN)를 지지하는 지지막(112)의 특성을 향상시키기 위해 형성하는 것이다. Herein, the sacrificial layer 114 supports the storage node SN to prevent the storage node SN from falling down in a subsequent process of removing the mold layer 108. It is formed in order to improve the characteristic of the support film 112 which supports (SN).

도 1d를 참조하면, 상기 셀 영역(C)의 희생막(114), 지지막(112), 몰드막(108) 및 식각정지막(106)을 차례로 식각하여 상기 셀 영역(C)에 다수의 홀(H)을 형성한다. Referring to FIG. 1D, the sacrificial layer 114, the support layer 112, the mold layer 108, and the etch stop layer 106 of the cell region C are sequentially etched to form a plurality of cells in the cell region C. FIG. The hole H is formed.

도 1e를 참조하면, 상기 홀(H)의 표면 상에 실린더형의 스토리지 노드(SN)를 형성한다. 예를 들어, 상기 스토리지 노드(SN)는 TiN막으로 형성하며, 상기 TiN막은 소오스 가스로서, 예컨대, TiCl4 가스를 사용하여 형성한다. 이어서, 상기 희생막(114) 및 지지막(112)을 일부 식각하여 상기 셀 영역(C)에 형성된 스토리지 노드(SN)들을 지지하는 지지 패턴(도시안됨)을 형성한다. Referring to FIG. 1E, a cylindrical storage node SN is formed on the surface of the hole H. For example, the storage node SN is formed of a TiN film, and the TiN film is formed using a source gas, for example, TiCl 4 gas. Subsequently, the sacrificial layer 114 and the support layer 112 are partially etched to form a support pattern (not shown) for supporting the storage nodes SN formed in the cell region C.

도 1f를 참조하면, 상기 셀 영역(C)에 잔류하는 희생막(114) 및 몰드막(108)을 습식 방식의 딥-아웃 공정을 이용하여 제거한다. 상기 습식 방식의 딥-아웃 공정은, 예를 들어, 희석된 HF 용액, BOE 용액 및 HF 가스(Vapor HF gas) 중 어느 하나를 사용하여 수행할 수 있다. Referring to FIG. 1F, the sacrificial layer 114 and the mold layer 108 remaining in the cell region C are removed using a wet dip-out process. The wet dip-out process may be performed using any one of, for example, diluted HF solution, BOE solution, and Vapor HF gas.

이때, 상기 딥-아웃 공정에서 상기 주변 영역(P)의 몰드막(108)은 지지막(112)에 의하여 제거되지 않기 때문에, 이를 통해, 상기 주변 영역(P)에 형성된 몰드막(108)의 제거량을 감소시킬 수 있다. 그래서, 상기 딥-아웃 공정시 상기 몰드막을 제거하기 위한 공정 시간을 감소할 수 있다. In this case, since the mold layer 108 of the peripheral region P is not removed by the support layer 112 in the dip-out process, the mold layer 108 formed in the peripheral region P is thereby removed. The amount of removal can be reduced. Thus, the process time for removing the mold layer may be reduced during the dip-out process.

한편, 도 2는 본 발명의 실시예에 따른 더미 트렌치를 도시한 평면도로서, 도 2에 도시된 바와 같이, 상기 더미 트렌치(T)는, 평면상으로 보았을 때, 상기 셀 영역(C)을 감싸는 형태로 형성할 수 있다. 2 is a plan view illustrating a dummy trench according to an exemplary embodiment of the present invention. As shown in FIG. 2, the dummy trench T surrounds the cell region C when viewed in plan view. It can be formed in the form.

이후, 공지된 일련의 후속 공정들을 차례로 수행하여 본 발명의 실시예에 따른 반도체 소자의 제조를 완성한다.Thereafter, a series of well-known subsequent steps are sequentially performed to complete the manufacture of the semiconductor device according to the embodiment of the present invention.

전술한 바와 같이, 본 발명은 셀 영역과 상기 셀 영역과 인접한 주변 영역들 간의 스트레스 차이를 최소화시키기 위해 상기 주변 영역에 임의로 더미 트렌치를 형성한 다음, 스토리지 노드를 지지하기 위한 지지막을 상기 더미 트렌치를 포함한 셀 영역 및 주변 영역 상에 형성함으로써, 서로 다른 스트레스로 인해 발생하는 결함, 즉, 스토리지 노드의 뽑힘 현상 및 기울어짐 현상을 방지할 수 있다. As described above, the present invention optionally forms a dummy trench in the peripheral region to minimize the stress difference between the cell region and the peripheral region adjacent to the cell region, and then supports the storage node to support the storage node. By forming on the cell area and the surrounding area, it is possible to prevent defects caused by different stresses, that is, pulling out and tilting of the storage node.

또한, 본 발명은 상기 셀 영역과 주변 영역들 간의 스트레스 차이를 최소화시킴으로써, 상기 스토리지 노드를 형성하기 위한 패터닝 공정시 상기 셀 영역과 주변 영역들 간의 단차가 발생되는 것을 방지할 수 있으므로, 상기 패터닝이 용이하게 이루어지도록 할 수 있다. In addition, the present invention can minimize the stress difference between the cell region and the peripheral region, thereby preventing the step difference between the cell region and the peripheral region during the patterning process for forming the storage node, the patterning is It can be made easily.

부가적으로, 본 발명은 상기 스토리지 노드를 형성하기 위한 딥-아웃 공정시 주변 영역에 형성된 지지막으로 인해 상기 주변 영역에 형성된 몰드막의 제거량을 감소시켜 상기 딥-아웃 공정 시간을 감소할 수 있다. In addition, the present invention can reduce the dip-out process time by reducing the amount of removal of the mold layer formed in the peripheral region due to the support film formed in the peripheral region during the dip-out process for forming the storage node.

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다. As mentioned above, although the present invention has been illustrated and described with reference to specific embodiments, the present invention is not limited thereto, and the following claims are not limited to the scope of the present invention without departing from the spirit and scope of the present invention. It can be easily understood by those skilled in the art that can be modified and modified.

도 1a 내지 1f는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도. 1A to 1F are cross-sectional views illustrating processes for manufacturing a semiconductor device in accordance with an embodiment of the present invention.

도 2는 본 발명의 실시예에 따른 더미 트렌치를 도시한 평면도. 2 is a plan view illustrating a dummy trench in accordance with an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

C : 셀 영역 P : 주변 영역C: cell area P: surrounding area

100 : 반도체 기판 102 : 산화막100 semiconductor substrate 102 oxide film

104 : 콘택 플러그 106 : 식각정지막104: contact plug 106: etch stop film

108 : 몰드막 110 : 마스크 패턴108: mold film 110: mask pattern

T : 더미 트렌치 112 : 지지막T: dummy trench 112: support film

114 : 희생막 H : 홀 114: sacrificial film H: hole

SN : 스토리지 노드SN: Storage Node

Claims (6)

셀 영역 및 주변 영역을 포함하는 반도체 기판 상부에 몰드막을 형성하는 단계; Forming a mold layer on the semiconductor substrate including the cell region and the peripheral region; 상기 주변 영역의 몰드막을 식각하여 상기 주변 영역에 더미 트렌치를 형성하는 단계; Etching the mold layer of the peripheral region to form a dummy trench in the peripheral region; 상기 더미 트렌치를 포함한 상기 몰드막의 표면 상에 지지막을 형성하는 단계; Forming a support film on a surface of the mold film including the dummy trench; 상기 지지막 상에 상기 더미 트렌치를 매립하는 희생막을 형성하는 단계; Forming a sacrificial layer filling the dummy trench on the support layer; 상기 셀 영역의 희생막, 지지막 및 몰드막을 식각하여 상기 셀 영역에 다수의 홀을 형성하는 단계; Etching a sacrificial layer, a supporting layer, and a mold layer of the cell region to form a plurality of holes in the cell region; 상기 홀의 표면 상에 스토리지 노드를 형성하는 단계; Forming a storage node on a surface of the hole; 상기 희생막과 지지막을 일부 식각하여 상기 스토리지 노드를 지지하는 지지 패턴을 형성하는 단계; 및 Partially etching the sacrificial layer and the support layer to form a support pattern for supporting the storage node; And 상기 셀 영역에 잔류하는 희생막 및 몰드막을 제거하는 단계; Removing the sacrificial film and the mold film remaining in the cell region; 를 포함하는 반도체 소자의 제조방법. Method of manufacturing a semiconductor device comprising a. 제 1 항에 있어서, The method of claim 1, 상기 몰드막은 산화막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법. The mold film is a method of manufacturing a semiconductor device, characterized in that formed by an oxide film. 제 1 항에 있어서, The method of claim 1, 상기 더미 트렌치는 상기 셀 영역을 감싸는 형태로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법. The dummy trench may be formed to surround the cell region. 제 1 항에 있어서, The method of claim 1, 상기 지지막은 질화막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법. The support film is a manufacturing method of a semiconductor device, characterized in that formed by a nitride film. 제 1 항에 있어서, The method of claim 1, 상기 희생막은 산화막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법. And the sacrificial film is formed of an oxide film. 제 1 항에 있어서, The method of claim 1, 상기 셀 영역에 잔류하는 희생막 및 몰드막을 제거하는 단계에서, 상기 희생막 및 몰드막은 습식 방식을 사용하여 제거하는 것을 특징으로 하는 반도체 소자의 제조방법. And removing the sacrificial film and the mold film remaining in the cell region, wherein the sacrificial film and the mold film are removed using a wet method.
KR1020090057522A 2009-06-26 2009-06-26 Method of manufacturing semiconductor device KR20110000144A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090057522A KR20110000144A (en) 2009-06-26 2009-06-26 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090057522A KR20110000144A (en) 2009-06-26 2009-06-26 Method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
KR20110000144A true KR20110000144A (en) 2011-01-03

Family

ID=43609033

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090057522A KR20110000144A (en) 2009-06-26 2009-06-26 Method of manufacturing semiconductor device

Country Status (1)

Country Link
KR (1) KR20110000144A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101485335B1 (en) * 2014-06-23 2015-01-26 콘티넨탈 오토모티브 시스템 주식회사 Card-type smart key having button switch
KR20170030966A (en) * 2015-09-10 2017-03-20 삼성전자주식회사 Semiconductor device and method for manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101485335B1 (en) * 2014-06-23 2015-01-26 콘티넨탈 오토모티브 시스템 주식회사 Card-type smart key having button switch
KR20170030966A (en) * 2015-09-10 2017-03-20 삼성전자주식회사 Semiconductor device and method for manufacturing the same

Similar Documents

Publication Publication Date Title
US7413952B2 (en) Methods of forming a plurality of circuit components and methods of forming a plurality of structures suspended elevationally above a substrate
JP4980550B2 (en) Method for manufacturing semiconductor device including cylindrical capacitor
KR101589912B1 (en) Capacitor and Method of forming the same
KR100929642B1 (en) Semiconductor device and manufacturing method thereof
JP2009239285A (en) Vertical channel transistor in semiconductor device and method of fabricating the same
US8114733B2 (en) Semiconductor device for preventing the leaning of storage nodes and method for manufacturing the same
US20080242042A1 (en) Method for fabricating a capacitor in a semiconductor device
US11770924B2 (en) Semiconductor device
KR20100086795A (en) Semiconductor device and method of manufacturing the same
JP2014022457A (en) Semiconductor device and manufacturing method of the same
KR20120004212A (en) Method for fabricating capacitor
KR101068576B1 (en) Semiconductor device and method for fabricating the same
KR20110000144A (en) Method of manufacturing semiconductor device
KR20090105089A (en) Semiconductor device and method of manufacturing the same
US7846809B2 (en) Method for forming capacitor of semiconductor device
TW202238938A (en) Apparatuses and methods for controlling structure of bottom electrodes and providing a top-support thereof
US20090008694A1 (en) Integrated circuit and corresponding manufacturing method
KR20090093399A (en) Method of manufacturing semiconductor device
KR20090106907A (en) Method of fabricating capacitor in semiconductor memory device
JP3166750B2 (en) Semiconductor device manufacturing method and semiconductor device
CN114068542A (en) Semiconductor capacitor structure, manufacturing method thereof, memory and electronic equipment
KR100913016B1 (en) The capacitor in semiconductor device and manufacturing method for thereof
KR20100109038A (en) Method of manufacturing semiconductor device
KR20070114952A (en) Method of forming a capacitor
KR20100008940A (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid