KR20100132859A - Device for multi-bit non-volatile memory with 3-dimensional gate and method for fabricating thereof - Google Patents

Device for multi-bit non-volatile memory with 3-dimensional gate and method for fabricating thereof Download PDF

Info

Publication number
KR20100132859A
KR20100132859A KR1020090051664A KR20090051664A KR20100132859A KR 20100132859 A KR20100132859 A KR 20100132859A KR 1020090051664 A KR1020090051664 A KR 1020090051664A KR 20090051664 A KR20090051664 A KR 20090051664A KR 20100132859 A KR20100132859 A KR 20100132859A
Authority
KR
South Korea
Prior art keywords
layer
region
resistance change
semiconductor substrate
forming
Prior art date
Application number
KR1020090051664A
Other languages
Korean (ko)
Inventor
김태근
안호명
김희동
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020090051664A priority Critical patent/KR20100132859A/en
Priority to PCT/KR2009/003508 priority patent/WO2010143771A1/en
Publication of KR20100132859A publication Critical patent/KR20100132859A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7923—Programmable transistors with more than two possible different levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

PURPOSE: A device for multi-bit non-volatile memory with a 3-dimensional gate and a method for fabricating thereof are provided to perform high speed program while suppressing the deterioration of reliability through a tunneling mechanism. CONSTITUTION: A protrusion(1131) of a rectangular shape is formed in the predetermined domain of a semiconductor substrate(1100). A source and a drain are formed in a semiconductor substrate and are separated from each other. A resistance change region(1201) is formed according to the protrusion so that the source and the drain are overlapped with each other.

Description

3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자 및 그의 제조 방법{DEVICE FOR MULTI-BIT NON-VOLATILE MEMORY WITH 3-DIMENSIONAL GATE AND METHOD FOR FABRICATING THEREOF}Multi-bit non-volatile memory device having a three-dimensional gate and a method for manufacturing the same {DEVICE FOR MULTI-BIT NON-VOLATILE MEMORY WITH 3-DIMENSIONAL GATE AND METHOD FOR FABRICATING THEREOF}

본 발명은 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자 및 그의 제조 방법에 관한 것으로서, 보다 상세하게는 저항 변화 물질을 통하여 터널링 메카니즘으로 프로그램함으로써, 신뢰성이 저하되는 것을 효과적으로 억제하면서도, 고속으로 프로그램할 수 있는 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자 및 그의 제조 방법에 관한 것이다.The present invention relates to a multi-bit nonvolatile memory device having a three-dimensional gate and a method of manufacturing the same. More particularly, the present invention relates to a tunneling mechanism through a resistance change material. The present invention relates to a multi-bit nonvolatile memory device having a three-dimensional gate, and a method of manufacturing the same.

언제 어디서나 하고 싶은 일을 할 수 있는 유비쿼터스(Ubiquitous) 시대가 도래함에 따라, 다양한 기능을 동시에 구현할 수 있는 디지털 정보 기기에 대한 수요가 폭발적으로 증가되고 있다.With the advent of the ubiquitous era where you can do what you want to do anytime, anywhere, the demand for digital information devices that can implement various functions simultaneously is exploding.

이러한 디지털 정보 기기에 이용되는 메모리 또한 다양한 기능을 구현하도록 고집적이 요구되고 있다.The memory used in such digital information devices is also highly integrated to implement various functions.

그런데, 종래의 메모리는 고집적을 위해서 메모리 소자의 크기를 줄이는 경우에 hot carrier로 인하여 메모리의 신뢰성이 저하되는 문제점이 있었다.However, the conventional memory has a problem that the reliability of the memory is deteriorated due to the hot carrier when the size of the memory device is reduced for high integration.

따라서 본 발명은 종래 기술의 문제점을 해결하기 위하여 안출된 것으로, 본 발명이 이루고자 하는 기술적 과제는, 저항 변화 물질을 통하여 터널링 메카니즘으로 프로그램함으로써, 신뢰성이 저하되는 것을 효과적으로 억제하면서도, 고속으로 프로그램할 수 있는 멀티 비트 비휘발성 메모리 소자를 제공하는 것이다.Accordingly, the present invention has been made to solve the problems of the prior art, and the technical problem to be achieved by the present invention can be programmed at a high speed while effectively suppressing the deterioration of reliability by programming the tunneling mechanism through the resistance change material. The present invention provides a multi-bit nonvolatile memory device.

본 발명이 이루고자 하는 다른 기술적 과제는 상술한 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자의 제조 방법을 제공하는 것이다.Another object of the present invention is to provide a method of manufacturing a multi-bit nonvolatile memory device having the above-described three-dimensional gate.

본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.Technical problems to be achieved by the present invention are not limited to the above-mentioned technical problems, and other technical problems not mentioned above will be clearly understood by those skilled in the art from the following description. Could be.

상기와 같은 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자는 반도체 기판, 상기 반도체 기판의 소정의 영역에 육면체 형상으로 형성된 돌출부, 상기 반도체 기판 내에 서로 분리되어 형성된 소오스와 드레인, 상기 돌출부를 따라서 형성되며, 상기 소오스와 상기 드레인과 오버랩되도록 형성된 저항 변화 영역, 상기 저항 변화 영역 상에 상기 돌출부를 따라서 형성되며, 상기 소오스와 상기 드레인과 오버랩되도록 형성된 전하 포획 영역, 상기 전하 포획 영역 상에 상기 돌출부를 따라서 형성된 블로킹 옥 사이드 및 상기 블로킹 옥사이드 상에 상기 돌출부를 따라서 형성된 게이트를 포함한다.In order to achieve the above object, a multi-bit nonvolatile memory device having a three-dimensional gate according to an embodiment of the present invention includes a semiconductor substrate, a protrusion formed in a hexahedral shape in a predetermined region of the semiconductor substrate, and in each of the semiconductor substrates. A charge formed in the source and drain separately formed along the protrusion, the resistance change region formed to overlap the source and the drain, and formed along the protrusion on the resistance change region and overlapping the source and the drain. And a capture region, a blocking oxside formed along the protrusion on the charge capture region, and a gate formed along the protrusion on the blocking oxide.

본 발명의 일 실시예에 따른 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자는 상기 저항 변화 영역이 페로브스카이트계 산화물로 형성된 것이 바람직하다.In the multi-bit nonvolatile memory device having a three-dimensional gate according to an embodiment of the present invention, the resistance change region is preferably formed of a perovskite oxide.

본 발명의 일 실시예에 따른 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자는 상기 저항 변화 영역이 PbZrTiO3, PrCaMnO3, BaTiO3, SrTiO3, 또는 SrZrO3로 형성된 것이 바람직하다.Multi-bit non-volatile memory device having a three-dimensional gate in accordance with one embodiment of the present invention, it is preferred that the resistance change region formed of a PbZrTiO 3, PrCaMnO 3, BaTiO 3 , SrTiO 3, SrZrO 3 or.

본 발명의 일 실시예에 따른 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자는 상기 전하 포획 영역이 금속 나노 크리스탈 또는 반도체 나노 크리스탈로 형성된 것이 바람직하다.In the multi-bit nonvolatile memory device having a three-dimensional gate according to an embodiment of the present invention, the charge trap region is preferably formed of a metal nanocrystal or a semiconductor nanocrystal.

본 발명의 일 실시예에 따른 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자는 상기 전하 포획 영역이 실리콘질화막 또는 비정질 폴리 실리콘으로 형성된 것이 바람직하다.In the multi-bit nonvolatile memory device having a three-dimensional gate according to an embodiment of the present invention, it is preferable that the charge trap region is formed of silicon nitride film or amorphous polysilicon.

상기와 같은 목적을 달성하기 위하여 본 발명의 다른 실시예에 따른 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자는 제 1 반도체 기판, 상기 제 1 반도체 기판 상에 형성된 기판 옥사이드, 상기 기판 옥사이드 상에 형성된 제 2 반도체 기판, 상기 제 2 반도체 기판의 소정의 영역에 육면체 형상으로 형성된 돌출부, 상기 제 2 반도체 기판 내에 서로 분리되어 형성된 소오스와 드레인, 상기 돌출부를 따라서 형성되며, 상기 소오스와 상기 드레인과 오버랩되도록 형성된 저항 변화 영역, 상기 저항 변화 영역 상에 상기 돌출부를 따라서 형성되며, 상기 소오스와 상기 드레인과 오버랩되도록 형성된 전하 포획 영역, 상기 전하 포획 영역 상에 상기 돌출부를 따라서 형성된 블로킹 옥사이드 및 상기 블로킹 옥사이드 상에 상기 돌출부를 따라서 형성된 게이트를 포함한다.In order to achieve the above object, a multi-bit nonvolatile memory device having a three-dimensional gate according to another embodiment of the present invention is formed on a first semiconductor substrate, a substrate oxide formed on the first semiconductor substrate, and the substrate oxide. A second semiconductor substrate, a protrusion formed in a hexahedral shape in a predetermined region of the second semiconductor substrate, a source and a drain formed separately from each other in the second semiconductor substrate, and formed along the protrusion, and overlapping the source and the drain. Formed on the resistive change region, the charge trapping region formed along the protrusion on the resistive change region and overlapping the source and the drain, on the blocking oxide and the blocking oxide formed along the protrusion on the charge trapping region. Formed along the protrusion And a byte.

본 발명의 다른 실시예에 따른 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자는 상기 저항 변화 영역이 페로브스카이트계 산화물로 형성된 것이 바람직하다.In the multi-bit nonvolatile memory device having a three-dimensional gate according to another embodiment of the present invention, the resistance change region is preferably formed of a perovskite oxide.

본 발명의 다른 실시예에 따른 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자는 상기 저항 변화 영역이 PbZrTiO3, PrCaMnO3, BaTiO3, SrTiO3, 또는 SrZrO3로 형성된 것이 바람직하다.Multi-bit non-volatile memory device having a three-dimensional gate in accordance with another embodiment of the present invention, it is preferred that the resistance change region formed of a PbZrTiO 3, PrCaMnO 3, BaTiO 3 , SrTiO 3, SrZrO 3 or.

본 발명의 다른 실시예에 따른 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자는 상기 전하 포획 영역이 금속 나노 크리스탈 또는 반도체 나노 크리스탈로 형성된 것이 바람직하다.In the multi-bit nonvolatile memory device having a three-dimensional gate according to another embodiment of the present invention, the charge trap region is preferably formed of a metal nanocrystal or a semiconductor nanocrystal.

본 발명의 다른 실시예에 따른 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자는 상기 전하 포획 영역이 실리콘질화막 또는 비정질 폴리 실리콘으로 형성된 것이 바람직하다.In the multi-bit nonvolatile memory device having a three-dimensional gate according to another embodiment of the present invention, the charge trap region is preferably formed of silicon nitride film or amorphous polysilicon.

상기와 같은 다른 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 3차 원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자의 제조 방법은 반도체 기판의 소정의 영역에 육면체 형상으로 돌출부를 형성하는 단계, 상기 돌출부와 반도체 기판 상에 저항 변화층을 형성하는 단계, 상기 저항 변화층 상에 전하 포획층을 형성하는 단계, 상기 전하 포획층 상에 블로킹 옥사이드층을 형성하는 단계, 상기 블로킹 옥사이드층 상에 게이트층을 형성하는 단계, 상기 저항 변화층, 상기 전하 포획층, 상기 블로킹 옥사이드층 및 상기 게이트층을 각각 식각하여 상기 돌출부를 따라서 저항 변화 영역, 전하 포획 영역, 블로킹 옥사이드 및 게이트를 형성하는 단계 및 상기 반도체 기판 내에 서로 분리하며, 상기 저항 변화 영역 및 상기 전하 포획 영역과 오버랩하도록 소오스와 드레인를 형성하는 단계를 포함한다.According to an aspect of the present invention, there is provided a method of manufacturing a multi-bit nonvolatile memory device having a three-dimensional gate, including: forming a protrusion having a hexahedron shape in a predetermined region of a semiconductor substrate. Forming a resistive change layer on the protrusion and the semiconductor substrate, forming a charge trapping layer on the resistive change layer, forming a blocking oxide layer on the charge trapping layer, a gate layer on the blocking oxide layer Forming a resistive change region, a charge capture region, a blocking oxide, and a gate along the protrusion by etching the resistive change layer, the charge trapping layer, the blocking oxide layer, and the gate layer, respectively; Separated from each other in the substrate and overlapping with the resistance change region and the charge trap region. And forming source and deureinreul.

본 발명의 일 실시예에 따른 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자의 제조 방법은 상기 저항 변화층을 형성하는 단계에서, 상기 저항 변화층은 페로브스카이트계 산화물로 형성하는 것이 바람직하다.In the method of manufacturing a multi-bit nonvolatile memory device having a three-dimensional gate according to an embodiment of the present invention, in the step of forming the resistance change layer, the resistance change layer is preferably formed of a perovskite oxide.

본 발명의 일 실시예에 따른 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자의 제조 방법은 상기 저항 변화층을 PbZrTiO3, PrCaMnO3, BaTiO3, SrTiO3, 또는 SrZrO3로 형성하는 것이 바람직하다.Method of manufacturing a multi-bit non-volatile memory device having a three-dimensional gate in accordance with one embodiment of the present invention, it is preferable to form the resistance variable layer as PbZrTiO 3, PrCaMnO 3, BaTiO 3 , SrTiO 3, or SrZrO 3.

본 발명의 일 실시예에 따른 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자의 제조 방법은 상기 전하 포획층을 형성하는 단계에서, 상기 전하 포획층은 금속 나노 크리스탈 또는 반도체 나노 크리스탈로 형성하는 것이 바람직하다.In the method of manufacturing a multi-bit nonvolatile memory device having a three-dimensional gate according to an embodiment of the present invention, in the forming of the charge trapping layer, the charge trapping layer is preferably formed of a metal nanocrystal or a semiconductor nanocrystal. Do.

본 발명의 일 실시예에 따른 3차원 게이트를 갖는 멀티 비트 비휘발성 메모 리 소자의 제조 방법은 상기 전하 포획층을 형성하는 단계에서, 상기 전하 포획층은 실리콘질화막 또는 비정질 폴리 실리콘으로 형성하는 것이 바람직하다.In the method of manufacturing a multi-bit nonvolatile memory device having a three-dimensional gate according to an embodiment of the present invention, in the forming of the charge trapping layer, the charge trapping layer is preferably formed of silicon nitride film or amorphous polysilicon. Do.

상기와 같은 다른 목적을 달성하기 위하여 본 발명의 다른 실시예에 따른 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자의 제조 방법은 제 1 반도체 기판과, 상기 제 1 반도체 기판 상에 형성된 기판 옥사이드와, 상기 기판 옥사이드 상에 형성된 제 2 반도체 기판을 준비하는 단계, 상기 제 2 반도체 기판의 소정의 영역에 육면체 형상으로 돌출부를 형성하는 단계, 상기 돌출부와 상기 제 2 반도체 기판 상에 저항 변화층을 형성하는 단계, 상기 저항 변화층 상에 전하 포획층을 형성하는 단계, 상기 전하 포획층 상에 블로킹 옥사이드층을 형성하는 단계, 상기 블로킹 옥사이드층 상에 게이트층을 형성하는 단계, 상기 저항 변화층, 상기 전하 포획층, 상기 블로킹 옥사이드층 및 상기 게이트층을 각각 식각하여 상기 돌출부를 따라서 저항 변화 영역, 전하 포획 영역, 블로킹 옥사이드 및 게이트를 형성하는 단계 및 상기 제 2 반도체 기판 내에 서로 분리하며, 상기 저항 변화 영역 및 상기 전하 포획 영역과 오버랩하도록 소오스와 드레인를 형성하는 단계를 포함한다.In order to achieve the above object, a method of manufacturing a multi-bit nonvolatile memory device having a three-dimensional gate according to another embodiment of the present invention includes a first semiconductor substrate, a substrate oxide formed on the first semiconductor substrate, Preparing a second semiconductor substrate formed on the substrate oxide, forming a protrusion having a hexahedron shape in a predetermined region of the second semiconductor substrate, and forming a resistance change layer on the protrusion and the second semiconductor substrate. Forming a charge capture layer on the resistive change layer, forming a blocking oxide layer on the charge capture layer, forming a gate layer on the blocking oxide layer, the resistive change layer, the charge A resistive change region along the protrusion by etching the capture layer, the blocking oxide layer and the gate layer, respectively, And capture zone, forming a blocking oxide and the gate and separated from one another and in the second semiconductor substrate, so as to overlap with the resistance change region and the electric charge trap area, and forming source and deureinreul.

본 발명의 다른 실시예에 따른 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자의 제조 방법은 상기 저항 변화층을 형성하는 단계에서, 상기 저항 변화층은 페로브스카이트계 산화물로 형성하는 것이 바람직하다.In the method of manufacturing a multi-bit nonvolatile memory device having a three-dimensional gate according to another embodiment of the present invention, in the step of forming the resistance change layer, the resistance change layer is preferably formed of a perovskite oxide.

본 발명의 다른 실시예에 따른 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자의 제조 방법은 상기 저항 변화층을 PbZrTiO3, PrCaMnO3, BaTiO3, SrTiO3, 또는 SrZrO3로 형성하는 것이 바람직하다.Method of manufacturing a multi-bit non-volatile memory device having a three-dimensional gate in accordance with another embodiment of the present invention, it is preferable to form the resistance variable layer as PbZrTiO 3, PrCaMnO 3, BaTiO 3 , SrTiO 3, or SrZrO 3.

본 발명의 다른 실시예에 따른 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자의 제조 방법은 상기 전하 포획층을 형성하는 단계에서, 상기 전하 포획층은 금속 나노 크리스탈 또는 반도체 나노 크리스탈로 형성하는 것이 바람직하다.In the method of manufacturing a multi-bit nonvolatile memory device having a three-dimensional gate according to another embodiment of the present invention, in the forming of the charge trapping layer, the charge trapping layer is preferably formed of a metal nanocrystal or a semiconductor nanocrystal. Do.

본 발명의 다른 실시예에 따른 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자의 제조 방법은 상기 전하 포획층을 형성하는 단계에서, 상기 전하 포획층은 실리콘질화막 또는 비정질 폴리 실리콘으로 형성하는 것이 바람직하다.In the method of manufacturing a multi-bit nonvolatile memory device having a three-dimensional gate according to another embodiment of the present invention, in the forming of the charge trapping layer, the charge trapping layer is preferably formed of silicon nitride film or amorphous polysilicon. .

본 발명의 실시예들에 따른 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자는 저항 변화 물질을 통하여 터널링 메카니즘으로 프로그램함으로써, 신뢰성이 저하되는 것을 효과적으로 억제하면서도, 고속으로 프로그램할 수 있다.The multi-bit nonvolatile memory device having a three-dimensional gate according to embodiments of the present invention can be programmed at a high speed while effectively suppressing a decrease in reliability by programming a tunneling mechanism through a resistance change material.

본 발명의 실시예들에 따른 차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자의 제조 방법은 상술한 차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자를 용이하게 제조할 수 있다.The method of manufacturing a multi-bit nonvolatile memory device having a dimensional gate according to embodiments of the present invention can easily manufacture the multi-bit nonvolatile memory device having the dimensional gate described above.

이하 첨부된 도면을 참조로 본 발명의 바람직한 실시 예를 상세히 설명하기로 한다. 기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다. 본 발명의 장점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 명세서 전체 에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. Specific details of other embodiments are included in the detailed description and the drawings. Advantages and features of the present invention, and methods for achieving them will be apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. Like reference numerals refer to like elements throughout.

도 1은 본 발명의 일 실시예에 따른 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자의 사시도이다.1 is a perspective view of a multi-bit nonvolatile memory device having a three-dimensional gate in accordance with an embodiment of the present invention.

본 발명의 일 실시예에 따른 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자는 도 1에 도시된 것처럼, 반도체 기판(1100), 돌출부(1131), 소오스(1610)와 드레인(1620), 저항 변화 영역(1201), 전하 포획 영역(1301), 블로킹 옥사이드(1401) 및 게이트(1501)를 포함하여 구성될 수 있다.As shown in FIG. 1, a multi-bit nonvolatile memory device having a three-dimensional gate according to an exemplary embodiment of the present invention includes a semiconductor substrate 1100, a protrusion 1131, a source 1610 and a drain 1620, and a resistance change. Region 1201, charge trap region 1301, blocking oxide 1401, and gate 1501.

돌출부(1131)는 반도체 기판(1100)의 소정의 영역에 육면체 형상으로 형성되며, 소오스(1610)와 드레인(1620)은 반도체 기판(1100) 내에 서로 분리되어 형성된다.The protrusion 1131 is formed in a hexahedral shape in a predetermined region of the semiconductor substrate 1100, and the source 1610 and the drain 1620 are separated from each other in the semiconductor substrate 1100.

한편, 저항 변화 영역(1201)은 돌출부(1131)를 따라서 형성되며, 소오스(1610) 및 드레인(1620)과 오버랩되도록 형성된다. 여기에서, 저항 변화 영역(1201)은 페로브스카이트계 산화물로 형성되며, 구체적으로 PbZrTiO3, PrCaMnO3, BaTiO3, SrTiO3, 또는 SrZrO3로 형성될 수 있다.Meanwhile, the resistance change region 1201 is formed along the protrusion 1131, and overlaps the source 1610 and the drain 1620. Here, the resistance change region 1201 is formed of a perovskite oxide teugye, and can be specifically formed of the PbZrTiO 3, PrCaMnO 3, BaTiO 3 , SrTiO 3, SrZrO 3 or.

또한, 전하 포획 영역(1301)은 저항 변화 영역(1201) 상에 상기 돌출부(1131)를 따라서 형성되며, 소오스(1610) 및 드레인(1620)과 오버랩되도록 형성된다. 여기에서, 전하 포획 영역(1301)은 금속 나노 크리스탈 또는 반도체 나노 크리스탈로 형성되거나, 실리콘질화막 또는 비정질 폴리 실리콘으로 형성될 수 있다.In addition, the charge trap region 1301 is formed along the protrusion 1131 on the resistance change region 1201, and overlaps the source 1610 and the drain 1620. Here, the charge trap region 1301 may be formed of a metal nanocrystal or a semiconductor nanocrystal, or may be formed of a silicon nitride film or amorphous polysilicon.

한편, 블로킹 옥사이드(1401)는 전하 포획 영역(1301) 상에 돌출부(1131)를 따라서 실리콘산화막(SiO2)으로 형성되며, 게이트(1501)는 블로킹 옥사이드(1401) 상에 돌출부(1131)를 따라서 비정질 폴리 실리콘이나 알루미늄 등의 금속 물질로 형성될 수 있다.On the other hand, the blocking oxide 1401 is formed of the silicon oxide film (SiO 2 ) on the charge trapping region 1301 along the protrusion 1131, and the gate 1501 is formed on the blocking oxide 1401 along the protrusion 1131. It may be formed of a metal material such as amorphous polysilicon or aluminum.

본 발명의 일 실시예에 따른 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자는 저항 변화 영역(1201)을 형성하고, 이러한 저항 변화 영역(1201)을 통하여 터널링 메카니즘으로 프로그램함으로써, 신뢰성이 저하되는 것을 효과적으로 억제하면서도, 고속으로 프로그램할 수 있다.The multi-bit nonvolatile memory device having a three-dimensional gate according to an embodiment of the present invention forms a resistance change region 1201 and programs the tunneling mechanism through the resistance change region 1201, thereby reducing reliability. It can be programmed at high speed while being effectively suppressed.

도 2a 내지 도 2c를 참조하여, 본 발명의 일 실시예에 따른 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자의 제조 방법에 대해서 설명한다.A method of manufacturing a multi-bit nonvolatile memory device having a three-dimensional gate according to an embodiment of the present invention will be described with reference to FIGS. 2A to 2C.

먼저, 도 2a에 도시된 것처럼, 반도체 기판(1100)의 소정의 영역에 육면체 형상으로 돌출부(1131)를 형성한다.First, as shown in FIG. 2A, the protrusion 1131 is formed in a hexahedral shape in a predetermined region of the semiconductor substrate 1100.

다음으로, 도 2b에 도시된 것처럼, 돌출부(1131)와 반도체 기판(1100) 상에 화학 기상 증착(Chemical Vapor Deposition; CVD) 공정 등으로 저항 변화층(1200)을 형성한다. 여기에서, 저항 변화층(1200)은 페로브스카이트계 산화물로 형성되며, 구체적으로 PbZrTiO3, PrCaMnO3, BaTiO3, SrTiO3, 또는 SrZrO3로 형성될 수 있다.Next, as shown in FIG. 2B, the resistance change layer 1200 is formed on the protrusion 1131 and the semiconductor substrate 1100 by a chemical vapor deposition (CVD) process. Here, the resistance variable layer 1200 is formed of a perovskite oxide teugye, and can be specifically formed of the PbZrTiO 3, PrCaMnO 3, BaTiO 3 , SrTiO 3, SrZrO 3 or.

다음으로, 저항 변화층(1200) 상에 화학 기상 증착(Chemical Vapor Deposition; CVD) 공정 등으로 전하 포획층(1300)을 형성한다. 여기에서, 전하 포획층(1300)은 금속 나노 크리스탈 또는 반도체 나노 크리스탈로 형성되거나, 실리 콘질화막 또는 비정질 폴리 실리콘으로 형성될 수 있다.Next, the charge trapping layer 1300 is formed on the resistance change layer 1200 by a chemical vapor deposition (CVD) process or the like. The charge trap layer 1300 may be formed of a metal nanocrystal or a semiconductor nanocrystal, or may be formed of a silicon nitride film or an amorphous polysilicon.

다음으로, 전하 포획층(1300) 상에 화학 기상 증착(Chemical Vapor Deposition; CVD) 공정 등으로 블로킹 옥사이드층(1400)을 형성한다. 여기에서, 블로킹 옥사이드층(1400)은 실리콘산화막으로 형성될 수 있다.Next, a blocking oxide layer 1400 is formed on the charge trapping layer 1300 by a chemical vapor deposition (CVD) process or the like. Here, the blocking oxide layer 1400 may be formed of a silicon oxide film.

다음으로, 블로킹 옥사이드층(1400) 상에 게이트층(1500)을 형성한다. 여기에서, 게이트층(1500)은 비정질 폴리 실리콘이나 알루미늄 등의 금속 물질로 형성될 수 있다.Next, the gate layer 1500 is formed on the blocking oxide layer 1400. Here, the gate layer 1500 may be formed of a metal material such as amorphous polysilicon or aluminum.

다음으로, 도 2c에 도시된 것처럼, 저항 변화층(1200), 전하 포획층(1300), 블로킹 옥사이드층(1400) 및 게이트층(1500)을 각각 식각하여 돌출부(1131)를 따라서 저항 변화 영역(1201), 전하 포획 영역(1301), 블로킹 옥사이드(1401) 및 게이트(1501)를 형성한다.Next, as shown in FIG. 2C, each of the resistance change layer 1200, the charge trapping layer 1300, the blocking oxide layer 1400, and the gate layer 1500 is etched to form a resistance change region along the protrusion 1131. 1201, charge trap region 1301, blocking oxide 1401, and gate 1501.

다음으로, 반도체 기판(1100) 내에 서로 분리하며, 저항 변화 영역(1201) 및 전하 포획 영역(1301)과 오버랩하도록 소오스(1610)와 드레인(1620)를 형성한다. 여기에서, 소오스(1610)와 드레인(1620)은 불순물을 이온 주입하여 형성될 수 있다.Next, the source 1610 and the drain 1620 are formed in the semiconductor substrate 1100 to be separated from each other and overlap the resistance change region 1201 and the charge trap region 1301. Here, the source 1610 and the drain 1620 may be formed by ion implantation of impurities.

도 3을 참조하여, 본 발명의 다른 실시예에 따른 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자를 설명하며, 도 1의 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자와의 차이점에 대해서만 설명한다.Referring to FIG. 3, a multi-bit nonvolatile memory device having a three-dimensional gate according to another embodiment of the present invention will be described, and only differences from the multi-bit nonvolatile memory device having a three-dimensional gate of FIG. 1 will be described. .

본 발명의 다른 실시예에 따른 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자는 제 1 반도체 기판(2110), 제 1 반도체 기판(2110) 상에 형성된 기판 옥사이드(2120) 및 기판 옥사이드(2120) 상에 형성된 제 2 반도체 기판(2130)으로 구성되는 SOI(Silicon On Insulator) 기판을 이용하며, 돌출부(2131)는 제 2 반도체 기판(2130)의 소정의 영역에 형성된다.According to another embodiment of the present invention, a multi-bit nonvolatile memory device having a three-dimensional gate may be formed on a first semiconductor substrate 2110, a substrate oxide 2120, and a substrate oxide 2120 formed on the first semiconductor substrate 2110. A silicon on insulator (SOI) substrate composed of a second semiconductor substrate 2130 formed therein is used, and the protrusion 2131 is formed in a predetermined region of the second semiconductor substrate 2130.

본 발명의 다른 실시예에 따른 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자는 SOI(Silicon On Insulator) 기판을 이용함으로써, 누설 전류를 효과적으로 억제할 수 있다.A multi-bit nonvolatile memory device having a three-dimensional gate according to another embodiment of the present invention can effectively suppress leakage current by using a silicon on insulator (SOI) substrate.

도 4a 내지 도 4c를 참조하여, 본 발명의 다른 실시예에 따른 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자의 제조 방법을 설명하며, 도 2a 내지 도2c의 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자의 제조 방법과의 차이점에 대해서만 설명한다.A method of manufacturing a multi-bit nonvolatile memory device having a three-dimensional gate according to another embodiment of the present invention will be described with reference to FIGS. 4A through 4C. The multi-bit nonvolatile having a three-dimensional gate shown in FIGS. 2A through 2C will be described. Only the difference from the manufacturing method of a memory element is demonstrated.

본 발명의 다른 실시예에 따른 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자의 제조 방법은 제 1 반도체 기판(2110), 제 1 반도체 기판(2110) 상에 형성된 기판 옥사이드(2120) 및 기판 옥사이드(2120) 상에 형성된 제 2 반도체 기판(2130)으로 구성되는 SOI(Silicon On Insulator) 기판을 이용하며, 돌출부(2131)는 제 2 반도체 기판(2130)의 소정의 영역에 형성된다.According to another embodiment of the present invention, a method of manufacturing a multi-bit nonvolatile memory device having a three-dimensional gate may include a substrate oxide 2120 and a substrate oxide 2120 formed on a first semiconductor substrate 2110, a first semiconductor substrate 2110, and a substrate oxide 2120. A silicon on insulator (SOI) substrate composed of the second semiconductor substrate 2130 formed on the 2120 is used, and the protrusion 2131 is formed in a predetermined region of the second semiconductor substrate 2130.

이상, 본 발명을 본 발명의 원리를 예시하기 위한 바람직한 실시예와 관련하여 설명하고 도시하였지만, 본 발명은 그와 같이 도시되고 설명된 그대로의 구성 및 작용으로 한정되는 것이 아니다. While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments.

오히려, 첨부된 청구범위의 사상 및 범주를 일탈함이 없이 본 발명에 대한 다수의 변경 및 수정이 가능함을 당업자들은 잘 이해할 수 있을 것이다.Rather, those skilled in the art will appreciate that many modifications and variations of the present invention are possible without departing from the spirit and scope of the appended claims.

따라서, 그러한 모든 적절한 변경 및 수정과 균등물들도 본 발명의 범위에 속하는 것으로 간주되어야 할 것이다. Accordingly, all such suitable changes and modifications and equivalents should be considered to be within the scope of the present invention.

도 1은 본 발명의 일 실시예에 따른 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자의 사시도.1 is a perspective view of a multi-bit nonvolatile memory device having a three-dimensional gate in accordance with an embodiment of the present invention.

도 2a 내지 도 2c는 도 1의 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자의 제조 공정 사시도들.2A to 2C are perspective views illustrating a manufacturing process of a multi-bit nonvolatile memory device having a three-dimensional gate of FIG. 1.

도 3은 본 발명의 다른 실시예에 따른 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자의 사시도.3 is a perspective view of a multi-bit nonvolatile memory device having a three-dimensional gate in accordance with another embodiment of the present invention.

도 4a 내지 도 4c는 도 2의 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자의 제조 공정 사시도들.4A to 4C are perspective views illustrating a manufacturing process of a multi-bit nonvolatile memory device having a three-dimensional gate of FIG. 2.

Claims (20)

반도체 기판;Semiconductor substrates; 상기 반도체 기판의 소정의 영역에 육면체 형상으로 형성된 돌출부;A protrusion formed in a hexahedral shape in a predetermined region of the semiconductor substrate; 상기 반도체 기판 내에 서로 분리되어 형성된 소오스와 드레인;A source and a drain formed separately from each other in the semiconductor substrate; 상기 돌출부를 따라서 형성되며, 상기 소오스 및 상기 드레인과 오버랩되도록 형성된 저항 변화 영역;A resistance change region formed along the protrusion and overlapping the source and the drain; 상기 저항 변화 영역 상에 상기 돌출부를 따라서 형성되며, 상기 소오스 및 상기 드레인과 오버랩되도록 형성된 전하 포획 영역;A charge trap region formed on the resistance change region along the protrusion and overlapping the source and the drain; 상기 전하 포획 영역 상에 상기 돌출부를 따라서 형성된 블로킹 옥사이드; 및A blocking oxide formed along the protrusion on the charge trap region; And 상기 블로킹 옥사이드 상에 상기 돌출부를 따라서 형성된 게이트를 포함하는 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자.And a three-dimensional gate including a gate formed along the protrusion on the blocking oxide. 제 1 항에 있어서,The method of claim 1, 상기 저항 변화 영역은 페로브스카이트계 산화물로 형성된 것을 특징으로 하는 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자.And the resistance change region is formed of a perovskite-based oxide. 제 2 항에 있어서,The method of claim 2, 상기 저항 변화 영역은 PbZrTiO3, PrCaMnO3, BaTiO3, SrTiO3, 또는 SrZrO3로 형성된 것을 특징으로 하는 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자.The resistance change region PbZrTiO 3, PrCaMnO 3, a multi-bit non-volatile memory device having a three-dimensional gate, characterized in that formed from BaTiO 3, SrTiO 3, SrZrO 3 or. 제 1 항에 있어서,The method of claim 1, 상기 전하 포획 영역은 금속 나노 크리스탈 또는 반도체 나노 크리스탈로 형성된 것을 특징으로 하는 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자.And the charge trap region is formed of a metal nanocrystal or a semiconductor nanocrystal. 제 1 항에 있어서,The method of claim 1, 상기 전하 포획 영역은 실리콘질화막 또는 비정질 폴리 실리콘으로 형성된 것을 특징으로 하는 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자.And the charge trap region is formed of a silicon nitride film or an amorphous polysilicon. 제 1 반도체 기판;A first semiconductor substrate; 상기 제 1 반도체 기판 상에 형성된 기판 옥사이드;A substrate oxide formed on the first semiconductor substrate; 상기 기판 옥사이드 상에 형성된 제 2 반도체 기판;A second semiconductor substrate formed on the substrate oxide; 상기 제 2 반도체 기판의 소정의 영역에 육면체 형상으로 형성된 돌출부;A protrusion formed in a shape of a hexahedron in a predetermined region of the second semiconductor substrate; 상기 제 2 반도체 기판 내에 서로 분리되어 형성된 소오스와 드레인;A source and a drain formed separately from each other in the second semiconductor substrate; 상기 돌출부를 따라서 형성되며, 상기 소오스 및 상기 드레인과 오버랩되도록 형성된 저항 변화 영역;A resistance change region formed along the protrusion and overlapping the source and the drain; 상기 저항 변화 영역 상에 상기 돌출부를 따라서 형성되며, 상기 소오스 및 상기 드레인과 오버랩되도록 형성된 전하 포획 영역;A charge trap region formed on the resistance change region along the protrusion and overlapping the source and the drain; 상기 전하 포획 영역 상에 상기 돌출부를 따라서 형성된 블로킹 옥사이드; 및A blocking oxide formed along the protrusion on the charge trap region; And 상기 블로킹 옥사이드 상에 상기 돌출부를 따라서 형성된 게이트를 포함하는 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자.And a three-dimensional gate including a gate formed along the protrusion on the blocking oxide. 제 6 항에 있어서,The method of claim 6, 상기 저항 변화 영역은 페로브스카이트계 산화물로 형성된 것을 특징으로 하는 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자.And the resistance change region is formed of a perovskite-based oxide. 제 7 항에 있어서,The method of claim 7, wherein 상기 저항 변화 영역은 PbZrTiO3, PrCaMnO3, BaTiO3, SrTiO3, 또는 SrZrO3로 형성된 것을 특징으로 하는 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자.The resistance change region PbZrTiO 3, PrCaMnO 3, a multi-bit non-volatile memory device having a three-dimensional gate, characterized in that formed from BaTiO 3, SrTiO 3, SrZrO 3 or. 제 6 항에 있어서,The method of claim 6, 상기 전하 포획 영역은 금속 나노 크리스탈 또는 반도체 나노 크리스탈로 형성된 것을 특징으로 하는 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자.And the charge trap region is formed of a metal nanocrystal or a semiconductor nanocrystal. 제 6 항에 있어서,The method of claim 6, 상기 전하 포획 영역은 실리콘질화막 또는 비정질 폴리 실리콘으로 형성된 것을 특징으로 하는 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자.And the charge trap region is formed of a silicon nitride film or an amorphous polysilicon. 반도체 기판의 소정의 영역에 육면체 형상으로 돌출부를 형성하는 단계;Forming protrusions in a hexahedral shape in a predetermined region of the semiconductor substrate; 상기 돌출부와 반도체 기판 상에 저항 변화층을 형성하는 단계;Forming a resistance change layer on the protrusion and the semiconductor substrate; 상기 저항 변화층 상에 전하 포획층(1300)을 형성하는 단계;Forming a charge trap layer (1300) on the resistance change layer; 상기 전하 포획층 상에 블로킹 옥사이드층을 형성하는 단계;Forming a blocking oxide layer on the charge trapping layer; 상기 블로킹 옥사이드층 상에 게이트층을 형성하는 단계;Forming a gate layer on the blocking oxide layer; 상기 저항 변화층, 상기 전하 포획층, 상기 블로킹 옥사이드층 및 상기 게이트층을 각각 식각하여 상기 돌출부를 따라서 저항 변화 영역, 전하 포획 영역, 블로킹 옥사이드 및 게이트를 형성하는 단계; 및Etching the resistance change layer, the charge trap layer, the blocking oxide layer, and the gate layer, respectively, to form a resistance change region, a charge capture region, a blocking oxide, and a gate along the protrusion; And 상기 반도체 기판 내에 서로 분리하며, 상기 저항 변화 영역 및 상기 전하 포획 영역과 오버랩하도록 소오스와 드레인를 형성하는 단계를 포함하는 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자의 제조 방법.Forming a source and a drain separated from each other in the semiconductor substrate, the source and the drain overlapping the resistance change region and the charge trap region. 제 11 항에 있어서,The method of claim 11, wherein 상기 저항 변화층을 형성하는 단계에서, 상기 저항 변화층은 페로브스카이트계 산화물로 형성하는 것을 특징으로 하는 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자의 제조 방법.In the step of forming the resistive change layer, the resistive change layer is a perovskite-based oxide manufacturing method of a multi-bit nonvolatile memory device having a three-dimensional gate, characterized in that formed. 제 12 항에 있어서,13. The method of claim 12, 상기 저항 변화층은 PbZrTiO3, PrCaMnO3, BaTiO3, SrTiO3, 또는 SrZrO3로 형성하는 것을 특징으로 하는 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자의 제조 방법.The resistance change layer PbZrTiO 3, PrCaMnO 3, BaTiO 3 , SrTiO 3, or the method for producing a multi-bit non-volatile memory device having a three-dimensional gate as to form a SrZrO 3. 제 11 항에 있어서,The method of claim 11, wherein 상기 전하 포획층을 형성하는 단계에서, 상기 전하 포획층은 금속 나노 크리스탈 또는 반도체 나노 크리스탈로 형성하는 것을 특징으로 하는 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자의 제조 방법.In the step of forming the charge trapping layer, the charge trapping layer is a method of manufacturing a multi-bit non-volatile memory device having a three-dimensional gate, characterized in that formed of a metal nanocrystal or a semiconductor nanocrystal. 제 11 항에 있어서,The method of claim 11, wherein 상기 전하 포획층을 형성하는 단계에서, 상기 전하 포획층은 실리콘질화막 또는 비정질 폴리 실리콘으로 형성하는 것을 특징으로 하는 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자의 제조 방법.In the step of forming the charge trapping layer, the charge trapping layer is a silicon nitride film or a method of manufacturing a multi-bit nonvolatile memory device having a three-dimensional gate, characterized in that the amorphous polysilicon. 제 1 반도체 기판과, 상기 제 1 반도체 기판 상에 형성된 기판 옥사이드와, 상기 기판 옥사이드 상에 형성된 제 2 반도체 기판을 준비하는 단계;Preparing a first semiconductor substrate, a substrate oxide formed on the first semiconductor substrate, and a second semiconductor substrate formed on the substrate oxide; 상기 제 2 반도체 기판의 소정의 영역에 육면체 형상으로 돌출부를 형성하는 단계;Forming a projection in a hexahedral shape in a predetermined region of the second semiconductor substrate; 상기 돌출부와 상기 제 2 반도체 기판 상에 저항 변화층을 형성하는 단계;Forming a resistance change layer on the protrusion and the second semiconductor substrate; 상기 저항 변화층 상에 전하 포획층을 형성하는 단계;Forming a charge trapping layer on the resistance change layer; 상기 전하 포획층 상에 블로킹 옥사이드층을 형성하는 단계;Forming a blocking oxide layer on the charge trapping layer; 상기 블로킹 옥사이드층 상에 게이트층을 형성하는 단계;Forming a gate layer on the blocking oxide layer; 상기 저항 변화층, 상기 전하 포획층, 상기 블로킹 옥사이드층 및 상기 게이트층을 각각 식각하여 상기 돌출부를 따라서 저항 변화 영역, 전하 포획 영역, 블로킹 옥사이드 및 게이트를 형성하는 단계; 및Etching the resistance change layer, the charge trap layer, the blocking oxide layer, and the gate layer, respectively, to form a resistance change region, a charge capture region, a blocking oxide, and a gate along the protrusion; And 상기 제 2 반도체 기판 내에 서로 분리하며, 상기 저항 변화 영역 및 상기 전하 포획 영역과 오버랩하도록 소오스와 드레인를 형성하는 단계를 포함하는 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자의 제조 방법.Forming a source and a drain separated from each other in the second semiconductor substrate and overlapping the resistance change region and the charge trap region. 제 16 항에 있어서,The method of claim 16, 상기 저항 변화층을 형성하는 단계에서, 상기 저항 변화층은 페로브스카이트계 산화물로 형성하는 것을 특징으로 하는 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자의 제조 방법.In the step of forming the resistive change layer, the resistive change layer is a perovskite-based oxide manufacturing method of a multi-bit nonvolatile memory device having a three-dimensional gate, characterized in that formed. 제 17 항에 있어서,The method of claim 17, 상기 저항 변화층은 PbZrTiO3, PrCaMnO3, BaTiO3, SrTiO3, 또는 SrZrO3로 형성하는 것을 특징으로 하는 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자의 제조 방법.The resistance change layer PbZrTiO 3, PrCaMnO 3, BaTiO 3 , SrTiO 3, or the method for producing a multi-bit non-volatile memory device having a three-dimensional gate as to form a SrZrO 3. 제 16 항에 있어서,The method of claim 16, 상기 전하 포획층을 형성하는 단계에서, 상기 전하 포획층은 금속 나노 크리스탈 또는 반도체 나노 크리스탈로 형성하는 것을 특징으로 하는 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자의 제조 방법.In the step of forming the charge trapping layer, the charge trapping layer is a method of manufacturing a multi-bit non-volatile memory device having a three-dimensional gate, characterized in that formed of a metal nanocrystal or a semiconductor nanocrystal. 제 16 항에 있어서,The method of claim 16, 상기 전하 포획층을 형성하는 단계에서, 상기 전하 포획층은 실리콘질화막 또는 비정질 폴리 실리콘으로 형성하는 것을 특징으로 하는 3차원 게이트를 갖는 멀티 비트 비휘발성 메모리 소자의 제조 방법.In the step of forming the charge trapping layer, the charge trapping layer is a silicon nitride film or a method of manufacturing a multi-bit nonvolatile memory device having a three-dimensional gate, characterized in that the amorphous polysilicon.
KR1020090051664A 2009-06-10 2009-06-10 Device for multi-bit non-volatile memory with 3-dimensional gate and method for fabricating thereof KR20100132859A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090051664A KR20100132859A (en) 2009-06-10 2009-06-10 Device for multi-bit non-volatile memory with 3-dimensional gate and method for fabricating thereof
PCT/KR2009/003508 WO2010143771A1 (en) 2009-06-10 2009-06-29 Multi-bit nonvolatile memory device having three-dimensional gate and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090051664A KR20100132859A (en) 2009-06-10 2009-06-10 Device for multi-bit non-volatile memory with 3-dimensional gate and method for fabricating thereof

Publications (1)

Publication Number Publication Date
KR20100132859A true KR20100132859A (en) 2010-12-20

Family

ID=43309015

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090051664A KR20100132859A (en) 2009-06-10 2009-06-10 Device for multi-bit non-volatile memory with 3-dimensional gate and method for fabricating thereof

Country Status (2)

Country Link
KR (1) KR20100132859A (en)
WO (1) WO2010143771A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101356043B1 (en) * 2012-06-20 2014-01-29 인텔렉추얼디스커버리 주식회사 The non-volatile fusion memory device and fabrication method for the non-volatile fusion memory device
KR101974777B1 (en) * 2018-03-12 2019-09-05 포항공과대학교 산학협력단 Transistor having nonvolatile memory function and operation method thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100654339B1 (en) * 2004-08-27 2006-12-08 삼성전자주식회사 Nonvolatile semiconductor device and method of fabricating the same
KR20080041478A (en) * 2006-11-07 2008-05-13 주식회사 하이닉스반도체 Non-volatile memory device having charge trapping layer and method for fabricating the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101356043B1 (en) * 2012-06-20 2014-01-29 인텔렉추얼디스커버리 주식회사 The non-volatile fusion memory device and fabrication method for the non-volatile fusion memory device
KR101974777B1 (en) * 2018-03-12 2019-09-05 포항공과대학교 산학협력단 Transistor having nonvolatile memory function and operation method thereof
WO2019177347A1 (en) * 2018-03-12 2019-09-19 포항공과대학교산학협력단 Transistor having non-volatile memory function and method for operating same

Also Published As

Publication number Publication date
WO2010143771A1 (en) 2010-12-16

Similar Documents

Publication Publication Date Title
US10304936B2 (en) Protection of high-K dielectric during reliability anneal on nanosheet structures
JP5911583B2 (en) Non-planar transistor manufacturing method
TWI615982B (en) Memory device comprising sonos stack with split nitride memory layer and related manufacturing process
CN105990442B (en) Semiconductor devices and its manufacturing method
EP3577688A1 (en) Memory arrays, and methods of forming memory arrays
US9054220B2 (en) Embedded NVM in a HKMG process
TWI621266B (en) Semiconductor device and manufacturing method thereof
JP2009535800A (en) Nonvolatile memory device
CN109768087B (en) Semiconductor device, method of manufacturing the same, integrated circuit, and electronic apparatus
KR20130015167A (en) Semiconductor memory device having an air gap and method of fabricating the same
CN101308824A (en) Nonvolatile memory device and method of fabricating the same
US20130175597A1 (en) Nanowire floating gate transistor
CN102446726A (en) Method for forming metal gate
TWI765194B (en) Memory device and manufacturing method thereof
CN103227101B (en) Semiconductor device and manufacture method thereof
KR20140054342A (en) Non-planar transistor fin fabrication
TW201712850A (en) Semiconductor device and method of forming the same
KR20110093746A (en) Device for 4 bit per cell non-volatile fusion memory of multi-function and method for fabricating thereof
KR20100132859A (en) Device for multi-bit non-volatile memory with 3-dimensional gate and method for fabricating thereof
US8829587B2 (en) Flash memory device and manufacturing method of the same
US20110018049A1 (en) Charge trapping device and method for manufacturing the same
JP5069070B2 (en) Manufacturing method of semiconductor device
US9171915B1 (en) Method for fabricating semiconductor device
KR101007032B1 (en) Device for non-volatile memory of resistance switching and method for fabricating thereof
CN105632909B (en) A kind of semiconductor devices and its manufacturing method, electronic device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
S901 Examination by remand of revocation
E902 Notification of reason for refusal
N231 Notification of change of applicant
S601 Decision to reject again after remand of revocation