KR20100123851A - 나노구조 및 그 형성 방법 - Google Patents

나노구조 및 그 형성 방법 Download PDF

Info

Publication number
KR20100123851A
KR20100123851A KR1020107019098A KR20107019098A KR20100123851A KR 20100123851 A KR20100123851 A KR 20100123851A KR 1020107019098 A KR1020107019098 A KR 1020107019098A KR 20107019098 A KR20107019098 A KR 20107019098A KR 20100123851 A KR20100123851 A KR 20100123851A
Authority
KR
South Korea
Prior art keywords
layer
nanowires
bipolar
highly conductive
forming
Prior art date
Application number
KR1020107019098A
Other languages
English (en)
Other versions
KR101434238B1 (ko
Inventor
시-유안 왕
마이클 렌느 타이 탄
Original Assignee
휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. filed Critical 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피.
Publication of KR20100123851A publication Critical patent/KR20100123851A/ko
Application granted granted Critical
Publication of KR101434238B1 publication Critical patent/KR101434238B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00142—Bridges
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/068—Nanowires or nanotubes comprising a junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PIN type
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0161—Controlling physical properties of the material
    • B81C2201/0171—Doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Abstract

나노구조(10, 10', 10", 10''')는 높은 도전성의 마이크로 결정층(18), 바이폴라 나노와이어(16) 및 다른 층(18, 30)을 포함한다. 높은 도전성의 마이크로 결정층(18)은 마이크로 결정 재료 및 금속을 포함한다. 바이폴라 나노와이어(16)는 높은 도전성의 마이크로 결정층(18)에 부착된 한 단부 및 다른 층(18, 30)에 부착된 다른 단부를 갖는다.

Description

나노구조 및 그 형성 방법{NANOSTRUCTURES AND METHODS OF MAKING THE SAME}
본 발명은 일반적으로 나노구조 및 그 형성 방법에 관한 것이다.
반도체 기술의 개시 이후에, 시종 일관된 경향은 더 작은 장치 치수들 및 더 높은 장치 밀도들의 개발을 지향하여 왔다. 결과적으로, 나노기술이 폭발적인 성장을 보였으며, 상당한 관심을 가져왔다. 나노기술은 나노스케일의 구조들 또는 종종 통상의 반도체 구조들보다 5 내지 100배 작은 치수들을 갖는 구조들의 형성 및 응용에 집중된다. 나노와이어들이 나노스케일 구조들의 카테고리에 포함된다.
나노와이어들은 약 1nm 내지 약 800nm 범위의 적어도 하나의 선형 치수(예컨대, 직경)를 갖는 와이어형 구조들이다. 나노와이어의 직경은 길이를 따라(예를 들어, 베이스에서 수백 나노미터로부터 팁에서 수 나노미터까지) 변할 수도 있다. 나노와이어들은 상호접속 응용들을 위한 통상의 와이어들로서 또는 반도체 장치들로서 기능하는 것을 포함하는 다양한 응용에 이용하기에 적합하다. 나노와이어들은 또한, 예를 들어 나노스케일 전계 효과 트랜지스터(FET)들, p-n 다이오드들, 발광 다이오드(LED)들 및 나노와이어 기반 센서들과 같은 많은 잠재적인 나노스케일 장치들의 빌딩 블록들이다.
본 발명의 실시예들의 특징들 및 이익들은 아래의 상세한 설명 및 도면들을 참조하여 명백해질 것이며, 도면들에서 동일한 참조 번호들은 동일한 또는 아마도 동일하지는 않을지라도 유사한 컴포넌트들에 대응한다. 간략화를 위해, 이전에 기술된 기능을 갖는 참조 번호들은 그들이 나타나는 후속 도면들과 관련하여 기술되거나 기술되지 않을 수 있다.
도 1은 나노구조의 일 실시예를 형성하기 위한 방법의 일 실시예를 나타내는 흐름도.
도 2A 및 2B는 나노구조의 일 실시예를 형성하기 위한 방법의 일 실시예를 개략적으로 나타내는 도면.
도 3A 내지 3C는 나노구조의 다른 실시예를 형성하기 위한 방법의 다른 실시예를 개략적으로 나타내는 도면.
도 4A 내지 4D는 나노구조의 또 다른 실시예를 형성하기 위한 방법의 또 다른 실시예를 개략적으로 나타내는 도면.
도 5A 내지 5C는 나노구조의 일 실시예를 형성하기 위한 방법의 또 다른 실시예를 개략적으로 나타내는 도면.
본 명세서에 개시되는 나노구조의 실시예들은 이롭게도 높은 도전성의 마이크로 결정층에 부착된 적어도 하나의 단부를 갖는 하나 이상의 바이폴라 나노와이어를 포함한다.
본 명세서에서 사용될 때, "바이폴라 나노와이어"라는 용어는 적어도 2개의 상이한 도전성 타입의 세그먼트들을 갖는 나노와이어를 지칭한다. 일반적으로, 이러한 도핑된 세그먼트들은 나노와이어의 길이를 따라 그리고 예를 들어 높은 도전성의 마이크로 결정층에 접촉하는 단부들을 지나 소정 거리 연장된다. 나노와이어는 p-n 또는 n-p 나노와이어일 수 있다. 그러한 나노와이어 나노구조들은 이미터들 및 광 검출기들로서 사용하기에 특히 적합할 수 있다. 본 명세서에 개시되는 나노와이어들은 또한 그 안에 하나 이상의 이종 접합들(즉, 2개의 상이한 물질이 만나는 접합)을 가질 수 있다. 나노와이어는 또한 나노 와이어의 길이에 걸치는 다수의 p형 또는 n형 세그먼트들, 및/또는 도핑되지 않은 진성 반도체 영역(예를 들어, p-i-n 또는 n-i-p)을 포함할 수 있다. 다수의 세그먼트 나노와이어들의 비제한적인 예들은 p+-p-n-n+ 또는 p+-p-i-n-n+을 포함하며, 여기서 "p+" 또는 "n+"은 p 또는 n 단독보다 높은 레벨의 도핑을 지시한다. 일부 예들에서는, 나노와이어가 높은 도전성의 마이크로 결정층과의 접촉을 형성하는 영역들에서 더 높은 도핑 레벨들을 포함하는 것이 바람직할 수 있다. 광 다이오드들에 대해, p+-p-i-n-n+ 나노와이어가 특히 적합할 수 있으며, 더 높은 도핑 레벨들은 각각의 높은 도전성의 마이크로 결정층들과의 저항 접촉(ohmic contact)을 형성한다.
더구나, 바이폴라 나노와이어는 그 안에 형성된 양자 우물들 또는 이종 구조들을 포함할 수 있다. p-i-n 또는 n-i-p 나노와이어 나노구조 및 내부에 형성된 양자 우물들 또는 이종 구조들을 갖는 나노구조들은 광 검출기들 및 이미터들로서 사용하기에 특히 적합할 수 있다. 비제한적인 예에서, 이종 구조 및 양자 우물들은 InP-InGaAsP-InP-InGaAsP-InP 나노와이어를 성장시킴으로써 형성될 수 있으며, 각각의 InP-InGaAsP-InP 부분은 InGaAsP 세그먼트의 길이가 약 30nm일 때 양자 우물로서 작용한다. 이종 구조는 또한, 예를 들어 InGaAsP 세그먼트가 더 클 때(즉, 100nm 이상의 길이를 가질 때) 형성될 수 있다.
또한, 본 명세서에서 사용될 때, 마이크로 결정층을 언급할 때의 "높은 도전성"이라는 용어는 층이 약 1 μΩ/cm 내지 약 100 μΩ/cm 범위의 저항률을 갖는다는 것을 의미한다. 일부 예들에서, 저항률은 약 1 μΩ/cm 내지 약 10 μΩ/cm의 범위이고, 다른 예들에서 저항률은 50 마이크로옴/cm보다 작다. 일반적으로, 마이크로 결정층은 저항률이 낮을수록 도전성이 높다.
본 명세서에 개시되는 방법들의 실시예들에서, 나노와이어들은 일반적으로 성장 동안에 도핑된다. 일부 예들에서, 높은 도전성의 마이크로 결정층을 형성하는 데 사용되는 금속 재료는 원하는 레벨의 도전율을 제공하기에 충분하며, 따라서 높은 도전성의 마이크로 결정층을 도핑하기 위한 추가 처리 단계들이 피해질 수 있다.
이제, 도 1을 참조하면, 본 방법의 실시예들은 일반적으로 참조 번호 100으로 지시되는 바와 같이 높은 도전성의 마이크로 결정층을 형성하는 단계, 및 참조 번호 102로 지시되는 바와 같이 바이폴라 나노와이어를 성장시켜, 바이폴라 나노와이어의 한 단부가 높은 도전성의 마이크로 결정층에 부착되고, 다른 단부가 다른 층에 부착되게 하는 단계를 포함한다. 도 1에 도시된 방법 및 결과적인 나노구조들의 더 상세한 양태들이 다른 도면들을 참조하여 더 설명된다는 것을 이해해야 한다.
도 2A 및 2B는 본 명세서에 설명되는 방법의 일 실시예를 함께 도시한다. 이 실시예에서, 기판(14) 상에 금속 재료/층(12)이 형성된다. 임의의 적절한 기판(14)이 사용될 수 있다는 것을 이해해야 한다. 기판(14)은 (도 2B에 도시된) 장치(10)의 바람직한 최종 용도에 적어도 부분적으로 의존하여 투명하거나 불투명할 수 있다. 적절한 기판 재료들의 더 구체적인 예들은 석영, 실리콘 웨이퍼, 금속 포일(예를 들어, 스테인리스강 포일), 유리, 폴리머 또는 이들의 조합들을 포함하지만, 이에 한정되지 않는다.
(예를 들어, 어닐링, 층/나노와이어 성장 등에 사용되는) 전체적인 고온들은 폴리머와 같은 소정의 기판 재료들을 열화시킬 수 있다는 것을 이해해야 한다. 따라서, 그러한 재료들이 기판(14)으로 사용될 때에는, (예를 들어, 레이저 소스를 이용하는) 국지화된 가열을 이용하여, 어닐링 및/또는 반도체 재료, 마이크로 결정 및/또는 나노와이어(16) 성장을 위한 열을 제공하는 것이 바람직할 수 있다. 일부 예들에서는, 더 큰 영역에 대해 국지화된 가열을 제공하기 위해 레이저 스폿의 스캐닝이 이용될 수 있다.
금속 재료/층(12)은 임의의 바람직한 구성을 갖도록 형성될 수 있으며, 이 실시예에서 재료/층(12)은 나노와이어(16)(도 2B)가 그 사이에서 형성될 수 있는 다수의 피크를 갖는다. 적절한 금속들의 비제한적인 예들은 백금, 티타늄, 텅스텐, 니켈, 코발트, 또는 예를 들어 실리사이드 또는 다른 높은 도전성의 마이크로 결정층을 형성하기 위한 임의의 적절한 알칼리 금속을 포함한다. 금속 재료/층(12)은 스퍼터링, 증착, 화학 기상 침적 등을 포함하지만 이에 한정되지 않는 임의의 적절한 침적 기술을 통해 형성될 수 있다.
일반적으로, 금속 재료/층(12)은 임의의 바람직한 두께를 갖도록 형성될 수 있으며, 이러한 두께는 형성되는 재료/층(12)의 길이에 따라 변할 수 있다. 일부 실시예들에서, 금속 재료/층(12)은 결과적인 도전성 마이크로 결정층(18)(도 2B)에 충분한 도전율을 제공하기에 충분할 만큼 두껍다는 것을 이해해야 한다. 비제한적인 예로서, 금속 재료/층(12)의 두께는 약 10nm 내지 약 100nm의 범위이다.
금속 재료/층(12)의 적어도 일부 상에 마이크로 결정 재료/층(20)이 형성된다. 마이크로 결정 재료/층(20)은 마이크로 결정 실리콘, 마이크로 결정 게르마늄 또는 이들의 합금들로 형성될 수 있다. 마이크로 결정 재료/층(20)은 도핑되지 않거나, p형 도전성 또는 n형 도전성을 갖도록 저농도로 도핑될 수 있다는 것을 이해해야 한다. 일반적으로(아래에 더 설명하는 바와 같이), 마이크로 결정 재료/층(20)은 금속 재료/층(12)과 반응하여, 높은 도전성의 마이크로 결정층(18)을 형성한다(이것의 비제한적인 예들은 실리사이드 또는 게르마니드(germanide)(예를 들어, 백금 실리사이드 및/또는 백금 게르마니드)를 포함한다). 이러한 반응의 결과로서, 도핑되지 않거나 저농도로 도핑된 마이크로 결정 재료/층(20)은 높은 도전율을 갖게 된다.
마이크로 결정 재료/층(20)은 임의의 적절한 기술(예를 들어, 플라즈마 강화 화학 기상 침적(PECVD))을 통해 임의의 바람직한 두께로(일반적으로 약 10nm 내지 약 10,000nm의 범위) 형성될 수 있다. 도핑되지 않은 마이크 결정 재료/층(20)의 전체 두께를 높은 도전성의 마이크로 결정으로 변환하는 것이 바람직한 경우, 재료/층(20)의 두께는 비교적 얇을 수 있다는 것을 이해해야 한다. 일 실시예에서, 금속 재료/층(12)의 두께는 약 10nm 내지 약 1000nm의 범위이고, 마이크로 결정 재료/층(20)의 두께는 약 10nm 내지 약 10,000nm의 범위이다. 각각의 재료/층들(12, 20)의 두께는 마이크로 결정 재료/층(20)이 저농도로 도핑되는지 또는 도핑되지 않는지, 전체 마이크로 결정 재료/층(20)을 변환하는 것이 바람직한지, 결과적인 마이크로 결정층(18)이 얼마의 도전성을 갖는 것이 바람직한지 등, 또는 이들의 조합들에 적어도 부분적으로 의존하여 변할 수 있다는 것을 이해해야 한다. 하나의 비제한적인 예에서, 금속 재료/층(12)은 약 100nm 두께를 가지며, 마이크로 결정 재료/층(20)은 약 500nm의 두께를 갖는다.
도 2A에 도시된 바와 같이, 마이크로 결정 재료/층들(20) 중 하나 상에 촉매 나노입자(22)가 형성될 수 있다. 일 실시예에서는, (마이크로 결정 재료/층(20) 상에) 나중에 (예를 들어 가열에 노출될 때) 촉매 나노입자(22)를 형성하는 재료(들)를 침적함으로써 촉매 나노입자(22)가 형성된다. 다른 실시예에서는, 사전 형성된 촉매 나노입자(22)가 마이크로 결정 재료/층(20) 상에 침적된다. 어느 실시예에서나, 적절한 침적 프로세스들은 물리적 침적 프로세스들, 용액 침적 프로세스들, 화학적 침적 프로세스들, 전기 화학적 침적 프로세스들 및/또는 이들의 조합들을 포함하지만, 이에 한정되지 않는다.
적절한 촉매 나노입자 재료들의 비제한적인 예들은 금, 티타늄, 백금, 팔라듐, 갈륨, 니켈 또는 이들의 조합들을 포함한다.
나노와이어(16)의 성장은 촉매 나노입자(22) 및 프리커서 가스를 통해 개시될 수 있다. 이 실시예에서, 나노와이어(16)의 성장 조건들(예를 들어, 온도)은 금속 재료/층(12)과 마이크로 결정 재료/층(20) 사이의 반응을 개시하여 높은 도전성의 마이크로 결정층(18)을 형성하기에 적절하다는 것을 이해해야 한다. 이 실시예에서, 금속 재료/층(12)의 두께는 마이크로 결정 재료/층(20)을 높은 도전성의 마이크로 결정층(18)으로 완전히 변환하기에 충분하다. 금속 재료/층(12)은 마이크로 결정 재료/층(20)과 결합하므로, 결과적인 마이크로 결정층(18)은 금속으로부터의 전자들로 인해 높은 도전성을 갖게 된다. 따라서, 높은 도전성의 마이크로 결정층(18)은 일반적으로 n형 도전성을 갖도록 도핑된다.
결과적인 높은 도전성의 마이크로 결정층(18)의 조성은 사용되는 금속 및 마이크로 결정은 물론, 그러한 재료들/층들(12, 20)의 두께에 적어도 부분적으로 의존한다. 비제한적인 예들로서, 높은 도전성의 마이크로 결정층(18)은 실리사이드, 게르마니드, 또는 실리사이드와 게르마니드의 조합들일 수 있다.
도 2B에 도시된 실시예에서 나노와이어 성장 조건들은 높은 도전성의 마이크로 결정층(18)을 형성하므로, 나노와이어(16)의 성장은 하나의 높은 도전성의 마이크로 결정층(18)의 표면에서 개시되고, 다른 높은 도전성의 마이크로 결정층(18)의 표면에 접속이 형성된다. 성장이 높은 도전성의 마이크로 결정층(18)으로부터 개시되는 한, 나노와이어 단부들 중 하나는 상이한 표면에(즉, 높은 도전성의 마이크로 결정층(18)의 표면과 다른 표면에) 부착될 수 있다는 것을 이해해야 한다. 하나의 나노와이어 단부가 부착될 수 있는 표면들의 비제한적인 예들은 높은 도전성의 마이크로 결정층(18), 도전성 산화물층, 석영층 또는 이들의 층들을 포함한다. 하나의 비제한적인 예에서, 나노와이어(16)가 부착되는 피크는 높은 도전성의 마이크로 결정층(18)이 아니라 그 위에 형성된 도전성 산화물의 층을 구비할 수 있다.
나노와이어(16)가 성장할 때, 나노와이어는 나노와이어 세그먼트들(S1, S2, S3) 중 하나 이상에 상이한 도전형들을 도입할 수 있는 도펀트로 소정 영역들이 도핑된다. 도펀트는 프리커서 가스를 이용하여 도입된다. 일반적으로, 세그먼트들(S1, S2, S3) 중 적어도 2개는 상이하게 도핑되며, 따라서 바이폴라 나노와이어(16)가 형성된다. 세그먼트들(S1, S2, S3) 중 적어도 하나는 p형 또는 n형으로 도핑되며, 세그먼트들(S1, S2, S3) 중 적어도 다른 하나는 n형 또는 p형 중 다른 하나로 도핑된다는 것을 알아야 한다. 비제한적인 예에서, 나노와이어(16)는 2개의 상이하게 도핑된 세그먼트(S1, S2)를 포함하여(예를 들어, 도 4D 참조), p-n 또는 n-p 나노와이어(16)를 형성할 수 있다. 전술한 바와 같이, 나노와이어(16)는 다수의 p형 및 n형 세그먼트(도시되지 않음)를 포함하도록, 또는 도핑되지 않은 진성 반도체 영역을 포함하도록(예를 들어, 도 2B 및 3C 참조) 성장될 수도 있다.
일반적으로, 나노와이어 세그먼트들(S1, S2, S3)은 반도체 재료들로부터 선택된다. 그러한 재료들의 비제한적인 예들은 실리콘, 게르마늄, 인듐 인화물, 갈륨 비화물, 갈륨 질화물 등 또는 이들의 합금들 또는 이들의 조합들을 포함한다. 더구나, IV족 반도체들에 p형 도전성을 도입하기 위한 도펀트들은 붕소, 다른 유사한 원소들 또는 이들의 조합들을 포함하지만 이에 한정되지 않으며, IV족 반도체들에 n형 도전성을 도입하기 위한 도펀트들은 인, 비소, 안티몬, 다른 유사한 원소들 또는 이들의 조합들을 포함하지만 이에 한정되지 않는다. 예를 들어 실리콘, 탄소, 아연 등 또는 이들의 조합들과 같은 상이한 도펀트들이 III-V족 재료들에 대해 적절할 수 있다.
제1 세그먼트(S1)는 원하는 길이가 달성될 때까지 성장된다. 일반적으로, 제1 세그먼트(S1)는 그가 성장하는 표면과 바람직한 저항 접촉을 형성하도록 도핑된다.
제1 세그먼트(S1)가 원하는 길이로 성장되면, 방법은 도펀트 농도를 변경하거나 제거하여, 제1 세그먼트(S1)의 단부에 제2 세그먼트(S2)를 형성하는 단계를 포함한다. 도 2B의 실시예에서, 제2 세그먼트(S2)는 도핑되지 않은 진성 반도체 영역이다. 이 세그먼트(S2)는 일반적으로 프리커서 가스로부터 도펀트(들)를 제거하고 나노와이어(16)의 성장을 계속함으로써 형성된다.
3개 이상의 세그먼트(S1, S2, S3)를 포함하는 나노와이어(16)에 대해, 제2 세그먼트(S2)가 원하는 길이로 성장되면, 방법은 도펀트 농도를 변경하거나 다른 도펀트 농도를 재도입하여 제2 세그먼트(S2)의 단부에 제3 세그먼트(S3)를 형성하는 단계를 포함한다. 도 2B에 도시된 실시예에서, 제3 세그먼트(S3)는 제1 세그먼트(S1)의 도전형과 다른 도전형을 도입하도록 도핑된다. 일반적으로, 제3 세그먼트(S3)는 그가 부착되는 표면과 바람직한 저항 접촉을 형성하도록 도핑된다.
세그먼트(S1, S2, S3) 라벨들(즉, 제1, 제2 및 제3)은 단지 예시적인 목적으로 사용될 뿐, 임의의 특정 나노와이어(16)를 임의의 특정 세그먼트(S1, S2, S3) 배향으로 한정하려는 의도가 없다는 것을 이해해야 한다. 예를 들어, 일부 예들에서, 제3 세그먼트(S3)는 도핑되지 않는 진성 반도체 영역일 수 있으며, 따라서 2개의 다른 나노와이어 세그먼트(S1, S2) 사이에 배치될 수 있다.
도 2B에서, 결과적인 나노와이어(16)는 금속 재료/층(12)의 인접 피크 상에 형성된 다른 높은 도전성의 마이크로 결정층(18)에 접속된다. 도 2B에 도시된 나노와이어는 피크들 사이에 실질적으로 수평으로 배향되는 것으로 도시되지만, 나노와이어(들)(16)는 하나의 표면에서 다른 표면으로 비교적 무작위로 성장한다는 것을 이해해야 한다. 따라서, 나노와이어들(16)은 형성될 장치(10)의 타입 및 나노와이어(16)가 성장되는 높은 도전성의 마이크로 결정층(18)(일부 예들에서, 무작위로 배향된 마이크로 결정들을 가짐)의 표면의 배향에 적어도 부분적으로 의존하여 수평으로, 수직으로 또는 소정의 임의 각도로 배향될 수 있다.
이제, 도 3A 내지 3C를 참조하면, (도 3C에 도시된) 장치(10')의 다른 실시예를 형성하는 실시예가 도시되어 있다. 이 실시예에서, 마이크로 결정 재료/층(20)은 기판(14)의 적어도 일부 상에 형성되며, 금속 재료/층(12)은 마이크로 결정 재료/층(20)의 적어도 일부 상에 형성된다. 그러한 재료들/층들(12, 20) 또는 기판들(14)에 대해 전술한 재료들 및 방법들은 여기에 설명되는 임의의 실시예에서 사용될 수 있다는 것을 이해해야 한다.
도 3A에 도시된 바와 같이, 마이크로 결정 재료/층(20)은 갭(24)을 갖도록 구성되며, 나노와이어(16)는 갭(24)을 가로질러 연장하도록 성장될 수 있다. 마이크로 결정 재료/층(20)은 도 2A 및 2B에 도시된 금속 재료/층(12)의 피크 구성을 포함하는 임의의 바람직한 방식으로 기판(14) 상에 형성될 수 있다는 것을 이해해야 한다. 일반적으로, 마이크로 결정 재료/층(20) 및 금속 재료/층(12)의 구성은 나노와이어(16)의 바람직한 위치에 적어도 부분적으로 의존한다.
마이크로 결정 재료/층(20) 상에 금속 재료/층(12)이 형성될 때, 방법은 촉매 나노입자(22)를 형성하고 나노와이어(16)를 형성하기 전에 어닐링 단계를 더 포함한다는 것을 이해해야 한다. 어닐링은 금속 재료/층(12)과 그 아래의 마이크로 결정 재료/층(20)의 일부 사이의 반응을 개시한다. 이러한 반응은 마이크로 결정 재료/층(20)의 표면에 그 일부 내로 연장하는 높은 도전성의 마이크로 결정층(18)을 형성한다. 어닐링 온도들은 금속 재료/층(12)의 두께에 적어도 부분적으로 의존하여 변할 수 있다는 것을 이해해야 한다. 비제한적인 예로서, 어닐링 온도는 약 350℃ 내지 약 550℃의 범위일 수 있다.
금속 재료/층(12)과 반응하는 마이크로 결정 재료/층(20)의 양은 금속 재료/층(12)의 두께에 적어도 부분적으로 의존한다는 것을 이해해야 한다. 도핑되지 않은 마이크로 결정 재료/층(20)이 사용되고, 반응 후에 재료/층(20)의 일부가 도핑되지 않은 상태로 유지되거나 저농도로 도핑되는 경우에, 나머지 도핑되지 않은/저농도로 도핑된 부분은 원하는 높은 도전성을 갖도록 도핑될 수 있다는 것을 더 이해해야 한다. 이것은 도 4A 내지 도 4D를 참조하여 아래에 더 설명된다.
도 3B에 도시된 바와 같이, 높은 도전성의 마이크로 결정층(18)이 형성되면, 그 위에 촉매 나노입자(22)가 형성될 수 있다. 이어서, 촉매 나노입자(22) 및 프리커서 가스를 통해 나노와이어(16) 성장이 개시될 수 있다.
도 3C는 결과적인 나노와이어(16)를 도시한다. 도시된 바와 같이, 이 실시예에서, 나노와이어(16)는 2개의 높은 도전성의 마이크로 결정층(18)의 표면들에 부착된다. 전술한 바와 같이, 나노와이어 단부들 중 하나는 (높은 도전성의 마이크로 결정층(18)의 표면과 다른) 상이한 표면에 부착될 수 있다는 것을 이해해야 한다.
나노와이어(16)가 성장할 때, 나노와이어는 나노와이어 세그먼트들(S1, S2, S3) 중 하나 이상에 상이한 도전형들을 도입할 수 있는 도펀트로 소정 영역들이 도핑된다. 이 실시예에서, 나노와이어(16)는 제1 도전형을 갖도록 도핑되는 세그먼트(S1), 도핑되지 않은 진성 반도체의 세그먼트(S2) 및 제1 도전형과 다른 제2 도전형을 갖도록 도핑되는 세그먼트(S3)를 포함한다. 제1 및 제2 도전형은 p형 및 n형으로부터 선택된다는 것을 이해해야 한다. 따라서, 도 3C에 도시된 실시예는 p-i-n 또는 n-i-p 나노와이어(16)이다. 전술한 바와 같이, 각각의 세그먼트들(S1, S2, S3)은 임의의 원하는 길이로 성장될 수 있다. 도 2A 및 2B와 관련하여 전술한 바와 같이, 도핑되지 않은 진성 반도체 세그먼트(S2)의 성장 동안, 도펀트(들)가 프리커서 가스로부터 제거되고, 나노와이어(16)는 다른 도펀트를 도입하기 전에 소정 시간 동안 성장하는 것이 허가된다.
전술한 바와 같이, 나노와이어(들)(16)는 소정의 임의 방향으로 성장한다. 도 3C는 갭(24)을 가로질러 각지게 배향된 나노와이어(16)를 도시한다.
도 4A 내지 4D는 장치(10")(도 4D 참조)의 다른 실시예를 형성하기 위한 방법의 또 다른 실시예를 나타낸다. 이 실시예에서, 마이크로 결정 재료/층(20)은 도핑되지 않으며, 금속 재료/층(12)의 적어도 일부 상에 형성된다. 도 4A에는 도시되지 않았지만, 금속 재료/층(12)은 전술한 것들과 같은 기판(14) 상에 형성될 수 있다.
재료들/층들(12, 20)이 어닐링된다. 이 실시예에서, 도핑되지 않은 마이크로 결정 재료/층(20)은, 어닐링에 노출될 때, 도핑되지 않은 마이크로 결정 재료/층(20)의 일부가 도핑되지 않은 상태로 유지되거나, 저농도로 도핑된 마이크로 결정 부분(26)이 되고, 도핑되지 않은 마이크로 결정 재료/층(20)의 다른 부분이 금속 재료/층(12)과 반응하여 높은 도전성의 마이크로 결정층(18)을 형성하도록 하는 두께를 갖는다. 일반적으로, 금속 재료/층(12)이 도핑되지 않은 마이크로 결정 재료/층(20) 전체와 반응할 만큼 충분히 두껍지 않을 때, 어닐링 후에 도핑되지 않거나 저농도로 도핑된 마이크로 결정 부분(26)이 남는다. 금속 재료/층(12)과 도핑되지 않은 마이크로 결정 재료/층(20) 사이의 반응은 2개의 재료/층(12, 20) 사이의 계면에서 개시되므로, 금속 재료/층(12)에 직접 인접하는 도핑되지 않은 마이크로 결정 재료/층(20)의 일부는 높은 도전성의 마이크로 결정층(18)으로 변환된다. 따라서, 도핑되지 않은 마이크로 결정 재료/층(20)이 너무 두껍고, 그리고/또는 금속 재료/층(12)이 너무 얇은 경우, 반응은 도핑되지 않은 마이크로 결정 재료/층(20)의 전체 두께보다 작은 두께를 통해 진행되며, 도핑되지 않은 마이크로 결정 재료/층(20)의 적어도 표면은 도핑되지 않거나 저농도로 도핑된다.
높은 도전성의 표면으로부터 나노와이어(16)를 성장시키는 것이 바람직하므로, 본 방법의 실시예는 도핑되지 않은 또는 저농도로 도핑된 마이크로 결정 부분(26)을 p형 도전형 또는 n형 도전형을 갖도록 도핑하는 단계를 더 포함한다. 도핑된 마이크로 결정 부분이 도 4C에 28로 표시되어 있다. 부분(26)을 더 도핑함으로써, (도핑되지 않은 또는 저농도로 도핑된 부분(26)으로 인한) 비저항의 임의 증가가 최소화되거나 제거되는 것으로 생각된다. 사용되는 도펀트는 도핑된 마이크로 결정 부분(28)과 접촉하는 나노와이어(16)의 세그먼트(S1, S2, S3)의 도전형에 적어도 부분적으로 의존한다.
본 방법의 실시예는 나노와이어 성장 표면이 도전성을 갖게 하지만, 본 실시예의 높은 도전성의 성장 표면은 1) 금속 재료/층(12)과 도핑되지 않은 마이크로 결정 층(20) 사이의 반응의 결과인 부분(즉, 높은 도전성의 마이크로 결정층(18) 및 2) 바람직한 도전형으로 도핑된 다른 부분을 포함한다는 것을 이해해야 한다.
전체 성장 표면이 소정 형태의 높은 도전성의 마이크로 결정 재료로 구성된 후에, 전술한 바와 같이 촉매 나노입자(22)가 형성될 수 있고, 나노와이어(16) 성장이 개시될 수 있다. 도 4D는 이러한 방법의 실시예를 통해 형성된 장치(10")의 일 실시예를 도시한다. 도시된 바와 같이, 나노와이어(16)는 성장 동안에 두 번 도핑되어, 상이한 도전형을 갖는 2개의 세그먼트(S1, S2)(즉, p-n 나노와이어 또는 n-p 나노와이어)가 형성된다.
장치(10''')의 또 다른 실시예를 형성하는 방법의 또 다른 실시예가 도 5A 내지 도 5C에 도시되어 있다. 이 실시예에서는, 높은 도전성의 마이크로 결정층(18)과 다른 층(30) 사이에 복수의 나노와이어(16)가 무작위의, 다소 수직인 방향들로 성장된다.
전술한 임의의 실시예는 복수의 나노와이어(16)를 포함할 수 있다는 것을 이해해야 한다.
도 5A는 이미 형성된 높은 도전성의 마이크로 결정층(18) 및 이미 성장된 복수의 나노와이어(16)를 도시한다. 층(18) 및 나노와이어들(16)은 전술한 임의의 실시예를 이용하여 형성되고 성장될 수 있다는 것을 이해해야 한다. 이 실시예에서, 금속 재료/층(12)은 기판(14) 상에 형성되며, 도핑되지 않은 마이크로 결정 재료/층(20)(도시되지 않음)은 금속 재료/층(12) 상에 최초 형성된다.
도 5A에 도시된 바와 같이, 금속 재료/층(12)은 도전성 산화물 층(32)이 상부에 형성된 기판(14) 상에 형성된다. 그러한 도전성 산화물 층(32)의 비제한적인 예는 인듐 주석 산화물을 포함한다. 여기에 개시되는 임의의 실시예는 그러한 도전성 산화물 층(32)을 포함할 수 있다.
이러한 방법의 실시예에서는, 나노와이어들(16) 사이에 재료(34)가 형성된다. 재료(34)는 (도 5B에 도시된 바와 같이) 나노와이어들(16)을 커버하도록 형성될 수 있다. 그러나, 일부 예들에서는, 나노와이어들(16)이 재료(34)를 통해 연장하여 반사 방지 표면을 형성하도록 재료(34)가 형성되는 것이 바람직할 수 있다. 그러한 재료들(34)의 비제한적인 예들은 칼슘 불화물, 실리콘 질화물, 실리콘 이산화물, 실리콘 탄화물, 스핀-온-글래스 및/또는 이들의 조합들을 포함하지만 이에 한정되지 않는다. 그러한 재료(34)는 스퍼터링, 화학 기상 침적(CVD), 증착, 액체 드롭 및 스피닝(예를 들어, 스핀-온-글래스) 등을 통해 형성될 수 있다. 재료(34)는 또한 나노와이어들(16)에 대한 패시베이션 층으로도 사용될 수 있다.
재료(34)가 나노와이어들(16)을 커버하도록 형성될 때, (예를 들어, 화학 기계적 평탄화(CMP)를 통해) 재료(34)를 에치 백하여, 나노와이어들(16) 각각의 세그먼트(S1)가 노출되게 하는 것이 바람직할 수 있다. 이 실시예에서, 나노와이어들(16)은 재료(34)의 표면(S)과 실질적으로 평탄하거나(도 5C 참조), 표면(S)과 실질적으로 평탄하지 않을 수 있다. 이어서, 바람직한 경우, 다른 층(30)이 재료(34) 상에 그리고 노출된 나노와이어 세그먼트들(S1) 상에 형성될 수 있다. 이러한 다른 층(30)의 비제한적인 예들은 (예를 들어, 여기에 개시되는 방법들을 통해 형성되는) 높은 도전성의 마이크로 결정층(18), 도전성 산화물 층, 금속 저항 층(metallic ohmic layer) 또는 이들의 층들을 포함한다. 이러한 다른 층(30)은 추가 기판(도시되지 않음)에 부착될 수도 있다는 것을 더 이해해야 한다.
여러 실시예가 상세히 설명되었지만, 개시된 실시예들은 변경될 수 있다는 것이 이 분야의 기술자들에게 명백할 것이다. 따라서, 위의 설명은 한정이 아니라 예시적인 것으로 간주되어야 한다.

Claims (15)

  1. 마이크로 결정 재료 및 금속을 포함하는 높은 도전성의 마이크로 결정층(18);
    하나의 단부가 상기 높은 도전성의 마이크로 결정층(18)에 부착된 바이폴라 나노와이어(16); 및
    상기 바이폴라 나노와이어(16)의 다른 단부에 부착된 다른 층(18, 30)
    을 포함하는 나노구조(10, 10', 10", 10''').
  2. 제1항에 있어서, 상기 바이폴라 나노와이어(16)는 상기 높은 도전성의 마이크로 결정층(18)과 상기 다른 층(18, 30) 사이에 무작위로 배향되는 나노구조(10, 10', 10", 10''').
  3. 제1항 또는 제2항에 있어서, 상기 바이폴라 나노와이어(16)는 제1 도전형의 제1 세그먼트(S1) 및 상기 제1 도전형과 다른 제2 도전형의 제2 세그먼트(S3)를 포함하는 나노구조(10, 10', 10", 10''').
  4. 제3항에 있어서, 상기 바이폴라 나노와이어(16)는 상기 제1 및 제2 세그먼트들(S1, S3) 사이에 배치된 제3 세그먼트(S2)를 더 포함하고, 상기 제3 세그먼트(S2)는 도핑되지 않은 진성 반도체 영역인 나노구조(10, 10', 10", 10''').
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 높은 도전성의 마이크로 결정층(18)과 상기 다른 층(18, 30) 사이에 배치된 복수의 바이폴라 나노와이어(16)를 더 포함하고, 상기 복수의 바이폴라 나노와이어(16)의 각각은 제1 도전형의 제1 세그먼트(S1) 및 상기 제1 도전형과 다른 제2 도전형의 제2 세그먼트(S3)를 포함하는 나노구조(10, 10', 10", 10''').
  6. 제5항에 있어서, 인접하는 바이폴라 나노와이어들(16) 사이에 형성된 재료(34)를 더 포함하고, 상기 재료(34)는 칼슘 불화물, 실리콘 질화물, 실리콘 이산화물, 실리콘 탄화물, 스핀-온-글래스(spin-on-glass) 및 이들의 조합들로부터 선택되는 나노구조(10, 10', 10", 10''').
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 높은 도전성의 마이크로 결정층(18)이 상부에 형성된 기판(14); 및
    상기 높은 도전성의 마이크로 결정층(18)과 상기 기판(14) 사이에 형성된 도전성 산화물 층(32)
    을 더 포함하는 나노구조(10, 10', 10", 10''').
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 바이폴라 나노와이어(16)의 제1 및 제2 세그먼트들(S1, S3) 사이에 형성된 양자 우물을 더 포함하는 나노구조(10, 10', 10", 10''').
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 높은 도전성의 마이크로 결정층(18)은 실리사이드, 게르마니드(germanide), 또는 실리콘 및 게르마늄의 합금들을 포함하는 나노구조(10, 10', 10", 10''').
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 높은 도전성의 마이크로 결정층(18)은 약 1 μΩ/cm 내지 약 100 μΩ/cm 범위의 저항률을 갖는 나노구조(10, 10', 10", 10''').
  11. 나노구조(10, 10', 10", 10''')를 형성하는 방법으로서,
    높은 도전성의 마이크로 결정층(18)을 형성하는 단계; 및
    바이폴라 나노와이어(16)를 성장시켜, 상기 바이폴라 나노와이어(16)의 한 단부가 상기 높은 도전성의 마이크로 결정층(18)에 부착되고, 상기 바이폴라 나노와이어(16)의 다른 단부가 다른 층(18, 30)에 부착되게 하는 단계
    를 포함하는 나노구조(10, 10', 10", 10''') 형성 방법.
  12. 제11항에 있어서,
    상기 높은 도전성의 마이크로 결정층(18)으로부터 복수의 바이폴라 나노와이어(16)를 성장시키는 단계;
    인접하는 바이폴라 나노와이어들(16) 사이에 그리고 상기 복수의 바이폴라 나노와이어(16) 각각의 다른 단부 상에 재료(34)를 형성하는 단계;
    상기 바이폴라 나노와이어들(16) 각각의 단부가 노출되도록 상기 재료(34)를 제거하는 단계; 및
    상기 다른 층(18, 30)이 상기 복수의 바이폴라 나노와이어(16) 각각의 노출된 단부에 부착되도록 상기 다른 층을 형성하는 단계
    를 더 포함하는 나노구조(10, 10', 10", 10''') 형성 방법.
  13. 제11항 또는 제12항에 있어서,
    상기 높은 도전성의 마이크로 결정층(18) 상에 촉매 나노입자(22)를 형성하고,
    제1 도핑된 가스에 상기 촉매 나노입자(22)를 노출시켜, 상기 바이폴라 나노와이어(16)의 성장을 개시하고, 제1 도전형을 갖는 상기 바이폴라 나노와이어(16)의 제1 세그먼트(S1)를 형성하고,
    상기 제1 도핑된 가스와 다른 제2 도핑된 가스에 상기 성장하는 나노와이어를 노출시켜, 상기 제1 도전형과 다른 제2 도전형을 갖는 상기 바이폴라 나노와이어(16)의 제2 세그먼트(S3)를 형성함으로써 성장이 이루어지는 나노구조(10, 10', 10", 10''') 형성 방법.
  14. 제11항 내지 제13항 중 어느 한 항에 있어서,
    상기 높은 도전성의 마이크로 결정층(18)을 형성하는 단계는,
    기판(14) 상에 금속층(12)을 형성하는 단계;
    상기 금속층(12) 상에 도핑되지 않은 마이크로 결정층(20)을 형성하는 단계;
    i) 상기 도핑되지 않은 마이크로 결정층(20)의 일부가 도핑되지 않은 상태로 유지되거나, 저농도로 도핑된 마이크로 결정 부분(26)이 되고, ii) 상기 도핑되지 않은 마이크로 결정층(20)의 다른 부분이 상기 금속층(12)과 반응하여 상기 높은 도전성의 마이크로 결정층(18)을 형성하도록, 상기 층들(12, 20)을 어닐링하는 단계; 및
    상기 도핑되지 않은 또는 저농도로 도핑된 마이크로 결정 부분(26)을 p형 도전성 또는 n형 도전성을 갖도록 도핑하는 단계
    를 포함하는 나노구조(10, 10', 10", 10''') 형성 방법.
  15. 제11항 내지 제13항 중 어느 한 항에 있어서,
    상기 높은 도전성의 마이크로 결정층(18)을 형성하는 단계는,
    기판(14) 상에 도핑되지 않은 또는 저농도로 도핑된 마이크로 결정층(20)을 형성하는 단계;
    상기 도핑되지 않은 또는 저농도로 도핑된 마이크로 결정층(20) 상에 금속층(12)을 형성하는 단계; 및
    상기 층들(12, 20)을 어닐링하여, 상기 높은 도전성의 마이크로 결정층(18)을 형성하는 단계
    를 포함하는 나노구조(10, 10', 10", 10''') 형성 방법.
KR1020107019098A 2008-01-30 2008-01-30 나노구조 및 그 형성 방법 KR101434238B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2008/052476 WO2009096961A1 (en) 2008-01-30 2008-01-30 Nanostructures and methods of making the same

Publications (2)

Publication Number Publication Date
KR20100123851A true KR20100123851A (ko) 2010-11-25
KR101434238B1 KR101434238B1 (ko) 2014-08-26

Family

ID=40913093

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107019098A KR101434238B1 (ko) 2008-01-30 2008-01-30 나노구조 및 그 형성 방법

Country Status (6)

Country Link
US (1) US9272900B2 (ko)
JP (1) JP2011514656A (ko)
KR (1) KR101434238B1 (ko)
CN (1) CN101933140B (ko)
DE (1) DE112008003659B4 (ko)
WO (1) WO2009096961A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101894745A (zh) * 2010-06-17 2010-11-24 复旦大学 一种基于半导体纳米线形成的逻辑门及其制备方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2005195A (en) * 1933-07-31 1935-06-18 Ira E Mccabe Delayed action switch mechanism
US5296719A (en) 1991-07-22 1994-03-22 Matsushita Electric Industrial Co., Ltd. Quantum device and fabrication method thereof
JPH08204200A (ja) * 1995-01-20 1996-08-09 Toshiba Corp 薄膜トランジスタ
WO2002078096A1 (en) * 2001-03-23 2002-10-03 Oriol, Inc. TREATING N-TYPE GaN WITH A C12-BASED INDUCTIVELY COUPLED PLASMA BEFORE FORMATION OF OHMIC CONTACTS
KR101008294B1 (ko) 2001-03-30 2011-01-13 더 리전트 오브 더 유니버시티 오브 캘리포니아 나노구조체 및 나노와이어의 제조 방법 및 그로부터 제조되는 디바이스
US7051945B2 (en) 2002-09-30 2006-05-30 Nanosys, Inc Applications of nano-enabled large area macroelectronic substrates incorporating nanowires and nanowire composites
US7135728B2 (en) 2002-09-30 2006-11-14 Nanosys, Inc. Large-area nanoenabled macroelectronic substrates and uses therefor
KR100521988B1 (ko) 2003-01-29 2005-10-17 재단법인서울대학교산학협력재단 나노 구조물을 이용한 커패시터를 포함하는 반도체 소자 및 그 제조 방법
US7208094B2 (en) 2003-12-17 2007-04-24 Hewlett-Packard Development Company, L.P. Methods of bridging lateral nanowires and device using same
KR20050074703A (ko) 2004-01-14 2005-07-19 삼성전자주식회사 반도체 메모리에서의 정전기 유도 현상을 이용한 커패시터형성방법
US7132677B2 (en) * 2004-02-13 2006-11-07 Dongguk University Super bright light emitting diode of nanorod array structure having InGaN quantum well and method for manufacturing the same
KR100624419B1 (ko) 2004-04-07 2006-09-19 삼성전자주식회사 나노와이어 발광소자 및 그 제조방법
KR20050104034A (ko) 2004-04-27 2005-11-02 삼성에스디아이 주식회사 나노와이어 제조방법
US7105428B2 (en) 2004-04-30 2006-09-12 Nanosys, Inc. Systems and methods for nanowire growth and harvesting
JP4771510B2 (ja) 2004-06-23 2011-09-14 キヤノン株式会社 半導体層の製造方法及び基板の製造方法
US7235475B2 (en) 2004-12-23 2007-06-26 Hewlett-Packard Development Company, L.P. Semiconductor nanowire fluid sensor and method for fabricating the same
US20060207647A1 (en) 2005-03-16 2006-09-21 General Electric Company High efficiency inorganic nanorod-enhanced photovoltaic devices
US7309621B2 (en) * 2005-04-26 2007-12-18 Sharp Laboratories Of America, Inc. Method to fabricate a nanowire CHEMFET sensor device using selective nanowire deposition
US7230286B2 (en) 2005-05-23 2007-06-12 International Business Machines Corporation Vertical FET with nanowire channels and a silicided bottom contact
JP2007184566A (ja) 2005-12-06 2007-07-19 Canon Inc 半導体ナノワイヤを用いた半導体素子、それを用いた表示装置及び撮像装置
US7439560B2 (en) * 2005-12-06 2008-10-21 Canon Kabushiki Kaisha Semiconductor device using semiconductor nanowire and display apparatus and image pick-up apparatus using the same
KR20070061994A (ko) 2005-12-12 2007-06-15 삼성전자주식회사 표시 장치 및 그 제조 방법
US20070145356A1 (en) * 2005-12-22 2007-06-28 Amlani Islamshah S Carbon nanotube interdigitated sensor
FR2902237B1 (fr) * 2006-06-09 2008-10-10 Commissariat Energie Atomique Procede de realisation d'un dispositif microelectronique emetteur de lumiere a nanofils semi-conducteurs formes sur un substrat metallique
US20080111144A1 (en) * 2006-11-15 2008-05-15 The Regents Of The University Of California LIGHT EMITTING DIODE AND LASER DIODE USING N-FACE GaN, InN, AND AlN AND THEIR ALLOYS
US8363201B2 (en) * 2007-01-18 2013-01-29 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona Acting For And On Behalf Of Arizona State University Flexible transparent electrodes via nanowires and sacrificial conductive layer
US7754600B2 (en) 2007-03-01 2010-07-13 Hewlett-Packard Development Company, L.P. Methods of forming nanostructures on metal-silicide crystallites, and resulting structures and devices
US8183566B2 (en) 2007-03-01 2012-05-22 Hewlett-Packard Development Company, L.P. Hetero-crystalline semiconductor device and method of making same

Also Published As

Publication number Publication date
US20100295018A1 (en) 2010-11-25
CN101933140B (zh) 2012-02-29
DE112008003659T5 (de) 2011-01-05
US9272900B2 (en) 2016-03-01
KR101434238B1 (ko) 2014-08-26
CN101933140A (zh) 2010-12-29
DE112008003659B4 (de) 2019-06-13
WO2009096961A1 (en) 2009-08-06
JP2011514656A (ja) 2011-05-06

Similar Documents

Publication Publication Date Title
US7754600B2 (en) Methods of forming nanostructures on metal-silicide crystallites, and resulting structures and devices
JP5132934B2 (ja) 半導体ナノワイヤ、および当該ナノワイヤを備えた半導体装置
US8198706B2 (en) Multi-level nanowire structure and method of making the same
US7560366B1 (en) Nanowire horizontal growth and substrate removal
US8389388B2 (en) Photonic device and method of making the same
US7906778B2 (en) Methods of making nano-scale structures having controlled size, nanowire structures and methods of making the nanowire structures
KR101216124B1 (ko) 반도체 장치 및 나노튜브 접촉부 이용 방법
US8999851B2 (en) Methods for formation of substrate elements
JP5059130B2 (ja) ヘテロ結晶半導体デバイス及びその製造方法
US20110220171A1 (en) Photovoltaic Structure and Solar Cell and Method of Fabrication Employing Hidden Electrode
TW200952194A (en) Photovoltaic devices with enhanced efficiencies using high-aspect-ratio nanostructures
KR101434238B1 (ko) 나노구조 및 그 형성 방법
Hsu et al. Fabrication of Ni-silicide/Si heterostructured nanowire arrays by glancing angle deposition and solid state reaction
KR20110018764A (ko) 나노와이어를 포함하는 태양전지 및 나노와이어의 형성방법
Goncher et al. pn junctions in silicon nanowires
KR101408872B1 (ko) Au 박막에 급속 열처리 공정을 통한 금속 나노 패턴 형성법
JP2002367927A (ja) オーミック電極及びその製造方法
Dowdy Planar Gallium arsenide nanowire arrays for nanoelectronics: Controlled growth, doping, characterization, and devices
Oh High throughput manufacturing of silicon nanobridges for the fabrication of 3D gate-all-around field effect transistors
Islam et al. Rectifying characteristics of boron doped Si microneedle grown by in-situ doping VLS
CN102414117A (zh) 分支纳米线和用于制造分支纳米线的方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170811

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180801

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190801

Year of fee payment: 6