KR20100118609A - 화합물 반도체 발광 소자 및 이를 이용하는 조명 장치 및 화합물 반도체 발광 소자의 제조 방법 - Google Patents

화합물 반도체 발광 소자 및 이를 이용하는 조명 장치 및 화합물 반도체 발광 소자의 제조 방법 Download PDF

Info

Publication number
KR20100118609A
KR20100118609A KR1020107021457A KR20107021457A KR20100118609A KR 20100118609 A KR20100118609 A KR 20100118609A KR 1020107021457 A KR1020107021457 A KR 1020107021457A KR 20107021457 A KR20107021457 A KR 20107021457A KR 20100118609 A KR20100118609 A KR 20100118609A
Authority
KR
South Korea
Prior art keywords
region
light emitting
substrate
area
compound semiconductor
Prior art date
Application number
KR1020107021457A
Other languages
English (en)
Other versions
KR101396679B1 (ko
Inventor
로버트 데이빗 아미테이지
Original Assignee
파나소닉 전공 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 전공 주식회사 filed Critical 파나소닉 전공 주식회사
Publication of KR20100118609A publication Critical patent/KR20100118609A/ko
Application granted granted Critical
Publication of KR101396679B1 publication Critical patent/KR101396679B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

기판과, 상기 기판의 한쪽의 면에 설치된 제1 전극과, 상기 기판에 있어서의 다른쪽의 면 상에 n형 반도체층과 발광층과 p형 반도체층이 순서대로 적층된 나노 스케일의 복수의 기둥형상 결정 구조체와, 상기 복수의 기둥형상 결정 구조체의 꼭대기부에 접속된 제2 전극과, 상기 기판의 일부 영역인 제1 영역에 있어서의 상기 다른쪽의 면측에 설치되고, 상기 기둥형상 결정 구조체의 성장을 제어하는 하지층을 구비하고, 상기 기판에 있어서의 상기 제1 영역을 제외한 잔여 영역의 적어도 일부인 제2 영역과 당해 제1 영역에는 상기 다른쪽의 면에 있어서 단차가 설치되어 있는, 화합물 반도체 발광 소자이다.

Description

화합물 반도체 발광 소자 및 이를 이용하는 조명 장치 및 화합물 반도체 발광 소자의 제조 방법{COMPOUND SEMICONDUCTOR LIGHT-EMITTING ELEMENT AND ILLUMINATION DEVICE USING THE SAME, AND METHOD FOR MANUFACTURING COMPOUND SEMICONDUCTOR LIGHT-EMITTING ELEMENT}
본 발명은, 화합물 반도체 내에서 전자와 정공(正孔)을 결합하여 발광시키는 화합물 반도체 발광 소자 및 이를 이용하는 조명 장치 및 화합물 반도체 발광 소자의 제조 방법에 관한 것으로, 특히 상기 화합물 반도체 발광 소자로는, 나노 칼럼이나 나노 로드로 불리는 기둥형상 결정 구조체를 복수개 가지고 이루어지는 것에 관한 것이다.
최근, 질화물 반도체(이하, 나이트라이드로 부른다)를 이용하여, 그 안에 발광층을 형성하고, 외부로부터 전류를 주입하여, 이 발광층 내에서 전자와 정공을 결합하여 발광시키는 발광 소자의 발전이 눈부시다. 또한, 상기 발광 소자로부터 방출되는 광의 일부에서 형광체를 여기하고, 형광체에서 발생한 광과 발광 소자로부터의 광의 혼합으로 얻어지는 백색광을 광원으로 하여, 조명 장치에 응용하는 것이 주목받고 있다. 그러나, 아직 고효율의 요구를 만족하는 것은 얻어지지 않았다. 그 이유로서 특히 형광체를 이용하여 백색광을 얻는 과정에 주목하면, 효율을 저하시키는 요인이 주로 두가지가 존재하기 때문이다.
우선 첫번째로, 파장 변환함으로써 에너지의 일부가 소실되는(스토크 크로스) 것이다. 상세하게는, 발광 소자로부터 방출되고, 형광체에 흡수된 여기광은, 발광 소자로부터 발생한 광이 가지는 에너지보다 낮은 에너지의 광으로 파장 변환되어, 다시 외부로 방출된다. 이 때, 발광 소자로부터의 여기광과 형광체로부터의 방출광의 각각이 가지는 에너지의 차분만큼 손실이 생겨, 효율을 저하시키게 되기 때문이다.
두번째로, 형광체에서의 비발광 재결합에 의한 효율 저하(형광체의 내부 양자 효율의 저하)이다. 상세하게는, 형광체 내에 존재하는 결정 결함은, 비발광 재결합 중심으로서 기능하고, 여기광에 의해 형광체 내에 생성된 캐리어의 일부가, 발광에 기여하지 않고, 상기 결정 결함으로 포획되어 버려, 형광체의 발광 효율을 저하시키게 되기 때문이다.
따라서, 형광체를 이용하여 상술과 같은 2단계를 거침으로써 백색광을 얻는 경우, 혹은 효율이 저하하게 되어, 발광 소자의 고효율화를 저지하고 있다. 이상의 설명은, 본원 출원인이 먼저 제안한 특허 문헌 1의 인용이다. 이에 추가하여, 상기 형광체를 이용하면, 황화물계, 규산염계 및 할로규산염계 형광체는, 습도에 의한 가수분해(수화 반응)가 생김과 더불어, 자외광 등의 여기광에 의해 급속히 열화하므로, 신뢰성이 낮고, 수명이 짧다고 하는 문제가 있다. 또한, 형광체를 이용하면, 연색성이나 색미가 부족하다고 하는 문제도 있다. 즉, 고연색의 백색 발광을 실현하는 경우, 현상에서는 적색 형광체의 발광이 약하고, 연색성과 발광 효율은 트레이드 오프의 관계에 있다. 한편, 자외 발광 반도체에서, RGB의 3색의 형광체를 여기하는 방법에서는, 현재 고효율의 형광체는 얻어지지 않았다.
따라서, 현재의 기술에서는, 고연색이고 또한 신뢰성이 높은 백색 LED를 실현하기 위해서는, RGB의 3색의 칩을 이용하는 방법밖에 없는데, 색 편차가 생기지 않는 광학계의 설계가 곤란하거나, 비용의 점에서 일반 조명 레벨까지 이 기술을 적용하는 것은 곤란하다는 문제가 있다.
여기서, 본원 출원인은, 상술과 같은 기술적 과제에 대해서, 형광체를 이용하지 않고, 또한 상기 기둥형상 결정 구조체를 이용함으로써, 1칩으로, 백색 등의 다색 발광을 가능하게 한 화합물 반도체 발광 소자를 제안하고 있다. 구체적으로는, 기판 상에, 상기 기둥형상 결정 구조체의 통상의 성장 온도보다도 낮은 온도에서, 결정 성장의 핵을 성장시키고, 시간을 들여 통상의 성장 온도까지 상승시킴으로써 상기 핵에 편차를 갖게 한다. 그 후, 통상과 같이 기둥형상 결정 구조체를 성장시킴으로써, 발광층의 막 두께나 조성도 다르게 하고, 각 기둥형상 결정 구조체를 다른 파장으로 발광시키고 있다. 또한, 상기 기둥형상 결정 구조체의 성장에 관해서는, 특허 문헌 2 등에 기재되어 있다.
상기 특허 문헌 1에 기재된 수법은, 동일 기판으로 또한 단일 성장 공정에서 간단하게, 따라서 낮은 비용으로, 다색 발광을 가능하게 한 고체 광원을 실현하는 뛰어난 수법이다. 그러나, 성장의 편차를 이용하여 다색 발광을 가능하게 하고 있으므로, 조명 용도 등, 개체 광원의 발광색을 원하는 색미에 맞출 때의 정밀도가 낮다고 하는 문제가 있다.
일본국 특허공개 2007－123398호 공보 일본국 특허공개 2005－228936호 공보
본 발명의 목적은, 낮은 비용으로 원하는 색미를 실현할 수 있음과 더불어, 색미의 조정 정밀도를 향상시키는 것이 용이한 화합물 반도체 발광 소자 및 이를 이용하는 조명 장치 및 화합물 반도체 발광 소자의 제조 방법을 제공하는 것이다.
즉, 본 발명의 일국면에 따르는 화합물 반도체 발광 소자는, 기판과, 상기 기판의 한쪽의 면에 설치된 제1 전극과, 상기 기판에 있어서의 다른쪽의 면 상에 n형 반도체층과 발광층과 p형 반도체층이 순서대로 적층된 나노 스케일의 복수의 기둥형상 결정 구조체와, 상기 복수의 기둥형상 결정 구조체의 꼭대기부에 접속된 제2 전극과, 상기 기판의 일부의 영역인 제1 영역에 있어서의 상기 다른쪽의 면측에 설치되고, 상기 기둥형상 결정 구조체의 성장을 제어하는 하지층을 구비하고, 상기 기판에 있어서의 상기 제1 영역을 제외한 잔여 영역의 적어도 일부인 제2 영역과 당해 제1 영역에는, 상기 다른쪽의 면에 있어서 단차가 설치되어 있다.
상기의 구성에 의하면, 도전성 기판 혹은 절연성의 기판 상에 도전성의 버퍼층을 구비하는 등으로 하여, 한쪽의 면에 제1 전극이 형성된 기판 상에, n형 반도체층과 발광층과 p형 반도체층이 순서대로 적층하여 이루어지고, 나노 칼럼이나 나노 로드 등으로 불리는 나노 스케일의 기둥형상 결정 구조체가 복수 형성되고, 이 기둥형상 결정 구조체의 꼭대기부에 제2 전극이 접속되어 있다. 또한, 제1 영역에는 기둥형상 결정 구조체의 성장을 제어하는 하지층이 설치되어 있으므로, 제1 영역과 제2 영역에서 기둥형상 결정 구조체의 성장 속도를 바꿀수 있다.
그리고, 하지층에 의해 제1 영역과 제2 영역에서 기둥형상 결정 구조체의 성장 속도를 바꿈으로써, 제1 영역과 제2 영역의 사이에는 단차를 흡수하여 기둥형상 결정 구조체를 대략 같은 높이로 성장시킬 수 있다. 그러면, 제1 영역에 형성된 기둥형상 결정 구조체와 제2 영역에 형성된 기둥형상 결정 구조체는, 단차의 분만큼 길이가 디르고, 길이와 굵기(직경)의 비가 다르기 때문에, 발광하는 광의 파장이 다르다. 즉 어스펙트비가 상이하고, 방사하는 광의 스펙트럼의 최대 강도를 나타내는 파장이 상이한 기둥형상 결정 구조체를 적어도 2종류 이상 형성할 수 있다.
이 경우, 형광체나 복수의 칩을 이용하지 않고 다색 발광시킬 수 있으므로, 낮은 비용으로 원하는 색미를 실현할 수 있다. 또한, 형광체를 이용하지 않기 때문에, 신뢰성을 향상시키거나 장수명화를 도모하는 것이 용이하다. 또한, 성장 편차에 의지하지 않고 제1 영역과 제2 영역의 단차, 및 하지층의 조건을 설정함으로써, 각 영역의 기둥형상 결정 구조체를 복수의 색에 대응하는 원하는 길이로 설정할 수 있으므로, 색미의 조정 정밀도를 향상시키는 것이 용이하다. 또한 제1 영역과 제2 영역의 면적 비율을 바꿈으로써 색미를 변화시킬 수 있으므로, 색미 조정의 자유도가 증대하여, 사용자 요구에 맞추어 색미를 조정하는 것이 용이하다.
또한, 본 발명의 일국면에 따르는 조명 장치는, 상술의 화합물 반도체 발광 소자를 이용한다.
상기의 구성에 의하면, 단일 종류의 화합물 반도체 발광 소자를 이용해도, 백색광 등의 원하는 색미를 고정밀도로 실현하는 조명 장치를 얻을 수 있다.
또한, 본 발명의 일국면에 따르는 화합물 반도체 발광 소자의 제조 방법은, 기판의 한쪽의 면에 제1 전극을 설치하는 공정과, 상기 기판의 일부 영역인 제1 영역에 있어서의 다른쪽의 면측에, 오목한 부분을 형성함으로써, 상기 제1 영역을 제외한 잔여 영역의 적어도 일부인 제2 영역과 당해 제1 영역의 사이에 단차를 형성하는 공정과, 상기 오목한 부분의 저부에 기둥형상 결정 구조체의 성장을 제어하는 하지층을 형성하는 공정과, 상기 오목한 부분의 저부, 및 상기 제2 영역에 있어서의 상기 다른쪽의 면 상에, n형 반도체층과 발광층과 p형 반도체층을 순서대로 적층하여 나노 스케일의 기둥형상 결정 구조체를 복수로, 상기 오목한 부분의 저부와 상기 제2 영역에 있어서의 상기 다른쪽의 면상에서 대략 동일한 높이가 되기까지 성장시키는 공정과, 상기 복수의 기둥형상 결정 구조체의 꼭대기부에 접속되는 제2 전극을 형성하는 공정을 포함한다.
이 방법에 의하면, 상술의 화합물 반도체 발광 소자를 형성하는 것이 용이하다. 또한, 동일 기판으로 단일 성장 공정에서, 따라서 저비용으로 원하는 색미를 실현하는 고체 광원을 실현할 수 있다.
도 1은 본 발명의 제1의 실시 형태에 관한 화합물 반도체 발광 소자인 발광 다이오드의 구조를 모식적으로 나타내는 단면도이다.
도 2A, 도 2B, 도 2C는, 도 1에서 도시하는 발광 다이오드의 구체적인 제조 공정을 설명하기 위한 도면이다.
도 3은 본원 발명자의 실험 결과를 나타내는 나노 칼럼의 높이의 차에 대한 피크 파장의 차이를 나타내는 그래프이다.
도 4는 본 발명의 제2의 실시 형태에 관한 화합물 반도체 발광 소자인 발광 다이오드의 구조를 모식적으로 나타내는 단면도이다.
도 5는 도 4에서 도시하는 발광 다이오드의 저면도이다.
도 6A, 도 6B, 도 6C는, 도 4 및 도 5에서 도시하는 발광 다이오드의 구체적인 제조 공정을 설명하기 위한 도면이다.
도 7A, 도 7B, 도 7C는 본 발명의 제3의 실시 형태에 관한 화합물 반도체 발광 소자인 발광 다이오드의 제조 공정을 설명하기 위한 도면이다.
도 8A, 도 8B, 도 8C는 본 발명의 제4의 실시 형태에 관한 화합물 반도체 발광 소자인 발광 다이오드의 제조 공정을 설명하기 위한 도면이다.
도 9A, 도 9B는 본 발명의 제5의 실시 형태에 관한 화합물 반도체 발광 소자인 발광 다이오드의 제조 공정을 설명하기 위한 도면이다.
［실시의 형태 1］
도 1은, 본 발명의 제1의 실시 형태에 관한 화합물 반도체 발광 소자인 발광 다이오드(1)의 구조를 모식적으로 나타내는 단면도이다. 본 실시의 형태에서는, 나노 칼럼(2)의 재료로서 GaN을 예로 드는데, 이에 한정되는 것은 아니고, 산화물, 질화물, 산질화물 등을 포함하는 화합물 반도체 전체를 대상으로 할 수 있다. 또한, 나노 칼럼(2)의 성장은, 분자선 에피택시(MBE) 장치에 의해 행하는 것을 전제로 하고 있는데, 유기 금속 기상 성장(MOCVD) 장치나 하이드라이드 기상 성장(HVPE) 장치 등을 이용해도, 나노 칼럼(2)이 작성 가능한 것은 공지이다. 이하, 특별히 양해를 얻지 않는 한, MBE 장치를 이용하는 것으로 한다.
이 발광 다이오드(1)는, Si 기판(4)의, 한쪽의 표면(도 1에 있어서의 Si 기판(4)의 저면)에 n형 전극(3)(제1 전극)이 형성되고, 다른쪽의 표면(도 1에 있어서의 Si 기판(4)의 상면)에, 수직 방향으로 연장되도록 나노 칼럼(2)이 복수 형성되어 있다. 나노 칼럼(2)은, 나노 사이즈의 굵기를 가지는 기둥형상 결정 구조체이며, Si 기판(4)측으로부터 n형 반도체층(5)과 발광층(6)과 p형 반도체층(7)이 순서대로 적층되어 구성되어 있다. 그리고, 복수의 나노 칼럼(2)군의 꼭대기부(p형 반도체층(7))가 투명 전극(8)으로 덮이고, 또한 투명 전극(8)의 표면 상에 p형 전극(9)(제2 전극)이 형성되어, GaN 나노 칼럼 LED로서 발광 다이오드(1)가 구성되어 있다. 주목해야할 것은, 본 실시의 형태에서는, 상기 Si 기판(4) 상의 일부 영역에, 오목한 부분인 트렌치(11)를 형성하고, 그 트렌치(11) 내에, 나노 칼럼(2)의 성장을 제어(촉진)하는 하지층인 AlN층(12)을 더 형성하는 것이다.
도 2는, 상술과 같은 발광 다이오드(1)의 구체적인 제조 공정을 설명하기 위한 도면이다. 먼저, 면방위(111)의 n형의 상기 Si 기판(4) 상에, RIE(Reactive Ion Etching) 장치에 의해, 도 2A에서 도시하는 바와같이 복수의 트렌치(11)를 형성한다. 각 트렌치(11)의 형상은, 예를 들어 폭 W1＝20㎛, 벽(13)의 두께, 즉 트렌치간 거리 W2＝40㎛, 깊이 H＝300㎚의 띠형상(홈)이다. 다만, 전술의 도 1, 도 2 및 이후의 도면에서도, 지면의 관계에서, 이 스케일과는 상이하다.
상기 트렌치(11)를 형성한 Si 기판(4)의 표면에, 포토레지스트로 패턴을 형성하고, 각 트렌치(11) 내의 포토레지스트를 제거한다. 그리고 EB(전자 빔) 증착 장치에 의해 전면에 Al을 10㎚ 증착하고, 포토리소그래피 및 RIE 장치를 이용한 에칭에 의해, 도 2B에서 도시하는 바와같이, 트렌치(11) 외의 Al을 제거한다. 그 후 MBE 장치 내에서, 800℃ 정도로 질화함으로써, 상기 Al를 상기 AlN층(12)으로 한다. 혹은, Si 기판(4)을 MBE 장치에 넣고, 온도 400℃에서 Al 분자선과 N2 플라즈마원에 의해 Al 원자 및 N 래디컬을 Si 기판(4) 상에 조사하고, 상기 Si 기판(4) 전면에 AlN 박막을 10㎚ 형성한다. 그 후, AlN 박막이 형성된 Si 기판(4)을 MBE 장치로부터 빼내고, 각 트렌치(11) 내에 AlN 박막을 남김으로써, 상기 AlN층(12)을 형성할 수 있다.
그 후, 상기 MBE 장치에 의해 도 2C에서 도시하는 바와같이, Si 기판(4)의, 트렌치(11)가 형성되어 있는 측의 표면, 즉 트렌치(11) 내의 AlN 박막 표면 상, 및 벽(13)의 표면 상에, 기판과 수직 방향으로 연장되도록 나노 칼럼(2)을 성장시킨다. 상세하게는, 진공도는 2e－5 torr, 기판 온도는 750℃, 플라즈마 출력은 450W이고, 캐리어 가스로서 수소 가스(H2), Ga 원료에는 트리메틸갈륨(Ga(CH3)3), 질소 원료에는 암모니아(NH3)를 공급한다. 또한, n형 전도성을 가지는 Si를 불순물로서 첨가하기 위해서, 실란(SiH4)을 공급한다. Ga 플럭스를 3.4㎚/min의 유량으로 공급하면, 상기 n형 반도체층(5)이 상기 AlN층(11) 상에서는 벽(13) 상의 2배 이상의 속도로 기둥형상으로 성장하고, 1시간 성장시킴으로써, AlN층(11) 상에 형성되는 n형 반도체층(5)과 벽(13) 상에 형성되는 n형 반도체층(5)의 높이가 대략 동일하게 된다.
이어서, 기판 온도를 650℃로 낮추고, 불순물 가스를 상기 실란(SiH4)으로부터 In 원료가 되는 트리메틸인듐(In(CH3)3)으로 변경하고, 그 In 플럭스의 유량을 10㎚/min으로 함으로써, n형 반도체층(5) 상에, InGaN 양자 우물로 이루어지는 상기 발광층(6)을 성장시킨다. 성장 시간은 1분간이다. Ga 플럭스의 유량이나 플라즈마 출력은, n형 반도체층(5)의 성장 시와 동일하다. 여기서 중요한 것은, In 플럭스의 레이트는 Ga 플럭스의 레이트보다 훨씬 크고, 또한 Ga 플럭스의 레이트는 N 플럭스의 레이트보다 작다는 것이다. 상기 발광층(6)은, InGaN/GaN 다중 양자 우물 구조로 형성되어도 된다. 또한, 상기 n형 반도체층(5) 내에, 적절히 반사막이 형성되어도 된다.
또한, 기판 온도를 750℃로 올리고, 불순물 가스를 상기 트리메틸인듐(In(CH3)3)으로부터 p형 전도성을 가지는 Mg를 함유하는 시클로펜타디에닐마그네슘(Mg(C5H5)2)으로 변경하고, 그 Mg 플럭스의 유량을 1㎚/min, 상기 Ga 플럭스의 유량은 5㎚/min로 함으로써, 발광층(6)의 위에 상기 p형 반도체층(7)을 성장시킨다. 성장 시간은 4분간, 플라즈마 출력은, 나노 칼럼(2)의 성장을 통하여, 상기 450W와 동일하다. 이 p형 반도체층(7)의 성장 시에는, 암모니아(NH3)의 유량, 캐리어 가스 H2의 유량, 혹은 성장 온도를 서서히 바꾸어 감으로써, 나노 칼럼(2)의 직경을 서서히 증가시켜, 각 나노 칼럼(2)의 p형 반도체층(7)을 합체시키고, 평면 타입의 p형층(14)을 형성한다.
그 후, EB 증착 장치에서의 증착에 의해, 도 1에 도시하는 바와같이, 상기 p형층(14)의 표면에, 두께 3㎚의 Ni와 두께 100㎚의 ITO가 적층된 Ni3㎚/ITO100㎚의 적층 p형 컨택트층을 상기 투명 전극(8)으로서 형성하고, 그 위에 Au500㎚로 이루어지는 p형 패드 전극을 상기 p형 전극(9)으로서 형성한다. 또한 마찬가지로, EB 증착 장치에서의 증착에 의해, Si 기판(4)의 이면에는, 두께 30㎚의 Ti와 두께 500㎚의 Au가 적층된 Ti30㎚/Au500㎚의 적층 n형 컨택트층 및 n형 패드 전극으로 이루어지는 상기 n형 전극(3)이 형성되어, 상기 발광 다이오드(1)가 완성된다.
이와 같이 Si 기판(4)의 일부 영역에 트렌치(11)를 형성하고, 그 트렌치(11)내에 상기 나노 칼럼(2)의 화합물종 결정막인 AlN층(12)을 더 형성한 후에 나노 칼럼(2)을 성장시킴으로써, 상기 AlN층(12)이 있는 영역은, 그것이 없는 벽(13) 상의 영역에 비해 나노 칼럼(2)의 성장이 빠르고(예를 들어 2배 정도), 소정의 시간 성장시키면, 상기 트렌치(11)와 벽(13)의 단차를 흡수하여, p형층(14)의 표면이 대략 같은 높이로 된다. 이렇게 하여, 높이가 상이한, 즉 어스펙트비(길이/직경)가 상이하고, 방사하는 광의 스펙트럼의 최대 강도를 나타내는 파장이 상이한 나노 칼럼(2)을 적어도 2종류 이상 형성할 수 있다.
이 경우, 도 1에 나타내는 바와같이, 트렌치(11)의 저면과 Si 기판(4)의 저면의 사이에 있는 영역이, 제1 영역(A)에 상당하고, Si 기판(4)으로부터 제1 영역(A)을 제외한 잔여 영역, 즉 벽(13)의 상면과 Si 기판(4)의 저면의 사이에 있는 영역이, 제2 영역(B)에 상당한다.
여기서, 도 3에, 본원 발명자의 실험 결과를 나타낸다. 이 도 3은, 상기의 조성에서, 300㎚ 직경의 나노 칼럼(2)을 성장시킨 경우의 높이(길이)와 피크 파장의 관계를 나타내는 그래프이다. 나노 칼럼(2)의 높이가 높아질수록, 즉 어스펙트비가 커질수록, 피크 파장이 길어지는 것이 이해된다. 상기와 같이 어스펙트비가 커질수록, 피크 파장이 길어지는 이유는, 이하와 같다. 먼저, GaN 나노 칼럼 성장의 메카니즘에 관한 원자의 공급은, 흡착 이탈 과정 및 표면 확산 과정에 의해 결정된다.
이하, 나노 칼럼 성장의 메카니즘을 개략의 근사를 이용하여 기술한다. Ga 원자는, 나노 칼럼 성장의 조건 하에 있어서는, 표면 확산 과정이 지배적이라고 생각된다. 즉 Ga 원자는 나노 칼럼의 근원으로부터 선단을 향해 확산하면서 일정한 확률로 이탈한다. 이 이탈하는 확률은 확산 시간에 비례한다고 가정할 수 있다. 한편, In 원자는 통상의 결정 성장에 따라, 양자 우물층으로의 흡착 이탈 과정이 지배적이 된다. 이 때문에, 나노 칼럼의 높이가 높아짐에 따라, 양자 우물층에 도착하는 Ga 원자는 감소하고, 한편, In 원자는 나노 칼럼의 높이에 관계없이 일정한 비율로 양자 우물층에 넣어진다. 결과적으로, 양자 우물층의 In/Ga 비율은 나노 칼럼의 높이(길이)에 비례해 증가하고, 상술과 같이 발광 파장은 나노 칼럼이 높아질수록 장파장측으로 변화하게 된다.
또한, 나노 칼럼이 동일한 높이에서 직경이 다른 경우, 양자 우물층에 넣어지는 In 원자수는 나노 칼럼의 직경의 제곱에 비례한다. 한편, Ga 원자수는 나노 칼럼의 직경에 비례한다. 결과적으로, In/Ga 비율은 직경에 비례하여 증가한다. 이상으로부터, 파장을 결정하는 In/Ga 비율은 나노 칼럼의 어스펙트비(높이/직경)에 의존하고, 어스펙트비가 클수록, 장파장측으로 변화한다.
이러한 메카니즘을 응용함으로써, 동일한 성장 조건으로, 1칩 상에, 상기 AlN층(12)이 있는 영역과 없는 벽(13) 상의 영역에서, 상이한 파장을 가지는 LED 칩을 형성할 수 있다. 그리고, CIE(Commission International de l’Eclairage) 색도도에 있어서의 백색 영역을 교차하는 직선의 장파장측의 광과 단파장측의 광을 각각 방사하도록 나노 칼럼(2)의 길이를 설정해 둠으로써, 백색광을 작성할 수 있다. 또한, 상기 단차를 3단으로 해 두고, 각각의 영역의 나노 칼럼(2)이 방사하는 광의 스펙트럼의 최대 강도를 나타내는 파장이, 상기 CIE 색도도에 있어서의 백색 영역을 포위하는 삼각형의 꼭짓점에 있는 파장의 광을 방사하는 길이로 설정해 둠으로써, 보다 충실한 백색광을 작성할 수 있다.
이와 같이 하여, 동일한 Si 기판(4)을 이용하고, 또한 단일 성장 공정에서 간단히, 따라서 저비용으로, 백색광 등의 원하는 색미를 실현하는 고체 광원을 실현할 수 있다. 또한, 형광체를 이용하지 않고 원하는 색미를 실현할 수 있으므로, 높은 신뢰성 및 장수명화를 도모할 수 있음과 더불어, 상기 AlN층(12) 및 트렌치(11)의 면적을 임의로 조정할 수 있으므로, 사용자 요구에 맞추어 상기 색미를 세세하게 고정밀도로 조정할 수 있다.
［실시의 형태 2］
도 4는 본 발명의 제2의 실시 형태에 관한 화합물 반도체 발광 소자인 발광 다이오드(21)의 구조를 모식적으로 나타내는 단면도이다. 도 5는 그 발광 다이오드(21)의 저면도이다. 이 발광 다이오드(21)는, 전술의 발광 다이오드(1)와 유사하고, 대응하는 부분에는 동일한 참조 부호를 붙여 표시하여, 그 설명을 생략한다. 주목해야 할 것은, 하기의 점이다. 즉, 본 실시의 형태에서는, 각 트렌치(11)의 저부의 외주 부분의 하부, 즉 제1 영역(A)과 제2 영역(B)의 경계 부분에 절연 영역(22)을 가짐과 더불어, 상기 트렌치(11)가 (도 4의 깊이 방향으로) 띠형상으로 연장되어 연속해 형성되어 있다. 그리고, 이들에 대응하여, 도 5에 도시하는 바와같이 각 트렌치(11)의 영역(각 제1 영역(A))을 연속시키도록 접속하는 빗형의 n형 전극(24)(제1 영역용 전극)과, 각 벽(13)의 영역(각 제2 영역(B))을 연속시키도록 접속하는 빗형의 n형 전극(23)(제2 영역용 전극)이 형성되어, n형 전극(23, 24)에, 개별 전압 및 전류가 인가되게 되어 있다.
즉, n형 전극(24)에 의해, 각 트렌치(11) 내에 형성된 긴 나노 칼럼(2)을 발광시키기 위한 전압, 전류를 일괄하여 공급하고, n형 전극(24)에 의해, 벽(13)에 형성된 짧은 나노 칼럼(2)을 발광시키기 위한 전압, 전류를 일괄적으로 공급할 수 있으므로, 긴 나노 칼럼(2)이 발광하는 광의 강도와, 짧은 나노 칼럼(2)이 발광하는 광의 강도를 개별적으로 조절하여 발광 다이오드(21) 전체의 발광색(색미)을 조절하는 것이 가능해진다.
도 6은, 상술과 같은 발광 다이오드(21)의 구체적인 제조 공정을 설명하기 위한 도면이다. 상기 도 2A와 마찬가지로, 도 6A에 도시하는 바와같이 복수의 트렌치(11)를 형성하고, CVD 장치에 의해, 도 6B에 도시하는 바와같이, Si 기판(4) 상에, Si 산화막(25)을 100㎚ 형성하고, 통상의 포토리소그래피와 RIE 혹은 HF(플루오르화수소：hydrogen fluoride)를 이용한 에칭에 의해, 각 트렌치(11)의 저부의 외주 부분에 개구(26)를 형성한다. 다음에, 이 Si 산화막(25)을 마스크재로 하여, 이온 주입 장치에 의해, 참조 부호 27로 표시하는 바와같이 0이온을 주입하여 어닐링 처리함으로써, SiO2로 구성되는 상기 절연 영역(22)으로 할 수 있다.
그 후, 도 6C에 도시하는 바와같이 각 트렌치(11) 내에 AlN층(12)을 형성하고, 나노 칼럼(2)의 성장을 행하게 한 후, 상기 투명 전극(8) 및 p형 전극(9)을 형성함과 더불어, 상기 n형 전극(23, 24)이 형성되고, 상기 발광 다이오드(21)가 완성된다. 이 때, 도 1에 도시하는 발광 다이오드(1)에서는, 상기 Si 기판(4)의 저면측에서, Ti30㎚/Au500㎚의 적층 n형 컨택트층 및 n형 패드 전극으로 이루어지는 상기 n형 전극(3)이 전면 공통으로 형성되어 있는데 대해서, 본 실시의 형태의 발광 다이오드(21)에서는, 도 5에 도시하는 바와같이, 상기 트렌치(11)의 영역(제1 영역(A))과 벽(13)의 영역(제2 영역(B))이 절연 영역(22)으로 분리되어 형성되어 있다.
그리고, Si 기판(4)의 저면에 있어서, n형 전극(23, 24)이 형성되어 있다. 이 n형 전극(23, 24)은, 각각 빗형상의 형상으로 되어 있다. 그리고, n형 전극(23, 24)이, Si 기판(4)의 저면에 있어서, 서로 빗살이 맞물리도록 대향 배치되고, 또한 n형 전극(24)의 빗살 부분이 제1 영역(A)에 접속되고, n형 전극(23)의 빗살 부분이 제2 영역(B)에 접속되도록 형성되어 있다. 이와 같이 서로 분리된 n형 전극(23, 24)은, 상기 Ti/Au층의 형성 후에, 통상의 포토리소그래피 공정과 에칭 공정을 실행하는 것만으로, 간단하게 실현할 수 있다.
이와 같이 Si 기판(4) 상에서, 각 트렌치(11)의 영역을 섬 형상 등으로 이산 혹은 분산 배치하는 것이 아니라, 각 트렌치(11)를 띠형상으로 형성하고, 각 트렌치(11)에 형성된 나노 칼럼(2)에 일괄적으로 전압, 전류를 공급하는 n형 전극(24)과, 각 벽(13)에 형성된 나노 칼럼(2)에 일괄하여 전압, 전류를 공급하는 n형 전극(23)을 분리하여 형성함으로써, 각 트렌치(11)에 형성된 나노 칼럼(2)과, 각 벽(13)에 형성된 나노 칼럼(2)에, 각각의 발광 파장에 적응한 전압을 인가할 수 있다. 또한, n형 전극(23, 24)에 흐르는 전류를 각각 바꿈으로써, 각 스펙트럼의 강도를 조정하여, 색미를 조정(1칩 다색 발광)할 수도 있다.
이 경우, n형 전극(23, 24)과 쌍이 되는 전극으로는, 투명 전극(8) 및 p형 전극(9)을 공통으로 이용할 수 있다.
또한, 상기 트렌치(11)의 저부의 외주 부분의 하부에 절연 영역(22)을 형성함으로써, 각 영역에서의 전류가 다른 영역으로 리크하는 것을 방지하여, 상기 1칩 다색 발광의 제어를 보다 용이하게 행할 수 있다.
［실시의 형태 3］
도 7은, 본 발명의 제3의 실시 형태에 관한 화합물 반도체 발광 소자인 발광 다이오드(31)의 제조 공정을 설명하기 위한 도면이다. 이 발광 다이오드(31)는, 전술의 발광 다이오드(1)와 유사하고, 대응하는 부분에는 동일한 참조 부호를 붙여 표시하고, 그 설명을 생략한다. 주목해야 할 것은, 전술의 발광 다이오드(1, 21)에서는, 트렌치(11) 내에는, 하지층으로서, 화합물종 결정막이 되는 AlN층(12)을 형성했지만, 이 발광 다이오드(31)에서는, 나노 칼럼(2)의 성장에 있어서, 상기의 Ga, N, In, Al 등의 화합물 반도체 재료나, Mg, Si 등의 첨가물 재료를 용해하여 집어넣고, 또한 자신과는 합성물을 만들지 않는 캐터리스트(촉매) 재료막인 Ni 박막(32)을 하지층으로서 형성하는 것이다.
즉, GaN 기판(34) 상에, RIE 장치에 의해, 도 7A에서 도시하는 바와같이 상기 트렌치(11)를 형성한다. 트렌치(11)의 형상은, 전술과 마찬가지로, 폭 W1＝20㎛, 벽(13)의 두께, 즉 트렌치간 거리 W2＝40㎛, 깊이 H＝300㎚이다. 상기 트렌치(11)를 형성한 GaN 기판(34)의 표면에, EB 증착 장치에 의해 전면에 Ni 박막(32)을 5㎚ 증착하고, 포트리소그래피 및 RIE 장치를 이용한 에칭에 의해, 도 7B에 도시하는 바와같이, 트렌치(11) 외 및 그 트렌치(11) 내에서 여분의 Ni 박막을 제거하고, 장래, 나노 칼럼(2)을 형성하는 부분에만 상기 Ni 박막(32)을 남긴다.
이러한 기판(34)을 성장 기판으로 하여, 상기 MBE 장치에서 나노 칼럼(2)을 성장시키면, 주로 상기 나노 칼럼을 형성하는 Ga, N, In의 원자의 상기 Ni 박막(32)에의 흡착 확률 및 확산 속도의 차이에 따라, 성장 속도는, Ni 박막(32)이 있는 부분이, 없는 부분에 비해, 예를 들어 5배 정도 빨라져, 도 7C에 도시하는 바와같이, 트렌치(11)와 벽(13)의 단차를 흡수하여, p형층(14)의 표면을 대략 동일한 높이로 할 수 있다.
상기 촉매 재료를, Cu, Fe, Au 등의 다른 재료로 변경함으로써, 각 원자의 흡착 확률 및 확산 속도의 차이에 따라, 성장 속도를 변경시킬 수 있다. 또한, 상기 Ni 박막(32)을, 전자빔 리소그래피 나 나노인프린트를 이용하여 패터닝한 경우는, 나노 칼럼(2)은 동일한 높이라도, 직경(굵기), 즉 어스펙트비를 변화시킬 수도 있다. 이와 같이 구성해도, 또한, 저비용으로 원하는 색미를 실현하는 고체 광원을 실현할 수 있음과 더불어, 높은 신뢰성 및 장수명화를 도모할 수 있다.
［실시의 형태 4］
도 8은, 본 발명의 제4의 실시 형태에 관한 화합물 반도체 발광 소자인 발광 다이오드(41)의 제조 공정을 설명하기 위한 도면이다. 이 발광 다이오드(41)는, 전술의 발광 다이오드(31)와 유사하고, 대응하는 부분에는 동일한 참조 부호를 붙여 나타내고, 그 설명을 생략한다. 주목해야 할 것은, 전술의 발광 다이오드(31)에서는, 촉매 재료막인 Ni 박막(32)이 트렌치(11) 내에만 설치되어 있는데 대해, 이 발광 다이오드(41)에서는, 벽(13) 상에도 Ni 박막(43)이 설치되고, 그 두께가, 트렌치(11) 내의 Ni 박막(42)보다도 두껍게 형성되는 것이다.
즉, GaN 기판(34) 상에, MBE 장치에 의해, 도 8A에 도시하는 바와같이, 상기 Ni 박막(43)을 3㎚ 퇴적시킨다. 그 후, 포토리소그래피 및 RIE 장치를 이용한 에칭에 의해 트렌치(11)를 형성한다. 트렌치(11)의 형상은, 전술과 마찬가지로, 폭 W1＝20㎛, 벽(13)의 두께, 즉 트렌치간 거리 W2＝40㎛, 깊이 H＝300㎚이다. 그 후, EB 증착 장치에 의해 전면에 Ni 박막을 2㎚ 더 증착하면, 상기 벽(13) 상의 Ni 박막(43)은 5㎚이 되고, 트렌치(11) 내의 Ni 박막(42)은 2㎚이 된다. 그 후, GaN 기판(34) 전체를 가열하면, 상기 Ni 박막(42, 43)은 섬 형상으로 수축하여 분리되어, 도 8B에서 도시하는 바와같이 된다. 이 때, 벽(13) 상의 Ni 박막(43)은 큰 섬으로 되어 고밀도로 점재하고, 트렌치(11) 내의 Ni 박막(42)은 작은 섬이 되어 저밀도로 산재한다.
이러한 기판(34)을 성장 기판으로 하여, 상기 MBE 장치에서 나노 칼럼(2)을 성장시키면, 트렌치(11) 부분과 벽(13) 부분에서 동일한 촉매 재료를 사용하고 있으므로, 나노 칼럼을 형성하는 Ga, N, In의 원자의 상기 Ni 박막(42, 43)으로의 흡착 확률 및 확산 속도는 동일하지만, 촉매섬의 밀도가 이와 같이 어느 정도 높은 경우, 나노 칼럼(2)과 같은 표면 확산 길이가 긴 공급 원자수의 차이에 따라, 성장 속도는, 저밀도인 트렌치(11) 부분에서 빨라지고, 도 8C에 도시하는 바와같이, 트렌치(11)와 벽(13)의 단차를 흡수하여, p형층(14)의 표면을 대략 같은 높이로 할 수 있다. 이와 같이 구성해도, 또한, 저비용으로 원하는 색미를 실현하는 고체 광원을 실현할 수 있음과 더불어, 높은 신뢰성 및 장수명화를 도모할 수 있다.
이러한 조건이 상이한 막(42, 43)을 트렌치(11)와 벽(13)에 형성하여 나노 칼럼(2)의 성장 속도를 변화시키는 것은, 이들 막(42, 43)인 촉매 재료막에 한정되지 않고, 전술의 화합물종 결정막에도 동일하게 적용할 수 있는 것은 말할 것도 없다.
［실시의 형태 5］
도 9는, 본 발명의 제5의 실시 형태에 관한 화합물 반도체 발광 소자인 발광 다이오드(51)의 제조 공정을 설명하기 위한 도면이다. 이 발광 다이오드(51)는, 전술의 발광 다이오드(1)와 유사하고, 대응하는 부분에는 동일한 참조 부호를 붙여 나타내고, 그 설명을 생략한다. 주목해야 할 것은, 이 발광 다이오드(51)에서는, 특정한 나노 칼럼(2a)의 어스펙트비를, 후 처리에 의해 변경하는 것이다. 이 도 9에 나타내는 예에서는, 산소 분위기 중에서, 그 특정의 나노 칼럼(2a)에, 도 9A에 도시하는 바와같이, 레이저원(52)으로부터 레이저광(53)을 조사하고 있다. 또한, 상기 어스펙트비를 변경하는 처리로는, 그 밖에도 산화나 황화에 의한 불활성화 등의 후 처리에 의해서도 동등한 효과를 얻을 수 있다.
상기 레이저광(53)의 조사에 의해, 그 특정의 나노 칼럼(2a)만이 국소적으로 온도 상승하고, 나노 칼럼(2a)의 외주 부분이 산화되어, 도 9B에 도시하는 바와같이 산화막(2b)이 형성되고, 실질적으로 유효 직경이 가늘어짐으로써, 상기 어스펙트비는 커진다. 여기서, 레이저광(53)의 파장으로는, GaN의 밴드 갭 이하의 피크 파장을 이용함으로써, p형층(14)을 통하여, 특정의 나노 칼럼(2a) 전체에 조사한다. 그리고, 이에 따라 p형층(14) 상에 형성되어 버린 산화막은, 가볍게 RIE 에칭함으로써 제거할 수 있다. 이렇게 하여, 색미를 더욱 조정할 수 있다. 또한, 전체의 나노 칼럼(2)의 어스펙트비를 크게 하면, 국소 가열에 대신하여, 전기로 등에서 전체를 가열하면 된다.
상술과 같이 구성되는 발광 다이오드(1, 21, 31, 41, 51)를 조명 장치에 이용함으로써, 단일 종류의 상기 발광 다이오드(1, 21, 31, 41, 51)를 이용해도, 백색광 등의 원하는 색미를 고정밀도로 실현하는 조명 장치를 실현할 수 있다.
즉, 본 발명의 일국면에 따르는 화합물 반도체 발광 소자는, 기판과, 상기 기판의 한쪽의 면에 설치된 제1 전극과, 상기 기판에 있어서의 다른쪽의 면 상에 n형 반도체층과 발광층과 p형 반도체층이 순서대로 적층된 나노 스케일의 복수의 기둥형상 결정 구조체와, 상기 복수의 기둥형상 결정 구조체의 꼭대기부에 접속된 제2 전극과, 상기 기판의 일부 영역인 제1 영역에 있어서의 상기 다른쪽의 면측에 설치되고, 상기 기둥형상 결정 구조체의 성장을 제어하는 하지층을 구비하고, 상기 기판에 있어서의 상기 제1 영역을 제외한 잔여 영역의 적어도 일부인 제2 영역과 당해 제1 영역에는, 상기 다른쪽의 면에 있어서 단차가 설치되어 있다.
상기의 구성에 의하면, 도전성 기판 혹은 절연성의 기판 상에 도전성의 버퍼층을 구비하는 등으로 하여, 한쪽의 면에 제1 전극이 형성된 기판 상에, n형 반도체층과 발광층과 p형 반도체층이 순서대로 적층하여 이루어지고, 나노 칼럼이나 나노 로드 등으로 불리는 나노 스케일의 기둥형상 결정 구조체가 복수 형성되고, 이 기둥형상 결정 구조체의 꼭대기부에 제2 전극이 접속되어 있다. 또한, 제1 영역에는 기둥형상 결정 구조체의 성장을 제어하는 하지층이 설치되어 있으므로, 제1 영역과 제2 영역에서 기둥형상 결정 구조체의 성장 속도를 바꿀 수 있다.
그리고, 하지층에 의해 제1 영역과 제2 영역에서 기둥형상 결정 구조체의 성장 속도를 바꿈으로써, 제1 영역과 제2 영역의 사이에는 단차를 흡수하여 기둥형상 결정 구조체를 대략 동일한 높이로 성장시킬 수 있다. 그러면, 제1 영역에 형성된 기둥형상 결정 구조체와 제2 영역에 형성된 기둥형상 결정 구조체는, 단차의 분만큼 길이가 다르고, 길이와 굵기(직경)의 비가 다르기 때문에, 발광하는 광의 파장이 다르다. 즉 어스펙트비가 상이하고, 방사하는 광의 스펙트럼의 최대 강도를 나타내는 파장이 상이한 기둥형상 결정 구조체를 적어도 2종류 이상 형성할 수 있다.
이 경우, 형광체나 복수의 칩을 이용하지 않고 다색 발광시킬 수 있으므로, 저비용으로 원하는 색미를 실현할 수 있다. 또한, 형광체를 이용하지 않으므로, 신뢰성을 향상시키거나, 장수명화를 도모하는 것이 용이하다. 또한, 성장 편차에 의존하지 않고, 제1 영역과 제2 영역의 단차 및 하지층의 조건을 설정함으로써, 각 영역의 기둥형상 결정 구조체를 복수의 색에 대응하는 원하는 길이로 설정할 수 있으므로, 색미의 조정 정밀도를 향상시키는 것이 용이하다. 또한 제1 영역과 제2 영역의 면적 비율을 바꿈으로써 색미를 변화시킬 수 있으므로, 색미 조정의 자유도가 증대하고, 사용자 요구에 맞추어 색미를 조정하는 것이 용이하다.
또한, 상기 제2 영역의 상기 다른쪽의 면에는, 상기 제1 영역의 하지층과는 조건이 다른 하지층이 형성되어 있는 것이 바람직하다.
이 구성에 의하면, 제1 영역의 하지층과 제2 영역의 하지층에서, 개별적으로 조건을 설정함으로써, 제1 및 제2 영역에 있어서의 기둥형상 결정 구조체의 성장 속도의 차를, 미세 조정하는 것이 용이해지는 결과, 제1 및 제2 영역에 있어서의 기둥형상 결정 구조체의 길이의 조정, 즉 발광색의 색미의 미세 조정이 용이해진다.
또한, 상기 제1 영역의 하지층과 상기 제2 영역의 하지층은, 층의 두께, 및 재료 중 적어도 1개가 서로 다른 조건으로 되어 있는 것이 바람직하다.
제1 영역의 하지층과 제2 영역의 하지층에 있어서, 층의 두께, 및 재료 중 적어도 1개를 서로 다른 조건으로 설정함으로써, 제1 및 제2 영역에 있어서의 기둥형상 결정 구조체의 성장 속도를 다르게 할 수 있다.
또한, 상기 하지층은, 복수의 섬으로 분리되어 형성되고, 상기 제1 영역의 하지층을 구성하는 섬의 크기와, 상기 제2 영역의 하지층을 구성하는 섬의 크기가 서로 다른 조건으로 되어 있도록 해도 된다.
이 구성에 의하면, 하지층의 섬의 크기에 따라 기둥형상 결정 구조체의 굵기(직경)가 변화하므로, 제1 영역의 기둥형상 결정 구조체와 제2 영역의 기둥형상 결정 구조체에서 직경을 바꾸어, 길이와 직경의 비를 다르게 함으로써, 복수의 파장의 광을 발광시킬 수 있다.
또한, 상기 제1 및 제2 영역에 있어서 설치된 기둥형상 결정 구조체가 방사하는 광의 스펙트럼의 최대 강도를 나타내는 파장은, CIE 색도도에 있어서의 백색 영역과 교차하는 직선의 양단에 위치하는 색의 파장이 되도록, 상기 제1 및 제2 영역에 있어서 설치된 각 기둥형상 결정 구조체의 길이와 굵기의 비가 각각 설정되어 있는 것이 바람직하다.
이 구성에 의하면, 1소자로 대략 백색의 광을 출력하는 것이 가능해진다.
또한, 상기 기판에는, 상기 제1 및 제2 영역을 제외한 잔여 영역의 적어도 일부이고, 상기 기판의 상기 다른쪽의 면에 있어서, 상기 제1 및 제2 영역과 단차를 가지는 제3 영역이 설치되고, 상기 제3 영역에 있어서의 상기 다른쪽의 면에는, 상기 기둥형상 결정 구조체의 성장을 제어하는 하지층이 설치되고, 상기 제1, 제2, 및 제3 영역에 있어서 설치된 각 기둥형상 결정 구조체가 방사하는 광의 스펙트럼의 최대 강도를 나타내는 파장은, CIE 색도도에 있어서의 백색 영역을 포위하는 삼각형의 꼭짓점에 위치하는 색의 파장이 되도록, 상기 제1, 제2, 및 제3 영역에 있어서의 각 기둥형상 결정 구조체의 길이와 굵기의 비가 각각 설정되어 있도록 해도 된다.
이 구성에 의하면, 1소자로, 백색에 더욱 가까운 광을 출력하는 것이 가능해진다.
또한, 상기 하지층은, 화합물종 결정막인 것이 바람직하다.
이 구성에 의하면, Ga, N, In, Al 등의 화합물 반도체 재료나 Mg, Si 등의 첨가물 재료에 대해서, AlN 등의 화합물종 결정막을 하지층으로서 이용함으로써, 기둥형상 결정 구조체의 성장을 촉진시킬 수 있다.
또한, 상기 하지층은, 촉매 재료막으로 해도 된다.
이 구성에 의하면, Ga, N, In, Al 등의 화합물 반도체 재료나 Mg, Si 등의 첨가물 재료에 대해서, 이들 재료를 용해하여 집어넣고, 또한 자신과는 합성물을 만들지 않는 Ni, Cu, Fe, Au 등의 캐터리스트(촉매) 재료막을 하지층으로서 이용함으로써, 기둥형상 결정 구조체의 성장을 촉진시킬 수 있다.
또한, 상기 제1 영역은, 복수, 서로 간격을 두고 띠형상으로 설치되고, 상기 간격이 되는 영역이, 상기 제2 영역으로서 이용되고, 상기 제1 전극은, 상기 복수의 제1 영역에 일괄적으로 전압을 공급하기 위한 제1 영역용 전극과, 당해 제1 영역용 전극과는 분리되고, 상기 제2 영역에 전압을 공급하기 위한 제2 영역용 전극을 포함하는 것이 바람직하다.
이 구성에 의하면, 제1 영역용 전극과 제2 영역용 전극을 이용함으로써, 제1 영역에 형성된 기둥형상 결정 구조체와, 제2 영역에 형성된 기둥형상 결정 구조체에 상이한 전압을 공급할 수 있으므로, 각각의 영역의 기둥형상 결정 구조체에, 그 발광 파장에 적응한 전압을 인가할 수 있다. 또한, 각 전극에 흐르는 전류를 바꿈으로써, 각 스펙트럼의 강도를 조정하여, 색미를 조정(1칩 다색 발광)할 수도 있다.
또한, 상기 제1 영역용 전극은, 상기 기판의 상기 한쪽의 면에 빗형으로 형성되고, 당해 빗형에 있어서의 빗살이 상기 띠형상의 제1 영역을 따르도록 배치되어 접속되고, 상기 제2 영역용 전극은, 상기 기판의 상기 한쪽의 면에 빗형으로 형성되고, 상기 제1 영역용 전극과 서로 빗살이 맞물리도록 대향 배치되어 상기 제2 영역에 접속되어 있는 것이 바람직하다.
이 구성에 의하면, 복수의 제1 영역에 일괄적으로 전압을 공급하기 위한 제1 영역용 전극과, 당해 제1 영역용 전극은 분리되고, 상기 제2 영역에 전압을 공급하기 위한 제2 영역용 전극을 형성하는 것이 용이하다.
또한, 상기 제1 영역과 상기 제2 영역의 경계부에, 절연 영역을 가지는 것이 바람직하다.
상기의 구성에 의하면, 제1 영역과 제2 영역의 경계부를 절연 영역으로 함으로써, 각 영역으로부터 다른 영역으로 리크하는 전류를 감소시킬 수 있다. 그 결과, 1칩에서의 다색 발광의 제어가 용이하게 된다.
또한, 본 발명의 일국면에 따르는 조명 장치는, 상술의 화합물 반도체 발광소자를 이용한다.
상기의 구성에 의하면, 단일 종류의 화합물 반도체 발광 소자를 이용해도, 백색광 등의 원하는 색미를 고정밀도로 실현하는 조명 장치를 얻을 수 있다.
또한, 본 발명의 일국면에 따르는 화합물 반도체 발광 소자의 제조 방법은, 기판의 한쪽의 면에 제1 전극을 설치하는 공정과, 상기 기판의 일부 영역인 제1 영역에 있어서의 다른쪽의 면측에, 오목한 부분을 형성함으로써, 상기 제1 영역을 제외한 잔여 영역의 적어도 일부인 제2 영역과 당해 제1 영역의 사이에 단차를 형성하는 공정과, 상기 오목한 부분의 저부에 기둥형상 결정 구조체의 성장을 제어하는 하지층을 형성하는 공정과, 상기 오목한 부분의 저부, 및 상기 제2 영역에 있어서의 상기 다른쪽의 면 상에, n형 반도체층과 발광층과 p형 반도체층을 순서대로 적층하여 나노 스케일의 기둥형상 결정 구조체를 복수로, 상기 오목한 부분의 저부와 상기 제2 영역에 있어서의 상기 다른쪽의 면 상에서 대략 같은 높이가 되기까지 성장시키는 공정과, 상기 복수의 기둥형상 결정 구조체의 꼭대기부에 접속되는 제2 전극을 형성하는 공정을 포함한다.
이 방법에 의하면, 상술의 화합물 반도체 발광 소자를 형성하는 것이 용이하다. 또한, 동일 기판으로 단일 성장 공정에서, 따라서 저비용으로 원하는 색미를 실현하는 고체 광원을 실현할 수 있다.
또한, 상기 오목한 부분을 형성한 후, 그 오목한 부분의 저부의 외주 부분이 개구된 마스크를 형성하는 공정과, 상기 개구 부분으로부터 상기 제1 영역에 이온 주입함으로써, SiO2에 의한 절연층을 형성하는 공정과, 상기 마스크를 제거하는 공정을 더 포함하는 것이 바람직하다.
이 구성에 의하면, 제1 영역과 제2 영역의 경계부를 절연 영역으로 하는 것이 용이하다.
또한, 상기 복수의 기둥형상 결정 구조체의 성장 후에, 후 처리에 의해, 선택적으로, 당해 각 기둥형상 결정 구조체의 유효 직경을 가늘게 하는 공정을 더 포함하는 것이 바람직하다.
상기의 구성에 의하면, 각 기둥형상 결정 구조체의 길이와 굵기의 비를 후 처리에서 변화시킬 수 있으므로, 색미를 더욱 조정할 수 있다.
1 : 발광 다이오드 2 : 나노 칼럼
3 : n형 전극 4 : Si 기판
8 : 투명 전극 9 : P형 전극
11 : 트렌치 12 : AlN층
13 : 벽

Claims (15)

  1. 기판과,
    상기 기판의 한쪽의 면에 설치된 제1 전극과,
    상기 기판에 있어서의 다른쪽의 면 상에 n형 반도체층과 발광층과 p형 반도체층이 순서대로 적층된 나노 스케일의 복수의 기둥형상 결정 구조체와,
    상기 복수의 기둥형상 결정 구조체의 꼭대기부에 접속된 제2 전극과,
    상기 기판의 일부 영역인 제1 영역에 있어서의 상기 다른쪽의 면측에 설치되고, 상기 기둥형상 결정 구조체의 성장을 제어하는 하지층을 구비하고,
    상기 기판에 있어서의 상기 제1 영역을 제외한 잔여 영역의 적어도 일부인 제2 영역과 당해 제1 영역에는, 상기 다른쪽의 면에 있어서 단차가 설치되어 있는 것을 특징으로 하는 화합물 반도체 발광 소자.
  2. 청구항 1에 있어서,
    상기 제2 영역의 상기 다른쪽의 면에는, 상기 제1 영역의 하지층과는 조건이 상이한 하지층이 형성되어 있는 것을 특징으로 하는 화합물 반도체 발광 소자.
  3. 청구항 2에 있어서,
    상기 제1 영역의 하지층과 상기 제2 영역의 하지층은,
    층의 두께, 및 재료 중 적어도 1개가 서로 상이한 조건으로 되어 있는 것을 특징으로 하는 화합물 반도체 발광 소자.
  4. 청구항 2 또는 3에 있어서,
    상기 하지층은, 복수의 섬으로 분리되어 형성되고,
    상기 제1 영역의 하지층을 구성하는 섬의 크기와, 상기 제2 영역의 하지층을 구성하는 섬의 크기가 서로 상이한 조건으로 되어 있는 것을 특징으로 하는 화합물 반도체 발광 소자.
  5. 청구항 1 내지 4 중 어느 한 항에 있어서,
    상기 제1 및 제2 영역에 있어서 설치된 기둥형상 결정 구조체가 방사하는 광의 스펙트럼의 최대 강도를 나타내는 파장은, CIE 색도도(色度圖)에 있어서의 백색 영역과 교차하는 직선의 양단에 위치하는 색의 파장이 되도록, 상기 제1 및 제2 영역에 있어서 설치된 각 기둥형상 결정 구조체의 길이와 굵기의 비가 각각 설정되어 있는 것을 특징으로 하는 화합물 반도체 발광 소자.
  6. 청구항 1 내지 4 중 어느 한 항에 있어서,
    상기 기판에는, 상기 제1 및 제2 영역을 제외한 잔여 영역의 적어도 일부이고, 상기 기판의 상기 다른쪽의 면에 있어서, 상기 제1 및 제2 영역과 단차를 가지는 제3 영역이 설치되고,
    상기 제3 영역에 있어서의 상기 다른쪽의 면에는, 상기 기둥형상 결정 구조체의 성장을 제어하는 하지층이 설치되고,
    상기 제1, 제2, 및 제3 영역에 있어서 설치된 각 기둥형상 결정 구조체가 방사하는 광의 스펙트럼의 최대 강도를 나타내는 파장은, CIE 색도도에 있어서의 백색 영역을 포위하는 삼각형의 꼭짓점에 위치하는 색의 파장이 되도록, 상기 제1, 제2, 및 제3 영역에 있어서의 각 기둥형상 결정 구조체의 길이와 굵기의 비가 각각 설정되어 있는 것을 특징으로 하는 화합물 반도체 발광 소자.
  7. 청구항 1 내지 6 중 어느 한 항에 있어서,
    상기 하지층은, 화합물종 결정막인 것을 특징으로 하는 화합물 반도체 발광소자.
  8. 청구항 1 내지 6 중 어느 한 항에 있어서,
    상기 하지층은, 촉매(catalyst) 재료막인 것을 특징으로 하는 화합물 반도체 발광 소자.
  9. 청구항 1 내지 8 중 어느 한 항에 있어서,
    상기 제1 영역은, 복수, 서로 간격을 두고 띠형상으로 설치되고,
    상기 간격이 되는 영역이, 상기 제2 영역으로서 이용되고,
    상기 제1 전극은,
    상기 복수의 제1 영역에 일괄적으로 전압을 공급하기 위한 제1 영역용 전극과,
    당해 제1 영역용 전극과는 분리되어, 상기 제2 영역에 전압을 공급하기 위한 제2 영역용 전극을 포함하는 것을 특징으로 하는 화합물 반도체 발광 소자.
  10. 청구항 9에 있어서,
    상기 제1 영역용 전극은,
    상기 기판의 상기 한쪽의 면에 빗형으로 형성되고, 당해 빗형에 있어서의 빗살이 상기 띠형상의 제1 영역을 따르도록 설치되어 접속되고,
    상기 제2 영역용 전극은,
    상기 기판의 상기 한쪽의 면에 빗형으로 형성되고, 상기 제1 영역용 전극과 서로 빗살이 맞물리도록 대향 배치되어 상기 제2 영역에 접속되어 있는 것을 특징으로 하는 화합물 반도체 발광 소자.
  11. 청구항 1 내지 10 중 어느 한 항에 있어서,
    상기 제1 영역과 상기 제2 영역의 경계부에, 절연 영역을 가지는 것을 특징으로 하는 화합물 반도체 발광 소자.
  12. 청구항 1 내지 11 중 어느 한 항에 기재된 화합물 반도체 발광 소자를 이용하는 것을 특징으로 하는 조명 장치.
  13. 기판의 한쪽의 면에 제1 전극을 설치하는 공정과,
    상기 기판의 일부 영역인 제1 영역에 있어서의 다른쪽의 면측에, 오목한 부분을 형성함으로써, 상기 제1 영역을 제외한 잔여 영역의 적어도 일부인 제2 영역과 당해 제1 영역의 사이에 단차를 형성하는 공정과,
    상기 오목한 부분의 저부에 기둥형상 결정 구조체의 성장을 제어하는 하지층을 형성하는 공정과,
    상기 오목한 부분의 저부, 및 상기 제2 영역에 있어서의 상기 다른쪽의 면 상에, n형 반도체층과 발광층과 p형 반도체층을 순서대로 적층하여 나노 스케일의 기둥형상 결정 구조체를 복수로, 상기 오목한 부분의 저부와 상기 제2 영역에 있어서의 상기 다른쪽의 면 상에서 대략 같은 높이가 될 때까지 성장시키는 공정과,
    상기 복수의 기둥형상 결정 구조체의 꼭대기부에 접속되는 제2 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 화합물 반도체 발광 소자의 제조 방법.
  14. 청구항 13에 있어서,
    상기 오목한 부분을 형성한 후, 상기 오목한 부분의 저부의 외주 부분이 개구된 마스크를 형성하는 공정과,
    상기 개구 부분으로부터 상기 제1 영역에 이온 주입함으로써 절연층을 형성하는 공정과,
    상기 마스크를 제거하는 공정을 더 포함하는 것을 특징으로 하는 화합물 반도체 발광 소자의 제조 방법.
  15. 청구항 13 또는 14에 있어서,
    상기 복수의 기둥형상 결정 구조체의 성장 후에, 후 처리에 의해, 선택적으로, 당해 각 기둥형상 결정 구조체의 유효 직경을 가늘게 하는 공정을 더 포함하는 것을 특징으로 하는 화합물 반도체 발광 소자의 제조 방법.
KR1020107021457A 2008-03-14 2009-03-13 화합물 반도체 발광 소자 및 이를 이용하는 조명 장치 및 화합물 반도체 발광 소자의 제조 방법 KR101396679B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2008065452 2008-03-14
JPJP-P-2008-065452 2008-03-14
JPJP-P-2008-137145 2008-05-26
JP2008137145 2008-05-26
PCT/JP2009/054851 WO2009113651A1 (ja) 2008-03-14 2009-03-13 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
KR20100118609A true KR20100118609A (ko) 2010-11-05
KR101396679B1 KR101396679B1 (ko) 2014-05-16

Family

ID=41065312

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107021457A KR101396679B1 (ko) 2008-03-14 2009-03-13 화합물 반도체 발광 소자 및 이를 이용하는 조명 장치 및 화합물 반도체 발광 소자의 제조 방법

Country Status (6)

Country Link
US (1) US8263990B2 (ko)
EP (1) EP2254164B1 (ko)
JP (1) JP5227224B2 (ko)
KR (1) KR101396679B1 (ko)
CN (1) CN101971369B (ko)
WO (1) WO2009113651A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014193069A1 (ko) * 2013-05-28 2014-12-04 부경대학교 산학협력단 백색 ｌｅｄ와 그 제조방법

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009113651A1 (ja) * 2008-03-14 2009-09-17 パナソニック電工株式会社 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法
JP5145120B2 (ja) * 2008-05-26 2013-02-13 パナソニック株式会社 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法
KR101515100B1 (ko) * 2008-10-21 2015-04-24 삼성전자주식회사 발광 다이오드 및 그 제조 방법
KR101253874B1 (ko) 2008-10-29 2013-04-16 파나소닉 주식회사 검지 소자, 검지 장치 및 산소 농도 검사 장치
FR2949278B1 (fr) * 2009-08-18 2012-11-02 Commissariat Energie Atomique Procede de fabrication d'un dispositif d'emission de lumiere a base de diodes electroluminescentes
KR101244926B1 (ko) * 2011-04-28 2013-03-18 피에스아이 주식회사 초소형 ｌｅｄ 소자 및 그 제조방법
FR2983639B1 (fr) 2011-12-01 2014-07-18 Commissariat Energie Atomique Dispositif optoelectronique comprenant des nanofils de structure coeur/coquille
US8937297B2 (en) 2011-12-02 2015-01-20 Commissariat A L'energie Atomique Et Aux Energies Alternatives Optoelectronic device including nanowires with a core/shell structure
US9401453B2 (en) * 2012-05-24 2016-07-26 The University Of Hong Kong White nanoLED without requiring color conversion
FR3011380B1 (fr) 2013-09-30 2017-01-13 Aledia Dispositif optoelectronique a diodes electroluminescentes
KR102285786B1 (ko) 2014-01-20 2021-08-04 삼성전자 주식회사 반도체 발광 소자
FR3023410A1 (fr) * 2014-07-02 2016-01-08 Aledia Dispositif optoelectronique a elements semiconducteurs et son procede de fabrication
KR102223036B1 (ko) 2014-08-18 2021-03-05 삼성전자주식회사 나노구조 반도체 발광소자
KR20160054073A (ko) 2014-11-05 2016-05-16 삼성전자주식회사 디스플레이 장치 및 디스플레이 패널
FR3029015B1 (fr) * 2014-11-24 2018-03-02 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif optoelectronique a elements semiconducteurs tridimensionnels et son procede de fabrication
CN104465925B (zh) * 2014-12-16 2017-04-12 聚灿光电科技股份有限公司 一种led芯片外延层的制作方法及led芯片结构
JP7147132B2 (ja) * 2017-05-31 2022-10-05 セイコーエプソン株式会社 発光装置、プロジェクター、および発光装置の製造方法
WO2020137470A1 (ja) * 2018-12-26 2020-07-02 豊田合成株式会社 半導体発光素子
JP7232464B2 (ja) * 2019-03-26 2023-03-03 セイコーエプソン株式会社 発光装置およびプロジェクター
JP7232465B2 (ja) * 2019-03-26 2023-03-03 セイコーエプソン株式会社 発光装置およびプロジェクター
CN111188027B (zh) * 2020-02-12 2021-08-03 南京大学 一种化学气相沉积设备和成膜方法
JP7485278B2 (ja) 2020-03-09 2024-05-16 セイコーエプソン株式会社 発光装置およびプロジェクター
US11094846B1 (en) * 2020-08-31 2021-08-17 4233999 Canada Inc. Monolithic nanocolumn structures
US11799054B1 (en) 2023-02-08 2023-10-24 4233999 Canada Inc. Monochromatic emitters on coalesced selective area growth nanocolumns

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244457A (ja) * 1993-02-16 1994-09-02 Nisshin Steel Co Ltd 発光ダイオードの製造方法
JPH08330623A (ja) * 1995-05-29 1996-12-13 Oki Electric Ind Co Ltd 発光ダイオードアレイおよびその製造方法
JP3409958B2 (ja) * 1995-12-15 2003-05-26 株式会社東芝 半導体発光素子
KR100382481B1 (ko) * 2000-06-09 2003-05-01 엘지전자 주식회사 백색 발광 다이오드 소자 및 그 제조 방법
JP4246424B2 (ja) * 2001-10-11 2009-04-02 財団法人ファインセラミックスセンター 量子井戸構造を有するＳｉ系半導体デバイスおよびその製造方法
CN100429784C (zh) * 2002-11-20 2008-10-29 皇家飞利浦电子股份有限公司 辐射发射半导体器件和制造该器件的方法
US20040252737A1 (en) * 2003-06-16 2004-12-16 Gyu Chul Yi Zinc oxide based nanorod with quantum well or coaxial quantum structure
KR100644166B1 (ko) * 2004-02-12 2006-11-10 학교법인 포항공과대학교 질화물 반도체의 이종접합 구조체, 이를 포함하는나노소자 또는 이의 어레이
JP4160000B2 (ja) 2004-02-13 2008-10-01 ドンゴク ユニバーシティ インダストリー アカデミック コーポレイション ファウンデイション 発光ダイオードおよびその製造方法
TWI442456B (zh) 2004-08-31 2014-06-21 Sophia School Corp 發光元件
US20060223211A1 (en) * 2004-12-02 2006-10-05 The Regents Of The University Of California Semiconductor devices based on coalesced nano-rod arrays
US20060134392A1 (en) * 2004-12-20 2006-06-22 Palo Alto Research Center Incorporated Systems and methods for electrical contacts to arrays of vertically aligned nanorods
KR101186683B1 (ko) * 2005-06-25 2012-09-28 서울옵토디바이스주식회사 질화물 양자웰을 갖는 나노 구조체 및 그것을 채택한발광다이오드
JP2008544567A (ja) * 2005-06-27 2008-12-04 ソウル オプト デバイス カンパニー リミテッド 窒化物多重量子ウェルを有するナノロッドアレイ構造の発光ダイオード、その製造方法、及びナノロッド
JP4591276B2 (ja) 2005-08-12 2010-12-01 パナソニック電工株式会社 半導体発光素子の製造方法
JP4552828B2 (ja) 2005-10-26 2010-09-29 パナソニック電工株式会社 半導体発光素子の製造方法
CN100401544C (zh) * 2006-06-30 2008-07-09 中国科学院上海技术物理研究所 氮化镓基圆盘式单色光源列阵
JP2008034483A (ja) * 2006-07-26 2008-02-14 Matsushita Electric Works Ltd 化合物半導体素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
JP2008034482A (ja) * 2006-07-26 2008-02-14 Matsushita Electric Works Ltd 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
JP5253740B2 (ja) * 2007-01-09 2013-07-31 学校法人上智学院 Ｉｉｉ族窒化物半導体微細柱状結晶の製造方法およびｉｉｉ族窒化物構造体
KR100972842B1 (ko) * 2007-09-11 2010-07-28 포항공과대학교 산학협력단 나노막대를 포함하는 나노디바이스 및 그 제조 방법
WO2009113651A1 (ja) * 2008-03-14 2009-09-17 パナソニック電工株式会社 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014193069A1 (ko) * 2013-05-28 2014-12-04 부경대학교 산학협력단 백색 ｌｅｄ와 그 제조방법

Also Published As

Publication number Publication date
CN101971369B (zh) 2012-05-23
CN101971369A (zh) 2011-02-09
EP2254164B1 (en) 2012-05-16
US8263990B2 (en) 2012-09-11
EP2254164A1 (en) 2010-11-24
KR101396679B1 (ko) 2014-05-16
JP2010010657A (ja) 2010-01-14
JP5227224B2 (ja) 2013-07-03
EP2254164A4 (en) 2011-06-29
US20110012168A1 (en) 2011-01-20
WO2009113651A1 (ja) 2009-09-17

Similar Documents

Publication Publication Date Title
JP5227224B2 (ja) 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法
KR101196579B1 (ko) 화합물 반도체 발광 소자 및 이를 이용하는 조명 장치 및 화합물 반도체 발광 소자의 제조 방법
TWI381554B (zh) 發光二極體結構及其多量子井結構與製造方法
CN111048641B (zh) 一种单芯片白光发光二极管及其制备方法
JP2009111339A (ja) 発光ダイオードパッケージ
JP2008544536A (ja) ナノ構造体及びそれを採用した発光ダイオードとその製造方法
TW201225333A (en) Solid state light emitting devices based on crystallographically relaxed structures
JP2003505857A (ja) フラットパネル固体光源
JP2016508668A (ja) モノリシックな白色ダイオードを製造するための方法
CN116438666A (zh) 具有蚀刻停止层的iii族氮化物多波长led阵列
KR20120077612A (ko) 발광소자의 제조방법과 이 방법에 의해 제조된 발광소자
KR100646570B1 (ko) 발광 다이오드 및 그 제조방법
KR100593543B1 (ko) 질화물 반도체 발광 소자 및 그 제조 방법
JP2002222991A (ja) 半導体発光素子
CN116210090A (zh) 半导体发光元件以及半导体发光元件的制造方法
JP7236078B2 (ja) 半導体発光素子および半導体発光素子の製造方法
KR102110446B1 (ko) 나노와이어 백색 발광소자 및 그 제조 방법
US20080157056A1 (en) Manufacturing method of poly-wavelength light-emitting diode of utilizing nano-crystals and the light-emitting device therefor
KR101581438B1 (ko) 나노막대를 이용한 백색 발광소자의 제조방법 및 그에 의해 제조된 나노막대를 이용한 백색 발광소자
CN110957204A (zh) Iii族氮化物光电子器件的制作方法
CN107611232A (zh) 发光二极管及其制作方法
CN108831878B (zh) 一种薄膜发光二极管的制造方法
TW200849756A (en) Laser diode chip and its production method
KR20030066957A (ko) Ⅲ－ⅴ족 화합물 반도체 발광 소자의 제조 방법
KR200370463Y1 (ko) 고밀도 평판형 발광다이오드 백색 조명램프

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E601 Decision to refuse application
J201 Request for trial against refusal decision
S901 Examination by remand of revocation
E902 Notification of reason for refusal
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee