KR20100117397A - Image rejection frequency mixer - Google Patents
Image rejection frequency mixer Download PDFInfo
- Publication number
- KR20100117397A KR20100117397A KR1020090036131A KR20090036131A KR20100117397A KR 20100117397 A KR20100117397 A KR 20100117397A KR 1020090036131 A KR1020090036131 A KR 1020090036131A KR 20090036131 A KR20090036131 A KR 20090036131A KR 20100117397 A KR20100117397 A KR 20100117397A
- Authority
- KR
- South Korea
- Prior art keywords
- node
- eye
- queue
- internal
- output
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/18—Modifications of frequency-changers for eliminating image frequencies
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/16—Multiple-frequency-changing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0084—Lowering the supply voltage and saving power
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
Description
본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.In order to more fully understand the drawings used in the detailed description of the invention, a brief description of each drawing is provided.
도 1은 기존의 주파수 믹서를 나타내는 도면이다.1 is a diagram illustrating a conventional frequency mixer.
도 2는 본 발명의 제1 실시예에 따른 이미지 리젝션 주파수 믹서(100)를 나타내는 도면이다.2 is a diagram illustrating an image
도 3은 본 발명의 효과를 설명하기 위한 도면이다.3 is a view for explaining the effect of the present invention.
도 4는 본 발명의 제1 실시예에 따른 이미지 리젝션 주파수 믹서(100)를 나타내는 도면이다.4 is a diagram illustrating an image
본 발명은 주파수 믹서(frequency mixer)에 관한 것으로서, 특히 영상 주파수(image frequency)를 제거하는 기능을 가지는 이미지 리젝션 주파수 믹서에 관한 것이다.The present invention relates to a frequency mixer, and more particularly, to an image rejection frequency mixer having a function of removing an image frequency.
최근, 무선 통신 서비스의 다양화와 고급화가 가속화됨에 따라, RF 수신기의 고집적화, 소형화, 저전력화가 중요한 이슈로 부각되고 있다. 이러한 RF 수신기의 경향에 따라, 저간섭 주파수 수신기(Low-IF receiver)가 널리 사용되고 있다.In recent years, as the diversification and enhancement of wireless communication services are accelerated, high integration, miniaturization, and low power of RF receivers are emerging as important issues. In accordance with the trend of such RF receivers, low-frequency receivers are widely used.
일반적으로, 저간섭 주파수 수신기에는 주파수 변환장치와 주파수 믹서가 내장된다. 주파수 변환장치는 수신되는 입력 고주파 신호를 아이 고주파 신호와 큐 고주파 신호를 분리하여 생성한다. 이때, 상기 큐 고주파 신호는 상기 아이 고주파 신호에 대하여 π/2의 지연 위상차를 가진다. 상기 주파수 믹서는 상기 아이 및 큐 고주파 신호에 로컬 신호를 믹싱한다.In general, low interference frequency receivers incorporate a frequency converter and a frequency mixer. The frequency converter generates an input high frequency signal by separating the eye high frequency signal and the cu high frequency signal. In this case, the cue high frequency signal has a delay phase difference of π / 2 with respect to the eye high frequency signal. The frequency mixer mixes a local signal with the eye and cue high frequency signals.
도 1은 기존의 주파수 믹서를 나타내는 도면이다. 도 1에 도시되는 바와 같이, 기존의 주파수 믹서는 아이 고주파수 신호쌍(IRF)을 로컬 신호쌍(LO)과 합성하는 아이 합성부(10), 큐 고주파수 신호쌍(QRF)을 로컬 신호쌍(LO)과 합성하는 큐 합성부(20), 아이 합성부(10)의 출력쌍을 연산 증폭하는 아이 연산 증폭부(30), 그리고, 큐 합성부(20)의 출력쌍을 연산 증폭하는 큐 연산 증폭부(30)로 구성된다.1 is a diagram illustrating a conventional frequency mixer. As shown in FIG. 1, the conventional frequency mixer includes an
도 1과 같은 종래의 주파수 믹서에서의 전달함수 H1(ω)는 [수학식 1]로 알려져 있다.The transfer function H 1 (ω) in the conventional frequency mixer as shown in FIG. 1 is known as
[수학식 1][Equation 1]
H1(ω)=(R12/R11)*{1+jω*(R12*C11)}-1*(2/π)H 1 (ω) = (R 12 / R 11 ) * {1 + jω * (R 12 * C 11 )} -1 * (2 / π)
여기서, here,
R11: 트랜지스터들(11, 13, 15, 17, 21, 23, 25, 27) 각각의 저항값R 11 : resistance of each of the
R12: 저항들(31a, 33a, 41a, 43a) 각각의 저항값R 12 : resistance value of each of the
C11: 캐패시터들(31b, 33b, 41b, 43b) 각각의 캐패시턴스값C 11 : capacitance value of each of the
한편, 저간섭 주파수 수신기는 신호 대역 1~2배의 낮은 주파수를 IF 주파수로 사용하는 수신기로서, DC 오프셋(DC) 및 1/f 잡음에 영향을 덜 받는 장점이 있다. 그러나, 저간섭 주파수 수신기에서는, 이미지(image) 신호의 주파수가 목적하는 신호의 주파수에 매우 가깝게 되기 때문에, 목적하는 신호가 상기 이미지 신호에 의해 영향을 받을 수 있다. 그러므로, 수신기의 성능을 양호하게 유지하려면, 상기 이미지 신호는 충분히 제거(rejection)되어야 한다.On the other hand, a low interference frequency receiver is a receiver that uses a low frequency of 1 to 2 times the signal band as an IF frequency, there is an advantage that is less affected by DC offset (DC) and 1 / f noise. However, in low interference frequency receivers, since the frequency of the image signal is very close to the frequency of the desired signal, the desired signal can be affected by the image signal. Therefore, in order to keep the performance of the receiver good, the image signal must be sufficiently rejected.
그런데, 종래의 저간섭 주파수 수신기에는, 이미지 신호를 제거하기 위한 이미지 리젝터가 상기 주파수 믹서와 별개로 내장된다. 이에 따라, 종래의 저간섭 주파수 수신기에서는, 소요되는 레이아웃 면적이 크며, 또한 전류 소모가 크게 되는 문제점이 발생된다.However, in the conventional low interference frequency receiver, an image rejector for removing an image signal is built separately from the frequency mixer. Accordingly, in the conventional low interference frequency receiver, a problem arises in that the required layout area is large and the current consumption is large.
본 발명의 목적은 종래기술의 문제점을 해결하기 위한 것으로서, 이미지 리젝션 기능을 수행하는 주파수 믹서를 제공하는 데 있다.An object of the present invention is to solve the problems of the prior art, and to provide a frequency mixer performing an image rejection function.
상기와 같은 기술적 과제를 달성하기 위한 본 발명의 일면은 이미지 리젝션 주파수 믹서에 관한 것이다. 본 발명의 일면에 따른 이미지 리젝션 주파수 믹서는 제1 및 제2 내부 아이 노드; 제1 및 제2 내부 큐 노드; 제1 및 제2 아이 출력 노드; 제1 및 제2 큐 출력 노드; 제1 로컬 신호에 따라 제1 아이 고주파 신호를 상기 제1 내부 아이 노드에 전송하고, 제2 로컬 신호에 따라 상기 제1 아이 고주파 신호를 상기 제2 내부 아이 노드에 전송하며, 상기 제2 로컬 신호에 따라 제2 아이 고주파 신호를 상기 제1 내부 아이 노드에 전송하고, 상기 제1 로컬 신호에 따라 상기 제2 아이 고주파 신호를 상기 제2 내부 아이 노드에 전송하는 아이 합성부로서, 상기 제1 로컬 신호와 상기 제2 로컬 신호는 상보적 관계로서 로컬 신호 쌍을 형성하며, 상기 제1 아이 고주파 신호와 상기 제2 아이 고주파 신호는 상보적 관계로서 아이 고주파 신호 쌍을 형성하는 상기 아이 합성부; 상기 제1 로컬 신호에 따라 제1 큐 고주파 신호를 상기 제1 내부 큐 노드에 전송하고, 상기 제2 로컬 신호에 따라 상기 제1 큐 고주파 신호를 상기 제2 내부 큐 노드에 전송하며, 상기 제2 로컬 신호에 따라 제2 큐 고주파 신호를 상기 제1 내부 큐 노드에 전송하고, 상기 제1 로컬 신호에 따라 상기 제2 큐 고주파 신호를 상기 제2 내부 큐 노드에 전송하는 큐 합성부로서, 상기 제1 큐 고주파 신호와 상기 제2 큐 고주파 신호는 상보적 관계로서 큐 고주파 신호 쌍을 형성하며, 상기 큐 고주파 신호 쌍은 상기 아이 고주파 신호 쌍에 대하여 소정의 지연 위상차로 지연되는 상기 큐 합성부; 상기 제1 내부 아이 노드의 신호와 상기 제2 내부 아이 노드의 신호를 연산 증폭하여, 상기 제 1 아이 출력 노드와 상기 제2 아이 출력 노드를 드라이빙하는 아이 연산 증폭부; 상기 제1 내부 큐 노드의 신호와 상기 제2 내부 큐 노드의 신호를 연산 증폭하여, 상기 제1 큐 출력 노드와 상기 제2 큐 출력 노드를 드라이빙하는 큐 연산 증폭부; 및 상기 제1 큐 출력 노드를 상기 제1 내부 아이 노드에 커플링하고, 상기 제2 큐 출력 노드를 상기 제2 내부 아이 노드에 커플링하며, 상기 제1 아이 출력 노드를 상기 제2 내부 큐 노드에 커플링하고, 상기 제2 아이 출력 노드를 상기 제1 내부 큐 노드에 커플링하는 크로스 연결부를 구비한다.One aspect of the present invention for achieving the above technical problem relates to an image rejection frequency mixer. According to an aspect of the present invention, an image rejection frequency mixer includes: first and second internal eye nodes; First and second internal queue nodes; First and second eye output nodes; First and second queue output nodes; Transmitting a first eye high frequency signal to the first internal eye node according to a first local signal, transmitting the first eye high frequency signal to the second internal eye node according to a second local signal, and transmitting the second local signal An eye synthesizer for transmitting a second eye high frequency signal to the first internal eye node and transmitting the second eye high frequency signal to the second internal eye node according to the first local signal. The eye synthesizer configured to form a local signal pair in a complementary relationship with a signal and the second local signal, and to form an eye high frequency signal pair in a complementary relationship with the first eye high frequency signal; Transmitting a first cue high frequency signal to the first internal cue node according to the first local signal, transmitting the first cue high frequency signal to the second internal cue node according to the second local signal, and the second A queue synthesizer configured to transmit a second queue high frequency signal to the first internal queue node according to a local signal, and to transmit the second queue high frequency signal to the second internal queue node according to the first local signal. A cue combining unit configured to form a cue high frequency signal pair as a complementary relationship between the first cue high frequency signal and the second cue high frequency signal, wherein the cue high frequency signal pair is delayed by a predetermined delay phase with respect to the eye high frequency signal pair; An eye arithmetic amplifier driving the first eye output node and the second eye output node by amplifying the signal of the first internal eye node and the signal of the second internal eye node; A queue amplifying unit configured to drive the first queue output node and the second queue output node by amplifying the signal of the first internal queue node and the signal of the second internal queue node; And coupling the first queue output node to the first internal eye node, coupling the second queue output node to the second internal eye node, and coupling the first eye output node to the second internal queue node. And a cross connection coupling the second eye output node to the first internal cue node.
상기와 같은 기술적 과제를 달성하기 위한 본 발명의 다른 일면도 이미지 리젝션 주파수 믹서에 관한 것이다. 본 발명의 다른 일면에 따른 이미지 리젝션 주파수 믹서는 제1 및 제2 내부 아이 노드; 제1 및 제2 내부 큐 노드; 제1 및 제2 초기 아이 노드; 제1 및 제2 초기 큐 노드; 제1 및 제2 예비 아이 노드; 제1 및 제2 예비 큐 노드; 제1 및 제2 아이 출력 노드; 제1 및 제2 큐 출력 노드; 제1 로컬 신호에 따라 제1 아이 고주파 신호를 상기 제1 내부 아이 노드에 전송하고, 제2 로컬 신호에 따라 상기 제1 아이 고주파 신호를 상기 제2 내부 아이 노드에 전송하며, 상기 제2 로컬 신호에 따라 제2 아이 고주파 신호를 상기 제1 내부 아이 노드에 전송하고, 상기 제1 로컬 신호에 따라 상기 제2 아이 고주파 신호를 상기 제2 내부 아이 노드에 전송하는 아이 합성부로서, 상기 제1 로컬 신호와 상기 제2 로컬 신호는 상보적 관계로서 로컬 신호 쌍을 형성하며, 상기 제1 아이 고주파 신호와 상기 제2 아이 고주파 신호는 상보적 관계로서 아이 고주파 신호 쌍을 형성하는 상기 아이 합성부; 상기 제1 로컬 신호에 따라 제1 큐 고주파 신호를 상기 제1 내부 큐 노 드에 전송하고, 상기 제2 로컬 신호에 따라 상기 제1 큐 고주파 신호를 상기 제2 내부 큐 노드에 전송하며, 상기 제2 로컬 신호에 따라 제2 큐 고주파 신호를 상기 제1 내부 큐 노드에 전송하고, 상기 제1 로컬 신호에 따라 상기 제2 큐 고주파 신호를 상기 제2 내부 큐 노드에 전송하는 큐 합성부로서, 상기 제1 큐 고주파 신호와 상기 제2 큐 고주파 신호는 상보적 관계로서 큐 고주파 신호 쌍을 형성하며, 상기 큐 고주파 신호 쌍은 상기 아이 고주파 신호 쌍에 대하여 소정의 지연 위상차로 지연되는 상기 큐 합성부; 상기 제1 내부 아이 노드의 신호와 상기 제2 내부 아이 노드의 신호를 연산 증폭하여, 상기 제1 초기 아이 노드와 상기 제2 초기 아이 노드를 드라이빙하는 내부 아이 연산 증폭부; 제1 예비 아이 노드의 신호와 상기 제2 예비 아이 노드의 신호를 연산 증폭하여, 상기 제1 아이 출력 노드와 상기 제2 아이 출력 노드를 드라이빙하는 출력 아이 연산 증폭부; 상기 제1 내부 큐 노드의 신호와 상기 제2 내부 큐 노드의 신호를 연산 증폭하여, 상기 제1 초기 큐 노드와 상기 제2 초기 큐 노드를 드라이빙하는 내부 큐 연산 증폭부; 제1 예비 큐 노드의 신호와 상기 제2 예비 큐 노드의 신호를 연산 증폭하여, 상기 제1 큐 출력 노드와 상기 제2 큐 출력 노드를 드라이빙하는 출력 큐 연산 증폭부; 상기 제1 초기 큐 노드를 상기 제1 내부 아이 노드에 커플링하고, 상기 제2 초기 큐 노드를 상기 제2 내부 아이 노드에 커플링하며, 상기 제1 초기 아이 노드를 상기 제2 내부 큐 노드에 커플링하고, 상기 제2 초기 아이 노드를 상기 제1 내부 큐 노드에 커플링하는 내부 크로스 연결부; 상기 제1 큐 출력 노드를 상기 제1 예비 아이 노드에 커플링하고, 상기 제2 큐 출력 노드를 상기 제2 예비 아이 노드에 커플링하며, 상기 제1 아이 출력 노드를 상기 제2 예비 큐 노드에 커플링하고, 상기 제2 아이 출력 노드를 상기 제1 예비 큐 노드에 커플링하는 출력 크로스 연결부; 상기 제1 초기 아이 노드를 상기 제2 예비 아이 노드에 커플링시키고, 상기 제2 초기 아이 노드를 상기 제1 예비 아이 노드에 커플링시키고, 상기 제1 아이 출력 노드를 상기 제1 내부 아이 노드에 커플링시키며, 상기 제2 아이 출력 노드를 상기 제2 내부 아이 노드에 커플링시키는 아이 커플링부; 및 상기 제1 초기 큐 노드를 상기 제2 예비 큐 노드에 커플링시키고, 상기 제2 초기 큐 노드를 상기 제1 예비 큐 노드에 커플링시키고, 상기 제1 큐 출력 노드를 상기 제1 내부 큐 노드에 커플링시키며, 상기 제2 큐 출력 노드를 상기 제2 내부 큐 노드에 커플링시키는 큐 커플링부를 구비하다.Another aspect of the present invention for achieving the above technical problem relates to an image rejection frequency mixer. According to another aspect of the present invention, an image rejection frequency mixer includes: first and second internal eye nodes; First and second internal queue nodes; First and second initial eye nodes; First and second initial queue nodes; First and second spare eye nodes; First and second spare queue nodes; First and second eye output nodes; First and second queue output nodes; Transmitting a first eye high frequency signal to the first internal eye node according to a first local signal, transmitting the first eye high frequency signal to the second internal eye node according to a second local signal, and transmitting the second local signal An eye synthesizer for transmitting a second eye high frequency signal to the first internal eye node and transmitting the second eye high frequency signal to the second internal eye node according to the first local signal. The eye synthesizer configured to form a local signal pair in a complementary relationship with a signal and the second local signal, and to form an eye high frequency signal pair in a complementary relationship with the first eye high frequency signal; Transmitting a first cue high frequency signal to the first internal cue node according to the first local signal, transmitting the first cue high frequency signal to the second internal cue node according to the second local signal, and 2. A queue synthesizer configured to transmit a second queue high frequency signal to the first internal queue node according to a local signal, and to transmit the second queue high frequency signal to the second internal queue node according to the first local signal. A cue combining unit configured to form a cue high frequency signal pair as a complementary relationship between a first cue high frequency signal and the second cue high frequency signal, wherein the cue high frequency signal pair is delayed by a predetermined delay phase with respect to the eye high frequency signal pair; An internal eye arithmetic amplifier driving the first initial eye node and the second initial eye node by amplifying the signal of the first internal eye node and the signal of the second internal eye node; An output eye operation amplifier for driving the first eye output node and the second eye output node by amplifying the signal of the first spare eye node and the signal of the second spare eye node; An internal queue operation amplifying unit configured to operation-amplify the signal of the first internal queue node and the signal of the second internal queue node, and drive the first initial queue node and the second initial queue node; An output queue operation amplifier for driving the first queue output node and the second queue output node by amplifying the signal of the first preliminary queue node and the signal of the second preliminary queue node; Coupling the first initial queue node to the first internal child node, coupling the second initial queue node to the second internal child node, and connecting the first initial child node to the second internal queue node. An inner cross connection coupling a second initial eye node to the first inner queue node; Couple the first queue output node to the first spare eye node, couple the second queue output node to the second spare eye node, and connect the first eye output node to the second spare queue node. An output cross connection coupling a second eye output node to the first preliminary cue node; Coupling the first initial child node to the second spare eye node, coupling the second initial eye node to the first spare eye node, and connecting the first eye output node to the first internal eye node. An eye coupling unit coupling the second eye output node to the second internal eye node; And coupling the first initial queue node to the second spare queue node, coupling the second initial queue node to the first spare queue node, and coupling the first queue output node to the first internal queue node. And a queue coupling portion for coupling the second queue output node to the second internal queue node.
본 발명과 본 발명의 동작상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 각 도면을 이해함에 있어서, 동일한 부재는 가능한 한 동일한 참조부호로 도시하고자 함에 유의해야 한다. 그리고, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 기술은 생략된다.For a better understanding of the present invention and its operational advantages, and the objects attained by the practice of the present invention, reference should be made to the accompanying drawings, which illustrate preferred embodiments of the invention, and the accompanying drawings. In understanding each of the figures, it should be noted that like parts are denoted by the same reference numerals whenever possible. Incidentally, detailed descriptions of well-known functions and configurations that are determined to unnecessarily obscure the subject matter of the present invention are omitted.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
제1 First 실시예Example
도 2는 본 발명의 제1 실시예에 따른 이미지 리젝션 주파수 믹서(100)를 나타내는 도면이다.2 is a diagram illustrating an image
도 2를 참조하면, 본 발명의 제1 실시예에 따른 이미지 리젝션 주파수 믹서(100)는 제1 및 제2 내부 아이 노드(NII1, NII2), 제1 및 제2 내부 큐 노드(NIQ1, NIQ2), 제1 및 제2 아이 출력 노드(NIOUT+, NIOUT-), 제1 및 제2 큐 출력 노드(NQOUT+, NQOUT-)를 구비한다. 또한, 본 발명의 제1 실시예에 따른 이미지 리젝션 주파수 믹서(100)는 아이 합성부(110), 큐 합성부(130), 아이 연산 증폭부(150), 큐 연산 증폭부(170) 및 크로스 연결부(190)도 구비한다.Referring to FIG. 2, the image
상기 아이 합성부(110)는 제1 로컬 신호(LO+)에 따라 제1 아이 고주파 신호(IRF+)를 상기 제1 내부 아이 노드(NII1)에 전송하고, 제2 로컬 신호(LO-)에 따라 상기 제1 아이 고주파 신호(IRF+)를 상기 제2 내부 아이 노드(NII2)에 전송한다. 또한, 상기 아이 합성부(110)는 제2 로컬 신호(LO-)에 따라 제2 아이 고주파 신호(IRF-)를 상기 제1 내부 아이 노드(NII1)에 전송하고, 제1 로컬 신호(LO+)에 따라 상기 제2 아이 고주파 신호(IRF-)를 상기 제2 내부 아이 노드(NII2)에 전송한다.The
이때, 상기 제1 로컬 신호(LO+)와 상기 제2 로컬 신호(LO-)는 상보적인 관계를 형성하는 '로컬 신호 쌍(LO)'이다. 그리고, 상기 제1 아이 주파수 신호(IRF+)와 상기 제2 아이 주파수 신호(IRF-)는 상보적인 관계를 형성하는 '아이 주파수 신호 쌍(IRF)'이다.In this case, the first local signal LO + and the second local signal LO− are 'local signal pairs LO' forming a complementary relationship. The first eye frequency signal IRF + and the second eye frequency signal IRF− are 'eye frequency signal pairs IRF' forming a complementary relationship.
상기 아이 합성부(110)는 구체적으로 제1 내지 제4 아이 트랜지스터(111, 113, 115, 117)를 구비한다. 상기 제1 아이 트랜지스터(111)는 상기 제1 로컬 신호(LO+)에 게이팅되어, 상기 제1 아이 고주파 신호(IRF+)를 상기 제1 내부 아이 노드(NII1)에 전송한다. 상기 제2 아이 트랜지스터(113)는 상기 제2 로컬 신호(LO-)에 게이팅되어, 상기 제1 아이 고주파 신호(IRF+)를 상기 제2 내부 아이 노드(NII2)에 전송한다. 상기 제3 아이 트랜지스터(115)는 상기 제2 로컬 신호(LO-)에 게이팅되어, 상기 제2 아이 고주파 신호(IRF-)를 상기 제1 내부 아이 노드(NII1)에 전송한다. 그리고, 상기 제4 아이 트랜지스터(117)는 상기 제1 로컬 신호(LO+)에 게이팅되어, 상기 제2 아이 고주파 신호(IRF-)를 상기 제2 내부 아이 노드(NII2)에 전송한다.In detail, the
상기 큐 합성부(130)는 제1 로컬 신호(LO+)에 따라 제1 큐 고주파 신호(QRF+)를 상기 제1 내부 큐 노드(NIQ1)에 전송하고, 제2 로컬 신호(LO-)에 따라 상기 제1 큐 고주파 신호(QRF+)를 상기 제2 내부 큐 노드(NIQ2)에 전송한다. 또한, 상기 큐 합성부(130)는 제2 로컬 신호(LO-)에 따라 제2 큐 고주파 신호(QRF-)를 상기 제1 내부 큐 노드(NIQ1)에 전송하고, 제1 로컬 신호(LO+)에 따라 상기 제2 큐 고주파 신호(QRF-)를 상기 제2 내부 큐 노드(NIQ2)에 전송한다.The
이때, 상기 제1 큐 주파수 신호(QRF+)와 상기 제2 큐 주파수 신호(QRF-)는 상보적인 관계를 형성하는 '큐 주파수 신호 쌍(QRF)'이다. 그리고, 상기 큐 고주파 신호 쌍(QRF)은 상기 아이 고주파 신호 쌍(IRF)에 대하여 소정의 지연 위상차, 바람직하기로는 π/2로 지연된다.In this case, the first cue frequency signal QRF + and the second cue frequency signal QRF− are 'queue frequency signal pairs QRF' forming a complementary relationship. The cue high frequency signal pair QRF is delayed by a predetermined delay phase difference, preferably π / 2 with respect to the eye high frequency signal pair IRF.
상기 큐 합성부(130)는 구체적으로 제1 내지 제4 큐 트랜지스터(131, 133, 135, 137)를 구비한다. 상기 제1 큐 트랜지스터(131)는 상기 제1 로컬 신호(LO+)에 게이팅되어, 상기 제1 큐 고주파 신호(QRF+)를 상기 제1 내부 큐 노드(NIQ1)에 전송한다. 상기 제2 큐 트랜지스터(133)는 상기 제2 로컬 신호(LO-)에 게이팅되어, 상기 제1 큐 고주파 신호(QRF+)를 상기 제2 내부 큐 노드(NIQ2)에 전송한다. 상기 제3 큐 트랜지스터(135)는 상기 제2 로컬 신호(LO-)에 게이팅되어, 상기 제2 큐 고주파 신호(QRF-)를 상기 제1 내부 큐 노드(NIQ1)에 전송한다. 그리고, 상기 제4 큐 트랜지스터(137)는 상기 제1 로컬 신호(LO+)에 게이팅되어, 상기 제2 큐 고주파 신호(QRF-)를 상기 제2 내부 큐 노드(NIQ2)에 전송한다.In detail, the
상기 아이 연산 증폭부(150)는 상기 제1 내부 아이 노드(NII1)의 신호와 상기 제2 내부 아이 노드(NII2)의 신호를 연산 증폭하며, 상기 제1 아이 출력 노드(NIOUT+)와 상기 제2 아이 출력 노드(NIOUT-)를 드라이빙하여, 상기 제1 아이 출력 신호(IOUT+)와 상기 제2 아이 출력 신호(IOUT-)를 발생한다.The
상기 아이 연산 증폭부(150)는 구체적으로 아이 연산 증폭기(151), 제1 아이 피드백 수단(153) 및 제2 아이 피드백 수단(155)을 구비한다.In detail, the
상기 아이 연산 증폭기(151)는 상기 제1 내부 아이 노드(NII1)의 신호를 음(-)의 입력으로, 상기 제2 내부 아이 노드(NII2)의 신호를 양(+)의 입력으로 수신하여 연산 증폭한다. 그리고, 아이 연산 증폭기(151)는 양(+)의 출력으로 상기 제1 아이 출력 노드(NIOUT+)를, 음(-)의 출력으로 상기 제2 아이 출력 노드(NIOUT-)를 드라이빙한다.The eye
제1 아이 피드백 수단(153)은 상기 제1 내부 아이 노드(NII1)와 상기 제1 아 이 출력 노드(NIOUT+) 사이에 서로 병렬로 형성되는 제1 아이 피드백 저항(153a) 및 제1 아이 피드백 캐패시터(153b)를 포함한다.The first eye feedback means 153 includes a first eye feedback resistor 153a and a first eye feedback capacitor formed in parallel between the first internal eye node NII1 and the first eye output node NIOUT +. 153b.
제2 아이 피드백 수단(155)은 상기 제2 내부 아이 노드(NII2)와 상기 제2 아이 출력 노드(NIOUT-) 사이에 서로 병렬로 형성되는 제2 아이 피드백 저항(155a) 및 제2 아이 피드백 캐패시터(155b)를 포함한다.The second eye feedback means 155 includes a second
상기 큐 연산 증폭부(170)는 상기 제1 내부 큐 노드(NIQ1)의 신호와 상기 제2 내부 아이 노드(NIQ2)의 신호를 연산 증폭하며, 상기 제1 큐 출력 노드(NQOUT+)와 상기 제2 큐 출력 노드(NQOUT-)를 드라이빙하여, 상기 제1 큐 출력 신호(QOUT+)와 상기 제2 큐 출력 신호(QOUT-)를 발생한다.The
상기 큐 연산 증폭부(170)는 구체적으로 큐 연산 증폭기(171), 제1 큐 피드백 수단(173) 및 제2 큐 피드백 수단(175)을 구비한다.Specifically, the
상기 큐 연산 증폭기(171)는 상기 제1 내부 큐 노드(NIQ1)의 신호를 음(-)의 입력으로, 상기 제2 내부 큐 노드(NIQ2)의 신호를 양(+)의 입력으로 수신하여 연산 증폭한다. 그리고, 큐 연산 증폭기(171)는 양(+)의 출력으로 상기 제1 큐 출력 노드(NQOUT+)를, 음(-)의 출력으로 상기 제2 큐이 출력 노드(NQOUT-)를 드라이빙한다.The queue
제1 큐 피드백 수단(173)은 상기 제1 내부 큐 노드(NIQ1)와 상기 제1 큐 출력 노드(NQOUT+) 사이에 서로 병렬로 형성되는 제1 큐 피드백 저항(173a) 및 제1 큐 피드백 캐패시터(173b)를 포함한다.The first queue feedback means 173 includes a first queue feedback resistor 173a and a first queue feedback capacitor formed in parallel between the first internal queue node NIQ1 and the first queue output node NQOUT +. 173b).
제2 큐 피드백 수단(175)은 상기 제2 내부 큐 노드(NIQ2)와 상기 제2 큐 출 력 노드(NQOUT-) 사이에 서로 병렬로 형성되는 제2 큐 피드백 저항(175a) 및 제2 큐 피드백 캐패시터(175b)를 포함한다.The second queue feedback means 175 is formed between the second internal queue node NIQ2 and the second queue output node NQOUT− in parallel with each other and the second
상기 크로스 연결부(190)는 상기 제1 큐 출력 노드(NQOUT+)를 상기 제1 내부 아이 노드(NII1)에 커플링하고, 상기 제2 큐 출력 노드(NQOUT-)를 상기 제2 내부 아이 노드(NII2)에 커플링한다. 또한, 상기 크로스 연결부(190)는 상기 제1 아이 출력 노드(NIOUT+)를 상기 제2 내부 큐 노드(NIQ2)에 커플링하고, 상기 제2 아이 출력 노드(NIOUT-)를 상기 제1 내부 큐 노드(NIQ1)에 커플링한다.The
상기 크로스 연결부(190)는 구체적으로 제1 내지 제4 연결저항(191, 193, 195, 197)을 구비한다. 상기 제1 연결 저항(191)은 상기 제1 큐 출력 노드(NQOUT+)를 상기 제1 내부 아이 노드(NII1)에 연결하고, 상기 제2 연결 저항(193)은 상기 제2 큐 출력 노드(NQOUT-)를 상기 제2 내부 아이 노드(NII2)에 연결한다. 그리고, 상기 제3 연결 저항(195)은 상기 제1 아이 출력 노드(NIOUT+)를 상기 제2 내부 큐 노드(NIQ2)에 연결하고, 상기 제4 연결 저항(197)은 상기 제2 아이 출력 노드(NIOUT-)를 상기 제1 내부 큐 노드(NIQ1)에 연결한다.Specifically, the
바람직하기로는, 상기 아이 트랜지스터들(111, 113, 115, 117) 및 상기 큐 트랜지스터들(131, 133, 135, 137) 각각의 저항성분의 저항값은 서로 동일하며, 피드백 저항들(153a, 155a, 173a, 175a) 각각의 저항값도 서로 동일하다.Preferably, the resistance values of the resistance components of each of the
그리고, 연결 저항들(191, 193, 195, 197) 각각의 저항값도 서로 동일하며, 캐패시터들(153b, 155b, 173b, 175b) 각각의 캐패시턴스값도 동일하다.The resistance values of the
도 2의 본 발명의 이미지 리젝션 주파수 믹서에서는, 아이 출력 노 드(NIOUT+, NIOUT-)가 내부 큐 노드(NIQ2, NIQ1)에 연결되고, 큐 출력 노드(NQOUT+, NQOUT-)가 내부 아이 노드(NII1, NII2)에 연결된다. 즉, 도 2의 본 발명의 제1 실시예에 따른 이미지 리젝션 주파수 믹서에서는, 아이 채널과 큐 채널의 노드가 서로 크로스로 연결됨으로써, 고주파 신호와 로컬 신호의 주파수 믹싱 기능과 함께 이미지 리젝션 기능도 함께 수행된다. In the image rejection frequency mixer of the present invention of FIG. 2, the eye output nodes NIOUT + and NIOUT- are connected to the internal cue nodes NIQ2 and NIQ1, and the queue output nodes NQOUT + and NQOUT- are connected to the internal eye nodes (Q). NII1, NII2). That is, in the image rejection frequency mixer according to the first embodiment of the present invention of FIG. Is also performed together.
이는 본 발명의 이미지 리젝션 주파수 믹서에서의 전달함수 H2(ω)를 통해서도 알 수 있다. 도 2의 본 발명의 이미지 리젝션 주파수 믹서에서의 전달함수 H2(ω)는 [수학식 2]와 같다.This can also be seen from the transfer function H 2 (ω) in the image rejection frequency mixer of the present invention. The transfer function H 2 (ω) in the image rejection frequency mixer of the present invention of FIG. 2 is represented by Equation 2.
[수학식 2][Equation 2]
H2(ω)=(R22/R21)*(2/π)*β-1 H 2 (ω) = (R 22 / R 21 ) * (2 / π) * β -1
이때,At this time,
β=1+j[ω-(Rc1*C21)-1]*(R22*C21)β = 1 + j [ω- (R c1 * C 21 ) -1 ] * (R 22 * C 21 )
여기서, here,
R21: 트랜지스터들(111, 113, 115, 117, 131, 133, 135, 137) 각각의 저항값R 21 : resistance value of each of the
R22: 저항들(153a, 155a, 173a, 175a) 각각의 저항값R 22 : resistance value of each of the
Rc1: 저항들(191, 193, 195, 197) 각각의 저항값R c1 : resistance value of each of the
C21: 캐패시터들(153b, 155b, 173b, 175b) 각각의 캐패시턴스값C 21 : capacitance value of each of the
즉, 본 발명의 제1 실시예에 따른 이미지 리젝션 주파수 믹서에서의 전달함수 H2(ω)은, 종래의 주파수 믹서에서의 전달함수 H1(ω)에 대하여, 보호되는 주파수가 (Rc1*C21)-1로 이동됨을 알 수 있다.That is, the transfer function H 2 (ω) in the image rejection frequency mixer according to the first embodiment of the present invention has a frequency protected by R c1 relative to the transfer function H 1 (ω) in the conventional frequency mixer. It can be seen that * C 21 ) is moved to -1 .
이에 따라, 도 3에 도시되는 바와 같이, 본 발명의 이미지 리젝션 주파수 믹서에서는, 이미지 신호가 상당부분 제거됨을 알 수 있다.Accordingly, as shown in FIG. 3, it can be seen that in the image rejection frequency mixer of the present invention, the image signal is substantially removed.
또한, 도 2의 본 발명의 이미지 리젝션 주파수 믹서에서는, 아이 채널과 큐 채널의 노드가 서로 크로스로 연결됨으로써, 고주파 신호와 로컬 신호의 주파수 믹싱 기능과 함께 이미지 리젝션 기능도 함께 수행된다.In addition, in the image rejection frequency mixer of the present invention of FIG.
따라서, 본 발명의 이미지 리젝션 주파수 믹서를 내장하는 경우, 별도의 이미지 리젝터를 채용할 필요성이 감소되거나, 이미지 리젝터가 간단히 구현될 수 있다. 그러므로, 본 발명의 이미지 리젝션 주파수 믹서를 저간섭 주파수 수신기의 레이아웃 면적은 감소하게 되며, 또한, 전력 소모도 감소하게 된다.Therefore, when the image rejection frequency mixer of the present invention is incorporated, the need for employing a separate image rejector is reduced, or the image rejector can be simply implemented. Therefore, in the image rejection frequency mixer of the present invention, the layout area of the low interference frequency receiver is reduced, and power consumption is also reduced.
한편, 본 발명의 이미지 리젝션 주파수 믹서는 다양한 형태로 변형될 수 있다.Meanwhile, the image rejection frequency mixer of the present invention may be modified in various forms.
계속하여, 이미지 신호의 리젝션을 2차의 함수로 수행하는 본 발명의 제2 실시예에 따른 이미지 리젝션 주파수 믹서가 기술된다.Subsequently, an image rejection frequency mixer according to a second embodiment of the present invention for performing the rejection of the image signal as a function of the secondary is described.
제2 2nd 실시예Example
도 4는 본 발명의 제2 실시예에 따른 이미지 리젝션 주파수 믹서(200)를 개략적으로 나타내는 도면이다.4 is a diagram schematically illustrating an image rejection frequency mixer 200 according to a second embodiment of the present invention.
도 4를 참조하면, 본 발명의 제2 실시예에 따른 이미지 리젝션 주파수 믹서(200)는 제1 및 제2 내부 아이 노드(NII1, NII2), 제1 및 제2 내부 큐 노드(NIQ1, NIQ2), 제1 및 제2 초기 아이 노드(NFI1, NFI2), 제1 및 제2 초기 큐 노드(NFQ1, NFQ2), 제1 및 제2 예비 아이 노드(NPI1, NPI2), 제1 및 제2 예비 큐 노드(NPQ1, NPQ2), 제1 및 제2 아이 출력 노드(NIOUT+, NIOUT-), 제1 및 제2 큐 출력 노드(NQOUT+, NQOUT-)를 구비한다. 또한, 본 발명의 제2 실시예에 따른 이미지 리젝션 주파수 믹서(200)는 아이 합성부(210), 큐 합성부(230), 내부 아이 연산 증폭부(250), 출력 아이 연산 증폭부(260), 내부 큐 연산 증폭부(270), 출력 큐 연산 증폭부(280), 내부 크로스 연결부(310), 출력 크로스 연결부(330), 아이 커플링부(350) 및 큐 커플링부(370)도 구비한다.Referring to FIG. 4, the image rejection frequency mixer 200 according to the second embodiment of the present invention may include first and second internal eye nodes NII1 and NII2, and first and second internal cue nodes NIQ1 and NIQ2. ), First and second initial child nodes (NFI1, NFI2), first and second initial queue nodes (NFQ1, NFQ2), first and second spare child nodes (NPI1, NPI2), first and second spares Cue nodes NPQ1 and NPQ2, first and second eye output nodes NIOUT + and NIOUT-, and first and second queue output nodes NQOUT + and NQOUT- are provided. In addition, the image rejection frequency mixer 200 according to the second embodiment of the present invention includes an
상기 아이 합성부(110)는 제1 로컬 신호(LO+)에 따라 제1 아이 고주파 신호(IRF+)를 상기 제1 내부 아이 노드(NII1)에 전송하고, 제2 로컬 신호(LO-)에 따라 상기 제1 아이 고주파 신호(IRF+)를 상기 제2 내부 아이 노드(NII2)에 전송한다. 또한, 상기 아이 합성부(110)는 제2 로컬 신호(LO-)에 따라 제2 아이 고주파 신호(IRF-)를 상기 제1 내부 아이 노드(NII1)에 전송하고, 제1 로컬 신호(LO+)에 따라 상기 제2 아이 고주파 신호(IRF-)를 상기 제2 내부 아이 노드(NII2)에 전송한다.The
이때, 상기 제1 로컬 신호(LO+)와 상기 제2 로컬 신호(LO-)는 상보적인 관계를 형성하는 '로컬 신호 쌍(LO)'이다. 그리고, 상기 제1 아이 주파수 신호(IRF+)와 상기 제2 아이 주파수 신호(IRF-)는 상보적인 관계를 형성하는 '아이 주파수 신호 쌍(IRF)'이다.In this case, the first local signal LO + and the second local signal LO− are 'local signal pairs LO' forming a complementary relationship. The first eye frequency signal IRF + and the second eye frequency signal IRF− are 'eye frequency signal pairs IRF' forming a complementary relationship.
상기 아이 합성부(110)는 구체적으로 제1 내지 제4 아이 트랜지스터(111, 113, 115, 117)를 구비한다. 상기 제1 아이 트랜지스터(111)는 상기 제1 로컬 신호(LO+)에 게이팅되어, 상기 제1 아이 고주파 신호(IRF+)를 상기 제1 내부 아이 노드(NII1)에 전송한다. 상기 제2 아이 트랜지스터(113)는 상기 제2 로컬 신호(LO-)에 게이팅되어, 상기 제1 아이 고주파 신호(IRF+)를 상기 제2 내부 아이 노드(NII2)에 전송한다. 상기 제3 아이 트랜지스터(115)는 상기 제2 로컬 신호(LO-)에 게이팅되어, 상기 제2 아이 고주파 신호(IRF-)를 상기 제1 내부 아이 노드(NII1)에 전송한다. 그리고, 상기 제4 아이 트랜지스터(117)는 상기 제1 로컬 신호(LO+)에 게이팅되어, 상기 제2 아이 고주파 신호(IRF-)를 상기 제2 내부 아이 노드(NII2)에 전송한다.In detail, the
상기 큐 합성부(130)는 제1 로컬 신호(LO+)에 따라 제1 큐 고주파 신호(QRF+)를 상기 제1 내부 큐 노드(NIQ1)에 전송하고, 제2 로컬 신호(LO-)에 따라 상기 제1 큐 고주파 신호(QRF+)를 상기 제2 내부 큐 노드(NIQ2)에 전송한다. 또한, 상기 큐 합성부(130)는 제2 로컬 신호(LO-)에 따라 제2 큐 고주파 신호(QRF-)를 상기 제1 내부 큐 노드(NIQ1)에 전송하고, 제1 로컬 신호(LO+)에 따라 상기 제2 큐 고주파 신호(QRF-)를 상기 제2 내부 큐 노드(NIQ2)에 전송한다.The
이때, 상기 제1 큐 주파수 신호(QRF+)와 상기 제2 큐 주파수 신호(QRF-)는 상보적인 관계를 형성하는 '큐 주파수 신호 쌍(QRF)'이다. 그리고, 상기 큐 고주파 신호 쌍(QRF)은 상기 아이 고주파 신호 쌍(IRF)에 대하여 소정의 지연 위상차, 바람직하기로는 π/2로 지연된다.In this case, the first cue frequency signal QRF + and the second cue frequency signal QRF− are 'queue frequency signal pairs QRF' forming a complementary relationship. The cue high frequency signal pair QRF is delayed by a predetermined delay phase difference, preferably π / 2 with respect to the eye high frequency signal pair IRF.
상기 큐 합성부(130)는 구체적으로 제1 내지 제4 큐 트랜지스터(131, 133, 135, 137)를 구비한다. 상기 제1 큐 트랜지스터(131)는 상기 제1 로컬 신호(LO+)에 게이팅되어, 상기 제1 큐 고주파 신호(QRF+)를 상기 제1 내부 큐 노드(NIQ1)에 전송한다. 상기 제2 큐 트랜지스터(133)는 상기 제2 로컬 신호(LO-)에 게이팅되어, 상기 제1 큐 고주파 신호(QRF+)를 상기 제2 내부 큐 노드(NIQ2)에 전송한다. 상기 제3 큐 트랜지스터(135)는 상기 제2 로컬 신호(LO-)에 게이팅되어, 상기 제2 큐 고주파 신호(QRF-)를 상기 제1 내부 큐 노드(NIQ1)에 전송한다. 그리고, 상기 제4 큐 트랜지스터(137)는 상기 제1 로컬 신호(LO+)에 게이팅되어, 상기 제2 큐 고주파 신호(QRF-)를 상기 제2 내부 큐 노드(NIQ2)에 전송한다.In detail, the
상기 내부 아이 연산 증폭부(250)는 상기 제1 내부 아이 노드(NII1)의 신호와 상기 제2 내부 아이 노드(NII2)의 신호를 연산 증폭하며, 상기 제1 초기 아이 노드(NFI1)와 상기 제2 초기 아이 노드(NFI2)를 드라이빙한다.The internal
상기 내부 아이 연산 증폭부(250)는 구체적으로 내부 아이 연산 증폭기(251), 제1 내부 아이 피드백 수단(253) 및 제2 내부 아이 피드백 수단(255)을 구비한다.In detail, the internal eye
상기 내부 아이 연산 증폭기(251)는 상기 제1 내부 아이 노드(NII1)의 신호 를 음(-)의 입력으로, 상기 제2 내부 아이 노드(NII2)의 신호를 양(+)의 입력으로 수신하여 연산 증폭한다. 그리고, 내부 아이 연산 증폭기(251)는 양(+)의 출력으로 상기 제1 초기 아이 노드(NFI1)를, 음(-)의 출력으로 상기 제2 초기 아이 노드(NFI2)를 드라이빙한다.The internal eye
제1 내부 아이 피드백 수단(253)은 상기 제1 내부 아이 노드(NII1)와 상기 제1 초기 아이 노드(NFI1) 사이에 형성되는 제1 내부 아이 피드백 캐패시터(253a)를 포함한다.The first inner eye feedback means 253 includes a first inner
제2 내부 아이 피드백 수단(255)은 상기 제2 내부 아이 노드(NII2)와 상기 제2 초기 아이 노드(NFI2) 사이에 형성되는 제2 내부 아이 피드백 캐패시터(255a)를 포함한다.The second inner eye feedback means 255 includes a second inner
상기 출력 아이 연산 증폭부(260)는 구체적으로 출력 아이 연산 증폭기(261), 제1 출력 아이 피드백 수단(263) 및 제2 출력 아이 피드백 수단(265)을 구비한다.Specifically, the output
상기 출력 아이 연산 증폭기(261)는 상기 제1 예비 내부 노드(NPI1)의 신호를 음(-)의 입력으로, 상기 제2 예비 아이 노드(NPI2)의 신호를 양(+)의 입력으로 수신하여 연산 증폭한다. 그리고, 출력 아이 연산 증폭기(261)는 양(+)의 출력으로 상기 제1 아이 출력 노드(NIOUT+)를, 음(-)의 출력으로 상기 제2 아이 출력 노드(NIOUT-)를 드라이빙한다.The output eye
제1 출력 아이 피드백 수단(263)은 상기 제1 예비 아이 노드(NPI1)와 상기 제1 아이 출력 노드(NIOUT+) 사이에 서로 병렬로 형성되는 제1 출력 아이 피드백 저항(263a) 및 제1 출력 아이 피드백 캐패시터(263b)를 포함한다.The first output eye feedback means 263 is formed between the first preliminary eye node NPI1 and the first eye output node NIOUT + in parallel with each other and the first output
제2 출력 아이 피드백 수단(265)은 상기 제2 예비 아이 노드(NPI2)와 상기 제2 아이 출력 노드(NIOUT-) 사이에 서로 병렬로 형성되는 제2 출력 아이 피드백 저항(265a) 및 제2 출력 아이 피드백 캐패시터(265b)를 포함한다.The second output eye feedback means 265 is formed between the second preliminary eye node NPI2 and the second eye output node NIOUT− in parallel with each other and with a second output
상기 내부 큐 연산 증폭부(270)는 상기 제1 내부 큐 노드(NIQ1)의 신호와 상기 제2 내부 큐 노드(NIQ2)의 신호를 연산 증폭하며, 상기 제1 초기 큐 노드(NFQ1)와 상기 제2 초기 큐 노드(NFQ2)를 드라이빙한다.The internal
상기 내부 큐 연산 증폭부(270)는 구체적으로 내부 큐 연산 증폭기(271), 제1 내부 큐 피드백 수단(273) 및 제2 내부 큐 피드백 수단(275)을 구비한다.In detail, the internal
상기 내부 큐 연산 증폭기(271)는 상기 제1 내부 큐 노드(NIQ1)의 신호를 음(-)의 입력으로, 상기 제2 내부 큐 노드(NIQ2)의 신호를 양(+)의 입력으로 수신하여 연산 증폭한다. 그리고, 내부 큐 연산 증폭기(271)는 양(+)의 출력으로 상기 제1 초기 큐 노드(NFQ1)를, 음(-)의 출력으로 상기 제2 초기 큐 노드(NFQ2)를 드라이빙한다.The internal queue
제1 내부 큐 피드백 수단(273)은 상기 제1 내부 큐 노드(NIQ1)와 상기 제1 초기 큐 노드(NFQ1) 사이에 형성되는 제1 내부 큐 피드백 캐패시터(253a)를 포함한다.The first internal queue feedback means 273 includes a first internal
제2 내부 큐 피드백 수단(275)은 상기 제2 내부 큐 노드(NIQ2)와 상기 제2 초기 큐 노드(NFQ2) 사이에 형성되는 제2 내부 큐 피드백 캐패시터(275a)를 포함한다.The second internal queue feedback means 275 includes a second internal
상기 출력 큐 연산 증폭부(280)는 구체적으로 출력 큐 연산 증폭기(281), 제1 출력 큐 피드백 수단(283) 및 제2 출력 큐 피드백 수단(285)을 구비한다.Specifically, the output queue
상기 출력 큐 연산 증폭기(281)는 상기 제1 예비 큐 노드(NPQ1)의 신호를 음(-)의 입력으로, 상기 제2 예비 큐 노드(NPQ2)의 신호를 양(+)의 입력으로 수신하여 연산 증폭한다. 그리고, 출력 큐 연산 증폭기(281)는 양(+)의 출력으로 상기 제1 큐 출력 노드(NQOUT+)를, 음(-)의 출력으로 상기 제2 큐 출력 노드(NQOUT-)를 드라이빙한다.The output queue
제1 출력 큐 피드백 수단(283)은 상기 제1 예비 큐 노드(NPQ1)와 상기 제1 큐 출력 노드(NQOUT+) 사이에 서로 병렬로 형성되는 제1 출력 큐 피드백 저항(283a) 및 제1 출력 큐 피드백 캐패시터(283b)를 포함한다.The first output queue feedback means 283 includes a first output
제2 출력 큐 피드백 수단(285)은 상기 제2 예비 큐 노드(NPQ2)와 상기 제2 큐 출력 노드(NQOUT-) 사이에 서로 병렬로 형성되는 제2 출력 큐 피드백 저항(285a) 및 제2 출력 큐 피드백 캐패시터(285b)를 포함한다.The second output queue feedback means 285 has a second output
상기 내부 크로스 연결부(310)는 상기 제1 초기 큐 노드(NFQ1)를 상기 제1 내부 아이 노드(NII1)에 커플링하고, 상기 제2 초기 큐 노드(NFQ2)를 상기 제2 내부 아이 노드(NII2)에 커플링한다. 또한, 상기 내부 크로스 연결부(310)는 상기 제1 초기 아이 노드(NFI1)를 상기 제2 내부 큐 노드(NIQ2)에 커플링하고, 상기 제2 초기 아이 노드(NFI2)를 상기 제1 내부 큐 노드(NIQ1)에 커플링한다.The internal
상기 내부 크로스 연결부(310)는 구체적으로 제1 내지 제4 내부 연결 저항(311, 313, 315, 317)을 구비한다. 상기 제1 내부 연결 저항(311)은 상기 제1 초 기 큐 노드(NFQ1)를 상기 제1 내부 아이 노드(NII1)에 연결하고, 상기 제2 내부 연결 저항(313)은 상기 제2 초기 큐 노드(NFQ2)를 상기 제2 내부 아이 노드(NII2)에 연결한다. 그리고, 상기 제3 내부 연결 저항(315)은 상기 제1 초기 아이 노드(NFI1)를 상기 제2 내부 큐 노드(NIQ2)에 연결하고, 상기 제4 내부 연결 저항(317)은 상기 제2 초기 아이 노드(NFI2)를 상기 제1 내부 큐 노드(NIQ1)에 연결한다.In detail, the internal
상기 출력 크로스 연결부(330)는 상기 제1 큐 출력 노드(NQOUT+)를 상기 제1 예비 아이 노드(NPI1)에 커플링하고, 상기 제2 큐 출력 노드(NQOUT-)를 상기 제2 예비 아이 노드(NPI2)에 커플링한다. 또한, 상기 출력 크로스 연결부(330)는 상기 제1 아이 출력 노드(NIOUT+)를 상기 제2 예비 큐 노드(NPQ2)에 커플링하고, 상기 제2 아이 출력 노드(NIOUT-)를 상기 제1 예비 큐 노드(NPQ1)에 커플링한다.The output
상기 출력 크로스 연결부(330)는 구체적으로 제1 내지 제4 출력 연결 저항(331, 333, 335, 337)을 구비한다. 상기 제1 출력 연결 저항(331)은 상기 제1 큐 출력 노드(NQOUT+)를 상기 제1 예비 아이 노드(NPI1)에 연결하고, 상기 제2 출력 연결 저항(333)은 상기 제2 큐 출력 노드(NQOUT-)를 상기 제2 예비 아이 노드(NPI2)에 연결한다. 그리고, 상기 제3 출력 연결 저항(335)은 상기 제1 아이 출력 노드(NIOUT+)를 상기 제2 예비 큐 노드(NPQ2)에 연결하고, 상기 제4 출력 연결 저항(337)은 상기 제2 아이 출력 노드(NIOUT-)를 상기 제1 예비 큐 노드(NPQ1)에 연결한다.The output
상기 아이 커플링부(350)는 상기 제1 초기 아이 노드(NFI1)를 상기 제2 예비 아이 노드(NPI2)에 커플링시키고, 상기 제2 초기 아이 노드(NFI2)를 상기 제1 예비 아이 노드(NPI2)에 커플링시킨다. 또한, 상기 아이 커플링부(350)는 상기 제1 아이 출력 노드(NIOUT+)를 상기 제1 내부 아이 노드(NII1)에 커플링시키며, 상기 제2 아이 출력 노드(NIOUT-)를 상기 제2 내부 아이 노드(NII1)에 커플링시킨다.The
상기 아이 커플링부(350)는 구체적으로 제1 내지 제4 아이 커플링 연결 저항(351, 353, 355, 357)을 구비한다. 상기 제1 아이 커플링 연결 저항(351)은 상기 제1 초기 아이 노드(NFI1)를 상기 제2 예비 아이 노드(NPI2)에 연결하며, 상기 제2 아이 커플링 연결 저항(353)은 상기 제2 초기 아이 노드(NFI2)를 상기 제1 예비 아이 노드(NPI1)에 연결한다. 그리고, 상기 제3 아이 커플링 연결 저항(355)은 상기 제1 아이 출력 노드(NIOUT+)를 상기 제1 내부 아이 노드(NII1)에 연결하며, 상기 제4 아이 커플링 연결 저항(357)은 상기 제2 아이 출력 노드(NIOUT-)를 상기 제2 내부 아이 노드(NII2)에 연결한다.Specifically, the
상기 큐 커플링부(370)는 상기 제1 초기 큐 노드(NFQ1)를 상기 제2 예비 큐 노드(NPQ2)에 커플링시키고, 상기 제2 초기 큐 노드(NFQ2)를 상기 제1 예비 큐 노드(NPQ2)에 커플링시킨다. 또한, 상기 큐 커플링부(370)는 상기 제1 큐 출력 노드(NQOUT+)를 상기 제1 내부 큐 노드(NIQ1)에 커플링시키며, 상기 제2 큐 출력 노드(NQOUT+)를 상기 제2 내부 큐 노드(NIQ1)에 커플링시킨다.The
상기 큐 커플링부(370)는 구체적으로 제1 내지 제4 큐 커플링 연결 저항(371, 373, 375, 377)을 구비한다. 상기 제1 큐 커플링 연결 저항(371)은 상기 제1 초기 큐 노드(NFQ1)를 상기 제2 예비 큐 노드(NPQ2)에 연결하며, 상기 제2 큐 커플링 연결 저항(373)은 상기 제2 초기 큐 노드(NFQ2)를 상기 제1 예비 큐 노드(NPQ1)에 연결한다. 그리고, 상기 제3 큐 커플링 연결 저항(375)은 상기 제1 큐 출력 노드(NQOUT+)를 상기 제1 내부 큐 노드(NIQ1)에 연결하며, 상기 제4 큐 커플링 연결 저항(377)은 상기 제2 큐 출력 노드(NQOUT-)를 상기 제2 내부 큐 노드(NIQ2)에 연결한다.Specifically, the
바람직하기로는, 상기 아이 트랜지스터들(211, 213, 215, 217) 및 상기 큐 트랜지스터들(231, 233, 235, 237) 각각의 저항성분의 저항값은 서로 동일하며, 저항들(355, 357, 375, 377) 각각의 저항값도 서로 동일하다. 또한, 저항들(351, 353, 371, 373) 각각의 저항값도 서로 동일하며, 저항들(263a, 265a, 283a, 285a) 각각의 저항값도 서로 동일하고, 저항들(311, 313, 315, 317, 331, 333, 335, 337) 각각의 저항값도 서로 동일하다.Preferably, the resistance values of the resistance components of each of the
그리고, 캐패시터들(253a, 255a, 273a, 275a, 263b, 265b, 283b, 285b) 각각의 캐패시턴스값도 동일하다.The capacitance values of the
도 4의 본 발명의 이미지 리젝션 주파수 믹서에서는, 초기 아이 노드(NFI1, NFI2)가 내부 큐 노드(NIQ2, NIQ1)에 연결되고, 초기 큐 노드(NFQ1, NFQ2)가 내부 아이 노드(NII1, NII2)에 연결된다. 그리고, 아이 출력 노드(NIOUT+, NIOUT-)가 예비 큐 노드(NPQ2, NPQ1)에 연결되고, 큐 출력 노드(NQOUT+, NQOUT-)는 예비 아이 노드(NPI1, NPI2)에 연결된다. 그리고, 즉, 도 4의 본 발명의 제2 실시예에 따른 이미지 리젝션 주파수 믹서에서는, 아이 채널과 큐 채널의 노드가 서로 크로스로 연결됨으로써, 고주파 신호와 로컬 신호의 주파수 믹싱 기능과 함께 이미지 리젝션 기능도 함께 수행된다. In the image rejection frequency mixer of the present invention of FIG. 4, the initial eye nodes NFI1 and NFI2 are connected to the internal cue nodes NIQ2 and NIQ1, and the initial cue nodes NFQ1 and NFQ2 are internal eye nodes NII1 and NII2. ) The eye output nodes NIOUT + and NIOUT- are connected to the spare queue nodes NPQ2 and NPQ1, and the queue output nodes NQOUT + and NQOUT- are connected to the spare eye nodes NPI1 and NPI2. In other words, in the image rejection frequency mixer according to the second embodiment of the present invention of FIG. The projection function is also performed.
이때, 도 4의 본 발명의 제2 이미지 리젝션 주파수 믹서에서는 2차 함수적으로 이미지 리젝션이 수행된다.At this time, in the second image rejection frequency mixer of the present invention of FIG. 4, image rejection is performed quadratically.
이는 본 발명의 제2 실시예의 이미지 리젝션 주파수 믹서에서의 전달함수 H3(ω)를 통해서도 알 수 있다. 도 4의 본 발명의 이미지 리젝션 주파수 믹서에서의 전달함수 H3(ω)는 [수학식 3]와 같다.This can also be seen from the transfer function H 3 (ω) in the image rejection frequency mixer of the second embodiment of the present invention. The transfer function H 3 (ω) in the image rejection frequency mixer of the present invention of FIG. 4 is represented by Equation 3 below.
[수학식 3]&Quot; (3) "
H3(ω)=(R32/R31)*(2/π)*γ-1 H 3 (ω) = (R 32 / R 31 ) * (2 / π) * γ -1
이때, At this time,
γ=1+j{[ω-(Rc2*C31)-1]*[(R32*R33*C31*R34 -1)-[ω-(Rc2*C31)-1]2*(R32*R32*C31 2)}γ = 1 + j {[ω- (R c2 * C 31 ) -1 ] * [(R 32 * R 33 * C 31 * R 34 -1 )-[ω- (R c2 * C 31 ) -1 ] 2 * (R 32 * R 32 * C 31 2 )}
이다.to be.
여기서, here,
R31: 트랜지스터들(211, 213, 215, 217, 231, 233, 235, 237) 각각의 저항값R 31 : resistance value of each of the
R32: 저항들(355, 357, 375, 377) 각각의 저항값 R 32 : resistance value of each of the
R33: 저항들(351, 353, 371, 373) 각각의 저항값 R 33 : resistance value of each of the
R34: 저항들(263a, 265a, 283a, 285a) 각각의 저항값R 34 : resistance value of each of the
Rc2: 저항들(311, 313, 315, 317, 331, 333, 335, 337) 각각의 저항값R c2 : resistance value of each of the
C21: 캐패시터들(253a, 255a, 273a, 275a, 263b, 265b, 283b, 285b) 각각의 캐패시턴스값C 21 : capacitance value of each of the
즉, 본 발명의 제2 실시예에 따른 이미지 리젝션 주파수 믹서에서의 전달함수 H3ω)은, 종래의 주파수 믹서에서의 전달함수 H1(ω)에 대하여, 보호되는 주파수가 2차 함수적으로 이동됨을 알 수 있다.That is, the transfer function H 3 ω in the image rejection frequency mixer according to the second embodiment of the present invention has a second-order functional frequency to be protected with respect to the transfer function H 1 (ω) in the conventional frequency mixer. It can be seen that it is moved to.
이에 따라, 도 3에 도시되는 바와 같이, 본 발명의 이미지 리젝션 주파수 믹서에서는, 이미지 신호가 상당부분 제거됨을 알 수 있다.Accordingly, as shown in FIG. 3, it can be seen that in the image rejection frequency mixer of the present invention, the image signal is substantially removed.
상기와 같은 본 발명의 이미지 리젝션 주파수 믹서에서는, 아이 채널과 큐 채널의 노드가 서로 크로스로 연결됨으로써, 고주파 신호와 로컬 신호의 주파수 믹싱 기능과 함께 이미지 리젝션 기능도 함께 수행된다. In the image rejection frequency mixer of the present invention as described above, the nodes of the eye channel and the cue channel are cross-connected with each other, so that the image rejection function is performed together with the frequency mixing function of the high frequency signal and the local signal.
따라서, 본 발명의 이미지 리젝션 주파수 믹서에 의하여, 별도의 이미지 리젝터를 채용할 필요성이 감소되거나, 이미지 리젝터가 간단히 구현될 수 있다. 그러므로, 본 발명의 이미지 리젝션 주파수 믹서를 저간섭 주파수 수신기의 레이아웃 면적은 감소하게 되며, 또한, 전력 소모도 감소하게 된다.Thus, by the image rejection frequency mixer of the present invention, the need to employ a separate image rejector is reduced, or the image rejector can be simply implemented. Therefore, in the image rejection frequency mixer of the present invention, the layout area of the low interference frequency receiver is reduced, and power consumption is also reduced.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.Although the present invention has been described with reference to one embodiment shown in the drawings, this is merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090036131A KR100993630B1 (en) | 2009-04-24 | 2009-04-24 | Image rejection frequency mixer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090036131A KR100993630B1 (en) | 2009-04-24 | 2009-04-24 | Image rejection frequency mixer |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100117397A true KR20100117397A (en) | 2010-11-03 |
KR100993630B1 KR100993630B1 (en) | 2010-11-10 |
Family
ID=43404033
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090036131A KR100993630B1 (en) | 2009-04-24 | 2009-04-24 | Image rejection frequency mixer |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100993630B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210086408A (en) | 2019-12-31 | 2021-07-08 | 충남대학교산학협력단 | Double balanced frequency conversion mixer with frequency selective characteristics |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006121665A (en) | 2004-09-24 | 2006-05-11 | Matsushita Electric Ind Co Ltd | Receiver if circuit including image rejection mixer and active band-pass filter |
US7463862B2 (en) | 2005-06-13 | 2008-12-09 | Texas Instruments Incorporated | Methods and apparatus to integrate image rejection into quadrature mixers |
JP4705443B2 (en) | 2005-09-21 | 2011-06-22 | パナソニック株式会社 | Receiving system |
KR100788638B1 (en) | 2006-10-20 | 2007-12-26 | (주)에프씨아이 | Low if receiver reducing the image signal and the image signal rejection method used by the receiver |
-
2009
- 2009-04-24 KR KR1020090036131A patent/KR100993630B1/en active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210086408A (en) | 2019-12-31 | 2021-07-08 | 충남대학교산학협력단 | Double balanced frequency conversion mixer with frequency selective characteristics |
Also Published As
Publication number | Publication date |
---|---|
KR100993630B1 (en) | 2010-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106487402B (en) | The low-power consumption receiver rf front-end of comprehensive on piece radio frequency interface | |
US9054648B1 (en) | Wideband active balun LNA topology with narrow-band filtering and noise cancelling | |
KR101125500B1 (en) | Lna having a post-distortion mode and a high-gain mode | |
TWI463811B (en) | Signal processing circuit with noise cancellation | |
US8971831B2 (en) | Front-end system for radio devices | |
US8594583B2 (en) | Apparatus and method for radio frequency reception with temperature and frequency independent gain | |
US20060071712A1 (en) | Variable gain amplifier | |
US8280338B2 (en) | Mixer cell with a dynamic bleed circuit | |
US9065390B2 (en) | Radio frequency front-end circuit for receiver and low noise amplifier thereof | |
JP2013504963A (en) | Mixer circuit, integrated circuit device and radio frequency communication unit | |
EP3021482B1 (en) | Operational amplifier based circuit with compensation circuit block used for stability compensation | |
CN101771426A (en) | Wireless communication system receiver capable of suppressing noise | |
JP4536528B2 (en) | Low noise bias circuit for differential and differential signal processing device | |
TW200414667A (en) | Analog demodulator in a low-if receiver | |
JP3686074B1 (en) | Wireless receiving circuit and wireless portable device | |
Park et al. | 2.4 GHz BLE receiver with power-efficient quadrature RF-to-baseband-current-reuse architecture for low-power IoT applications | |
JP5088235B2 (en) | Noise cancellation circuit and amplifier with noise cancellation circuit | |
KR100993630B1 (en) | Image rejection frequency mixer | |
CN107332522B (en) | Low noise amplifier in radio frequency front end | |
US7830198B2 (en) | Multi-input mixer, mixer device, and mixing method | |
KR101325196B1 (en) | Receiver using impedance shaping | |
US10181868B2 (en) | Apparatus for radio-frequency receiver with reduced power consumption and associated methods | |
JP2009519657A (en) | Expansion mixer device | |
KR101661848B1 (en) | Circuit for generating quadrature signal in low power using complementary CMOS parallel push-pull | |
KR101793838B1 (en) | Noise enhanced low power receiver using shared bias power supply |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20140930 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20151001 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20160929 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20170926 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20181204 Year of fee payment: 9 |