KR20100098145A - Program method of nonvolatile memory device - Google Patents

Abstract

PURPOSE: A programming method of a nonvolatile memory device is provided to improve voltage boosting efficiency through the same power voltage by reducing the discharge speed of a program inhibit string voltage and program disturbance. CONSTITUTION: A power supply voltage is applied to a program bit line and a program inhibit bit line(S100). A pass voltage is applied to a non-selective word line(S200). A program voltage is applied to a program word line. The pass voltage is maintained in the non-selective word line(S300). The power supply voltage which is applied to the program bit line is connected to the ground voltage(S400). A present cell threshold voltage is measured. The present cell threshold voltage is compared with a target threshold voltage(S500).

Description

비휘발성 메모리 장치의 프로그램 방법{Program method of nonvolatile memory device}Program method of nonvolatile memory device

본 발명은 비휘발성 메모리 장치에 관한 것으로서, 특히 프로그램이 금지되어야 할 메모리 셀에 원하지 않는 프로그램이 수행되는 것을 방지하기 위한 비휘발성 메모리 장치의 프로그램 방법에 관한 것이다.The present invention relates to a nonvolatile memory device, and more particularly, to a program method of a nonvolatile memory device for preventing an unwanted program from being performed on a memory cell in which a program is to be prohibited.

일반적인 낸드 플래시 메모리 소자의 프로그램 방법에 있어서, '0'을 프로그램 하기 위해서는 비트라인(Bit Line)에 0V를 인가하고, '1'을 프로그램 하기 위해서는 비트라인에 Vcc를 인가한다. '1'프로그램시 해당 프로그램 되지 않는 셀의 채널(Channel)은 먼저 Vcc-Vt로 프리차지(Precharge)된 후, 셀프 부스팅(Self Boosting) 동작에 의해 상승함으로써 셀의 게이트 - 채널간 전압차를 줄일 수 있게 되어 셀이 프로그램 되는 현상을 방지할 수 있다. In a general NAND flash memory device programming method, 0V is applied to a bit line to program '0', and Vcc is applied to the bit line to program '1'. When the '1' program is programmed, the channel of the cell that is not programmed is first precharged to Vcc-Vt and then raised by the self boosting operation to reduce the gate-channel voltage difference of the cell. This can prevent the cell from being programmed.

하지만, 소자의 직접도가 증가함에 따라 프로그램 스트링과 이와 인접한 프로그램 금지 스트링 간에는 커플링 현상이 발생하게 된다. However, as the directivity of the device increases, a coupling phenomenon occurs between the program string and the adjacent program inhibiting string.

즉, '0' 프로그램시 선택된 스트링에는 0V의 전압을 차징하고, 선택되지 않은 스트링에는 Vcc-Vt 전압만큼 차징된다. 이때, 선택된 스트링의 0V의 전압으로 인해 이와 인접해 있는 선택되지 않은 스트링의 Vcc-Vt 만큼 차징된 전압이 Vcc-Vt 보다 낮은 레벨까지 빠지게 되어 프로그램 바이어스가 인가되었을 경우 원치 않는 프로그램이 실시되는 문제가 발생한다. That is, a voltage of 0 V is charged to the selected string when programming '0', and a voltage of Vcc-Vt is charged to the unselected string. At this time, due to the voltage of 0V of the selected string, the voltage charged by Vcc-Vt of the non-selected string adjacent to the voltage falls to a level lower than Vcc-Vt, which causes an unwanted program to be executed when a program bias is applied. Occurs.

본 발명의 목적은 채널 커플링에 의한 커패시턴스와 스트링의 저항에 의한 시간 지연을 이용하여 프로그램 교란을 방지하는 비휘발성 메모리 장치의 프로그램 방법을 제공하는데 있다. SUMMARY OF THE INVENTION An object of the present invention is to provide a program method of a nonvolatile memory device which prevents program disturb by using capacitance due to channel coupling and time delay caused by resistance of a string.

상기의 목적을 달성하기 위한 본 발명의 비휘발성 메모리 장치의 프로그램 방법은 제1 방향으로 신장되고 인접하여 배치되는 제1 및 제2 비트 라인들, 제1 방향과 직교하는 제2 방향으로 신장되고 인접하여 배치되는 복수개의 워드 라인들, 제1 및 제2 비트 라인들 각각과 공통 소스 라인 사이에 제1 방향으로 직렬 연결된 스트링 선택 트랜지스터, 복수개의 메모리 셀들 및 접지 선택 트랜지스터로 구성된 복수개의 낸드 스트링들을 구비하는 비휘발성 메모리 장치의 프로그램 방법에 있어서, 복수개의 비트 라인 쌍에 프리차지 전압을 인가하는 비트 라인 프리차지 단계; 복수개의 워드 라인들 중 선택된 워드 라인에 프로그램 전압을 인가하고, 선택되지 않은 워드 라인들 각각에 패스 전압을 인가하는 워드 라인 전압 인가 단계; 제1 비트 라인에 인가된 프리차지 전압을 프로그램 전압이 인가된 시점으로부터 소정의 지연 시간 후에 접지 전압으로 하강시키는 프로그램 개시 단계를 구비하는 것을 특징으로 한다.The program method of the nonvolatile memory device of the present invention for achieving the above object is the first and second bit lines extending in the first direction and arranged adjacent, extending in the second direction perpendicular to the first direction and adjacent And a plurality of NAND strings including a string select transistor, a plurality of memory cells, and a ground select transistor connected in series in a first direction between a plurality of word lines, each of the first and second bit lines and a common source line. A program method of a nonvolatile memory device, comprising: a bit line precharge step of applying a precharge voltage to a plurality of bit line pairs; A word line voltage applying step of applying a program voltage to a selected word line among the plurality of word lines and applying a pass voltage to each of the unselected word lines; And a program start step of lowering the precharge voltage applied to the first bit line to the ground voltage after a predetermined delay time from when the program voltage is applied.

상기의 목적을 달성하기 위한 본 발명의 비휘발성 메모리 장치의 프로그램 방법은 복수개의 메모리 셀들 중 프로그램 셀의 현재 문턱 전압을 측정하고 목표 문턱 전압과 비교하여 동일한지 판단하고, 동일한 경우에는 프로그램을 종료하고 동일하지 않은 경우에는 비트 라인 프리차지 단계로 궤환하는 프로그램 셀 문턱 전압 검증 단계를 더 구비하는 것을 특징으로 한다.In order to achieve the above object, a program method of a nonvolatile memory device of the present invention measures a current threshold voltage of a program cell among a plurality of memory cells, compares the target threshold voltage with the target threshold voltage, and terminates the program. If not, the method further includes a program cell threshold voltage verification step of returning to the bit line precharge step.

상기의 목적을 달성하기 위한 본 발명의 비휘발성 메모리 장치의 프로그램 방법은 프로그램 개시 단계는 복수개의 낸드 스트링들 중 제1 비트 라인에 병렬 연결되는 프로그램 스트링에 프로그램 전압이 인가되기 전에 플로팅된 상태에서 프로그램 전압이 인가된 시점에 프리차지 전압으로 상승되고, 제1 비트 라인이 접지 전압 레벨로 하강된 시점에는 급격하게 방전되어 접지 전압 레벨로 하강하고, 제2 비트 라인에 병렬 연결되는 프로그램 금지 스트링에 프로그램 전압이 인가되기 전에는 플로팅된 상태에서 프로그램 전압이 인가된 시점에는 프리차지 전압으로 상승되고, 제1 비트 라인이 접지 전압 레벨로 하강된 시점에는 완만하게 방전되어 플로팅 전압 레벨로 하강하는 것을 특징으로 한다.In the program method of the nonvolatile memory device of the present invention for achieving the above object, the program start step is a program in a floating state before the program voltage is applied to a program string connected in parallel to the first bit line of the plurality of NAND strings At the time when the voltage is applied, the voltage is raised to the precharge voltage, and when the first bit line is lowered to the ground voltage level, it is rapidly discharged to fall to the ground voltage level, and is programmed in the program inhibit string connected in parallel to the second bit line. Before the voltage is applied, the voltage rises to the precharge voltage when the program voltage is applied in the floating state, and gently discharges to the floating voltage level when the first bit line falls to the ground voltage level. .

상기의 목적을 달성하기 위한 본 발명의 비휘발성 메모리 장치의 프로그램 방법은 프로그램 금지 스트링은 채널 커플링에 의한 커패시턴스와 프로그램 금지 스트링의 저항에 의한 RC 지연으로 인해 완만하게 방전되는 것을 특징으로 한다.The program method of the nonvolatile memory device of the present invention for achieving the above object is characterized in that the program inhibit string is discharged slowly due to the capacitance due to channel coupling and the RC delay caused by the resistance of the program inhibit string.

상기의 목적을 달성하기 위한 본 발명의 비휘발성 메모리 장치의 프로그램 방법은 워드 라인 전압 인가 단계는 프로그램 셀의 측정된 문턱 전압이 목표 문턱 전압과 동일하여 프로그램이 완료될 때까지 프로그램 셀의 문턱 전압 검증을 반복하기 위하여 적어도 하나 이상의 펄스들을 일정한 전압만큼 순차적으로 증가하는 프로그램 전압으로 인가하는 것을 특징으로 한다.In the program method of the nonvolatile memory device of the present invention to achieve the above object, the step of applying a word line voltage is to verify the threshold voltage of the program cell until the program is completed because the measured threshold voltage of the program cell is the same as the target threshold voltage. At least one pulse is applied as a program voltage sequentially increased by a predetermined voltage to repeat the operation.

상기의 목적을 달성하기 위한 본 발명의 비휘발성 메모리 장치의 프로그램 방법은 비트 라인 프리차지 단계는 프리차지 전압 레벨의 제1 비트 라인을 프로그램 전압이 인가되기 직전에 1차적으로 제1 전압으로 하강시키고, 프로그램 전압이 인가된 시점에 2차적으로 제2 전압으로 하강시킬 수 있는 것을 특징으로 한다.In the program method of the nonvolatile memory device of the present invention for achieving the above object, the bit line precharge step is to firstly lower the first bit line of the precharge voltage level to the first voltage immediately before the program voltage is applied. When the program voltage is applied, the second voltage may be secondarily lowered.

상기의 목적을 달성하기 위한 본 발명의 비휘발성 메모리 장치의 프로그램 방법은 비트 라인 프리차지 단계는 제1 비트 라인이 1차적으로 제1 전압으로 하강하는 시점에 제2 비트 라인을 제3 전압만큼 파워 딥시킨 후에 프리차지 전압을 회복시키고, 제1 비트 라인이 2차적으로 제2 전압으로 하강하는 시점에서 다시 제3 전압만큼 파워 딥시킨 후에 프리차지 전압을 회복시키는 것을 특징으로 한다.In the program method of the non-volatile memory device of the present invention for achieving the above object, the bit line precharge step is to power the second bit line by a third voltage at the time when the first bit line primarily falls to the first voltage. After the dip, the precharge voltage is recovered, and when the first bit line is secondly lowered to the second voltage, the precharge voltage is restored after the power dips by the third voltage.

본 발명의 비휘발성 메모리 장치의 프로그램 방법은 채널 커플링에 의한 커패시턴스와 스트링의 저항에 의한 시간 지연으로 인해 프로그램 금지 스트링 전압의 방전 속도가 감소되고, 프로그램 교란이 감소되어 동일한 전원 전압을 사용하면서 전압 부스팅 효율을 증가시킬 수 있다. The program method of the nonvolatile memory device of the present invention reduces the discharge rate of the program inhibited string voltage due to the capacitance caused by the channel coupling and the time delay caused by the resistance of the string. Boosting efficiency can be increased.

이하, 첨부한 도면을 참고로 하여 본 발명의 비휘발성 메모리 장치의 프로그램 방법을 설명하면 다음과 같다.Hereinafter, a program method of a nonvolatile memory device of the present invention will be described with reference to the accompanying drawings.

도 1은 본 발명에 따른 비휘발성 메모리 장치를 나타내는 블록도로서, 메모리 셀 어레이(110), 페이지 버퍼부(120), 프리차지부(130) 및 로우 선택부(140)를 포함한다.1 is a block diagram illustrating a nonvolatile memory device according to an exemplary embodiment of the present invention, which includes a memory cell array 110, a page buffer unit 120, a precharge unit 130, and a row selector 140.

메모리 셀 어레이(110)는 복수의 워드라인들(WL1, WL2,..., WLm) 및 복수의 비트라인들(BL1, BL2,...BLn)에 각각 연결된 복수의 메모리 셀들을 포함한다. 메모리 셀 어레이(110)는 적어도 하나 이상의 상기 메모리 셀들이 직렬로 연결된 복수의 낸드 스트링을 포함할 수 있다.The memory cell array 110 includes a plurality of word lines WL1, WL2,..., WLm and a plurality of memory cells connected to the plurality of bit lines BL1, BL2,..., BLn, respectively. The memory cell array 110 may include a plurality of NAND strings in which at least one of the memory cells is connected in series.

이 경우 도 1에 도시된 바와 같이 스트링 선택 라인(SSL)을 통하여 인가되는 신호에 의해 비트라인들(BL1, BL2,...BLn)과 상기 낸드 스트링 사이의 전기적인 연결이 제어되고 접지 선택 라인(GSL)을 통하여 인가되는 신호들에 의해 공통 소스 라인(CSL)과 상기 낸드 스트링 사이의 전기적인 연결이 제어된다.In this case, as shown in FIG. 1, the electrical connection between the bit lines BL1, BL2,... BLn and the NAND string is controlled by a signal applied through the string selection line SSL, and the ground selection line is controlled. Electrical connections between the common source line CSL and the NAND string are controlled by signals applied through the GSL.

프리차지부(130)는 짝수 비트라인(BLe) 및 홀수 비트라인(BLo)으로 상기 프리차지 전압을 인가한다. 예를 들어, 비휘발성 메모리 장치(100)의 내부 전원 전압이 상기 프리차지 전압으로 이용될 수 있다.The precharge unit 130 applies the precharge voltage to the even bit lines BLe and the odd bit lines BLO. For example, an internal power supply voltage of the nonvolatile memory device 100 may be used as the precharge voltage.

페이지 버퍼부(120)는 짝수 비트라인(BLe) 및 홀수 비트라인(BLo) 중 선택된 비트라인으로 기입 데이터의 비트 값에 상응하는 비트라인 전압을 인가한다.The page buffer unit 120 applies a bit line voltage corresponding to the bit value of the write data to the selected bit line among the even bit line BLe and the odd bit line BLO.

예를 들어, 기입 데이터의 비트 값이 '0'인 경우 프로그램 허용 전압으로서 접지 전압(0V)을 상기 선택 비트라인으로 인가할 수 있고, 기입 데이터의 비트 값이 '1'인 경우 프로그램 금지 전압으로서 전원 전압(Vcc)을 상기 선택 비트라인으로 인가하거나 상기 프리차지부(130)에 의해 상기 선택 비트라인에 충전된 상기 프리차지 전압 및 상기 부스팅 전압 중 하나를 유지할 수 있다.For example, when the bit value of the write data is '0', the ground voltage (0V) may be applied to the selection bit line as the program permission voltage, and when the bit value of the write data is '1', the program inhibit voltage is applied. A power supply voltage Vcc may be applied to the selection bit line or one of the precharge voltage and the boosting voltage charged in the selection bit line by the precharge unit 130 may be maintained.

로우 선택부(140)는 적어도 하나 이상의 펄스들을 선택 워드라인에 순차적으로 인가한다. 즉, 프로그램 동작시 행 어드레스 신호에 응답하여 하나의 워드라인 을 선택하여 선택 워드라인으로는 프로그램 전압을 인가하고 비선택 워드라인들로는 패스 전압을 인가한다.The row selector 140 sequentially applies at least one or more pulses to the select word line. That is, in the program operation, one word line is selected in response to the row address signal to apply a program voltage to the selected word line and a pass voltage to the unselected word lines.

선택 워드라인에 인가되는 프로그램 전압으로서 복수의 펄스들이 이용될 수 있다. 예를 들면, 순차적으로 전압 레벨이 증가하는 증가형 스텝 펄스(Incremental Step Pulse)들을 프로그램 전압으로서 이용할 수 있다. 이 경우, 프로그램 강도를 증가시키면서 프로그램이 완료될 때까지 검증 및 재프로그램이 반복된다.A plurality of pulses may be used as the program voltage applied to the selection word line. For example, incremental step pulses in which the voltage level increases sequentially may be used as the program voltage. In this case, verifying and reprogramming are repeated until the program is completed while increasing the program intensity.

도 2는 도 1에 나타낸 본 발명에 따른 비휘발성 메모리 장치의 메모리 셀 어레이(110) 내 2개의 낸드 스트링을 나타내는 회로도로서, 메모리 셀 어레이(110a), 프리차지부(130a), 페이지 버퍼부(120a)를 구비한다.FIG. 2 is a circuit diagram illustrating two NAND strings in the memory cell array 110 of the nonvolatile memory device according to the present invention as shown in FIG. 1. The memory cell array 110a, the precharge unit 130a, and the page buffer unit ( 120a).

도 2에는 NAND형 메모리 셀 어레이(110a)가 도시되어 있으나, 본 발명은 NAND형 플래시 메모리 장치에만 한정되는 것은 아니며, 홀수 비트라인과 짝수 비트라인이 각각 하나의 페이지를 형성하고 프로그램 전압으로서 복수의 펄스를 사용하는 비휘발성 메모리 장치에 적용될 수 있다.Although FIG. 2 illustrates a NAND type memory cell array 110a, the present invention is not limited to a NAND type flash memory device, and an odd bit line and an even bit line form one page each and a plurality of program voltages. It can be applied to a nonvolatile memory device using a pulse.

도 2를 참조하여 각 블록의 기능을 설명하면 다음과 같다.The function of each block will be described with reference to FIG. 2.

메모리 셀 어레이(110a)는 열 방향으로 신장된 복수의 낸드 스트링으로 구성될 수 있다. 낸드 스트링은 스트링 선택 트랜지스터(SST)와 접지 선택 트랜지스터(GST) 사이에 직렬로 연결된 복수의 메모리 셀들(M1 내지 Mm)로 이루어지고, 서로 다른 낸드 스트링들에 속하는 복수의 메모리 셀들이 각각의 워드 라인(WL1, WL2,..., WLm)에 공통으로 연결된다.The memory cell array 110a may be configured of a plurality of NAND strings extending in the column direction. The NAND string is composed of a plurality of memory cells M1 to Mm connected in series between the string select transistor SST and the ground select transistor GST, and a plurality of memory cells belonging to different NAND strings are each word line. Commonly connected to (WL1, WL2, ..., WLm).

스트링 선택 트랜지스터(SST)들은 스트링 선택 라인(SSL)에 공통으로 연결되고, 접지 선택 트랜지스터(GST)들은 접지 선택 라인(GSL)에 공통으로 연결된다. 각 스트링 선택 트랜지스터(SST)는 열 방향으로 신장된 비트라인(BLe, BLo)과 각각 연결되고 각 접지 선택 트랜지스터(GST)는 공통 소스 라인(CSL)에 연결된다.The string select transistors SST are commonly connected to the string select line SSL, and the ground select transistors GST are commonly connected to the ground select line GSL. Each string select transistor SST is connected to the bit lines BLe and BLo extending in the column direction, and each ground select transistor GST is connected to the common source line CSL.

프리차지부(130a)는 프리차지 전압 공급 라인(VPL)과 상기 짝수 비트라인(BLe) 사이의 전기적 연결을 제어하는 제 1 트랜지스터(P1) 및 프리차지 전압 공급 라인(VPL)과 홀수 비트라인(BLo) 사이의 전기적 연결을 제어하는 제 2 트랜지스터(P2)를 포함한다.The precharge unit 130a may include a first transistor P1 and a precharge voltage supply line VPL and an odd bit line that control an electrical connection between the precharge voltage supply line VPL and the even bit line BLe. It includes a second transistor (P2) for controlling the electrical connection between the BLo.

페이지 버퍼부(120a)는 한 쌍의 비트라인들(BLe, BLo)에 각각 연결된 복수의 페이지 버퍼들(125)을 포함한다. 짝수 비트라인(BLe)들에 연결된 하나의 페이지에 해당하는 메모리 셀들과 홀수 비트라인(BLo)들에 연결된 다른 하나의 페이지에 해당하는 메모리 셀들은 선택 신호(BSL1, BSL2)에 응답하여 스위칭 동작하는 트랜지스터들(S1, S2)에 의하여 택일적으로 선택된다.The page buffer unit 120a includes a plurality of page buffers 125 respectively connected to a pair of bit lines BLe and BLo. Memory cells corresponding to one page connected to the even bit lines BLe and memory cells corresponding to the other page connected to the odd bit lines BLO may switch in response to the selection signals BSL1 and BSL2. It is alternatively selected by transistors S1 and S2.

도 3은 본 발명의 제1 실시예에 따른 비휘발성 메모리 장치에서의 프로그램 방법을 나타내는 흐름도로서, 비트 라인 프리차지 단계, 비선택 워드 라인 전압 인가 단계, 프로그램 워드 라인 전압 인가 단계, 프로그램 개시 단계, 셀 문턱 전압 검증 단계를 구비한다.3 is a flowchart illustrating a program method in a nonvolatile memory device according to a first embodiment of the present invention, wherein a bit line precharge step, an unselected word line voltage application step, a program word line voltage application step, a program start step, Cell threshold voltage verification step.

비트 라인 프리차지 단계는 프로그램 비트 라인 및 프로그램 금지 비트 라인에 전원 전압을 인가한다.(S100)The bit line precharge step applies a power supply voltage to the program bit line and the program inhibit bit line (S100).

비선택 워드 라인 전압 인가 단계는 비선택 워드 라인에 패스 전압을 인가한다.(S200)In the step of applying the unselected word line voltage, a pass voltage is applied to the unselected word line (S200).

프로그램 워드 라인 전압 인가 단계는 프로그램 워드 라인에 프로그램 전압을 인가하고, 비선택 워드 라인은 패스 전압을 유지한다.(S300) In the program word line voltage applying step, the program voltage is applied to the program word line, and the unselected word line maintains the pass voltage (S300).

프로그램 개시 단계는 프로그램 비트 라인에 인가된 전원 전압을 접지 전압으로 하강시킨다.(S400)The program start step lowers the power supply voltage applied to the program bit line to the ground voltage (S400).

셀 문턱 전압 검증 단계는 현재 셀 문턱 전압을 측정하고 목표 문턱 전압과 비교하여 동일한지 판단하고, 동일한 경우에는 프로그램을 종료하고 동일하지 않은 경우에는 비트 라인 프리차지 단계로 궤환하여 상기 단계들을 반복한다.(S500)The cell threshold voltage verifying step measures the current cell threshold voltage and compares it with the target threshold voltage to determine whether it is the same. If it is the same, the program is terminated and if it is not the same, the step is returned to the bit line precharge step and the above steps are repeated. (S500)

도 4는 본 발명의 제1 실시예에 따른 비휘발성 메모리 장치의 프로그램 펄스 파형도로서, 프로그램 워드 라인 신호(VDD_A), 프로그램 비트 라인 신호, 프로그램 스트링 신호, 프로그램 금지 비트 라인 신호, 프로그램 금지 스트링 신호로 구성된다.FIG. 4 is a program pulse waveform diagram of a nonvolatile memory device according to a first embodiment of the present invention, and includes a program word line signal VDD_A, a program bit line signal, a program string signal, a program inhibit bit line signal, and a program inhibit string signal. It consists of.

프로그램 워드 라인 신호는 증가형 스텝 펄스 프로그램(ISPP, Incremental Step Pulse Programming) 방식에 따라 복수개의 펄스들이 일정한 전압(ΔISPP)만큼 순차적으로 증가한다. The program word line signal sequentially increases a plurality of pulses by a constant voltage ΔISPP according to an incremental step pulse programming (ISPP) method.

프로그램 비트 라인 신호는 프로그램 워드 라인 신호의 각 펄스가 인가되기 전에 프리차지 전압(예를 들어, 전원 전압(Vcc))이 인가되었다가 프로그램 워드 라인 신호의 각 펄스가 인가된 시점에는 소정의 지연 시간 후에 바로 로우 레벨로 천 이된다.  The program bit line signal has a predetermined delay time when a precharge voltage (for example, a power supply voltage Vcc) is applied before each pulse of the program word line signal is applied, and then each pulse of the program word line signal is applied. It immediately transitions to the low level.

프로그램 스트링 신호는 프로그램 워드 라인 신호의 각 펄스가 인가되기 전에는 플로팅되어 있다가 프로그램 워드 라인 신호의 각 펄스가 인가된 시점에는 프리차지 전압으로 상승한 후에 프로그램 비트 라인 신호가 로우 레벨로 천이된 시점에는 급격하게 방전되어 접지 전압 레벨로 천이된다.The program string signal is floated before each pulse of the program word line signal is applied, and then rises to the precharge voltage at the time when each pulse of the program word line signal is applied, and then suddenly when the program bit line signal transitions to the low level. Discharged to a ground voltage level.

프로그램 금지 비트 라인 신호는 프로그램 워드 라인 신호의 각 펄스가 인가되기 전에 프리차지 전압(예를 들어, 전원 전압(Vcc))이 인가되어 프로그램 워드 라인 신호의 각 펄스가 인가된 후에도 프리차지 전압을 유지한다.The program inhibit bit line signal is applied with a precharge voltage (eg, a power supply voltage Vcc) before each pulse of the program word line signal is applied to maintain the precharge voltage even after each pulse of the program word line signal is applied. do.

프로그램 금지 스트링 신호는 프로그램 워드 라인 신호의 각 펄스가 인가되기 전에는 플로팅되어 있다가 프로그램 워드 라인 신호의 각 펄스가 인가된 시점에는 프리차지 전압으로 상승한 후에 프로그램 스트링 신호가 급격하게 방전되는 시점에는 완만하게 방전되어 플로팅 전압 레벨로 천이된다.The program prohibition string signal is floated before each pulse of the program word line signal is applied, but gradually rises to the precharge voltage at the time when each pulse of the program word line signal is applied, and then slowly when the program string signal is rapidly discharged. Discharged and transitioned to the floating voltage level.

도 1 내지 도 4를 참조하여 본 발명의 제1 실시예에 따르는 비휘발성 메모리 장치의 프로그램 방법의 동작을 설명하면 다음과 같다.An operation of a program method of a nonvolatile memory device according to a first embodiment of the present invention will be described with reference to FIGS. 1 to 4 as follows.

비휘발성 메모리 장치에서는 행 방향으로 배치되어 하나의 워드라인에 공통으로 연결된 복수의 메모리 셀들이 행 방향으로 교대하여 배치된 짝수 비트라인들과 홀수 비트라인들에 각각 연결된다. In a nonvolatile memory device, a plurality of memory cells arranged in a row direction and commonly connected to one word line are connected to even bit lines and odd bit lines that are alternately arranged in a row direction.

짝수 비트라인들에 연결된 메모리 셀들은 하나의 페이지를 형성하고, 홀수 비트라인들에 연결된 메모리 셀들은 다른 하나의 페이지를 형성한다. 비휘발성 메모리 장치에서의 프로그램은 통상 페이지 단위로 수행되며, 짝수 비트라인과 홀수 비트라인 중 선택된 비트라인에는 데이터의 비트 값에 상응하는 비트라인 전압이 인가되고 비선택 비트라인은 상기 충전된 프리차지 전압 또는 부스팅 전압을 유지한다.Memory cells connected to even bit lines form one page, and memory cells connected to odd bit lines form another page. In a nonvolatile memory device, a program is normally executed in units of pages, and a bit line voltage corresponding to a bit value of data is applied to a selected bit line among an even bit line and an odd bit line, and the non-selected bit line is charged with the precharge. Maintain voltage or boosting voltage.

일반적으로 비휘발성 메모리 장치의 프로그램을 수행하기 위해서 프로그램 비트 라인 에 0V 를 인가하고, 프로그램 금지 비트 라인 에 전원 전압을 인가하여 프로그램 스트링의 채널을 0V 로 유지하고, 프로그램 금지 스트링은 부스팅 시킨다. In general, in order to program a nonvolatile memory device, 0V is applied to the program bit line, and a power supply voltage is applied to the program inhibit bit line to maintain the channel of the program string at 0V and boost the program inhibit string.

즉, 선택되지 않은 셀 스트링에서 채널 셀프 부스팅(Channel Self Boosting)하여 비트 라인과 드레인 선택 라인에 전원 전압(Vcc)이 인가되면 드레인 선택 라인의 문턱 전압(Vt) 만큼 감소된 전압(Vcc-Vt)이 채널 쪽으로 전달된다. That is, when the power supply voltage Vcc is applied to the bit line and the drain select line by channel self boosting in the unselected cell string, the voltage Vcc-Vt decreased by the threshold voltage Vt of the drain select line. It is passed towards this channel.

이때, 프리-차지 레벨은 문턱 전압(Vt)만큼 더 높아지게 되고, 비트 라인과 드레인 선택 라인에 인가되는 전원 전압은 웰에 인가되는 특정 포지티브 전압과 동시에 인가된다. At this time, the pre-charge level becomes higher by the threshold voltage Vt, and the power supply voltage applied to the bit line and the drain select line is applied simultaneously with a specific positive voltage applied to the well.

그 이후에 워드 라인에 프로그램 전압이 인가되면 캐패시턴스(capacitance) 작용에 의해 채널에 존재하는 Vcc-Vt 만큼의 전하가 커플링(coupling) 되어 채널 내의 전압이 상승하게 된다. Subsequently, when a program voltage is applied to the word line, the capacitance is coupled to Vcc-Vt as much as the charge present in the channel due to a capacitance effect, thereby increasing the voltage in the channel.

이 문제는 디자인 룰이 작아져 액티브 영역 사이의 간격이 작아 지면 더욱 더 심각해 져서 결국 사용 가능한 패스 전압의 범위(Vpass Window) 가 작아지게 되고, 메모리 셀의 크기가 점점 작아지고 집적도가 증가할수록 채널과 플로팅 게이트 사이의 커패시턴스가 증가하고 채널로부터 기판 등으로의 누설전류(leakage current)가 증가한다. This problem becomes more severe as the design rules become smaller and the spacing between active regions becomes smaller, resulting in a smaller range of usable pass voltages (Vpass Window), smaller and smaller memory cells, and increased density. The capacitance between the floating gates increases and the leakage current from the channel to the substrate or the like increases.

이러한 커패시턴스 및 누설전류의 증가는 채널에 부우스트되는 전압(V1)의 감소를 유발하여 결과적으로 프로그램 교란(program disturbance)이 증가한다. 여기에서 프로그램 교란이란 프로그램이 금지되어야 할 메모리 셀의 플로팅 게이트와 채널 사이에 형성된 전압차가 F-N 터널링을 발생할 정도로 커서 원하지 않는 프로그램이 수행되는 것을 말한다.This increase in capacitance and leakage current causes a reduction in voltage V1 boosted in the channel, resulting in increased program disturbance. Here, program disturb means that an unwanted program is performed because the voltage difference formed between the floating gate and the channel of the memory cell in which the program is to be inhibited is large enough to cause F-N tunneling.

이와 같은 문제를 해결하기 위해 본 발명의 제1 실시예에 따른 비휘발성 메모리 장치의 프로그램 방법은 초기에 프로그램 비트 라인 및 프로그램 금지 비트 라인에 전원 전압을 인가해서 두 스트링을 모두 부스팅시킨다.(S100) In order to solve such a problem, the program method of the nonvolatile memory device according to the first embodiment of the present invention initially boosts both strings by applying a power supply voltage to the program bit line and the program inhibit bit line.

즉, 프리차지부(130a)는 프로그램 워드 라인 신호의 각 펄스가 인가되기 전에 프리차지 동작시 프로그램 되는 짝수 비트 라인 및 프로그램이 금지되는 홀수 비트라인으로 프리차지 전압(예를 들어, 전원 전압(Vcc))을 동시에 인가한다. 따라서 프로그램이 금지되는 홀수 비트라인 및 짝수 비트라인의 전압은 항상 전원 전압(Vcc)이 되고, 이에 연결된 메모리 셀들의 채널은 전원 전압(Vcc)보다 높은 전압(V1)으로 부우스트된다.That is, the precharge unit 130a is an even bit line programmed during the precharge operation and an odd bit line for which the program is prohibited before each pulse of the program word line signal is applied. )) At the same time. Therefore, the voltages of the odd bit lines and the even bit lines for which the program is prohibited are always the power supply voltage Vcc, and the channels of the memory cells connected thereto are boosted to the voltage V1 higher than the power supply voltage Vcc.

이와 같이 비트라인에 프로그램의 금지 또는 허용을 위한 전압이 안정화된 후에는 선택 워드라인으로 프로그램 전압을 인가하고, 비선택 워드라인들로 패스 전압을 인가한다.(S200, S300) In this manner, after the voltage for prohibiting or allowing the program is stabilized on the bit line, the program voltage is applied to the selected word line, and the pass voltage is applied to the unselected word lines (S200 and S300).

즉, 로우 선택부(140)는 행 어드레스 신호에 응답하여 하나의 워드라인을 선택하여 선택 워드라인으로는 증가형 스텝 펄스 프로그램(ISPP, Incremental Step Pulse Programming) 방식에 따라 소정의 전압 레벨을 가지는 펄스 형태로 프로그램 전압을 인가하고 비선택 워드라인들로는 패스 전압을 인가한다.  That is, the row selector 140 selects one word line in response to the row address signal, and the selected word line has a predetermined voltage level according to an incremental step pulse programming (ISPP) scheme. The program voltage is applied in the form, and the pass voltage is applied to the unselected word lines.

이에 따라 프로그램 비트 라인 신호는 프로그램 워드 라인 신호의 각 펄스가 인가되기 전에 프리차지 전압(예를 들어, 전원 전압(Vcc))이 인가되었다가 프로그램 워드 라인 신호의 각 펄스가 인가된 시점에는 소정의 지연 시간 후에 로우 레벨로 천이되고,(S400) 프로그램 금지 비트 라인 신호는 프로그램 워드 라인 신호의 각 펄스가 인가되기 전에 프리차지 전압이 인가되어 프로그램 워드 라인 신호의 각 펄스가 인가된 후에도 프리차지 전압을 유지한다.Accordingly, the program bit line signal is applied with a precharge voltage (for example, a power supply voltage Vcc) before each pulse of the program word line signal is applied, and then a predetermined time when each pulse of the program word line signal is applied. After the delay time, the signal transitions to the low level (S400), and the program inhibit bit line signal is applied with a precharge voltage before each pulse of the program word line signal is applied, and the precharge voltage is applied even after each pulse of the program word line signal is applied. Keep it.

또한, 프로그램 스트링 신호는 프로그램 워드 라인 신호의 각 펄스가 인가되기 전에는 플로팅되어 있다가 프로그램 워드 라인 신호의 각 펄스가 인가된 시점에는 프리차지 전압으로 상승한 후에 프로그램 비트 라인 신호가 로우 레벨로 천이된 시점에는 급격하게 방전되어 접지 전압 레벨로 천이되고, 프로그램 금지 스트링 신호는 프로그램 워드 라인 신호의 각 펄스가 인가되기 전에는 플로팅되어 있다가 프로그램 워드 라인 신호의 각 펄스가 인가된 시점에는 프리차지 전압으로 상승한 후에 프로그램 비트 라인 신호가 로우 레벨로 천이된 시점에는 감소되는 디자인 룰에 따라 프로그램 하고자 하는 스트링 의 0V 와 커플링이 일어나면서 부스팅 전압 Level 이 낮아진다.Also, the program string signal is floated before each pulse of the program word line signal is applied, but when the pulse of the program word line signal is applied, the program string signal rises to the precharge voltage and then the program bit line signal transitions to the low level. Is rapidly discharged to the ground voltage level, and the program inhibit string signal is floated before each pulse of the program word line signal is applied, and then rises to the precharge voltage at the time when each pulse of the program word line signal is applied. When the program bit line signal transitions to the low level, the boosting voltage level decreases as coupling occurs with 0V of the string to be programmed according to the decreasing design rule.

즉, 프로그램 금지 스트링 신호는 프로그램 비트 라인 신호가 로우 레벨로 천이된 시점에는 채널 커플링에 의한 커패시턴스와 스트링의 저항에 의한 RC 지연(delay)으로 인해 완만하게 방전되어 플로팅 전압 레벨로 천이되어 프로그램 교 란을 방지하게 된다. That is, when the program bit line signal transitions to the low level, the program inhibit string signal is slowly discharged due to the capacitance due to channel coupling and the RC delay due to the resistance of the string, and then transitions to the floating voltage level. It will prevent the column.

그 후에 프로그램 대상 셀의 현재 문턱 전압을 측정하여 목표 문턱 전압과 비교하여 동일한지 판단하고, 동일한 경우에는 프로그램을 종료하고 동일하지 않은 경우에는 비트 라인 프리차지 단계로 궤환하여 상기 단계들을 반복한다.(S500) After that, the current threshold voltage of the program target cell is measured and compared to the target threshold voltage to determine whether the program is the same. If the process is the same, the program is terminated. S500)

여기에서, 프로그램 대상 셀의 문턱 전압은 메모리 셀 어레이(110) 내 복수개의 메모리 셀들 중 프로그램하고자 하는 메모리 셀의 문턱 전압이고, 목표 문턱 전압은 프로그램하고자 하는 문턱 전압의 목표값을 말한다. 예를 들어, 현재 문턱 전압이 -3V 인 워드라인 30번째의 메모리 셀을 3V로 프로그램하고자 한다면 프로그램을 반복하여 진행하면서 30번째 메모리 셀의 문턱 전압 레벨을 측정하여 3V 가 될 때까지 프로그램한다.Here, the threshold voltage of the program target cell is a threshold voltage of the memory cell to be programmed among the plurality of memory cells in the memory cell array 110, and the target threshold voltage is a target value of the threshold voltage to be programmed. For example, if you want to program the 30th memory cell of the word line with the current threshold voltage of -3V to 3V, repeat the program and measure the threshold voltage level of the 30th memory cell until the voltage reaches 3V.

즉, 프리차지부(130a)는 프로그램 워드 라인 신호의 각 펄스가 인가되기 전에 프리차지 동작시 프로그램 되는 짝수 비트 라인 및 프로그램이 금지되는 홀수 비트라인으로 다시 프리차지 전압(예를 들어, 전원 전압(Vcc))을 동시에 인가한다.(S100) That is, the precharge unit 130a returns the precharge voltage (for example, the power supply voltage) to the even bit line programmed during the precharge operation and the odd bit line prohibited from the program before each pulse of the program word line signal is applied. Vcc)) is applied simultaneously (S100).

로우 선택부(140)는 행 어드레스 신호에 응답하여 하나의 워드라인을 선택하여 선택 워드라인으로는 증가형 스텝 펄스 프로그램 방식에 따라 일정한 전압(ΔISPP)만큼 증가한 두 번째 프로그램 전압을 인가하고 비선택 워드라인들로는 패스 전압을 인가한다.(S200, S300) The row selector 140 selects one word line in response to the row address signal, applies a second program voltage increased by a constant voltage ΔISPP to the selected word line according to the incremental step pulse program method, and selects a non-selected word. The pass voltage is applied to the lines (S200 and S300).

프로그램 비트 라인 신호를 프로그램 워드 라인 신호의 두 번째 펄스가 인가된 시점에는 소정의 지연 시간 후에 로우 레벨로 천이시키고,(S400) 셀 문턱 전압 을 다시 측정하여 목표 문턱 전압과 비교하여 동일한지 판단한다.(S500) When the second pulse of the program word line signal is applied, the program bit line signal is transitioned to the low level after a predetermined delay time (S400). The cell threshold voltage is measured again to compare with the target threshold voltage to determine whether the same. (S500)

이와 같은 방법으로 측정된 문턱 전압이 목표 문턱 전압과 동일하여 프로그램이 완료될 때까지 검증 및 프로그램이 반복되어야 하므로 적어도 하나 이상의 펄스들이 증가형 스텝 펄스 프로그램 방식에 따라 일정한 전압(ΔISPP)만큼 순차적으로 증가하는 프로그램 전압을 선택 워드라인으로 인가하여 상기 단계들을 반복한다.As the threshold voltage measured in this way is equal to the target threshold voltage, verification and program must be repeated until the program is completed. Therefore, at least one or more pulses are sequentially increased by a constant voltage ΔISPP according to the incremental step pulse programming method. The above steps are repeated by applying a program voltage to the selected word line.

이와 같이 본 발명의 제1 실시예에 따른 비휘발성 메모리 장치의 프로그램 방법은 초기에 프로그램 비트 라인 및 프로그램 금지 비트 라인 모두에 전원 전압을 인가해서 프로그램 스트링 및 프로그램 금지 스트링을 모두 부스팅시킴으로써 채널 커플링에 의한 커패시턴스와 스트링의 저항에 의한 RC 지연으로 인해 프로그램 금지 스트링 신호가 완만하게 방전되어 플로팅 전압 레벨로 천이됨에 따라 비휘발성 메모리 장치의 프로그램 교란을 방지할 수 있다. As described above, the program method of the nonvolatile memory device according to the first embodiment of the present invention applies a power supply voltage to both the program bit line and the program inhibit bit line to boost both the program string and the program inhibit string. Due to the capacitance and the RC delay caused by the resistance of the string, the program prohibition string signal is slowly discharged and transitioned to the floating voltage level, thereby preventing program disturbance of the nonvolatile memory device.

도 5는 본 발명의 제2 실시예에 따른 비휘발성 메모리 장치에서의 프로그램 방법을 나타내는 흐름도로서, 비트 라인 프리차지 단계, 프로그램 비트 라인 전압 강하 단계, 비선택 워드 라인 전압 인가 단계, 프로그램 워드 라인 전압 인가 단계, 프로그램 개시 단계, 셀 문턱 전압 검증 단계를 구비한다.FIG. 5 is a flowchart illustrating a program method in a nonvolatile memory device according to a second embodiment of the present invention, wherein a bit line precharge step, a program bit line voltage drop step, an unselected word line voltage apply step, and a program word line voltage An application step, a program start step, and a cell threshold voltage verification step.

비트 라인 프리차지 단계는 프로그램 비트 라인 및 프로그램 금지 비트 라인에 전원 전압을 인가한다.(S100)The bit line precharge step applies a power supply voltage to the program bit line and the program inhibit bit line (S100).

프로그램 비트 라인 전압 강하 단계는 전원 전압 레벨의 프로그램 비트 라인 을 프로그램 전압이 인가되기 직전에 1차적으로 제1 전압으로 하강시키고 프로그램 전압이 인가되는 시점에 2차적으로 제2 전압으로 하강시키며, 프로그램 금지 비트 라인은 전원 전압을 유지한다.(S150)The program bit line voltage drop step lowers the program bit line of the power supply voltage level to the first voltage immediately before the program voltage is applied, and secondly to the second voltage when the program voltage is applied, and prohibits the program. The bit line maintains the power supply voltage (S150).

비선택 워드 라인 전압 인가 단계는 비선택 워드 라인에 패스 전압을 인가한다.(S200)In the step of applying the unselected word line voltage, a pass voltage is applied to the unselected word line (S200).

프로그램 워드 라인 전압 인가 단계는 프로그램 워드 라인에 프로그램 전압을 인가하고, 비선택 워드 라인은 패스 전압을 유지한다.(S300) In the program word line voltage applying step, the program voltage is applied to the program word line, and the unselected word line maintains the pass voltage (S300).

프로그램 개시 단계는 프로그램 비트 라인에 인가된 전원 전압을 접지 전압으로 하강시킨다.(S400)The program start step lowers the power supply voltage applied to the program bit line to the ground voltage (S400).

셀 문턱 전압 검증 단계는 현재 셀 문턱 전압을 측정하고 목표 문턱 전압과 비교하여 동일한지 판단하고, 동일한 경우에는 프로그램을 종료하고 동일하지 않은 경우에는 비트 라인 프리차지 단계로 궤환하여 상기 단계들을 반복한다.(S500)The cell threshold voltage verifying step measures the current cell threshold voltage and compares it with the target threshold voltage to determine whether it is the same. If it is the same, the program is terminated. (S500)

도 6은 본 발명의 제2 실시예에 따른 비휘발성 메모리 장치의 프로그램 펄스 파형도로서, 프로그램 워드 라인 신호(VDD_A), 프로그램 비트 라인 신호, 프로그램 스트링 신호, 프로그램 금지 비트 라인 신호, 프로그램 금지 스트링 신호로 구성된다.FIG. 6 is a program pulse waveform diagram of a nonvolatile memory device according to a second embodiment of the present invention, and includes a program word line signal VDD_A, a program bit line signal, a program string signal, a program inhibit bit line signal, and a program inhibit string signal. It consists of.

프로그램 워드 라인 신호는 증가형 스텝 펄스 프로그램(ISPP, Incremental Step Pulse Programming) 방식에 따라 복수개의 펄스들이 일정한 전압(ΔISPP)만큼 순차적으로 증가한다. The program word line signal sequentially increases a plurality of pulses by a constant voltage ΔISPP according to an incremental step pulse programming (ISPP) method.

프로그램 비트 라인 신호는 프로그램 워드 라인 신호의 각 펄스가 인가되기 전에 프리차지 전압(예를 들어, 전원 전압(Vcc))이 인가되었다가 프로그램 워드 라인 신호의 각 펄스가 인가되기 직전에 1차적으로 제1 전압으로 하강하고, 프로그램 워드 라인 신호의 각 펄스가 인가된 시점에는 2차적으로 제2 전압으로 하강하여 소정의 지연 시간 후에 로우 레벨로 천이된다.  The program bit line signal is first applied before a precharge voltage (for example, a power supply voltage Vcc) is applied before each pulse of the program word line signal is applied, and then immediately before each pulse of the program word line signal is applied. When the voltage falls to one voltage, when each pulse of the program word line signal is applied, the voltage falls to the second voltage secondly, and then transitions to the low level after a predetermined delay time.

프로그램 스트링 신호는 프로그램 워드 라인 신호의 각 펄스가 인가되기 전에는 플로팅되어 있다가 프로그램 워드 라인 신호의 각 펄스가 인가된 시점에는 프리차지 전압으로 상승한 후에 프로그램 비트 라인 신호가 로우 레벨로 천이된 시점에는 급격하게 방전되어 접지 전압 레벨로 천이된다.The program string signal is floated before each pulse of the program word line signal is applied, and then rises to the precharge voltage at the time when each pulse of the program word line signal is applied, and then suddenly when the program bit line signal transitions to the low level. Discharged to a ground voltage level.

프로그램 금지 비트 라인 신호는 프로그램 워드 라인 신호의 각 펄스가 인가되기 전에 프리차지 전압(예를 들어, 전원 전압(Vcc))이 인가된 후에 프로그램 비트 라인 신호가 1차적으로 제1 전압으로 하강하는 시점에서 제2 전압만큼 파워 딥이 있은 후에 프리차지 전압을 회복하였다가 프로그램 비트 라인 신호가 2차적으로 제1 전압으로 하강하는 시점에서 다시 제2 전압만큼 파워 딥이 있은 후에 프리차지 전압을 회복한다. The program inhibit bit line signal is a point in time at which the program bit line signal first falls to the first voltage after the precharge voltage (for example, the power supply voltage Vcc) is applied before each pulse of the program word line signal is applied. The precharge voltage is recovered after the power dip by the second voltage at, and then recovers the precharge voltage after the power dip by the second voltage again when the program bit line signal drops to the first voltage.

프로그램 금지 스트링 신호는 프로그램 워드 라인 신호의 각 펄스가 인가되기 전에는 플로팅되어 있다가 프로그램 워드 라인 신호의 각 펄스가 인가된 시점에는 프리차지 전압으로 상승한 후에 프로그램 스트링 신호가 급격하게 방전되는 시점에는 완만하게 방전되어 플로팅 전압 레벨로 천이된다.The program prohibition string signal is floated before each pulse of the program word line signal is applied, but gradually rises to the precharge voltage at the time when each pulse of the program word line signal is applied, and then slowly when the program string signal is rapidly discharged. Discharged and transitioned to the floating voltage level.

도 5 내지 도 6을 참조하여 본 발명의 제2 실시예에 따른 비휘발성 메모리 장치의 동작을 설명하면 다음과 같다.An operation of the nonvolatile memory device according to the second embodiment of the present invention will be described with reference to FIGS. 5 to 6 as follows.

본 발명의 제1 실시예에서와 마찬가지로 행 어드레스 신호에 응답하여 하나의 워드라인이 선택되어 선택 워드라인으로는 증가형 스텝 펄스 프로그램(ISPP, Incremental Step Pulse Programming) 방식에 따라 일정한 전압(ΔISPP)만큼 순차적으로 증가하는 프로그램 전압을 인가하고 비선택 워드라인들로는 패스 전압을 인가한다. As in the first embodiment of the present invention, one word line is selected in response to the row address signal, and the selected word line is a constant voltage ΔISPP according to the Incremental Step Pulse Programming (ISPP) method. A sequentially increasing program voltage is applied and a pass voltage is applied to unselected word lines.

프로그램 비트 라인 신호는 프로그램 워드 라인 신호의 각 펄스가 인가되기 전에 프리차지 전압(예를 들어, 전원 전압(Vcc))이 인가되었다가 프로그램 워드 라인 신호의 각 펄스가 인가된 시점에는 소정의 지연 시간 후에 로우 레벨로 천이되는데, 실제 메모리 셀의 경우 비트 라인 커패시턴스가 크기 때문에 도 3에서와 같이 프로그램 워드 라인 신호의 각 펄스가 인가된 시점에 이상적으로 프리차지 전압 레벨에서 접지 전압 레벨로 바로 하강하지 않고 소정의 지연 시간 후에 소정의 기울기를 가지고 급격하게 하강하면서 로우 레벨로 천이된다. The program bit line signal has a predetermined delay time when a precharge voltage (for example, a power supply voltage Vcc) is applied before each pulse of the program word line signal is applied, and then each pulse of the program word line signal is applied. After the transition to the low level, since the bit line capacitance is large in the case of the actual memory cell, as shown in Figure 3, ideally, when each pulse of the program word line signal is applied, it does not immediately fall from the precharge voltage level to the ground voltage level. After a predetermined delay time, it transitions to a low level while rapidly descending with a predetermined slope.

이는 프로그램 속도의 지연을 초래할 뿐 아니라 프로그램 금지 비트 라인 신호가 프로그램 워드 라인 신호의 각 펄스가 인가되기 전에 프리차지 전압(예를 들어, 전원 전압(Vcc))이 인가되었다가 순간적인 커플링 현상에 의해 프로그램 비트 라인 신호의 하강하는 시점에서 소정의 큰 전압만큼 파워 딥이 발생하게 된다.Not only does this cause a delay in the program rate, but the program inhibit bit line signal is applied to a precharge voltage (e.g., a supply voltage Vcc) before each pulse of the program word line signal is applied to the instantaneous coupling phenomenon. As a result, a power dip occurs by a predetermined large voltage when the program bit line signal falls.

만일, 파워 딥되는 전압이 전원 전압과 스트링 선택 트랜지스터의 문턱전압의 차이(Vcc-SSLVth) 보다 작은 최악의 경우에는 프로그램 금지 스트링의 스트링 선택 트랜지스터(SST)도 턴 온이 되어 프로그램 금지 스트링 신호는 프로그램 금지 비트 라인 신호가 제1 전압만큼 파워 딥이 발생한 시점에는 소정의 기울기를 가지고 급격하게 하강하면서 접지 전압 레벨로 천이되어 프로그램 금지 스트링까지 프로그램되는 프로그램 교란 현상이 발생하게 된다.If the power dip voltage is less than the difference between the supply voltage and the threshold voltage of the string select transistor (Vcc-SSLVth), the string select transistor SST of the program inhibit string is also turned on and the program inhibit string signal is programmed. When the prohibition bit line signal has a power dip as much as the first voltage, a program disturb phenomenon occurs in which the program bit is shifted to the ground voltage level while being rapidly descended with a predetermined slope and programmed to the program inhibit string.

이와 같은 문제를 해결하기 위해 본 발명의 제2 실시예에 따른 비휘발성 메모리 장치의 프로그램 방법은 프로그램 비트 라인 신호를 프로그램 워드 라인 신호의 각 펄스가 인가되기 직전 및 인가된 시점에 두차례에 나누어 하강시킨다.In order to solve such a problem, the program method of the nonvolatile memory device according to the second embodiment of the present invention divides the program bit line signal into two drops immediately before and at the time when each pulse of the program word line signal is applied. Let's do it.

즉, 프로그램 비트 라인 신호를 프로그램 워드 라인 신호의 각 펄스가 인가되기 전에 프리차지 전압(예를 들어, 전원 전압(Vcc))이 인가되었다가 프로그램 워드 라인 신호의 각 펄스가 인가되기 직전에 1차적으로 제1 전압으로 하강하고, 프로그램 워드 라인 신호의 각 펄스가 인가된 시점에는 2차적으로 제2 전압으로 하강하여 소정의 지연 시간 후에 로우 레벨로 천이되도록 프로그램한다. That is, the pre-charge voltage (for example, the power supply voltage Vcc) is applied before each pulse of the program word line signal is applied to the program bit line signal, and then, immediately before each pulse of the program word line signal is applied. The voltage is lowered to the first voltage, and when the pulse of the program word line signal is applied, the voltage is secondarily lowered to the second voltage and then programmed to transition to the low level after a predetermined delay time.

이에 따라 프로그램 금지 비트 라인 신호는 프로그램 워드 라인 신호의 각 펄스가 인가되기 전에 프리차지 전압(예를 들어, 전원 전압(Vcc))이 인가된 후에 프로그램 비트 라인 신호가 1차적으로 제1 전압으로 하강하는 시점에서 제2 전압만큼 파워 딥이 있은 후에 프리차지 전압을 회복하였다가 프로그램 비트 라인 신호가 2차적으로 제2 전압으로 하강하는 시점에서 다시 제3 전압만큼 파워 딥이 있은 후에 프리차지 전압을 회복하게 된다. Accordingly, the program prohibition bit line signal is first lowered to the first voltage after the precharge voltage (for example, the power supply voltage Vcc) is applied before each pulse of the program word line signal is applied. At the point of time, the precharge voltage is recovered after the power dip by the second voltage, and then the precharge voltage is restored after the power dip by the third voltage again when the program bit line signal falls to the second voltage. Done.

따라서, 프로그램 비트 라인 신호가 프로그램 워드 라인 신호의 각 펄스가 인가된 시점에 소정의 지연 시간 후에 소정의 기울기를 가지고 급격하게 하강함에 따르는 프로그램 속도의 지연이 초래되지 않을 뿐 아니라 프로그램 금지 비트 라인 신호가 순간적인 커플링 현상에 의해 프로그램 비트 라인 신호의 하강하는 시점에서 큰 파워 딥이 발생하지도 않게 된다.Therefore, not only does the program speed delay caused by the program bit line signal dropping sharply with a predetermined slope after a predetermined delay time at the time when each pulse of the program word line signal is applied, but also the program inhibited bit line signal The instantaneous coupling phenomenon prevents large power dips from occurring when the program bit line signal falls.

대신에 상기 제1 비트 라인 신호는 프로그램 비트 라인 신호가 1차적으로 제1 전압으로 하강하는 시점에서 훨씬 작은 제2 전압만큼 파워 딥이 있은 후에 프리차지 전압을 회복하였다가 프로그램 비트 라인 신호가 2차적으로 제1 전압으로 하강하는 시점에서 다시 제2 전압만큼 파워 딥이 있은 후에 프리차지 전압을 회복한다. Instead, the first bit line signal recovers the precharge voltage after a power dip by a much smaller second voltage at the point when the program bit line signal first falls to the first voltage, and then the program bit line signal is secondary. At the time when the voltage falls to the first voltage, the precharge voltage is recovered after the power dip by the second voltage.

여기에서, 제2 전압은 전원 전압과 스트링 선택 트랜지스터의 문턱전압의 차이(Vcc-SSLVth) 보다 크므로 프로그램 금지 스트링의 스트링 선택 트랜지스터(SST)가 턴 온이 되지 않아 프로그램 금지 스트링 신호가 급격하게 하강하면서 접지 전압 레벨로 천이될 우려가 없게 된다.Here, since the second voltage is greater than the difference between the power supply voltage and the threshold voltage (Vcc-SSLVth) of the string select transistor, the string select transistor SST of the program inhibit string does not turn on, so the program inhibit string signal rapidly drops. There is no risk of transition to the ground voltage level.

이와 같이 본 발명의 제2 실시예에 따른 비휘발성 메모리 장치의 프로그램 방법은 프로그램 비트 라인 신호를 프로그램 워드 라인 신호의 각 펄스가 인가되기 직전 및 인가된 시점에 2회 이상 나누어 하강시킴으로써 채널 커플링에 의한 커패시턴스와 스트링의 저항에 의한 RC 지연으로 인해 프로그램 금지 스트링 신호가 완만하게 방전되어 플로팅 전압 레벨로 천이됨에 따라 비휘발성 메모리 장치의 프로그램 교란을 방지할 수 있다. As described above, the program method of the nonvolatile memory device according to the second exemplary embodiment of the present invention reduces the program bit line signal by dividing the program bit line signal two or more times immediately before and after each pulse of the program word line signal. Due to the capacitance and the RC delay caused by the resistance of the string, the program prohibition string signal is slowly discharged and transitioned to the floating voltage level, thereby preventing program disturbance of the nonvolatile memory device.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역 으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.While the above has been described with reference to the preferred embodiments of the present invention, those skilled in the art will be able to variously modify and change the present invention without departing from the spirit and scope of the invention as set forth in the claims below. It will be appreciated.

도 1은 본 발명에 따른 비휘발성 메모리 장치를 나타내는 블록도이다.1 is a block diagram illustrating a nonvolatile memory device according to the present invention.

도 2는 도 1에 나타낸 본 발명에 따른 비휘발성 메모리 장치의 메모리 셀 어레이(110) 내 2개의 낸드 스트링을 나타내는 회로도이다.FIG. 2 is a circuit diagram illustrating two NAND strings in the memory cell array 110 of the nonvolatile memory device according to the present invention shown in FIG. 1.

도 3은 본 발명의 제1 실시예에 따른 비휘발성 메모리 장치에서의 프로그램 방법을 나타내는 흐름도이다.3 is a flowchart illustrating a program method of a nonvolatile memory device according to a first embodiment of the present invention.

도 4는 본 발명의 제1 실시예에 따른 비휘발성 메모리 장치의 프로그램 펄스 파형도이다.4 is a program pulse waveform diagram of a nonvolatile memory device according to a first embodiment of the present invention.

도 5는 본 발명의 제2 실시예에 따른 비휘발성 메모리 장치에서의 프로그램 방법을 나타내는 흐름도이다.5 is a flowchart illustrating a program method of a nonvolatile memory device according to a second exemplary embodiment of the present invention.

도 6은 본 발명의 제2 실시예에 따른 비휘발성 메모리 장치의 프로그램 펄스 파형도이다.6 is a program pulse waveform diagram of a nonvolatile memory device according to a second embodiment of the present invention.

Claims (7)

제1 방향으로 신장되고 인접하여 배치되는 제1 및 제2 비트 라인들, 상기 제1 방향과 직교하는 제2 방향으로 신장되고 인접하여 배치되는 복수개의 워드 라인들, 상기 제1 및 제2 비트 라인들 각각과 공통 소스 라인 사이에 상기 제1 방향으로 직렬 연결된 스트링 선택 트랜지스터, 복수개의 메모리 셀들 및 접지 선택 트랜지스터로 구성된 복수개의 낸드 스트링들을 구비하는 비휘발성 메모리 장치의 프로그램 방법에 있어서, First and second bit lines extending in a first direction and disposed adjacent to each other, a plurality of word lines extending and adjacent in a second direction orthogonal to the first direction, and the first and second bit lines A program method of a nonvolatile memory device having a plurality of NAND strings including a string select transistor, a plurality of memory cells, and a ground select transistor connected in series in the first direction between each of the plurality of transistors and a common source line, 상기 복수개의 비트 라인 쌍에 프리차지 전압을 인가하는 비트 라인 프리차지 단계; A bit line precharge step of applying a precharge voltage to the plurality of bit line pairs; 상기 복수개의 워드 라인들 중 선택된 워드 라인에 프로그램 전압을 인가하고, 선택되지 않은 워드 라인들 각각에 패스 전압을 인가하는 워드 라인 전압 인가 단계; Applying a word voltage to a selected word line of the plurality of word lines and applying a pass voltage to each of the unselected word lines; 상기 제1 비트 라인에 인가된 상기 프리차지 전압을 상기 프로그램 전압이 인가된 시점으로부터 소정의 지연 시간 후에 접지 전압으로 하강시키는 프로그램 개시 단계를 구비하는 것을 특징으로 하는 비휘발성 메모리 장치의 프로그램 방법.And a program starting step of lowering the precharge voltage applied to the first bit line to a ground voltage after a predetermined delay time from when the program voltage is applied. 제1 항에 있어서, According to claim 1, 상기 비휘발성 메모리 장치의 프로그램 방법은 The program method of the nonvolatile memory device is 상기 복수개의 메모리 셀들 중 프로그램 셀의 현재 문턱 전압을 측정하고 목 표 문턱 전압과 비교하여 동일한지 판단하고, 동일한 경우에는 프로그램을 종료하고 동일하지 않은 경우에는 상기 비트 라인 프리차지 단계로 궤환하는 프로그램 셀 문턱 전압 검증 단계를 더 구비하는 것을 특징으로 하는 비휘발성 메모리 장치의 프로그램 방법.A program cell measuring a current threshold voltage of a program cell among the plurality of memory cells and comparing the target threshold voltage with the target threshold voltage to determine whether the program is the same, and ending the program if it is the same, and returning to the bit line precharge step if not the same. And a threshold voltage verifying step. 제1 항에 있어서, According to claim 1, 상기 프로그램 개시 단계는 The program start step 상기 복수개의 낸드 스트링들 중 상기 제1 비트 라인에 병렬 연결되는 프로그램 스트링에 상기 프로그램 전압이 인가되기 전에 플로팅된 상태에서 상기 프로그램 전압이 인가된 시점에 상기 프리차지 전압으로 상승되고, 상기 제1 비트 라인이 접지 전압 레벨로 하강된 시점에는 급격하게 방전되어 상기 접지 전압 레벨로 하강하고, The first bit is raised to the precharge voltage when the program voltage is applied in a floating state before the program voltage is applied to a program string connected to the first bit line in parallel among the plurality of NAND strings, and the first bit. When the line falls to the ground voltage level, it is rapidly discharged to fall to the ground voltage level, 상기 제2 비트 라인에 병렬 연결되는 프로그램 금지 스트링에 상기 프로그램 전압이 인가되기 전에는 플로팅된 상태에서 상기 프로그램 전압이 인가된 시점에는 상기 프리차지 전압으로 상승되고, 상기 제1 비트 라인이 접지 전압 레벨로 하강된 시점에는 완만하게 방전되어 플로팅 전압 레벨로 하강하는 것을 특징으로 하는 비휘발성 메모리 장치의 프로그램 방법.Before the program voltage is applied to the program inhibit string connected in parallel to the second bit line, the program voltage is increased to the precharge voltage when the program voltage is applied, and the first bit line is set to the ground voltage level. The program method of the nonvolatile memory device, characterized in that the discharge is gently discharged to the floating voltage level. 제3 항에 있어서, The method of claim 3, 상기 프로그램 금지 스트링은 The program inhibit string is 채널 커플링에 의한 커패시턴스와 상기 프로그램 금지 스트링의 저항에 의한 RC 지연으로 인해 완만하게 방전되는 것을 특징으로 하는 비휘발성 메모리 장치의 프로그램 방법.And slowly discharged due to capacitance due to channel coupling and RC delay due to resistance of the program inhibiting string. 제1 항에 있어서, According to claim 1, 상기 워드 라인 전압 인가 단계는 The word line voltage applying step 상기 프로그램 셀의 측정된 문턱 전압이 상기 목표 문턱 전압과 동일하여 프로그램이 완료될 때까지 상기 프로그램 셀의 문턱 전압 검증을 반복하기 위하여 적어도 하나 이상의 펄스들을 일정한 전압만큼 순차적으로 증가하는 프로그램 전압으로 인가하는 것을 특징으로 하는 비휘발성 메모리 장치의 프로그램 방법.In order to repeat the verification of the threshold voltage of the program cell until the program is completed, the measured threshold voltage of the program cell is equal to the target threshold voltage. Program method of a nonvolatile memory device, characterized in that. 제1 항에 있어서, According to claim 1, 상기 비트 라인 프리차지 단계는 The bit line precharge step 상기 프리차지 전압 레벨의 상기 제1 비트 라인을 상기 프로그램 전압이 인가되기 직전에 1차적으로 제1 전압으로 하강시키고, 상기 프로그램 전압이 인가된 시점에 2차적으로 제2 전압으로 하강시킬 수 있는 것을 특징으로 하는 비휘발성 메모리 장치의 프로그램 방법.The first bit line of the precharge voltage level may be first lowered to the first voltage immediately before the program voltage is applied, and secondly lowered to the second voltage when the program voltage is applied. A program method for a nonvolatile memory device, characterized in that the. 제6 항에 있어서, The method according to claim 6, 상기 비트 라인 프리차지 단계는 The bit line precharge step 상기 제1 비트 라인이 1차적으로 제1 전압으로 하강하는 시점에 상기 제2 비트 라인을 제3 전압만큼 파워 딥시킨 후에 상기 프리차지 전압을 회복시키고, 상기 제1 비트 라인이 2차적으로 상기 제2 전압으로 하강하는 시점에서 다시 제3 전압만큼 파워 딥시킨 후에 상기 프리차지 전압을 회복시키는 것을 특징으로 하는 비휘발성 메모리 장치의 프로그램 방법.At the time when the first bit line falls first to the first voltage, the second bit line is power-dipped by a third voltage, and then the precharge voltage is restored, and the first bit line is secondary to the second voltage. And restoring the precharge voltage after power-dripping by a third voltage at the time when the voltage falls to two voltages.

Images