KR20100089485A - Manufacture method of planar arrayed waveguide grating - Google Patents

Manufacture method of planar arrayed waveguide grating Download PDF

Info

Publication number
KR20100089485A
KR20100089485A KR1020090008748A KR20090008748A KR20100089485A KR 20100089485 A KR20100089485 A KR 20100089485A KR 1020090008748 A KR1020090008748 A KR 1020090008748A KR 20090008748 A KR20090008748 A KR 20090008748A KR 20100089485 A KR20100089485 A KR 20100089485A
Authority
KR
South Korea
Prior art keywords
waveguide
mask reticle
pattern
output
metal layer
Prior art date
Application number
KR1020090008748A
Other languages
Korean (ko)
Other versions
KR101007154B1 (en
Inventor
이용태
김재옥
박해령
강창호
박덕용
Original Assignee
(주)웨이옵틱스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)웨이옵틱스 filed Critical (주)웨이옵틱스
Priority to KR1020090008748A priority Critical patent/KR101007154B1/en
Publication of KR20100089485A publication Critical patent/KR20100089485A/en
Application granted granted Critical
Publication of KR101007154B1 publication Critical patent/KR101007154B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/28—Optical coupling means having data bus means, i.e. plural waveguides interconnected and providing an inherently bidirectional system by mixing and splitting signals
    • G02B6/293—Optical coupling means having data bus means, i.e. plural waveguides interconnected and providing an inherently bidirectional system by mixing and splitting signals with wavelength selective means
    • G02B6/29379—Optical coupling means having data bus means, i.e. plural waveguides interconnected and providing an inherently bidirectional system by mixing and splitting signals with wavelength selective means characterised by the function or use of the complete device
    • G02B6/29395—Optical coupling means having data bus means, i.e. plural waveguides interconnected and providing an inherently bidirectional system by mixing and splitting signals with wavelength selective means characterised by the function or use of the complete device configurable, e.g. tunable or reconfigurable
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/18—Diffraction gratings
    • G02B5/1847—Manufacturing methods
    • G02B5/1857—Manufacturing methods using exposure or etching means, e.g. holography, photolithography, exposure to electron or ion beams
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12007—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind forming wavelength selective elements, e.g. multiplexer, demultiplexer
    • G02B6/12009—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind forming wavelength selective elements, e.g. multiplexer, demultiplexer comprising arrayed waveguide grating [AWG] devices, i.e. with a phased array of waveguides
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0005—Production of optical devices or components in so far as characterised by the lithographic processes or materials used therefor
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166—Manufacturing methods
    • G02B2006/12173—Masking
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166—Manufacturing methods
    • G02B2006/12176—Etching

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

PURPOSE: A method for fabricating grating is provided to extremely reduce a phase error of a liver between AWG and improves yield by using a stepper process as the flat type AWG. CONSTITUTION: A pattern is formed on a metal layer by using a first mask reticle. An input waveguide(310), an input side planar waveguide(320), an output end planar waveguide(340) and an output waveguide(350) are formed on the first mask reticle. By using the second mask reticle, the pattern is formed between the input side planar waveguide and the output end planar waveguide a stepper process on the metal layer. A core layer is formed by etching an input side planar waveguide, an array wave granting(330), an output waveguide pattern, and an output end planar waveguide formed on the metal layer.

Description

평판형 배열 도파로 회절격자 제조방법{MANUFACTURE METHOD OF PLANAR ARRAYED WAVEGUIDE GRATING}MANUFACTURE METHOD OF PLANAR ARRAYED WAVEGUIDE GRATING}

본 발명은 두 개의 마스크를 이용하여 평판형 배열도파로 회절격자를 형성하는 평판형 배열 도파로 회절격자 제조방법에 관한 것이다. The present invention relates to a method of manufacturing a plate array waveguide diffraction grating to form a plate array waveguide diffraction grating using two masks.

파장 다중화 통신은 하나의 광섬유에 다수의 파장(N개)을 갖는 광신호를 동시에 전송하는 통신이다. 이를 위하여 입력 및 출력단에 다수 광을 다중화하는 소자와 역다중화하는 소자가 필수적으로 사용되며, 이는 파장 다중화 통신의 핵심적인 소자이다. Wavelength multiplexing communication is a communication for simultaneously transmitting optical signals having a plurality of wavelengths (N) in one optical fiber. For this purpose, a device for multiplexing multiple lights and a demultiplexing device for input and output stages is essential, which is a key element of wavelength multiplexing communication.

현재 이러한 기능을 갖고 있는 소자는 여러 가지 방법과 기술에 의하여 제조되고 있으며, 가장 신뢰성이 우수하고, 저가이며, 집적화가 가능한 소자로서는 배열도파로 회절격자(AWG: Arrayed Waveguide Grating)를 이용한 파장 다중화 소자가 많이 사용되고 있다. Currently, devices having such a function are manufactured by various methods and techniques, and the most reliable, low cost, and integratable devices include wavelength multiplexing devices using an arrayed waveguide grating (AWG). It is used a lot.

일반적으로, 배열도파로 회절격자를 이용한 소자는 주로 실리콘, 실리카, 폴리머, 화합물 반도체 등을 이용하여 제작되고 있으며, 주로 반도체 공정을 이용하여 제작한다. In general, devices using an arrayed waveguide diffraction grating are mainly manufactured using silicon, silica, a polymer, a compound semiconductor, and the like, and are mainly manufactured using a semiconductor process.

도 1은 종래의 평판형 배열 도파로 회절격자를 제조하는 방법을 나타내는 도면이다.1 is a view showing a method of manufacturing a conventional flat array waveguide diffraction grating.

도 1에 도시한 바와 같이, 종래에는 하단부터 실리콘 기판 또는 석영 기판(160), 베이스 레이어(150), 코어 레이어(110), 및 메탈 레이어(120)로 형성되는 기판에 포토 레지스트(Photo Resist, 130)를 도포하고 그 상단으로 회절격자가 형성된 마스크 레티클(140)를 이용하여 포토 레지스트(130)에 UV 광원을 노광하는 (a)단계와, As shown in FIG. 1, in the related art, a photoresist is formed on a substrate formed of a silicon substrate or a quartz substrate 160, a base layer 150, a core layer 110, and a metal layer 120 from the bottom. (A) applying the light source 130 to the photoresist 130 using the mask reticle 140 having the diffraction grating formed thereon, and

상기 노광된 포토 레지스트(130)에 회절격자 패턴으로 형성하는 (b)단계와, (B) forming a diffraction grating pattern on the exposed photoresist 130;

상기 회절격자 패턴으로 형성된 포토 레지스트(130) 하단에 위치한 메탈 레이어(120)를 RIE 또는 ICP etcher로 식각하여 회절 격자 패턴으로 형성하는 (c)단계와, (C) forming a diffraction grating pattern by etching the metal layer 120 disposed on the bottom of the photoresist 130 formed by the diffraction grating pattern by RIE or ICP etcher;

상기 메탈 레이어(120)에 회절 격자 패턴을 형성 한 후 포토 레지스트(130)를 박리하는 (d)단계와, (D) removing the photoresist 130 after forming a diffraction grating pattern on the metal layer 120;

상기 회절격자 패턴으로 형성된 메탈 레이어(120)를 이용하여 RIE 또는 ICP Etcher를 이용하여 상단으로 에칭하여 메탈 레이어(120) 하단에 위치한 코어 레이어(110) 를 식각하여 회절 격자 패턴으로 형성하는 (e)단계와,(E) etching the core layer 110 located at the bottom of the metal layer 120 by etching the upper side by using the RIE or ICP Etcher using the metal layer 120 formed by the diffraction grating pattern (e) Steps,

상기 코어 레이어(110)에 회절 격자 패턴을 형성 한 후 불필요한 메탈 레이어(120)를 박리하여 코어 레이어(110)에 회절격자를 형성하는 (f)단계, 및 (F) forming a diffraction grating on the core layer 110 by peeling an unnecessary metal layer 120 after forming a diffraction grating pattern on the core layer 110, and

상기 코어 레이어(110)상단으로 오버 클래딩 레이어(Over Cladding Layer)를 형성하는 (g)단계로 이루어진다. (G) forming an over cladding layer on the core layer 110.

그러나, 종래와 같은 방법을 이용하여 평판형 배열 도파로 회절 격자를 형성하는 공정 방법은 공정이 적어 시간적인 면에서는 장점이 될 수 있으나, 정밀한 작업을 요하는 배열 도파로의 박막의 두께, 굴절률의 불균일도, 식각 공정에서 발생하는 식각면의 거칠기 등의 이유로 배열도파로 간의 위상차를 발생시키는 문제점이 있다. However, the method of forming a planar array waveguide diffraction grating using a conventional method may be advantageous in terms of time due to the small number of processes, but the thickness and refractive index unevenness of the thin film of the array waveguide requiring precise work are required. , There is a problem of generating a phase difference between the array waveguides due to the roughness of the etching surface generated in the etching process.

또한, 배열 도파로 회절격자 성능은 배열 도파로 격자의 광경로차에 의하여 성능이 크게 좌우되며, 반도체 공정기술을 이용한 배열 도파로 경로의 제작은 마스크 레티클(140)의 분해능에 의하여 좌우 되는 것으로 보고되고 있으며, In addition, the performance of the arrayed waveguide diffraction grating is greatly influenced by the optical path difference of the arrayed waveguide grating, and the fabrication of the arrayed waveguide path using the semiconductor process technology is reported to depend on the resolution of the mask reticle 140.

보고된 바에 따르면, 100nm 분해능으로 마스크 레티클 제작시 광경로차가 평균적으로 90nm로 나타내고, 50nm 분해능으로 마스크 레티클 제작시 광경로차가 평균적으로 53 nm로 나타내며, 25nm 분해능으로 마스크 레티클 제작시 광경로차가 평균적으로 25nm 로 보고되었다.Reportedly, the optical path difference is 90 nm on average when manufacturing a mask reticle at 100 nm resolution, and the optical path difference is 53 nm on average when manufacturing a mask reticle at 50 nm resolution, and the optical path difference is average when manufacturing a mask reticle at 25 nm resolution. Reported at 25 nm.

그러나, 종래와 같은 방법을 이용하여 평판형 배열 도파로 회절 격자를 형성하는 공정 방법에서 광경로차를 발생하지 않도록 도파로의 굴절률을 일정하게 하고, 분해능을 25nm로 가깝게 줄이기 위해서는 정밀하게 마스크 래티클을 형성해야 하나, 이에 한계가 있으며, 마스크를 정밀하게 한다고 하여도 비용적인 면에서 고가라는 문제점이 있다. However, in the process method of forming a flat array waveguide diffraction grating using a conventional method, the mask reticle is precisely formed to keep the refractive index of the waveguide constant so as not to generate an optical path difference and to reduce the resolution to nearly 25 nm. However, there is a limit to this, and even if the mask is precise, there is a problem in terms of cost.

따라서 본 발명이 해결하고자 하는 기술적 과제는 각각 다른 패턴을 가진 두 개의 마스크를 이용하여 평판형 배열 도파로 회절격자를 제조하는 제조방법에 관한 것이다. Therefore, the technical problem to be solved by the present invention relates to a manufacturing method for manufacturing a diffraction grating plate array waveguide using two masks each having a different pattern.

또한, 본 발명이 해결하고자 하는 기술적 과제는 두 개 중 하나의 마스크에 미세하게 나타내야 하는 배열 도파로를 확대하여 형성하고 스탭퍼를 이용한 리소그래피 기술로 4:1 내지 10:1 중 어느 한 비율로 정밀하게 배열 도파로를 형성하는 평판형 배열 도파로 회절격자를 제조하는 제조방법에 관한 것이다.In addition, the technical problem to be solved by the present invention is formed by enlarging the waveguide to be finely represented on one of the two masks, and is a lithography technique using a stepper and precisely arranged in any ratio of 4: 1 to 10: 1. The present invention relates to a manufacturing method of manufacturing a flat array waveguide diffraction grating forming a waveguide.

본 발명의 한 특징에 따른 평판형 배열 도파로 회절격자 제조방법은 입력 도파로, 입력측 평판 도파로, 배열 도파로, 출력측 평판 도파로 및 출력 도파로로 구성하는 평판형 배열 도파로 회절격자의 제조방법에 있어서, 상기 입력 도파로, 입력측 평판 도파로, 출력측 평판 도파로, 및 출력 도파로가 형성된 제1 마스크 레티클을 이용하여 메탈 레이어(Metal Layer)상에 패턴을 형성하는 단계와; 상기 배열 도파로가 형성된 제2 마스크 레티클을 이용하여 입력측 평판 도파로 및 출력측 평판 도파로 사이에 스탭퍼(Stepper)로 배열 도파로를 메탈 레이어(Metal Layer)상에 패턴을 형성하는 단계; 및 상기 메탈 레이어에 형성된 입력 도파로, 입력측 평판 도파로, 배열 도파로, 출력측 평판 도파로 및 출력 도파로 패턴을 식각하여 코어 레이어(Core Layer)에 형성하는 단계로 이루어지는 것을 특징으로 한다.In the method of manufacturing a plate array waveguide diffraction grating according to an aspect of the present invention, the method of manufacturing a plate array waveguide diffraction grating comprising an input waveguide, an input side waveguide, an array waveguide, an output side waveguide and an output waveguide, the input waveguide Forming a pattern on the metal layer using the first mask reticle having the input side waveguide, the output side waveguide, and the output waveguide; Forming a pattern on the metal layer of the array waveguide with a stepper between the input side waveguide and the output side waveguide using the second mask reticle having the arrayed waveguide; And etching the input waveguide, the input side waveguide, the array waveguide, the output side waveguide, and the output waveguide pattern formed in the metal layer in the core layer.

상기 특징에 따른 평판형 배열 도파로 회절격자 소자의 제조방법의 상기 배열 도파로가 형성된 제2 마스크 레티클은 코어 레이어와 4:1 내지 10:1 중 어느 한 비율로 형성하는 것 특징으로 한다.The second mask reticle in which the array waveguide is formed in the method of manufacturing a plate array waveguide diffraction grating device according to the above aspect is characterized in that the core layer is formed in a ratio of 4: 1 to 10: 1.

상기 특징에 따른 평판형 배열 도파로 회절격자 소자의 제조방법의 상기 제1 마스크 레티클은 Contact Align용 마스크 래티클이며, 제 2 마스크 레티클은 Stepper Mask Align용 마스크 래티클을 이용하는 것을 특징으로 한다.The first mask reticle of the method for manufacturing a plate array waveguide diffraction grating device according to the above features is a mask reticle for contact alignment, and the second mask reticle uses a mask reticle for stepper mask alignment.

이러한 본 발명의 특징에 따르면, According to this aspect of the present invention,

본 발명은 저가의 곡선구현이 우수한 마스크 래티클을 이용하여 정밀하게 배열 도파로를 나타낼 수 있는 효과가 있다. The present invention has an effect that can accurately represent the arrayed waveguide using a mask reticle excellent in low cost curve implementation.

또한, 본 발명은 스탭퍼 공정을 사용함으로써, 각각의 배열 도파로 간 위상차를 약 4배 이상 정확하게 맞출 수 있으며, 배열 도파로 간의 위상오차를 현저히 줄여 수율 향상 및 특성 향상에 기여 정도가 크다는 장점이 있다. In addition, by using the stepper process, the present invention can accurately match the phase difference between the arrayed waveguides by about four times or more, and significantly reduces the phase error between the arrayed waveguides.

더욱 상세하게, 현재의 반도체 공정기술에 의한 마스크 래티클 분해능인 25nm, 10nm의 한계를 스탭퍼용 마스크 래티클로 제작하여 5:1 축소 이미지로 리소그래피 기술을 이용하면 마스크 래티클이 5nm, 2.5nm의 성능을 발휘하는 것과 같은 효과를 얻음으로 인하여 생산비용의 감소, 제품성능의 향상에 중대한 효과가 있다. More specifically, the mask reticle resolution of 25 nm and 10 nm, which is the mask reticle resolution by the current semiconductor process technology, is produced as a stepper mask reticle, and the lithography technique is performed using a lithography technique with a 5: 1 reduced image. By achieving the same effect as performance, it has a significant effect on reducing production cost and improving product performance.

AWG 공정에서 광경로차는 위상차를 발생시키고 이러한 위상차는 배열도파로간 일정한 광경로차를 중요시하는 AWG에서 누화손실특성으로 쉽게 확인할 수 있다. In the AWG process, the optical path difference generates the phase difference, and this phase difference can be easily identified as the crosstalk loss characteristic in the AWG which emphasizes the constant optical path difference between the arrayed waveguides.

현재 마스크 래티클의 제작 분해능은 10nm 내지 250nm 정도에 이르고 있으며, 100nm 분해능으로 제작시 배열도파로 곡선부분의 도파로에서 평균적으로 90nm의 광경로차가 발생하며, 50nm의 분해능으로 제작시 평균적으로 53nm의 광경로차 발생하고, 25nm 분해능으로 마스크 래티클 제작시 평균적으로 25nm의 광경로차가 곡선에서 발생되듯이 이는 제품의 성능과 밀접한 연관관계를 갖는다.Currently, the manufacturing resolution of the mask reticle is about 10 nm to 250 nm, and the optical path difference of 90 nm occurs in the waveguide of the curved waveguide curve when manufactured with 100 nm resolution, and the average optical path of 53 nm when manufactured with 50 nm resolution. This is closely related to the performance of the product, as the difference in the optical path of 25nm occurs on the curve when producing a mask reticle with 25nm resolution.

본 발명의 실시 예 경우 10nm 분해능으로 제작된 스텝퍼용 마스크 래티클을 5:1 스텝퍼를 이용할 경우 분해능이 5배 향상된 2nm의 마스크 래티클 제작과 동일한 특성을 얻으며 25nm이하의 광경로차 발생으로 인하여 누화손실이 대폭 향상된 AWG(Arrayed Waveguide Grating)를 제작한다. In the exemplary embodiment of the present invention, when a 5: 1 stepper is used for a mask reticle manufactured with a 10 nm resolution, it obtains the same characteristics as a 2 nm mask reticle having a 5 times higher resolution, and crosstalk due to an optical path difference of 25 nm or less. Create an AWG (Arrayed Waveguide Grating) with significantly improved loss.

또한, 마스크 래티클 제작의 분해능에 대한 기술적 한계를 본 발명을 통하여 극복할 수 있으며, 경제적인 측면에서 마스크 제작비용을 획기적으로 줄임과 동시에 제품의 품질, 제품의 수율 및 생산성에서도 개선한다. In addition, the technical limitations on the resolution of the mask reticle fabrication can be overcome through the present invention, and in terms of economics, the mask fabrication cost is drastically reduced and the product quality, product yield and productivity are improved.

이하, 본 발명의 바람직한 실시 예를 첨부한 도면을 참고로 하여 상세하게 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명에 따른 평판형 배열 도파로 회절격자를 제조하는 방법을 자세히 나타내는 흐름 단면도이고, 도 3은 본 발명에 따른 평판형 배열 도파로 회절격자를 제조하는 방법을 개략적으로 나타낸 개략도이고, 도 4는 평판형 배열 도파로 회절격자의 굴곡에 따른 누화손실을 나타낸 그래프이다. Figure 2 is a flow cross-sectional view showing in detail a method of manufacturing a plate array waveguide diffraction grating according to the present invention, Figure 3 is a schematic diagram showing a method of manufacturing a plate array waveguide diffraction grating according to the present invention, Figure 4 Is a graph showing crosstalk loss due to bending of the diffraction grating of a plate array waveguide.

도 2 및 도 3에 도시한 바와 같이, 본 발명에 따른 평판형 배열 도파로 회절 격자를 나타내는 실시 예는 먼저, 하단부터 순서대로 실리콘 기판 또는 석영 기 판(260), 베이스 레이어(270), 코어 레이어(210), 및 메탈 레이어(220)로 구성한 기판의 메탈 레이어(Metal Layer, 220) 상단으로 제1 포토레지스터(Photo Resist, 231)를 코팅한 후 제1 마스크 레티클(240)를 이용하여 노광한다(a). 이때, 제1 마스크 레티클(240)는 광도파로의 길이차이에 민감하지 않은 입력 도파로(310), 입력측 평판 도파로(320), 출력측 평판 도파로(340), 및 출력 도파로(350)가 형성되어 있으며, 1:1 자외선 노광기를 이용하여 제1 포토 레지스트(231)에 패턴을 형성한다. As shown in FIGS. 2 and 3, an embodiment showing a planar array waveguide diffraction grating according to the present invention is, first, a silicon substrate or a quartz substrate 260, a base layer 270, and a core layer in order from the bottom. The photoresist 231 is coated on the top of the metal layer 220 of the substrate 210 and the metal layer 220, and then exposed using the first mask reticle 240. (a). In this case, the first mask reticle 240 includes an input waveguide 310, an input side waveguide 320, an output side waveguide 340, and an output waveguide 350, which are not sensitive to the length difference of the optical waveguide. A pattern is formed on the first photoresist 231 using a 1: 1 ultraviolet exposure machine.

이어서, 상기 제1 마스크 레티클(240)를 노광하여 제1 마스크 레티클(240)의 입력도파로(310), 입력측 평판 도파로(320), 출력측 평판 도파로(340), 및 출력 도파로(350) 패턴을 형성한 제1 포토 레지스트(231)에 형성한다(b).Subsequently, the first mask reticle 240 is exposed to form an input waveguide 310, an input side waveguide 320, an output side waveguide 340, and an output waveguide 350 pattern of the first mask reticle 240. It is formed in one first photoresist 231 (b).

이어서, 상기 제1 마스크 레티클(240) 패턴으로 형성된 제1 포토 레지스트(231)하단의 메탈 레이어(220)를 형성하기 위해서 RIE(반응성 이온 에칭:Reactiv Ion Etching)공정기술을 이용하여 메탈 레이어(220)를 식각하여 제1 포토 레지스트(231)에 형성된 패턴과 동일하게 메탈 레이어(220)에 형성한다(c).Subsequently, in order to form the metal layer 220 under the first photoresist 231 formed with the first mask reticle 240 pattern, the metal layer 220 using RIE (Reactivation Ion Etching) process technology. ) Is formed on the metal layer 220 in the same manner as the pattern formed on the first photoresist 231 (c).

이어서, 상기 메탈 레이어(220)에 제1 포토 레지스트(231)에 형성된 입력 도파로(310), 입력측 평판 도파로(320), 출력측 평판 도파로(340), 및 출력 도파로(350)를 형성한 후, 제1 포토 레지스트(231)를 박리한다(d). Subsequently, an input waveguide 310, an input side waveguide 320, an output side waveguide 340, and an output waveguide 350 formed in the first photoresist 231 are formed on the metal layer 220. 1 Photoresist 231 is peeled off (d).

이어서, 상기 입력 도파로(310), 입력측 평판 도파로(320), 출력측 평판 도파로(340), 및 출력 도파로(350)가 형성된 제1 포토 레지스트(231)를 메탈 레이어(220)로부터 박리한 후, 새로운 패턴을 형성하기 위해 이차적으로 제2 포토 레지 스트(232)를 메탈 레이어(220) 상단으로 도포한다(e).Subsequently, the first photoresist 231 on which the input waveguide 310, the input side waveguide 320, the output side waveguide 340, and the output waveguide 350 are formed is peeled off from the metal layer 220. In order to form a pattern, a second photoresist 232 is secondarily applied to the top of the metal layer 220 (e).

이어서, 상기 메탈 레이어(220) 상단으로 제2 포토 레지스트(232)를 도포하여 형성한 후, 그 상단으로 광도파로가 광경로차에 매우 밀접한 영향을 주는 배열 도파로(330)가 확대 되어 형성된 제2 마스크 레티클(250)를 이용하여 제 2 포토 레지스트(232)를 노광한다(f). 이때, 제 2 마스크 레티클(250)에 형성된 배열 도파로(330)는 원래 크기의 4배 내지 10배정도 이며, 여기서, 원래 크기라 함은 배열 도파로(330)가 코어 레이어(210)에 형성 될 때의 크기를 의미한다. Subsequently, the second photoresist 232 is formed by applying the second photoresist 232 to the upper end of the metal layer 220, and then the second waveguide 330 having the optical waveguide close to the optical path difference is enlarged. The second photoresist 232 is exposed using the mask reticle 250 (f). At this time, the arrayed waveguide 330 formed in the second mask reticle 250 is about 4 to 10 times the original size, where the original size is referred to when the arrayed waveguide 330 is formed in the core layer 210. Means size.

또한, 상기 배열 도파로(330)는 제1 마스크 레티클(240)를 통해 형성된 입력측 평판 도파로(320) 및 출력측 평판 도파로(340) 사이에 스탭퍼 고정을 이용한 제2 마스크 레티클(250) 패턴을 노광하며, 배열 도파로(330)는 입력측 평판 도파로(320)와 출력측 평판 도파로(340) 사이에 정확하기 위치 시키기 위해서 마스크 정열키(미도시)를 이용하여 0.1㎛이하로 패턴의 미세정열을 한다. In addition, the arrayed waveguide 330 exposes the second mask reticle 250 pattern using stepper fixing between the input side plate waveguide 320 and the output side plate waveguide 340 formed through the first mask reticle 240, The arrayed waveguide 330 performs fine alignment of the pattern to 0.1 μm or less using a mask alignment key (not shown) to accurately position the input waveguide 320 and the output side waveguide 340.

여기서, 제1 마스크 레티클(240)은 Contact Align용 마스크 래티클을 이용하며, 제2 마스크 레티클(250)은 Stepper Mask Align용 마스크 래티클을 이용한다. Here, the first mask reticle 240 uses a mask reticle for contact alignment, and the second mask reticle 250 uses a mask reticle for stepper mask alignment.

또한, 본 발명의 실시 예에서는 4:1 내지 10:1 중 어느 하나의 비율을 갖는 스탭퍼(Stapper)를 이용한 리소그래피 기술(Lithography Technology)로 이루어 졌으나, 스탭퍼(Stapper)의 비율은 본 발명의 실시 예에 한정하지는 아니한다 In addition, although the embodiment of the present invention is made of a lithography technology using a stepper having a ratio of 4: 1 to 10: 1, the ratio of the stepper is an embodiment of the present invention. It is not limited to

또한, 상기 마스크의 정열키는 자명한 사실이라 도면에 따로 기재 하지 아니한다. In addition, the alignment keys of the mask are self-explanatory and are not described separately in the drawings.

이어서, 상기 제2 마스크 레티클(250) 노광을 통해 제 2포토 레지스트(232) 에 배열 도파로(330) 패턴을 형성한다(g).Subsequently, an arrayed waveguide 330 pattern is formed on the second photoresist 232 through the exposure of the second mask reticle 250 (g).

이어서, 상기 제2 마스크 레티클(250) 패턴으로 형성된 제 2 포토 레지스트(232)하단의 메탈 레이어(220)를 형성하기 위해서 RIE(반응성 이온 에칭: Reactiv Ion Etching)공정기술을 이용하여 메탈 레이어(220)를 식각하여 제 2포토 레지스트(232)에 형성된 패턴을 메탈 레이어(220)에 형성한다(h). Subsequently, in order to form the metal layer 220 under the second photoresist 232 formed by the second mask reticle 250 pattern, the metal layer 220 using RIE (Reactive Ion Etching) process technology. ) Is formed to form a pattern formed on the second photoresist 232 on the metal layer 220 (h).

이때, 메탈 레이어(220)에 형성된 패턴은 제1 마스크 레티클(240)과 제2 마스크 레티클(250)의 패턴인 입력 도파로(310), 입력측 평판 도파로(320), 배열 도파로(330), 출력측 평판 도파로(340) 및 출력 도파로(350)가 모두 형성된다. In this case, the pattern formed on the metal layer 220 is an input waveguide 310, an input side waveguide 320, an array waveguide 330, and an output side plate, which are patterns of the first mask reticle 240 and the second mask reticle 250. Both the waveguide 340 and the output waveguide 350 are formed.

이어서, 상기 메탈 레이어(220)에 입력도파로(310), 입력측 평판 도파로(320), 배열 도파로(330), 출력측 평판 도파로(340), 및 출력 도파로(350)를 형성한 후, 제2 포토 레지스트(232)를 박리한다(i). Subsequently, after forming an input waveguide 310, an input side waveguide 320, an array waveguide 330, an output side waveguide 340, and an output waveguide 350 in the metal layer 220, a second photoresist. (232) is peeled off (i).

이어서, 상기 메탈 레이어(220)에 형성된 회절격자 패턴을 ICP(Inductively Coupled Plasma)에칭 또는 RIE(Reactive Ion Etching)등을 이용하여 입력 도파로(310), 입력측 평판 도파로(320), 배열 도파로(330), 출력측 평판 도파로(340) 및 출력 도파로(350)로 포함하는 평판형 배열 도파로 회절격자 패턴을 형성한다(j). Subsequently, an input waveguide 310, an input side waveguide 320, and an arrayed waveguide 330 may be formed on the diffraction grating pattern formed on the metal layer 220 by using inductively coupled plasma (ICP) etching or reactive ion etching (RIE). In addition, a flat array waveguide diffraction grating pattern including the output side plate waveguide 340 and the output waveguide 350 is formed (j).

이어서, 상기 코어 레이어(210) 상단에 형성된 메탈 레이어(220)을 박리하여 코어 레이어(210), 베이스 레이어(260) 및 실리콘 기판 또는 석영 기판(270)만을 남겨둔다(k). Subsequently, the metal layer 220 formed on the core layer 210 is peeled off, leaving only the core layer 210, the base layer 260, and the silicon substrate or the quartz substrate 270 (k).

마지막으로, 상기 코어 레이어(210)상단으로 오버 클래딩 레이어(Over Cladding Layer, 280)을 형성한다(l). Finally, an over cladding layer 280 is formed on the core layer 210 (l).

도 3에 도시한 바와 같이 개략적으로 본 발명의 실시 예를 나타내면 다음과 같다. As shown in Figure 3 schematically shows an embodiment of the present invention.

입력 도파로(310), 입력측 평판 도파로(320), 배열 도파로(330), 출력측 평판 도파로(340), 및 출력 도파로(350)으로 구성하는 평판형 배열도파로 회절격자를 나타내기 위해, In order to represent a plate array waveguide diffraction grating composed of an input waveguide 310, an input side waveguide 320, an array waveguide 330, an output side waveguide 340, and an output waveguide 350,

입력 도파로(310), 입력측 평판 도파로(320), 출력측 평판 도파로(340), 및 출력 도파로(350)가 형성된 제1 마스크 레티클(240)의 패턴을 코어 레이어(210)에 1:1 Contact Align용 마스크 레티클를 이용하여 리소그래피한다.1: 1 contact alignment of the first mask reticle 240 having the input waveguide 310, the input side waveguide 320, the output side waveguide 340, and the output waveguide 350 to the core layer 210. Lithography using a mask reticle.

이어서, 배열 도파로(330)가 형성된 제2 마스크 레티클(250)의 패턴을 상기 입력 도파로(310), 입력측 평판 도파로(320), 출력측 평판 도파로(340), 및 출력 도파로(350)가 형성된 코어 레이어(210)의 입력측 평판 도파로(320)과 출력측 평판 도파로(340) 사이에 스탭퍼(Steppe) 공정을 이용한 5:1 마스크 레티클 패턴을 이용한 리소그래피 기술로 배열 도파로를 형성한다. Subsequently, a core layer including the input waveguide 310, the input side waveguide 320, the output side waveguide 340, and the output waveguide 350 is formed on the pattern of the second mask reticle 250 having the arrayed waveguide 330. An arrayed waveguide is formed between the input side plate waveguide 320 and the output side plate waveguide 340 by a lithography technique using a 5: 1 mask reticle pattern using a stepper process.

이때, 상기 배열 도파로가 형성된 제2 마스크 레티클(250)는 코어 레이어(210)와 4:1 내지 10:1 중 어느 하나의 비율로 형성한다.In this case, the second mask reticle 250 having the arrayed waveguide is formed in a ratio of one of 4: 1 to 10: 1 with the core layer 210.

도 4에 도시한 바와 같이, 배열 도파로 회절격자의 배열 도파로를 100nm 로 나타내는 마스크 래티클은 평균적으로 -23dB, 배열 도파로를 50nm로 나타내는 마스크 래티클은 평균적으로 -27dB, 배열 도파로를 25nm로 나타내는 마스크 래티클시 평균적으로 -31dB의 누화 손실(Crosstalk)을 얻는 것을 나타낸다. As shown in Fig. 4, the mask reticle representing the arrayed waveguide of the arrayed waveguide diffraction grating at 100 nm on the average is -23 dB, the mask reticle representing the arrayed waveguide at 50 nm on the average is -27 dB, and the mask at 25 nm on the array waveguide On the reticle, we get a crosstalk of -31dB on average.

이렇게 보고된 것으로 보아 본 발명의 실시 예의 평판형 배열 도파로 회절격자 제조방법을 이용하여 배열 도파로 25nm를 1/4 내지 1/10로 축소하여 형성함으로써, 더욱 낮은 누화 손실을 얻는 것을 알 수 있다. As reported above, it can be seen that by reducing the array waveguide 25nm to 1/4 to 1/10 using the planar array waveguide diffraction grating manufacturing method of the embodiment of the present invention, a lower crosstalk loss is obtained.

예를 들어 현재의 배열 도파로의 분해능의 한계가 25nm라고 할 때, 본 발명에 따른 평판형 배열 도파로 회절격자 제조방법으로 분해능을 대략 5nm정도의 배열 도파로를 형성한다. For example, when the limit of the resolution of the current arrayed waveguide is 25 nm, the arrayed waveguide having a resolution of about 5 nm is formed by the planar arrayed waveguide diffraction grating manufacturing method according to the present invention.

이상에서 설명한 바와 같이, 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시 예에 관하여 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 범주에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 따라서 본 발명의 권리 범위는 설명된 실시 예에 국한되어 정해져서는 안되며, 후술하는 청구범위뿐만 아니라, 이와 균등한 것들에 의해 정해져야 한다.While the present invention has been particularly shown and described with reference to exemplary embodiments, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, Of course, this is possible. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be defined by the equivalents as well as the claims to be described later.

210 : 코어 레이어(Core Layer) 220 : 메탈 레이어(Metal Layer)210: core layer 220: metal layer

231 : 제1 포토 레지스트 232 : 제 2 포토 레지스트231: first photoresist 232: second photoresist

240 : 제1 마스크 레티클(Mask Reticle) 250 : 제2 마스크 레티클 260 : 베이스 레이어(Base Layer) 240: first mask reticle 250: second mask reticle 260: base layer

270 : 실리콘 기판 또는 석영 기판270 silicon substrate or quartz substrate

280 : 오버 클래딩 레이어(Over Cladding Layer)280: over cladding layer

310 : 입력 도파로 320 : 입력측 평판 도파로310: input waveguide 320: input side waveguide

330 : 배열 도파로 340 : 출력측 평판 도파로330: array waveguide 340: output waveguide

350 : 출력 도파로350: output waveguide

Claims (3)

입력 도파로, 입력측 평판 도파로, 배열 도파로, 출력측 평판 도파로 및 출력 도파로로 구성하는 평판형 배열 도파로 회절격자의 제조방법에 있어서,In the method of manufacturing a flat array waveguide diffraction grating composed of an input waveguide, an input side waveguide, an array waveguide, an output side waveguide, and an output waveguide, 상기 입력 도파로, 입력측 평판 도파로, 출력측 평판 도파로, 및 출력 도파로가 형성된 제1 마스크 레티클을 이용하여 메탈 레이어(Metal Layer)상에 패턴을 형성하는 단계와;Forming a pattern on a metal layer using the first mask reticle having the input waveguide, the input side waveguide, the output side waveguide, and the output waveguide; 상기 배열 도파로가 형성된 제2 마스크 레티클을 이용하여 입력측 평판 도파로 및 출력측 평판 도파로 사이에 스탭퍼(Stepper)로 배열 도파로를 메탈 레이어(Metal Layer)상에 패턴을 형성하는 단계; 및Forming a pattern on the metal layer of the array waveguide with a stepper between the input side waveguide and the output side waveguide using the second mask reticle having the arrayed waveguide; And 상기 메탈 레이어에 형성된 입력 도파로, 입력측 평판 도파로, 배열 도파로, 출력측 평판 도파로 및 출력 도파로 패턴을 식각하여 코어 레이어(Core Layer)에 형성하는 단계로 이루어지는 것을 특징으로 하는 평판형 배열 도파로 회절격자 제조방법.And forming an input waveguide, an input side waveguide, an array waveguide, an output side waveguide, and an output waveguide pattern in the core layer and forming the core waveguide on the core layer. 제 1항에 있어서,The method of claim 1, 상기 배열 도파로가 형성된 제2 마스크 레티클은 코어 레이어와 4:1 내지 10:1 중 어느 한 비율로 형성하는 것 특징으로 하는 평판형 배열 도파로 회절격자 제조방법.And a second mask reticle having the arrayed waveguide formed at a ratio of 4: 1 to 10: 1 with the core layer. 제 1항에 있어서,The method of claim 1, 상기 제1 마스크 레티클은 Contact Align용 마스크 래티클이며, 제 2 마스크 레티클은 Stepper Mask Align용 마스크 래티클을 이용하는 것을 특징으로 하는 평판형 배열 도파로 회절격자 제조방법.Wherein the first mask reticle is a mask reticle for contact alignment, and the second mask reticle uses a mask reticle for stepper mask alignment.
KR1020090008748A 2009-02-04 2009-02-04 Manufacture method of planar arrayed waveguide grating KR101007154B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090008748A KR101007154B1 (en) 2009-02-04 2009-02-04 Manufacture method of planar arrayed waveguide grating

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090008748A KR101007154B1 (en) 2009-02-04 2009-02-04 Manufacture method of planar arrayed waveguide grating

Publications (2)

Publication Number Publication Date
KR20100089485A true KR20100089485A (en) 2010-08-12
KR101007154B1 KR101007154B1 (en) 2011-01-18

Family

ID=42755367

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090008748A KR101007154B1 (en) 2009-02-04 2009-02-04 Manufacture method of planar arrayed waveguide grating

Country Status (1)

Country Link
KR (1) KR101007154B1 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2344899B (en) * 1999-05-29 2000-11-22 Bookham Technology Ltd Production of an integrated optical device
KR20060087030A (en) * 2005-01-27 2006-08-02 전자부품연구원 Athermal arrayed waveguide grating and method for fabricating the same

Also Published As

Publication number Publication date
KR101007154B1 (en) 2011-01-18

Similar Documents

Publication Publication Date Title
JP2004071587A (en) Stamper, method of transferring pattern using it, and method of forming structure by transferring pattern
KR101895122B1 (en) Method of manufacturing a photomask, a photomask and method of manufacturing a display device
US20060056024A1 (en) Wire grid polarizer and manufacturing method thereof
JP2004038162A (en) Method for manufacturing tapered optical waveguide
JPH05265186A (en) Self-aligned phase shift mask and its production
US9586343B2 (en) Method for producing nanoimprint mold
CN101201435A (en) Method for preparing polymer vertical coupler
US6859602B2 (en) Method for fabricating planar light waveguide circuits with vertical taper structure
KR101007154B1 (en) Manufacture method of planar arrayed waveguide grating
KR20070071454A (en) Optical connection block for pcb and method for fabrication thereof
JP6015140B2 (en) Nanoimprint mold and manufacturing method thereof
JP2007316270A (en) Manufacturing method of optical component, retardation element and polarizer
KR100455088B1 (en) Production method of lightwave guide
US20090181543A1 (en) Method of forming a pattern of a semiconductor device
US20230350112A1 (en) Multi-level structures and methods for manufacturing the same
KR101079768B1 (en) method of manufacturing planar lightwave circuit
JP4625643B2 (en) Formation method of linear grating
KR100861292B1 (en) Method for manufacturing minute pattern
US8043770B2 (en) Photomask and method of forming overlay vernier of semiconductor device using the same
CN110989290A (en) Method for manufacturing high-precision multi-step diffraction optical pattern
KR102349244B1 (en) Phase shift mask, method of manufacturing thereof and method of forming micro pattern
KR20030056569A (en) Method for fabricating a planar type lightwave circuit
JP2002116335A (en) Structure for semiconductor optical waveguide and its manufacturing method
CN117480411A (en) Optical ultrastructure having meta-atoms composed of high refractive index material
KR20060045265A (en) Method of fabricating fine pattern of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140114

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141215

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151020

Year of fee payment: 6