KR20100078004A - 파티클 제거 방법 - Google Patents

파티클 제거 방법 Download PDF

Info

Publication number
KR20100078004A
KR20100078004A KR1020080136105A KR20080136105A KR20100078004A KR 20100078004 A KR20100078004 A KR 20100078004A KR 1020080136105 A KR1020080136105 A KR 1020080136105A KR 20080136105 A KR20080136105 A KR 20080136105A KR 20100078004 A KR20100078004 A KR 20100078004A
Authority
KR
South Korea
Prior art keywords
particles
forming
semiconductor substrate
insulating film
contact
Prior art date
Application number
KR1020080136105A
Other languages
English (en)
Inventor
이상섭
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080136105A priority Critical patent/KR20100078004A/ko
Publication of KR20100078004A publication Critical patent/KR20100078004A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명에 따른 파티클 제거 방법은, 하부 접점이 형성된 반도체 기판 상에 층간 절연막을 형성한 후 하부 접점의 일부가 드러나도록 비아 홀을 형성하는 단계와, 비아 홀이 형성된 반도체 기판 상에 배리어 금속층을 형성한 후 비아 홀을 금속 물질로 매립하여 비아 콘택을 형성하는 단계와, 비아 콘택이 형성된 반도체 기판 상에 파티클 제거용 절연막을 형성하는 단계와, 배리어 금속층을 연마 정지점으로 하는 평탄화 공정을 실시하여 상기 비아 홀 형성 시 발생되는 파티클을 제거하는 단계와, 평탄화 공정을 거친 반도체 기판에 대해 전면 식각 공정을 실시하여 잔존하는 파티클 및 파티클 제거용 절연막을 제거하는 단계를 포함한다.
이와 같이, 본 발명은 비아 콘택 형성 시 발생되는 파티클 충분히 덮을 수 있는 파티클 제거용 절연막을 형성한 후 화학적 기계적 연마 공정 및 전면 식각 공정을 실시하여 파티클을 제거함으로써, 파티클에 의한 DC 페일(fail)을 해결할 수 있어 반도체 수율 및 신뢰성을 향상시킬 수 있다.
비아 콘택, 파티클, CMP, 전면식각

Description

파티클 제거 방법{METHOD FOR REMOVING PARTICLE}
본 발명은 반도체 소자 제조 방법에 관한 것으로, 더욱 상세하게는 비아 콘택 형성 시 발생되는 파티클 충분히 덮을 수 있는 파티클 제거용 절연막을 형성한 후 화학적 기계적 연마 공정 및 전면 식각 공정을 실시하여 파티클을 제거하는 파티클 제거 방법에 관한 것이다.
잘 알려진 바와 같이, 반도체 소자는 여러 가지 공정, 예를 들면 증착 공정, 산화 공정, 포토리소그라피 공정(도포 공정, 노광 공정, 현상 공정), 식각 공정, 세정 공정, 린스 공정, 도핑 공정, 어닐링 공정 등과 같은 여러 가지 공정들을 선택적 혹은 반복적으로 수행함으로써 제조되는데, 이러한 반도체 소자에는 다수개의 트랜지스터들과 각 트랜지스터의 전극들을 전기적으로 연결하는 금속 배선들이 채용되고 있다.
한편, 금속 배선들은 콘택홀 또는 비아훌 등을 통해 각 접점(소오스, 드레인, 게이트, 커패시터 등)들과 전기적으로 접속된다. 여기에서, 비아홀 또는 콘택 홀은 대상 접점 또는 하부 금속 배선의 상부에 절연막(산화막 등)을 형성하고, 식각 마스크를 이용하는 식각 공정을 통해 대상 접점 또는 하부 금속 배선의 상부 일부를 노출시키는 홀을 형성하고, 이 홀을 금속으로 매립하는 방식으로 형성한다.
이하, 첨부된 도면을 이용하여 종래의 금속 배선 형성 과정에 대해 설명한다.
도 1은 일반적인 금속 배선 형성 과정을 설명하기 위한 단면도이다.
도 1을 참조하면, 하부 접점(102)이 형성된 반도체 기판의 전면에 후막의 절연막(104)을 형성하고, 식각 마스크를 이용한 식각 공정을 통해 절연막(104)의 일부를 제거하여 하부 접점(102)의 상부 일부를 노출시키는 비아 홀을 형성하고, 다시 전면에 Ti 등으로 된 박막의 배리어 금속층(106)을 형성하며, 비아 홀을 완전히 매립하는 형태로 텅스텐(W) 등의 금속 물질(전도성 물질)을 형성한다. 여기서, 하부 접점(102)은 하부 금속 배선으로서, Al와 같은 금속층과 Ti/TiN으로 이루어져 있다.
다음에, 화학적 기계적 연마(CMP :Chemical Mechanical Polishing) 등의 방법을 이용하여 절연막(104)의 상부에 형성된 배리어 금속층(106)의 상부가 노출될 때까지 금속 물질을 제거함으로써, 전도성 물질로 채워진 비아 콘택(108)을 형성한다.
이어서, 반도체 기판 상부 전면에 걸쳐 Al, Cu 또는 복합 물질 등의 금속 물질과 TiN 등의 확산 장벽 물질을 순차 적층하고, 식각 마스크를 이용하는 식각 공정을 통해 패터닝한 후 열처리 공정을 수행함으로써, 금속 배선(110)과 확산 장벽 층(112)을 완성한다.
종래의 금속 배선 형성 방법에서 비아홀을 형성하기 위한 홀은 일반적으로 그 사이즈가 서브 마이크로로 하부 접점인 Ti/TiN 또는 금속층까지 식각하여 형성되기 때문에 비아 콘택 형성을 위한 식각 공정 후 파티클이 발생하는 경우가 종종 발생되며, 이로 인해 비아 콘택으로 전류가 통하지 못하여 DC 페일(fail)을 유발하는 문제점이 있다.
본 발명은 비아 콘택 형성 시 발생되는 파티클 충분히 덮을 수 있는 파티클 제거용 절연막을 형성한 후 파티클 제거용 절연막에 대한 화학적 기계적 연마 공정 및 전면 식각 공정을 실시하여 파티클을 제거한다.
본 발명에 따른 파티클 제거 방법은, 하부 접점이 형성된 반도체 기판 상에 층간 절연막을 형성한 후 상기 하부 접점의 일부가 드러나도록 비아 홀을 형성하는 단계와, 상기 비아 홀이 형성된 반도체 기판 상에 배리어 금속층을 형성한 후 상기 비아 홀을 금속 물질로 매립하여 비아 콘택을 형성하는 단계와, 상기 비아 콘택이 형성된 반도체 기판 상에 파티클 제거용 절연막을 형성하는 단계와, 상기 배리어 금속층을 연마 정지점으로 하는 평탄화 공정을 실시하여 상기 비아 홀 형성 시 발 생되는 파티클을 제거하는 단계와, 상기 평탄화 공정을 거친 반도체 기판에 대해 전면 식각 공정을 실시하여 잔존하는 상기 파티클 및 상기 파티클 제거용 절연막을 제거하는 단계를 포함한다.
본 발명은 비아 콘택 형성 시 발생되는 파티클 충분히 덮을 수 있는 파티클 제거용 절연막을 형성한 후 화학적 기계적 연마 공정 및 전면 식각 공정을 실시하여 파티클을 제거함으로써, 파티클에 의한 DC 페일(fail)을 해결할 수 있어 반도체 수율 및 신뢰성을 향상시킬 수 있다.
이하, 본 발명의 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 아울러 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.
본 발명의 실시 예에서는 비아 콘택 형성 시 발생되는 파티클 충분히 덮을 수 있는 파티클 제거용 절연막을 형성한 후 화학적 기계적 연마 공정 및 전면 식각 공정을 실시하여 파티클을 제거할 수 있는 파티클 제거 방법에 대해 설명한다.
도 2a 내지 도 2d는 본 발명에 따른 금속 배선 형성 과정에서 파티클 제거 과정을 도시한 공정 단면도이다.
먼저, 도 2a에 도시된 바와 같이, 하부 접점(200)이 형성된 반도체 기판 상에 후막의 층간 절연막(예를 들면, 산화막)(202)을 형성하고, 도시 생략된 식각 마스크를 이용하는 식각 공정을 통해 층간 절연막(202)의 일부를 선택적으로 제거함으로써, 하부 접점(200)의 상부 일부를 노출시키는 비아홀을 형성한다.
그런 다음, 스퍼터링 등에 의한 화학 기상 증착법(CVD : Chemical Vaporized Deposition) 등을 이용하여 반도체 기판의 전면에 박막의 배리어 금속층(204)을 형성하고, 다시 반도체 기판의 전면에 비아홀을 완전히 매립하는 형태로 전송성의 금속 물질을 형성한다. 여기서, 배리어 금속층(204)으로는 Ti, TiN 등이 사용될 수 있고, 전도성 금속 물질로는 Al, Cu 또는 복합 물질 등이 사용될 수 있다. 그리고 나서, 화학적 기계적 연마 공정(CMP : Chemical Mechanical Polishing)을 실시하여 층간 절연막(202)의 상부에 형성된 배리어 금속층(204)의 상부가 노출될 때까지 금속 물질을 평탄하게 제거함으로써, 비아 콘택(206)을 형성한다.
상기와 같은 비아 콘택 형성 과정에서는, 도 2a에 도시된 바와 같이, 비아 홀 형성을 위한 식각 공정이나 비아 콘택(206)을 형성하기 위한 공정 중 파티클(P)이 발생될 수 있으며, 이러한 파티클(p)을 제거하기 위한 공정은 아래와 같다.
도 2b에 도시된 바와 같이, 비아 콘택(206)이 형성된 반도체 기판 상에 후막의 파티클 제거용 절연막(208)을 형성한다. 이대, 파티클 제거용 절연막(208)의 두께는 4000Å∼7000Å이 바람직하다.
그런 다음, 도 2c에 도시된 바와 같이, 배리어 금속층(204)의 연마 정지점으 로 하는 화학적 기계적 연마 공정을 실시하여 파티클 제거용 절연막(208)의 제거함과 더불어 파티클(P) 일부를 제거한다. 이러한 화학적 기계적 연마 공정으로는 모든 파티클이 제거되지 않고 작은 사이즈의 파티클(P)이 바이 콘택(206)이 형성된 반도체 기판 상에 존재하게 되며, 파티클 제거용 절연막(208)의 일부가 남게 된다.
이런 이유로, 도 2d에 도시된 바와 같이, 전면 식각 공정을 실시하여 잔존하는 파티클 제거용 절연막(208)과 작은 사이즈의 파티클(P)을 제거한다. 전면 식각 공정은 플로린과 같은 식각 가스를 이용할 수 있다.
이후, 도시 생략되었지만, 상기와 같은 식각 공정, 파티클(P)의 제거 공정 시에 발생되는 부산물을 세정하기 위한 세정 공정, 예컨대 초순수(Di water)를 이용한 스크러버(scrubber) 공정을 실시한다.
본 발명의 실시 예에서는 도 2b 내지 도 2d의 공정을 한번 수행하여 파티클(P)을 제거하는 것으로 예를 들어 설명하였지만, 파티클(P)의 제거 효율을 높이기 위해 기 설정된 횟수만큼 반복 수행할 수도 있다.
본 발명에 따르면, 비아 콘택(206) 형성 시 발생되는 파티클(P)을 충분히 덮을 수 있는 파티클 제거용 절연막(208)을 형성한 후 화학적 기계적 연마 공정 및 전면 식각 공정을 실시함으로써, 파티클(P)을 효율적으로 제거할 수 있다.
지금까지 본 발명의 일 실시예에 국한하여 설명하였으나 본 발명의 기술이 당업자에 의하여 용이하게 변형 실시될 가능성이 자명하다. 이러한 변형된 실시 예들은 본 발명의 특허청구범위에 기재된 기술사상에 포함된다고 하여야 할 것이다.
도 1은 종래의 금속 배선 형성 과정을 설명하기 위한 단면도이며,
도 2a 내지 도 2d는 본 발명에 따른 금속 배선 형성 과정에서 파티클 제거 과정을 도시한 공정 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
200 : 하부 접점 202 : 층간 절연막
204 : 배리어 금속층 206 : 비아 콘택
208 : 파티클 제거용 절연막

Claims (3)

  1. 하부 접점이 형성된 반도체 기판 상에 층간 절연막을 형성한 후 상기 하부 접점의 일부가 드러나도록 비아 홀을 형성하는 단계와,
    상기 비아 홀이 형성된 반도체 기판 상에 배리어 금속층을 형성한 후 상기 비아 홀을 금속 물질로 매립하여 비아 콘택을 형성하는 단계와,
    상기 비아 콘택이 형성된 반도체 기판 상에 파티클 제거용 절연막을 형성하는 단계와,
    상기 배리어 금속층을 연마 정지점으로 하는 평탄화 공정을 실시하여 상기 비아 홀 형성 시 발생되는 파티클을 제거하는 단계
    상기 평탄화 공정을 거친 반도체 기판에 대해 전면 식각 공정을 실시하여 잔존하는 상기 파티클 및 상기 파티클 제거용 절연막을 제거하는 단계
    를 포함하는 파티클 제거 방법.
  2. 제 1 항에 있어서,
    상기 파티클 제거용 절연막 형성 단계, 상기 평탄화 공정 및 상기 전면 식각 공정을 기 설정된 횟수만큼 반복 수행하는 것을 특징으로 하는 파티클 제거 방법.
  3. 제 2 항에 있어서,
    상기 전면 식각 공정을 실시한 후 스크러버 공정을 더 실시하는 특징으로 하는 파티클 제거 방법.
KR1020080136105A 2008-12-29 2008-12-29 파티클 제거 방법 KR20100078004A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080136105A KR20100078004A (ko) 2008-12-29 2008-12-29 파티클 제거 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080136105A KR20100078004A (ko) 2008-12-29 2008-12-29 파티클 제거 방법

Publications (1)

Publication Number Publication Date
KR20100078004A true KR20100078004A (ko) 2010-07-08

Family

ID=42639287

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080136105A KR20100078004A (ko) 2008-12-29 2008-12-29 파티클 제거 방법

Country Status (1)

Country Link
KR (1) KR20100078004A (ko)

Similar Documents

Publication Publication Date Title
TWI575604B (zh) 半導體裝置及其製造方法
TWI618189B (zh) 金屬互連件裝置及形成金屬互連件的方法
TW541659B (en) Method of fabricating contact plug
US9842768B2 (en) Method for forming semiconductor device structure
TWI712140B (zh) 半導體裝置及半導體裝置的製造方法
KR20100122701A (ko) 반도체 소자의 제조방법
TW201434079A (zh) 積體電路及製造於金屬接觸和互連件之間具有覆蓋層之積體電路之方法
TWI595597B (zh) 形成金屬內連接之方法
CN1925151A (zh) 半导体结构及其制造方法
US20120153405A1 (en) Semiconductor Device Comprising a Contact Structure with Reduced Parasitic Capacitance
CN108074910A (zh) 半导体器件及其制造方法
JP2007027343A (ja) 半導体装置及びその製造方法
CN109509710A (zh) 制造半导体装置的方法
TW202230479A (zh) 半導體裝置
US20160133572A1 (en) Methods of forming a protective layer on an insulating layer for protection during formation of conductive structures
TWI544575B (zh) 半導體結構及其製造方法
US9564355B2 (en) Interconnect structure for semiconductor devices
KR20100078004A (ko) 파티클 제거 방법
KR100945503B1 (ko) 반도체 소자의 금속배선 형성방법
KR100632042B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP5924198B2 (ja) 半導体装置の製造方法
KR20120008337A (ko) 반도체 소자 및 그 형성 방법
KR100850076B1 (ko) 부식 방지를 위한 구리배선 구조
KR100591182B1 (ko) 반도체 소자의 배선 형성방법
KR20110071267A (ko) 반도체 소자의 금속배선 및 그 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination