KR20100072832A - 반도체 메모리 장치의 온도 감지 회로 - Google Patents

반도체 메모리 장치의 온도 감지 회로 Download PDF

Info

Publication number
KR20100072832A
KR20100072832A KR1020080131359A KR20080131359A KR20100072832A KR 20100072832 A KR20100072832 A KR 20100072832A KR 1020080131359 A KR1020080131359 A KR 1020080131359A KR 20080131359 A KR20080131359 A KR 20080131359A KR 20100072832 A KR20100072832 A KR 20100072832A
Authority
KR
South Korea
Prior art keywords
temperature
code
signal
mode
response
Prior art date
Application number
KR1020080131359A
Other languages
English (en)
Inventor
양희갑
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080131359A priority Critical patent/KR20100072832A/ko
Publication of KR20100072832A publication Critical patent/KR20100072832A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4065—Low level details of refresh operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 메모리 장치의 온도 감지 회로를 공개한다. 이 회로는 파워 업 신호에 응답하여 동작 모드를 판별하고 파워 업 이후 일정 시간동안 제1 모드로 동작하고 일정 시간 이후에는 제2 모드로 동작하도록 제어하는 모드 셋 신호를 출력하는 동작 모드 판별부, 온도 코드를 인가받아 온도 센서 인에이블 신호에 응답하여 기준 전류를 발생하고 반도체 메모리 장치의 온도에 따라 가변하는 감지 전류를 발생하여 기준 전류와 감지 전류를 비교한 결과로 검출 온도 신호를 출력하는 온도 센서, 검출 온도 신호를 인가받아 모드 셋 신호에 응답하여 제1 모드 또는 제2 모드 동작을 수행하고 온도 코드를 변경시켜 출력하는 온도 코드 발생부, 검출 온도 신호를 인가받아 모드 셋 신호에 응답하여 제2 모드시 변경된 온도 코드를 외부로 출력하는 온도 코드 출력 제어부를 구비하는 것을 특징으로 한다. 따라서, 본 발명에 의할 경우 반도체 메모리 장치가 파워 업되는 초기 온도 검출 시간을 대폭적으로 감소시킬 수 있고, 검출된 온도를 통해 적절한 셀프 리프레쉬 주기를 설정하여 불필요한 리프레쉬 수행으로 인한 소모 전류의 증가 및 반도체 메모리 장치의 성능 저하를 방지할 수 있다.

Description

반도체 메모리 장치의 온도 감지 회로{Temperature detection circuit of semiconductor memory device}
본 발명은 반도체 메모리 장치에 관한 것으로서, 특히 검출된 내부 온도의 변화에 따라 리프레쉬 주기를 변화시키기 위하여 반도체 메모리 장치의 내부 온도를 감지하는 반도체 메모리 장치의 온도 감지 회로에 관한 것이다.
일반적으로 반도체 메모리 장치들 중 DRAM과 같이 리프레쉬 동작을 필요로 하는 장치는 온도 상승과 함께 누설 전류가 증가하기 때문에 전하에 의한 데이터의 유지 특성이 악화되어 데이터 유지 시간이 짧아지는 온도 특성을 갖는다.
따라서, 디램(DRAM)은 메모리 셀에 저장된 데이터를 계속적으로 보존하기 위해 자체적으로 메모리 셀의 데이터를 리프레쉬 하여야 하는데, DRAM에서 필요한 전력을 줄이는 시도 중 하나는 리프레쉬 주기를 온도에 따라 변화시키는 것이다.
이에 따라 온도 영역을 복수개 영역으로 분할하여 낮은 온도 영역에서는 리프레쉬 주기를 상대적으로 길게 주어 전류 소모를 감소시키고 높은 온도 영역에서는 리프레쉬 주기를 상대적으로 짧게 주어 데이터 손실을 방지하기 위해서 DRAM의 내부 온도를 감지하는 온도 감지 회로가 필요하다.
한편, 최근의 반도체 메모리 장치는 내부 동작 전압이 낮아짐에 따라 높은 외부 공급 전압을 낮은 내부 전압으로 변환하여 사용하고 있다. 이러한 반도체 메모리 장치를 동작시키기 위하여 외부 전원 전압을 인가하는 것을 파워 업(power up)이라고 하는데, 반도체 메모리 장치가 파워 업에 의하여 전원 전압이 인가되는 순간부터 곧바로 전원 전압의 레벨에 응답하여 동작하는 것이 아니라 전원 전압의 레벨이 어느 정도 레벨 이상으로 상승된 후에 동작하게 된다.
또한, 일반적인 디램은 정상 동작 모드인 액티브 모드(active mode)와, 저전력 모드로서 내부 전원 생성 회로의 전류 구동능력을 떨어뜨린 스탠바이 모드(stand_by mode)로만 동작하지만, 최근에 소비전력을 더욱 줄이기 위하여 딥 파워 다운(deep power down) 모드로도 동작 가능한 디램이 개발되고 있다.
딥 파워 다운 모드는 소비전력을 저감시키는 측면에서 스탠바이 모드보다 더욱 진전된 동작 모드로서, 단순히 내부 전원 생성 회로의 전류 구동 능력만을 떨어뜨린 것이 아니라 내부 전원 생성 회로가 아예 동작하지 않도록 하고 단지 클록 신호를 수신하기 위한 클록 버퍼만을 동작시킴으로써 디램의 소비전력을 최소화 한 것이다.
지금까지의 디램은 소정 명령어들의 조합에 의해 클록 신호에 동기되어 딥 파워 다운 모드로 진입하며, 클록 인에이블 신호가 활성화되면 딥 파워 다운 모드를 이탈한다. 딥 파워 다운 이탈 후에는 파워 업 동작에서처럼 소정 시간 동안의 파워 시퀀스(power sequence)를 거쳐 정상 동작을 하도록 되어 있다.
본 발명의 목적은 반도체 메모리 장치가 파워 업되는 초기 온도 검출 구간에서 이진 탐색 모드 방식으로 반도체 메모리 장치의 현재 온도 검출 구간을 줄인 후에 플래그를 이용하여 선형 탐색 모드 방식으로 반도체 메모리 장치의 현재 온도를 검출하여 리프레쉬 주기를 검출된 온도에 따라 적응적으로 변화시키는 반도체 메모리 장치의 온도 감지 회로를 제공하는데 있다.
상기의 목적을 달성하기 위한 본 발명의 반도체 메모리 장치의 온도 감지 회로는 파워 업 신호에 응답하여 동작 모드를 판별하고 파워 업 이후 일정 시간동안 제1 모드로 동작하고 일정 시간 이후에는 제2 모드로 동작하도록 제어하는 모드 셋 신호를 출력하는 동작 모드 판별부, 온도 코드를 인가받아 온도 센서 인에이블 신호에 응답하여 기준 전류를 발생하고 반도체 메모리 장치의 온도에 따라 가변하는 감지 전류를 발생하여 기준 전류와 감지 전류를 비교한 결과로 검출 온도 신호를 출력하는 온도 센서, 검출 온도 신호를 인가받아 모드 셋 신호에 응답하여 제1 모드 또는 제2 모드 동작을 수행하고 온도 코드를 변경시켜 출력하는 온도 코드 발생부, 검출 온도 신호를 인가받아 모드 셋 신호에 응답하여 제2 모드시 변경된 온도 코드를 외부로 출력하는 온도 코드 출력 제어부를 구비하는 것을 특징으로 한다.
상기의 목적을 달성하기 위한 본 발명의 반도체 메모리 장치의 온도 감지 회로의 동작 모드 판별부는 파워 업 신호에 응답하여 파워 업 이후 지정된 횟수만큼 만 제1 모드 동작하도록 구동 횟수를 카운트하여 세트 신호를 출력하는 카운터, 세트 신호에 응답하여 지정된 횟수만큼 카운트된 시점이 되면 모드 셋 신호를 하이 레벨로 출력하는 플래그를 구비하는 것을 특징으로 한다.
상기의 목적을 달성하기 위한 본 발명의 반도체 메모리 장치의 온도 감지 회로의 온도 코드 출력 제어부는 로우 레벨의 모드 셋 신호에 응답하여 제1 모드 동작 구간에서 발생하는 온도 코드인 것을 판별하여 변경된 온도 코드가 외부로 출력되지 않도록 유효 코드 판별 신호를 로우 레벨로 출력하고, 하이 레벨의 모드 셋 신호에 응답하여 제2 모드 동작 구간에서 발생하는 온도 코드인 것을 판별하여 변경된 온도 코드가 외부로 출력되도록 유효 코드 판별 신호를 하이 레벨로 출력하는 유효 코드 판별부, 로우 레벨의 유효 코드 판별 신호에 응답하여 턴 오프되어 제1 모드 동작 구간에서 발생하는 변경된 온도 코드가 외부로 출력되는 것을 방지하고, 하이 레벨의 유효 코드 판별 신호에 응답하여 턴 온되어 제2 모드 동작 구간에서 발생하는 변경된 온도 코드를 외부로 출력시키는 스위칭부를 구비하는 것을 특징으로 한다.
상기의 목적을 달성하기 위한 본 발명의 반도체 메모리 장치의 온도 감지 회로의 제1 모드 동작은 파워 업 이후 초기 온도를 이진 탐색하여 온도 코드를 코어스 락(Coarse lock)하는 동작이고, 제2 모드 동작은 기준 전류와 감지 전류가 일치되는 시점 이후에 선형 탐색하여 온도 코드를 파인 락(Fine lock)하는 동작인 것을 특징으로 한다.
상기의 목적을 달성하기 위한 본 발명의 반도체 메모리 장치의 온도 감지 회 로의 플래그는 지정된 카운트 횟수 미만의 세트 신호를 인가받아 온도센서가 파워 업 이후 초기 온도를 찾아가는 상태인 것을 감지하고 모드 셋 신호를 로우 레벨로 출력하고, 지정된 카운트 횟수의 세트 신호를 인가받아 온도센서가 파워 업 이후 초기 온도 감지 구간이 종료된 상태인 것을 감지하고 모드 셋 신호를 하이 레벨로 출력하는 것을 특징으로 한다.
상기의 목적을 달성하기 위한 본 발명의 반도체 메모리 장치의 온도 감지 회로의 온도 센서는 감지 전류가 기준 전류보다 높은 경우에는 온도 검출 신호를 로우 레벨로 출력하고, 감지 전류가 기준 전류보다 낮은 경우에는 온도 검출 신호를 하이 레벨로 출력하는 것을 특징으로 한다.
상기의 목적을 달성하기 위한 본 발명의 반도체 메모리 장치의 온도 감지 회로의 온도 코드 발생부는 로우 레벨의 모드 셋 신호에 응답하여 온도 코드의 코어스 락(Coarse lock)을 위하여 온도 코드의 최상위 비트부터 변경시켜 출력하고, 하이 레벨의 모드 셋 신호에 응답하여 온도 코드의 파인 락(Fine lock)을 위하여 온도 코드의 최하위 비트부터 변경시켜 출력하는 것을 특징으로 한다.
상기의 목적을 달성하기 위한 본 발명의 반도체 메모리 장치의 온도 감지 회로의 온도 코드 발생부는 로우 레벨의 온도 검출 신호에 응답하여 온도 코드를 감소시켜 변경하고, 하이 레벨의 온도 검출 신호에 응답하여 온도 코드를 증가시켜 변경하는 것을 특징으로 한다.
상기의 목적을 달성하기 위한 본 발명의 반도체 메모리 장치의 온도 감지 회로의 온도 센서는 N비트의 온도 코드를 인가받아 제1 모드 동작 구간에는 제1 주기 동안 최대 2N 회 활성화되는 온도 센서 인에이블 신호에 응답하여 감지 전류가 기준 전류가 일치하는 시점의 온도 코드를 검출하여 반도체 메모리 장치의 셀프 리프레쉬 주기를 결정하고, 제2 모드 동작 구간에는 제2 주기 동안 1회 활성화되는 온도 센서 인에이블 신호에 응답하여 온도 코드를 +1 또는 -1씩 증감시키면서 업데이트 시키고 업데이트 되는 온도 코드에 따라 셀프 리프레쉬 주기를 조절하는 것을 특징으로 한다.
본 발명의 반도체 메모리 장치의 온도 감지 회로는 반도체 메모리 장치가 파워 업되는 초기 온도 검출 시간을 대폭적으로 감소시킬 수 있고, 검출된 온도를 통해 적절한 셀프 리프레쉬 주기를 설정하여 불필요한 리프레쉬 수행으로 인한 소모 전류의 증가 및 반도체 메모리 장치의 성능 저하를 방지할 수 있다.
이하, 첨부한 도면을 참고로 하여 본 발명의 반도체 메모리 장치의 온도 감지 회로를 설명하면 다음과 같다.
도 1은 본 발명에 따른 반도체 메모리 장치의 온도 감지 회로의 회로도로서, 카운터(100), 플래그(200), 온도 센서(300), 온도 코드 발생부(400), 유효 코드 판별부(500), 스위칭부(600)를 구비한다.
도 1을 참조하여 본 발명의 반도체 메모리 장치의 온도 감지 회로 각 블록의 기능을 설명하면 다음과 같다.
카운터(100)는 파워 업 신호(VCCHB)에 응답하여 리셋 되고 온도 센서 인에이블 신호(EN)에 응답하여 파워 업 이후 지정된 횟수만큼만 이진(Binary) 탐색 방식으로 동작하도록 구동 횟수를 카운트하여 세트 신호(SET)를 출력한다.
플래그(200)는 파워 업 신호(VCCHB)에 응답하여 리셋 되고 세트 신호(SET)에 응답하여 온도센서가 초기 파워 업 이후 초기 온도를 찾아가는 상태인지 통상적인 온도 감지 상태인지를 구분할 수 있도록 지정된 횟수만큼 카운트된 시점에 초기 온도 감지 구간의 종료 여부를 알려주는 모드 셋 신호(Mode_set)를 출력한다.
온도 센서(300)는 온도 코드 발생부(400)에서 출력되는 온도 코드(Pcode[3:0])를 인가받아 온도 센서 인에이블 신호(EN)에 응답하여 기준 전류를 가변하여 발생하고, 반도체 메모리 장치의 온도에 따라 가변하는 감지 전류를 발생하여 기준 전류와 감지 전류를 비교한 결과 온도 코드(Pcode[3:0])를 변경하는 검출 온도 신호(Tdet)를 출력한다.
온도 코드 발생부(400)는 온도 센서(300)로부터 검출 온도 신호(Tdet)를 인가받아 모드 셋 신호(Mode_set)에 응답하여 온도 코드(Pcode[3:0])의 코어스 락(Coarse lock) 또는 파인 락(Fine lock)을 위하여 기준 온도 코드(Pcode[3:0])의 최상위 비트 또는 최하위부터 변경시켜 온도 코드(Pcode[3:0])를 출력한다.
유효 코드 판별부(500)는 온도 센서(300)로부터 검출 온도 신호(Tdet)를 인가받아 플래그(200)로부터 인가되는 모드 셋 신호(Mode_set)에 응답하여 초기 이진 탐색 구간 또는 선형 탐색 구간에서 발생하는 온도 코드(Pcode[3:0])인 것을 판별하여 온도 코드(Pcode[3:0])를 온도 센서(300) 또는 외부로 출력할지 여부를 제어 하는 유효 코드 판별 신호를 출력한다.
스위칭부(600)는 유효 코드 판별 신호에 응답하여 턴 오프 또는 턴 온되어 초기 이진 탐색 구간 또는 선형 탐색 구간에서 온도 코드(Pcode[3:0])가 외부로 출력되는 것을 제어한다.
도 2는 본 발명에 따르는 반도체 메모리 장치의 온도 감지 회로의 동작 그래프로서, 가로축은 시간의 변화를 나타내고 세로축은 기준 온도 코드의 변화를 나타낸다.
고온은 100℃로 설정되고 저온은 0℃로 설정된다고 가정한다면 온도 코드(Pcode[n:0])가 4 비트(n=3)로 구성되는 경우에, 온도 코드(Pcode[3:0])는 "1111"로 초기 설정된다. "1111"의 온도 코드(Pcode[3:0])는 실제 100℃ 일 때의 기준 코드이고, "0000"의 온도 코드(Pcode[3:0])는 실제 0℃ 일 때의 기준 코드이다.
현재 반도체 메모리 장치의 온도가 0'C ~ 100'C 가 될 때 이에 대응되는 전류값은 10uA ~ 25uA 로 변화되고, 온도 코드 발생부(400)에서 발생되는 기준 온도 코드값에 대응되는 전류는 코드값이 "0000" 일 때 10uA, "0001" 일 때 11uA, "0010" 일 때 12uA, "0011" 일 때 13uA, ...."1111" 일 때 25uA 식으로 온도 코드가 1 비트씩 증가할 경우에 선형적으로 증가하는 값을 가지게 된다.
초기에 파워 업 구간인 이진 탐색 구간에 대해서는 기준 온도 코드의 최상위 비트(MSB)부터 변경시키면서 반도체 메모리 장치의 기준 온도 전류값과 비교하므로 처음에 감지 온도 전류를 기준 온도 코드 "1000"과 비교하여 감지 온도 전류가 기준 온도 전류보다 작으면 기준 온도 코드를 "1000" 에서 "1100" 으로 증가시키고, 감지 온도 전류가 기준 온도 전류보다 크면 기준 온도 코드를 "1000" 에서 "0100" 으로 감소시킨다.
그 후에 변경된 기준 온도 코드 "1100"과 감지 온도 전류를 다시 비교하여 감지 온도 전류가 기준 온도 전류보다 작으면 기준 온도 코드를 "1100"에서 "1110" 으로 증가시키고, 감지 온도 전류가 기준 온도 전류보다 크면 기준 온도 코드를 "1100" 에서 "1010" 으로 감소시킨다.
이와 같이 온도 코드의 코어스 락(Coarse lock)을 수차례 반복적으로 수행하는 중에 지정된 카운트 횟수가 되는 시점에서 플래그 값이 변경되어 이 시점(T1)부터는 기준 온도 코드를 종래의 통상적인 온도 감지 동작과 같이 기준 온도 코드의 최하위 비트(LSB)를 변경하는 세부적인 획득(Fine lock)을 수행한다.
즉, 현재의 감지 온도 코드가 "1110"이고 기준 온도 코드(Pcode[3:0])가 "1101"이라고 가정할 때 온도 센서(300)의 감지 온도가 칩의 기준 온도 보다 높은 경우이므로 온도 센서(300)의 기준 온도를 올리기 위하여 온도 코드(Pcode[3:0])를 +1 증가시켜 "1110"으로 설정되고, 현재에 기준 온도 코드(Pcode[3:0])가 "1111"이면, 온도 센서(300)의 감지 온도가 칩의 기준 온도 보다 낮은 경우이므로 온도 센서(300)의 기준 온도를 내리기 위하여 온도 코드(Pcode[3:0])를 -1 감소시켜 "1110"으로 설정된다.
도 3은 본 발명의 온도 센서를 이용하여 셀프 리프레쉬 제어 방법을 설명하는 타이밍 다이어그램이다.
도 3을 참조하면, 온도 센서(300)의 감지 온도와 칩의 기준 온도가 같을 때의 온도 코드(Pcode[3:0])를 찾기 위하여 온도 코드(Pcode[n:0])를 변화시키는 주기는 수십 ㎲ 정도로 짧다.
하지만, 온도 센서(300)의 감지 온도를 선형적으로 변화시키면서 온도 센서(300)의 감지 온도가 칩의 기준 온도와 같을 때까지 검출하여 이 때의 온도 코드(Pcode[3:0])에 따라 셀프 리프레쉬 주기를 셋-업하기 전인 이진 탐색 및 선형 탐색 모드 구간에는 수백 ㎲ 정도의 시간이 소요되고 그 동안에 온도 센서 인에이블 신호(EN)는 최대 24 즉, 16회 활성화된다.
온도 센서(300)의 감지 온도가 칩의 기준 온도와 처음으로 일치되어 셀프 리프레쉬 주기가 셋-업된 이후인 온도 정보 업데이트 구간에는 온도 센서 인에이블 신호(EN)가 한 번 활성화되므로 셀프 리프레쉬 주기를 결정한 온도 코드(Pcode[3:0])는 수 ㎳ 마다 +1 또는 -1씩 증감시키면서 한번씩 업데이트 시키고, 업데이트 되는 온도 코드에 따라 셀프 리프레쉬 주기를 조절한다.
도 1 내지 도 3을 참조하여 본 발명에 따르는 반도체 메모리 장치의 온도 감지 회로의 동작을 설명하면 다음과 같다.
종래에는 온도 정보가 크게 변하지 않는다는 전제하에 섭씨 1도 또는 섭씨 2 도 단위로 비교하여 온도 정보를 감지하였으나, 파워 업 동작이나 딥 파워 다운 모드 해제 동작 등과 같이 온도 정보의 빠른 업데이트를 요하는 경우에는 온도 코드의 코어스 락(Coarse lock) 이후에 세부적인 획득(Fine lock) 방식을 이용해야 한다.
그런데, 파워 업 동작시 초기 온도 검출 구간이 충분하지 못한 경우에는 유효한 검출 온도를 통한 리프레쉬 주기 조절이 이루어 질수 없어 SRR(Set Refresh Ratio)에 있어 필요 이상의 반복적인 오토 리프레쉬(Auto Refresh)가 수행되어 시스템의 초기화 시간이 길어지는 현상이 발생할 수 있다.
또한, 선형 온도 보상 셀프 리프레쉬(Temperature Compensated Self Refresh, TCSR) 의 록킹(Locking) 을 빠르게 하고자 할 경우 온도 코드의 코어스 락(Coarse lock) 이후에 파인 락(Fine lock) 방식을 이용할 경우 오프셋에 의해 비교하는 레벨 근처의 값을 잘못 감지하는 경우가 발생할 수가 있다.
따라서, 본 발명에 따르는 반도체 메모리 장치의 온도 감지 회로는 온도 코드의 코어스 락(Coarse lock)시 각 단계마다 기준 온도 레벨을 이전의 온도 레벨 대비 현 단계의 1/2 레벨만큼 이동시켜 이전의 기준 온도 레벨이 현재의 온도 레벨 중간에 위치하도록 한다.
예를 들어, 고온은 100℃로 설정되고 저온은 0℃로 설정된다고 가정한다면 온도 코드(Pcode[n:0])가 4 비트(n=3)로 구성되는 경우에, 온도 코드(Pcode[3:0])는 "1111"로 초기 설정된다.
현재 반도체 메모리 장치의 온도가 0'C 에서 100'C 로 변화된다고 가정할 때 이에 대응되는 기준 온도 전류값은 10uA ~ 25uA 로 변화되고, 온도 코드 발생부(400)에서 발생되는 감지 온도 코드값에 대응되는 전류는 온도 코드(Pcode[3:0])가 1 비트씩 증가할 경우에 선형적으로 증가하는 값을 가지게 된다.
초기에 파워 업 구간은 도 3의 온도 코드 이진 탐색 모드 구간이므로 카운터(100)는 온도 센서 인에이블 신호(EN)에 응답하여 파워 업 이후 지정된 횟수만큼만 온도 센서(300)가 이진(Binary) 탐색 방식으로 동작하도록 구동 횟수를 카운트하여 세트 신호(SET)를 출력한다.
예를 들어, 지정된 횟수가 10회라고 가정한다면 카운터(100)는 파워 업 신호(VCCHB)가 활성화된 이후 9회까지 카운트하는 동안에는 플래그(200)는 온도센서가 초기 파워 업 이후 초기 온도를 찾아가는 상태인 것을 감지하고 로우 레벨의 모드 셋 신호(Mode_set)를 출력한다.
온도 센서(300)는 온도 코드 발생부(400)에서 출력되는 온도 코드(Pcode[3:0])를 인가받아 온도 센서 인에이블 신호(EN)에 응답하여 기준 전류를 가변하여 발생하고, 반도체 메모리 장치의 온도에 따라 가변하는 감지 전류를 발생하여 기준 전류와 감지 전류를 비교한 결과 온도 코드(Pcode[3:0])를 변경하는 검출 온도 신호(Tdet)를 출력한다.
온도 검출 신호(Tdet)는 온도 감지기(400)를 내장한 반도체 칩의 기준 온도와 온도 센서(300)가 검출한 감지 온도를 비교한 결과로서, 온도 센서(300)가 검출한 감지 온도가 반도체 칩의 기준 온도보다 높은 경우에는 로우 레벨로 출력되고, 온도 센서(300)가 검출한 감지 온도가 반도체 칩의 기준 온도보다 낮은 경우에는 하이 레벨로 출력된다.
온도 코드 발생부(400)는 온도 센서로부터 검출 온도 신호(Tdet)를 인가받아 로우 레벨의 모드 셋 신호(Mode_set)에 응답하여 온도 코드(Pcode[3:0])의 코어스 락(Coarse lock)을 위하여 감지 온도 코드(Pcode[3:0])의 최상위 비트(MSB)부터 변경시켜 온도 코드(Pcode[3:0])를 출력한다.
예를 들어, 도 2에서 보는 바와 같이 온도 센서는 처음에 감지 온도 코드 "1000"과 기준 온도 전류를 비교하여 감지 온도 코드 전류가 기준 온도 전류보다 작으면 검출 온도 신호(Tdet)를 하이 레벨로 출력한다.
온도 코드 발생부(400)는 온도 센서로부터 하이 레벨의 검출 온도 신호(Tdet)를 인가받아 기준 온도 코드(Pcode[3:0])를 "1000" 에서 "1100" 으로 증가시킨다.
만일, 감지 온도 코드 전류가 기준 온도 전류보다 크다면 온도 센서는 검출 온도 신호(Tdet)를 로우 레벨로 출력하고, 온도 코드 발생부(400)는 온도 센서로부터 로우 레벨의 검출 온도 신호(Tdet)를 인가받아 기준 온도 코드(Pcode[3:0])를 "1000" 에서 "0100" 으로 감소시킨다.
그 후에 온도 센서는 증가된 기준 온도 코드(Pcode[3:0]) "1100"과 감지 온도 전류를 다시 비교하여 감지 온도 전류가 기준 온도 전류보다 작으면 검출 온도 신호(Tdet)를 하이 레벨로 출력하고, 온도 코드 발생부(400)는 기준 온도 코드(Pcode[3:0])를 "1100"에서 "1110" 으로 증가시킨다.
만일, 감지 온도 전류가 기준 온도 전류보다 크다면 온도 센서는 검출 온도 신호(Tdet)를 로우 레벨로 출력하고, 온도 코드 발생부(400)는 기준 온도 코드(Pcode[3:0])를 "1100" 에서 "1010" 으로 감소시킨다.
한편, 유효 코드 판별부(500)는 온도 센서로부터 검출 온도 신호(Tdet)를 인가받아 플래그(200)로부터 인가되는 로우 레벨의 모드 셋 신호(Mode_set)에 응답하여 초기 이진 탐색 동작 구간에서 발생하는 온도 코드(Pcode[3:0])인 것을 판별하여 온도 코드(Pcode[3:0])가 외부로 출력되지 않도록 유효 코드 판별 신호를 로우 레벨로 출력한다.
스위칭부(600)는 로우 레벨의 유효 코드 판별 신호에 응답하여 턴 오프되어 초기 이진 탐색 동작 구간에서의 온도 코드(Pcode[3:0])가 외부로 출력되는 것을 방지한다.
이와 같은 방법으로 온도 코드(Pcode[3:0])의 코어스 락(Coarse lock)을 수차례 수행하는 동안에 카운터(100)가 파워 업 신호(VCCHB)가 활성화된 이후 온도 센서 인에이블 신호(EN)에 응답하여 10회 카운트하는 시점이 되면 플래그(200)는 10회 카운트된 세트 신호(SET)를 인가받아 온도센서가 초기 파워 업 이후 초기 온도 감지 구간이 종료된 상태인 것을 감지하고 온도센서가 초기 파워 업 이후 초기 온도를 찾아가는 상태가 종료된 사실을 알려주는 모드 셋 신호(Mode_set)를 하이 레벨로 출력한다.
플래그(200)에서 플래그 값이 변경되어 하이 레벨의 모드 셋 신호(Mode_set)가 출력된 시점부터는 도 3의 선형 탐색 구간이므로 온도 코드 발생부(400)는 기준 온도 코드(Pcode[3:0])를 종래의 통상적인 온도 감지 동작과 같이 기준 온도 코 드(Pcode[3:0])의 최하위 비트(LSB)를 변경하는 파인 락(Fine lock) 동작을 수행한다.
예를 들어, 현재의 기준 온도 코드(Pcode[3:0])가 "1101"이라고 가정할 때 온도 센서에서 온도 검출 신호(Tdet)가 로직 하이로 출력된다면 온도 센서(300)의 감지 온도가 칩의 기준 온도 보다 낮은 경우이므로 온도 코드 발생부(400)는 온도 센서(300)의 감지 온도를 올리기 위하여 기준 온도 코드(Pcode[3:0])를 +1 증가시켜 "1110"으로 설정한다.
온도 센서(300)는 온도 코드 발생부(400)로부터 "1110"의 기준 온도 코드(Pcode[3:0])를 인가받아 다시 온도 센서(300)의 감지 온도와 칩의 기준 온도를 비교하여 온도 검출 신호(Tdet)를 발생하고, 이러한 동작의 반복 수행하여 온도 검출 신호(Tdet)가 로직 로우로 출력될 때의 기준 온도 코드(Pcode[3:0])를 저장한다.
또한, 온도 센서(300)의 검출 신호(Tdet)가 로직 로우로 출력된다면 즉, 온도 센서의 감지 온도가 칩의 기준 온도 보다 높은 경우이므로 온도 코드 발생부(400)는 온도 센서(300)의 기준 온도를 내리기 위하여 기준 온도 코드(Pcode[3:0])를 -1 감소시킨다. 예를 들어, 온도 센서(300)에 저장된 기준 온도 코드(Pcode[3:0])가 "1111"이면, 기준 온도 코드(Pcode[3:0])를 "1110"으로 설정한다.
온도 센서(300)는 "1110"의 온도 코드(Pcode[3:0])에 따라 온도 검출 신호를 발생하고, 이러한 동작을 반복 수행하여 온도 센서(300)는 온도 검출 신호(Tdet)가 로직 하이로 출력될 때의 기준 온도 코드(Pcode[3:0])를 저장한다.
한편, 유효 코드 판별부(500)는 온도 센서(300)로부터 검출 온도 신호(Tdet)를 인가받아 플래그(200)로부터 인가되는 하이 레벨의 모드 셋 신호(Mode_set)에 응답하여 선형 탐색 구간에서 발생하는 온도 코드(Pcode[3:0])인 것을 판별하여 온도 코드(Pcode[3:0])가 외부로 출력되도록 유효 코드 판별 신호를 하이 레벨로 출력한다.
스위칭부(600)는 하이 레벨의 유효 코드 판별 신호에 응답하여 턴 온되어 선형 탐색 구간에서 반도체 칩의 기준 온도와 온도 센서(300)가 검출한 감지 온도가 일치되는 온도 코드(Pcode[3:0])를 외부로 출력한다.
이와 같이 동작하는 본 발명의 온도 센서(300)를 이용하여 셀프 리프레쉬 주기를 제어하는 방법은 다음과 같다.
온도 센서(300)는 온도 코드(Pcode[3:0])를 수 ㎲ 주기로 1씩 변화시키면서 온도 센서(300)의 감지 온도를 이진 및 선형적으로 변화시켜 도 3에서 보는 바와 같이 이진 탐색 및 선형 탐색 모드 구간동안에는 수 백㎲의 주기 동안 최대 24 즉, 16회 활성화되는 온도 센서 인에이블 신호(EN)에 응답하여 온도 센서(300)의 감지 온도가 칩의 기준 온도와 같을 때의 온도 코드(Pcode[3:0])를 검출한다.
온도 센서(300)의 감지 온도가 칩의 기준 온도와 처음으로 일치되어 셀프 리프레쉬 주기가 셋-업된 이후인 온도 정보 업데이트 구간에는 수 ㎳의 주기 동안 한 번 활성화되는 온도 센서 인에이블 신호(EN)에 응답하여 온도 코드(Pcode[3:0])를 +1 또는 -1씩 증감시키면서 한번씩 업데이트 시키고, 업데이트 되는 온도 코드(Pcode[3:0])에 따라 셀프 리프레쉬 주기를 조절한다.
이와 같이 본 발명에 따른 반도체 메모리 장치의 온도 감지 회로는 초기 온도 검출 구간에서 이진 탐색 모드 방식을 이용하여 최상위 비트 코드부터 탐색하여 검출 구간을 줄인 후에 초기 온도 감지 구간의 종료 여부를 알려주는 플래그를 변경하여 그 이후부터는 선형 탐색 모드 방식으로 진행하여 최하위 비트 코드부터 탐색하여 파워 업 이후 유효한 온도 검출 시간을 감소시킨다.
또한, 검출된 온도를 통해 적절한 셀프 리프레쉬 주기를 설정하여 불필요한 리프레쉬 수행으로 인한 소모 전류의 증가를 방지하고 반도체 메모리 장치의 성능 저하를 방지할 수 있게 된다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명에 따른 반도체 메모리 장치의 온도 감지 회로의 회로도이다.
도 2는 본 발명에 따른 반도체 메모리 장치의 온도 감지 회로의 동작 그래프이다.
도 3은 본 발명의 온도 센서를 이용하여 셀프 리프레쉬 제어 방법을 설명하는 타이밍 다이어그램이다.

Claims (9)

  1. 파워 업 신호에 응답하여 동작 모드를 판별하고 파워 업 이후 일정 시간동안 제1 모드로 동작하고 상기 일정 시간 이후에는 제2 모드로 동작하도록 제어하는 모드 셋 신호를 출력하는 동작 모드 판별부;
    온도 코드를 인가받아 온도 센서 인에이블 신호에 응답하여 기준 전류를 발생하고 반도체 메모리 장치의 온도에 따라 가변하는 감지 전류를 발생하여 상기 기준 전류와 상기 감지 전류를 비교한 결과로 검출 온도 신호를 출력하는 온도 센서;
    상기 검출 온도 신호를 인가받아 상기 모드 셋 신호에 응답하여 상기 제1 모드 또는 제2 모드 동작을 수행하고 상기 온도 코드를 변경시켜 출력하는 온도 코드 발생부;
    상기 검출 온도 신호를 인가받아 상기 모드 셋 신호에 응답하여 상기 제2 모드시 상기 변경된 온도 코드를 외부로 출력하는 온도 코드 출력 제어부를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 온도 감지 회로.
  2. 제1 항에 있어서,
    상기 동작 모드 판별부는
    상기 파워 업 신호에 응답하여 상기 파워 업 이후 지정된 횟수만큼만 상기 제1 모드 동작하도록 구동 횟수를 카운트하여 세트 신호를 출력하는 카운터;
    상기 세트 신호에 응답하여 상기 지정된 횟수만큼 카운트된 시점이 되면 상 기 모드 셋 신호를 하이 레벨로 출력하는 플래그를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 온도 감지 회로.
  3. 제2 항에 있어서,
    상기 온도 코드 출력 제어부는
    로우 레벨의 상기 모드 셋 신호에 응답하여 상기 제1 모드 동작 구간에서 발생하는 온도 코드인 것을 판별하여 상기 변경된 온도 코드가 외부로 출력되지 않도록 상기 유효 코드 판별 신호를 로우 레벨로 출력하고, 하이 레벨의 상기 모드 셋 신호에 응답하여 상기 제2 모드 동작 구간에서 발생하는 온도 코드인 것을 판별하여 상기 변경된 온도 코드가 외부로 출력되도록 상기 유효 코드 판별 신호를 하이 레벨로 출력하는 유효 코드 판별부;
    상기 로우 레벨의 유효 코드 판별 신호에 응답하여 턴 오프되어 상기 제1 모드 동작 구간에서 발생하는 변경된 온도 코드가 외부로 출력되는 것을 방지하고, 상기 하이 레벨의 유효 코드 판별 신호에 응답하여 턴 온되어 상기 제2 모드 동작 구간에서 발생하는 변경된 온도 코드를 외부로 출력시키는 스위칭부를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 온도 감지 회로.
  4. 제3 항에 있어서,
    상기 제1 모드 동작은
    상기 파워 업 이후 초기 온도를 이진 탐색하여 상기 온도 코드를 코어스 락(Coarse lock)하는 동작이고,
    상기 제2 모드 동작은
    상기 기준 전류와 상기 감지 전류가 일치되는 시점 이후에 선형 탐색하여 상기 온도 코드를 파인 락(Fine lock)하는 동작인 것을 특징으로 하는 반도체 메모리 장치의 온도 감지 회로.
  5. 제4 항에 있어서,
    상기 플래그는
    상기 지정된 카운트 횟수 미만의 세트 신호를 인가받아 상기 온도센서가 상기 파워 업 이후 초기 온도를 찾아가는 상태인 것을 감지하고 상기 모드 셋 신호를 로우 레벨로 출력하고,
    상기 지정된 카운트 횟수의 세트 신호를 인가받아 상기 온도센서가 상기 파워 업 이후 초기 온도 감지 구간이 종료된 상태인 것을 감지하고 상기 모드 셋 신호를 하이 레벨로 출력하는 것을 특징으로 하는 반도체 메모리 장치의 온도 감지 회로.
  6. 제5 항에 있어서,
    상기 온도 센서는
    상기 감지 전류가 상기 기준 전류보다 높은 경우에는 상기 온도 검출 신호를 로우 레벨로 출력하고,
    상기 감지 전류가 상기 기준 전류보다 낮은 경우에는 상기 온도 검출 신호를 하이 레벨로 출력하는 것을 특징으로 하는 반도체 메모리 장치의 온도 감지 회로.
  7. 제6 항에 있어서,
    상기 온도 코드 발생부는
    상기 로우 레벨의 모드 셋 신호에 응답하여 상기 온도 코드의 코어스 락(Coarse lock)을 위하여 상기 온도 코드의 최상위 비트부터 변경시켜 출력하고,
    상기 하이 레벨의 모드 셋 신호에 응답하여 상기 온도 코드의 파인 락(Fine lock)을 위하여 상기 온도 코드의 최하위 비트부터 변경시켜 출력하는 것을 특징으로 하는 반도체 메모리 장치의 온도 감지 회로.
  8. 제7 항에 있어서,
    상기 온도 코드 발생부는
    상기 로우 레벨의 온도 검출 신호에 응답하여 상기 온도 코드를 감소시켜 변경하고,
    상기 하이 레벨의 온도 검출 신호에 응답하여 상기 온도 코드를 증가시켜 변경하는 것을 특징으로 하는 반도체 메모리 장치의 온도 감지 회로.
  9. 제6 항에 있어서,
    상기 온도 센서는
    N비트의 온도 코드를 인가받아 상기 제1 모드 동작 구간에는 제1 주기 동안 최대 2N 회 활성화되는 상기 온도 센서 인에이블 신호에 응답하여 상기 감지 전류가 상기 기준 전류가 일치하는 시점의 온도 코드를 검출하여 상기 반도체 메모리 장치의 셀프 리프레쉬 주기를 결정하고,
    상기 제2 모드 동작 구간에는 제2 주기 동안 1회 활성화되는 상기 온도 센서 인에이블 신호에 응답하여 상기 온도 코드를 +1 또는 -1씩 증감시키면서 업데이트 시키고 상기 업데이트 되는 온도 코드에 따라 상기 셀프 리프레쉬 주기를 조절하는 것을 특징으로 하는 반도체 메모리 장치의 온도 감지 회로.
KR1020080131359A 2008-12-22 2008-12-22 반도체 메모리 장치의 온도 감지 회로 KR20100072832A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080131359A KR20100072832A (ko) 2008-12-22 2008-12-22 반도체 메모리 장치의 온도 감지 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080131359A KR20100072832A (ko) 2008-12-22 2008-12-22 반도체 메모리 장치의 온도 감지 회로

Publications (1)

Publication Number Publication Date
KR20100072832A true KR20100072832A (ko) 2010-07-01

Family

ID=42635927

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080131359A KR20100072832A (ko) 2008-12-22 2008-12-22 반도체 메모리 장치의 온도 감지 회로

Country Status (1)

Country Link
KR (1) KR20100072832A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150211939A1 (en) * 2014-01-28 2015-07-30 SK Hynix Inc. Temperature sensors

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150211939A1 (en) * 2014-01-28 2015-07-30 SK Hynix Inc. Temperature sensors
US9689750B2 (en) * 2014-01-28 2017-06-27 SK Hynix Inc. Temperature sensors
US10481015B2 (en) 2014-01-28 2019-11-19 SK Hynix Inc. Temperature sensors

Similar Documents

Publication Publication Date Title
US7843752B2 (en) Circuit and method for controlling refresh periods in semiconductor memory devices
US8238188B2 (en) Semiconductor memory device changing refresh interval depending on temperature
US7477563B2 (en) Dynamic random access memory device and associated refresh cycle
US8547759B2 (en) Semiconductor device performing refresh operation
US8325550B2 (en) Semiconductor memory device and method of controlling auto-refresh
US7545699B2 (en) Semiconductor memory device with partial refresh function
US8355288B2 (en) Semiconductor memory device with temperature sensing device capable of minimizing power consumption in refresh
KR20160000626A (ko) 메모리 장치
US7420864B2 (en) Temperature update masking to ensure correct measurement of temperature when references become unstable
US20090168571A1 (en) Dynamic random access memory device and method of determining refresh cycle thereof
US20020180543A1 (en) Clock generation circuits and integrated circuit memory devices for controlling a clock period based on temperature and methods for using the same
KR20150071294A (ko) 메모리 및 이를 포함하는 메모리 시스템
KR101559906B1 (ko) 반도체 메모리 장치의 온도 데이터 출력 방법 및 온도 데이터 출력 회로
US6141280A (en) Refresh period automatic detecting device for semiconductor memory device, method of automatically detecting refresh period, and refresh period output device
US6919756B2 (en) Method and circuit for adjusting a voltage upon detection of a command applied to an integrated circuit
CN107533355B (zh) 无线设备的功率管理
KR20100072832A (ko) 반도체 메모리 장치의 온도 감지 회로
US9460774B1 (en) Self-refresh device and semiconductor device including the self-refresh device
CN116994619A (zh) 自刷新周期控制装置及存储设备
JP2013257918A (ja) 半導体装置、及びメモリの制御方法
KR20050036453A (ko) 더미 비트라인 셀을 이용하여 자기 리프레시 주기를조절하는 메모리 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination