KR20100071865A - 멀티 코어 프로세스 방식의 영상 신호 처리장치에서 영상 프레임 구성 및 복호화 방법과 그 영상 신호 처리장치 - Google Patents

멀티 코어 프로세스 방식의 영상 신호 처리장치에서 영상 프레임 구성 및 복호화 방법과 그 영상 신호 처리장치 Download PDF

Info

Publication number
KR20100071865A
KR20100071865A KR1020080130721A KR20080130721A KR20100071865A KR 20100071865 A KR20100071865 A KR 20100071865A KR 1020080130721 A KR1020080130721 A KR 1020080130721A KR 20080130721 A KR20080130721 A KR 20080130721A KR 20100071865 A KR20100071865 A KR 20100071865A
Authority
KR
South Korea
Prior art keywords
information
macroblocks
correlation
decoding
image frame
Prior art date
Application number
KR1020080130721A
Other languages
English (en)
Inventor
박영오
최광표
김용석
주영훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080130721A priority Critical patent/KR20100071865A/ko
Priority to CN200910258784A priority patent/CN101754019A/zh
Priority to US12/643,164 priority patent/US20100158125A1/en
Publication of KR20100071865A publication Critical patent/KR20100071865A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/235—Processing of additional data, e.g. scrambling of additional data or processing content descriptors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/436—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using parallelised computational arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

본 발명은 멀티 코어 프로세스 방식의 영상 신호 처리 장치에서의 영상 프레임 구성 방법에 있어서, 영상 신호를 소정 단위에 의해 복수의 매크로 블록들로 생성하는 과정과, 상기 생성된 복수의 매크로 블록들에 헤더 정보를 결합하여 영상 프레임을 구성하는 과정을 포함하며, 여기서 상기 영상 프레임은 상기 복수의 매크로 블록들 간의 상관관계에 관한 정보를 기록하는 하나의 상관관계정보 필드를 구비하며, 상기 상관관계정보 필드는 상기 영상 프레임을 구성하는 복수의 매크로 블록들의 앞에 위치하는 영상 프레임 구성 방법에 관한 것이다.
Figure P1020080130721
멀티 코어 프로세싱, 병렬 프로세싱, 영상 프레임, 매크로 블록, 상관관계정보, 매크로 블록 위치정보.

Description

멀티 코어 프로세스 방식의 영상 신호 처리장치에서 영상 프레임 구성 및 복호화 방법과 그 영상 신호 처리장치{METHOD FOR CONSTRUCTING AND DECODING A VIDEO FRAME IN A VIDEO SIGNAL PROCESSING APPARATUS USING MULTI-CORE PROCESSOR AND APPARATUS THEREOF}
본 발명은 멀티 코어 프로세스 방식의 영상 처리장치에서 영상 프레임을 구성하고, 상기 영상 프레임을 복호화하는 방법에 관한 것이다.
일반적으로 멀티미디어 데이터의 재생이 가능한 기기 (이하 “영상 신호 처리장치”라 칭함)에서 동영상을 재생하는 경우, 영상 신호를 압축하기 위한 영상 신호 압축방식 (video codec)이 사용된다. 상기 영상 신호 압축방식에 대한 부호화 표준은 MPEG-4, H.264, H.263 및 VC1 등이 존재한다.
한편 영상 신호 처리장치는 통상적으로 영상 신호 처리를 위해 중앙처리장치 (CPU : Central Processing Unit)를 구비한다. 상기 CPU는 개인용 컴퓨터 (PC : Personal Computer) 시장을 중심으로 싱글 코어 (single-core) 방식에서 멀티 코어 (multi-core) 방식으로 변화하고 있다. 예컨대 PC에서 멀티 코어 (multi-core) 방식을 지원하는 CPU로는 Intel의 Core 2 Duo 및 Quad Core, AMD의 Dual-Core Opteron 또는 IBM의 Power4 등이 존재한다.
이러한 추세는 영상 신호 처리가 가능한 모바일 기기의 프로세서에서도 동일하게 나타나고 있다. 예컨대 모바일 기기에서 멀티 코어 (multi-core) 방식을 지원하는 프로세서로는 ARM의 Cortex-A9 MP Core 등이 존재한다.
도 1은 종래 영상 신호 압축방식 중의 하나인 MPEG-4에서 제안된 영상 프레임의 구조를 보이고 있다.
도 1을 참조하면, 영상 프레임은 VOP 헤더 필드 (Video Object Plane Header field) (100)와 매크로 블록 필드 (Macro Block field)로 구성된다. 상기 매크로 블록 필드는 복수의 매크로 블록(Macro Block : MB)들 (110, 120)이 결합된 구조를 갖는다.
상기 복수의 매크로 블록들 각각은 MB 헤더 필드 (MB Header field)(122)와 MB 데이터 필드 (MB Data field)(126)로 구성된다. 상기 MB 헤더 필드 (122) 내에는 움직임 벡터의 차분치 (MVD : Motion Vector Difference)(124)가 존재한다. 즉 상기 MVD는 매크로 블록 각각에 존재한다. 상기 MVD는 영상 신호를 부호화(encoding) 및 복호화(decoding)하는 과정에서 압축 효율을 위해 요구되는 상관관계에 있는(correlated) 매크로 블록을 정의하는 정보이다.
통상적인 영상 신호 압축방식에서는 영상 신호의 압축 효율을 높이기 위해 부호화 과정에서 이웃하는(neighboring) 매크로 블록의 정보를 이용한다. 일 예로서, MPEG-4에서는 이웃하는 매크로 블록의 정보로써 MVD를 정의하고 있다.
따라서, 복호화 과정에서는 이웃하는 매크로 블록 (또는 상관관계가 있는 매 크로 블록)의 정보를 이용한 복호화가 이루어진다. 즉 MPEG-4의 경우 임의의 매크로 블록을 복호화하기 위해서는 이웃하는 매크로 블록의 정보인 MVD를 미리 알고 있어야 한다.
도 2는 종래 멀티 코어 프로세스 방식의 영상 신호 처리장치에서 영상 신호를 복호화하는 과정을 보이고 있다.
도 2에서 전체 사각형은 하나의 프레임 (이하 “화면 프레임”이라 칭함)을 나타내며, 상기 화면 프레임을 구성하는 작은 사각형은 매크로 블록 (Macro Block; MB)을 나타낸다.
따라서 도 2에서 보이고 있는 화면 프레임은 20개의 매크로 블록들로 구성된다. 상기 화면 프레임을 구성하는 각 열에 존재하는 매크로 블록들은 서로 다른 코어에 의해 복호화됨을 가정한다. 즉 제1 코어 (Core 1)는 첫 번째 열에 존재하는 제1 MB ~ 제5 MB에 대한 복호화를 수행하고, 제2 코어 (Core 2)는 두 번째 열에 존재하는 제6 MB ~ 제10 MB에 대한 복호화를 수행한다. 그리고 제3 코어 (Core 3)는 세 번째 열에 존재하는 제11 MB ~ 제15 MB에 대한 복호화를 수행하고, 제4 코어 (Core 4)는 네 번째 열에 존재하는 제16 MB ~ 제20 MB에 대한 복호화를 수행한다.
하지만 앞에서도 밝힌 바와 같이 임의의 MB를 복호화하기 위해서는 이웃하는 매크로 블록의 정보를 이용하여야 한다. 다시 말해 임의의 MB를 복호화하기 위해서는 이웃하는 매크로 블록에 대한 복호화가 이루어져야만 한다.
예컨대 제8 MB를 복호화하기 위해서는 이웃하는 매크로 블록인 제3, 제4 및 제7 MB에 대한 복호화가 완료되어야 할 것이다. 즉 제1 코어가 제4 MB에 대한 복호 화를 완료하여야만 제2 코어가 제8 MB에 대한 복호화를 진행할 수 있다. 또한 제3 및 제4 코어도 상관관계에 있는 MB의 복호화가 완료될 때까지 자신에게 할당된 MB에 대한 복호화를 진행하지 못하고 대기하여야 한다.
따라서 종래의 영상 신호 압축 방식에 의하면, 모든 코어들이 동시에 자신에게 할당된 MB에 대한 복호화를 개시하더라도, 각 코어들은 할당된 MB의 선후 관계에 따라 복호화를 진행하지 못하고 대기하여야 하는 문제를 야기할 수 있다.
한편 전술한 바와 같은 문제를 해소하기 위해 매크로 블록 간의 상관관계(correlation)를 고려하지 않는 영상 신호 압축방식을 채용할 경우에는 영상 신호의 압축 효율을 저하시키는 또 다른 문제를 야기할 수 있다.
본 발명은 멀티 코어 프로세스 방식의 영상 신호 처리장치에서 영상 신호의 복호화를 위한 병렬 프로세싱이 효율적으로 이루어지도록 하는 영상 프레임의 구조와 상기 영상 프레임을 구성하는 방법을 제안한다.
또한 본 발명은 멀티 코어 프로세스 방식의 영상 신호 처리장치에서 복수의 코어들이 동시에 영상 신호 복호화를 수행하도록 하는 복호화 방법을 제안한다.
또한 본 발명은 멀티 코어에 의한 효율적인 병렬 프로세싱이 이루어지도록 영상 신호를 부호화하고, 상기 부호화된 영상 신호를 복호화하는 멀티 코어 프로세스 방식의 영상 신호 처리장치를 제안한다.
본 발명은 멀티 코어 프로세스 방식의 영상 신호 처리 장치에서의 영상 프레임 구성 방법에 있어서, 영상 신호를 소정 단위에 의해 복수의 매크로 블록들로 생성하는 과정과, 상기 생성된 복수의 매크로 블록들에 헤더 정보를 결합하여 영상 프레임을 구성하는 과정을 포함하며, 여기서 상기 영상 프레임은 상기 복수의 매크로 블록들 간의 상관관계에 관한 정보를 기록하는 하나의 상관관계정보 필드를 구비하며, 상기 상관관계정보 필드는 상기 영상 프레임을 구성하는 복수의 매크로 블록들의 앞에 위치하는 영상 프레임 구성 방법을 제공한다.
본 발명은 멀티 코어 프로세서 방식의 영상 신호 처리 장치에서의 영상 프레임 복호화 방법에 있어서, 상기 영상 프레임 내에 존재하는 하나의 상관관계정보 필드에 기록된 상관관계정보를 복호하는 과정과, 상기 멀티 코어 프로세서 방식을 지원하기 위한 복수의 코어들 각각이 상기 복호된 상관관계정보에 의해 상기 영상 프레임 내에 존재하는 복수의 매크로 블록들 중 자신에게 할당된 적어도 하나의 매크로 블록을 복호하는 과정을 포함하며, 상기 상관관계정보는 상기 복수의 매크로 블록들 간의 상관관계에 관한 정보이며, 상기 상관관계정보 필드는 상기 복수의 매크로 블록들이 기록되는 필드의 앞에 위치하는 영상 프레임 복호화 방법을 제공한다.
본 발명은 멀티 코어 프로세스 방식의 영상 신호 처리장치에 있어서, 영상 신호를 소정 단위에 의해 복수의 매크로 블록들로 생성하고, 상기 생성된 복수의 매크로 블록들에 헤더 정보와 상기 복수의 매크로 블록들 간의 상관관계에 관한 정보를 결합하여 영상 프레임을 구성하는 인코더와, 상기 영상 프레임 내에 존재하는 상기 복수의 매크로 블록들 간의 상관관계에 관한 정보를 복호하고, 상기 복호된 상관관계에 관한 정보에 의해 상기 영상 프레임 내에 존재하는 복수의 매크로 블록들 중 자신에게 할당된 적어도 하나의 매크로 블록을 복호하는 디코더를 포함하며, 여기서 상기 상관관계에 관한 정보는 상기 복수의 매크로 블록들의 앞에 위치하며, 상기 디코더는 상기 멀티 코어 프로세스 방식을 지원하기 위한 복수의 코어들 각각에 대응하여 구비되는 영상 신호 처리장치를 제공한다.
본 발명은 영상 신호의 압축에 의해 생성되는 영상 프레임의 구조를 새로이 제안함으로써, 효율적인 멀티 코어 프로세싱이 가능하도록 하였다. 특히 영상 신호 에 대한 복호화를 수행하는 각 코어들 간의 의존성을 없앰으로써, 각 코어에서 영상 신호를 복호할 때 대기 시간이 발생하는 것을 방지할 수 있다.
하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술 되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
후술될 본 발명에서는 종래에 각 MB 내에 존재하던 MVD들을 하나의 MVD 정보로 취합하고, 이를 영상 프레임 내에 새로이 정의된 필드 (이하 “상관관계정보 필드”로 칭함)에 기록하도록 한다. 따라서 상기 상관관계정보 필드에 기록된 MVD 정보의 복호에 의해, 임의의 MB와 상관관계에 있는 MB의 복호화와 무관하게 상기 임의의 MB에 대한 복호화를 진행할 수 있도록 한다.
또한 영상 프레임 내에서 각 MB들의 위치에 관한 정보를 기록하기 위한 필드 (이하 “매크로 블록 위치 정보 필드”라 칭함)를 상기 영상 프레임 내에 새로이 정의한다. 따라서 각 코어들은 상기 매크로 블록 위치 정보 필드에 기록된 각 MB들의 위치에 관한 정보에 의해 자신이 복호할 MB들에 시작 위치를 알 수 있도록 한다.
전술한 바를 위해서는 본 발명에서 새로이 제안하는 상관관계정보 필드와 매 크로 블록 위치 정보 필드를 포함하는 영상 프레임의 구조가 정의되어야 할 것이다.
또한 새로이 제안된 구조의 영상 프레임을 생성하기 위한 방안과, 상기 새로이 제안된 구조의 영상 프레임에 의해 영상 신호를 복호화하는 방안이 마련되어야 할 것이다. 뿐만 아니라 상기 새로이 제안된 구조의 영상 프레임에 의해 영상 신호를 부호화하거나 복호화하기 위한 멀티 코어 프로세스 방식의 영상 신호 처리장치에 대해서도 구체적인 설명이 이루어져야 할 것이다.
이하 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
A. 영상 프레임 구조
도 3은 본 발명의 실시예에 따른 영상 프레임의 구조를 보이고 있다.
도 3을 참조하면, 영상 프레임 구조는 프레임 헤더(VOP Header)(310)로 시작되어 일련의 MB들(340, 350,...)이 놓이기 전에 위치하는 하나의 상관관계정보 필드(ONE VOP MVD)(320)를 포함한다. 그리고 상기 영상 프레임은 선택적으로 하나의 MB 위치정보 필드(MB Position)(330)를 포함한다. 상기 상관관계정보 필드(320)와 상기 MB 위치정보 필드(330)의 위치는 서로 바뀌어도 무방하다. 단 상기 상관관계정보 필드(320)와 상기 MB 위치정보 필드(330)는 상기 일련의 MB들(340, 350,...)보다는 앞에 위치하는 것이 바람직하다.
상기 프레임 헤더(310)에서 VOP(video object plane; VOP)는 MPEG-4 방식에 서 영상 프레임(video frame)에 해당하는 개념이다. 상기 VOP 헤더는 영상 프레임의 시작 부분에 놓이며 프레임 파라미터를 포함한다.
상기 각 MB(340, 350)는 MB 헤더(MB header)(342)와 MB 데이터(MB data)(344)를 갖는다. 상기 MB 헤더(342) 내에는 기존의 영상 프레임과는 달리 MVD가 존재하지 않는다.
상기 상관관계정보 필드(ONE VOP MVD)(320)는 하나의 프레임을 구성하는 모든 MB들 각각의 상관관계에 관한 특정 정보를 포함한다. 즉 상기 특정 정보는 하나의 프레임을 구성하는 모든 MB들 각각을 복호화할 시, 고려하여야 할 이웃하는 MB들과의 관계를 정의하고 있는 정보이다. 따라서 상기 특정 정보는 상기 MB들 각각에 대응하여 정의될 것이다.
상기 특정 정보는 MVD 외에도, 동영상 압축 효율을 위해 사용될 수 있는 H.264의 인트라 예측 모드(intra prediction mode) 정보나, POC(picture order count) 값 또는 코드화 블록 패턴(coded block pattern; cbp) 값 등이 될 수도 있다. 하지만 본 발명의 실시예에서는 MVD에 특정하여 설명되어짐에 유념하여야 할 것이다.
전술한 바와 같이 본 발명에서는 상관관계정보 필드(ONE VOP MVD)(320)를 새로이 정의하였다. 하지만 본 발명에서 새로이 제안하는 영상 프레임에서는 종래 영상 프레임의 각 MB를 구성하는 MB 헤더가 MVD를 포함하지 않도록 함으로써, 영상 프레임의 전체 크기에는 변화가 없도록 하였다. 따라서 상기 상관관계정보 필드(ONE VOP MVD)(320)를 영상 프레임 내에 새로이 정의한 것으로 인해 영상 신호의 압축 효율이 저하되지는 않을 것이다.
상기 MB 위치정보 필드(MB Position)(330)는 영상 프레임 내에서 MB들의 위치정보를 포함한다. 상기 위치정보라 함은 해당 MB의 시작 바이트 위치(start byte position)일 수 있다.
도 4a 내지 도 4d는 본 발명에서 제안한 영상 프레임 내의 MB 위치정보 필드의 구성 예들을 보이고 있다.
도 4a에 보여지듯이, MB 위치정보 필드(MB Position)(330)는 하나의 프레임을 구성하는 모든 MB들의 위치정보를 포함할 수 있다.
다른 예로써, 도 4b에 보여지듯이, 모든 MB들이 아니고 각 코어에 대해 복호화를 위해 할당된 MB들 중 첫 번째 MB의 시작 위치 정보만이 포함되도록 할 수 있다. 상기 각 코어 별로 할당되는 MB는 균등한 개수가 될 수도 있고, 서로 다른 개수가 될 수도 있다.
만약 균등한 개수의 MB들이 각 코어에 대해 할당된다면, 상기 시작 위치 정보는 소정 간격 (n)에 의해 결정될 수 있다. 상기 소정 간격 (n)은 전체 MB의 개수를 코어의 개수 (m)로 나눈 몫에 의해 결정할 수 있다. 즉 상기 소정 간격 (n)은 각 코어에 할당된 MB의 개수로 정의될 것이다. 이 경우에는 시작 위치 정보가 기록되는 MB들의 위치는 1, 1+n, 1+2n, 1+3n, …가 될 것이다.
이때 전체 MB의 개수가 코어의 개수에 정수 배인 경우에 적용하는 것이 바람직할 것이다. 하지만 전체 MB의 개수가 코어의 개수에 정수 배가 아닌 경우라도, 코어들 중 적어도 하나의 코어에 대해서는 상이한 개수의 MB를 할당하는 방안에 의 한 구현도 가능하다.
예를 들면, 도 4c에서 총 20개의 MB들을 4개의 코어를 가진 멀티 코어 프로세서가 복호화하는 경우를 설명한다. 이 경우, 상기 MB 위치정보 필드(MB Position)(330)는 1번째, 6번째, 11번째, 16번째 MB의 위치만을 포함하면 된다.
또한, 도 4d에서는 총 20개의 MB들을 2개의 코어를 가진 멀티 코어 프로세서가 복호하는 경우를 설명한다. 이 경우, 상기 MB 위치정보 필드(MB Position)(330)는 1번째, 11번째 MB의 위치만을 포함하면 된다. 이러한 기준은 멀티 코어 프로세싱에 관한 당업자의 선택에 따라 다양한 실시예가 가능하다.
한편, 상기 MB 위치정보 필드(MB Position)(330)는 종래 영상 프레임의 구조에는 포함되지 않은 필드로써, 본 발명에서 제안하는 영상 프레임에 새롭게 추가되는 부분이다. 상기 상기 MB 위치정보 필드(MB Position)(330)에 기록되는 MB의 위치정보는 MB 헤더와 비교하면 상대적으로 적은 비중을 차지한다. 즉 하나의 MB에서 상기 MB 헤더 부분이 차지하는 비중(보통 약 10% 내지 20%) 및 효율적인 멀티 프로세싱으로 인한 이점을 고려하면 위치 정보에 해당하는 증가 부분은 미미하여 영상 프레임의 압축 효율에 큰 영향을 미치지 않을 것이다.
전술한 설명에서는 제안하고 있는 영상 프레임은 설명의 편의를 위해 서로 다른 정보가 기록되는 영역을 필드라는 용어를 사용하여 구분하고 있다. 하지만 상기 영상 프레임은 하나의 비트 스트림 (bit stream)으로 표현될 수 있다. 즉, 하나의 영상 프레임은 도 3에서 보이고 있는 각 필드에 기록되는 정보들의 비트들을 연결한 하나의 비트 스트림으로 정의될 수 있다.
전술한 바와 같은 영상 프레임을 구성하기 위해 멀티 코어 프로세스 방식의 영상 신호 처리장치는 압축을 위한 영상 신호를 소정 단위에 의해 복수의 매크로 블록들로 생성한다. 여기서 상기 소정 단위는 매크로 블록 내의 영상 신호를 압축하거나 복호화하기 위한 최소 단위이다.
그리고 상기 영상 신호 처리장치는 상기 생성된 복수의 매크로 블록들을 결합하고, 상기 결합된 매크로 블록들 앞에 헤더 정보와 상기 매크로 블록들 간의 상관관계에 관한 정보를 추가로 결합하여 하나의 영상 프레임을 구성한다.
상기 하나의 영상 프레임을 구성하는 복수의 매크로 블록들에 의해 압축된 영상 신호는 하나의 화면 프레임을 구성할 수 있는 영상 신호이다. 그리고 앞에서도 밝힌 바와 같이 상기 매크로 블록들 간의 상관관계에 관한 정보는 매크로 블록들 각각에 대응하여 정의된다.
또한 상기 영상 신호 처리장치는 상기 하나의 영상 프레임을 구성하기 위해 상기 결합된 복수의 매크로 블록들의 앞에 상기 복수의 매크로 블록들의 시작 위치에 관한 정보를 추가로 결합한다. 상기 시작 위치에 관한 정보는 적어도 복호화 시에 각 코어가 복호화를 수행할 매크로 블록들의 시작 위치에 관한 정보를 포함하여야 한다.
B. 영상 신호에 대한 복호화
본 발명에서 제안하는 영상 프레임에 대응한 복호화는, 상기 영상 프레임 내의 상관관계정보를 복호하는 것으로부터 시작된다. 즉 멀티 코어 프로세서 방식의 영상 신호 처리 장치는 영상 프레임 내에 존재하는 하나의 상관관계정보 필드에 기록된 상관관계정보를 복호한다. 물론 상기 영상 프레임 내에 존재하는 프레임 헤더를 복호하는 것이 선행되어야 함은 자명할 것이다.
그리고 멀티 코어 프로세서 방식을 위해 영상 신호 처리장치에 구비되는 복수의 코어들 각각은 상기 복호된 상관관계정보에 의해 상기 영상 프레임 내에 존재하는 복수의 MB들 중 자신에게 할당된 적어도 하나의 MB를 복호한다. 상기 코어들 각각에 할당되는 적어도 하나의 MB는 서로 상이하도록 하는 것이 바람직하다.
상기 상관관계정보는 앞에서도 밝힌 바와 같이 상기 복수의 MB들 간의 상관관계에 관한 정보로써, 상기 복수의 MB들이 기록되는 필드의 앞에 위치한다.
추가로 상기 영상 신호 처리장치는 상기 영상 프레임 내에서 상기 복수의 MB들의 앞에 존재하는 MB 위치정보를 복호하고, 상기 각 코어는 상기 복호된 MB 위치 정보에 의해 자신이 복호할 적어도 하나의 MB의 시작 시점을 확인한다.
도 5는 본 발명의 실시예에 따라 시간 축에서 영상 프레임을 복호하는 동작을 보이고 있다.
도 5를 참조하면, 복수의 코어들 중 임의의 코어 (도면에서는 제1 코어)는 VOP 헤더(310)와 영상 프레임을 구성하는 모든 MB들의 상관관계에 관한 특정 정보를 포함하는 상관관계정보 필드(ONE VOP MVD)(320)를 복호화하여 영상 프레임의 헤더 정보와 MB의 상관관계정보를 미리 확보한다.
또한 상기 임의의 코어는 MB 위치정보 필드(MB Position)(330)를 복호화하여 각 코어가 복호할 MB들의 시작 위치를 확보한다. 따라서, 상기 코어들 각각은 영상 프레임 내의 특정 위치의 MB에서 동시에 복호화를 시작할 수 있다. 상기 특정 위치는 각 코어들이 복호화를 시작할 MB의 위치로써, 각 코어 별로 지정될 수 있다.
예컨대 하나의 영상 프레임이 20개의 MB들을 포함하고, 4개의 코어들에 의한 복호화를 가정하면, 제1 코어는 1번, 제2 코어는 6번, 제3 코어는 11번 그리고 제4 코어는 16번 MB부터 동시에 복호화를 시작하게 된다. 이때 상기 각 코어들은 자신에게 할당된 MB들에 대한 복호화 시, 앞서 복호된 MB의 상관관계정보에서 해당 MB에 대응한 상관관계정보를 참조한다.
그러나, 상기 영상 프레임이 상기 MB 위치정보 필드(MB Position)(330)를 구비하지 않아 상기 시작 위치를 확보하지 못하는 경우라면 상기 코어들 각각은 영상 프레임 내의 미리 정해진 특정 위치의 MB에서 동시에 복호화를 시작할 수 있다.
한편 전술한 설명에서는 VOP 헤더(310)와 상관관계정보 필드(ONE VOP MVD)(320) 및 MB 위치정보 필드(MB Position)(330)의 복호가 복수의 코어들 중 임의 하나의 코어에 의해 이루어짐을 가정하고 있다. 하지만 상기 복수의 코어들 각각에 의해 복호가 이루어지도록 구현하는 것도 가능할 것이다.
도 6은 본 발명의 실시 에에 따라 하나의 영상 프레임에 의해 하나의 화면 프레임을 표시하기 위한 복호화 과정을 보이고 있다.
여기서 하나의 화면 프레임은 20개의 MB들에 의해 표현되고, 상기 20개의 MB들을 4개의 코어에 의해 복호하는 것을 가정한다. 또한 영상 프레임을 구성하는 VOP 헤더, 상관관계정보 및 MB 위치정보에 대한 복호는 이미 완료되었음을 가정한다.
도 6을 참조하면, 제1 코어에 대해서는 제1 MB ~ 제5 MB가 할당되고, 제2 코어에 대해서는 제6 MB ~ 제10 MB가 할당되며, 제3 코어에 대해서는 제11 MB ~ 제15 MB가 할당되고, 제4 코어에 대해서는 제16 MB ~ 제20 MB가 할당된다.
따라서 상기 제1 ~제4 코어 각각은 자신에게 할당된 MB들에 상응하는 시작 위치 정보 및 상관관계정보를 획득한다. 즉 상기 제1 코어는 제1 MB의 시작 위치와 제1 MB ~ 제5 MB 각각을 복호하기 위해 요구되는 상관관계정보를 획득하고, 상기 제2 코어는 제6 MB의 시작 위치와 제6 MB ~ 제10 MB 각각을 복호하기 위해 요구되는 상관관계정보를 획득한다. 그리고 제3 코어는 제11 MB의 시작 위치와 제11 MB ~ 제15 MB 각각을 복호하기 위해 요구되는 상관관계정보를 획득하고, 상기 제4 코어는 제16 MB의 시작 위치와 제16 MB ~ 제20 MB 각각을 복호하기 위해 요구되는 상관관계정보를 획득한다. 예컨데, 제2 코어는, 전술하였듯이, 제8 MB를 복호하기 위해 요구되는 상관관계정보로써 제3 MB, 제4 MB 및 제7 MB의 상관관계정보(즉, MVD)를 획득하며, 다른 MB를 위해서는 상기 다른 MB의 이웃하는 MB의 상관관계정보를 획득한다.
그 후 상기 코어들 각각은 획득한 시작 위치 및 상관관계정보에 의해 자신에게 할당된 MB들에 대한 복호화를 수행한다.
앞서 설명한 바와 같이, 어느 하나의 코어에 의해 미리 프레임 내부의 상관관계에 있는 MB들의 특정 정보(MVD)들을 이미 복호화하여 알고 있기 때문에 각 코어는 타 코어의 복호화 완료를 대기할 필요가 없다. 즉, 각 코어는 타 코어의 복호화 완료 여부와 관계없이 동시에 자신의 시작 위치 MB에서 복호화를 진행한다. 예 를 들면, 제1 코어가 3번 및 4번 MB을 복호화하지 않더라도 제2 코어는 8번 MB을 복호화할 수 있게 되는 것이다.
결과적으로, 각 코어들의 복호화 과정에서의 의존성은 없어지고, 대기 (wait)가 사라짐으로써 효율적인 병렬 프로세싱에 의한 영상 신호의 복호화가 가능하다.
C. 영상 신호 처리장치
도 7은 본 발명에 따른 실시예가 적용될 멀티 코어 프로세스 방식을 사용하는 멀티 코어 프로세서의 일 예로써 두 개의 코어를 가지는 구성을 보이고 있다.
도 7을 참조하면, 소정의 영상 신호 압축 방식에 의해 부호화된 비트 스트림 (700)은 멀티 코어 프로세서(710)로 입력된다. 앞에서도 밝힌 바와 같이 상기 비트 스트림은 영상 프레임을 구성하는 정보들에 대응한다.
상기 비트 스트림(700)은 상기 멀티 코어 프로세서(710)를 구성하는 두 개의 코어들(712, 714)로 제공된다. 상기 두 개의 코어들(712, 714)은 상기 비트 스트림으로부터 헤더 정보, 상관관계에 관한 정보 및 시작 위치 정보를 복호한다. 그리고 상기 두 개의 코어들(712, 714) 각각은 상기 복호된 시작 위치 정보에 의해 상기 비트 스트림에서 자신에게 할당된 MB들에 상응하는 구간의 비트들을 복호한다. 상기 복호를 위해 상기 두 개의 코어(712, 714) 각각은 앞서 복호된 상관관계에 관한 정보를 고려한다.
한편 상기 입력된 비트 스트림(700)의 복호에 의해 상기 멀티 코어 프로세 서(710)는 하나의 화면 프레임(frame)(720)을 출력하게 된다. 상기 하나의 화면 프레임(720)은 하나의 영상 프레임에 의해 획득할 수 있다. 그리고 상기 하나의 화면 프레임(720)은 디스플레이 장치에 의해 표시되는 하나의 화면을 의미한다.
본 발명에서 제안하는 영상 프레임에 의해 영상 신호를 부호화하거나 복호화하기 위해서는 그에 따른 영상 신호 처리장치가 구체적으로 설명되어야 할 것이다.
즉 본 발명의 실시예에 따른 영상 신호 처리장치는 새로이 제안된 영상 프레임으로 영상 신호를 부호화하기 위한 인코더와, 새로이 제안된 영상 프레임에 의해 영상 신호를 복호화하기 위한 디코더를 포함한다. 그리고 상기 디코더는 멀티 프로세싱을 위한 복수의 코어들 각각에 대해 구비되어야 할 것이다.
상기 인코더는 영상 신호를 소정 단위에 의해 복수의 매크로 블록들로 생성한다. 그리고 상기 인코더는 상기 생성된 복수의 매크로 블록들에 헤더 정보와 상기 복수의 매크로 블록들 간의 상관관계에 관한 정보를 결합하여 영상 프레임을 구성한다.
또한 상기 인코더는 영상 프레임을 구성함에 있어, 상기 복수의 MB들의 시작 위치에 관한 정보를 추가로 결합한다. 이때 상기 인코더는 상기 시작 위치에 관한 정보를 상기 영상 프레임에 추가함에 있어, 상기 복수의 MB들의 앞에 위치하도록 한다. 상기 복수의 매크로 블록들 간의 상관관계에 관한 정보와 상기 시작 위치에 관한 정보는 상기 영상 프레임 내에서 그 위치가 교체될 수 있다.
상기 디코더는 상기 영상 프레임 내에 존재하는 상기 복수의 매크로 블록들 간의 상관관계에 관한 정보를 복호한다. 그리고 상기 디코더는 상기 복호된 상관관 계에 관한 정보에 의해 상기 영상 프레임 내에 존재하는 복수의 매크로 블록들 중 자신에게 할당된 적어도 하나의 매크로 블록을 복호한다.
또한 상기 디코더는 상기 영상 프레임 내에 존재하는 상기 복수의 MB들의 시작 위치에 관한 정보를 복호함으로써, 각 코어들이 자신이 복호할 대상 MB들의 시작 위치를 확인할 수 있도록 한다.
한편 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형 실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어 져서는 안 될 것이다.
예컨대 전술한 본 발명의 바람직한 실시예에서는 MPEG-4을 영상 신호 압축 방식으로 사용하는 경우에 한정하여 설명하고 있다. 하지만 MPEG-4 외의 다양한 영상 신호 압축 방식을 사용하는 경우에 대해서도 본 발명에서 제안하는 바가 동일하게 적용될 수 있음은 자명할 것이다.
또한 본 발명에 따른 실시예는 멀티 코어 프로세스 방식을 지원하기 위한 코어의 개수에 한정되지 않는다. 즉 본 발명의 바람직한 실시예에서는 4개 또는 2개의 코어만을 가정하고 있으나 코어의 개수가 복수인 모든 멀티 코어 프로세서에 대해서는 균등하게 적용될 수 있다.
또한 하나의 화면 프레임을 구성하는 MB의 개수에 대해서도 다양한 변화가 가능하다. 즉 본 발명의 바람직한 실시예에서는 20개의 MB에 의해 하나의 화면 프레임이 표시됨을 가정하고 있다. 하지만 하나의 화면 프레임을 표시하기 위해 사용될 수 있는 다양한 개수의 MB에 대해서도 본 발명은 균등하게 적용되어야 한다.
도 1은 종래 영상 신호 압축방식 중의 하나인 MPEG-4에서 제안된 영상 프레임의 구조를 보이고 있는 도면,
도 2는 종래 멀티 코어 프로세스 방식의 영상 신호 처리장치에서 영상 신호를 복호화하는 과정을 보이고 있는 도면,
도 3은 본 발명의 실시예에 따른 영상 프레임의 구조를 보이고 있는 도면,
도 4a 내지 도 4d는 본 발명에서 제안한 영상 프레임 내의 MB 위치정보 필드의 구성 예들을 보이고 있는 도면,
도 5는 본 발명의 실시예에 따라 시간 축에서 영상 프레임을 복호하는 동작을 보이고 있는 도면,
도 6은 본 발명의 실시 에에 따라 하나의 영상 프레임에 의해 하나의 화면 프레임을 표시하기 위한 복호화 과정을 보이고 있는 도면,
도 7은 본 발명에 따른 실시예가 적용될 멀티 코어 프로세스 방식을 사용하는 멀티 코어 프로세서의 일 예로써 두 개의 코어를 가지는 구성을 보이고 있는 도면.

Claims (12)

  1. 멀티 코어 프로세스 방식의 영상 신호 처리 장치에서의 영상 프레임 구성 방법에 있어서,
    영상 신호를 소정 단위에 의해 복수의 매크로 블록들로 생성하는 과정과,
    상기 생성된 복수의 매크로 블록들에 헤더 정보를 결합하여 영상 프레임을 구성하는 과정을 포함하며,
    여기서 상기 영상 프레임은 상기 복수의 매크로 블록들 간의 상관관계에 관한 정보를 기록하는 하나의 상관관계정보 필드를 구비하며, 상기 상관관계정보 필드는 상기 영상 프레임을 구성하는 복수의 매크로 블록들의 앞에 위치하는 영상 프레임 구성 방법.
  2. 제1항에 있어서,
    상기 하나의 상관관계정보 필드 내에는 상기 복수의 매크로 블록들 각각에 대응한 상관관계에 관한 정보가 기록되며, 상기 상관관계에 관한 정보는 상기 복수의 매크로 블록들의 움직임 벡터의 차분치 (motion vector difference; MVD)인 영상 프레임 구성 방법.
  3. 제1항에 있어서,
    상기 소정 단위는 매크로 블록 내의 영상 신호를 압축하기 위한 최소 단위이며, 하나의 영상 프레임을 구성하는 복수의 매크로 블록들은 하나의 화면 프레임에 상응하는 영상 신호인 영상 프레임 구성 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 영상 프레임은 상기 복수의 매크로 블록들의 앞에 상기 복수의 매크로 블록들의 시작 위치에 관한 정보를 기록하는 매크로 블록 위치정보 필드를 더 포함하는 영상 프레임 구성 방법.
  5. 멀티 코어 프로세서 방식의 영상 신호 처리 장치에서의 영상 프레임 복호화 방법에 있어서,
    상기 영상 프레임 내에 존재하는 하나의 상관관계정보 필드에 기록된 상관관계정보를 복호하는 과정과,
    상기 멀티 코어 프로세서 방식을 지원하기 위한 복수의 코어들 각각이 상기 복호된 상관관계정보에 의해 상기 영상 프레임 내에 존재하는 복수의 매크로 블록들 중 자신에게 할당된 적어도 하나의 매크로 블록을 복호하는 과정을 포함하며,
    상기 상관관계정보는 상기 복수의 매크로 블록들 간의 상관관계에 관한 정보 이며, 상기 상관관계정보 필드는 상기 복수의 매크로 블록들이 기록되는 필드의 앞에 위치하는 영상 프레임 복호화 방법.
  6. 제5항에 있어서,
    상기 하나의 상관관계정보 필드 내에는 상기 복수의 매크로 블록들 각각에 대응한 상관관계정보가 기록되며, 상기 상관관계정보는 상기 복수의 매크로 블록들의 움직임 벡터의 차분치 (motion vector difference; MVD)인 영상 프레임 복호화 방법.
  7. 제5항에 있어서,
    상기 각 매크로 블록 내의 영상 신호는 최소 단위에 의해 압축되며, 하나의 영상 프레임을 구성하는 복수의 매크로 블록들로부터 복호된 영상 신호는 하나의 화면 프레임에 상응하는 영상 신호인 영상 프레임 복호화 방법.
  8. 제5항 내지 제7항 중 어느 한 항에 있어서,
    상기 영상 프레임 내에서 상기 복수의 매크로 블록들의 앞에 존재하는 매크로 블록 위치정보 필드에 기록된 상기 매크로 블록들의 시작 위치에 관한 정보를 복호하는 과정을 더 포함하며,
    상기 복수의 코어들 각각은 상기 복호된 상기 매크로 블록들의 시작 위치에 관한 정보에 의해 자신에게 할당된 적어도 하나의 매크로 블록의 시작 위치를 확인하는 영상 프레임 복호화 방법.
  9. 멀티 코어 프로세스 방식의 영상 신호 처리장치에 있어서,
    영상 신호를 소정 단위에 의해 복수의 매크로 블록들로 생성하고, 상기 생성된 복수의 매크로 블록들에 헤더 정보와 상기 복수의 매크로 블록들 간의 상관관계에 관한 정보를 결합하여 영상 프레임을 구성하는 인코더와,
    상기 영상 프레임 내에 존재하는 상기 복수의 매크로 블록들 간의 상관관계에 관한 정보를 복호하고, 상기 복호된 상관관계에 관한 정보에 의해 상기 영상 프레임 내에 존재하는 복수의 매크로 블록들 중 자신에게 할당된 적어도 하나의 매크로 블록을 복호하는 디코더를 포함하며,
    여기서 상기 상관관계에 관한 정보는 상기 복수의 매크로 블록들의 앞에 위치하며, 상기 디코더는 상기 멀티 코어 프로세스 방식을 지원하기 위한 복수의 코어들 각각에 대응하여 구비되는 영상 신호 처리장치.
  10. 제9항에 있어서,
    상기 하나의 상관관계정보 필드 내에는 상기 복수의 매크로 블록들 각각에 대응한 상관관계에 관한 정보가 기록되며, 상기 상관관계에 관한 정보는 상기 복수의 매크로 블록들의 움직임 벡터의 차분치 (motion vector difference; MVD)인 영상 신호 처리장치.
  11. 제9항에 있어서,
    이며, 상기 소정 단위는 매크로 블록 내의 영상 신호를 압축하기 위한 최소 단위이며, 하나의 영상 프레임을 구성하는 복수의 매크로 블록들로부터 복호된 영상 신호는 하나의 화면 프레임에 상응하는 영상 신호인 영상 신호 처리장치.
  12. 제9항 내지 제11항 중 어느 한 항에 있어서,
    상기 인코더는, 상기 복수의 매크로 블록들의 앞에 상기 복수의 매크로 블록들의 시작 위치에 관한 정보를 추가로 결합하여 상기 영상 프레임을 구성하는 영상 신호 처리장치.
KR1020080130721A 2008-12-19 2008-12-19 멀티 코어 프로세스 방식의 영상 신호 처리장치에서 영상 프레임 구성 및 복호화 방법과 그 영상 신호 처리장치 KR20100071865A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080130721A KR20100071865A (ko) 2008-12-19 2008-12-19 멀티 코어 프로세스 방식의 영상 신호 처리장치에서 영상 프레임 구성 및 복호화 방법과 그 영상 신호 처리장치
CN200910258784A CN101754019A (zh) 2008-12-19 2009-12-21 在视频信号处理设备中构建和解码视频帧的方法和设备
US12/643,164 US20100158125A1 (en) 2008-12-19 2009-12-21 Method and apparatus for constructing and decoding video frame in video signal processing apparatus using multi-core processing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080130721A KR20100071865A (ko) 2008-12-19 2008-12-19 멀티 코어 프로세스 방식의 영상 신호 처리장치에서 영상 프레임 구성 및 복호화 방법과 그 영상 신호 처리장치

Publications (1)

Publication Number Publication Date
KR20100071865A true KR20100071865A (ko) 2010-06-29

Family

ID=42266055

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080130721A KR20100071865A (ko) 2008-12-19 2008-12-19 멀티 코어 프로세스 방식의 영상 신호 처리장치에서 영상 프레임 구성 및 복호화 방법과 그 영상 신호 처리장치

Country Status (3)

Country Link
US (1) US20100158125A1 (ko)
KR (1) KR20100071865A (ko)
CN (1) CN101754019A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101219220B1 (ko) * 2010-10-20 2013-01-08 성균관대학교산학협력단 병렬 부호화를 위한 데이터 파티션 방법 및 이를 수행하는 프로그램을 기록한 기록매체
US8958642B2 (en) 2011-10-19 2015-02-17 Electronics And Telecommunications Research Institute Method and device for image processing by image division

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012046435A1 (ja) 2010-10-04 2012-04-12 パナソニック株式会社 画像処理装置、画像符号化方法および画像処理方法
KR101773396B1 (ko) * 2011-02-09 2017-08-31 삼성전자주식회사 데이터를 압축 해제하는 그래픽 처리 장치 및 방법
US10277913B2 (en) * 2014-10-22 2019-04-30 Samsung Electronics Co., Ltd. Application processor for performing real time in-loop filtering, method thereof and system including the same
KR102273670B1 (ko) 2014-11-28 2021-07-05 삼성전자주식회사 움직임 보상 정보를 수정하는 데이터 처리 시스템과 데이터 처리 방법
CN105847822A (zh) * 2016-04-01 2016-08-10 乐视控股（北京）有限公司 一种视频解码方法及装置
CN115052142A (zh) * 2016-08-01 2022-09-13 韩国电子通信研究院 图像编码/解码方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3662171B2 (ja) * 2000-06-05 2005-06-22 三菱電機株式会社 符号化装置及び符号化方法
US20030215011A1 (en) * 2002-05-17 2003-11-20 General Instrument Corporation Method and apparatus for transcoding compressed video bitstreams
JP4658563B2 (ja) * 2004-10-13 2011-03-23 パナソニック株式会社 画像データ処理装置及び画像データ処理方法
US20080298473A1 (en) * 2007-06-01 2008-12-04 Augusta Technology, Inc. Methods for Parallel Deblocking of Macroblocks of a Compressed Media Frame

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101219220B1 (ko) * 2010-10-20 2013-01-08 성균관대학교산학협력단 병렬 부호화를 위한 데이터 파티션 방법 및 이를 수행하는 프로그램을 기록한 기록매체
US8958642B2 (en) 2011-10-19 2015-02-17 Electronics And Telecommunications Research Institute Method and device for image processing by image division

Also Published As

Publication number Publication date
CN101754019A (zh) 2010-06-23
US20100158125A1 (en) 2010-06-24

Similar Documents

Publication Publication Date Title
KR20100071865A (ko) 멀티 코어 프로세스 방식의 영상 신호 처리장치에서 영상 프레임 구성 및 복호화 방법과 그 영상 신호 처리장치
US8218641B2 (en) Picture encoding using same-picture reference for pixel reconstruction
JP6129178B2 (ja) 予測モードを表す情報の符号化又は復号
JP4547149B2 (ja) モザイクを符号化する方法及び装置
JP5537293B2 (ja) 画像符号化装置及び画像復号化装置
KR102144881B1 (ko) 비디오 처리를 위한 송신 장치 및 방법
JP6315911B2 (ja) 画像符号化装置、画像符号化方法及びプログラム、画像復号装置、画像復号方法及びプログラム
JP2019512969A (ja) ビデオの符号化方法及び装置、機器、記憶媒体
KR20200003715A (ko) 오버레이로 비디오를 인코딩하기 위한 방법 및 시스템
JP2009207136A (ja) 複数のビデオストリームを処理する方法、ビデオストリームの符号化システムおよびビデオストリームの復号化システム
CN113574873B (zh) 对已编码视频流的子码流进行解码的方法和计算机设备
JP2022508074A (ja) スキップ及びマージモードのためのマルチ仮説のシグナリング及び動きベクトル差分によるマージの距離オフセットテーブルのシグナリングのための方法及び装置
JP2017525175A (ja) ビデオにおけるピクチャのロバストな符号化および復号化
US10327009B2 (en) Image processor
TW201143443A (en) Method and system for 3D video decoding using a tier system framework
KR102035759B1 (ko) 멀티-쓰레드 텍스처 디코딩
KR20080006585A (ko) 스케일러블 비디오 코딩에서 비트 스트림 순서의 시그널링
KR20180116835A (ko) 비디오 비트 스트림 혼합 방법 및 이를 수행하는 장치
KR20190050714A (ko) 360 vr 영상 부호화/복호화 방법 및 그 장치
JP7061202B2 (ja) フレキシブルなツリー構造における連結符号化単位
JP6469277B2 (ja) 画像符号化装置、画像符号化方法及びプログラム、画像復号装置、画像復号方法及びプログラム
US20170332096A1 (en) System and method for dynamically stitching video streams
JP4209783B2 (ja) 画像圧縮装置、画像再生装置、画像圧縮方法、画像再生方法、画像圧縮プログラム、及び画像再生プログラム
JP2022522842A (ja) ビデオコーディングのための方法、装置及びプログラム
Bala et al. Experiences with software MPEG-2 video decompression on an SMP PC

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid