KR20100065787A - Substrate, semiconductor package using the substrate, and methods of fabricating the substrate - Google Patents

Substrate, semiconductor package using the substrate, and methods of fabricating the substrate Download PDF

Info

Publication number
KR20100065787A
KR20100065787A KR1020080124304A KR20080124304A KR20100065787A KR 20100065787 A KR20100065787 A KR 20100065787A KR 1020080124304 A KR1020080124304 A KR 1020080124304A KR 20080124304 A KR20080124304 A KR 20080124304A KR 20100065787 A KR20100065787 A KR 20100065787A
Authority
KR
South Korea
Prior art keywords
base plate
connection member
encapsulant
substrate
circuit pattern
Prior art date
Application number
KR1020080124304A
Other languages
Korean (ko)
Inventor
강인구
전오섭
임승원
최승용
Original Assignee
페어차일드코리아반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드코리아반도체 주식회사 filed Critical 페어차일드코리아반도체 주식회사
Priority to KR1020080124304A priority Critical patent/KR20100065787A/en
Publication of KR20100065787A publication Critical patent/KR20100065787A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

PURPOSE: A substrate, a semiconductor package using the substrate, and a method of fabricating the substrate are provided to reduce the electrical resistance of the semiconductor package by minimizing wire bonding and the length of a ribbon or clip. CONSTITUTION: A base plate is prepared. A device(40) is arranged on the base plate. Connecting member(50a', 50b') electrically interlinks the base plate and the device. An encapsulating material(60') is formed on the base plate to seal up device and connecting member. A conductive circuit pattern is formed on the encapsulating material. The top part of the connecting member is exposed by the encapsulating material and is electrically connected to the conductive circuit pattern.

Description

기판, 상기 기판을 사용하는 반도체 패키지 및 상기 기판의 제조방법{Substrate, Semiconductor Package using the substrate, and Methods of fabricating the substrate}Substrate, Semiconductor Package using the substrate, and Methods of fabricating the substrate

본 발명은 기판, 상기 기판을 사용하는 반도체 패키지 및 상기 기판을 제조하는 방법에 관한 것으로, 특히 소자를 내장하는 기판과 관련된 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a substrate, a semiconductor package using the substrate, and a method of manufacturing the substrate, and more particularly relates to a substrate incorporating elements.

일반적으로 반도체 패키지는 하나 혹은 복수개의 반도체 칩을 에폭시 몰드 컴파운드(EMC:Epoxy Mold Compound)와 같은 봉지재로 밀봉하여 내부를 보호한 후, 기판에 실장하여 사용한다. In general, a semiconductor package is used by sealing one or a plurality of semiconductor chips with an encapsulant such as an epoxy mold compound (EMC) to protect the inside, and then mount the semiconductor chip on a substrate.

그러나 최근 들어 전자기기의 고속도화, 대용량화 및 소형화가 진행되면서 후속의 열공정에 의한 영향을 최소화할 수 있는 다양한 형태의 기판 및 이를 사용하는 반도체 패키지에 대한 요구가 증가되고 있다. However, in recent years, as high speed, large capacity, and miniaturization of electronic devices are progressed, there is an increasing demand for various types of substrates and semiconductor packages using the same, which can minimize the effects of subsequent thermal processes.

예를 들어, 솔더 범프를 사용하는 기판의 경우, 후속의 열공정에 의해 상대적으로 용융점이 낮은 솔더의 구조적 안정성이 문제가 될 수 있다. For example, in the case of a substrate using solder bumps, structural stability of a solder having a relatively low melting point may be a problem due to subsequent thermal processes.

또한, 범프 구조를 사용하는 기판의 경우 소형화가 진행되면서 제조 단가가 높아지는 문제점이 있다. In addition, the substrate using the bump structure has a problem that the manufacturing cost increases as the miniaturization proceeds.

본 발명이 이루고자 하는 기술적 과제는 열적 안정성이 높으면서 동시에 제조 단가가 낮은 기판을 제공하는 데 있다. An object of the present invention is to provide a substrate having high thermal stability and low manufacturing cost.

그리고, 본 발명이 이루고자 하는 다른 기술적 과제는 열적 안정성이 높으면서 동시에 제조 단가가 낮은 기판을 사용하는 반도체 패키지를 제공하는 데 있다. Another object of the present invention is to provide a semiconductor package using a substrate having high thermal stability and low manufacturing cost.

그리고, 본 발명이 이루고자 하는 또 다른 기술적 과제는 열적 안정성이 높으면서 동시에 제조 단가가 낮은 기판의 제조방법을 제공하는 데 있다. Another object of the present invention is to provide a method of manufacturing a substrate having high thermal stability and low manufacturing cost.

상기 기술적 과제를 달성하기 위한 본 발명의 일 형태에 따른 기판이 제공된다. 상기 기판은 베이스 플레이트(base plate); 상기 베이스 플레이트 상에 배치된 소자; 상기 베이스 플레이트와 상기 소자를 전기적으로 연결하는 연결 부재; 상기 베이스 플레이트 상에 형성되며, 상기 소자 및 상기 연결 부재를 밀봉하는 봉지재; 및 상기 봉지재 상의 도전성 회로 패턴;을 포함한다. 상기 연결 부재의 최상단 부분은 상기 봉지재에 의해 노출되며, 상기 도전성 회로 패턴과 전기적으로 연결된다. 상기 연결 부재의 최상단 부분은 상기 봉지재의 상면과 동일 평면 상에 위치할 수 있다. 상기 연결 부재의 최상단 부분은 상기 연결 부재가 연결하는 상기 베이스 플레이트 및 상기 소자보다 상단에 위치하는 것이 바람직하다. 상기 연결 부재는 본딩 와이어, 본딩 리본, 본딩 클립 또는 이들의 임의 조합으로부터 선택된 연결 부재를 포함할 수 있다. 상기 연결 부재는 금, 알루미늄 또는 구리를 포함하여 형 성될 수 있다. 상기 연결 부재는 스티칭 공정에 의해 상기 베이스 플레이트의 상면과 상기 소자의 상면을 연결하는 연결 부재인 것이 바람직하다. 상기 소자는 능동 소자를 포함할 수 있으며, 예를 들어, MOSFET, IGBT, 다이오드 또는 이들의 임의의 조합으로부터 선택된 소자들을 포함할 수 있다. The board | substrate which concerns on one form of this invention for achieving the said technical subject is provided. The substrate may include a base plate; An element disposed on the base plate; A connection member electrically connecting the base plate and the device; An encapsulant formed on the base plate to seal the element and the connection member; And a conductive circuit pattern on the encapsulant. An uppermost portion of the connection member is exposed by the encapsulant and is electrically connected to the conductive circuit pattern. The uppermost portion of the connection member may be located on the same plane as the upper surface of the encapsulant. The uppermost portion of the connection member is preferably located above the base plate and the element to which the connection member connects. The connecting member may comprise a connecting member selected from a bonding wire, a bonding ribbon, a bonding clip, or any combination thereof. The connecting member may be formed including gold, aluminum or copper. The connecting member is preferably a connecting member connecting the upper surface of the base plate and the upper surface of the device by a stitching process. The device may include an active device, and may include, for example, devices selected from MOSFETs, IGBTs, diodes, or any combination thereof.

상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 형태에 따른 반도체 패키지가 제공된다. 상기 반도체 패키지는 베이스 플레이트; 상기 베이스 플레이트 상에 배치된 제1 소자; 상기 베이스 플레이트와 상기 제1 소자를 전기적으로 연결하는 연결 부재; 상기 베이스 플레이트 상에 형성되며, 상기 제1 소자 및 상기 연결 부재를 밀봉하는 제1 봉지재; 상기 제1 봉지재 상의 도전성 회로 패턴; 상기 도전성 회로 패턴 상에 전기적으로 연결되도록 배치되는 제2 소자; 및 상기 제1 봉지재 상에 형성되며, 상기 도전성 회로 패턴 및 상기 제2 소자를 밀봉하는 제2 봉지재;를 포함한다. 상기 연결 부재의 최상단 부분은 상기 제1 봉지재에 의해 노출되어 상기 도전성 회로 패턴과 전기적으로 연결된다. 상기 제1 소자는 능동 소자를 포함하며, 상기 제2 소자는 수동 소자를 포함할 수 있다. 상기 연결 부재의 최상단 부분은 상기 제1 봉지재의 상면과 동일 평면 상에 위치할 수 있다. 상기 연결 부재의 최상단 부분은 상기 연결 부재가 연결하는 상기 베이스 플레이트 및 상기 제1 소자보다 상단에 위치하는 것이 바람직하다. A semiconductor package of one embodiment of the present invention for achieving the above-mentioned other technical problem is provided. The semiconductor package includes a base plate; A first element disposed on the base plate; A connection member electrically connecting the base plate and the first element; A first encapsulation material formed on the base plate and sealing the first element and the connection member; A conductive circuit pattern on the first encapsulant; A second element disposed to be electrically connected on the conductive circuit pattern; And a second encapsulation material formed on the first encapsulation material and sealing the conductive circuit pattern and the second element. An uppermost portion of the connection member is exposed by the first encapsulant and electrically connected to the conductive circuit pattern. The first device may include an active device, and the second device may include a passive device. The uppermost portion of the connection member may be located on the same plane as the upper surface of the first encapsulant. The uppermost portion of the connection member is preferably located above the base plate and the first element to which the connection member connects.

상기 연결 부재는 본딩 와이어, 본딩 리본 또는 본딩 클립을 포함할 수 있다. 상기 연결 부재는 스티칭 공정에 의해 상기 베이스 플레이트의 상면과 상기 제1 소자의 상면을 연결하는 연결 부재인 것이 바람직하다. The connecting member may include a bonding wire, a bonding ribbon, or a bonding clip. It is preferable that the connection member is a connection member connecting the upper surface of the base plate and the upper surface of the first element by a stitching process.

상기 또 다른 기술적 과제를 달성하기 위한 본 발명의 일 형태에 따른 기판의 제조 방법이 제공된다. 상기 기판의 제조 방법은 베이스 플레이트를 준비하는 단계; 상기 베이스 플레이트 상에 소자를 배치하는 단계; 상기 베이스 플레이트와 상기 소자를 전기적으로 연결하는 연결 부재를 형성하는 단계; 상기 베이스 플레이트 상에 상기 소자 및 상기 연결 부재를 봉지재로 밀봉하는 단계; 상기 연결 부재의 최상단이 노출되도록 상기 봉지재의 상면을 제거하는 단계; 노출된 상기 연결 부재의 최상단과 전기적으로 연결되도록 상기 봉지재 상에 도전성 회로 패턴을 형성하는 단계;를 포함한다. 상기 연결 부재를 형성하는 단계는 스티칭 공정에 의해 상기 베이스 플레이트의 상면과 상기 소자의 상면을 와이어 본딩 또는 리본 본딩하는 단계를 포함할 수 있다. 상기 봉지재의 상면을 제거하는 단계는 상기 봉지재의 상면을 그라인딩하여 제거하는 단계를 포함할 수 있다. The manufacturing method of the board | substrate which concerns on one form of this invention for achieving the said another technical subject is provided. The method of manufacturing the substrate may include preparing a base plate; Placing an element on the base plate; Forming a connection member electrically connecting the base plate and the device; Sealing the element and the connection member with an encapsulant on the base plate; Removing an upper surface of the encapsulant such that an uppermost end of the connecting member is exposed; And forming a conductive circuit pattern on the encapsulant to be electrically connected to an uppermost end of the exposed connection member. The forming of the connection member may include wire bonding or ribbon bonding the upper surface of the base plate and the upper surface of the device by a stitching process. Removing the upper surface of the encapsulant may include removing the upper surface of the encapsulant by grinding.

상기 또 다른 기술적 과제를 달성하기 위한 본 발명의 다른 형태에 따른 기판의 제조 방법이 제공된다. 상기 기판의 제조 방법은 베이스 플레이트를 준비하는 단계; 상기 베이스 플레이트 상에 소자를 배치하는 단계; 상기 베이스 플레이트와 상기 소자를 전기적으로 연결하는 연결 부재를 형성하는 단계; 상기 연결 부재의 상며에 접하는 희생막을 형성하는 단계; 상기 베이스 플레이트와 상기 희생막 사이에 상기 소자 및 상기 연결 부재를 봉지재로 밀봉하는 단계; 상기 연결 부재의 최상단이 노출되도록 상기 희생막을 제거하는 단계; 노출된 상기 연결 부재의 최상면과 전기적으로 연결되도록 상기 봉지재 상에 도전성 회로 패턴을 형성하는 단계;를 포함한다. 상기 연결 부재를 형성하는 단계는 스티칭 공정에 의해 상기 베이스 플 레이트의 상면과 상기 소자의 상면을 클립 본딩하는 단계를 포함할 수 있다. There is provided a method of manufacturing a substrate according to another aspect of the present invention for achieving the above still further technical problem. The method of manufacturing the substrate may include preparing a base plate; Placing an element on the base plate; Forming a connection member electrically connecting the base plate and the device; Forming a sacrificial layer in contact with the upper and lower ends of the connection member; Sealing the element and the connection member with an encapsulant between the base plate and the sacrificial layer; Removing the sacrificial layer to expose the top of the connection member; And forming a conductive circuit pattern on the encapsulant so as to be electrically connected to an uppermost surface of the exposed connection member. The forming of the connection member may include a step of clip bonding the upper surface of the base plate and the upper surface of the device by a stitching process.

본 발명에 따른 기판, 상기 기판을 사용하는 반도체 패키지 및 상기 기판의 제조방법에 따르면, 솔더 범프 대신에 본딩 와이어, 리본 또는 클립을 사용하므로, 후속 공정에서 상대적으로 높은 온도(예를 들어,300℃ 내지 600℃)의 공정이 가능하다. According to the substrate according to the present invention, the semiconductor package using the substrate and the manufacturing method of the substrate, a bonding wire, a ribbon or a clip is used instead of a solder bump, so that in a subsequent process, a relatively high temperature (for example, 300 ° C.) To 600 ° C.) is possible.

본 발명에 따른 기판, 상기 기판을 사용하는 반도체 패키지 및 상기 기판의 제조방법에 따르면, 솔더 범프를 사용하지 않고 와이어 본딩, 리본 또는 클립 공정을 사용하므로 상대적으로 제조가 용이하면서 동시에 낮은 제조 단가를 구현할 수 있다. According to the substrate according to the present invention, the semiconductor package using the substrate, and the method of manufacturing the substrate, wire bonding, ribbon, or clip processes are used without using solder bumps, so that manufacturing is relatively easy and low manufacturing costs can be realized. Can be.

그리고, 본 발명에 따른 기판, 상기 기판을 사용하는 반도체 패키지 및 상기 기판의 제조방법에 따르면, 와이어 본딩, 리본 또는 클립의 길이를 최소화할 수 있으므로 반도체 패키지의 전기적 저항을 줄일 수 있다. In addition, according to the substrate, the semiconductor package using the substrate, and the manufacturing method of the substrate, the length of the wire bonding, the ribbon or the clip can be minimized, and thus the electrical resistance of the semiconductor package can be reduced.

본 발명에 따른 기판, 상기 기판을 사용하는 반도체 패키지 및 상기 기판의 제조방법에 따르면, 봉지재로 밀봉하는 공정 이전에 능동 소자들의 전기적 테스트를 수행할 수 있어, 실패 비용(failure cost)를 줄일 수 있다. According to the substrate according to the present invention, the semiconductor package using the substrate and the manufacturing method of the substrate, it is possible to perform the electrical test of the active elements before the sealing process with the encapsulant, it is possible to reduce the failure cost (failure cost) have.

한편, 본 발명에 따른 기판, 상기 기판을 사용하는 반도체 패키지 및 상기 기판의 제조방법에 따르면, 작은 피치 사이즈에 관계없이 더 넓은 도전성 영역을 기판 상에 형성할 수 있으므로, 반도체 패키지의 고밀도화 및 소형화를 구현할 수 있다. On the other hand, according to the substrate, the semiconductor package using the substrate, and the manufacturing method of the substrate, a wider conductive region can be formed on the substrate regardless of the small pitch size, thereby increasing the density and miniaturization of the semiconductor package. Can be implemented.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이다.The embodiments of the present invention are described in order to more fully explain the present invention to those skilled in the art, and the following embodiments may be modified into various other forms, It is not limited to the embodiment. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. In addition, the thickness or size of each layer in the drawings is exaggerated for convenience and clarity of description.

명세서 전체에 걸쳐서 막, 영역, 또는 기판등과 같은 하나의 구성요소가 다른 구성요소 "상에", "연결되어", 또는 "커플링되어" 위치한다고 언급할 때는, 상기 하나의 구성요소가 직접적으로 다른 구성요소 "상에", "연결되어", 또는 "커플링되어" 접촉하거나, 그 사이에 개재되는 또 다른 구성요소들이 존재할 수 있다고 해석될 수 있다. 반면에, 하나의 구성요소가 다른 구성요소 "직접적으로 상에", "직접 연결되어", 또는 "직접 커플링되어" 위치한다고 언급할 때는, 그 사이에 개재되는 다른 구성요소들이 존재하지 않는다고 해석된다. 동일한 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.Throughout the specification, when referring to one component, such as a film, region, or substrate, being located on, “connected”, or “coupled” to another component, the one component is directly It may be interpreted that there may be other components "on", "connected", or "coupled" in contact with, or interposed therebetween. On the other hand, when one component is said to be located on another component "directly on", "directly connected", or "directly coupled", it is interpreted that there are no other components intervening therebetween. do. Like numbers refer to like elements. As used herein, the term "and / or" includes any and all combinations of one or more of the listed items.

본 명세서에서 제 1, 제 2 등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제 1 부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제 2 부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.Although the terms first, second, etc. are used herein to describe various members, parts, regions, layers, and / or parts, these members, parts, regions, layers, and / or parts are defined by these terms. It is obvious that not. These terms are only used to distinguish one member, part, region, layer or portion from another region, layer or portion. Thus, the first member, part, region, layer or portion, which will be discussed below, may refer to the second member, component, region, layer or portion without departing from the teachings of the present invention.

또한, "상의" 또는 "위의" 및 "하의" 또는 "아래의"와 같은 상대적인 용어들은 도면들에서 도해되는 것처럼 다른 요소들에 대한 어떤 요소들의 관계를 기술하기 위해 여기에서 사용될 수 있다. 상대적 용어들은 도면들에서 묘사되는 방향에 추가하여 소자의 다른 방향들을 포함하는 것을 의도한다고 이해될 수 있다. 예를 들어, 도면들에서 소자가 뒤집어 진다면(turned over), 다른 요소들의 상부의 면 상에 존재하는 것으로 묘사되는 요소들은 상기 다른 요소들의 하부의 면 상에 방향을 가지게 된다. 그러므로, 예로써 든 "상의"라는 용어는, 도면의 특정한 방향에 의존하여 "하의" 및 "상의" 방향 모두를 포함할 수 있다. 소자가 다른 방향으로 향한다면(다른 방향에 대하여 90도 회전), 본 명세서에 사용되는 상대적인 설명들은 이에 따라 해석될 수 있다.Also, relative terms such as "top" or "above" and "bottom" or "bottom" may be used herein to describe the relationship of certain elements to other elements as illustrated in the figures. It may be understood that relative terms are intended to include other directions of the device in addition to the direction depicted in the figures. For example, if the device is turned over in the figures, elements depicted as present on the face of the top of the other elements are oriented on the face of the bottom of the other elements. Thus, the exemplary term "top" may include both "bottom" and "top" directions depending on the particular direction of the figure. If the device faces in the other direction (rotated 90 degrees relative to the other direction), the relative descriptions used herein can be interpreted accordingly.

본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그 룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. As used herein, the singular forms "a", "an" and "the" may include the plural forms as well, unless the context clearly indicates otherwise. Also, as used herein, "comprise" and / or "comprising" specifies the presence of the mentioned shapes, numbers, steps, actions, members, elements and / or groups. It is not intended to exclude the presence or the addition of one or more other shapes, numbers, acts, members, elements and / or groups.

이하에서 본 발명의 실시예들을 설명함에 있어서, 본 발명의 일실시예는 베이스 플레이트와 소자를 전기적으로 연결하는 연결 부재로서 본딩 와이어를 사용하는 경우에 해당하며, 본 발명의 다른 실시예는 베이스 플레이트와 소자를 전기적으로 연결하는 연결 부재로서 본딩 리본을 사용하는 경우에 해당하며, 본 발명의 또 다른 실시예는 베이스 플레이트와 소자를 전기적으로 연결하는 연결 부재로서 본딩 클립을 사용하는 경우에 해당한다. In the following description of the embodiments of the present invention, one embodiment of the present invention corresponds to the case of using a bonding wire as a connecting member for electrically connecting the base plate and the device, another embodiment of the present invention is a base plate Corresponds to the case of using a bonding ribbon as a connecting member for electrically connecting the and the device, another embodiment of the present invention corresponds to the case of using a bonding clip as a connecting member for electrically connecting the base plate and the device.

도 2, 도 3, 도 6, 도 7, 도 9 및 도 11은 본 발명의 일 실시예 또는 다른 실시예에 따른 기판의 제조 방법을 도해하는 평면도들이고, 도 1, 도 4, 도 5, 도 8 및 도 10은 본 발명의 일 실시예 또는 다른 실시예에 따른 기판의 제조 방법을 도해하기 위해 상기 평면도들의 A-A' 방향에서 절취한 단면도들이다. 2, 3, 6, 7, 9, and 11 are plan views illustrating a method of manufacturing a substrate according to one or another embodiment of the present invention, and FIGS. 1, 4, 5, and 10. 8 and 10 are cross-sectional views taken along the AA ′ direction of the plan views to illustrate a method of manufacturing a substrate according to one or another embodiment of the present invention.

우선, 도 1을 참조하면, 베이스 플레이트(base plate) 상에 소자(40)를 배치한다. First, referring to FIG. 1, the device 40 is disposed on a base plate.

상기 베이스 플레이트는 예를 들어, 절연층(10) 상에(on) 도전성막 패턴(20)이 형성된 구조를 가질 수 있다. 도전성막 패턴(20)은 예를 들어, 구리막 패턴으로 구성될 수 있다. 그러나, 상기 베이스 플레이트는 도 1의 구조에 한정되지 않으며, 그 상면에 도전성막 패턴이 형성되는 구조이면 임의의 다른 구조도 가능하다. 예를 들어, 절연층 내에(within) 캐비티(cavity)가 형성되고 상기 캐비티 내에 도전성막 패턴이 형성되는 베이스 플레이트 구조도 가능하며 또는, 상기 베이스 플레이트는 금속으로만 구성된 플레이트 구조도 가능하다. For example, the base plate may have a structure in which the conductive layer pattern 20 is formed on the insulating layer 10. The conductive film pattern 20 may be formed of, for example, a copper film pattern. However, the base plate is not limited to the structure of FIG. 1, and any other structure may be used as long as the conductive film pattern is formed on the upper surface thereof. For example, a base plate structure in which a cavity is formed in an insulating layer and a conductive film pattern is formed in the cavity may be formed, or the base plate may be a plate structure composed of only metal.

상기 소자(40)는 바람직하게는 능동 소자(active device)를 포함할 수 있다. 예를 들어, 상기 능동 소자는 MOSFET, IGBT, 다이오드 또는 이들의 임의의 조합으로부터 선택된 소자들을 포함할 수 있다. 상기 베이스 플레이트와 소자(40) 사이에는 접착층(30)이 개재될 수 있으며, 예를 들어, 접착층(30)은 솔더나 폴리머 같은 물질로 형성될 수 있다. The device 40 may preferably comprise an active device. For example, the active device may include devices selected from MOSFETs, IGBTs, diodes, or any combination thereof. An adhesive layer 30 may be interposed between the base plate and the device 40. For example, the adhesive layer 30 may be formed of a material such as solder or polymer.

도 1 및 도 2를 참조하면, 본 발명의 일실시예에 따른 연결 부재(50a, 50b, 50c)는 본딩 와이어(bonding wire)일 수 있다. 연결 부재(50a, 50b, 50c)는 금, 알루미늄 또는 구리를 포함하여 형성되는 것이 바람직하다. 상기 연결 부재 중 일부(50a, 50c)는 상기 베이스 플레이트의 도전성막 패턴(20)과 소자(40)를 전기적으로 연결할 수 있으며, 상기 연결 부재 중 다른 일부(50c)는 상기 베이스 플레이트의 도전성막 패턴(20)들 사이를 서로 전기적으로 연결할 수 있다. 1 and 2, the connection members 50a, 50b, and 50c according to an embodiment of the present invention may be bonding wires. The connection members 50a, 50b, 50c are preferably formed of gold, aluminum or copper. Some of the connection members 50a and 50c may electrically connect the conductive layer pattern 20 and the element 40 of the base plate, and another portion 50c of the connection member may be the conductive layer pattern of the base plate. 20 may be electrically connected to each other.

도 1은 도 2의 A-A' 선을 따라 절취한 단면의 일부를 도시한 단면도이므로, 연결 부재 중 일부(50c)는 도 1에서 도시하지 않았으나, 연결 부재 중 일부(50b)는 편의상 점선으로 도시하였다. 1 is a cross-sectional view illustrating a portion of a cross section taken along the AA ′ line of FIG. 2, but a portion 50c of the connecting member is not shown in FIG. 1, but a portion 50b of the connecting member is shown as a dotted line for convenience. .

연결 부재(50a, 50b, 50c)는 스티칭(stitching) 공정에 의하여 형성되는 본딩 와이어일 수 있으며, 이 경우 연결 부재(50a, 50b, 50c)는 정점이 최상단에 위치하는 포물선 모양으로 형성될 수 있다. 따라서, 연결 부재(50a, 50b, 50c)의 최 상단은 상기 베이스 플레이트의 도전성막 패턴(20)과 소자(40)보다 상단에 위치하게 된다. 한편, 복수개의 연결 부재(50a, 50b, 50c)의 최상단은 상기 베이스 플레이트 상으로부터 각각 일정한 높이(예를 들어, 도 1의 H)를 유지하는 것이 바람직하다. The connecting members 50a, 50b, and 50c may be bonding wires formed by a stitching process, and in this case, the connecting members 50a, 50b and 50c may be formed in a parabolic shape where the vertices are located at the top. . Therefore, the uppermost ends of the connection members 50a, 50b, and 50c are positioned above the conductive layer pattern 20 and the element 40 of the base plate. On the other hand, it is preferable that the uppermost ends of the plurality of connecting members 50a, 50b, 50c maintain a constant height (for example, H in FIG. 1) from the base plate.

도 1 및 도 3을 참조하면, 본 발명의 다른 실시예에 따른 연결 부재(50a, 50b, 50c)는 본딩 리본(bonding ribbon)일 수 있다. 도 3의 본딩 리본은 도 2의 본딩 와이어보다 폭이 넓어서 전기 저항이 낮은 장점이 있을 수 있다. 도 3의 A-A' 선을 따라 절취한 단면은 도 2의 A-A' 선을 따라 절취한 단면과 결과적으로 동일하므로, 그 단면도는 도 1로서 공통된다. 1 and 3, the connection members 50a, 50b, and 50c according to another embodiment of the present invention may be bonding ribbons. Since the bonding ribbon of FIG. 3 is wider than the bonding wire of FIG. 2, an electrical resistance may be low. Since the cross section cut along the line A-A 'of FIG. 3 is the same as the cross section cut along the line A-A' of FIG. 2, the cross section is common as FIG.

연결 부재(50a, 50b, 50c)는 금, 알루미늄 또는 구리를 포함하여 형성되는 것이 바람직하다. 상기 연결 부재 중 일부(50a, 50c)는 상기 베이스 플레이트의 도전성막 패턴(20)과 소자(40)를 전기적으로 연결할 수 있으며, 상기 연결 부재 중 다른 일부(50c)는 상기 베이스 플레이트의 도전성막 패턴(20)들 사이를 서로 전기적으로 연결할 수 있다. The connection members 50a, 50b, 50c are preferably formed of gold, aluminum or copper. Some of the connection members 50a and 50c may electrically connect the conductive layer pattern 20 and the element 40 of the base plate, and another portion 50c of the connection member may be the conductive layer pattern of the base plate. 20 may be electrically connected to each other.

도 1은 도 3의 A-A' 선을 따라 절취한 단면의 일부를 도시한 단면도이므로, 연결 부재 중 일부(50c)는 도 1에서 도시하지 않았으나, 연결 부재 중 일부(50b)는 편의상 점선으로 도시하였다. 1 is a cross-sectional view illustrating a portion of a cross section taken along the AA ′ line of FIG. 3, but a portion of the connecting member 50c is not shown in FIG. 1, but a portion of the connecting member 50b is shown as a dotted line for convenience. .

연결 부재(50a, 50b, 50c)는 스티칭(stitching) 공정에 의하여 형성되는 본딩 리본일 수 있으며, 이 경우 연결 부재(50a, 50b, 50c)는 정점이 최상단에 위치하는 포물선 모양으로 형성될 수 있다. 따라서, 연결 부재(50a, 50b, 50c)의 최상 단은 상기 베이스 플레이트의 도전성막 패턴(20)과 소자(40)보다 상단에 위치하게 된다. 한편, 복수개의 연결 부재(50a, 50b, 50c)의 최상단은 상기 베이스 플레이트 상으로부터 각각 일정한 높이(예를 들어, 도 1의 H)를 유지하는 것이 바람직하다. The connecting members 50a, 50b, and 50c may be bonding ribbons formed by a stitching process, and in this case, the connecting members 50a, 50b and 50c may be formed in a parabolic shape where the vertices are located at the top. . Therefore, the uppermost ends of the connecting members 50a, 50b, and 50c are positioned above the conductive film pattern 20 and the element 40 of the base plate. On the other hand, it is preferable that the uppermost ends of the plurality of connecting members 50a, 50b, 50c maintain a constant height (for example, H in FIG. 1) from the base plate.

계속하여, 도 4를 참조하면, 상기 베이스 플레이트 상에 소자(40) 및 연결 부재(50a, 50b, 50c)를 봉지재(60)로 밀봉하는 단계가 수행된다. 봉지재(60)는 예를 들어, 에폭시 몰딩 수지(Epoxy Molding Compound, EMC) 또는 폴리머(Polymer)로 형성될 수 있다. 봉지재(60)는 연결 부재(50a, 50b, 50c)를 모두 밀봉하기 위하여 상기 베이스 플레이트 상에서 일정 높이(도 1의 H) 이상이 되도록 형성하는 것이 바람직하다. Subsequently, referring to FIG. 4, sealing of the element 40 and the connecting members 50a, 50b, 50c with the encapsulant 60 is performed on the base plate. The encapsulant 60 may be formed of, for example, an epoxy molding compound (EMC) or a polymer. The encapsulant 60 is preferably formed to have a predetermined height (H in FIG. 1) or more on the base plate in order to seal all the connection members 50a, 50b, and 50c.

계속하여, 도 5를 참조하면, 연결 부재(50a, 50b, 50c)의 최상단이 노출되도록 봉지재(60)의 상면을 제거한다. 봉지재(60)의 상면을 제거하는 공정을 그라인딩(grinding) 공정을 포함할 수 있다. 그러나, 그 외에 이 분야에서 잘 알려진 기계적 및/또는 화학적 연마 공정을 사용하여 봉지재(60)의 상면을 제거할 수도 있다. 봉지재(60)의 상면을 제거하는 과정 중에 연결 부재(50a, 50b, 50c)의 최상단의 일부가 동시에 제거될 수도 있으나, 연결 부재(50a, 50b, 50c)가 포물선의 형태를 유지하기 위하여 적절한 수준에서 제거되어야 한다. Subsequently, referring to FIG. 5, the upper surface of the encapsulant 60 is removed such that the top ends of the connecting members 50a, 50b, and 50c are exposed. The process of removing the upper surface of the encapsulant 60 may include a grinding process. However, in addition, the top surface of the encapsulant 60 may be removed using mechanical and / or chemical polishing processes well known in the art. While removing the upper surface of the encapsulant 60, a part of the uppermost end of the connecting members 50a, 50b, 50c may be removed at the same time, but the connecting members 50a, 50b, 50c are suitable for maintaining the shape of the parabola. Should be removed from the level.

도 5 및 도 6은 본 발명의 일실시예에서 봉지재(60)의 상면이 제거된 단계 후의 상태를 도시한 것으로, 본딩 와이어인 연결 부재(50a', 50b', 50c')의 최상단이 봉지재(60')에 의해 노출된다. 바람직하게는 연결 부재(50a, 50b, 50c)의 최상단 부분은 봉지재(60')의 상면과 동일 평면 상에 배치된다. 5 and 6 illustrate a state after the upper surface of the encapsulant 60 is removed in an embodiment of the present invention, and the uppermost ends of the connecting members 50a ', 50b', and 50c ', which are bonding wires, are encapsulated. Exposed by ash 60 '. Preferably, the uppermost portions of the connecting members 50a, 50b, 50c are disposed on the same plane as the upper surface of the encapsulant 60 '.

도 5 및 도 7은 본 발명의 다른 실시예에서 봉지재(60)의 상면이 제거된 단계 후의 상태를 도시한 것으로, 본딩 리본인 연결 부재(50a', 50b', 50c')의 최상단이 봉지재(60')에 의해 노출된다. 바람직하게는 연결 부재(50a, 50b, 50c)의 최상단 부분은 봉지재(60')의 상면과 동일 평면 상에 배치된다. 연결 부재(50a', 50b', 50c')가 본딩 와이어인 도 6인 경우와 비교하여 연결 부재(50a', 50b', 50c')가 본딩 리본인 도 7인 경우에, 봉지재(60')에 의해 노출되는 연결 부재(50a', 50b', 50c')가 더 넓은 것을 확인할 수 있다. 이는 연결 부재(50a', 50b', 50c')의 최상단의 폭이 본딩 와이어에 비하여 본딩 리본이 더 크기 때문이다. 5 and 7 illustrate a state after the upper surface of the encapsulant 60 is removed in another embodiment of the present invention, and the top end of the connecting members 50a ', 50b' and 50c ', which are bonding ribbons, is encapsulated. Exposed by ash 60 '. Preferably, the uppermost portions of the connecting members 50a, 50b, 50c are disposed on the same plane as the upper surface of the encapsulant 60 '. In the case where the connecting members 50a ', 50b', 50c 'are the bonding ribbons in FIG. 7 as compared to the case in which the connecting members 50a', 50b ', 50c' are bonding wires, the encapsulant 60 ' It can be seen that the connecting members 50a ', 50b', and 50c 'exposed by) are wider. This is because the width of the uppermost ends of the connecting members 50a ', 50b', 50c 'is larger than the bonding wires.

계속하여, 도 8 및 도 9를 참조하면 연결 부재(50a', 50b', 50c')의 최상단이 노출된 봉지재(60') 상에 도전성 회로 패턴(71)이 형성된다. 도전성 회로 패턴(71)의 일부는 봉지재(60')에 의해 노출되는 연결 부재(50a', 50b', 50c')의 최상단과 접촉하므로, 도전성 회로 패턴(71)은 연결 부재(50a', 50b', 50c')와 전기적으로 연결될 수 있다. 도전성 회로 패턴(71)은 봉지재(60')의 상의 전면에 도전성막을 형성한 후 원하는 회로 패턴을 구현하기 위하여 당업자들에게 공지된 방법으로 패터닝 단계를 거쳐 구현된다. 8 and 9, the conductive circuit pattern 71 is formed on the encapsulant 60 ′ where the top ends of the connecting members 50a ', 50b', and 50c 'are exposed. Part of the conductive circuit pattern 71 is in contact with the top end of the connecting members 50a ', 50b', 50c 'exposed by the encapsulant 60', so that the conductive circuit pattern 71 is connected to the connecting member 50a ', 50b 'and 50c'). The conductive circuit pattern 71 is formed through a patterning step by a method known to those skilled in the art in order to form a conductive film on the entire surface of the encapsulant 60 'and then to implement a desired circuit pattern.

계속하여, 도 10 및 도 11을 참조하면 봉지재(60') 및 도전성 회로 패턴(71)의 상면에 절연 물질막(72, 예를 들어 솔더 레지스트막)을 형성한 후, 소정의 도전성 패드를 구현할 수 있도록 절연 물질막(72)을 패터닝하여 도전성 회로 패턴(71)을 오프닝(opening) 시킨다. 10 and 11, an insulating material film 72 (eg, a solder resist film) is formed on the top surface of the encapsulant 60 ′ and the conductive circuit pattern 71, and then a predetermined conductive pad is removed. The conductive material pattern 72 is patterned to open the conductive circuit pattern 71 so as to be realized.

도 10 및 도 11에서 나타난 구조가 본 발명이 이루고자 하는 기술적 과제인 기판의 일실시예 또는 다른 실시예에 해당한다. 상기 기판에서는 베이스 플레이트 (10, 20); 상기 베이스 플레이트 상에 배치된 소자(40); 상기 베이스 플레이트와 상기 소자를 전기적으로 연결하는 연결 부재(50a', 50b, 50c'); 상기 베이스 플레이트 상에 형성되며, 상기 소자 및 상기 연결 부재를 밀봉하는 봉지재(60'); 및 상기 봉지재 상의 도전성 회로 패턴(71);을 포함하며, 상기 연결 부재의 최상단 부분은 상기 봉지재에 의해 노출되며, 상기 도전성 회로 패턴과 전기적으로 연결된다. The structure shown in FIGS. 10 and 11 corresponds to one embodiment or another embodiment of the substrate which is a technical problem to be achieved by the present invention. A base plate (10, 20) on the substrate; An element 40 disposed on the base plate; Connecting members (50a ', 50b, 50c') for electrically connecting the base plate and the device; An encapsulant (60 ') formed on the base plate and sealing the element and the connection member; And a conductive circuit pattern 71 on the encapsulant, wherein an uppermost portion of the connection member is exposed by the encapsulant and is electrically connected to the conductive circuit pattern.

도 13 및 도 15는 본 발명의 일 실시예 또는 다른 실시예에 따른 기판을 사용하는 반도체 패키지의 제조 방법을 도해하는 평면도들이고, 도 12 및 도 14는 본 발명의 일 실시예 또는 다른 실시예에 따른 기판을 사용하는 반도체 패키지의 제조 방법을 도해하기 위해 상기 평면도들의 A-A' 방향에서 절취한 단면도들이다. 13 and 15 are plan views illustrating a method of manufacturing a semiconductor package using a substrate in accordance with one or another embodiment of the present invention, and FIGS. 12 and 14 illustrate one or another embodiment of the present invention. Cross-sectional views taken along the AA ′ direction of the plan views to illustrate a method of manufacturing a semiconductor package using the substrate according to the present invention.

계속하여, 도 12 및 도 13을 참조하면, 본 발명이 이루고자 하는 기술적 과제인 기판 상에 또 다른 소자(80)들이 형성된다. 상기 또 다른 소자(80)는 예를 들어, 수동 소자, 집적 회로(IC)등을 포함할 수 있다. 상기 또 다른 소자(80)는 도전성 회로 패턴(71)과 전기적으로 연결되도록 배치될 수 있다. 즉, 상기 또 다른 소자(80)은 도전성 회로 패턴(71)과 직접 접촉되거나 와이어(81)등에 의해 전기적으로 연결될 수 있다. 따라서, 상기 또 다른 소자(80)은 도전성 회로 패턴(71) 및 연결 부재(50a', 50b', 50c')에 의하여 기판에 내장된 소자(40) 또는 상기 베이스 플레이트(20)와 전기적으로 연결될 수 있다. 한편, 도 13을 참조하면, 도전성 회로 패턴(71)의 일부 상에는 외부로 전기적 신호를 입출력할 수 있는 리드(82, lead)가 형성될 수 있다. 12 and 13, further elements 80 are formed on a substrate, which is a technical object of the present invention. The another device 80 may include, for example, a passive device, an integrated circuit (IC), or the like. The another device 80 may be disposed to be electrically connected to the conductive circuit pattern 71. That is, the another device 80 may be in direct contact with the conductive circuit pattern 71 or electrically connected by a wire 81 or the like. Accordingly, the another device 80 may be electrically connected to the device 40 or the base plate 20 embedded in the substrate by the conductive circuit pattern 71 and the connection members 50a ', 50b', and 50c '. Can be. Meanwhile, referring to FIG. 13, a lead 82 may be formed on a portion of the conductive circuit pattern 71 to input and output an electrical signal to the outside.

계속하여 도 14 및 도 15를 참조하면, 봉지재(60') 상에 도전성 회로 패턴(71) 및 상기 또 다른 소자(80)를 밀봉하기 위하여 또 다른 봉지재(90)가 형성될 수 있다. 한편, 상기 또 다른 봉지재(90)는 리드(82)의 일부를 더 밀봉할 수 있다. 계속하여 싱귤레이션(sigulation) 공정을 진행하여 원하는 반도체 패키지 제품을 구현할 수 있다. 14 and 15, another encapsulant 90 may be formed on the encapsulant 60 ′ to seal the conductive circuit pattern 71 and the another element 80. Meanwhile, the another encapsulant 90 may further seal a part of the lead 82. Subsequently, a sigulation process can be performed to implement desired semiconductor package products.

도 14 및 도 15에서 나타난 구조가 본 발명이 이루고자 하는 다른 기술적 과제인 반도체 패키지의 일실시예 또는 다른 실시예에 해당한다. 상기 반도체 패키지에서는 베이스 플레이트(10, 20); 상기 베이스 플레이트 상에 배치된 제1 소자(40); 상기 베이스 플레이트와 상기 제1 소자를 전기적으로 연결하는 연결 부재(50a', 50b', 50c'); 상기 베이스 플레이트 상에 형성되며, 상기 제1 소자 및 상기 연결 부재를 밀봉하는 제1 봉지재(60'); 상기 제1 봉지재 상의 도전성 회로 패턴(71); 상기 도전성 회로 패턴 상에 전기적으로 연결되도록 배치되는 제2 소자(80); 및 상기 제1 봉지재 상에 형성되며, 상기 도전성 회로 패턴 및 상기 제2 소자를 밀봉하는 제2 봉지재(90);를 포함하고, 상기 연결 부재의 최상단 부분은 상기 제1 봉지재에 의해 노출되어 상기 도전성 회로 패턴과 전기적으로 연결된다. The structure shown in FIGS. 14 and 15 corresponds to one embodiment or another embodiment of a semiconductor package which is another technical problem to be achieved by the present invention. A base plate (10, 20) in the semiconductor package; A first element 40 disposed on the base plate; Connection members (50a ', 50b', 50c ') electrically connecting the base plate and the first element; A first encapsulation member 60 'formed on the base plate and sealing the first element and the connection member; A conductive circuit pattern 71 on the first encapsulant; A second element 80 disposed to be electrically connected on the conductive circuit pattern; And a second encapsulation member 90 formed on the first encapsulation member and sealing the conductive circuit pattern and the second element, wherein an uppermost portion of the connection member is exposed by the first encapsulation member. And electrically connected to the conductive circuit pattern.

도 17, 도 19, 도 22, 도 24 및 도 26은 본 발명의 또 다른 실시예에 따른 기판의 제조 방법을 도해하는 평면도들이고, 도 16, 도 18, 도 20, 도 21, 도 23 및 도 25는 본 발명의 또 다른 실시예에 따른 기판의 제조 방법을 도해하기 위해 상기 평면도들의 A-A' 방향에서 절취한 단면도들이다. 17, 19, 22, 24 and 26 are plan views illustrating a method of manufacturing a substrate according to another embodiment of the present invention, and FIGS. 16, 18, 20, 21, 23 and 23 25 is a cross-sectional view taken in the AA ′ direction of the plan views to illustrate a method of manufacturing a substrate according to another embodiment of the present invention.

우선, 도 16을 참조하면, 베이스 플레이트(base plate) 상에 소자(40)를 배치한다. 상기 베이스 플레이트는 예를 들어, 절연층(10) 상에(on) 도전성막 패턴(20)이 형성된 구조를 가질 수 있다. 도전성막 패턴(20)은 예를 들어, 구리막 패턴으로 구성될 수 있다. 그러나, 상기 베이스 플레이트는 도 16의 구조에 한정되지 않으며, 그 상면에 도전성막 패턴이 형성되는 구조이면 임의의 다른 구조도 가능하다. 예를 들어, 절연층 내에(within) 캐비티(cavity)가 형성되고 상기 캐비티 내에 도전성막 패턴이 형성되는 베이스 플레이트 구조도 가능하며 또는, 상기 베이스 플레이트는 금속으로만 구성된 플레이트 구조도 가능하다. First, referring to FIG. 16, the device 40 is disposed on a base plate. For example, the base plate may have a structure in which the conductive layer pattern 20 is formed on the insulating layer 10. The conductive film pattern 20 may be formed of, for example, a copper film pattern. However, the base plate is not limited to the structure of FIG. 16, and any other structure may be used as long as it has a structure on which a conductive film pattern is formed. For example, a base plate structure in which a cavity is formed in an insulating layer and a conductive film pattern is formed in the cavity may be formed, or the base plate may be a plate structure composed of only metal.

상기 소자(40)는 바람직하게는 능동 소자(active device)를 포함할 수 있다. 예를 들어, 상기 능동 소자는 MOSFET, IGBT, 다이오드 또는 이들의 임의의 조합으로부터 선택된 소자들을 포함할 수 있다. 상기 베이스 플레이트(20)와 소자(40) 사이에는 접착층(30)이 개재될 수 있으며, 예를 들어, 접착층(30)은 솔더나 폴리머 같은 물질로 형성될 수 있다. The device 40 may preferably comprise an active device. For example, the active device may include devices selected from MOSFETs, IGBTs, diodes, or any combination thereof. An adhesive layer 30 may be interposed between the base plate 20 and the device 40. For example, the adhesive layer 30 may be formed of a material such as solder or polymer.

도 16 및 도 17을 참조하면, 본 발명의 또 다른 실시예에 따른 연결 부재(50a, 50b, 50c)는 본딩 클립(bonding clip)일 수 있다. 연결 부재(50a, 50b, 50c)는 금, 알루미늄 또는 구리를 포함하여 형성되는 것이 바람직하다. 상기 연결 부재 중 일부(50a, 50c)는 상기 베이스 플레이트의 도전성막 패턴(20)과 소자(40)를 전기적으로 연결할 수 있으며, 상기 연결 부재 중 다른 일부(50c)는 상기 베이 스 플레이트의 도전성막 패턴(20)들 사이를 서로 전기적으로 연결할 수 있다. 16 and 17, the connection members 50a, 50b, and 50c according to another embodiment of the present invention may be a bonding clip. The connection members 50a, 50b, 50c are preferably formed of gold, aluminum or copper. Some of the connection members 50a and 50c may electrically connect the conductive layer pattern 20 and the element 40 of the base plate, and another portion 50c of the connection member may be the conductive layer of the base plate. The patterns 20 may be electrically connected to each other.

도 16은 도 17의 A-A' 선을 따라 절취한 단면의 일부를 도시한 단면도이므로, 연결 부재 중 일부(50c)는 도 16에서 도시하지 않았으나, 연결 부재 중 일부(50b)는 편의상 점선으로 도시하였다. FIG. 16 is a cross-sectional view illustrating a portion of a cross section taken along line AA ′ of FIG. 17, but a portion 50c of the connecting member is not shown in FIG. 16, but a portion 50b of the connecting member is shown as a dotted line for convenience. .

연결 부재(50a, 50b, 50c)는 스티칭(stitching) 공정에 의하여 형성되는 본딩 클립(bonding clip)일 수 있으며, 이 경우 연결 부재(50a, 50b, 50c)는 정점이 최상단(최상면)에 위치하는 사다리꼴 모양으로 형성될 수 있다. 따라서, 연결 부재(50a, 50b, 50c)의 최상단은 상기 베이스 플레이트의 도전성막 패턴(20)과 소자(40)보다 상단에 위치하며, 상기 본딩 클립의 최상단(최상면)은 상기 베이스 플레이트의 수평면과 평행한 평면 상에 존재하게 된다. 한편, 복수개의 연결 부재(50a, 50b, 50c)의 최상단은 상기 베이스 플레이트 상으로부터 각각 일정한 높이(예를 들어, 도 16의 H1)를 유지하는 것이 바람직하다. The connecting members 50a, 50b, and 50c may be bonding clips formed by a stitching process, and in this case, the connecting members 50a, 50b and 50c may have the vertices positioned at the top (top surfaces). It may be formed in a trapezoidal shape. Therefore, the uppermost ends of the connecting members 50a, 50b, and 50c are positioned above the conductive film pattern 20 and the element 40 of the base plate, and the uppermost end (top surface) of the bonding clip is flush with the horizontal plane of the base plate. It exists on a parallel plane. On the other hand, it is preferable that the uppermost ends of the plurality of connecting members 50a, 50b, 50c maintain a constant height (for example, H1 of FIG. 16) from the base plate.

계속하여, 도 18 및 도 19를 참조하면, 연결 부재(50a, 50b, 50c)의 최상면(상기 베이스 플레이트에서부터 도 16의 높이 H1에 위치하는 상면)에 접하는 희생막(sacrificial film, 55)을 형성한다. 18 and 19, a sacrificial film 55 is formed to contact the top surfaces of the connecting members 50a, 50b, and 50c (upper surface located at the height H1 of FIG. 16 from the base plate). do.

계속하여, 도 20을 참조하면, 베이스 플레이트(10, 20)와 희생막(55) 사이에 소자(40) 및 연결 부재(50a, 50b, 50c)를 밀봉하는 봉지재(60)를 형성한다. 봉지재(60)는 예를 들어, 에폭시 몰딩 수지(Epoxy Molding Compound, EMC) 또는 폴리머(Polymer)로 형성될 수 있다. 희생막(55)이 존재하므로 봉지재(60)는 상기 베이스 플레이트 상에서 일정 높이(도 16의 H1)까지만 형성된다. 20, an encapsulant 60 is formed between the base plates 10 and 20 and the sacrificial layer 55 to seal the element 40 and the connection members 50a, 50b, and 50c. The encapsulant 60 may be formed of, for example, an epoxy molding compound (EMC) or a polymer. Since the sacrificial layer 55 is present, the encapsulant 60 is formed only up to a predetermined height (H1 in FIG. 16) on the base plate.

계속하여, 도 21 및 도 22를 참조하면, 본딩 클립인 연결 부재(50a, 50b, 50c)의 최상단(최상면)이 노출되도록 희생막(55)을 제거한다. 연결 부재(50a, 50b, 50c)가 본딩 클립인 경우에는 본딩 와이어 또는 본딩 리본인 경우와는 달리 봉지재(60)의 상면을 제거하는 공정이 불필요하다. 따라서, 연결 부재(50a, 50b, 50c)의 최상단이 노출되는 공정이 상대적으로 쉽게 진행된다. 21 and 22, the sacrificial film 55 is removed such that the top end (top surface) of the connecting members 50a, 50b, and 50c as the bonding clips is exposed. When the connecting members 50a, 50b, and 50c are bonding clips, a process of removing the upper surface of the encapsulant 60 is unnecessary, unlike when bonding wires or bonding ribbons are used. Thus, the process of exposing the uppermost ends of the connecting members 50a, 50b, 50c is relatively easy.

도 21 및 도 22은 본 발명의 또 다른 실시예에서 희생막(55)이 제거된 단계 후의 상태를 도시한 것으로, 본딩 클립인 연결 부재(50a, 50b, 50c)의 최상단(최상면)이 봉지재(60)에 의해 노출된다. 바람직하게는 연결 부재(50a, 50b, 50c)의 최상단 부분은 봉지재(60)의 상면과 동일 평면 상에 배치된다. 21 and 22 show a state after the sacrificial film 55 is removed in another embodiment of the present invention, and the top end (top surface) of the connecting members 50a, 50b, and 50c as the bonding clips is encapsulant. Exposed by 60. Preferably, the uppermost portions of the connecting members 50a, 50b, 50c are disposed on the same plane as the upper surface of the encapsulant 60.

계속하여, 도 23 및 도 24를 참조하면 연결 부재(50a, 50b, 50c)의 최상단이 노출된 봉지재(60) 상에 도전성 회로 패턴(71)이 형성된다. 도전성 회로 패턴(71)의 일부는 봉지재(60)에 의해 노출되는 연결 부재(50a, 50b, 50c)의 최상단과 접촉하므로, 도전성 회로 패턴(71)은 연결 부재(50a, 50b, 50c)와 전기적으로 연결될 수 있다. 도전성 회로 패턴(71)은 봉지재(60)의 상의 전면에 도전성막을 형성한 후 원하는 회로 패턴을 구현하기 위하여 당업자들에게 공지된 방법으로 패터닝 단계를 거쳐 구현된다. Subsequently, referring to FIGS. 23 and 24, the conductive circuit pattern 71 is formed on the encapsulant 60 having the uppermost ends of the connection members 50a, 50b, and 50c exposed. Part of the conductive circuit pattern 71 is in contact with the top of the connecting members 50a, 50b, 50c exposed by the encapsulant 60, so that the conductive circuit pattern 71 is connected to the connecting members 50a, 50b, 50c. Can be electrically connected. The conductive circuit pattern 71 is formed through a patterning step by a method known to those skilled in the art to form a conductive film on the entire surface of the encapsulant 60 and then to implement a desired circuit pattern.

계속하여, 도 25 및 도 26을 참조하면 봉지재(60) 및 도전성 회로 패턴(71)의 상면에 절연 물질막(72, 예를 들어 솔더 레지스트막)을 형성한 후, 소정의 도전성 패드를 구현할 수 있도록 절연 물질막(72)을 패터닝하여 도전성 회로 패턴(71)을 오프닝(opening) 시킨다. 25 and 26, after forming an insulating material layer 72 (eg, a solder resist film) on the top surface of the encapsulant 60 and the conductive circuit pattern 71, a predetermined conductive pad may be implemented. The insulating material film 72 is patterned to open the conductive circuit pattern 71.

도 25 및 도 26에서 나타난 구조가 본 발명이 이루고자 하는 기술적 과제인 기판의 또 다른 실시예에 해당한다. 상기 기판에서는 베이스 플레이트 (10, 20); 상기 베이스 플레이트 상에 배치된 소자(40); 상기 베이스 플레이트와 상기 소자를 전기적으로 연결하는 연결 부재(50a, 50b, 50c); 상기 베이스 플레이트 상에 형성되며, 상기 소자 및 상기 연결 부재를 밀봉하는 봉지재(60); 및 상기 봉지재 상의 도전성 회로 패턴(71);을 포함하며, 상기 연결 부재의 최상단 부분은 상기 봉지재에 의해 노출되며, 상기 도전성 회로 패턴과 전기적으로 연결된다. The structure shown in FIGS. 25 and 26 corresponds to another embodiment of the substrate which is a technical problem to be achieved by the present invention. A base plate (10, 20) on the substrate; An element 40 disposed on the base plate; Connecting members (50a, 50b, 50c) for electrically connecting the base plate and the device; An encapsulant (60) formed on the base plate and sealing the element and the connection member; And a conductive circuit pattern 71 on the encapsulant, wherein an uppermost portion of the connection member is exposed by the encapsulant and is electrically connected to the conductive circuit pattern.

도 28 및 도 30은 본 발명의 또 다른 실시예에 따른 기판을 사용하는 반도체 패키지의 제조 방법을 도해하는 평면도들이고, 도 27 및 도 29는 본 발명의 또 다른 실시예에 따른 기판을 사용하는 반도체 패키지의 제조 방법을 도해하기 위해 상기 평면도들의 A-A' 방향에서 절취한 단면도들이다. 28 and 30 are plan views illustrating a method of manufacturing a semiconductor package using a substrate according to another embodiment of the present invention, and FIGS. 27 and 29 are semiconductors using a substrate according to another embodiment of the present invention. Cross-sectional views taken along the AA ′ direction of the plan views to illustrate a method of manufacturing a package.

계속하여, 도 27 및 도 28을 참조하면, 본 발명이 이루고자 하는 기술적 과제인 기판 상에 또 다른 소자(80)들이 형성된다. 상기 또 다른 소자(80)는 예를 들어, 수동 소자, 집적 회로(IC)등을 포함할 수 있다. 상기 또 다른 소자(80)는 도전성 회로 패턴(71)과 전기적으로 연결되도록 배치될 수 있다. 즉, 상기 또 다른 소자(80)은 도전성 회로 패턴(71)과 직접 접촉되거나 와이어(81)등에 의해 전기적으로 연결될 수 있다. 따라서, 상기 또 다른 소자(80)은 도전성 회로 패턴(71) 및 연결 부재(50a, 50b, 50c)에 의하여 기판에 내장된 소자(40) 또는 상기 베이스 플레이트(20)와 전기적으로 연결될 수 있다. 한편, 도 28을 참조하면, 도전성 회로 패 턴(71)의 일부 상에는 외부로 전기적 신호를 입출력할 수 있는 리드(82, lead)가 형성될 수 있다. 27 and 28, further elements 80 are formed on a substrate, which is a technical object of the present invention. The another device 80 may include, for example, a passive device, an integrated circuit (IC), or the like. The another device 80 may be disposed to be electrically connected to the conductive circuit pattern 71. That is, the another device 80 may be in direct contact with the conductive circuit pattern 71 or electrically connected by a wire 81 or the like. Accordingly, the another device 80 may be electrically connected to the device 40 or the base plate 20 embedded in the substrate by the conductive circuit pattern 71 and the connection members 50a, 50b, and 50c. Meanwhile, referring to FIG. 28, a lead 82 may be formed on a portion of the conductive circuit pattern 71 to input and output an electrical signal to the outside.

계속하여 도 29 및 도 30을 참조하면, 봉지재(60) 상에 도전성 회로 패턴(71) 및 상기 또 다른 소자(80)를 밀봉하기 위하여 또 다른 봉지재(90)가 형성될 수 있다. 한편, 상기 또 다른 봉지재(90)는 리드(82)의 일부를 더 밀봉할 수 있다. 계속하여 싱귤레이션(sigulation) 공정을 진행하여 원하는 반도체 패키지 제품을 구현할 수 있다. 29 and 30, another encapsulant 90 may be formed on the encapsulant 60 to seal the conductive circuit pattern 71 and the another element 80. Meanwhile, the another encapsulant 90 may further seal a part of the lead 82. Subsequently, a sigulation process can be performed to implement desired semiconductor package products.

도 29 및 도 30에서 나타난 구조가 본 발명이 이루고자 하는 다른 기술적 과제인 반도체 패키지의 또 다른 실시예에 해당한다. 상기 반도체 패키지에서는 베이스 플레이트(10, 20); 상기 베이스 플레이트 상에 배치된 제1 소자(40); 상기 베이스 플레이트와 상기 제1 소자를 전기적으로 연결하는 연결 부재(50a, 50b, 50c); 상기 베이스 플레이트 상에 형성되며, 상기 제1 소자 및 상기 연결 부재를 밀봉하는 제1 봉지재(60); 상기 제1 봉지재 상의 도전성 회로 패턴(71); 상기 도전성 회로 패턴 상에 전기적으로 연결되도록 배치되는 제2 소자(80); 및 상기 제1 봉지재 상에 형성되며, 상기 도전성 회로 패턴 및 상기 제2 소자를 밀봉하는 제2 봉지재(90);를 포함하고, 상기 연결 부재의 최상단 부분은 상기 제1 봉지재에 의해 노출되어 상기 도전성 회로 패턴과 전기적으로 연결된다. The structure shown in FIGS. 29 and 30 corresponds to another embodiment of a semiconductor package which is another technical problem to be achieved by the present invention. A base plate (10, 20) in the semiconductor package; A first element 40 disposed on the base plate; Connecting members (50a, 50b, 50c) for electrically connecting the base plate and the first element; A first encapsulation member 60 formed on the base plate to seal the first element and the connection member; A conductive circuit pattern 71 on the first encapsulant; A second element 80 disposed to be electrically connected on the conductive circuit pattern; And a second encapsulation member 90 formed on the first encapsulation member and sealing the conductive circuit pattern and the second element, wherein an uppermost portion of the connection member is exposed by the first encapsulation member. And electrically connected to the conductive circuit pattern.

이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다. 예를 들어, 본 발명의 실시예들을 설명하는 과정에서 연결 부재(50a, 50b, 50c)는 본딩 와이어, 본딩 리본 또는 본딩 클립으로 설명하였으나, 이들의 조합으로부터 선택된 임의의 연결 부재로 구성될 수도 있다. Although the present invention has been described in detail with reference to preferred embodiments, the present invention is not limited to the above embodiments, and various modifications may be made by those skilled in the art within the scope of the technical idea of the present invention. . For example, in the process of describing the embodiments of the present invention, the connecting members 50a, 50b, and 50c have been described as bonding wires, bonding ribbons, or bonding clips, but may be composed of any connection member selected from a combination thereof. .

도 2, 도 3, 도 6, 도 7, 도 9 및 도 11은 본 발명의 일 실시예 또는 다른 실시예에 따른 기판의 제조 방법을 도해하는 평면도들이다.2, 3, 6, 7, 9, and 11 are plan views illustrating a method of manufacturing a substrate according to one or another embodiment of the present invention.

도 1, 도 4, 도 5, 도 8 및 도 10은 본 발명의 일 실시예 또는 다른 실시예에 따른 기판의 제조 방법을 도해하기 위해 상기 평면도들의 A-A' 방향에서 절취한 단면도들이다. 1, 4, 5, 8, and 10 are cross-sectional views taken along the line AA ′ of the plan views to illustrate a method of manufacturing a substrate according to one or another embodiment of the present invention.

도 13 및 도 15는 본 발명의 일 실시예 또는 다른 실시예에 따른 기판을 사용하는 반도체 패키지의 제조 방법을 도해하는 평면도들이다. 13 and 15 are plan views illustrating a method of manufacturing a semiconductor package using a substrate in accordance with one or another embodiment of the present invention.

도 12 및 도 14는 본 발명의 일 실시예 또는 다른 실시예에 따른 기판을 사용하는 반도체 패키지의 제조 방법을 도해하기 위해 상기 평면도들의 A-A' 방향에서 절취한 단면도들이다. 12 and 14 are cross-sectional views taken along the line AA ′ of the plan views to illustrate a method of manufacturing a semiconductor package using a substrate in accordance with one or another embodiment of the present invention.

도 17, 도 19, 도 22, 도 24 및 도 26은 본 발명의 또 다른 실시예에 따른 기판의 제조 방법을 도해하는 평면도들이다. 17, 19, 22, 24 and 26 are plan views illustrating a method of manufacturing a substrate according to another embodiment of the present invention.

도 16, 도 18, 도 20, 도 21, 도 23 및 도 25는 본 발명의 또 다른 실시예에 따른 기판의 제조 방법을 도해하기 위해 상기 평면도들의 A-A' 방향에서 절취한 단면도들이다. 16, 18, 20, 21, 23 and 25 are cross-sectional views taken along the line AA ′ of the plan views to illustrate a method of manufacturing a substrate according to another embodiment of the present invention.

도 28 및 도 30은 본 발명의 또 다른 실시예에 따른 기판을 사용하는 반도체 패키지의 제조 방법을 도해하는 평면도들이다. 28 and 30 are plan views illustrating a method of manufacturing a semiconductor package using a substrate according to another embodiment of the present invention.

도 27 및 도 29는 본 발명의 또 다른 실시예에 따른 기판을 사용하는 반도체 패키지의 제조 방법을 도해하기 위해 상기 평면도들의 A-A' 방향에서 절취한 단면 도들이다. 27 and 29 are cross-sectional views taken along the line AA ′ of the plan views to illustrate a method of manufacturing a semiconductor package using a substrate according to another embodiment of the present invention.

Claims (20)

베이스 플레이트(base plate);Base plate; 상기 베이스 플레이트 상에 배치된 소자;An element disposed on the base plate; 상기 베이스 플레이트와 상기 소자를 전기적으로 연결하는 연결 부재;A connection member electrically connecting the base plate and the device; 상기 베이스 플레이트 상에 형성되며, 상기 소자 및 상기 연결 부재를 밀봉하는 봉지재; 및An encapsulant formed on the base plate to seal the element and the connection member; And 상기 봉지재 상의 도전성 회로 패턴;을 포함하고,A conductive circuit pattern on the encapsulant; 상기 연결 부재의 최상단 부분은 상기 봉지재에 의해 노출되며, 상기 도전성 회로 패턴과 전기적으로 연결되는 것을 특징으로 하는 기판.And a top portion of the connection member is exposed by the encapsulant and electrically connected to the conductive circuit pattern. 제1항에 있어서, 상기 연결 부재의 최상단 부분은 상기 봉지재의 상면과 동일 평면 상에 위치하는 것을 특징으로 하는 기판.The substrate of claim 1, wherein the uppermost portion of the connection member is positioned on the same plane as the upper surface of the encapsulant. 제1항에 있어서, 상기 연결 부재의 최상단 부분은 상기 연결 부재가 연결하는 상기 베이스 플레이트 및 상기 소자보다 상단에 위치하는 것을 특징으로 하는 기판.The substrate of claim 1, wherein an uppermost portion of the connection member is positioned above the base plate and the element to which the connection member connects. 제1항에 있어서, 상기 연결 부재는 본딩 와이어, 본딩 리본 또는 본딩 클립을 포함하는 것을 특징으로 하는 기판.The substrate of claim 1, wherein the connecting member comprises a bonding wire, a bonding ribbon, or a bonding clip. 제1항에 있어서, 상기 연결 부재는 금, 알루미늄 또는 구리를 포함하여 형성되는 것을 특징으로 하는 기판.The substrate of claim 1, wherein the connection member comprises gold, aluminum, or copper. 제1항에 있어서, 상기 연결 부재는 스티칭 공정에 의해 상기 베이스 플레이트의 상면과 상기 소자의 상면을 연결하는 연결 부재인 것을 특징으로 하는 기판.The substrate of claim 1, wherein the connection member is a connection member connecting the upper surface of the base plate and the upper surface of the device by a stitching process. 제1항에 있어서, 상기 소자는 능동 소자를 포함하는 것을 특징으로 하는 기판.The substrate of claim 1, wherein the device comprises an active device. 제7항에 있어서, 상기 능동 소자는 MOSFET, IGBT, 다이오드 또는 이들의 임의의 조합으로부터 선택된 소자들을 포함하는 것을 특징으로 하는 기판.8. The substrate of claim 7, wherein the active device comprises devices selected from MOSFETs, IGBTs, diodes, or any combination thereof. 제1항에 있어서, 상기 베이스 플레이트는 그 상면이 도전성막 패턴을 포함하는 것을 특징으로 하는 기판.The substrate of claim 1, wherein an upper surface of the base plate includes a conductive film pattern. 베이스 플레이트;Base plate; 상기 베이스 플레이트 상에 배치된 제1 소자;A first element disposed on the base plate; 상기 베이스 플레이트와 상기 제1 소자를 전기적으로 연결하는 연결 부재;A connection member electrically connecting the base plate and the first element; 상기 베이스 플레이트 상에 형성되며, 상기 제1 소자 및 상기 연결 부재를 밀봉하는 제1 봉지재;A first encapsulation material formed on the base plate and sealing the first element and the connection member; 상기 제1 봉지재 상의 도전성 회로 패턴;A conductive circuit pattern on the first encapsulant; 상기 도전성 회로 패턴 상에 전기적으로 연결되도록 배치되는 제2 소자; 및A second element disposed to be electrically connected on the conductive circuit pattern; And 상기 제1 봉지재 상에 형성되며, 상기 도전성 회로 패턴 및 상기 제2 소자를 밀봉하는 제2 봉지재;를 포함하고,And a second encapsulation material formed on the first encapsulation material and sealing the conductive circuit pattern and the second element. 상기 연결 부재의 최상단 부분은 상기 제1 봉지재에 의해 노출되어 상기 도전성 회로 패턴과 전기적으로 연결되는 것을 특징으로 하는 반도체 패키지.And a top portion of the connection member is exposed by the first encapsulant and electrically connected to the conductive circuit pattern. 제10항에 있어서, 상기 제1 소자는 능동 소자를 포함하며, 상기 제2 소자는 수동 소자를 포함하는 것을 특징으로 하는 반도체 패키지.The semiconductor package of claim 10, wherein the first device comprises an active device, and the second device comprises a passive device. 제10항에 있어서, 상기 연결 부재의 최상단 부분은 상기 제1 봉지재의 상면과 동일 평면 상에 배치되는 것을 특징으로 하는 반도체 패키지.The semiconductor package of claim 10, wherein an uppermost portion of the connection member is disposed on the same plane as an upper surface of the first encapsulant. 제10항에 있어서, 상기 연결 부재의 최상단 부분은 상기 연결 부재가 연결하는 상기 베이스 플레이트 및 상기 제1 소자보다 상단에 위치하는 것을 특징으로 하는 반도체 패키지.The semiconductor package of claim 10, wherein an uppermost portion of the connection member is positioned above the base plate and the first element to which the connection member connects. 제10항에 있어서, 상기 연결 부재는 본딩 와이어, 본딩 리본 또는 본딩 클립을 포함하는 것을 특징으로 하는 반도체 패키지.The semiconductor package of claim 10, wherein the connection member comprises a bonding wire, a bonding ribbon, or a bonding clip. 제10항에 있어서, 상기 연결 부재는 스티칭 공정에 의해 상기 베이스 플레이트의 상면과 상기 제1 소자의 상면을 연결하는 연결 부재인 것을 특징으로 하는 반도체 패키지.The semiconductor package of claim 10, wherein the connection member is a connection member that connects an upper surface of the base plate and an upper surface of the first element by a stitching process. 베이스 플레이트를 준비하는 단계;Preparing a base plate; 상기 베이스 플레이트 상에 소자를 배치하는 단계;Placing an element on the base plate; 상기 베이스 플레이트와 상기 소자를 전기적으로 연결하는 연결 부재를 형성하는 단계;Forming a connection member electrically connecting the base plate and the device; 상기 베이스 플레이트 상에 상기 소자 및 상기 연결 부재를 봉지재로 밀봉하는 단계;Sealing the element and the connection member with an encapsulant on the base plate; 상기 연결 부재의 최상단이 노출되도록 상기 봉지재의 상면을 제거하는 단계; 및Removing an upper surface of the encapsulant such that an uppermost end of the connecting member is exposed; And 노출된 상기 연결 부재의 최상단과 전기적으로 연결되도록 상기 봉지재 상에 도전성 회로 패턴을 형성하는 단계;를 포함하는 기판 제조 방법.And forming a conductive circuit pattern on the encapsulant so as to be electrically connected to an uppermost end of the exposed connecting member. 제16항에 있어서, 상기 연결 부재를 형성하는 단계는 스티칭 공정에 의해 상기 베이스 플레이트의 상면과 상기 소자의 상면을 와이어 본딩 또는 리본 본딩하는 단계를 포함하는 것을 특징으로 하는 기판 제조 방법.The method of claim 16, wherein the forming of the connection member comprises wire bonding or ribbon bonding the upper surface of the base plate and the upper surface of the device by a stitching process. 제16항에 있어서, 상기 봉지재의 상면을 제거하는 단계는 상기 봉지재의 상면을 그라인딩하여 제거하는 단계를 포함하는 것을 특징으로 하는 기판 제조 방법.17. The method of claim 16, wherein removing the top surface of the encapsulant comprises grinding and removing the top surface of the encapsulant. 베이스 플레이트를 준비하는 단계;Preparing a base plate; 상기 베이스 플레이트 상에 소자를 배치하는 단계;Placing an element on the base plate; 상기 베이스 플레이트와 상기 소자를 전기적으로 연결하는 연결 부재를 형성하는 단계;Forming a connection member electrically connecting the base plate and the device; 상기 연결 부재의 상면에 접하는 희생막을 형성하는 단계;Forming a sacrificial layer in contact with an upper surface of the connection member; 상기 베이스 플레이트와 상기 희생막 사이에 상기 소자 및 상기 연결 부재를 봉지재로 밀봉하는 단계;Sealing the element and the connection member with an encapsulant between the base plate and the sacrificial layer; 상기 연결 부재의 최상단이 노출되도록 상기 희생막을 제거하는 단계;Removing the sacrificial layer to expose the top of the connection member; 노출된 상기 연결 부재의 최상면과 전기적으로 연결되도록 상기 봉지재 상에 도전성 회로 패턴을 형성하는 단계;를 포함하는 기판 제조 방법.And forming a conductive circuit pattern on the encapsulant so as to be electrically connected to an uppermost surface of the exposed connection member. 제19항에 있어서, 상기 연결 부재를 형성하는 단계는 스티칭 공정에 의해 상기 베이스 플레이트의 상면과 상기 소자의 상면을 클립 본딩하는 단계를 포함하는 것을 특징으로 하는 기판 제조 방법.20. The method of claim 19, wherein forming the connecting member comprises clip bonding the top surface of the base plate and the top surface of the device by a stitching process.
KR1020080124304A 2008-12-08 2008-12-08 Substrate, semiconductor package using the substrate, and methods of fabricating the substrate KR20100065787A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080124304A KR20100065787A (en) 2008-12-08 2008-12-08 Substrate, semiconductor package using the substrate, and methods of fabricating the substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080124304A KR20100065787A (en) 2008-12-08 2008-12-08 Substrate, semiconductor package using the substrate, and methods of fabricating the substrate

Publications (1)

Publication Number Publication Date
KR20100065787A true KR20100065787A (en) 2010-06-17

Family

ID=42364965

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080124304A KR20100065787A (en) 2008-12-08 2008-12-08 Substrate, semiconductor package using the substrate, and methods of fabricating the substrate

Country Status (1)

Country Link
KR (1) KR20100065787A (en)

Similar Documents

Publication Publication Date Title
US7138706B2 (en) Semiconductor device and method for manufacturing the same
US6060778A (en) Ball grid array package
US7598599B2 (en) Semiconductor package system with substrate having different bondable heights at lead finger tips
US7618849B2 (en) Integrated circuit package with etched leadframe for package-on-package interconnects
US6624006B2 (en) Methods of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip
US7692276B2 (en) Thermally enhanced ball grid array package formed in strip with one-piece die-attached exposed heat spreader
US7298026B2 (en) Large die package and method for the fabrication thereof
JP2001015679A (en) Semiconductor device and manufacture thereof
US20100213588A1 (en) Wire bond chip package
US9147600B2 (en) Packages for multiple semiconductor chips
KR101440933B1 (en) Integrated circuit package system employing bump technology
US9711343B1 (en) Molded leadframe substrate semiconductor package
US20090039506A1 (en) Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof
KR20030018642A (en) Stack chip module
KR100825784B1 (en) Semiconductor package suppressing a warpage and wire open defects and manufacturing method thereof
US20220013471A1 (en) Ic package
JP2010141295A (en) Shrink package on board
US7091623B2 (en) Multi-chip semiconductor package and fabrication method thereof
US7968371B2 (en) Semiconductor package system with cavity substrate
CN106847780B (en) Semiconductor device having a frame with multiple arms and related methods
US20050194698A1 (en) Integrated circuit package with keep-out zone overlapping undercut zone
JP4038021B2 (en) Manufacturing method of semiconductor device
KR20080020137A (en) Stack package having a reverse pyramidal shape
KR20100065787A (en) Substrate, semiconductor package using the substrate, and methods of fabricating the substrate
KR101708870B1 (en) Stacked semiconductor package and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL NUMBER: 2015101004093; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20150720

Effective date: 20161011

J2X1 Appeal (before the patent court)

Free format text: TRIAL NUMBER: 2016201008346; APPEAL AGAINST DECISION TO DECLINE REFUSAL