KR20100059569A - Apparatus and method for detecting time synchronization of ofdm system - Google Patents

Apparatus and method for detecting time synchronization of ofdm system Download PDF

Info

Publication number
KR20100059569A
KR20100059569A KR1020080118384A KR20080118384A KR20100059569A KR 20100059569 A KR20100059569 A KR 20100059569A KR 1020080118384 A KR1020080118384 A KR 1020080118384A KR 20080118384 A KR20080118384 A KR 20080118384A KR 20100059569 A KR20100059569 A KR 20100059569A
Authority
KR
South Korea
Prior art keywords
value
detecting
correlation
symbol
received signal
Prior art date
Application number
KR1020080118384A
Other languages
Korean (ko)
Other versions
KR101074111B1 (en
Inventor
김상인
오현서
곽동용
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020080118384A priority Critical patent/KR101074111B1/en
Publication of KR20100059569A publication Critical patent/KR20100059569A/en
Application granted granted Critical
Publication of KR101074111B1 publication Critical patent/KR101074111B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042—Detectors therefor, e.g. correlators, state machines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/10—Arrangements for initial synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

PURPOSE: A time synchronization detecting device and method of an OFDM system is provided to perform initial alignment and symbol synchronization by using cross correlation that is superior to the autocorrelation mode. CONSTITUTION: A correlator(10) obtains a correlation value through the cross correlation of a preamble signal which has been saved in advance with a received signal. A comparator(20) compares the correlation value with a predetermined critical value. A maximum value detector(30) detects the maximum value of the correlation value. A synchronous detector(40) detects the starting point of a frame from the point when the critical value of the correlation value is exceeded. The synchronous detector detects the location of a symbol in the frame from the location of the detected maximum value. The preamble symbol comprises a training symbol. The correlator comprises a plurality of delaying units, a plurality of multipliers, and a summing unit.

Description

ＯＦＤＭ 시스템의 시간 동기 검출 장치 및 방법{APPARATUS AND METHOD FOR DETECTING TIME SYNCHRONIZATION OF OFDM SYSTEM}Apparatus and Method for Detecting Time Synchronization of OPDM System {APPARATUS AND METHOD FOR DETECTING TIME SYNCHRONIZATION OF OFDM SYSTEM}

본 발명은 OFDM 시스템의 시간 동기 검출 장치 및 방법에 관한 것이다.The present invention relates to an apparatus and method for detecting time synchronization in an OFDM system.

본 발명은 지식경제부 및 정보통신연구진흥원의 IT원천기술개발의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호: 2007-F-039-02, 과제명: VMC 기술 개발].The present invention is derived from a study conducted as part of the IT source technology development of the Ministry of Knowledge Economy and the Ministry of Information and Communication Research and Promotion. [Task management number: 2007-F-039-02, Task name: VMC technology development].

고속으로 이동하는 차량을 중심으로 차량간 통신(Vehicle to Vehicle)과 차량과 인프라 통신(Vehicle to Infrastructure)을 제공하는 차량 시스템에서 직교 주파수 분할 다중화(Orthogonal Frequency Division Multiplexing, 이하, “OFDM”이라 함) 방식을 사용하고 있다.Orthogonal Frequency Division Multiplexing (hereinafter referred to as “OFDM”) in a vehicle system that provides vehicle to vehicle and vehicle to infrastructure around a fast moving vehicle. I'm using the method.

일반적으로, OFDM 기반의 송신 장치는 직렬로 입력되는 데이터 열을 복수의 병렬 데이터열로 변환하여 상호 직교성을 가지는 복수의 부반송파에 실어 동시에 전송한다. 이렇게 함으로써, 데이터의 전송율을 높일 수 있으며, 단일 반송파 신호에 비해 심볼 간격이 넓어지므로 인접한 심볼간의 간섭 영향이 줄게 되어 다중 경로 채널에서도 신뢰성 있는 복조가 가능하다. 이때, OFDM 기반의 송신 장치로부터 전송된 신호를 정확하게 복조하기 위해서는 시간 및 주파수 동기가 요구된다.In general, an OFDM-based transmitting apparatus converts a serially input data string into a plurality of parallel data strings and transmits the same on a plurality of subcarriers having mutual orthogonality. By doing so, the data rate can be increased, and since the symbol interval is wider than that of a single carrier signal, interference effects between adjacent symbols are reduced, so that reliable demodulation can be performed even in a multipath channel. In this case, time and frequency synchronization are required to accurately demodulate a signal transmitted from an OFDM-based transmission apparatus.

일반적으로, 시간 동기를 검출하기 위해, OFDM 기반의 수신 장치는 수신된 신호와 수신 장치에서 미리 알고 있는 신호(예를 들면, 위상 기준 심볼)의 상관 관계를 이용하여 프레임의 시작 시점을 검출하는 초기 동기와 심볼의 시작 위치를 검출하는 심볼 동기를 각각 수행한다. 그런데, 상관 관계를 이용한 방식은 여러 번의 곱셈과 가산이 필요하기 때문에 하드웨어 복잡도가 증가하며 데이터 처리 속도를 저하시키게 된다.In general, in order to detect time synchronization, an OFDM-based receiving device detects an initial point of time at which a frame starts using a correlation between a received signal and a signal (eg, a phase reference symbol) previously known to the receiving device. A symbol synchronization for detecting synchronization and a start position of a symbol is performed respectively. However, the correlation method requires multiple multiplications and additions, which increases hardware complexity and decreases data processing speed.

본 발명이 해결하고자 하는 기술적 과제는 하드웨어 복잡도를 줄일 수 있는 OFDM 시스템의 시간 동기 검출 장치 및 방법을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide an apparatus and method for detecting time synchronization of an OFDM system capable of reducing hardware complexity.

본 발명의 한 실시 예에 따르면, OFDM(Orthogonal Frequency Division Multiplexing) 시스템에서 수신 신호의 시간 동기 검출 방법이 제공된다. 시간 동기 검출 방법에 따르면, 상기 수신 신호와 미리 저장되어 있는 프리앰블 신호의 상호 상관을 통해 상관값을 구하는 단계, 상기 상관값과 미리 설정된 임계값을 비교하는 단계, 상기 상관값과 상기 임계값의 비교에 의해 상기 수신 신호에서 프레임의 시작점을 검출하는 단계, 상기 상관값의 최대값을 검출하는 단계, 그리고 검출한 상기 최대값의 위치로부터 상기 프레임에서 심볼의 위치를 검출하는 단계를 포함한다.According to an embodiment of the present invention, a method for detecting time synchronization of a received signal in an orthogonal frequency division multiplexing (OFDM) system is provided. According to a time synchronization detection method, obtaining a correlation value through cross correlation of the received signal and a preamble signal stored in advance, comparing the correlation value with a preset threshold value, and comparing the correlation value with the threshold value. Detecting a starting point of a frame in the received signal, detecting a maximum value of the correlation value, and detecting a position of a symbol in the frame from the detected position of the maximum value.

본 발명의 다른 한 실시 예에 따르면, OFDM(Orthogonal Frequency Division Multiplexing) 시스템에서 수신 신호의 시간 동기 검출 장치가 제공된다. 시간 동기 검출 장치는 하나의 상관기, 비교기, 최대값 검출기, 그리고 동기 검출기를 포함한다. 하나의 상관기는 상기 수신 신호와 미리 저장되어 있는 프리앰블 신호의 상호 상관을 통해 상관값을 구하고, 비교기는 상기 상관값과 미리 설정된 임계값을 비교하며, 최대값 검출기는 상기 상관값의 최대값을 검출한다. 그리고 동기 검출기는 상기 상관값이 상기 임계값을 초과하는 시점으로부터 프레임의 시작점을 검출하고, 검출한 상기 최대값의 위치로부터 상기 프레임에서 심볼의 위치를 검출한다.According to another embodiment of the present invention, an apparatus for detecting time synchronization of a received signal in an orthogonal frequency division multiplexing (OFDM) system is provided. The time synchronization detecting device includes one correlator, a comparator, a maximum value detector, and a synchronization detector. One correlator obtains a correlation value through cross correlation of the received signal and a pre-stored preamble signal, a comparator compares the correlation value with a preset threshold value, and a maximum detector detects the maximum value of the correlation value. do. The sync detector detects the starting point of the frame from the time when the correlation value exceeds the threshold, and detects the position of the symbol in the frame from the position of the detected maximum value.

본 발명의 실시 예에 의하면, 자기 상관 방식보다 성능이 우수한 상호 상관을 이용하여 초기 동기 및 심볼 동기를 수행함으로써 OFDM 시스템의 시간 동기의 하드웨어 구성을 간단하게 할 수 있다.According to an embodiment of the present invention, the hardware configuration of time synchronization of an OFDM system can be simplified by performing initial synchronization and symbol synchronization using cross correlation which is superior to autocorrelation.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention, and like reference numerals designate like parts throughout the specification.

명세서 및 청구범위 전체에서, 어떤 부분이 어떤 구성 요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서에 기재된 "…부", "…기", "모듈", "블록" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.Throughout the specification and claims, when a part is said to "include" a certain component, it means that it can further include other components, without excluding other components unless specifically stated otherwise. In addition, the terms “… unit”, “… unit”, “module”, “block”, etc. described in the specification mean a unit that processes at least one function or operation, which is hardware or software or a combination of hardware and software. It can be implemented as.

이제 본 발명의 실시 예에 따른 OFDM 시스템의 시간 동기 검출 장치 및 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.An apparatus and method for detecting time synchronization of an OFDM system according to an embodiment of the present invention will now be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시 예에 따른 OFDM 시스템을 개략적으로 나타낸 블록도이고, 도 2는 OFDM 시스템의 프레임 구조를 나타낸 도면이다.1 is a block diagram schematically illustrating an OFDM system according to an exemplary embodiment of the present invention, and FIG. 2 is a diagram illustrating a frame structure of an OFDM system.

도 1을 참고하면, OFDM 시스템은 송신 장치(100) 및 수신 장치(200)를 포함한다. Referring to FIG. 1, an OFDM system includes a transmitter 100 and a receiver 200.

송신 장치(100)는 채널 부호화부(102), 변조부(104), 다중화기(106, 108), 직/병렬 변환부(110), 역고속 푸리에 변환부(112), 병/직렬 변환부(114), 보호구간 삽입부(116) 및 디지털-아날로그 변환부(118)를 포함한다.The transmitter 100 includes a channel encoder 102, a modulator 104, a multiplexer 106 and 108, a serial / parallel converter 110, an inverse fast Fourier transform 112, and a parallel / serial converter. 114, a guard interval inserting portion 116, and a digital-to-analog converter 118.

채널 부호화부(102)는 송신하고자 하는 데이터를 미리 정해진 부호화 방식으로 부호화하여 소정의 비트 신호들을 생성하고, 이를 변조부(104)로 출력한다. 부호화 방식으로 소정의 부호화율(coding rate)을 갖는 터보 부호화 방식, 컨볼루션 부호화 방식 등이 사용될 수 있다.The channel encoder 102 encodes data to be transmitted by using a predetermined encoding method to generate predetermined bit signals, and outputs the predetermined bit signals to the modulator 104. As a coding scheme, a turbo coding scheme, a convolutional coding scheme, or the like having a predetermined coding rate may be used.

변조부(104)는 채널 부호부(102)로부터 출력되는 비트 신호들을 미리 정해진 방식으로 변조하여 다중화기(106)로 출력한다. 변조 방식으로 1개의 부반송파로 전 송할 수 있는 데이터 양이 1비트의 BPSK, 2비트의 QPSK, 4비트의 16-QAM, 6비트의 64-QAM 및 8비트의 256-QAM 등이 사용될 수 있다.The modulator 104 modulates the bit signals output from the channel encoder 102 in a predetermined manner and outputs them to the multiplexer 106. As a modulation method, the amount of data that can be transmitted in one subcarrier may include one bit BPSK, two bits QPSK, four bits 16-QAM, six bits 64-QAM, and eight bits 256-QAM.

다중화기(106)는 파일럿 심볼과 변조부(104)로부터 변조된 데이터 심볼을 하나의 신호로 다중화하여 다중화기(108)로 출력한다.The multiplexer 106 multiplexes the pilot symbols and the data symbols modulated from the modulator 104 into one signal and outputs the multiplexed signal to the multiplexer 108.

다중화기(108)는 프리앰블 신호와 다중화기(106)로부터 출력되는 신호를 하나의 신호로 다중화하여 직/병렬 변환부(110)로 출력한다.The multiplexer 108 multiplexes the preamble signal and the signal output from the multiplexer 106 into a single signal and outputs the signal to the serial / parallel converter 110.

직/병렬 변환부(110)는 다중화기(108)로부터 출력되는 신호를 병렬로 변환하여 역고속 푸리에 변환부(112)로 출력한다.The serial / parallel converter 110 converts the signals output from the multiplexer 108 in parallel and outputs them to the inverse fast Fourier transformer 112.

역고속 푸리에 변환부(112)는 직/병렬 변환부(110)로부터 출력되는 병렬 신호를 역고속 푸리에 변환하여 병/직렬 변환부(114)로 출력한다. 즉, 역고속 푸리에 변환부(112)는 주파수 영역의 병렬 신호를 역고속 푸리에 변환하여 시간 영역의 병렬 신호로 출력한다.The inverse fast Fourier transform unit 112 performs inverse fast Fourier transform on the parallel signal output from the serial / parallel converter 110 and outputs the parallel signal to the parallel / serial converter 114. That is, the inverse fast Fourier transform unit 112 outputs the inverse fast Fourier transform of the parallel signal in the frequency domain as a parallel signal in the time domain.

병/직렬 변환부(114)는 역고속 푸리에 변환부(112)로부터 출력되는 병렬 신호를 직렬로 변환하여 보호구간 삽입부(116)로 출력한다.The parallel / serial converter 114 converts the parallel signal output from the inverse fast Fourier transform unit 112 into a serial section and outputs it to the guard section insertion unit 116.

보호구간 삽입부(116)는 병/직렬 변환부(114)로부터 출력되는 직렬 신호에서 변조된 데이터 심볼의 전단에 보호구간을 삽입한다. 이때, 보호 구간과 변조된 데이터 심볼을 합쳐 OFDM 심볼이라 한다.The guard interval inserting unit 116 inserts a guard interval in front of the data symbol modulated from the serial signal output from the parallel / serial converter 114. At this time, the guard period and the modulated data symbol are summed to be called an OFDM symbol.

즉, 도 2를 참고하면, 하나의 프레임은 프리앰블과 유효 데이터를 포함한다. 프리앰블은 반복적 특성을 가지는 짧은 훈련 심볼(t1-t10), 긴 훈련 심볼(T11-T12) 및 짧은 훈련 심볼(t10)과 긴 훈련 심볼(T11) 사이에 위치한 보호 구간(GI2)을 포함한다. 이때, 짧은 훈련 심볼(t1-t10)은 소정 개수의 샘플 신호가 반복되는 특성을 가진다. 도 2에서는 짧은 훈련 심볼(t1-t10)이 16개의 샘플 신호가 10회 반복되는 것으로 도시하였다. 또한, 긴 훈련 심볼(T11, T12)은 64개의 샘플 신호를 가질 수 있다. 또한, 유효 데이터는 복수의 OFDM 심볼을 포함하며, OFDM 심볼 각각은 데이터 심볼(DATA)과 보호 구간(GI)을 포함한다.That is, referring to FIG. 2, one frame includes a preamble and valid data. The preamble is a guard interval (GI2) located between the short training symbol (t 1 -t 10 ), the long training symbol (T 11- T 12 ), and the short training symbol (t 10 ) and the long training symbol (T 11 ) having repetitive characteristics. ). In this case, the short training symbols t 1 to t 10 have a characteristic that a predetermined number of sample signals are repeated. In FIG. 2, the short training symbols t 1- t 10 are illustrated as 16 sample signals are repeated 10 times. In addition, the long training symbols T 11 and T 12 may have 64 sample signals. In addition, the valid data includes a plurality of OFDM symbols, and each of the OFDM symbols includes a data symbol DATA and a guard period GI.

다시, 도 1을 보면, 디지털-아날로그 변환부(118)는 보호구간이 삽입된 신호를 아날로그 무선 신호로 변환하여 채널을 통해 수신 장치(200)로 송신한다.Referring back to FIG. 1, the digital-analog converter 118 converts a signal having a guard interval into an analog wireless signal and transmits the signal to the receiving apparatus 200 through a channel.

다음으로, 수신 장치(200)는 아날로그-디지털 변환부(202), 시간 동기 검출부(204), 주파수 동기 검출부(206), 보호구간 제거부(208), 직/병렬 변환부(210), 고속 푸리에 변환부(212), 병/직렬 변환부(214), 채널 추정 및 등화부(216), 복조부(218) 및 채널 복호부(220)를 포함한다.Next, the receiver 200 includes an analog-digital converter 202, a time synchronization detector 204, a frequency synchronization detector 206, a guard interval elimination unit 208, a serial / parallel conversion unit 210, a high speed. Fourier transform unit 212, parallel / serial converter 214, channel estimation and equalization unit 216, a demodulator 218 and a channel decoder 220.

아날로그-디지털 변환부(202)는 채널을 통해 수신된 아날로그 무선 신호를 디지털 신호로 변환하여 시간 동기 검출부(204)로 출력한다.The analog-digital converter 202 converts the analog radio signal received through the channel into a digital signal and outputs the digital signal to the time synchronization detector 204.

시간 동기 검출부(204)는 아날로그-디지털 변환부(202)로부터 출력되는 디지털 신호로부터 저장되어 있는 프리앰블 신호를 이용하여 시간 동기화를 수행하여 시간 동기를 획득한다. 시간 동기화에는 수신 신호로부터 프레임의 시작점을 검출하는 초기 동기 및 고속 푸리에 변환을 위한 OFDM 심볼의 시작 위치를 검출하는 심볼 동기를 포함한다. The time synchronization detector 204 acquires time synchronization by performing time synchronization using a preamble signal stored from the digital signal output from the analog-digital converter 202. The time synchronization includes initial synchronization for detecting a start point of a frame from a received signal and symbol synchronization for detecting a start position of an OFDM symbol for fast Fourier transform.

주파수 동기 검출부(206)는 시간 동기를 획득한 후 프리앰블 신호를 이용하여 주파수 동기화를 수행하여 반송파 주파수 오프셋을 추정하고 이를 보상하여 보호 구간 제거부(208)로 출력한다.After acquiring time synchronization, the frequency synchronization detector 206 performs frequency synchronization using a preamble signal to estimate a carrier frequency offset, compensates it, and outputs the compensation to the guard interval remover 208.

보호 구간 제거부(208)는 주파수 동기 검출부(206)로부터 출력된 신호에서 보호구간을 제거하여 직/병렬 변환부(210)로 출력한다.The guard interval remover 208 removes the guard interval from the signal output from the frequency synchronization detector 206 and outputs the guard interval to the serial / parallel converter 210.

직/병렬 변환부(210)는 보호구간이 제거된 신호를 병렬 신호로 변환하여 고속 푸리에 변환부(212)로 출력한다.The serial / parallel converter 210 converts the signal from which the guard interval is removed into a parallel signal and outputs the parallel signal to the fast Fourier transform unit 212.

고속 푸리에 변환부(212)는 직/병렬 변환부(210)로부터 출력된 병렬 신호를 고속 푸리에 변환하여 병/직렬 변환부(214)로 출력한다. 즉, 고속 푸리에 변환부(212)는 시간 영역의 병렬 신호를 고속 푸리에 변환하여 주파수 영역의 병렬 신호로 출력한다.The fast Fourier transform unit 212 performs fast Fourier transform on the parallel signal output from the serial / parallel converter 210 and outputs the parallel signal to the parallel / serial converter 214. That is, the fast Fourier transform unit 212 performs fast Fourier transform on the parallel signal in the time domain and outputs the parallel signal in the frequency domain.

병/직렬 변환부(214)는 고속 푸리에 변환부(212)로부터 출력되는 병렬 신호를 직렬로 변환하여 채널 추정 및 등화부(216)로 출력한다.The parallel / serial converter 214 converts the parallel signals output from the fast Fourier transform unit 212 into serial and outputs them to the channel estimation and equalizer 216.

채널 추정 및 등화부(216)는 병/직렬 변환부(214)로부터 출력되는 신호로부터 데이터 심볼과 파일럿 심볼을 분리하고, 파일럿 심볼을 이용하여 채널을 추정하고 채널 추정값에 기초하여 데이터 심볼을 등화하여 복조부(218)로 출력한다.The channel estimator and equalizer 216 separates the data symbols and the pilot symbols from the signals output from the parallel / serial converter 214, estimates the channels using the pilot symbols, and equalizes the data symbols based on the channel estimates. Output to demodulator 218.

복조부(218)는 채널 추정값을 이용하여 송신 장치(100)에서 사용한 변조 방식과 동일한 방식을 이용하여 등화된 데이터를 복조한다.The demodulator 218 demodulates the equalized data using the same method as the modulation method used by the transmission apparatus 100 using the channel estimate value.

채널 복호부(220)는 복조된 데이터를 미리 정해진 복호화 방식으로 복호화하여 데이터를 생성한다.The channel decoder 220 decodes the demodulated data by a predetermined decoding method to generate data.

도 3은 도 1에 도시된 시간 동기 검출부의 블록도이고, 도 4는 도 3에 도시된 시간 동기 검출부의 동작을 나타낸 흐름도이다.3 is a block diagram of a time synchronization detector shown in FIG. 1, and FIG. 4 is a flowchart illustrating an operation of the time synchronization detector shown in FIG. 3.

도 3을 참고하면, 시간 동기 검출부(204)는 상관기(10), 비교기(20), 최대값 검출기(30) 및 동기 검출기(40)를 포함한다.Referring to FIG. 3, the time synchronization detector 204 includes a correlator 10, a comparator 20, a maximum value detector 30, and a synchronization detector 40.

도 4를 보면, 상관기(10)는 수신 신호와 수신 장치(200)에서 미리 알고 있는 짧은 훈련 심볼의 상호 상관을 통해 상관 값을 계산하고(S410-S420), 이를 비교기(20) 및 최대값 검출기(30)로 출력한다.Referring to FIG. 4, the correlator 10 calculates a correlation value through cross-correlation between a received signal and a short training symbol known in advance by the receiver 200 (S410-S420), and compares the comparator 20 and the maximum detector. Output to (30).

비교기(20)는 상관기(10)로부터 계산된 상관 값을 미리 정해진 임계값과 비교하여 동기 검출기(40)로 출력하고(S430), 이와 동시에 최대값 검출기(30)는 상관기(10)로부터 계산된 상관 값의 최대값을 검출하여 동기 검출기(40)로 출력한다(S440).The comparator 20 compares the correlation value calculated from the correlator 10 with a predetermined threshold value and outputs it to the synchronization detector 40 (S430). At the same time, the maximum value detector 30 is calculated from the correlator 10. The maximum value of the correlation value is detected and output to the synchronization detector 40 (S440).

동기 검출기(40)는 상관 값이 미리 정해진 임계값을 초과하면 이를 프레임의 시작인 것으로 판단하여 상관 값이 임계값을 초과하는 시점을 프레임의 시작점으로 결정한다. 또한, 동기 검출기(40)는 최대값 검출기(30)에 의해 검출한 최대값의 위치로부터 검출한 프레임에서 OFDM 심볼의 시작 위치를 결정한다(S450). When the correlation value exceeds the predetermined threshold, the synchronization detector 40 determines that the start of the frame is determined, and determines that the correlation value exceeds the threshold value as the start point of the frame. In addition, the synchronization detector 40 determines the start position of the OFDM symbol in the frame detected from the position of the maximum value detected by the maximum value detector 30 (S450).

이렇게 하면, 하나의 상관기를 이용하여 초기 동기와 심볼 동기를 함께 획득할 수 있으므로, 하드웨어의 복잡도를 줄일 수 있다.In this way, since initial synchronization and symbol synchronization can be obtained together using one correlator, hardware complexity can be reduced.

도 5는 도 3에 도시된 상관기의 구조를 나타낸 도면이다.FIG. 5 is a diagram illustrating the structure of the correlator illustrated in FIG. 3.

도 5를 참고하면, 상관기(10)는 복수의 지연기(11a-11n), 복수의 곱셈기(12a-12n) 및 합산기(13)를 포함한다.Referring to FIG. 5, the correlator 10 includes a plurality of delayers 11a-11n, a plurality of multipliers 12a-12n, and a summer 13.

복수의 지연기(11a-11n)는 각각 입력단과 출력단을 가지며, 전단 지연기의 출력단이 후단 지연기의 입력단에 연결되어 있는 구조를 가진다. 이러한 복수의 지연기(11a-11n)는 수신 신호를 송신 장치(100)에서 디지털-아날로그 변환부(118)의 샘플링 구간만큼 순차적으로 지연하여 대응하는 곱셈기(12a-12n)로 출력한다. 여기서, n은 짧은 훈련 심볼의 샘플 신호의 개수로서, 도 2를 참조하면, n은 16이 될 수 있다.Each of the plurality of retarders 11a-11n has an input terminal and an output terminal, and the output terminal of the preceding delay unit is connected to the input terminal of the rear stage delay unit. The plurality of delayers 11a-11n sequentially delay the received signal by the sampling period of the digital-to-analog converter 118 from the transmitter 100 and output the received signal to the corresponding multipliers 12a-12n. Here, n is the number of sample signals of the short training symbol. Referring to FIG. 2, n may be 16.

복수의 곱셈기(12a-12n)는 대응하는 지연기(11a-11n)의 출력 신호와 짧은 훈련 심볼의 공액 복소수를 곱하여 합산기(13)로 출력한다.The plurality of multipliers 12a-12n multiply the output signals of the corresponding delayers 11a-11n by the conjugate complex numbers of the short training symbols and output them to the summer 13.

합산기(13)는 복수의 곱셈기(12a-12n)로부터 출력되는 신호를 모두 합산하여 출력하며, 합산기(13)의 출력 값이 상관기(10)의 상관 값이 된다. 이때, 상관기(10)의 상관 값이 임계값을 초과하는 시점으로부터 프레임의 시작점이 결정될 수 있다. 또한, 도 2를 참조하면, 짧은 훈련 심볼은 16개의 샘플 신호가 10회 반복되는 특성을 가지므로, 한 프레임에서 상관 값은 10개가 산출될 수 있으며, 10개의 상관 값 중 최대값으로부터 OFDM 심볼의 시작 위치가 결정될 수 있다.The summer 13 sums and outputs the signals output from the multipliers 12a-12n, and the output value of the summer 13 becomes a correlation value of the correlator 10. In this case, the starting point of the frame may be determined from a time point when the correlation value of the correlator 10 exceeds a threshold value. In addition, referring to FIG. 2, since a short training symbol has a characteristic of repeating 10 times of 16 sample signals, 10 correlation values may be calculated in one frame, and the maximum length of the OFDM symbols may be calculated from the maximum of 10 correlation values. The starting position can be determined.

본 발명의 실시 예는 이상에서 설명한 장치 및/또는 방법을 통해서만 구현되는 것은 아니며, 본 발명의 실시 예의 구성에 대응하는 기능을 실현하는 프로그램 또는 그 프로그램이 기록된 기록 매체를 통해 구현될 수도 있으며, 이러한 구현은 앞서 설명한 실시 예의 기재로부터 본 발명이 속하는 기술 분야의 전문가라면 쉽게 구현할 수 있는 것이다.An embodiment of the present invention is not implemented only through the above-described apparatus and / or method, but may be implemented through a program for realizing a function corresponding to the configuration of the embodiment of the present invention or a recording medium on which the program is recorded. Such an implementation can be easily implemented by those skilled in the art to which the present invention pertains based on the description of the above-described embodiments.

이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권 리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.Although the embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

도 1은 본 발명의 실시 예에 따른 OFDM 시스템을 개략적으로 나타낸 블록도이고,1 is a block diagram schematically illustrating an OFDM system according to an embodiment of the present invention;

도 2는 OFDM 시스템의 프레임 구조를 나타낸 도면이고,2 is a view showing a frame structure of an OFDM system,

도 3은 도 1에 도시된 시간 동기 검출부의 블록도이고,3 is a block diagram of a time synchronization detector shown in FIG. 1;

도 4는 도 3에 도시된 시간 동기 검출부의 동작을 나타낸 흐름도이고,4 is a flowchart illustrating an operation of a time synchronization detector shown in FIG. 3;

도 5는 도 3에 도시된 상관기의 구조를 나타낸 도면이다.FIG. 5 is a diagram illustrating the structure of the correlator illustrated in FIG. 3.

Claims (5)

OFDM(Orthogonal Frequency Division Multiplexing) 시스템에서 수신 신호의 시간 동기 검출 방법에 있어서,A method of detecting time synchronization of a received signal in an orthogonal frequency division multiplexing (OFDM) system, 상기 수신 신호와 미리 저장되어 있는 프리앰블 신호의 상호 상관을 통해 상관값을 구하는 단계,Obtaining a correlation value through cross correlation between the received signal and a preamble signal stored in advance; 상기 상관값과 미리 설정된 임계값을 비교하는 단계,Comparing the correlation value with a preset threshold value; 상기 상관값과 상기 임계값의 비교에 의해 상기 수신 신호에서 프레임의 시작점을 검출하는 단계,Detecting a starting point of a frame in the received signal by comparing the correlation value with the threshold value, 상기 상관값의 최대값을 검출하는 단계, 그리고Detecting a maximum value of the correlation value, and 검출한 상기 최대값의 위치로부터 상기 프레임에서 심볼의 위치를 검출하는 단계Detecting a position of a symbol in the frame from the detected position of the maximum value 를 포함하는 시간 동기 검출 방법.Time synchronization detection method comprising a. 제1항에 있어서, The method of claim 1, 상기 프리앰블 신호는 복수의 샘플 신호가 반복되는 특성을 갖는 훈련 심볼을 포함하며,The preamble signal includes a training symbol having a property of repeating a plurality of sample signals. 상기 구하는 단계는,The obtaining step, 상기 수신 신호를 정해진 구간만큼 순차적으로 지연시켜 출력하는 단계,Sequentially delaying and outputting the received signal by a predetermined interval; 상기 수신 신호와 상기 정해진 구간만큼 순차적으로 지연되어 출력되는 신호 를 상기 훈련 심볼의 공액 복소수와 곱한 복수의 제1 신호를 출력하는 단계,Outputting a plurality of first signals obtained by multiplying the received signal and a signal sequentially delayed and output by the predetermined interval with the conjugate complex number of the training symbol; 상기 복수의 제1 신호를 모두 합산하여 출력하는 단계를 포함하는 시간 동기 검출 방법.And summing and outputting all of the plurality of first signals. 제1항에 있어서,The method of claim 1, 상기 비교하는 단계와 상기 최대값을 검출하는 단계는 동시에 이루어지는 시간 동기 검출 방법.And said comparing and detecting said maximum value are performed simultaneously. OFDM(Orthogonal Frequency Division Multiplexing) 시스템에서 수신 신호의 시간 동기 검출 장치에 있어서,An apparatus for detecting time synchronization of a received signal in an orthogonal frequency division multiplexing (OFDM) system, 상기 수신 신호와 미리 저장되어 있는 프리앰블 신호의 상호 상관을 통해 상관값을 구하는 하나의 상관기,A correlator for obtaining a correlation value through cross correlation between the received signal and a preamble signal stored in advance; 상기 상관값과 미리 설정된 임계값을 비교하는 비교기,A comparator for comparing the correlation value with a preset threshold value, 상기 상관값의 최대값을 검출하는 최대값 검출기, 그리고A maximum value detector for detecting a maximum value of the correlation value, and 상기 상관값이 상기 임계값을 초과하는 시점으로부터 프레임의 시작점을 검출하고, 검출한 상기 최대값의 위치로부터 상기 프레임에서 심볼의 위치를 검출하는 동기 검출기A synchronization detector for detecting a starting point of a frame from a time point at which the correlation value exceeds the threshold value, and detecting a position of a symbol in the frame from the position of the detected maximum value 를 포함하는 시간 동기 검출 장치.Time synchronization detection device comprising a. 제4항에 있어서,The method of claim 4, wherein 상기 프리앰블 신호는 복수의 샘플 신호가 반복되는 특성을 갖는 훈련 심볼을 포함하며,The preamble signal includes a training symbol having a property of repeating a plurality of sample signals. 상기 상관기는,The correlator, 상기 수신 신호를 정해진 구간만큼 순차적으로 지연시키는 복수의 지연기,A plurality of delayers sequentially delaying the received signal by a predetermined interval; 상기 수신 신호와 상기 복수의 지연기의 출력 신호 각각에 상기 훈련 심볼의 공액 복소수를 곱하여 출력하는 복수의 곱셈기, 그리고A plurality of multipliers for multiplying each of the received signals and output signals of the plurality of delayers by the conjugate complex number of the training symbol, and 상기 복수의 곱셈기로부터 출력되는 신호를 합산하는 합산기를 포함하는 시간 동기 검출 장치.And a summer for adding up signals output from the plurality of multipliers.
KR1020080118384A 2008-11-26 2008-11-26 Apparatus and method for detecting time synchronization of ofdm system KR101074111B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080118384A KR101074111B1 (en) 2008-11-26 2008-11-26 Apparatus and method for detecting time synchronization of ofdm system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080118384A KR101074111B1 (en) 2008-11-26 2008-11-26 Apparatus and method for detecting time synchronization of ofdm system

Publications (2)

Publication Number Publication Date
KR20100059569A true KR20100059569A (en) 2010-06-04
KR101074111B1 KR101074111B1 (en) 2011-10-17

Family

ID=42360859

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080118384A KR101074111B1 (en) 2008-11-26 2008-11-26 Apparatus and method for detecting time synchronization of ofdm system

Country Status (1)

Country Link
KR (1) KR101074111B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200070602A (en) * 2018-12-10 2020-06-18 피앤피넷 주식회사 Dab receiver and frame synchronization method therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200070602A (en) * 2018-12-10 2020-06-18 피앤피넷 주식회사 Dab receiver and frame synchronization method therefor

Also Published As

Publication number Publication date
KR101074111B1 (en) 2011-10-17

Similar Documents

Publication Publication Date Title
KR101105399B1 (en) Apparatus and method for detecting time synchronization of ofdm system and apparatus for receiving
JP4419957B2 (en) WIRELESS COMMUNICATION SYSTEM, RECEIVING APPARATUS AND RECEIVING METHOD FOR Performing Multicarrier Transmission
US7539125B2 (en) Method and circuit for frequency offset estimation in frequency domain in the orthogonal frequency division multiplexing baseband receiver for IEEE 802.11A/G wireless LAN standard
US8054914B2 (en) Noise variance estimation
KR101026469B1 (en) Carrier frequency synchronization apparatus and method in ofdm system
EP1041790B1 (en) Symbol timing recovery for OFDM demodulator
KR100749447B1 (en) method and apparatus for estimating timing error and frequency offset of HPI system
US20070047433A1 (en) Method and circuit for fine timing synchronization in the orthogonal frequency division multiplexing baseband receiver for IEEE 802.11a/g wireless LAN standard
EP2141875B1 (en) Receiver and method for frequency offset estimation based on correlation techniques
KR101042643B1 (en) ???-???? receiver for processing hidden pilot signal in frequence domain and a method proessing signal thereof
WO2003071724A1 (en) Symbol timing correcting circuit, receiver, symbol timing correcting method, and demodulation processing method
KR20070091459A (en) Method and apparatus for symbol timing estimate in a wireless communication system
Kim et al. An efficient frequency offset estimator for timing and frequency synchronization in OFDM systems
CA2328169C (en) Coarse frequency synchronisation in multicarrier systems
KR20090066170A (en) Apparatus and method of transmitting and receiving data for improving transmission rate
KR100746554B1 (en) Signal transmitter and receiver
KR20060067034A (en) Method for estimating frequency/time offset and its using apparatus in ofdm communication system
KR100667705B1 (en) Sending method, sending apparatus and, receiving method, receiving apparatus in mimo-ofdm system
KR101074111B1 (en) Apparatus and method for detecting time synchronization of ofdm system
JP4640870B2 (en) Receiver
KR100236039B1 (en) A coarse time acquisition for ofdm
KR101294283B1 (en) Method for estimating channel based on cross correlation of ofdm system and device thereof
KR100618978B1 (en) Apparatus and method for symbol synchronization in OFDM signal receiver
KR100625075B1 (en) Estimating method of channel coefficients for complex channel transmitting/receiving system
KR100789833B1 (en) Equalizer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140926

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150925

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160927

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170927

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 8