KR20100049459A - 배선 기판 및 그의 제조 방법 - Google Patents

배선 기판 및 그의 제조 방법 Download PDF

Info

Publication number
KR20100049459A
KR20100049459A KR1020080108623A KR20080108623A KR20100049459A KR 20100049459 A KR20100049459 A KR 20100049459A KR 1020080108623 A KR1020080108623 A KR 1020080108623A KR 20080108623 A KR20080108623 A KR 20080108623A KR 20100049459 A KR20100049459 A KR 20100049459A
Authority
KR
South Korea
Prior art keywords
copper
pattern
substrate
via hole
wiring board
Prior art date
Application number
KR1020080108623A
Other languages
English (en)
Inventor
김화진
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020080108623A priority Critical patent/KR20100049459A/ko
Publication of KR20100049459A publication Critical patent/KR20100049459A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

실시예는 반도체 칩이 실장되는 배선 기판 및 그의 제조 방법에 관한 것이다. 실시예에 따른 배선 기판의 제조 방법은, 기판의 제 1면에 보호막을 부착하는 단계, 상기 기판 및 상기 보호막을 관통하는 복수 개의 비아홀을 형성하는 단계, 상기 기판의 제 2면에 금속막을 형성하는 단계, 상기 비아홀 내에 상기 구리 솔루션을 충진하는 단계, 상기 구리 솔루션을 건조 및 어닐링하여 상기 비아홀 내에 구리 패턴을 형성하는 단계, 상기 보호막을 제거하여 상기 기판의 제 1 면을 노출시키는 단계 및 상기 금속막을 패터닝하여 회로부를 형성하는 단계를 포함한다. 실시예에 따른 반도체 소자용 배선 기판은 구리 솔루션을 이용하여 기판 상에 인쇄 기법을 통하여 비아 필링을 함으로써 공정이 간단하다.
인쇄, 비아 필링

Description

배선 기판 및 그의 제조 방법{core substrate and method for fabricating the same}
실시예는 반도체 칩이 실장되는 배선 기판 및 그의 제조 방법에 관한 것이다.
전자기기는 점점 소형화, 경량화 및 박형화가 되는데, 이에 따라 전자기기에 사용되는 부품의 고집적화가 요구된다. 이에 대응하기 위한 패키지로는 파인피치(Fine Pitch)의 구현이 가능한 절연체인 테이프 형태의 폴리이미드를 사용한 테이프 캐리어 패키지(Tape Carrier Package : 이하 "TCP"라 함) 등이 있다.
전자부품으로서 사용되는 테이프 캐리어 등과 같은 배선 기판에서는 일반적으로 이너리드(inner lead) 등의 배선 패턴을 기판 표면에 형성하고 비아 홀(via hole), 그라운드 패턴(ground pattern) 등의 각종 홀 패턴을 그 이면에 형성한다.
비아 홀은 절연체 기판을 관통하고 배선 패턴에 이르는 관통공으로써 그 홀 내에 금속을 도금함으로써 표면에 형성된 배선 패턴과 이면을 전기적으로 도통시키는 역할을 한다.
배선 패턴의 외부 접속단자 접합부에 솔더볼과의 접합 강도가 높고, 고 신뢰 성을 확보하기 위해 비아홀을 충전하는 비아 필링 구리 도금법이 많이 이용되고 있다.
그러나, 최근 전자 부품의 초소형화 및 고집적화에 대한 요구가 높아짐에 따라 비아홀의 개구 직경이 줄어들고 비아홀들이 고밀도로 배치되고 있다. 비아홀의 개구 직경이 줄어들면 비아홀 내의 구리 패턴과 솔더볼과의 접합 강도가 낮아져 접속 불량이 발생하는 문제점이 있다.
비아 필링의 구리 도금법에 있어서 도금의 고속 두께 성장을 위해 높은 전류밀도를 가하게 된다. 이 높은 전류밀도는 도금액의 다양한 첨가제 변화를 필요로 하여 공정 비용을 상승시키고 생산성을 떨어뜨리며, 도금액을 열화시켜 비아홀 충전성을 변동시킬 수 있어 공정의 안정성 및 효율을 저하시키고 불량을 발생시키는 문제점이 있다.
또한, 도금액 중의 첨가제는 전해도금과 동시에 분해되고 그 일부는 노폐물로서 도금액 중에 축적되어 필링성에 악역향을 미치는 문제점이 있다.
비아 필링 구리 도금법으로 비아홀 내에 구리 패턴을 형성하기 위해서는, 물리적 기상 증착(PVD), 화학적 기상 증착(CVD), 무전해 도금법 등에 의해 기판 전면에 얇은 시드층을 형성하여야 한다. 그런데, 비아홀의 선폭이 감소하게 되면 비아홀 내에 시드층 형성이 어려워져 도금 공정시 비아홀 내 도금이 잘 이루어지지 않는 문제점이 있다.
실시예는 인쇄 기법을 이용하여 비아홀 내에 구리 패턴을 형성하는 반도체 소자용 배선 기판의 제조 방법을 제공한다.
실시예는 구리 솔루션을 비아홀이 형성된 기판에 인쇄한 후 어닐링을 통하여 상기 비아홀 내에 구리 패턴을 형성시켜 구리 패턴의 상면과 솔더볼의 접합 강도를 향상시킬 수 있는 반도체 소자용 배선 기판을 제공한다.
실시예에 따른 배선 기판의 제조 방법은, 기판의 제 1면에 보호막을 부착하는 단계, 상기 기판 및 상기 보호막을 관통하는 복수 개의 비아홀을 형성하는 단계, 상기 기판의 제 2면에 금속막을 형성하는 단계, 상기 비아홀 내에 상기 구리 솔루션을 충진하는 단계, 상기 구리 솔루션을 건조 및 어닐링하여 상기 비아홀 내에 구리 패턴을 형성하는 단계, 상기 보호막을 제거하여 상기 기판의 제 1 면을 노출시키는 단계 및 상기 금속막을 패터닝하여 회로부를 형성하는 단계를 포함한다.
실시예에 따른 배선 기판은, 복수 개의 비아홀을 갖는 기판, 상기 기판의 일면에 회로부를 형성하는 금속 패턴 및 상기 기판의 비아홀 내에서 상기 금속 패턴과 접속하며 형성된 구리 패턴을 포함하며, 상기 구리 패턴의 상면은 모서리보다 중앙부의 높이가 낮은 오목한 형상인 것을 특징으로 한다.
실시예에 따른 반도체 소자용 배선 기판은 구리 솔루션을 이용하여 기판 상에 인쇄 기법을 통하여 비아 필링을 함으로써 공정이 용이하고 공정 시간이 단축되는 효과가 있다.
또한, 실시예는 구리 솔루션 내의 구리 파우더 등의 비율을 조절함으로써 비아홀 내에 형성되는 구리 패턴의 두께를 용이하게 제어할 수 있어 솔더볼의 접합 강도를 향상시킬 수 있는 효과가 있다.
실시예는 인쇄 기법을 이용하므로 고밀도의 미세한 직경의 비아홀 내에 구리 솔루션을 충진시킬 수 있는 효과가 있다.
또한, 실시예는 구리 도금법과 달리 구리 솔루션 내에 많은 첨가제(레벨러 및 브라이트너 등)를 필요로 하지 않으므로 제조 원가가 저렴하고 첨가제의 최적화를 위한 평가, 도금액 내 이온 농도 관리를 위한 분석 시간 및 노력이 상대적으로 덜 필요하므로 공정 시간이 단축되는 효과가 있다.
또한, 실시예는 고속 도금시 필요한 고전류를 도금액에 가해줄 필요가 없으므로 고전류에 의한 도금액 상태 변화가 없어 공정 안정성 및 재현성이 뛰어난 효과가 있으며 전기적 설비를 사용하지 않으므로 공정 조작이 간단한 효과가 있다.
실시예에 따른 배선 기판 및 그 제조 방법을 첨부된 도면을 참조하여 상세히 설명한다.
실시예의 설명에 있어서, 각 층의 "상/위(on/over)"에 형성되는 것으로 기재되는 경우에 있어, 상/위(on/over)는 직접(directly)와 또는 다른 층을 개재하여(indirectly) 형성되는 것을 모두 포함한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1 내지 도 10은 실시예에 따른 반도체 소자용 배선 기판을 제조하는 공정을 보여주는 공정 단면도들이다.
도 1을 참조하여, 절연성의 기판(10)을 준비한다.
상기 기판(10)은 폴리이미드 재질 또는 유리 섬유에 에폭시 및 무기 필러(filler)가 충진된 형태의 기판일 수 있다. 상기 기판(10)의 두께는 20~200㎛일 수 있다.
도 2를 참조하면, 상기 기판(10)의 일면에 보호막(20)을 부착한다.
상기 보호막(20)은 PET(Polyethyleneterephthalate) 계열의 열경화성 에폭시 재질의 필름일 수 있다.
도 3을 참조하면, 보호막(20) 및 기판(10)에 복수 개의 비아홀(11)을 형성한다. 상기 비아홀(11)은 보호막(20) 및 기판(10)을 기계 드릴, 레이저 드릴 및 펀칭 가공 중 하나를 사용함으로써 형성할 수 있다. 상기 비아홀(11)은 보호막(20) 및 기판(10)을 포토 리소그래피와 같은 선택적 식각 공법을 통하여 형성할 수도 있다.
도 4를 참조하면, 비아홀(11)이 형성된 기판(10)의 다른 면에 금속막(30)을 형성한다. 상기 금속막(30)은 상기 보호막(20)이 형성되지 않은 기판(10)의 일면에 형성된다.
즉, 상기 기판(10)의 일면에는 보호막(20)이 형성되고, 다른 일면에는 금속막(30)이 형성되며, 상기 기판(10)과 상기 보호막(20)은 비아홀(11)이 형성되어 있다.
상기 금속막(30)은 구리막일 수 있다.
상기 금속막(30)은 접착제를 이용하여 기판(10)에 부착될 수 있다.
도 5를 참조하면, 비아홀(11)이 형성된 보호막(20) 상에 구리 솔루션(40)을 인쇄한다.
인쇄 방법으로 스크린 프린팅, 롤 프린팅 등을 이용할 수 있다.
예를 들어, 보호막(20) 상에 일정 양의 구리 솔루션(40)을 도포하고 구리 솔루션(40)을 스퀴즈(squeeze), 롤러(roller) 또는 바(bar) 등을 이용하여 비아홀(11) 내로 밀어 넣어 채우고 보호막(20) 상의 여분의 구리 솔루션(40)은 제거하는 것이다.
구리 솔루션(40)은 구리 파우더, 용해제 및 첨가제를 포함한다.
용해제는 에탄올 또는 메탄올과 같은 알코올 솔벤트(solvent)를 사용한다.
첨가제는 증점제를 사용할 수 있다. 예를 들어, 상기 첨가제는 에틸렌글라이콜(ethylene glycole), 프로필렌 글라이콜(propylene glycole) 및 부틸렌 글라이콜(buthylene glycole) 중 적어도 하나를 포함할 수 있다.
상기 첨가제는 추후 구리 솔루션(40)의 어닐링시에 솔벤트의 증발 속도를 낮 춰줌으로써 구리 파우더들의 결합 시간을 확보해 주는 역할을 한다. 구리 솔루션(40)의 첨가제의 비율은 솔벤트 내의 20~50w%이다. 첨가제의 비율은 구리 솔루션(40)의 발림성 및 솔벤트의 증발 속도에 따라 가감될 수 있다.
구리 솔루션(40) 내의 구리 파우더의 비율을 조절함으로써 비아홀(11) 내 충진된 구리 패턴의 두께를 쉽게 조절할 수 있다.
또한, 구리 솔루션(40)의 솔벤트의 증발 시간 및 어닐링 온도 등을 조절함으로써 원하는 구리 결정상을 얻을 수도 있다.
실시예와 같은 인쇄 기법을 통한 비아 충진법은 전해 도금법과 같이 시드층 및 고전류가 필요없어 공정 조작이 간단하고 비아 충진이 용이한 장점이 있다.
실시예에 따른 구리 솔루션(40)은 전해 도금액과 같이 복잡한 첨가제를 필요로 하지 않으며, 공정 중에 첨가제의 변화가 없으므로 지속적인 측정 및 평가 과정이 필요없어 공정 시간이 줄어드는 장점이 있다.
또한, 인쇄 기법을 이용하여 구리 솔루션(40)을 비아홀(11) 내에 충진시키므로 비아홀(11)의 직경이 미세하여도 충진 특성이 뛰어난 장점이 있다. 예를 들어, 전해 도금법을 이용하여 미세한 비아홀(11) 내에 구리 금속을 도금할 시, 전해 도금의 특성 상 비아홀 내에 시드층을 형성하기가 어렵고 전해 도금이 잘 이루어지지 않는 문제가 있을 수 있다. 그러나 실시예에 따른 비아홀 충진 방법은 비아홀(11)의 직경이 작고 비아홀(11)들 사이의 간격이 좁아도 충진 특성이 뛰어나다.
도 6을 참조하면, 보호막(20) 및 비아홀(11) 내에 형성된 구리 솔루션(40) 막을 건조 및 어닐링하여 비아홀(11) 내에 구리 패턴(42)을 형성한다.
상기 건조 온도는 60℃~150℃일 수 있다.
상기 어닐링 온도는 250℃~400℃일 수 있다.
건조 및 어닐링 공정시 구리 솔루션(40) 막 내의 솔벤트는 증발하고 구리 솔루션(40) 내의 구리 입자들은 서로 결합하여 상기 비아홀(11) 내에 충진된 구리 패턴(42)을 형성한다. 이때, 상기 보호막(20) 상에 구리 잔여물이 남을 수 있다.
구리 솔루션(40)에서 솔벤트가 증발하면서 비아홀(11) 내의 구리 솔루션(40)은 그 높이가 점점 낮아져 구리 패턴(42)을 형성하게 되는데, 상기 구리 패턴(42)의 상면은 오목한 형상을 가질 수 있다.
비아홀(11) 내 구리 패턴(42)의 오목한 상면은 추후 접합될 솔더볼과의 접합 특성을 더욱 향상시킬 수 있다.
구리 패턴(42)의 중앙에서 측정한 두께는 비아홀(11)의 깊이의 40~90%일 수 있다.
여기서, 비아홀(11)의 깊이는 기판(10)의 두께 및 기판(10)과 금속막(30) 사이의 접착제(도시되지 않음)의 두께의 합일 수 있다.
도 7을 참조하면, 비아홀(11) 내에 구리 패턴(42)이 형성된 다음 보호막(20)을 상기 기판(10)으로부터 박리시켜 제거한다.
이때, 보호막(20) 상에 남아 있는 구리 잔여물도 함께 제거되며, 기판(10)의 일면이 드러나게 된다.
도 8을 참조하면, 기판(20)의 다른 일면에 형성된 금속막(30)을 패터닝하여 금속 패턴(30a)을 형성한다. 금속 패턴(30a)은 실장될 반도체 칩과 전기적으로 연 결되는 회로부를 형성한다.
금속 패턴(30a)은 포토리소그래피 공정을 이용하여 형성할 수 있다.
금속 패턴(30a)은 상기 구리 패턴(42)과 상기 기판(10) 상에 실장될 반도체 칩을 전기적으로 연결하기 위한 배선 패턴일 수 있다.
도 9를 참조하면, 금속 패턴(30a) 상에 기판(10) 보호를 위하여 비전도성의 솔더 레지스트(50)를 형성한다. 솔더 레지스트(50)는 반도체 칩과 연결되는 금속 패턴 영역을 제외한 다른 영역의 금속 패턴(30a) 상에 절연막을 형성하는 것이다.
상기 솔더 레지스트(50)는 상기 금속 패턴(30a)의 일부를 노출시킬 수 있다.
도 10을 참조하면, 비아홀(11) 내의 구리 패턴(42) 상에 제 1 도금 패턴(61) 및 상기 제1 도금 패턴(61) 상에 제 2 도금 패턴(62)을 형성한다.
제 1 및 제 2 도금 패턴(61, 62)은 Au, Ti, Ta, Ag, Ni, Pd 및 Co 를 포함하는 금속 그룹 중 적어도 하나를 포함한다.
상기 실시예에서 구리 패턴(42) 상에 이중층의 도금 패턴(제 1 및 제 2 도금 패턴)을 형성하였으나, 이는 단층의 도금 패턴으로 형성될 수도 있으며, 둘 이상의 복수 개의 도금 패턴으로 형성될 수도 있는 것이다.
상기 제 1 도금 패턴(61) 및 상기 제 2 도금 패턴(62)은 상기 솔더 레지스트(50)에 의해 드러난 금속 패턴(30a) 상에도 형성될 수 있다.
비아홀(11)에 솔더볼(70)을 형성하여 BGA(Ball Grid Array) 패키지를 완성한다.
상기 비아홀(11)에 솔더볼(70)을 형성하기 전에 기판(10)의 금속 패턴(30a) 상부에 반도체 칩을 실장할 수 있다.
즉, 기판(10)의 솔더 레지스트 상에 접착제를 이용하여 반도체 칩을 접착하고, 상기 금속 패턴(30a)과 상기 반도체 칩의 외부 전극을 본딩 와이어로 전기적으로 접속한 후, 상기 반도체 칩 주위를 절연체로 밀봉한다.
그후, 상기 반도체 칩을 실장한 상기 기판(10)을 뒤집어 비아홀(11) 위치에 외부 접속 단자를 형성하기 위한 솔더볼(70)을 얹는다. 상기 솔더볼(70)을 얹은 상태에서 가열하면 상기 솔더볼(70)이 리플로우되어 비아홀(11) 내에서 솔더볼(70)이 도금 패턴(61, 62)과 접합된다.
도 11은 실시예에 따른 배선 기판의 일면을 단순화하여 도시한 평면도이고, 도 12는 실시예에 따른 배선 기판의 다른 면을 단순화하여 도시한 평면도이다.
도 11에 도시한 바와 같이, 상기 비아홀(11) 내에는 상기에서 설명한 바와 같은 인쇄 기법을 통하여 충진된 구리 패턴(42), 상기 구리 패턴(42) 상에 도금된 제 1 및 제 2 도금 패턴(61, 62)이 형성되어 있다. 상기 구리 패턴(42)은 외부 접속 단자와 솔더볼(70)을 통하여 연결된다.
도 12에 도시한 바와 같이, 배선 기판의 다른 면에는 금속 패턴(30a)이 회로부를 형성하고 있으며, 상기 회로부는 상기 비아홀(11) 위치에서 상기 구리 패턴(42)과 연결되어 있다. 회로부가 형성된 기판(10) 면에 반도체 칩이 실장되며, 상기 반도체 칩은 회로부와 전기적으로 연결된다.
도 13 및 도 14는 도 10에서 'A'부분을 확대하여 보여주는 확대 단면도이다.
도 13은 솔더볼이 형성되기 이전의 도면이고, 도 14는 솔더볼이 형성된 이후 의 도면이다.
도 13에 도시한 바와 같이, 실시예에 따른 배선 기판은 비아홀(11) 내에 충진된 구리 패턴(42)이 인쇄 기법으로 형성되어 상면이 오목한 형상을 가질 수 있다.
상기 구리 패턴(42)의 바닥면은 상기 비아홀(11) 내에서 금속 패턴(30a)과 접속하며, 상기 구리 패턴(42)의 상면은 모서리가 중앙부보다 높은 오목한 형상을 가질 수 있다.
구리 패턴(42)은 비아홀(11) 내에 충진된 구리 솔루션을 가열함으로써 상기 구리 솔루션 내의 솔벤트가 휘발하고 이 솔벤트가 휘발하는 동안 구리 파우더들이 단단히 결합하여 형성된 것이다. 따라서, 상기 솔벤트가 휘발하는 동안 구리 솔루션의 높이가 점점 낮아지면서 구리 파우더들이 결합되므로 비아홀(11) 내의 벽면 부분에 인접한 구리 패턴(42)의 모서리부분이 중앙 부분보다 더 높게 형성될 수 있다.
상기 구리 패턴(42) 상면의 오목한 형상은 솔벤트의 휘발 시간, 어닐링 온도, 첨가제의 비율 등에 따라서 원하는 형태로 형성할 수 있으며, 이와 같은 조건들을 적절히 조합하여 구리 패턴(42)의 상면을 평평하게 형성할 수도 있는 것이다.
구리 패턴(42) 상면의 형상을 따라 제 1 및 제 2 도금 패턴(61, 62)이 형성된다. 따라서, 구리 패턴(42)의 상면이 오목한 형상이면 제 2 도금 패턴(62)의 상면도 오목한 형상을 가진다. 구리 패턴(42)의 상면이 평평하면 제 2 도금 패턴(62)의 상면도 평평하게 형성된다.
비아홀(11) 내에 구리 패턴(42), 제 1 및 제 2 도금 패턴(61, 62)이 형성된 기판(10)에서, 상기 비아홀(11) 위치에 솔더볼(70)을 얹는다.
도 14에 도시한 바와 같이, 상기 솔더볼(70)의 표면 커브 특성과 상기 비아홀(11) 내의 충진 금속 표면의 커브 특성이 비슷하다. 리플로우시 솔더볼(70)과 충진 금속(42, 61, 62) 사이의 갭이 리플로우되는 솔더볼(70)에 의해 잘 채워져 상기 솔더볼(70)과 충진 금속(42, 61, 62)의 접합 특성이 좋아지게 된다.
이상 상기 실시예를 구체적으로 설명하였으나, 본 발명은 이 실시예에 한정되는 것이 아니라, 그 기술적 사상을 벗어나지 않는 범위에서 다양한 변경이 가능한 것은 당연하다.
도 1 내지 도 10은 실시예에 따른 반도체 소자용 배선 기판을 제조하는 공정을 보여주는 공정 단면도들이다.
도 11은 실시예에 따른 배선 기판의 일면을 단순화하여 도시한 평면도이다.
도 12는 실시예에 따른 배선 기판의 다른 면을 단순화하여 도시한 평면도이다.
도 13 및 도 14는 도 10에서 'A'부분을 확대하여 보여주는 확대 단면도이다.

Claims (13)

  1. 기판의 제 1면에 보호막을 부착하는 단계;
    상기 기판 및 상기 보호막을 관통하는 복수 개의 비아홀을 형성하는 단계;
    상기 기판의 제 2면에 금속막을 형성하는 단계;
    상기 비아홀 내에 상기 구리 솔루션을 충진하는 단계;
    상기 구리 솔루션을 건조 및 어닐링하여 상기 비아홀 내에 구리 패턴을 형성하는 단계;
    상기 보호막을 제거하여 상기 기판의 제 1 면을 노출시키는 단계; 및
    상기 금속막을 패터닝하여 회로부를 형성하는 단계를 포함하는 배선 기판의 제조 방법.
  2. 제 1항에 있어서,
    상기 회로부를 형성하는 단계 이후에,
    상기 회로부의 일부를 덮는 솔더 레지스트를 형성하는 단계;
    상기 구리 패턴 또는 상기 회로부 상에 도금 패턴을 형성하는 단계;
    반도체 칩을 실장하는 단계; 및
    상기 도금 패턴 상에 솔더볼을 형성하는 단계를 포함하는 배선 기판의 제조 방법.
  3. 제 1항에 있어서,
    상기 구리 솔루션은 구리 파우더를 포함하는 배선 기판의 제조 방법.
  4. 제 1항에 있어서,
    상기 구리 솔루션은 구리 파우더, 솔벤트 및 첨가제를 포함하는 배선 기판의 제조 방법.
  5. 제 4항에 있어서,
    상기 첨가제의 농도는 상기 솔벤트 내 20~50w%인 배선 기판의 제조 방법.
  6. 제 4항에 있어서,
    상기 첨가제는 에틸렌글라이콜(ethylene glycole), 프로필렌 글라이콜(propylene glycole) 및 부틸렌 글라이콜(buthylene glycole) 중 적어도 하나를 포함하는 배선 기판의 제조 방법.
  7. 제 4항에 있어서,
    상기 솔벤트는 알코올 계열인 배선 기판의 제조 방법.
  8. 제 1항에 있어서,
    상기 보호막 상에 상기 구리 솔루션을 인쇄한 이후,
    상기 보호막 상의 상기 구리 솔루션을 스퀴즈, 롤러 및 바 중 하나로 상기 비아홀 내에 상기 구리 솔루션을 채우는 공정을 수행하는 배선 기판의 제조 방법.
  9. 제 1항에 있어서,
    상기 건조 온도는 60℃~150℃이고, 상기 어닐링 온도는 250℃~400℃인 배선 기판의 제조 방법.
  10. 제 1항에 있어서,
    상기 보호막은 PET(Polyethyleneterephthalate) 계열의 열경화성 에폭시 재질의 필름인 것을 특징으로 하는 배선 기판의 제조 방법.
  11. 복수 개의 비아홀을 갖는 기판;
    상기 기판의 일면에 회로부를 형성하는 금속 패턴; 및
    상기 기판의 비아홀 내에서 상기 금속 패턴과 접속하며 형성된 구리 패턴을 포함하며,
    상기 구리 패턴의 상면은 모서리보다 중앙부의 높이가 낮은 오목한 형상인 것을 특징으로 하는 배선 기판.
  12. 제 11항에 있어서,
    상기 구리 패턴 상에 적어도 하나의 도금 패턴이 형성된 배선 기판.
  13. 제 11항에 있어서,
    상기 구리 패턴의 중앙부에서 측정된 두께는 상기 비아홀 깊이의 40~90%인 것을 특징으로 하는 배선 기판.
KR1020080108623A 2008-11-03 2008-11-03 배선 기판 및 그의 제조 방법 KR20100049459A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080108623A KR20100049459A (ko) 2008-11-03 2008-11-03 배선 기판 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080108623A KR20100049459A (ko) 2008-11-03 2008-11-03 배선 기판 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20100049459A true KR20100049459A (ko) 2010-05-12

Family

ID=42275910

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080108623A KR20100049459A (ko) 2008-11-03 2008-11-03 배선 기판 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR20100049459A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8941216B2 (en) 2012-02-13 2015-01-27 Samsung Electronics Co., Ltd. Semiconductor devices having through-vias and methods for fabricating the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8941216B2 (en) 2012-02-13 2015-01-27 Samsung Electronics Co., Ltd. Semiconductor devices having through-vias and methods for fabricating the same
US9362172B2 (en) 2012-02-13 2016-06-07 Samsung Electronics Co., Ltd. Semiconductor devices having through-vias and methods for fabricating the same

Similar Documents

Publication Publication Date Title
US8704369B1 (en) Flip chip bump structure and fabrication method
JP6081044B2 (ja) パッケージ基板ユニットの製造方法
US7256490B2 (en) Test carrier for semiconductor components having conductors defined by grooves
TWI504318B (zh) 印刷電路板及製造其之方法
KR100744606B1 (ko) 패키지 기판 제조방법
KR101593280B1 (ko) 코어리스 기판을 형성하기 위한 방법
US9485864B2 (en) Bump structure, wiring substrate, semiconductor apparatus and bump structure manufacturing method
US8377506B2 (en) Method of manufacturing a substrate structure
US7340829B2 (en) Method for fabricating electrical connection structure of circuit board
JP6282425B2 (ja) 配線基板の製造方法
US10117329B2 (en) Carrier plate, device having the carrier plate and method for producing a carrier plate
JP5397744B2 (ja) 多層セラミック基板およびこれを用いた電子部品並びに多層セラミック基板の製造方法
KR100714774B1 (ko) 합금 솔더 범프를 구비하는 인쇄회로기판 및 그 제작방법
US20120160549A1 (en) Printed circuit board having embedded electronic component and method of manufacturing the same
KR20100049459A (ko) 배선 기판 및 그의 제조 방법
US20110061907A1 (en) Printed circuit board and method of manufacturing the same
KR101219929B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP5479959B2 (ja) はんだバンプを有する配線基板の製造方法、はんだボール搭載用マスク
JP5350099B2 (ja) 回路基板の製造方法
KR101034089B1 (ko) 배선 기판 및 그 제조 방법
US20090294971A1 (en) Electroless nickel leveling of lga pad sites for high performance organic lga
US11282777B2 (en) Semiconductor package and method of manufacturing the same
US8253250B2 (en) Interconnection structure of electronic device having multilayer interconnections structure with electrically conductive layers
JP2007227788A (ja) 配線基板の製造方法および半田ペースト
TWI621379B (zh) 電路板及其製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20140324

Effective date: 20140919

Free format text: TRIAL NUMBER: 2014101001759; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20140324

Effective date: 20140919