KR20100047606A

KR20100047606A - 열음극 전자방출 진공 채널 트랜지스터, 다이오드 및 그 진공 채널 트랜지스터의 제조방법

Info

Publication number: KR20100047606A
Application number: KR1020080106581A
Authority: KR
Inventors: 김대용; 김현탁
Original assignee: 한국전자통신연구원
Priority date: 2008-10-29
Filing date: 2008-10-29
Publication date: 2010-05-10
Also published as: US8115207B2; KR101042962B1; US20100102325A1

Abstract

본 발명은 트랜지스터의 구조 및 그 제작에 관한 것으로, 보다 구체적으로는 열음극전자 방출 진공 채널 트랜지스터 구조 및 그 제작에 관한 것이다. 그 진공 채널 트랜지스터는 모체 기판; 상기 모체 기판 상으로 형성된 박막 구조의 미소 가열부; 상기 미소 가열부 상으로 상기 미소 가열부의 중앙부로부터 제1 간격 이격되어 형성된 박막 구조의 캐소드부; 상기 캐소드부 양쪽 외곽 상부에 형성된 게이트부; 상기 게이트부 상의 스페이서를 통해 상기 캐소드부과 제2 간격으로 이격되어 형성되어 있는 애노드부;를 포함하고, 상기 캐소드부와 상기 애노드부 사이에는 상기 제2 간격만큼의 진공의 전자통과영역이 형성된다.

트랜지스터, 반도체 소자, 기계전자마이크로시스템(MEMS), 진공 채널, 국부 미소가열전극

Description

열음극 전자방출 진공 채널 트랜지스터, 다이오드 및 그 진공 채널 트랜지스터의 제조방법{Thermal cathode electron emitting vacuum channel transistor, diode and method of fabricating the same transistor}

본 발명은 트랜지스터에 관한 것으로, 보다 구체적으로는 동작 전압이 낮고 안정적으로 전자를 방출할 수 있는 열음극 전자방출 진공 채널 트랜지스터 및 그 제조방법에 관한 것이다. 본 발명은 지식경제부의 IT원천기술개발사업의 일환으로 수행한 연구로부터 도출된 것이다 [과제관리번호: 2008-F-025-01, 과제명: 전기적 점프(Current Jump)를 이용한 신소자 기술].

일반적으로 전계 방출 소자(Field Emission Device)는 진공 또는 특정 가스 분위기에서 전계(Electric Field)를 인가하여 전극, 즉 캐소드로부터 전자를 방출시키는 장치로서, 냉 음극관(cold cathode)이라 불리우며, 마이크로 소자, 센서 및 평판 디스플레이 등의 전자원으로 이용된다. 이러한 전계 방출 소자에서 전자의 방출은 소자 구조, 전극 물질 및 전극 모양에 따라 그 효율이 크게 달라진다.

종래 전계 방출 소자의 구조를 대별하면 캐소드(cathode) 및 애노드(anode)로 구성된 이극형과 캐소드, 게이트(gate), 및 애노드로 구성된 삼극형으로 분류할 수 있다. 이중 삼극형의 경우 전자 방출을 위한 전계를 캐소드와 인접한 게이트로 인가하기 때문에, 이극형에 비해 저전압 구동이 가능하고, 또한 애노드 뿐만 아니라 게이트로 방출 전류를 쉽게 제어할 수 있기 때문에 많이 개발되고 있다. 이러한 전계 방출 소자의 전극 물질로는 금속, 실리콘, 다이아몬드 등이 이용되고 있으며, 전극 물질로 실리콘을 채택하는 경우, 반도체 공정 장비를 이용할 수 있는 장점과 전계 방출 소자를 반도체 집적 회로 공정과 양립하여 제작할 수 있는 장점을 가질 수 있다.

그러나, 전계 방출 소자는 전자가 뾰쪽한 캐소드 표면을 뚫고 나오는 특성 때문에 그 전기적 특성이 매우 불안정하고, 애노드와 캐소드 간의 전기적 특성의 균일도가 나쁘고, 또한 과전류에 의한 소자 파손이 쉽게 일어나는 문제점이 있다. 예컨대, 종래의 전계 방출 소자에서는 일반적으로 뾰쪽한 캐소드 팁구조를 채용하기 때문에, 캐소드의 팁구조에서의 팁 열화(Degradation) 현상에 의해서 발생하는 방출전류의 불안정성, 저효율성, 짧은 수명 및 양산성이 부족하다는 단점이 있다. 또한, 전자를 방출하기 위한 동작전압이 매우 높다는 문제점도 있다.

따라서, 본 발명이 해결하고자 하는 과제는 종래의 전계 방출 소자에서는 단점들을 해결하여, 안정적인 전자 방출 구조를 제공하고 동작 전압이 낮으면서도 양산성을 높일 수 있는 열음극 전자방출 진공 채널 트랜지스터, 다이오드 및 그 트랜지스터의 제조방법을 제공하는 데에 있다.

상기 과제를 달성하기 위하여, 본 발명은 모체 기판; 상기 모체 기판 상으로 형성된 박막 구조의 미소 가열부; 상기 미소 가열부 상으로 상기 미소 가열부의 중앙부로부터 제1 간격 이격되어 형성된 박막 구조의 캐소드부; 상기 캐소드부 양쪽 외곽 상부에 형성된 게이트부; 상기 게이트부 상의 스페이서를 통해 상기 캐소드부과 제2 간격으로 이격되어 형성되어 있는 애노드부;를 포함하고, 상기 캐소드부와 상기 애노드부 사이에는 상기 제2 간격만큼의 진공의 전자통과영역이 형성되어 있는 진공 채널 트랜지스터를 제공한다.

본 발명에 있어서, 상기 모체 기판은 상기 미소 가열부가 박막 구조를 갖도록 하부면 중앙부가 식각을 통해 제거되어 있고, 상기 미소 가열부는, 상기 모체 기판 상으로 형성된 실리콘 산화막; 상기 실리콘 산화막 상으로 형성되고, 중앙부가 외곽보다 얇은 박막형태를 갖는 다결정 실리콘막; 및 상기 다결정 실리콘막의 상기 중앙부 상에 형성된 저일함수 물질막을 포함하고, 상기 미소 가열부는 중앙부가 하부로 오목한 구조로 형성되며, 상기 모체 기판의 제거에 의해 상기 실리콘 산 화막의 중앙부 하부 면이 노출되며, 상기 다결정 실리콘막의 중앙부는 국부 미소 가열기 기능을 할 수 있다.

또한, 상기 캐소드부는, 상기 미소 가열부 상부로 형성된 다결정 실리콘막; 및 상기 다결정 실리콘막 상의 중앙부에 저일함수 물질막으로 형성된 상기 캐소드;를 포함하고, 상기 캐소드부는 상기 미소 가열부의 양쪽 외곽 상부에 형성된 실리콘 산화막을 통해 상기 미소 가열부 상부로 적층되며, 상기 미소 가열부는 중앙부가 하부로 오목한 구조로 형성되어, 상기 미소 가열부에 형성된 저일함수 물질층과 상기 다결정 실리콘막은 상기 제1 간격으로 이격되어 배치될 수 있다.

한편, 상기 게이트부는, 상기 캐소드부의 양쪽 외곽 상부로 각각 형성된 제1 실리콘 산화막; 각각의 상기 제1 실리콘 산화막 상으로 형성된 다결정 실리콘으로 형성된 게이트; 및 각각의 상기 게이트 상에 형성된 제2 실리콘 산화막:을 포함할 수 있으며, 상기 애노드부는, 하부로 중앙부가 볼록한 실리콘 기판: 상기 실리콘 기판 하부면으로 형성되되, 중앙부 소정부분에는 형성되지 않는 실리콘 산화막; 상기 실리콘 산화막의 하면 중앙부로 형성되되, 상기 소정부분을 통해 상기 실리콘 기판과 컨택하는 금속층의 애노드;를 포함할 수 있다.

본 발명에 있어서, 상기 게이트부는 상기 캐소드부의 양쪽 외곽 상부로 각각 제1 실리콘 산화막, 게이트 및 제2 실리콘 산화막을 포함하고, 각각의 상기 제2 실리콘 산화막 상으로 스페이서가 형성되고, 상기 스페이서 상으로 상기 애노드부가 적층됨으로써, 상기 애노드와 상기 캐소드부의 캐소드가 상기 제2 간격이 유지되어 상기 캐소드로부터 방출된 전자가 상기 애노드로 도달될 수 있도록 하는 상기 전자 통과영역이 형성될 수 있다. 한편, 상기 미소 가열부의 상기 다결정 실리콘막으로 전압이 인가되고, 상기 다결정 실리콘막의 상기 중앙부가 가열됨으로써, 상기 미소가열부의 상기 저일함수 물질막 및 상기 캐소드에서 열적 자유전자가 유기되어 동작될 수 있다.

본 발명은 또한 상기 과제를 달성하기 위하여, 모체 기판; 상기 모체 기판의 중앙부로부터 제1 간격 이격되고 중앙부로 국부 미소 가열기를 구비한 박막 구조의 캐소드부; 상기 캐소드부 상의 스페이서를 통해 상기 캐소드부과 제2 간격으로 이격되어 형성되어 있는 애노드부;를 포함하고, 상기 캐소드부와 상기 애노드부 사이에는 상기 제2 간격만큼의 진공의 전자통과영역이 형성되어 있는 캐소드-애노드 구조의 다이오드 소자를 제공한다.

더 나아가, 본 발명은 상기 과제를 달성하기 위하여, 모체 기판 상에 미소 가열부를 형성하는 단계; 상기 미소 가열부 상으로 캐소드부를 형성하는 단계; 상기 캐소드부 양쪽 외곽 상부로 게이트부를 형성하는 단계; 상기 미소 가열부의 저일함수 물질층으로부터 상기 캐소드부가 제1 간격을 유지하도록 상기 저일함수 물질막 상의 소정 물질막들을 제거하는 단계; 실리콘 기판 상에 애노드가 형성된 상부 구조체를 형성하는 단계; 및 상기 애노드가 상기 캐소드부 사이에 제2 간격만큼의 진공의 전자통과영역이 형성되도록 상기 상부 구조체를 스페이서를 통해 상기 게이트부로 결합시키는 단계;를 포함하는 진공 채널 트랜지스터 제조방법을 제공한다.

본 발명에 있어서, 상기 미소 가열부를 형성하는 단계는 상기 모체 기판상에 액티브 영역(Active Area)을 정의하고 상기 액티브 영역을 소정 깊이로 식각하여 트렌치를 형성하는 단계; 상기 모체 기판 결과물 상에 실리콘 산화막을 형성하는 단계; 상기 실리콘 산화막 상에 다결정 실리콘막을 형성하는 단계; 상기 다결정 실리콘막의 중앙부를 소정 깊이로 식각하여 트렌치를 형성하는 단계; 상기 다결정 실리콘막의 상기 트렌치를 채우는 저일함수 물질막을 형성하는 단계; 및 상기 저일함수 물질막 상으로 보호막을 형성하는 단계;를 포함할 수 있다.

또한, 상기 캐소드부를 형성하는 단계는, 상기 미소 가열부 상으로 실리콘 산화막을 형성하고 평탄화하는 단계; 상기 실리콘 산화막 상에 다결정 실리콘막을 형성하는 단계; 상기 다결정 실리콘막 상면 중앙부에 저일함수 물질막으로 캐소드를 형성하는 단계; 및 상기 캐소드 상으로 보호막을 형성하는 단계;를 포함할 수 있다.

한편, 상기 게이트부를 형성하는 단계는, 상기 캐소드부 상으로 제1 실리콘 산화막을 형성하는 단계; 상기 실리콘 산화막 상으로 다결정 실리콘막을 형성하는 단계; 상기 다결정 실리콘막 상으로 제2 실리콘 산화막을 형성하는 단계; 및 포토 리소그라피 공정을 통해 중앙부를 식각하여 상기 캐소드부의 캐소드 보호막을 노출시키는 단계;를 포함할 수 있다.

또한, 상기 상부 구조체를 형성하는 단계는, 상기 실리콘 기판의 하면 양측 외곽부분을 식각하여 중앙부가 볼록한 구조로 형성하는 단계; 상기 실리콘 기판 하면 전면으로 실리콘 산화막을 형성하는 단계; 상기 실리콘 산화막의 중앙의 소정부분을 식각을 통해 제거하여 상기 실리콘 기판을 노출시키는 단계; 및 상기 실리콘 산화막 하면 중앙부분으로 금속층의 애노드를 형성하는 단계;를 포함하고, 상기 애노드는 상기 실리콘 산화막이 제거된 부분을 통해 상기 실리콘 기판에 컨택할 수 있다.

본 발명에 있어서, 상기 진공 채널 트랜지스터 제조방법은 상기 물질막 제거 공정 후에, 상기 미소 가열부의 저일함수 물질막의 보호막 및 상기 캐소드부의 캐소드 보호막을 제거하는 단계; 및 상기 모체 기판 하면 중앙부를 식각하여 상기 미소 가열부의 실리콘 산화막을 노출시키는 단계;를 포함할 수 있다.

본 발명의 열음극 전자방출 진공 채널 트랜지스터, 다이오드 및 그 트랜지스터의 제조방법은 애노드의 전압이 캐소드의 전자 방출에 미치는 영향을 감소시킬 수 있으며, 종래의 진공 전계 방출 소자에 비해, 보다 낮은 동작 전압으로도 캐소드로부터 전자를 방출시킬 수 있으므로, 낮은 전압에서 동작할 수 있고, 방출전류의 불안정성을 제거하여 동작의 안정성을 확보할 수 있다.

또한, 본 발명의 열음극 전자방출 진공 채널 트랜지스터는 국부 미소 가열기와 캐소드를 분리시킴으로써, 국소 미소 가열기로 인가되는 전압이 캐소드 소스의 전자 방출에 미치는 영향을 감소시킬 수 있다. 더 나아가, 종래의 진공 전계 방출 소자에 비해, 보다 낮은 게이트 전압으로 캐소드 소스로부터 전자를 방출시킬 수 있다.

이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설 명한다. 이하의 설명에서 어떤 구성 요소가 다른 구성 요소의 상부에 존재한다고 기술될 때, 이는 다른 구성 요소의 바로 위에 존재할 수도 있고, 그 사이에 제3의 구성 요소가 개재될 수도 있다. 또한, 도면에서 각 구성 요소의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되었고, 설명과 관계없는 부분은 생략되었다. 도면상에서 동일 부호는 동일한 요소를 지칭한다. 한편, 사용되는 용어들은 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 또한, 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그에 대한 상세한 설명은 생략한다.

열전자 방출(Thermionic Emission)은 자유전자를 생성하는 방법으로서 많은 연구가 이루어져 왔으며, 고전적인 이론[W.B. Nottingham, Thermionic Emission In "Handbuch der Physik"(S. Flugge ed.), Vol.21, pp.1-175, Springer-Verlag. Berlin, 1956.]에 의하면 열전자 방출현상은 식 (1)과 같은 Richardson 방정식에 의해 기술된다.

J(T) = 120.4 A cm^-2K^-2 T² exp(-φ/κT)[A/cm²]........식(1)

여기서, T는 절대온도, κ는 볼츠만 상수로서 8.6x10-5 eV/K의 값을 가지며, 일함수(φ)는 온도에 따라 변하고, 예를 들어 1.2eV 정도의 낮은 일함수를 갖는 바륨 산화물(Barium Oxide)은 1000 K 정도의 온도에서 열전자가 방출되는 것으로 알 려졌다.

도 1a은 본 발명의 일 실시예에 따른 2극 진공관구조 형태의 캐소드-애노드 소자, 즉 다이오드 소자에 대한 단면도이다.

도 1a를 참조하면, 2극 진공관 구조의 캐소드-애노드 소자는 실리콘의 모체기판(100) 상으로 캐소드 전극막(120) 및 애노드 전극막(170)이 형성되는데, 캐소드 전극막(120)은 양측 하부의 실리콘 산화막(110)을 통해 모체 기판(100)과 소정 거리로 이격되어 있으며, 또한 애노드 전극막(170)은 캐소드 전극막(120) 상부의 실리콘 산화막(120)과 스페이서(160)를 통해 캐소드 전극막(120)과 소정 거리 이격되도록 구성되어 있다. 여기서, 캐소드 전극막(120)은 다결정 실리콘막으로 형성될 수 있으며, 애노드 전극막(170)은 니켈과 같은 금속막으로 형성될 수 있다. 이러한 애노드 전극막(170)은 도면상 단일층으로 표시되어 있지만, 도 4에 도시된 바와 같이 실리콘 기판 하면으로 금속막을 도포하여 형성될 수 있다. 그에 대한 설명은 도 4에 대한 설명부분에서 좀더 상세히 기술한다.

한편, 캐소드 전극막(120)에는 국부 미소 가열기(130)가 형성되며, 상면으로 저일함수(Low Work Funtion) 물질막(140)이 형성되어, 국부 미소 가열기(1300)를 통해 열을 생성함으로써, 저일함수 물질막(140)에서 전자 방출이 용이하도록 구성된다.

이러한 2극 진공관 구조의 캐소드-애노드 소자는 고진공 챔버(180) 내에 형성되며, 그에 따라 캐소드 전극막(120)과 애노드 전극막(170) 사이의 공간은 진공의 전자통과영역, 즉 진공 채널 기능을 하게 된다. 또한, 2극 진공관 구조의 캐소 드-애노드 소자는 전원들이 연결되는데, 도시된 바와 같이 애노드와 캐소드 간에 DC 전압을 인가하는 제1 전원(20)이 애노드 전극막(170)으로 연결되고, 국부 미소 가열기(130)로 전압을 인가하는 제2 전원(10)이 캐소드 전극막(120) 양 측면으로 연결된다. 여기서, 모체 기판(100)으로는 그라운드가 연결된다. 한편, 제1 전원(20) 전단으로는 캐소드-애노드 소자를 보호하기 위한 보호저항 Rp(60) 및 통전되는 전류를 측정하기 위한 전류메터(50)가 연결될 수 있다.

이와 같은 구조의 캐소드-애노드 소자는, 종래의 뾰쪽한 냉음극 팁구조의 고전계 상태에서의 팁의 마모에 의한 전계 방출의 불안정성을 제거하기 위하여 평면형의 낮은 일함수 열음극 전극구조를 사용함으로써, 방출전류와 동작의 안정성을 확보할 수 있다. 본 발명에서 이용될 수 있는 저일함수 물질막은 예를 들어, 다이아몬드 또는 유사다이아몬드탄소(DLC; Diamond-Like Carbon) 및 산화바륨을 포함하며, 또한 그러한 저일함수 특성을 갖는 모든 물질을 포함하여 사용할 수 있다.

또한, 캐소드부 포함된 국부 미소 가열기를 가열시켜 상부의 저일함수 물질막으로부터 열전자를 방출시키거나, 캐소드부를 직접 또는 간접적으로 가열하여 캐소드에서 방출되는 전류밀도를 증가시킬 수 있다. 캐소드부의 저일함수 물질막의 온도가 증가할수록 공유결합을 하고 있는 전자들이 에너지를 얻어 자유전자가 되려는 경향이 강해지므로, 보다 낮은 동작 전압으로도 많은 전자를 방출시킬 수 있다.

도 1b는 도 1a의 캐소드-애노드 소자의 온도변화에 따른 전류밀도 증가를 보여주는 그래프이다.

도 1b의 그래프는 다음과 같은 조건에서 얻어진 데이터이다. 즉, 저일함수 물질막으로서 유사다이아몬드탄소(DLC; Diamond-Like Carbon)를 이용하고, 이러한 유사다이아몬드탄소를 PECVD 방법으로 국부 미소 가열기 상부에 약 1um 두께로 증착한 후, 600℃에서 후 열처리 과정을 수행하였다. 또한, 캐소드 전극막(120) 양단을 통해 국부 미소 가열기에 전압을 인가하고, 그에 따라 국부 미소 가열기에서 줄열이 발생하여 온도가 상승하게 되면서, 약 500℃ 까지 온도변화에 따른 전류밀도를 측정하였다.

그래프에 도시된 바와 같이, 전류 밀도가 온도에 따라 지수함수적으로 증가하는 사실을 보여주는 데이터를 얻을 수 있었다. 한편, 그래프로 도시하지는 않았지만, 열전자 방출에 의해서 캐소드와 애노드 전극 사이의 간격을 줄이게 되면 동작전압을 낮출 수 있다.

본 발명에 따른 캐소드-애노드 2극 다이오드 소자는 캐소드 음극 구조로서 새로운 평면구조를 채용하면서도, 캐소드부에 국부 미소 가열기를 포함함으로써, 낮은 온도, 낮은 동작 전압이 가능한 다이오드 소자구현을 가능케 한다.

도 2는 본 발명의 일 실시예에 따른 진공 채널 트랜지스터구조에 대한 단면도이다.

도 2를 참조하면, 본 발명의 일 실시예에 따른 진공 채널 트랜지스터는, 실리콘의 모체 기판(1001), 미소 가열부, 캐소드부, 게이트부 및 애노드부를 포함한다.

미소 가열부는 모체 기판(1001) 상으로 형성되는데, 모체 기판(1001) 상으로 형성된 실리콘 산화막(1003), 다결정 실리콘막(1004), 및 저일함수 물질막(1006)을 포함한다. 이러한 미소 가열부는 전체적으로 중앙부가 하부로 볼록한 구조의 박막 시스템. 즉 멤브레인 구조로 형성되고, 모체 기판(1001)은 중앙 하부가 식각을 통해 제거됨으로써, 미소 가열부의 하부, 즉 실리콘 산화막(1003)이 모체 기판(1001) 중앙부 하부로 노출된다.

한편, 다결정 실리콘막(1004)은 중앙부가 외곽보다 얇게 형성되는데, 이렇게 얇게 형성된 부분이 국부 미소 가열기의 기능을 하게 된다. 이러한 다결정 실리콘막(1004)은 10Ω/square 정도의 저항값을 갖는 도핑된 폴리 실리콘막으로 형성될 수 있다. 한편, 백금(Pt)과 같은 도전성 물질이 다결정 실리콘막 대신에 사용될 수도 있다. 국부 미소 가열기 기능을 하는 부분은 직사각형 평판구조를 가질 수도 있지만, 지그재그 형태의 형판 구조를 가질 수도 있다. 그에 대해서는 도 6에서 설명한다.

다결정 실리콘막(1004)의 중앙부 즉 얇게 형성된 부분으로는 저일함수 물질막(1006)이 채워진다. 이러한 저일함수 물질막(1006)은 다이아몬드 또는 유사다이아몬드탄소, 또는 산화바륨 등의 일함수가 낮은 물질막으로 형성될 수 있다.

미소 가열부 상으로는 캐소드부가 형성되는데, 이러한 캐소드부는 다결정 실리콘막(1009) 및 저일함수 물질막의 캐소드(1010)를 포함한다. 이러한 캐소드부는 미소 가열부의 양 측면 상으로 형성된 실리콘 산화막(1008) 상부로 적층되며, 캐소드(1010)는 다결정 실리콘막(1009) 중앙부로 저일함수 물질막, 예컨대 다이아몬드 또는 유사다이아몬드탄소, 또는 산화바륨이 도포되어 형성된다.

이와 같은 캐소드부는 미소 가열부가 하부로 볼록한 구조를 가짐으로써, 미 소 가열부의 중앙부와 캐소드부의 중앙부는 소정 간격을 이격된 구조를 갖는다.

게이트부는 캐소드부 양쪽 외곽 상부로 형성되게 되는데, 이러한 게이트부는 캐소드부 양쪽 외곽 상부로 각각 순차적으로 형성된 제1 실리콘 산화막(1012), 다결정 실리콘의 게이트(1013) 및 제2 실리콘 산화막(1014)을 포함한다.

한편, 게이트부 상부로는 애노드부가 형성되는데, 이러한 애노드부는 상부 실리콘 기판(1051), 실리콘 산화막(1052) 및 애노드(1053)를 포함한다. 실리콘 기판(1051)은 하부로 중앙부가 볼록한 구조로 형성되고, 그러한 실리콘 기판(1051) 하부 전면으로 실리콘 산화막(1052)이 형성되되, 실리콘 기판(1051) 중앙 부분의 소정부분으로는 실리콘 산화막(1052)이 형성되지 않는다. 이와 같은 구조의 실리콘 산화막(1052)의 중앙부 하면으로 니켈과 같은 금속층의 애노드(1053)가 형성되는데, 이러한 애노드(1053)는 실리콘 산화막(1052)이 형성되지 않은 부분을 통해 실리콘 기판(1051)과 컨택하게 된다.

이와 같은 구조의 애노드부는 스페이서(1041)를 통해 게이트부 상부로 적층되는데, 스페이서(1041)는 절연성 물질로 형성되며, 진공 채널 트랜지스터의 특성에 따라 스페이서(1041)의 높이가 조정될 수 있다. 이와 같이 스페이서를 통해 애노드부와 캐소드부를 소정간격 이격되게 함으로써, 캐소드부와 상기 애노드부 사이에는 이격된 간격만큼의 진공의 전자통과영역, 즉 진공 채널영역이 형성되게 된다.

한편, 본 실시예의 진공 채널 트랜지스터에는 미소 가열부의 국부 미소 가열기에 전압을 인가하는 제1 전원(10), 캐소드와 애노드에 전압을 인가하기 위한 제2 전원(20) 및 캐소드와 게이트에 전압을 인가하기 위한 제3 전원(30)이 연결되어 있 다. 한편, 제2 전원(20) 전단으로는 보호 저항 Rp(60) 및 전류메터(50)이 연결될 수 있으며, 캐소드와 게이트 사이에는 신호원(40)이 연결될 수 있다.

이러한 구성을 갖는 본 실시예의 진공 채널 트랜지스터의 동작에 대해서 간단히 설명하면,

미소 가열부의 다결정 실리콘막(1004) 양단에 제1 전원(10)에 의해 전압이 인가되면 미소가열기의 온도가 상승하게 되고 열전자가 방출되어 미소 가열기 상부에 위치한 캐소드부 중앙부 주변에 모이게 되며, 또한, 게이트(1013)와 캐소드부의 다결정 실리콘막(1009) 사이에 제3 전원(30)에 의해 전압이 인가되면, 캐소드(1010)로부터 전자가 방출되고, 방출된 전자는 애노드(1053)와 다결정 실리콘(1009) 사이에 인가된 전압에 의해 생긴 전위차에 의해 애노드(1053)로 전달된다. 이때, 캐소드(1010)로부터 방출된 전자가 애노드(1053)로 도달할 수 있도록, 게이트부는 전자통과영역을 포함한다. 즉, 전자통과영역이 캐소드(1010)와 애노드(1053) 사이에서 전자가 전달되는 것을 방해하지 않도록 하는 게이트부의 형태를 의미하는 것이다. 전자 전달을 방해하지 않기 위해, 게이트(1013)는, 예를 들어, 그 일부에 양전위를 포함하는 형태일 수 있다.

이때 그 양전위 영역을 통과하여 전자가 캐소드(1010)로부터 애노드(1053)로 전달될 수 있다. 또는, 게이트(1013)는 예를 들어, 하나 이상의 제어(Control) 게이트가 배치될 수도 있다. 이때, 전자는 게이트(1013)의 방해를 받지 않고 캐소드(1010)로부터 애노드(1053)로 전달될 수 있으면 된다. 이 경우, 게이트(1013)가 존재하는 단면에서 전자가 통과할 수 있는 영역을 전자통과영역이라고 한다.

미소 가열부의 다결정 실리콘막(1004)에 전압 또는 전류가 인가되면, 중앙부 즉, 미소 가열기의 온도가 상승하고, 이러한 온도 상승에 의한 대류 또는 복사 현상을 통해 캐소드부의 다결정 실리콘막(1009)의 온도가 상승하여 캐소드(1010)에서의 전자 방출이 촉진된다.

한편, 캐소드부와 미소 가열부를 소정 간격 이격시킴으로써, 다결정 실리콘 막(1004)의 미소 가열기의 전기적 특성에 의한 트랜지스터 전체의 전기적 특성 변화를 최소화시킬 수 있다.

본 실시예의 진공 채널 트랜지스터는 과거의 진공관 튜브와 같은 직렬형 3극 진공관을 반도체 기판 상에 구현한 형태의 진공 트랜지스터이다. 따라서, 진공 중의 캐소드 전극으로부터의 전자방출 현상에 관해 이론적으로 고찰해보면 다음과 같다.

금속에서 진공으로 전자가 방출되는 현상은 매우 큰 전기장에 의해 금속 표면의 전위 장벽의 높이와 폭이 줄어들어 터널링 효과에 의한 전자의 이동에 기인한다. 일반적인 금속 내부의 전자를 진공으로 방출시키는데 필요한 전기장의 세기는 109[V/m]이상이다. 이러한 금속들은 일반적으로 순수 금속들이고, 약 3 ~ 5eV 정도의 일함수를 가진다. 하지만 특정 금속 화합물이나 비금속으로서 다이아몬드 또는 유사다이아몬드카본(Diamond Like Carbon : DLC)는 낮은 일함수를 가지며 107~108 [V/m] 정도의 전기장에서도 일반 금속과 비슷한 크기의 방출전류를 얻는다. 이러한 일함수가 낮은 금속막이 도포된 미소 가열부를 450 ~ 500℃ 까지 가열하여 사용하면 낮은 전압에서 구동할 수 있는 열전자 방출형 트랜지스터를 만들 수 있다.

금속에서 진공(Vacuum) 중으로 방출되는 전자의 전류 밀도는 식 (2)에 나타낸 파울러 노르다임(Fowler-Nordheim) 방정식[R. H. Fowler and L. W. Nordheim, "Electron Emission in Intense Fields," Proc. R. Soc., London A119, 173, 1928.]에 따라 구할 수 있다.

J = aV²exp(-b/V)[A/cm²].........식(2)

여기서, a = 1.5×10-6 (A/φ) exp(10.4/φ^1/2)β, b = 6.44×107φ^3/2/β 이며, V: 전위차, A: 방출면적(cm²), φ: 금속의 일함수에 해당하는 전위차 (eV), b: 전극의 구조에 의존하는 Geometric Factor를 표시한다.

전류의 크기는 캐소드로부터 방출되는 전자에 의해서 결정되는데, 전자의 방출량은 게이트 전극과 인접한 캐소드 전극 가장자리의 전계의 세기와 캐소드를 구성하는 금속의 일함수의 크기에 따라 달라진다. 따라서 전류 밀도를 크게 하기 위해서는 일함수가 작은 물질을 사용하고, 캐소드 전극의 가장자리 곡률반경을 작게 하고, 캐소드-게이트간의 전압을 증가시켜 전계의 세기를 크게 해야 함을 알 수 있다.

그런데, 만약에 캐소드 전극 물질로서 텅스텐(W)이나 몰리브덴(Mo)으로 사용하는 경우 일함수는 약 4.5eV 정도로서, 매우 큰 전압을 걸어야만 전계 방출이 가능해지므로 매우 뾰쪽한 팁구조의 전극이 요구된다. 반면, 다이아몬드 혹은 DLC는 아주 낮은 일함수를 가지며 이러한 물질로 캐소드를 형성할 경우 낮은 전계 강도에서도 원하는 전류밀도를 얻을 수 있다. 또한, 백금(Pt)과 같은 전도성이 좋은 도전체로 캐소드를 형성하고, 그 위에 저일함수 물질막을 방열층으로 사용하는 방법도 또 다른 가능한 방법이 될 수 있다.

낮은 일함수를 가지면서 화학적으로 안정하고, 열과 전기 전도성이 뛰어나며, 고온에서의 안정성이 뛰어난 탄소 계열의 다이아몬드 또는 DLC 같은 물질을 표면에 도포하여 전자 방출의 안정성 및 방출 특성을 향상시킬 수 있다. 본 발명에서 이용될 수 있는 저일함수 물질은 예를 들어, 탄소계열의 다이아몬드나 유사 다이아몬드카본(DLC; Diamond-Like Carbon) 및 산화바륨을 포함하여 상기의 특성을 갖는 모든 물질도 포함할 수 있다.

또한, 캐소드를 직접 또는 간접적으로 가열시켜 캐소드에서 방출되는 전류밀도를 증가시킬 수 있다. 캐소드의 온도가 증가할수록 공유결합을 하고 있는 전자들이 에너지를 얻어 자유전자가 되려는 경향이 강해지므로, 보다 작은 게이트 전압으로도 많은 전자를 방출시킬 수 있다.

지금까지 설명한 바와 같이 본 실시예에 따른 진공 채널 트랜지스터는 하부로 멤브레인 형태의 미소 가열부를 포함하고, 이러한 미소 가열부를 통해 온도를 상승시겨 열전자를 용이하게 방출할 수 있도록 하며, 또한 유사다이아몬드 카본과 같은 저일함수 물질막이 적층됨으로써, 열전자 방출 온도를 낮추어 열전자 방출을 더욱 용이하게 할 수 있다. 한편, 캐소드부와 모체 기판은 서로 이격되는 것이 바람직한데, 이렇게 함으로써, 국부 미소가열기는 바로 상부로 인접한 캐소드부 이외 의 부분에는 직접적으로 열을 전도하지 않으므로 소자의 기타 부분의 온도에는 영향을 크게 미치지 않게 할 수 있다.

도 3a ~ 3p는 본 발명의 일 실시예에 따른 진공 채널 트랜지스터의 하부 구조체의 제조 과정을 보여주는 공정 단면도들로서, 전체 공정은 단계별 패턴 마스크를 이용하며, 실리콘 웨이퍼를 기판으로 이용한다.

도 3a를 참조하면, 실리콘의 모체 기판(1001) 표면에 감광막(Resist, 1002)를 이용하여 트렌치 패턴을 형성한다. 즉, 하부 구조체를 제작하기 위하여 실리콘 모체 기판(1001) 상에 감광막(1002)을 도포하고 액티브 에어리어(Active Area)를 정의하고 난 다음 8 ~ 10um 두께의 깊이로 건식 식각하여 트랜치 패턴닝한다.

도 3b를 참조하면, 남아 있는 감광막을 제거하고 세척한 후 1100℃에서 약 1um 두께의 고온 실리콘 산화막(1002)과 불순물이 도핑된 약 4-5 um 두께의 다결정 실리콘막(1004)을 저압 화학기상증착(LPCVD: Low Pressure Chemical Vapor Deposition)이나 플라즈마 화학기상증착(PECVD: Plasma Enhanced Chemical Vapor Deposition)으로 순차적으로 성장시킨다. 이러한 다결정 실리콘막(1004)는 미소 가열부의 배선층 기능을 한다.

도 3c를 참조하면, 4.0 내지 5.0㎛ 두께의 다결정 실리콘막(1004)을 얇게(Thinning)하여 국부 미소 가열기(1020)를 만들기 위하여, 감광막(1005)으로 해당부분을 패턴닝 한다. 그 후, 450℃의 진공로 또는 N₂ 분위기의 전기로에서 30분 이상 가열하여 표면에 잔류된 수분을 제거한 후, 다결정 실리콘막(1004)을 건식 식 각하여 중앙부분의 두께를 2.0 내지 3.0㎛로 줄인다. 여기서, 이 부분의 다결정 실리콘막(1004)이 국부 미소 가열기(1020)로 사용되기 위해서, 저항값이 약 10 Ω/square 정도로 도핑된 폴리실리콘 막을 사용하는 것이 바람직하다. 물론 백금과 같은 다른 물질들로 미소 가열기를 형성할 수도 있다.

도 3d를 참조하면, 저일함수 물질막(1006a)을 플라즈마 화학기상증착(PECVD)법으로 300 내지 3000nm 두께로 기판 결과물 전면으로 증착시킨다. 여기서 저일함수 물질막(1006a)으로는 저일함수 물질인 탄소계열의 다이몬드나 유사 다이아몬드카본(DLC: Diamond-like Carbon) 박막을 이용할 수 있다.

도 3e를 참조하면, DLC나 다이아몬드 카본필름들은 레지스트 패턴닝한 후 건식이나 습식 식각 방법으로 제거하기가 어렵기 때문에 리프트 오프 (Lift-off) 패터닝 방법을 이용하여 제거한다. 바람직하게는 DLC 박막을 이용하여 국부 미소 가열기(1020) 상부에 저일함수 물질막(1006)을 형성한다.

도 3f를 참조하면, 이 후 저일함수 물질막(1006)이 공정 단계에서 노출되는 것을 방지하기 위하여 실리콘 질화막(1007) 등의 절연체로 구성된 보호막을 단층 또는 복층, 및 100 내지 200nm 두께로 증착시키고, 리소그라피 패턴닝으로 저일함수 물질막(1006) 부위만 남기고 나머지 부분은 제거한다.

도 3g를 참조하면, 실리콘 산화막(1008a)을 플라즈마 저온 화학기상증착(PECVD: Plasma Enhanced Chemical Vapor Deposition) 방법으로 약 4~5 um 두께로 형성한다.

도 3h를 참조하면, 실리콘 산화막(1008a)의 표면 거칠기를 줄이기 위해 화학 기계연마(Chemical Mechanical Polishing)법으로 저온 실리콘 산화막(1008b)의 표면을 연마하여 평탄화시키는 것이 바람직하다.

도 3i를 참조하면, 연마제를 제거한 후 세정하고 저압 화학기상증착(LPCVD)법으로 전체 상부면에 다결정 실리콘(Polysilicon)을 2.0 내지 3.0㎛ 두께로 증착하여 도핑된 다결정 실리콘막(1009)를 형성한다. 이러한 다결정 실리콘막(1009)는 캐소드 배선층 기능을 한다. 이후 500℃의 온도 및 N₂ 분위기의 전기로에서 2시간 동안 후열처리(Post-annealing)하여 다결정 실리콘막(1009)에 인가되는 압축 응력을 완화시킨다.

도 3j를 참조하면, 캐소드부의 다결정 실리콘막(1009) 상부 전면에 저일함수 물질막의 캐소드(1010)를 형성하기 위하여 저일함수 물질인 탄소계열의 다이몬드나 유사 다이아몬드카본(DLC: Diamond-like Carbon) 박막을 플라즈마 화학기상증착(PECVD)법으로 300 내지 3000nm 두께로 증착시킨다. 전술한 바와 같이 DLC나 다이아몬드 카본필름들은 레지스트 패턴닝한 후 건식이나 습식 식각방법으로 제거하기가 어렵기 때문에 리프드오프 (Lift-off) 페터닝 방법을 이용하여 중앙부 소정부분을 남기고 나머지 부분은 제거한다. 바람직하게는 DLC 박막을 이용하여 저일함수 물질막의 캐소드(1010)를 형성한다. 이 후 실리콘 질화막(1011) 등의 절연체로 구성된 보호막을 단층 또는 복층 및 100 내지 200nm 두께로 증착시키고, 포토리소그라피 공정을 통해 캐소드(1010) 부위만 남기고 나머지 부분은 제거한다.

도 3k를 참조하면, 저압 화학기상증착(LPCVD)법으로 2.0 내지 3.0㎛ 두께의 저온 실리콘 산화막(Low Temperature Oxide, SiO2)(1012a), 즉 제1 실리콘 산화막(1012a)을 증착하여 절연막으로 사용한다.

도 3l를 참조하면, 제1 실리콘 산화막(1012a) 상에 저압 화학기상증착(LPCVD)법으로 2.0 내지 3.0㎛ 두께의 도핑된 다결정 실리콘막(1013a)을 증착한다. 다결정 실리콘막(1013a) 상으로 제2 실리콘 산화막(1014a)의 절연막을 증착하고, 제2 실리콘 산화막(1014) 상부에 보호막으로서 플라즈마 화학기상증착(PECVD)법으로 저온 실리콘 질화막(1015)을 100 내지 200nm 두께로 증착하여 게이트부를 형성한다.

도 3m을 참조하면, 보호막인 실리콘 질화막(1015) 상에 감광막을 도포하고 마스크를 이용하여 노광한 후 패턴닝하여 노출 부위를 정의한다. 보호막인 실리콘 질화막(1015)을 건식 혹은 습식 식각하여 노출할 부위를 형성한 뒤 감광막을 제거한다. 이후 단계별로 제2 실리콘 산화막층(1014), 다결정 실리콘막(1013)과 제1 실리콘 산화막(1012)을 건식 이방 식각 방법으로 제거하되, 저일함수 물질막의 캐소드(1010) 상부의 실리콘 질화막(1011)의 보호막이 노출될 때까지 식각을 통해 제거한다. 여기서, 식각을 통해 남은 다결정 실리콘막(1013)이 게이트(1013)가 된다.

도 3n을 참조하면, 국부 미소 가열기(1020) 상단부와 캐소드부 다결정 실리콘막(1009)의 하단부 사이를 공동(cavity) 부분으로 만들기 위하여 저온 실리콘 산화막(1008) 식각 단계와 상단부인 개구부 영역의 식각 단계를 동시에 나타내고 있다. 습식 식각 또는 기상 식각을 수행하여 실리콘 산화막(1008)을 제거하여 중앙부에 공동 부분을 형성하여 국부 미소 가열기(1020)에서 발생하는 열전달을 차단시키 게 된다. 한편, 기상 식각 시에는 가스위상식각(GPE: Gas Phase Etching) 장비에 실리콘 웨이퍼를 장입하고 기판 온도를 22 내지 35℃, 반응로의 압력을 10 내지 100 Torr 범위로 조절한 후 무수 HF(Anhydrous HF)와 CH₃OH 공정 기체를 흘려 기상에서의 HF 식각 반응에 의해 저온 실리콘 산화막(1008)이 제거되도록 한다.

도 3o를 참조하면, 실리콘의 모체 기판(1001) 뒷면에 실리콘 질화막을 CVD 방법으로 200nm의 두께로 적층하고 난후, 보호막인 실리콘 질화막 상에 감광막을 도포하고, 마스크를 이용하여 식각할 부분을 정의하여, 벌크 실리콘층이 노출될 때까지 질화막을 제거하고, 벌크 실리콘층을 KOH 용액에 담그어 습식 식각 시킨다. 이때 국부 미소 가열기(1020) 하단부의 실리콘 산화막(1003)이 드러날 때까지 벌크실리콘을 제거한다. 이와 같이 모체 기판(1001) 하부 면이 식각됨으로써, 미소 가열부는 멤브레인 구조를 가지게 된다.

도 3p를 참조하면, 전 단계에서 마스크 역할을 했던 보호막인 실리콘 질화막(1007, 1011)을 제거하는 단계로서, 인산(H₃PO₄)용액으로 실리콘 질화막을 제거하여 저일함수 물질막(1006, 1010)을 노출시키고 순수(DI Water)로 세척하여, 하부 구조체의 공정을 완성시킨다.

도 4는 본 발명의 일 실시예에 따른 진공 채널 트랜지스터의 상부 구조체의 공정단면도이다.

도 4를 참조하면, 상부 구조체의 모체로서 고농도로 도핑된 실리콘 기판(1051)을 중앙부분이 하부로 약 5um 깊이로 볼록하게 형성되도록 식각한 후, 실 리콘 기판 위에 절연막(1052)으로 열산화막이나 저온산화막으로 1um 내지 2um 두께로 형성하되, 중앙의 소정 부분을 포토리소그라피공정을 통해 제거한다. 그 후, 니켈(Ni)금속을 스퍼터링이나 이베퍼레이션 방법으로 2.0 um 두께로 적층시키고, 리소그래피공정으로 소정 부분을 제거하여 애노드(1053)을 형성한다. 이때, 애노드(1053)과 실리콘 기판(1051)은 실리콘 산화막이 형성되지 않은 부분을 통해 연결된다.

도 5는 본 발명의 진공 채널 트랜지스터 구조를 구현하기 위해서 상부 구조체와 하부 구조체가 결합된 모습을 보여주는 단면도로서, 도 3p에서의 하부 구조체와 도 4에서의 상부 구조체를 스페이서(1041)로 이격시켜 결합시킨 모습을 보여준다.

도 5를 참조하면, 애노드(1053)가 형성된 상부 구조체는 애노드(1053)의 중앙이 하부 구조체의 캐소드(1010)와 서로 마주하도록 위치시켜 정렬하여 배치하되, 스페이서(Spacer, 1041)의 높이는 진공트랜지스터의 특성에 맞추어 조정하는 것이 바람직하다. 스페이서(1041)는 바람직하게는 절연을 가능하게 하는 폴리이미드(Polyimide)나 니켈(Ni) 스페이서를 전기 도금하여 사용할 수 있다.

하부 구조체 상단부에 스페이서(1041)를 배치시키고, 스페이서(1041) 상으로 상부 구조체를 적층하는 식으로 진행하여 최종적인 진공 채널 트랜지스터를 완성한다.

도 6은 본 발명의 다른 실시예에 따른 진공 채널 트랜지스터의 국부 가열기의 구조를 보여주는 단면도 및 사시도이다.

도 6을 참조하면, 본 발명에 따른 국부 미소 가열기의 저항체 구조는 도 3c에서와 같이 직사각형의 평판형으로 형성될 수 있지만, 도시한 바와 같이 지그재그 의 평판형 구조로 형성될 수도 있다.

즉, 도 3c의 다결정 실리콘막(1005)의 식각 공정 단계에서, 도 6에서의 국부 미소가열(1020a)의 형태와 같이 지그재그 구조의 국부가열이 가능한 미소 가열기를 형성할 수 있다. 이러한 미소 가열기(1020a)는 도전성 전극 물질인 백금(Pt)이나 저항값이 약 10 Ω/square 정도로 도핑된 폴리 실리콘막을 사용하여 400 내지 600℃까지 국부적으로 가열할 수 있도록 할 수 있다. 여기에서 미소 가열기의 가장자리 근방은 저항값이 낮고, 중앙 부분은 저항값이 커서 실리콘 벌크 부분에 열전달을 더디게 하고 국부가열을 용이하게 한다.

지금까지, 본 발명을 도면에 도시된 실시예를 참고로 설명하였으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

도 3a ~ 3p는 본 발명의 일 실시예에 따른 진공 채널 트랜지스터의 하부 구조체의 제조 과정을 보여주는 공정단면도들이다.

도 5는 본 발명의 진공 채널 트랜지스터 구조를 구현하기 위해서 상부 구조체와 하부 구조체가 결합된 모습을 보여주는 단면도이다.

도 6은 본 발명의 일 실시예에 따른 진공 채널 트랜지스터의 국부 가열기의 구조를 보여주는 단면도 및 사시도이다.

<도면의 주요부분에 대한 부호의 설명 >

10: 국부 가열기의 전원

20: 캐소드와 애노드간에 인가하는 전원

30: 캐소드와 게이트간에 인가하는 전원

40: 신호원 50: 전류메터

60: 부하저항 100: 모체 기판

110,150: 실리콘 산화막 120: 캐소드 전극막

130: 국부 미소 가열기 140: 저일함수 물질막

160: 스페이서 170: 애노드 전극막

180: 고진공 챔버

1001: 모체 기판 1002, 1005: 레지스트

1003, 1008, 1012, 1014: 실리콘 산화막

1004, 1009, 1013: 다결정 실리콘막

1006, 1010: 저일함수 물질막

1007, 1011, 1015: 실리콘 질화막

1020, 1020a: 국부 미소 가열기 1041: 스페이서

1051: 실리콘 기판 1052: 실리콘 산화막

1053: 애노드

Claims

모체 기판;

상기 모체 기판 상으로 형성된 박막 구조의 미소 가열부;

상기 미소 가열부 상으로 상기 미소 가열부의 중앙부로부터 제1 간격 이격되어 형성된 박막 구조의 캐소드부;

상기 캐소드부 양쪽 외곽 상부에 형성된 게이트부;

상기 게이트부 상의 스페이서를 통해 상기 캐소드부과 제2 간격으로 이격되어 형성되어 있는 애노드부;를 포함하고,

상기 캐소드부와 상기 애노드부 사이에는 상기 제2 간격만큼의 진공의 전자통과영역이 형성되어 있는 진공 채널 트랜지스터.
제1 항에 있어서,

상기 모체 기판은 상기 미소 가열부가 박막 구조를 갖도록 하부면 중앙부가 식각을 통해 제거되어 있고,

상기 미소 가열부는,

상기 모체 기판 상으로 형성된 실리콘 산화막;

상기 실리콘 산화막 상으로 형성되고, 중앙부가 외곽보다 얇은 박막형태를 갖는 다결정 실리콘막; 및

상기 다결정 실리콘막의 상기 중앙부 상에 형성된 저일함수 물질막을 포함하 고,

상기 미소 가열부는 중앙부가 하부로 오목한 구조로 형성되며, 상기 모체 기판의 제거에 의해 상기 실리콘 산화막의 중앙부 하부 면이 노출되며, 상기 다결정 실리콘막의 중앙부는 국부 미소 가열기 기능을 하는 것을 특징으로 하는 진공 채널 트랜지스터.
제2 항에 있어서,

상기 다결정 실리콘막의 상기 중앙부는 직사각형 평판구조를 갖거나 지그재그 형태의 형판 구조를 가지며,

상기 저일함수 물질막은 상기 다결정 실리콘막의 상기 중앙부를 채우는 매립 구조로 형성됨으로써, 상기 다결정 실리콘막의 외곽과 동일 상면을 갖는 것을 특징으로 하는 진공 채널 트랜지스터.
제1 항에 있어서,

상기 캐소드부는,

상기 미소 가열부 상부로 형성된 다결정 실리콘막; 및

상기 다결정 실리콘막 상의 중앙부에 저일함수 물질막으로 형성된 상기 캐소드;를 포함하고,

상기 캐소드부는 상기 미소 가열부의 양쪽 외곽 상부에 형성된 실리콘 산화막을 통해 상기 미소 가열부 상부로 적층되며,

상기 미소 가열부는 중앙부가 하부로 오목한 구조로 형성되어, 상기 미소 가열부에 형성된 저일함수 물질층과 상기 다결정 실리콘막은 상기 제1 간격으로 이격되어 있는 것을 특징으로 하는 진공 채널 트랜지스터.
제1 항에 있어서,

상기 게이트부는,

상기 캐소드부의 양쪽 외곽 상부로 각각 형성된 제1 실리콘 산화막;

각각의 상기 제1 실리콘 산화막 상으로 형성된 다결정 실리콘으로 형성된 게이트; 및

각각의 상기 게이트 상에 형성된 제2 실리콘 산화막:을 포함하는 것을 특징으로 하는 진공 채널 트랜지스터.
제1 항에 있어서,

상기 애노드부는,

하부로 중앙부가 볼록한 실리콘 기판:

상기 실리콘 기판 하부면으로 형성되되, 중앙부 소정부분에는 형성되지 않는 실리콘 산화막;

상기 실리콘 산화막의 하면 중앙부로 형성되되, 상기 소정부분을 통해 상기 실리콘 기판과 컨택하는 금속층의 애노드;를 포함하는 것을 특징으로 하는 진공 채널 트랜지스터.
제6 항에 있어서,

상기 게이트부는 상기 캐소드부의 양쪽 외곽 상부로 각각 제1 실리콘 산화막, 게이트 및 제2 실리콘 산화막을 포함하고,

각각의 상기 제2 실리콘 산화막 상으로 스페이서가 형성되고, 상기 스페이서 상으로 상기 애노드부가 적층됨으로써, 상기 애노드와 상기 캐소드부의 캐소드가 상기 제2 간격이 유지되어 상기 캐소드로부터 방출된 전자가 상기 애노드로 도달될 수 있도록 하는 상기 전자통과영역이 형성되는 것을 특징으로 하는 진공 채널 트랜지스터.
모체 기판;

상기 모체 기판의 중앙부로부터 제1 간격 이격되고 중앙부로 국부 미소 가열기를 구비한 박막 구조의 캐소드부;

상기 캐소드부 상의 스페이서를 통해 상기 캐소드부과 제2 간격으로 이격되어 형성되어 있는 애노드부;를 포함하고,

상기 캐소드부와 상기 애노드부 사이에는 상기 제2 간격만큼의 진공의 전자통과영역이 형성되어 있는 캐소드-애노드 구조의 다이오드 소자.
제8 항에 있어서,

상기 캐소드부는, 상기 모체 기판의 양쪽 외곽 상부로 형성된 실리콘 산화막 을 통해 상기 모체 기판과 상기 제1 간격을 유지하고,

상기 캐소드부는 다결정 실리콘막, 상기 다결정 실리콘막 중앙부로 형성된 상기 국부 미소 가열기 및 상기 다결정 실리콘막 상의 중앙부에 저일함수 물질막으로 형성된 상기 캐소드;를 포함하고,

상기 애노드부는, 하부로 중앙부가 볼록한 실리콘 기판: 상기 실리콘 기판 하부면으로 형성되되, 중앙부 소정부분에는 형성되지 않는 실리콘 산화막; 상기 실리콘 산화막의 하면 중앙부로 형성되되, 상기 소정부분을 통해 상기 실리콘 기판과 컨택하는 금속층의 애노드;를 포함하며,

상기 애노드부는 양쪽 외곽 상부로 형성된 실리콘 산화막 및 상기 스페이서를 통해 상기 캐소드부 상부로 적층되어 상기 캐소드부와 상기 제2 간격으로 유지하는 것을 특징으로 하는 다이오드 소자.
모체 기판 상에 미소 가열부를 형성하는 단계;

상기 미소 가열부 상으로 캐소드부를 형성하는 단계;

상기 캐소드부 양쪽 외곽 상부로 게이트부를 형성하는 단계;

상기 미소 가열부의 저일함수 물질층으로부터 상기 캐소드부가 제1 간격을 유지하도록 상기 저일함수 물질막 상의 소정 물질막들을 제거하는 단계;

실리콘 기판 상에 애노드가 형성된 상부 구조체를 형성하는 단계; 및

상기 애노드가 상기 캐소드부 사이에 제2 간격만큼의 진공의 전자통과영역이 형성되도록 상기 상부 구조체를 스페이서를 통해 상기 게이트부로 결합시키는 단 계;를 포함하는 진공 채널 트랜지스터 제조방법.
제10 항에 있어서,

상기 미소 가열부를 형성하는 단계는

상기 모체 기판상에 액티브 영역(Active Area)을 정의하고 상기 액티브 영역을 소정 깊이로 식각하여 트렌치를 형성하는 단계;

상기 모체 기판 결과물 상에 실리콘 산화막을 형성하는 단계;

상기 실리콘 산화막 상에 다결정 실리콘막을 형성하는 단계;

상기 다결정 실리콘막의 중앙부를 소정 깊이로 식각하여 트렌치를 형성하는 단계;

상기 다결정 실리콘막의 상기 트렌치를 채우는 저일함수 물질막을 형성하는 단계; 및

상기 저일함수 물질막 상으로 보호막을 형성하는 단계;를 포함하는 것을 특징으로 하는 진공 채널 트랜지스터 제조방법.
제11 항에 있어서,

상기 다결정 실리콘막은 상기 저일함수 물질막의 전극으로서 사용되기 위해 저항값이 10 Ω/square 정도인 도핑 폴리실리콘막이고, 상기 저일함수 물질막은 탄소계열의 다이아몬드나 유사 다이아몬드카본(Diamon-Like Carbon: DLC)이며,

상기 저일함수 물질막은 상기 저일함수 물질막을 상기 다결정 실리콘막 전면 으로 도포 후 상기 다결정 실리콘막의 트렌치 이외의 부분의 상기 저일함수 물질막은 리프트-오프(Lift-Off) 공정을 제거하여 형성하는 것을 특징으로 하는 진공 채널 트랜지스터 제조방법.
제11 항에 있어서,

상기 다결정 실리콘막의 중앙부는 얇은 박막형태의 직사각형 평판구조 또는 지그재그 형판 구조를 갖도록 형성하여 국부 미소 가열기 기능을 하도록 하는 것을 특징으로 하는 진공 채널 트랜지스터 제조방법.
제10 항에 있어서,

상기 캐소드부를 형성하는 단계는,

상기 미소 가열부 상으로 실리콘 산화막을 형성하고 평탄화하는 단계;

상기 실리콘 산화막 상에 다결정 실리콘막을 형성하는 단계;

상기 다결정 실리콘막 상면 중앙부에 저일함수 물질막으로 캐소드를 형성하는 단계; 및

상기 캐소드 상으로 보호막을 형성하는 단계;를 포함하는 것을 특징으로 하는 진공 채널 트랜지스터 제조방법.
제10 항에 있어서,

상기 게이트부를 형성하는 단계는,

상기 캐소드부 상으로 제1 실리콘 산화막을 형성하는 단계;

상기 실리콘 산화막 상으로 다결정 실리콘막을 형성하는 단계;

상기 다결정 실리콘막 상으로 제2 실리콘 산화막을 형성하는 단계; 및

포토 리소그라피 공정을 통해 중앙부를 식각하여 상기 캐소드부의 캐소드 보호막을 노출시키는 단계;를 포함하는 것을 특징으로 하는 진공 채널 트랜지스터 제조방법.
제15 항에 있어서,

상기 저일함수 물질막 상의 물질막은 실리콘 산화막이고,

상기 보호막을 노출시키는 단계에서, 상기 실리콘 산화막을 제거하는 공정을 동시에 수행하는 것을 특징으로 하는 진공 채널 트랜지스터 제조방법.
제10 항에 있어서,

상기 물질막 제거 공정 후에,

상기 미소 가열부의 저일함수 물질막의 보호막 및 상기 캐소드부의 캐소드 보호막을 제거하는 단계; 및

상기 모체 기판 하면 중앙부를 식각하여 상기 미소 가열부의 실리콘 산화막을 노출시키는 단계;를 포함하는 것을 특징으로 하는 진공 채널 트랜지스터 제조방법.
제10 항에 있어서,

상기 상부 구조체를 형성하는 단계는,

상기 실리콘 기판의 하면 양측 외곽부분을 식각하여 중앙부가 볼록한 구조로 형성하는 단계;

상기 실리콘 기판 하면 전면으로 실리콘 산화막을 형성하는 단계;

상기 실리콘 산화막의 중앙의 소정부분을 식각을 통해 제거하여 상기 실리콘 기판을 노출시키는 단계; 및

상기 실리콘 산화막 하면 중앙부분으로 금속층의 애노드를 형성하는 단계;를 포함하고,

상기 애노드는 상기 실리콘 산화막이 제거된 부분을 통해 상기 실리콘 기판에 컨택하는 것을 특징으로 하는 진공 채널 트랜지스터 제조방법.
제10 항에 있어서,

상기 결합시키는 단계에서,

상기 스페이서는 절연성 물질로 형성되며, 상기 진공 채널 트랜지스터의 특성에 따라 상기 스페이서의 높이를 조정하여 상기 결합을 진행시키는 것을 특징으로 진공 채널 트랜지스터 제조방법.