KR20100045110A - 씨모스 이미지 센서의 제조 방법 - Google Patents
씨모스 이미지 센서의 제조 방법 Download PDFInfo
- Publication number
- KR20100045110A KR20100045110A KR1020080104158A KR20080104158A KR20100045110A KR 20100045110 A KR20100045110 A KR 20100045110A KR 1020080104158 A KR1020080104158 A KR 1020080104158A KR 20080104158 A KR20080104158 A KR 20080104158A KR 20100045110 A KR20100045110 A KR 20100045110A
- Authority
- KR
- South Korea
- Prior art keywords
- hard mask
- region
- layer
- forming
- isolation layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 28
- 238000002955 isolation Methods 0.000 claims abstract description 41
- 239000007943 implant Substances 0.000 claims abstract description 23
- 150000004767 nitrides Chemical class 0.000 claims abstract description 23
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 230000000873 masking effect Effects 0.000 claims abstract description 8
- 238000005468 ion implantation Methods 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 abstract 1
- 230000008569 process Effects 0.000 description 14
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 206010034960 Photophobia Diseases 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 208000013469 light sensitivity Diseases 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/761—PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 포토다이오드의 출력 특성을 일정하게 유지시켜줄 수 있는 씨모스 이미지 센서의 제조방법에 관한 것으로,
본 발명의 실시 예에 따른 씨모스 이미지 센서의 제조방법은 픽셀 영역과 로직 영역으로 구분되는 반도체 기판 상에 버퍼 산화막, 하드마스크용 질화막 및 하드마스크용 산화막을 차례대로 형성하는 단계와, 임플란트 격리막과 소자분리막이 형성될 영역이 노출되도록 상기 하드마스크용 질화막 및 하드마스크용 산화막의 일부를 선택적으로 제거하는 단계와, 상기 임플란트 격리막이 형성될 픽셀 영역만을 노출시키고 나머지 영역은 마스킹하는 제 1 포토레지스트 패턴을 형성하는 단계와, 상기 제 1 포토레지스트 패턴을 이용한 이온주입으로 임플란트 격리막을 형성하는 단계와, 상기 소자분리막이 형성될 픽셀 영역과 로직 영역만을 노출시키고 나머지 영역은 마스킹하는 제 2 포토레지스트 패턴을 형성하는 단계와, 상기 제 2 포토레지스트 패턴을 이용하여 남아있는 상기 하드마스크용 질화막 및 하드마스크용 산화막을 제거하는 단계와, 상기 하드마스크용 질화막 및 하드마스크용 산화막을 마스크로 이용하여 상기 반도체 기판에 트렌치를 형성하는 단계와, 상기 트렌치를 매립하여 소자분리막을 형성하는 단계를 포함하는 것을 특징으로 한다.
하드마스크용 질화막, 임플란트 격리막
Description
본 발명은 씨모스 이미지 센서의 제조방법에 관한 것으로, 특히 포토다이오드의 출력 특성을 일정하게 유지시켜줄 수 있는 씨모스 이미지 센서의 제조방법에 관한 것이다.
일반적으로, 이미지 센서(Image sensor)는 광학적 영상(optical image)을 전기적 신호로 변환시키는 반도체 소자로써, 크게, 전하 결합 소자(charge coupled device: CCD)와 씨모스(CMOS; Complementary Metal Oxide Silicon) 이미지 센서(Image Sensor)로 구분된다.
전하 결합 소자(CCD)에서, 빛의 신호를 전기적 신호로 변환하는 복수 개의 포토 다이오드(Photo diode; PD)가 매트릭스 형태로 배열된다. 전하 결합 소자는 복수 개의 수직 방향 전하 전송 영역(Vertical charge coupled device; VCCD), 수평 방향 전하전송영역(Horizontal charge coupled device; HCCD) 및 센스 증폭기(Sense Amplifier)로 구성된다. 복수 개의 VCCD는 매트릭스 형태로 배열된 각 수직 방향의 포토 다이오드 사이에 형성되어 각 포토 다이오드에서 생성된 전하를 수 직방향으로 전송하는 역할을 한다. HCCD는 각 수직 방향 전하 전송 영역에 의해 전송된 전하를 수평방향으로 전송하는 역할을 하며, 센스 증폭기는 수평 방향으로 전송된 전하를 센싱하여 전기적인 신호를 출력한다. 그러나, 이와 같은 CCD는 구동 방식이 복잡하고, 전력 소비가 클 뿐만 아니라, 다단계의 포토 공정이 요구되므로 제조 공정이 복잡한 단점을 갖고 있다. 또한, 전하 결합 소자는 제어회로, 신호처리회로, 아날로그/디지털 변환회로(A/D converter) 등을 전하 결합 소자 칩에 집적시키기가 어려워 제품의 소형화가 곤란한 단점을 갖는다.
최근에는 전하 결합 소자의 단점을 극복하기 위한 차세대 이미지 센서로서 씨모스 이미지 센서가 주목을 받고 있다. 씨모스 이미지 센서는 제어회로 및 신호처리회로 등을 주변회로로 사용하는 씨모스 기술을 이용하여 단위 화소의 수량에 해당하는 모스 트랜지스터들을 반도체 기판에 형성함으로써 모스 트랜지스터들에 의해 각 단위 화소의 출력을 순차적으로 검출하는 스위칭 방식을 채용한 소자이다. 즉, 씨모스 이미지 센서는 단위 화소 내에 포토 다이오드와 모스 트랜지스터를 형성시킴으로써 스위칭 방식으로 각 단위 화소의 전기적 신호를 순차적으로 검출하여 영상을 구현한다. 씨모스 이미지 센서는 씨모스 제조 기술을 이용하므로 비교적 적은 전력 소모, 비교적 적은 포토공정 스텝 수에 따른 단순한 제조공정 등과 같은 장점을 갖는다. 또한, 씨모스 이미지 센서는 제어회로, 신호처리회로, 아날로그/디지털 변환회로 등을 씨모스 이미지 센서 칩에 집적시킬 수가 있으므로 제품의 소형화가 용이하다는 장점을 갖고 있다. 따라서, 씨모스 이미지 센서는 현재 디지털 정지 카메라(digital still camera), 디지털 비디오 카메라 등과 같은 다양한 응용 부분에 널리 사용되고 있다.
이러한 씨모스 이미지 센서는 일반적으로 포토다이오드간의 격리막(isolation)을 위해 STI(Shallow Trench Isolation)를 이용하는데, 이때, 식각공정과정에서 발생하는 기판 데미지를 없애기 위해 임플란트(implant)를 이용한 격리막를 이용하는 방법을 사용하기도 한다.
하지만, 임플란트를 이용한 격리막는 임플란트용 포토 마스크의 패터닝 과정에서 발생하는 공정 변수들로 인해 격리막 영역이 커지거나 작아지거나 또는 포토다이오드 방향으로 오프셋(Offset)이 발생하여 포토다이오드의 출력 특성에 변화를 발생시키는 문제점이 있다.
따라서, 본 발명은 포토다이오드의 출력 특성을 일정하게 유지시켜줄 수 있는 씨모스 이미지 센서의 제조방법을 제공하는 데 그 목적이 있다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시 예에 따른 씨모스 이미지 센서의 제조방법은 픽셀 영역과 로직 영역으로 구분되는 반도체 기판 상에 버퍼 산화막, 하드마스크용 질화막 및 하 드마스크용 산화막을 차례대로 형성하는 단계와, 임플란트 격리막과 소자분리막이 형성될 영역이 노출되도록 상기 하드마스크용 질화막 및 하드마스크용 산화막의 일부를 선택적으로 제거하는 단계와, 상기 임플란트 격리막이 형성될 픽셀 영역만을 노출시키고 나머지 영역은 마스킹하는 제 1 포토레지스트 패턴을 형성하는 단계와, 상기 제 1 포토레지스트 패턴을 이용한 이온주입으로 임플란트 격리막을 형성하는 단계와, 상기 소자분리막이 형성될 픽셀 영역과 로직 영역만을 노출시키고 나머지 영역은 마스킹하는 제 2 포토레지스트 패턴을 형성하는 단계와, 상기 제 2 포토레지스트 패턴을 이용하여 남아있는 상기 하드마스크용 질화막 및 하드마스크용 산화막을 제거하는 단계와, 상기 하드마스크용 질화막 및 하드마스크용 산화막을 마스크로 이용하여 상기 반도체 기판에 트렌치를 형성하는 단계와, 상기 트렌치를 매립하여 소자분리막을 형성하는 단계를 포함하는 것을 특징으로 한다.
이상에서 설명한 바와 같이 본 발명에 의한 씨모스 이미지 센서의 제조방법은 임플란트를 이용한 격리막를 사용할때 공정 변수에 의해 발생하는 포토다이오드의 출력의 불규칙성을 없애주게 되어 포토다이오드의 출력 특성을 일정하게 유지시킬 수 있는 효과를 가진다.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 설명한다. 이때 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시 예로서 설명되는 것이며, 이 것에 의해서 상기한 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는않는다.
그리고 본 발명에서 사용되는 용어는 가능한 한 현재 널리 사용되는 일반적인 용어를 선택하였으나, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재하였으므로, 단순한 용어의 명칭이 아닌 그 용어가 가지는 의미로서 본 발명을 파악하여야 함을 밝혀두고자 한다.
이하, 본 발명의 기술적 과제 및 특징들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 본 발명을 구체적으로 살펴보면 다음과 같다.
이하, 첨부된 도면을 참고하여 본 발명의 실시 예에 따른 씨모스 이미지 센서의 제조방법에 관하여 상세히 설명하기로 한다.
도 1a 내지 1f는 본 발명에 따른 씨모스 이미지 센서의 제조방법을 나타내는 도면이다.
먼저, 도 1a에 도시된 바와 같이, 픽셀(Pixel) 영역과 로직(Logic) 영역을 가지는 반도체 기판(10)에 에피택셜(epitaxial) 공정에 의해 성장된 저농도의 제 1 도전형, 예를 들어 P-형 에피층이 형성된다. 이는 포토 다이오드에서의 공핍 영역(depletion region)을 크고 깊게 형성시킴으로써 광전하를 모으기 위한 저전압 포토 다이오드의 능력을 증가시키고 나아가 광감도를 개선시키기 위함이다.
이어서, 반도체 기판(10) 상에 하드마스크를 위해 버퍼 산화막(Oxide)(12), 하드마스크용 질화막(SiN)(14) 및 하드마스크용 산화막(Oxide)(16)을 차례대로 형성한다.
이후, 도 1b에 도시된 바와 같이, 사진 시각 공정(PEP: Photo Etching Process)를 이용하여 픽셀 영역과 로직영역에 임플란트 격리막될 영역 및 소자분리막이 형성될 영역을 노출시키는 포토레지스트 패턴(미도시)을 형성한 후, 포토레지스트 패턴을 마스크로 이용하여 픽셀 영역과 로직영역의 소자분리막이 형성될 영역에 해당하는 하드마스크용 질화막(SiN)(14) 및 하드마스크용 산화막(16)의 일부를 선택적으로 제거한다. 그런 다음, 스트립(strip) 공정을 통해 포토레지스트 패턴을 제거한다.
다음으로, 도 1c에 도시된 바와 같이, 사진 식각 공정(PEP)를 이용하여 픽셀 영역의 임플란트 격리막(implant isolation)이 형성될 영역만을 노출시키고 나머지 영역은 마스킹하는 제 1 포토레지스트 패턴(18)을 형성한다. 그후, 제 1 포토레지스트 패턴(18)을 마스크로 이용하여 P형 불순물을 이온주입하여 버퍼산화막(12) 하부에 반도체 기판(10)의 픽셀 영역에 임플란트 격리막(20)을 형성한다. 그런다음, 스트립 공정을 통해 제 1 포토레지스트 패턴(18)을 제거한다.
이후, 도 1d에 도시된 바와 같이, 사진 식각 공정(PEP)를 이용하여 픽셀 영역과 로직영역에서 소자분리막을 형성할 영역만을 노출시키고 나머지 영역은 마스킹하는 제 2 포토레지스트 패턴(22)을 형성한다. 그후, 제 2 포토레지스트 패턴(22)을 마스크로 이용하여 남아있는 하드마스크용 질화막(14) 및 버퍼산화막(12)을 제거하여 반도체 기판(10)의 표면을 노출시킨다. 이때, 제 2 포토레지스트 패 턴(22)은 픽셀 영역에서 임플란트 격리막 영역과 소자분리막 영역 사이에 해당하는 반도체 기판(10) 상에 하드마스크용 산화막(16)의 일부만을 마스킹한다.
그런 다음, 스트립 공정을 통해 제 2 포토레지스트 패턴(22)를 제거한다.
이어서, 도 1e에 도시된 바와 같이, 식각된 하드마스크용 질화막(14) 및 하드마스크용 산화막(16)을 마스크로 이용하여 반도체 기판(10)의 일부를 원하는 두께까지 식각하여 트렌치(T)를 형성한다. 이때, 픽셀 영역의 임플란트 격리막(20)에 해당하는 반도체 기판(10)은 남아있는 하드마스크용 질화막(14)이 식각방지막 역할을 함으로써 식각되지 않는다.
이후, 도 1f에 도시된 바와 같이, 트렌치(T)가 매립되도록 소자분리용 절연막으로 HDP 산화막을 증착한다. 그리고, CMP(Chemical Mechanical Polishing) 공정을 통해 이를 평탄화함으로써, 소자분리막(24)을 형성한다.
이후, 도면에는 도시되지 않았으나, 후속공정을 통해 씨모스 이미지 센서를 완성한다.
이러한 구성으로 인하여, 본 발명에 따른 씨모스 이미지 센서는 임플란트 격리막를 적용할 경우 소자 분리막 패터닝시에 사용하는 하드마스크를 이용함으로써 셀프 얼라인(Self align)시킬 수 있게 되어 공정 변수를 줄일 수 있으며, 이로 인해, 포토다이오드 간의 출력 특성의 균일도를 향상시킬 수 있다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1a 내지 1f는 본 발명에 따른 씨모스 이미지 센서의 제조방법을 나타내는 도면
* 도면의 주요 부분에 대한 부호의 설명 *
10: 반도체 기판 12: 버퍼산화막
14: 하드마스크용 질화막 16: 하드마스크용 산화막
18: 제 1 포토레지스트 패턴 20: 임플란트 격리막
22: 제 2 포토레지스트 패턴 24: 소자분리막
Claims (5)
- 픽셀 영역과 로직 영역으로 구분되는 반도체 기판 상에 버퍼 산화막, 하드마스크용 질화막 및 하드마스크용 산화막을 차례대로 형성하는 단계와,임플란트 격리막과 소자분리막이 형성될 영역이 노출되도록 상기 하드마스크용 질화막 및 하드마스크용 산화막의 일부를 선택적으로 제거하는 단계와,상기 임플란트 격리막이 형성될 픽셀 영역만을 노출시키고 나머지 영역은 마스킹하는 제 1 포토레지스트 패턴을 형성하는 단계와,상기 제 1 포토레지스트 패턴을 이용한 이온주입으로 임플란트 격리막을 형성하는 단계와,상기 소자분리막이 형성될 픽셀 영역과 로직 영역만을 노출시키고 나머지 영역은 마스킹하는 제 2 포토레지스트 패턴을 형성하는 단계와,상기 제 2 포토레지스트 패턴을 이용하여 남아있는 상기 하드마스크용 질화막 및 하드마스크용 산화막을 제거하는 단계와,상기 하드마스크용 질화막 및 하드마스크용 산화막을 마스크로 이용하여 상기 반도체 기판에 트렌치를 형성하는 단계와,상기 트렌치를 매립하여 소자분리막을 형성하는 단계를 포함하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 1항에 있어서,상기 제 2 포토레지스트 패턴을 이용하여 남아있는 하드마스크용 질화막 및 하드마스크용 산화막을 제거하는 단계는상기 픽셀 영역과 로직 영역에서 상기 소자분리막이 형성될 영역에 해당하는 부분에 남아있는 하드마스크용 질화막 및 하드마스크용 산화막을 제거하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 1항에 있어서,상기 제 2 포토레지스트 패턴은상기 픽셀 영역에서 임플란트 격리막 영역과 소자분리막 영역 사이에 해당하는 상기 반도체 기판 상에 형성된 하드마스크용 산화막의 일부만을 마스킹하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 1항에 있어서,상기 하드마스크용 질화막 및 하드마스크용 산화막을 마스크로 이용하여 상기 반도체 기판에 트렌치를 형성하는 단계는상기 픽셀 영역의 임플란트 격리막에 해당하는 반도체 기판이 남아있는 하드마스크용 질화막이 식각방지막 역할을 함으로써 식각되지 않는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 1항에 있어서,상기 임플란트 격리막은 P형 불순물을 이온주입하여 형성되는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080104158A KR20100045110A (ko) | 2008-10-23 | 2008-10-23 | 씨모스 이미지 센서의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080104158A KR20100045110A (ko) | 2008-10-23 | 2008-10-23 | 씨모스 이미지 센서의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20100045110A true KR20100045110A (ko) | 2010-05-03 |
Family
ID=42272902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080104158A KR20100045110A (ko) | 2008-10-23 | 2008-10-23 | 씨모스 이미지 센서의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20100045110A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022257323A1 (zh) * | 2021-06-11 | 2022-12-15 | 武汉新芯集成电路制造有限公司 | 离子注入方法 |
-
2008
- 2008-10-23 KR KR1020080104158A patent/KR20100045110A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022257323A1 (zh) * | 2021-06-11 | 2022-12-15 | 武汉新芯集成电路制造有限公司 | 离子注入方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100672669B1 (ko) | Ｃｍｏｓ 이미지 센서 및 그의 제조 방법 | |
| KR100685892B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100720534B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR101030300B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100640980B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| JP2006024934A (ja) | Ｃｍｏｓイメージセンサーの製造方法 | |
| KR100720474B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100720505B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100731121B1 (ko) | 씨모스 이미지센서의 제조방법 | |
| KR100606937B1 (ko) | 씨모스 이미지 센서의 제조 방법 | |
| KR100698090B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR20070033718A (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR20100077363A (ko) | 씨모스 이미지 센서의 제조 방법 | |
| KR100741875B1 (ko) | Ｃｍｏｓ 이미지 센서 및 그의 제조 방법 | |
| KR100731099B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR20100045110A (ko) | 씨모스 이미지 센서의 제조 방법 | |
| KR20070040491A (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100672665B1 (ko) | 씨모스 이미지 센서의 제조 방법 | |
| KR100971209B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100649001B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100937674B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100672700B1 (ko) | Ｃｍｏｓ 이미지 센서의 제조 방법 | |
| KR20100059296A (ko) | 씨모스 이미지 센서의 제조 방법 | |
| KR100965220B1 (ko) | 반도체 소자의 제조방법 | |
| KR20100074521A (ko) | 씨모스 이미지 센서의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |