KR20100026464A - Plasma display apparatus - Google Patents

Plasma display apparatus Download PDF

Info

Publication number
KR20100026464A
KR20100026464A KR1020080085481A KR20080085481A KR20100026464A KR 20100026464 A KR20100026464 A KR 20100026464A KR 1020080085481 A KR1020080085481 A KR 1020080085481A KR 20080085481 A KR20080085481 A KR 20080085481A KR 20100026464 A KR20100026464 A KR 20100026464A
Authority
KR
South Korea
Prior art keywords
sustain
period
electrode
signal
subfield
Prior art date
Application number
KR1020080085481A
Other languages
Korean (ko)
Inventor
김태형
조장환
곽종운
박현일
김성환
김대헌
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020080085481A priority Critical patent/KR20100026464A/en
Publication of KR20100026464A publication Critical patent/KR20100026464A/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G09G3/2932—Addressed by writing selected cells that are in an OFF state
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G09G3/2935—Addressed by erasing selected cells that are in an ON state
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J17/00—Gas-filled discharge tubes with solid cathode
    • H01J17/38—Cold-cathode tubes
    • H01J17/48—Cold-cathode tubes with more than one cathode or anode, e.g. sequence-discharge tube, counting tube, dekatron
    • H01J17/49—Display panels, e.g. with crossed electrodes, e.g. making use of direct current
    • H01J17/492—Display panels, e.g. with crossed electrodes, e.g. making use of direct current with crossed electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PURPOSE: A plasma display apparatus is provided to stabilize address discharge and improve a driving margin by stabilizing the distribution of wall charge between address electrode and a scan electrode region. CONSTITUTION: A plasma display apparatus includes an address electrode(213) and a frame. Scan electrode(202) and a sustain electrode(203) or the scan electrode and sustain electrode are crossed with each other at an address electrode. A frame comprises one selective erase subfield and one selective writing subfield previous selective erase subfield.

Description

플라즈마 디스플레이 장치{Plasma Display Apparatus}Plasma Display Apparatus {Plasma Display Apparatus}

본 발명은 플라즈마 디스플레이 장치에 관한 것이다.The present invention relates to a plasma display device.

플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널을 포함한다.The plasma display apparatus includes a plasma display panel.

플라즈마 디스플레이 패널에는 격벽으로 구획된 방전 셀(Cell) 내에 형광체 층이 형성되고, 아울러 복수의 전극(Electrode)이 형성된다.In the plasma display panel, a phosphor layer is formed in a discharge cell divided by a partition, and a plurality of electrodes are formed.

플라즈마 디스플레이 패널의 전극에 구동 신호를 공급하면, 방전 셀 내에서는 공급되는 구동 신호에 의해 방전이 발생한다. 여기서, 방전 셀 내에서 구동 신호에 의해 방전이 될 때, 방전 셀 내에 충진 되어 있는 방전 가스가 진공자외선(Vacuum Ultraviolet rays)을 발생하고, 이러한 진공 자외선이 방전 셀 내에 형성된 형광체를 발광시켜 가시 광을 발생시킨다. 이러한 가시 광에 의해 플라즈마 디스플레이 패널의 화면상에 영상이 표시된다.When the drive signal is supplied to the electrode of the plasma display panel, the discharge is generated by the drive signal supplied in the discharge cell. Here, when discharged by a drive signal in the discharge cell, the discharge gas filled in the discharge cell generates vacuum ultraviolet rays, and the vacuum ultraviolet light emits the phosphor formed in the discharge cell to emit visible light. Generate. The visible light displays an image on the screen of the plasma display panel.

본 발명은 한 서브필드의 서스테인 기간과 그 다음 서브필드의 어드레스 기간 사이에서 어드레스 전극과 스캔 전극 사이 영역에서의 벽전하의 분포를 안정시 키기 위한 플라즈마 디스플레이 장치를 제공하는데 그 목적이 있다.An object of the present invention is to provide a plasma display apparatus for stabilizing distribution of wall charges in an area between an address electrode and a scan electrode between a sustain period of one subfield and an address period of the next subfield.

본 발명에 따른 플라즈마 디스플레이 장치는 서로 나란한 스캔 전극과 서스테인 전극 및 스캔 전극과 서스테인 전극과 교차하는 어드레스 전극을 포함하고, 적어도 하나의 선택적 소거 서브필드(Selective Erasing Subfield)와 선택적 소거 서브필드의 앞에 배치되는 적어도 하나의 선택적 쓰기 서브필드(Selective Writing Subfield)를 포함하는 프레임으로 영상을 구현하는 플라즈마 디스플레이 패널과, 적어도 하나의 선택적 소거 서브필드의 어드레스 기간에서 스캔 전극에 제 1 스캔 신호를 공급하고, 선택적 쓰기 서브필드와 선택적 소거 서브필드의 사이의 제 1 기간에서 스캔 전극 및 서스테인 전극 중 적어도 하나에 구동신호를 공급하는 제 1 구동부 및 어드레스 기간에서 어드레스 전극에 제 1 스캔 신호에 대응하는 제 1 데이터 신호를 공급하는 제 2 구동부를 포함할 수 있다.The plasma display device according to the present invention includes a scan electrode and a sustain electrode which are parallel to each other, and an address electrode which intersects the scan electrode and the sustain electrode, and is disposed in front of at least one selective erasing subfield and the selective erasing subfield. A plasma display panel for implementing an image in a frame including at least one selective writing subfield, and supplying a first scan signal to a scan electrode in an address period of at least one selective erasing subfield, A first driver for supplying a drive signal to at least one of the scan electrode and the sustain electrode in a first period between the write subfield and the selective erase subfield and a first data signal corresponding to the first scan signal to the address electrode in the address period 2nd drive unit for supplying Can be included.

또한, 구동신호는 제 1 기간에서 스캔 전극에 공급되는 부극성의 제 1 구동신호를 포함할 수 있다.In addition, the driving signal may include a negative first driving signal supplied to the scan electrode in the first period.

또한, 제 1 구동신호는 전압이 점진적으로 하강하는 하강 램프 파형(Ramp-Down Waveform)을 포함할 수 있다.In addition, the first driving signal may include a ramp-down waveform in which the voltage gradually falls.

또한, 제 1 구동신호의 최저 전압은 제 1 스캔 신호의 최저 전압보다 높을 수 있다.In addition, the lowest voltage of the first driving signal may be higher than the lowest voltage of the first scan signal.

또한, 구동신호는 제 1 기간에서 서스테인 전극에 공급되는 정극성의 제 2 구동신호를 포함할 수 있다.In addition, the driving signal may include a second driving signal having a positive polarity supplied to the sustain electrode in the first period.

또한, 제 2 구동신호는 전압이 점진적으로 상승하는 상승 램프 파형(Ramp-Up Waveform)을 포함할 수 있다.In addition, the second driving signal may include a ramp-up waveform in which the voltage gradually rises.

또한, 제 2 구동신호의 최대 전압은 어드레스 기간 이후의 서스테인 기간에서 스캔 전극 및 서스테인 전극 중 적어도 하나로 공급되는 서스테인 신호의 최대 전압보다 낮을 수 있다.The maximum voltage of the second driving signal may be lower than the maximum voltage of the sustain signal supplied to at least one of the scan electrode and the sustain electrode in the sustain period after the address period.

또한, 구동신호는 제 1 기간에서 스캔 전극에 공급되는 부극성의 제 1 구동신호와, 제 1 기간에서 서스테인 전극에 공급되는 정극성의 제 2 구동신호를 포함하고, 제 1 구동신호와 제 2 구동신호는 중첩(Overlap)될 수 있다.In addition, the driving signal includes a first driving signal of negative polarity supplied to the scan electrode in the first period and a second driving signal of positive polarity supplied to the sustain electrode in the first period, and the first driving signal and the second driving Signals may overlap.

또한, 제 1 기간은 선택적 소거 서브필드에서 어드레스 기간 이전에 배치될 수 있다.Further, the first period may be arranged before the address period in the selective erasure subfield.

또한, 제 1 구동부는 평균전력레벨(Average Power Level, APL)에 따라 제 1 기간에서 스캔 전극 및 서스테인 전극 중 적어도 하나에 구동신호가 공급되는 선택적 소거 서브필드의 개수를 조절할 수 있다.The first driver may adjust the number of selective erase subfields to which the driving signal is supplied to at least one of the scan electrode and the sustain electrode in the first period according to an average power level (APL).

또한, 프레임 중 제 1 프레임의 복수의 서브필드의 서스테인 기간에서 스캔 전극 및 서스테인 전극 중 적어도 하나로 공급되는 서스테인 신호의 총 개수를 A(A는 자연수)개이고, 프레임 중 제 2 프레임의 복수의 서브필드의 서스테인 기간에서 스캔 전극 및 서스테인 전극 중 적어도 하나로 공급되는 서스테인 신호의 총 개수를 A보다 많은 B(B는 A보다 큰 자연수)개인 경우, 제 1 프레임의 선택적 소거 서브필드 중 제 1 기간에서 스캔 전극 및 서스테인 전극 중 적어도 하나에 구동신호가 공급되는 선택적 소거 서브필드의 개수는 C(C는 자연수)개이고, 제 2 프레임의 선 택적 소거 서브필드 중 제 1 기간에서 스캔 전극 및 서스테인 전극 중 적어도 하나에 구동신호가 공급되는 선택적 소거 서브필드의 개수는 C개보다 많은 D(D는 C보다 큰 자연수)개일 수 있다.Further, in the sustain period of the plurality of subfields of the first frame of the frame, the total number of sustain signals supplied to at least one of the scan electrode and the sustain electrode is A (A is a natural number), and the plurality of subfields of the second frame of the frame. If the total number of sustain signals supplied to at least one of the scan electrode and the sustain electrode in the sustain period of is B greater than A (B is a natural number greater than A), the scan electrode in the first period of the selective erasure subfields of the first frame And the number of the selective erase subfields to which the driving signal is supplied to at least one of the sustain electrodes is C (C is a natural number), and at least one of the scan electrode and the sustain electrode in the first period of the selective erase subfields of the second frame. The number of selective erasure subfields to which the driving signal is supplied may be more than C (D is a natural number greater than C).

또한, 적어도 하나의 선택적 소거 서브필드에서 구동신호는 제 1 기간에서 스캔 전극에 공급되는 부극성의 제 1 구동신호를 포함하고, 제 1 구동신호는 이전 서브필드의 서스테인 기간에서 스캔 전극으로 공급되는 서스테인 신호 중 마지막 서스테인 신호와 연속될 수 있다.In addition, the driving signal in the at least one selective erasing subfield includes a negative first driving signal supplied to the scan electrode in the first period, and the first driving signal is supplied to the scan electrode in the sustain period of the previous subfield. It may be continued with the last sustain signal of the sustain signal.

또한, 제 1 구동부는 선택적 쓰기 서브필드의 어드레스 기간에서 스캔 전극에 제 2 스캔 신호를 공급하고, 제 2 스캔 신호의 공급 이전의 리셋 기간에서 스캔 전극에 정극성 신호를 공급하고, 제 2 구동부는 선택적 쓰기 서브필드의 어드레스 기간에서 어드레스 전극에 제 2 스캔 신호에 대응되는 제 2 데이터 신호를 공급할 수 있다.In addition, the first driver supplies a second scan signal to the scan electrode in the address period of the selective write subfield, supplies the positive signal to the scan electrode in the reset period before the supply of the second scan signal, and the second driver A second data signal corresponding to the second scan signal may be supplied to the address electrode in the address period of the selective write subfield.

또한, 제 1 스캔 신호의 펄스폭은 제 2 스캔 신호의 펄스폭보다 작을 수 있다.Also, the pulse width of the first scan signal may be smaller than the pulse width of the second scan signal.

또한, 제 1 구동부는 선택적 소거 서브필드의 어드레스 기간에서 스캔 전극에 제 1 스캔 기준 전압을 공급하고, 선택적 쓰기 서브필드의 어드레스 기간에서 스캔 전극에 제 2 스캔 기준 전압을 공급하고, 제 2 스캔 기준 전압은 제 1 스캔 기준 전압보다 낮을 수 있다.The first driver supplies a first scan reference voltage to the scan electrode in the address period of the selective erasing subfield, a second scan reference voltage to the scan electrode in the address period of the selective write subfield, and a second scan reference. The voltage may be lower than the first scan reference voltage.

또한, 선택적 쓰기 서브필드는 어드레스 기간에서 어드레스 전극에 제 2 데이터 신호가 공급된 방전셀을 어드레스 기간 이후의 서스테인 기간에서 온(On)시키 는 서브필드이고, 선택적 소거 서브필드는 어드레스 기간에서 어드레스 전극에 제 1 데이터 신호가 공급된 방전셀을 어드레스 기간 이후의 서스테인 기간에서 오프(Off)시키는 서브필드일 수 있다.The selective write subfield is a subfield for turning on a discharge cell supplied with the second data signal to the address electrode in an address period in a sustain period after the address period, and the selective erasing subfield is an address electrode in an address period. It may be a subfield that turns off the discharge cells supplied with the first data signal in the sustain period after the address period.

또한, 제 1 기간에서 스캔 전극의 전압은 그라운드 레벨(GND)의 전압보다 낮거나 동일할 수 있다.In addition, the voltage of the scan electrode may be lower than or equal to the voltage of the ground level GND in the first period.

또한, 제 1 구동부는 마지막 선택적 쓰기 서브필드와 첫 번째 선택적 소거 서브필드의 사이의 제 1 기간에서 스캔 전극 및 서스테인 전극 중 적어도 하나에 구동신호를 공급할 수 있다.In addition, the first driver may supply a driving signal to at least one of the scan electrode and the sustain electrode in a first period between the last selective write subfield and the first selective erase subfield.

또한, 제 2 구동부는 선택적 쓰기 서브필드의 서스테인 기간에서 어드레스 전극에 제 1 신호를 공급할 수 있다.Also, the second driver can supply the first signal to the address electrode in the sustain period of the selective write subfield.

본 발명에 따른 플라즈마 디스플레이 장치는 한 서브필드의 서스테인 기간과 그 다음 서브필드의 어드레스 기간 사이에서 어드레스 전극과 스캔 전극 사이 영역에서의 벽전하의 분포를 안정시킴으로서, 어드레스 방전을 안정시킬 수 있고, 아울러 구동 마진(Margin)을 향상시킬 수 있는 효과가 있다.The plasma display device according to the present invention stabilizes the distribution of wall charges in the region between the address electrode and the scan electrode between the sustain period of one subfield and the address period of the next subfield, thereby making it possible to stabilize the address discharge. There is an effect that can improve the driving margin (Margin).

이하, 첨부된 도면을 참조하여 본 발명에 따른 플라즈마 디스플레이 장치를 상세히 설명하기로 한다.Hereinafter, a plasma display device according to the present invention will be described in detail with reference to the accompanying drawings.

도 1은 플라즈마 디스플레이 장치의 구성에 대해 설명하기 위한 도면이다.1 is a diagram for explaining a configuration of a plasma display device.

도 1을 살펴보면, 플라즈마 디스플레이 장치는 플라즈마 디스플레이 패 널(100), 제 1 구동부(120) 및 제 2 구동부(110)를 포함할 수 있다.Referring to FIG. 1, the plasma display apparatus may include a plasma display panel 100, a first driver 120, and a second driver 110.

플라즈마 디스플레이 패널(100)은 서로 나란한 스캔 전극(Y1~Yn)과 서스테인 전극(Z1~Zn)을 포함하고, 아울러 스캔 전극 및 서스테인 전극과 교차하는 어드레스 전극(X1~Xm)을 포함할 수 있다.The plasma display panel 100 may include scan electrodes Y1 to Yn and sustain electrodes Z1 to Zn that are parallel to each other, and may include address electrodes X1 to Xm that cross the scan electrode and the sustain electrode.

제 1 구동부(120)는 플라즈마 디스플레이 패널(100)의 스캔 전극과 서스테인 전극에 소정의 신호(Signal)를 공급할 수 있다.The first driver 120 can supply a predetermined signal to the scan electrode and the sustain electrode of the plasma display panel 100.

예를 들면, 제 1 구동부(120)는 플라즈마 디스플레이 패널(100)의 스캔 전극에 제 1 프리 리셋 신호(PRS1), 리셋 신호(RS), 제 2 스캔 바이어스 신호(Ybias2), 제 2 스캔 신호(Scan2), 서스테인 신호, 제 1 스캔 바이어스 신호(Ybias1), 제 1 스캔 신호(Scan1)를 공급하는 것이 가능하다. 아울러 제 1 구동부(120)는 플라즈마 디스플레이 패널(100)의 서스테인 전극에 제 2 프리 리셋 신호(PRS2), 제 2 서스테인 바이어스 신호(Zbias2), 서스테인 신호(SUS) 및 제 1 서스테인 바이어스 신호(Zbias1)를 공급하는 것이 가능하다.For example, the first driver 120 may include a first pre-reset signal PRS1, a reset signal RS, a second scan bias signal Ybias2, and a second scan signal on the scan electrode of the plasma display panel 100. Scan2), the sustain signal, the first scan bias signal Ybias1, and the first scan signal Scan1 can be supplied. In addition, the first driver 120 includes a second pre-reset signal PRS2, a second sustain bias signal Zbias2, a sustain signal SUS, and a first sustain bias signal Zbias1 on the sustain electrode of the plasma display panel 100. It is possible to feed it.

제 1 구동부(120)는 스캔 전극에 소정의 신호를 공급하기 위한 스캔 구동부(121)와 서스테인 전극에 소정의 신호를 공급하기 위한 서스테인 구동부(122)를 포함할 수 있다.The first driver 120 may include a scan driver 121 for supplying a predetermined signal to the scan electrode and a sustain driver 122 for supplying a predetermined signal to the sustain electrode.

여기, 도 1에서는 스캔 구동부(121)와 서스테인 구동부(122)가 분리된 형태를 갖는 것으로 도시하고 있지만, 이와는 다르게 스캔 구동부(121)와 서스테인 구동부(122)가 하나로 통합되는 구조도 가능한 것이다.Here, in FIG. 1, the scan driver 121 and the sustain driver 122 are illustrated as being separated. Alternatively, the scan driver 121 and the sustain driver 122 may be integrated into one.

또한, 제 2 구동부(110)는 플라즈마 디스플레이 패널(100)의 어드레스 전극 에 소정의 신호를 공급할 수 있다. 예를 들면, 제 2 구동부(110)는 플라즈마 디스플레이 패널(100)의 어드레스 전극에 제 1, 2 데이터 신호(Data 1, 2) 및 제 1 신호(S1)를 공급할 수 있다.In addition, the second driver 110 can supply a predetermined signal to the address electrode of the plasma display panel 100. For example, the second driver 110 may supply the first and second data signals Data 1 and 2 and the first signal S1 to the address electrodes of the plasma display panel 100.

또는, 제 1 구동부(120)와 제 2 구동부(110)가 하나의 보드(Board)로 통합되는 것도 가능할 수 있다.Alternatively, the first driver 120 and the second driver 110 may be integrated into one board.

도 2는 플라즈마 디스플레이 패널의 구조의 일례에 대해 설명하기 위한 도면이다.2 is a diagram for explaining an example of the structure of the plasma display panel.

도 2를 살펴보면, 플라즈마 디스플레이 패널(100)은 서로 나란한 스캔 전극(202, Y)과 서스테인 전극(203, Z)이 형성되는 전면 기판(201)과, 스캔 전극(202, Y) 및 서스테인 전극(203, Z)과 교차하는 어드레스 전극(213, X)이 형성되는 후면 기판(211)을 포함할 수 있다.Referring to FIG. 2, the plasma display panel 100 includes a front substrate 201 in which scan electrodes 202 and Y and sustain electrodes 203 and Z are parallel to each other, and scan electrodes 202 and Y and a sustain electrode ( The back substrate 211 on which the address electrodes 213 and X intersect with 203 and Z may be formed.

스캔 전극(202, Y)과 서스테인 전극(203, Z)의 상부에는 스캔 전극(202, Y) 및 서스테인 전극(203, Z)의 방전 전류를 제한하며 스캔 전극(202, Y)과 서스테인 전극(203, Z) 간을 절연시키는 상부 유전체 층(204)이 배치될 수 있다.The discharge currents of the scan electrodes 202 and Y and the sustain electrodes 203 and Z are limited on the scan electrodes 202 and Y and the sustain electrodes 203 and Z, and the scan electrodes 202 and Y and the sustain electrodes ( An upper dielectric layer 204 may be arranged to insulate between 203 and Z).

상부 유전체 층(204)의 상부에는 방전 조건을 용이하게 하기 위한 보호 층(205)이 형성될 수 있다. 이러한 보호 층(205)은 2차 전자 방출 계수가 높은 재질, 예컨대 산화마그네슘(MgO) 재질을 포함할 수 있다.A protective layer 205 may be formed on top of the upper dielectric layer 204 to facilitate discharge conditions. The protective layer 205 may include a material having a high secondary electron emission coefficient, such as magnesium oxide (MgO) material.

후면 기판(211) 상에는 어드레스 전극(213, X)이 형성되고, 이러한 어드레스 전극(213, X)의 상부에는 어드레스 전극(213, X)을 절연시키는 하부 유전체 층(215)이 형성될 수 있다.Address electrodes 213 and X may be formed on the rear substrate 211, and a lower dielectric layer 215 may be formed on the address electrodes 213 and X to insulate the address electrodes 213 and X.

하부 유전체 층(215)의 상부에는 방전 공간 즉, 방전 셀을 구획하기 위한 스트라이프 타입(Stripe Type), 웰 타입(Well Type), 델타 타입(Delta Type), 벌집 타입 등의 격벽(212)이 형성될 수 있다. 이에 따라, 전면 기판(201)과 후면 기판(211)의 사이에서 적색(Red : R)광을 방출하는 제 1 방전 셀, 청색(Blue : B)광을 방출하는 제 2 방전 셀 및 녹색(Green : G)광을 방출하는 제 3 방전 셀 등이 형성될 수 있다.On top of the lower dielectric layer 215, a partition space 212, such as a stripe type, a well type, a delta type, a honeycomb type, etc., is formed on the discharge space, that is, to partition the discharge cells. Can be. Accordingly, the first discharge cell emitting red (R) light, the second discharge cell emitting blue (B) light, and the green (Green) light between the front substrate 201 and the rear substrate 211. : G) A third discharge cell or the like that emits light can be formed.

격벽(212)에 의해 구획된 방전 셀 내에는 방전 가스가 채워질 수 있다. 방전 가스에는 크세논(Xe), 네온(Ne)이 포함될 수 있고, 아르곤(Ar) 및 헬륨(He) 중 적어도 하나가 더 포함되는 것도 가능하다.The discharge gas may be filled in the discharge cells partitioned by the partition wall 212. The discharge gas may include xenon (Xe), neon (Ne), and at least one of argon (Ar) and helium (He) may be further included.

아울러, 격벽(212)에 의해 구획된 방전 셀 내에는 어드레스 방전 시 화상표시를 위한 가시 광을 방출하는 형광체 층(214)이 형성될 수 있다. 예를 들면, 적색 광을 발생시키는 제 1 형광체 층, 청색 광을 발생시키는 제 2 형광체 층 및 녹색 광을 발생시키는 제 3 형광체 층이 형성될 수 있다.In addition, a phosphor layer 214 that emits visible light for image display may be formed in the discharge cells partitioned by the partition wall 212. For example, a first phosphor layer that generates red light, a second phosphor layer that generates blue light, and a third phosphor layer that generates green light may be formed.

스캔 전극(202), 서스테인 전극(203) 및 어드레스 전극(213 중 적어도 하나로 소정의 신호가 공급되면 방전셀 내에서는 방전이 발생할 수 있다. 이와 같이, 방전셀 내에서 방전이 발생하게 되면, 방전셀 내에 채워진 방전 가스에 의해 자외선이 발생할 수 있고, 이러한 자외선이 형광체층(214)의 형광체 입자에 조사될 수 있다. 그러면, 자외선이 조사된 형광체 입자가 가시광선을 발산함으로써 플라즈마 디스플레이 패널(100)의 화면에는 소정의 영상이 표시될 수 있는 것이다.When a predetermined signal is supplied to at least one of the scan electrode 202, the sustain electrode 203, and the address electrode 213, a discharge may occur in the discharge cell. Ultraviolet rays may be generated by the discharge gas filled in the inside, and the ultraviolet rays may be irradiated to the phosphor particles of the phosphor layer 214. Then, the phosphor particles irradiated with ultraviolet rays emit visible light, thereby causing the plasma display panel 100 to emit light. A predetermined image may be displayed on the screen.

도 3은 영상의 계조를 구현하기 위한 프레임(Frame)의 구조에 대해 설명하기 위한 도면이다.FIG. 3 is a diagram for describing a structure of a frame for implementing gradation of an image.

도 3을 살펴보면 영상의 계조(Gray Level)를 구현하기 위한 프레임은 복수의 서브필드(Subfield, SF1~SF8)를 포함할 수 있다.Referring to FIG. 3, a frame for implementing gray levels of an image may include a plurality of subfields SF1 to SF8.

아울러, 복수의 서브필드는 방전셀을 방전이 발생하지 않을 방전셀을 선택하거나 혹은 방전이 발생하는 방전셀을 선택하기 위한 어드레스 기간(Address Period) 및 방전횟수에 따라 계조를 구현하는 서스테인 기간(Sustain Period)으로 나누어 질 수 있다.In addition, the plurality of subfields may include a sustain period for implementing gradation according to an address period and a number of discharges for selecting discharge cells in which discharge cells will not occur or discharge cells in which discharge occurs. Period).

예를 들어, 256 계조로 영상을 표시하고자 하는 경우에 예컨대 하나의 프레임은, 도 3과 같이 8개의 서브필드들(SF1 내지 SF8)로 나누어지고, 8개의 서브 필드들(SF1 내지 SF8) 각각은 어드레스 기간과 서스테인 기간을 포함할 수 있다.For example, in the case of displaying an image with 256 gray levels, for example, one frame is divided into eight subfields SF1 through SF8 as shown in FIG. 3, and each of the eight subfields SF1 through SF8 is represented by one frame. It may include an address period and a sustain period.

한편, 서스테인 기간에 공급되는 서스테인 신호의 개수를 조절하여 해당 서브필드의 계조 가중치를 설정할 수 있다. 즉, 서스테인 기간을 이용하여 각각의 서브필드에 소정의 계조 가중치를 부여할 수 있다. 예를 들면, 제 1 서브필드의 계조 가중치를 20 으로 설정하고, 제 2 서브필드의 계조 가중치를 21 으로 설정하는 방법으로 각 서브필드의 계조 가중치가 2n(단, n = 0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가되도록 각 서브필드의 계조 가중치를 결정할 수 있다. 이와 같이 각 서브필드에서 계조 가중치에 따라 각 서브필드의 서스테인 기간에서 공급되는 서스테인 신호의 개수를 조절함으로써, 다양한 영상의 계조를 구현할 수 있다.The gray scale weight of the corresponding subfield may be set by adjusting the number of the sustain signals supplied in the sustain period. That is, a predetermined gray scale weight can be given to each subfield using the sustain period. For example, the gray scale weight of each subfield is 2 n by setting the gray scale weight of the first subfield to 2 0 and the gray scale weight of the second subfield to 2 1 (where n = 0, 1). , 2, 3, 4, 5, 6, and 7) to increase the gray scale weight of each subfield. As described above, gray levels of various images may be realized by adjusting the number of sustain signals supplied in the sustain period of each subfield according to the gray scale weight in each subfield.

여기, 도 3에서는 하나의 영상 프레임이 8개의 서브필드로 이루어진 경우만 으로 도시하고 설명하였지만, 이와는 다르게 하나의 영상 프레임을 이루는 서브필드의 개수는 다양하게 변경될 수 있다. 예를 들면, 제 1 서브필드부터 제 12 서브필드까지의 12개의 서브필드로 하나의 영상 프레임을 구성할 수도 있고, 10개의 서브필드로 하나의 영상 프레임을 구성할 수도 있는 것이다.In FIG. 3, only one image frame is composed of eight subfields. However, the number of subfields constituting one image frame may be variously changed. For example, one video frame may be configured with 12 subfields from the first subfield to the twelfth subfield, or one video frame may be configured with 10 subfields.

또한, 여기 도 3에서는 하나의 영상 프레임에서 계조 가중치의 크기가 증가하는 순서에 따라 서브필드들이 배열되었지만, 이와는 다르게 하나의 영상 프레임에서 서브필드들이 계조 가중치가 감소하는 순서에 따라 배열될 수도 있고, 또는 계조 가중치에 관계없이 서브필드들이 배열될 수도 있는 것이다.In addition, in FIG. 3, subfields are arranged in the order of increasing magnitude of gray scale weight in one image frame. Alternatively, subfields may be arranged in order of decreasing gray scale weight in one image frame. Alternatively, subfields may be arranged regardless of the gray scale weight.

한편, 프레임에 포함된 복수의 서브필드 중 적어도 하나는 선택적 소거 서브필드(Selective Erase Subfield, SE)이고, 아울러 복수의 서브필드 중 적어도 하나는 선택적 쓰기 서브필드(Selective Write Subfield, SW)인 것도 가능하다.At least one of the plurality of subfields included in the frame may be a selective erase subfield (SE), and at least one of the plurality of subfields may be a selective write subfield (SW). Do.

하나의 프레임이 적어도 하나의 선택적 소거 서브필드와 선택적 쓰기 서브필드를 포함하는 경우에는, 프레임의 복수의 서브필드 중 첫 번째 서브필드가 선택적 쓰기 서브필드이고, 나머지는 선택적 소거 서브필드인 것이 바람직할 수 있다.In the case where one frame includes at least one selective erase subfield and an optional write subfield, it is preferable that the first subfield of the plurality of subfields of the frame is an optional write subfield, and the rest are selective erase subfields. Can be.

또는, 프레임에 포함된 모든 서브필드들이 선택적 소거 서브필드인 경우도 가능하다.Alternatively, all subfields included in the frame may be selective erasure subfields.

여기서, 선택적 소거 서브필드는 어드레스 기간에서 어드레스 전극에 데이터 신호(Data)가 공급된 방전셀을 어드레스 기간 이후의 서스테인 기간에서 오프(Off)시키는 서브필드이다.Here, the selective erasing subfield is a subfield that turns off the discharge cells supplied with the data signal Data to the address electrodes in the address period in the sustain period after the address period.

그리고, 선택적 쓰기 서브필드는 어드레스 기간에서 어드레스 전극에 데이터 신호(Data)가 공급된 방전셀을 어드레스 기간 이후의 서스테인 기간에서 온(On)시키는 서브필드이다.The selective write subfield is a subfield that turns on the discharge cells supplied with the data signal Data to the address electrodes in the address period in the sustain period after the address period.

아울러, 선택적 쓰기 서브필드는 방전셀들을 초기화하기 위한 리셋 기간, 어드레스 기간 및 서스테인 기간을 포함할 수 있다.In addition, the selective write subfield may include a reset period, an address period, and a sustain period for initializing discharge cells.

도 4는 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법을 개략적으로 설명하기 위한 도면이다. 이하에서 설명할 신호들은 앞선 도 1에서 제 1 구동부(120) 또는 제 2 구동부(110) 중 어느 하나가 공급하는 것이다.4 is a diagram schematically illustrating a method of driving a plasma display panel according to the present invention. The signals to be described below are supplied by either the first driver 120 or the second driver 110 in FIG. 1.

도 4를 살펴보면, 제 1 서브필드(SF1)의 리셋 기간(RP) 이전의 프리 리셋 기간(PRS)에서는 스캔 전극(Y)에 전압이 점진적으로 하강하는 제 1 프리 리셋 신호(PRS1)를 공급할 수 있다.Referring to FIG. 4, in the pre-reset period PRS before the reset period RP of the first subfield SF1, the first pre-reset signal PRS1 in which the voltage gradually decreases may be supplied to the scan electrode Y. have.

아울러, 프리 리셋 기간에서는 서스테인 전극(Z)에 정극성의 전압을 갖는 제 2 프리 리셋 신호(PRS2)를 공급할 수 있다. 제 2 프리 리셋 신호(PRS2)의 전압은 이후의 서스테인 기간에서 스캔 전극 및 서스테인 전극 중 적어도 하나로 공급되는 서스테인 신호(SUS)의 최대 전압, 즉 서스테인 전압(Vs)과 실질적으로 동일할 수 있다.In addition, in the pre-reset period, the second pre-reset signal PRS2 having a positive voltage may be supplied to the sustain electrode Z. The voltage of the second pre-reset signal PRS2 may be substantially equal to the maximum voltage of the sustain signal SUS supplied to at least one of the scan electrode and the sustain electrode in a subsequent sustain period, that is, the sustain voltage Vs.

이러한 프리 리셋 기간에서 스캔 전극에 제 1 프리 리셋 신호(PRS1)가 공급되고, 서스테인 전극에는 제 1 프리 리셋 신호(PPRS1)와 중첩되는 제 2 프리 리셋 신호(PRS)가 공급되면, 방전셀 내에서는 프리 리셋 방전이 발생한다. 그러면, 방전셀 내에는 이후의 리셋 기간에서 충분히 사용가능한 형태로 벽전하(Wall Charge)가 형성될 수 있다.In this pre-reset period, when the first pre-reset signal PRS1 is supplied to the scan electrode and the second pre-reset signal PRS overlapping with the first pre-reset signal PPRS1 is supplied to the sustain electrode, the discharge electrode Pre-set discharge occurs. Then, a wall charge may be formed in the discharge cell in a form that is sufficiently usable in a subsequent reset period.

그러면, 이후 리셋 기간에서 발생하는 리셋 방전이 보다 안정될 수 있다. 아울러, 리셋 기간에서 스캔 전극에 공급되는 리셋 신호의 전압의 크기를 줄이더라도 리셋 방전을 충분히 안정시키는 것이 가능하고, 이에 따라 구현되는 영상의 콘트라스트(Contrast) 특성을 향상시키는 것이 가능하다.Then, the reset discharge occurring in the subsequent reset period can be more stable. In addition, even when the voltage of the reset signal supplied to the scan electrode is reduced in the reset period, it is possible to sufficiently stabilize the reset discharge, thereby improving the contrast characteristic of the image to be implemented.

한편, 제 1 서브필드의 리셋 기간에서는 스캔 전극으로 정극성의 리셋 신호(RS)를 공급할 수 있다.Meanwhile, in the reset period of the first subfield, the positive reset signal RS may be supplied to the scan electrode.

여기서, 리셋 신호(RS)는 전압이 점진적으로 상승하는 상승 램프 신호(Ramp-Up, RU)와 전압이 점진적으로 하강하는 하강 램프 신호(Ramp-Down, RD)를 포함할 수 있다.Here, the reset signal RS may include a rising ramp signal Ramp-Up (RU) for gradually increasing the voltage and a falling ramp signal Ramp-Down (RD) for gradually decreasing the voltage.

스캔 전극으로 상승 램프 신호가 공급되면, 상승 램프 신호에 의해 방전 셀 내에는 약한 암방전(Dark Discharge), 즉 셋업 방전이 발생할 수 있다. 이 셋업 방전에 의해 방전 셀 내에는 어느 정도의 벽 전하(Wall Charge)가 쌓일 수 있다.When the rising ramp signal is supplied to the scan electrode, a weak dark discharge, that is, a setup discharge may occur in the discharge cell by the rising ramp signal. By this setup discharge, some wall charges can be accumulated in the discharge cells.

이후, 상승 램프 신호 이후에 상승 램프 신호와 반대 극성의 하강 램프 신호가 스캔 전극에 공급될 수 있다. 그러면, 방전 셀 내에서 미약한 소거 방전(Erase Discharge), 즉 셋다운 방전이 발생할 수 있다. 이 셋다운 방전에 의해 방전 셀 내에는 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 균일하게 잔류될 수 있다.Thereafter, a falling ramp signal having a polarity opposite to that of the rising ramp signal may be supplied to the scan electrode after the rising ramp signal. Then, a weak erase discharge, that is, a set down discharge may occur in the discharge cell. By this set-down discharge, wall charges such that address discharge can be stably generated can be uniformly retained in the discharge cells.

리셋 기간 이후의 어드레스 기간에서는 하강 램프 신호의 최저 전압보다는 높은 전압, 즉 제 2 스캔 기준 전압(Vsc2)을 갖는 제 2 스캔 바이어스 신호(Ybias2)가 스캔 전극에 공급될 수 있다.In the address period after the reset period, the second scan bias signal Ybias2 having a voltage higher than the lowest voltage of the falling ramp signal, that is, the second scan reference voltage Vsc2 may be supplied to the scan electrode.

아울러, 제 2 스캔 기준 전압(Vsc2)으로부터 하강하는 제 2 스캔 신호(Scan2)가 스캔 전극에 공급될 수 있다.In addition, the second scan signal Scan2 falling from the second scan reference voltage Vsc2 may be supplied to the scan electrode.

제 2 스캔 신호가 스캔 전극으로 공급될 때, 스캔 신호에 대응되게 어드레스 전극(X)에 제 2 데이터 신호(Data2)가 공급될 수 있다.When the second scan signal is supplied to the scan electrode, the second data signal Data2 may be supplied to the address electrode X to correspond to the scan signal.

제 2 스캔 신호와 제 2 데이터 신호가 공급되면, 제 2 스캔 신호와 제 2 데이터 신호 간의 전압 차와 리셋 기간에 생성된 벽 전하들에 의한 벽 전압이 더해지면서 데이터 신호가 공급되는 방전 셀 내에는 어드레스 방전이 발생될 수 있다.그러면, 방전셀 내에는 서스테인 신호가 공급될 때 서스테인 방전을 발생시킬 수 있을 만큼의 충분한 양의 벽전하가 형성될 수 있다.When the second scan signal and the second data signal are supplied, the voltage difference between the second scan signal and the second data signal and the wall voltage caused by the wall charges generated in the reset period are added to the discharge cell to which the data signal is supplied. An address discharge can be generated. Then, a sufficient amount of wall charges can be formed in the discharge cell to generate the sustain discharge when the sustain signal is supplied.

어드레스 기간에서 서스테인 전극(Z)의 간섭에 의해 어드레스 방전이 불안정해지는 것을 방지하기 위해 제 2 서스테인 기준 전압(Vz2)을 갖는 제 2 서스테인 바이어스 신호(Zbias2)가 서스테인 전극으로 공급될 수 있다.The second sustain bias signal Zbias2 having the second sustain reference voltage Vz2 may be supplied to the sustain electrode in order to prevent the address discharge from becoming unstable due to the interference of the sustain electrode Z in the address period.

이후, 영상 표시를 위한 서스테인 기간에서는 스캔 전극 또는 서스테인 전극 중 적어도 하나에 서스테인 신호(SUS)가 공급될 수 있다. 예를 들면, 스캔 전극과 서스테인 전극에 교번적으로 서스테인 신호가 공급될 수 있다.Subsequently, in the sustain period for displaying an image, the sustain signal SUS may be supplied to at least one of the scan electrode and the sustain electrode. For example, a sustain signal may be alternately supplied to the scan electrode and the sustain electrode.

이러한 서스테인 신호가 공급되면, 어드레스 방전에 의해 선택된 방전 셀은 방전 셀 내의 벽 전압과 서스테인 신호의 서스테인 전압(Vs)이 더해지면서 서스테인 신호가 공급될 때 스캔 전극과 서스테인 전극 사이에 서스테인 방전 즉, 표시방전이 발생될 수 있다.When such a sustain signal is supplied, the discharge cell selected by the address discharge is added with the wall voltage in the discharge cell and the sustain voltage Vs of the sustain signal, and a sustain discharge, i.e., display between the scan electrode and the sustain electrode when the sustain signal is supplied. Discharge may occur.

한편, 적어도 하나의 서브필드에서는 서스테인 기간에서 복수의 서스테인 신 호가 공급되고, 복수의 서스테인 신호 중 적어도 하나의 서스테인 신호의 펄스폭은 다른 서스테인 신호의 펄스폭과 다를 수 있다. 예를 들면, 복수의 서스테인 신호 중 가장 먼저 공급되는 서스테인 신호의 펄스폭이 다른 서스테인 신호의 펄스폭보다 클 수 있다. 그러면, 서스테인 방전이 더욱 안정될 수 있다.Meanwhile, in the at least one subfield, a plurality of sustain signals are supplied in the sustain period, and the pulse width of at least one sustain signal of the plurality of sustain signals may be different from the pulse widths of other sustain signals. For example, the pulse width of the sustain signal that is supplied first of the plurality of sustain signals may be larger than the pulse width of other sustain signals. Then, the sustain discharge can be more stabilized.

제 1 서브필드(SF1)와 연속되며 시간상으로 뒤에 배치되는, 즉 제 1 서브필드를 뒤따르는 제 2 서브필드(SF2)에서는 리셋 기간이 생략될 수 있다. 혹은, 제 2 서브필드에 리셋 기간이 구비되는 경우에는 리셋 기간에서 스캔 전극에 정극성의 리셋 신호가 공급되지 않을 수 있다. 즉, 제 1 서브필드의 서스테인 기간에서 공급되는 서스테인 신호 중 마지막 서스테인 신호(SUSlast)가 공급된 이후부터 제 1 서브필드를 뒤따르는 제 2 서브필드(SF2)의 어드레스 기간에서 스캔 전극에 제 1 스캔 기준 전압(Vsc1)이 공급되기 이전까지의 기간에서는 스캔 전극에 정극성의 신호를 공급하지 않는 것이다.The reset period may be omitted in the second subfield SF2 which is continuous with the first subfield SF1 and disposed later in time, that is, which follows the first subfield. Alternatively, when the reset period is provided in the second subfield, the positive reset signal may not be supplied to the scan electrode in the reset period. That is, since the last sustain signal SUS last of the sustain signals supplied in the sustain period of the first subfield is supplied, the first scan electrode is provided to the scan electrode in the address period of the second subfield SF2 following the first subfield. In the period until the scan reference voltage Vsc1 is supplied, the positive signal is not supplied to the scan electrode.

이와 같이, 제 2 서브필드에서 리셋 기간이 생략되거나 혹은 리셋 기간에서 스캔 전극에 정극성의 리셋 신호가 공급되지 않는 경우에는 불필요한 광의 발생을 줄일 수 있어서 구현되는 영상의 콘트라스트 특성을 향상시키는 것이 가능하다.As such, when the reset period is omitted in the second subfield or when the positive reset signal is not supplied to the scan electrode in the reset period, unnecessary light generation can be reduced, thereby improving the contrast characteristic of the implemented image.

아울러, 제 2 서브필드의 리셋 기간에서 정극성의 리셋 신호가 공급되지 않거나 리셋 기간이 생략되는 경우에는, 제 1 서브필드의 서스테인 기간에서 어드레스 전극에 제 1 신호(S1)를 공급하는 것이 바람직할 수 있다.In addition, when the positive reset signal is not supplied or the reset period is omitted in the reset period of the second subfield, it may be preferable to supply the first signal S1 to the address electrode in the sustain period of the first subfield. have.

이와 같이, 제 1 서브필드의 서스테인 기간에서 어드레스 전극에 제 1 신호 를 공급하게 되면, 제 1 서브필드의 서스테인 기간에서 스캔 전극과 서스테인 전극 사이에서 발생하는 서스테인 방전이 어드레스 전극 방향으로 끌리는 것을 억제함으로써 어드레스 전극과 스캔 전극 사이 영역에서의 벽전하의 분포 상태를 안정시킬 수 있다. 즉, 제 1 서브필드의 서스테인 기간에서 어드레스 전극에 제 1 신호를 공급하게 되면, 제 1 서브필드의 서스테인 기간에서 스캔 전극과 서스테인 전극 사이에서 발생하는 서스테인 방전을 스캔 전극과 서스테인 전극 방향으로 밀어올림으로써 서스테인 방전이 어드레스 전극 부근에 형성된 벽전하의 분포 특성을 악화시키지 못하도록 할 수 있는 것이다.As described above, when the first signal is supplied to the address electrode in the sustain period of the first subfield, the sustain discharge generated between the scan electrode and the sustain electrode in the sustain period of the first subfield is suppressed from being attracted toward the address electrode. The distribution of wall charges in the region between the address electrode and the scan electrode can be stabilized. That is, when the first signal is supplied to the address electrode in the sustain period of the first subfield, the sustain discharge generated between the scan electrode and the sustain electrode in the sustain period of the first subfield is pushed toward the scan electrode and the sustain electrode. As a result, it is possible to prevent the sustain discharge from deteriorating the distribution characteristic of the wall charges formed near the address electrodes.

보다 자세히 설명하면, 제 2 서브필드에서는 리셋 기간이 생략되거나 혹은 리셋 기간에서 정극성의 리셋 신호가 공급되지 않기 때문에, 제 1 서브필드의 서스테인 기간의 끝단에서의 벽전하의 분포 상태가 제 2 서브필드의 어드레스 기간에 직접적으로 영향을 줄 수 있다. 이에 따라, 제 1 서브필드의 서스테인 기간의 끝단에서 어드레스 전극 부근에 형성된 벽전하의 분포 특성이 안정되면, 제 2 서브필드의 어드레스 기간에서 발생하는 어드레스 방전을 보다 효과적으로 안정시키는 것이 가능하고, 반면에 제 1 서브필드의 서스테인 기간의 끝단에서 어드레스 전극 부근에 형성된 벽전하의 분포 특성이 불안정하게 되면, 제 2 서브필드의 어드레스 기간에서 발생하는 어드레스 방전도 불안정해질 가능성이 큰 것이다.More specifically, since the reset period is omitted in the second subfield or the positive reset signal is not supplied in the reset period, the distribution of wall charges at the end of the sustain period of the first subfield is determined by the second subfield. It can directly affect the address period of. Accordingly, when the distribution characteristics of the wall charges formed near the address electrodes at the end of the sustain period of the first subfield are stabilized, it is possible to more effectively stabilize the address discharge occurring in the address period of the second subfield. If the distribution characteristics of the wall charges formed near the address electrodes at the end of the sustain period of the first subfield become unstable, the address discharge occurring in the address period of the second subfield is also likely to become unstable.

만약, 제 1 서브필드의 서스테인 기간에서 어드레스 전극에 제 1 신호가 공급되지 않는다면, 서스테인 기간에서 스캔 전극과 서스테인 전극 사이에서 발생하는 서스테인 방전이 어드레스 전극 방향으로 과도하게 끌림으로써, 스캔 전극과 어 드레스 전극 사이 또는 서스테인 전극과 어드레스 전극 사이에서 방전이 발생할 수 있고, 이에 따라 서스테인 방전이 어드레스 전극 부근에 형성된 벽전하의 분포를 흐트러트릴 수 있다. 이러한 경우에는, 제 2 서브필드의 어드레스 기간에서 어드레스 전극과 스캔 전극 사이에서 발생하는 어드레스 방전도 불안정질 수 있고, 이로 인해 구동 마진(Margin)이 악화될 수 있다.If the first signal is not supplied to the address electrode in the sustain period of the first subfield, the sustain discharge generated between the scan electrode and the sustain electrode in the sustain period is excessively attracted toward the address electrode, thereby addressing the scan electrode. Discharge may occur between the electrodes or between the sustain electrode and the address electrode, and thus the sustain discharge may disturb the distribution of wall charges formed near the address electrode. In this case, the address discharge generated between the address electrode and the scan electrode in the address period of the second subfield may also be unstable, and thus, the driving margin may be deteriorated.

반면에, 제 1 신호가 공급되는 경우에는 스캔 전극과 서스테인 전극 사이에서 발생하는 서스테인 방전을 스캔 전극과 서스테인 전극 방향으로 밀어 올림으로써 스캔 전극과 어드레스 전극 또는 서스테인 전극과 어드레스 전극 사이에서 방전이 발생하지 않도록 억제하는 효과를 획득할 수 있고, 이에 따라 어드레스 전극 부근에 형성된 벽전하의 분포 특성이 서스테인 방전에 의해 흐트러지는 것을 방지하는 것이 가능하다. 이러한 경우에는, 제 2 서브필드의 어드레스 기간에서 발생하는 어드레스 방전을 충분히 안정시킴으로써 구동 마진(Margin)을 향상시킬 수 있다.On the other hand, when the first signal is supplied, the discharge is not generated between the scan electrode and the address electrode or the sustain electrode and the address electrode by pushing the sustain discharge generated between the scan electrode and the sustain electrode toward the scan electrode and the sustain electrode. It is possible to obtain an effect of suppressing such that the distribution characteristic of the wall charges formed near the address electrodes is prevented from being disturbed by the sustain discharge. In such a case, the drive margin can be improved by sufficiently stabilizing the address discharge occurring in the address period of the second subfield.

아울러, 제 1 신호는 한 프레임에 포함된 복수의 서브필드 중에서 소정 개수의 서브필드에서만 어드레스 전극에 공급되는 것이 가능하고, 또는 한 프레임에 포함된 모든 서브필드의 서스테인 기간에서 어드레스 전극에 제 1 신호가 공급되는 것도 가능한 것이다.In addition, the first signal may be supplied to the address electrode only in a predetermined number of subfields among a plurality of subfields included in one frame, or the first signal may be supplied to the address electrode in the sustain period of all the subfields included in one frame. It is also possible to supply.

또한, 제 1 서브필드에서 스캔 전극 및 서스테인 전극 중 적어도 하나로 공급되는 서스테인 신호 중에서 마지막 서스테인 신호(SUSlast)가 공급된 이후부터 제 2 서브필드의 어드레스 기간에서 어드레스 전극에 제 1 스캔 기준 전압(Vsc1)이 공 급되기 이전까지의 기간에서 스캔 전극의 전압은 그라운드 레벨(GND)의 전압보다 낮거나 실질적으로 동일할 수 있다.The first scan reference voltage Vsc1 may be applied to the address electrode in the address period of the second subfield after the last sustain signal SUS last is supplied from among the sustain signals supplied to at least one of the scan electrode and the sustain electrode in the first subfield. The voltage of the scan electrode may be lower than or substantially equal to the voltage of the ground level GND in the period until) is supplied.

바람직하게는, 제 1 서브필드에서 스캔 전극 및 서스테인 전극 중 적어도 하나로 공급되는 서스테인 신호 중에서 마지막 서스테인 신호(SUSlast)의 종료시점과 그 다음 제 2 서브필드의 어드레스 기간에서 어드레스 전극에 제 1 스캔 기준 전압(Vsc1)이 공급되는 종료시점 사이 기간을 제 1 기간이라 할 때, 이러한 제 1 기간에서는 스캔 전극에 부극성의 제 1 구동신호(DS1)가 공급될 수 있는 것이다.Preferably, the first scan reference is applied to the address electrode at the end of the last sustain signal SUS last of the sustain signal supplied to at least one of the scan electrode and the sustain electrode in the first subfield and the address period of the next subfield. When the period between end points at which the voltage Vsc1 is supplied is referred to as the first period, the first driving signal DS1 of the negative polarity may be supplied to the scan electrode in this first period.

여기서, 제 1 구동신호(DS1)는 전압이 점진적으로 하강하는 부분을 포함할 수 있다. 즉, 제 1 서브필드에서 스캔 전극 및 서스테인 전극 중 적어도 하나로 공급되는 서스테인 신호 중 마지막 서스테인 신호가 공급된 이후부터 제 2 서브필드의 어드레스 기간에서 제 1 스캔 기준 전압이 공급되기 이전까지의 기간에서는 스캔 전극의 전압이 점진적으로 하강하는 기간이 포함되는 것이다.Here, the first driving signal DS1 may include a portion where the voltage gradually decreases. That is, in the period from when the last sustain signal of the sustain signal supplied to at least one of the scan electrode and the sustain electrode in the first subfield is supplied until the first scan reference voltage is supplied in the address period of the second subfield, the scan is performed. The period during which the voltage of the electrode gradually falls is included.

서스테인 기간에서 마지막 서스테인 신호(SUSlast)가 스캔 전극에 공급된다면, 제 1 구동신호(DS1)는 이러한 마지막 서스테인 신호(SUSlast)와 연속될 수 있다.If the last sustain signal SUS last is supplied to the scan electrode in the sustain period, the first driving signal DS1 may be continued with this last sustain signal SUS last .

이와 같이, 스캔 전극에 제 1 구동신호(DS1)가 공급되면, 방전셀 내에서는 미약한 소거 방전이 발생함으로써 제 1 서브필드의 서스테인 기간의 끝단에서 과도하게 형성된 벽전하를 소거시킴으로써, 이후의 제 2 서브필드의 어드레스 방전을 안정시킬 수 있다.As described above, when the first driving signal DS1 is supplied to the scan electrode, a weak erase discharge is generated in the discharge cell, thereby erasing the wall charges formed excessively at the end of the sustain period of the first subfield. The address discharge of the two subfields can be stabilized.

보다 자세히 설명하면, 제 1 서스테인 기간에서 서스테인 방전이 발생하지 않은 방전셀을 제 1 방전셀이라 하고, 서스테인 방전이 발생한 방전셀을 제 2 방전셀이라 하자.In more detail, a discharge cell in which sustain discharge has not occurred in a first sustain period is called a first discharge cell, and a discharge cell in which sustain discharge has occurred is called a second discharge cell.

이러한 경우, 제 1 방전셀 내에는 상대적으로 적은 양의 벽전하가 방전셀 내에 잔존하는데 반해, 제 2 방전셀 내에는 상대적으로 많은 양의 벽전하가 형성될 수 있다. 그러면, 제 2 서브필드의 어드레스 기간에서 데이터 신호가 공급되지 않더라도 방전셀 내에서 어드레스 방전이 발생하는 어드레스 오방전 현상이 발생할 수 있다.In this case, a relatively small amount of wall charges remain in the discharge cells in the first discharge cell, whereas a relatively large amount of wall charges may be formed in the second discharge cells. Then, even if the data signal is not supplied in the address period of the second subfield, an address erroneous discharge phenomenon in which address discharge occurs in the discharge cell may occur.

반면에, 본 발명에서와 같이 제 1 서브필드에서 스캔 전극 및 서스테인 전극 중 적어도 하나로 공급되는 서스테인 신호 중 마지막 서스테인 신호가 공급된 이후부터 제 2 서브필드의 어드레스 기간에서 제 1 스캔 기준 전압이 공급되기 이전까지의 기간에서 스캔 전극에 제 1 구동신호(DS1)가 공급되는 경우에는 제 1 서브필드에서 서스테인 방전이 발생했던 방전셀 내에서 미약한 소거 방전을 발생시킴으로써 과도한 벽전하의 양을 줄일 수 있다. 결국, 제 2 서브필드의 어드레스 기간에서 어드레스 오방전의 현상을 방지할 수 있는 것이다.On the other hand, as in the present invention, the first scan reference voltage is supplied in the address period of the second subfield after the last sustain signal of the sustain signal supplied to at least one of the scan electrode and the sustain electrode is supplied in the first subfield. When the first driving signal DS1 is supplied to the scan electrode in the previous period, the amount of excessive wall charge can be reduced by generating a weak erase discharge in the discharge cell in which the sustain discharge has occurred in the first subfield. . As a result, the phenomenon of address mis-discharge can be prevented in the address period of the second subfield.

한편, 제 2 서브필드의 어드레스 기간에서는 스캔 전극에 제 1 스캔 기준 전압(Vsc1)을 갖는 제 1 스캔 바이어스 신호(Ybias1)가 공급되고, 제 1 스캔 기준 전압으로부터 하강하는 제 1 스캔 신호(Scan1)가 공급될 수 있다.Meanwhile, in the address period of the second subfield, the first scan bias signal Ybias1 having the first scan reference voltage Vsc1 is supplied to the scan electrode, and the first scan signal Scan1 descends from the first scan reference voltage. Can be supplied.

또한. 어드레스 전극에는 제 1 스캔 신호와 대응되는 제 1 데이터 신호(Data1)가 공급될 수 있다.Also. The first data signal Data1 corresponding to the first scan signal may be supplied to the address electrode.

그러면, 제 2 서브필드의 어드레스 기간에서 제 1 스캔 신호와 제 1 데이터 신호의 전압 차이에 의해 어드레스 방전이 발생할 수 있다.Then, an address discharge may occur due to a voltage difference between the first scan signal and the first data signal in the address period of the second subfield.

아울러, 어드레스 기간에서 서스테인 전극(Z)의 간섭에 의해 어드레스 방전이 불안정해지는 것을 방지하기 위해 제 1 서스테인 기준 전압(Vz1)을 갖는 제 1 서스테인 바이어스 신호(Zbias1)가 서스테인 전극으로 공급될 수 있다.In addition, the first sustain bias signal Zbias1 having the first sustain reference voltage Vz1 may be supplied to the sustain electrode in order to prevent the address discharge from becoming unstable due to the interference of the sustain electrode Z in the address period.

도 5 내지 도 6은 제 1 신호에 대해 보다 상세히 설명하기 위한 도면이다.5 to 6 are diagrams for explaining the first signal in more detail.

먼저, 도 5를 살펴보면 제 1 신호(S1)는 서스테인 신호 중 마지막 서스테인 신호(SUSlast)와 중첩될 수 있다.First, referring to FIG. 5, the first signal S1 may overlap with the last sustain signal SUS last of the sustain signals.

이와 같이, 제 1 신호가 마지막 서스테인 신호(SUSlast)와 중첩되면, 전력 소모가 과도하게 증가하는 것을 방지하면서도 제 1 서브필드의 서스테인 기간에서 발생하는 마지막 서스테인 방전에 의해 어드레스 전극과 스캔 전극 사이의 영역에서 벽전하의 분포 상태가 흐트러지는 것을 방지함으로써, 이후의 제 2 서브필드에서의 어드레스 기간에서 발생하는 어드레스 방전을 보다 효과적으로 안정시킬 수 있다.As such, when the first signal overlaps with the last sustain signal SUS last , the power supply is prevented from being excessively increased while the last sustain discharge generated in the sustain period of the first subfield causes the gap between the address electrode and the scan electrode. By preventing the distribution of wall charges in the region from being disturbed, it is possible to more effectively stabilize the address discharge occurring in the address period in the subsequent second subfield.

아울러, 서스테인 전극과 스캔 전극 사이에서 발생하는 서스테인 방전을 스캔 전극과 서스테인 전극 방향으로 밀어올리기 위해서는 제 1 신호의 극성은 서스테인 신호의 극성과 동일한 것이 바람직할 수 있다.In addition, in order to boost the sustain discharge generated between the sustain electrode and the scan electrode toward the scan electrode and the sustain electrode, the polarity of the first signal may be the same as that of the sustain signal.

한편, 서스테인 기간에서 어드레스 전극에 제 1 신호가 공급되지 않는 상태에서 복수의 서스테인 신호 중 마지막 서스테인 신호(SUSlast)가 스캔 전극에 공급되는 경우에는 마지막 서스테인 신호(SUSlast)가 서스테인 전극에 공급되는 경우에 비해, 스캔 전극과 서스테인 전극 사이에서 발생하는 서스테인 방전이 스캔 전극과 어드레스 전극 사이 영역에 배치된 벽전하의 분포 특성을 흐트러뜨릴 수 있는 가능성이 상대적으로 더 높을 수 있다. 따라서, 마지막 서스테인 신호(SUSlast)가 스캔 전극에 공급되는 경우에 어드레스 전극에 제 1 신호를 공급하는 것이 제 2 서브필드의 어드레스 기간에서의 어드레스 방전을 안정시키는데 더 효과적일 수 있다.On the other hand, when the last sustain signal SUS last of the plurality of sustain signals is supplied to the scan electrode while the first signal is not supplied to the address electrode in the sustain period, the last sustain signal SUS last is supplied to the sustain electrode. In comparison, the possibility that the sustain discharge occurring between the scan electrode and the sustain electrode can disturb the distribution characteristic of the wall charges disposed in the region between the scan electrode and the address electrode can be relatively higher. Therefore, supplying the first signal to the address electrode when the last sustain signal SUS last is supplied to the scan electrode can be more effective in stabilizing the address discharge in the address period of the second subfield.

한편, 도 6을 살펴보면 서스테인 신호는 전압이 상승하는 상승 기간(rp), 최대 전압이 실질적으로 유지되는 유지 기간(mp) 및 전압이 하강하는 하강 기간(fp)를 포함할 수 있다.6, the sustain signal may include a rising period (rp) in which the voltage rises, a sustain period (mp) in which the maximum voltage is substantially maintained, and a falling period (fp) in which the voltage falls.

아울러, 서스테인 신호가 공급되면, 서스테인 신호의 상승 기간(rp)에서 주로 서스테인 방전이 발생하는 것을 알 수 있다. 즉, 서스테인 방전은 서스테인 신호의 전반부에 주로 발생하는 것이다.In addition, when the sustain signal is supplied, it can be seen that the sustain discharge mainly occurs in the rising period rp of the sustain signal. In other words, the sustain discharge mainly occurs in the first half of the sustain signal.

따라서, 서스테인 전극과 스캔 전극 사이에서 발생하는 서스테인 방전을 서스테인 전극 및 스캔 전극 방향으로 보다 효과적으로 밀어올리기 위해서는 서스테인 방전이 주로 발생하는 서스테인 신호의 전반부에서 어드레스 전극에 제 1 신호를 공급하는 것이 바람직할 수 있다.Therefore, in order to more effectively boost the sustain discharge generated between the sustain electrode and the scan electrode in the direction of the sustain electrode and the scan electrode, it may be desirable to supply the first signal to the address electrode at the first half of the sustain signal in which the sustain discharge occurs. have.

아울러, 서스테인 방전의 발생 가능성이 상대적으로 낮은 부분에서는 어드레스 전극의 전압을 실질적으로 그라운드 레벨(GND)의 전압으로 유지하게 되면 어드레스 전극 부근의 벽전하에 불필요한 자극을 주지 않을 수 있어서 벽전하의 분포 상태를 더욱 안정시키는 것이 가능하다.In addition, in a portion where the sustain discharge is relatively low, maintaining the voltage of the address electrode at the ground level (GND) substantially prevents unnecessary stimulation of the wall charge near the address electrode, thereby distributing the wall charge. It is possible to stabilize more.

따라서, 제 1 신호의 공급시점(t1)은 마지막 서스테인 신호의 공급시점(t3) 보다 늦고, 제 1 신호의 종료시점(t2)은 마지막 서스테인 신호의 종료시점(t6)보다 빠른 것이 비람직할 수 있다. 더욱 바람직하게는, 제 1 신호의 종료시점(t2)은 마지막 서스테인 신호의 유지 기간(mp)의 시작시점(t4)과 종료시점(t5) 사이일 수 있다.Therefore, it may be preferable that the supply time t1 of the first signal is later than the supply time t3 of the last sustain signal, and the end time t2 of the first signal is earlier than the end time t6 of the last sustain signal. have. More preferably, the end point t2 of the first signal may be between the start point t4 and the end point t5 of the sustain period mp of the last sustain signal.

도 7 내지 도 11은 제 1 신호의 다른 형태에 대해 설명하기 위한 도면이다.7 to 11 are diagrams for explaining another form of the first signal.

먼저, 도 7을 살펴보면 제 1 신호(S1)는 서스테인 신호(SUS)의 상승 기간(rp), 유지 기간(mp) 및 하강 기간(fp)과 중첩(Overlap)되는 것이 가능하다.First, referring to FIG. 7, the first signal S1 may overlap the rising period rp, the sustaining period mp, and the falling period fp of the sustain signal SUS.

여기 도 7에서의 서스테인 신호는 복수의 서스테인 신호 중 마지막 서스테인 신호일 수도 있고, 다른 서스테인 신호일 수도 있다.Here, the sustain signal in FIG. 7 may be the last sustain signal of the plurality of sustain signals, or may be another sustain signal.

이와 같이, 제 1 신호가 서스테인 신호의 상승 기간(rp), 유지 기간(mp) 및 하강 기간(fp)과 중첩(Overlap)되더라도 스캔 전극과 어드레스 전극 사이 영역에 배치되는 벽전하의 분포 상태를 안정시킬 수 있다.As such, even when the first signal overlaps with the rising period (rp), the sustaining period (mp), and the falling period (fp) of the sustain signal, the distribution state of the wall charges disposed in the region between the scan electrode and the address electrode is stabilized. You can.

또는, 도 8의 경우와 같이 하나의 제 1 신호가 복수의 서스테인 신호와 중첩되는 것이 가능하다. 또한, 하나의 제 1 신호는 서스테인 기간에서 공급되는 모든 서스테인 신호와 중첩되는 것도 가능하다.Alternatively, as in the case of FIG. 8, one first signal may overlap with the plurality of sustain signals. It is also possible for one first signal to overlap all of the sustain signals supplied in the sustain period.

또는, 도 9의 경우와 같이 구형파 형태의 복수의 제 1 신호가 서스테인 신호에 중첩되도록 공급되는 것이 가능하다.Alternatively, as in the case of FIG. 9, a plurality of first signals having a square wave shape may be supplied to overlap the sustain signal.

예를 들면, 서스테인 기간에서 마지막 3개의 서스테인 신호(SUSa, SUSb, SUSc)가 스캔 전극 또는 서스테인 전극에 공급될 때, 이러한 마지막 3개의 서스테인 신호(SUSa, SUSb, SUSc)에 각각 대응되도록 3개의 제 1 신호를 어드레스 전극에 공급하는 것이 가능하다. 이러한 경우, 서스테인 신호에 대응되는 제 1 신호의 개수는 다양하게 변경될 수 있다.For example, when the last three sustain signals SUSa, SUSb, and SUSc are supplied to the scan electrode or the sustain electrode in the sustain period, the three third sustain signals SUSa, SUSb, and SUSc respectively correspond to the last three sustain signals SUSa, SUSb, and SUSc. It is possible to supply one signal to the address electrode. In this case, the number of first signals corresponding to the sustain signal may vary.

한편, 제 1 신호의 형태는 구형파에 제한되지 않으며, 구동 마진(Margin)을 향상시킬 수 있는 것이면 어떤 형태든 가능할 수 있다.Meanwhile, the shape of the first signal is not limited to the square wave, and may be any shape as long as it can improve the driving margin.

예를 들면, 도 10의 경우와 같이 제 1 신호(S1)는 전압이 점진적으로 상승하는 상승 신호(rs)를 포함하는 것이 가능하다.For example, as in the case of FIG. 10, the first signal S1 may include a rising signal rs in which the voltage gradually rises.

또는, 도 11의 경우와 같이 제 1 신호(S1)는 전압이 점진적으로 하강하는 하강 신호(fs)를 포함하는 것이 가능하다.Alternatively, as in the case of FIG. 11, the first signal S1 may include a falling signal fs in which the voltage gradually decreases.

또는, 도시하지는 않았지만 제 1 신호는 삼각파 형태, 지수 함수 형태 등도 가능할 수 있다.Alternatively, although not shown, the first signal may be in the form of a triangular wave, an exponential function, or the like.

도 12 내지 도 13은 제 1 신호의 전압에 대해 설명하기 위한 도면이다.12 to 13 are diagrams for describing the voltage of the first signal.

제 1 신호(S1)는 서스테인 기간에서 스캔 전극과 서스테인 전극 사이에서 서스테인 방전이 발생할 때, 서스테인 방전이 어드레스 전극 방향으로 끌리지 않도록 억제함으로서 구동 마진을 향상시킬 수 있을 정도의 전압을 갖는 것이 바람직할 수 있다.It may be desirable for the first signal S1 to have a voltage sufficient to improve the driving margin by suppressing the sustain discharge from being attracted to the address electrode when the sustain discharge occurs between the scan electrode and the sustain electrode in the sustain period. have.

아울러, 구동 마진을 향상시키기 위해서는 서스테인 기간에서 스캔 전극과 어드레스 전극 사이에서 방전이 발생하지 않도록 억제하는 것 이외에도 서스테인 전극과 어드레스 전극 사이에서 방전이 발생하지 않도록 억제하는 것도 중요할 수 있다.In addition, in order to improve the driving margin, in addition to suppressing the discharge from occurring between the scan electrode and the address electrode in the sustain period, it may be important to suppress the discharge from occurring between the sustain electrode and the address electrode.

이를 위해, 제 1 신호(S1)의 최대 전압(V1)은 도 12를 살펴보면 어드레스 기 간에서 어드레스 전극으로 공급되는 데이터 신호(Data)의 최대 전압(Vd)과 실질적으로 동일할 수 있다.To this end, the maximum voltage V1 of the first signal S1 may be substantially the same as the maximum voltage Vd of the data signal Data supplied to the address electrode during the address period.

또는, 도 13과 같이 제 1 신호(S1)의 최대 전압(V1)은 어드레스 기간에서 어드레스 전극으로 공급되는 데이터 신호(Data)의 최대 전압(Vd)보다는 크고, 서스테인 신호(SUS)의 최대 전압(Vs)보다는 낮을 수 있다.Alternatively, as shown in FIG. 13, the maximum voltage V1 of the first signal S1 is greater than the maximum voltage Vd of the data signal Data supplied to the address electrode in the address period, and the maximum voltage V of the sustain signal SUS ( May be lower than Vs).

보다 바람직하게는, 제 1 신호(S1)의 최대 전압(V1)이 서스테인 신호(SUS)의 최대 전압(Vs)의 대략 1/2인 경우에서 서스테인 기간에서 스캔 전극과 어드레스 전극 및 서스테인 전극과 어드레스 전극 사이에서 방전이 발생하는 것을 보다 효과적으로 억제하는 것이 가능하다.More preferably, in the case where the maximum voltage V1 of the first signal S1 is approximately 1/2 of the maximum voltage Vs of the sustain signal SUS, the scan electrode and the address electrode and the sustain electrode and the address in the sustain period. It is possible to more effectively suppress the occurrence of discharge between the electrodes.

한편, 제 1 신호(S1)의 펄스폭(W10)도 구동 마진을 보다 효과적으로 향상시키는 방향으로 조절될 수 있다.Meanwhile, the pulse width W10 of the first signal S1 may also be adjusted in a direction to more effectively improve the driving margin.

예를 들어, 앞선 도 5의 경우와 같이 제 1 신호(S1)의 공급시점(t1)은 마지막 서스테인 신호의 공급시점(t3)보다 늦고, 제 1 신호의 종료시점(t2)은 마지막 서스테인 신호의 종료시점(t6)보다 빠른 경우, 또는 제 1 신호의 종료시점(t2)은 마지막 서스테인 신호의 유지 기간(mp)의 시작시점(t4)과 종료시점(t5) 사이인 경우에는, 제 1 신호의 펄스폭(W20)은 어드레스 기간에서 어드레스 전극으로 공급되는 데이터 신호(Data)의 펄스폭(W10)보다 작거나 같은 것이 바람직할 수 있다.For example, as in the case of FIG. 5, the supply time t1 of the first signal S1 is later than the supply time t3 of the last sustain signal, and the end time t2 of the first signal is the last sustain signal. In the case where it is earlier than the end time t6 or when the end time t2 of the first signal is between the start time t4 and the end time t5 of the sustain period mp of the last sustain signal, The pulse width W20 may be smaller than or equal to the pulse width W10 of the data signal Data supplied to the address electrode in the address period.

또는, 제 1 신호의 펄스폭(W20)은 대략 200㎱~2㎲인 것이 가능하고, 바람직하게는 300㎱~500㎱일 수 있다.Alternatively, the pulse width W20 of the first signal may be approximately 200 ns to 2 ns, and preferably 300 ns to 500 ns.

도 14는 제 1 기간에 대해 설명하기 위한 도면이다.14 is a diagram for explaining the first period.

도 14를 살펴보면, 제 1 서브필드(SF1)와 제 2 서브필드(SF2)의 사이에 제 1 기간(P1)이 구비될 수 있다. 바람직하게는, 제 1 기간(P1)은 제 2 서브필드(SF2) 내에서 어드레스 기간 이전에 배치될 수 있다. 이러한 제 1 기간(P1)은 제 1 서브필드(SF1)의 서스테인 기간에서 공급되는 마지막 서스테인 신호(SUSlast)의 종료시점부터 제 2 서브필드(SF2)의 어드레스 기간에서 스캔 전극으로 공급되는 제 1 스캔 바이어스 전압(Vsc1)의 공급시점까지를 말한다.Referring to FIG. 14, a first period P1 may be provided between the first subfield SF1 and the second subfield SF2. Preferably, the first period P1 may be arranged before the address period in the second subfield SF2. The first period P1 is supplied to the scan electrode in the address period of the second subfield SF2 from the end of the last sustain signal SUS last supplied in the sustain period of the first subfield SF1. This refers to the point of supply of the scan bias voltage Vsc1.

여기서는, 제 1 기간(P1)이 제 2 서브필드(SF2)에 포함되는 경우를 예로 들어 설명하기로 한다.Here, a case in which the first period P1 is included in the second subfield SF2 will be described as an example.

제 1 기간(P1)에서 스캔 전극 및 서스테인 전극 중 적어도 하나에 구동신호(DS)를 공급할 수 있다. 예를 들면, 도 14의 경우와 같이 제 1 기간(P1)에서 스캔 전극으로 구동신호(DS) 중 제 1 구동신호(DS1)를 공급하는 것이 가능하다.The driving signal DS may be supplied to at least one of the scan electrode and the sustain electrode in the first period P1. For example, as in the case of FIG. 14, it is possible to supply the first driving signal DS1 among the driving signals DS to the scan electrode in the first period P1.

이러한, 제 1 구동신호(DS1)는 방전셀 내에서 미약한 소거 방전을 발생시킴으로써 제 1 서브필드의 서스테인 기간의 끝단에서 과도하게 형성된 벽전하를 소거시키고, 이에 따라 이후의 제 2 서브필드의 어드레스 방전을 안정시킬 수 있다.The first driving signal DS1 erases the wall charges excessively formed at the end of the sustain period of the first subfield by generating a weak erase discharge in the discharge cell, and thus the address of the subsequent second subfield. The discharge can be stabilized.

아울러, 제 1 서브필드의 서스테인 기간의 끝단에서 과도하게 형성된 벽전하를 보다 효과적으로 소거시키면서도, 제 1 구동신호(DS1)에 의해 발생하는 방전의 세기가 과도하게 강해지는 것을 방지하기 위해서, 제 1 구동신호(DS1)는 전압이 점진적으로 하강하는 하강 램프 파형(Ramp-Down Waveform)을 포함하는 것이 바람직할 수 있다.In addition, in order to more effectively erase the excessively formed wall charges at the end of the sustain period of the first subfield, the first drive is prevented from excessively increasing the intensity of the discharge generated by the first drive signal DS1. It may be preferable that the signal DS1 includes a ramp-down waveform in which the voltage gradually falls.

아울러, 제 1 구동신호(DS1)의 최저 전압(V2)을 제 1 스캔 신호(S1)의 최저 전압(V3)보다 높게 하면, 제 1 구동신호(DS1)에 의해 발생하는 방전의 세기를 더욱 약하게 할 수 있어서 구현되는 영상의 콘트라스트(Contrast) 특성이 악화되는 것을 방지할 수 있다.In addition, when the minimum voltage V2 of the first driving signal DS1 is higher than the minimum voltage V3 of the first scan signal S1, the intensity of the discharge generated by the first driving signal DS1 is further weakened. The deterioration of the contrast characteristic of the image to be implemented can be prevented.

도 15 내지 도 17은 한 프레임에 선택적 소거 서브필드와 선택적 쓰기 서브필드를 포함하는 경우의 일례를 설명하기 위한 도면이다. 이하에서는 이상에서 상세히 설명한 내용에 대해서는 그 설명을 생략하기로 한다.15 to 17 are diagrams for explaining an example in which a selective erase subfield and a selective write subfield are included in one frame. Hereinafter, the description of the contents described above in detail will be omitted.

먼저, 도 15를 살펴보면 프레임(Frame)은 적어도 하나의 선택적 소거 서브필드(Selective Erasing Subfield, SE)와, 이러한 선택적 소거 서브필드의 앞에 배치되는 적어도 하나의 선택적 쓰기 서브필드(Selective Writing Subfield, SW)를 포함할 수 있다.First, referring to FIG. 15, a frame includes at least one selective erasing subfield (SE) and at least one selective writing subfield (SW) disposed in front of the selective erasing subfield. It may include.

여기, 도 15에서는 선택적 쓰기 서브필드(SF1[SW])는 앞선 도 4에서 제 1 서브필드(SF1)에 대응되고, 선택적 소거 서브필드(SF2[SE])는 앞선 도 4에서 제 2 서브필드(SF2)에 대응될 수 있다.Here, in FIG. 15, the selective write subfield SF1 [SW] corresponds to the first subfield SF1 in FIG. 4, and the selective erase subfield SF2 [SE] is the second subfield in FIG. 4. May correspond to (SF2).

선택적 소거 서브필드(SE)의 어드레스 기간에서는 스캔 전극에 제 1 스캔 기준 전압(Vsc1)과 제 1 스캔 신호(Scan1)를 공급하고, 선택적 쓰기 서브필드(SW)의 어드레스 기간에서 스캔 전극에 제 2 스캔 기준 전압(Vsc2)과 제 2 스캔 신호(Scan2)를 공급할 수 있다. 아울러, 선택적 쓰기 서브필드의 어드레스 기간 이전의 리셋 기간에서는 스캔 전극에 정극성의 리셋 신호(RS)를 공급할 수 있다.The first scan reference voltage Vsc1 and the first scan signal Scan1 are supplied to the scan electrodes in the address period of the selective erase subfield SE, and the second scan electrodes are supplied to the scan electrodes in the address period of the selective write subfield SW. The scan reference voltage Vsc2 and the second scan signal Scan2 may be supplied. In addition, in the reset period before the address period of the selective write subfield, the positive reset signal RS may be supplied to the scan electrode.

여기서, 선택적 소거 서브필드는 어드레스 기간에서 어드레스 전극에 데이터 신호(Data)가 공급된 방전셀을 어드레스 기간 이후의 서스테인 기간에서 오프(Off)시키는 서브필드이고, 선택적 쓰기 서브필드는 어드레스 기간에서 어드레스 전극에 데이터 신호(Data)가 공급된 방전셀을 어드레스 기간 이후의 서스테인 기간에서 온(On)시키는 서브필드이다.Here, the selective erasing subfield is a subfield that turns off the discharge cells supplied with the data signal Data to the address electrode in the address period in the sustain period after the address period, and the selective write subfield is the address electrode in the address period. A subfield in which the discharge cells supplied with the data signal Data are turned on in the sustain period after the address period.

즉, 선택적 소거 서브필드의 어드레스 기간에서 어드레스 전극으로 데이터 신호가 공급되면, 데이터 신호와 스캔 신호에 의해 발생하는 방전에 의해 벽전하가 소거될 수 있고, 이에 따라 이후의 서스테인 기간에서 스캔 전극 및 서스테인 전극 중 적어도 하나로 서스테인 신호를 공급하더라도 서스테인 방전이 발생하지 않을 수 있는 것이다.That is, when the data signal is supplied to the address electrode in the address period of the selective erasing subfield, the wall charges can be erased by the discharge generated by the data signal and the scan signal, and thus the scan electrode and the sustain in the subsequent sustain period. Even when the sustain signal is supplied to at least one of the electrodes, sustain discharge may not occur.

이와 같이, 선택적 소거 서브필드에서는 리셋 기간이 생략되거나 혹은 리셋 기간에서 스캔 전극에 정극성의 리셋 신호가 공급되지 않으며, 아울러 선택적 소거 서브필드의 어드레스 기간에서는 벽전하를 소거시키는 소거 어드레스 방전을 발생시켜야 하기 때문에 어드레스 방전이 불안정해지는 경우에 구현되는 영상의 화질이 급격하게 저하될 가능성이 있다.As described above, in the selective erasing subfield, the reset period is omitted or in the reset period, a positive reset signal is not supplied to the scan electrode, and in the address period of the selective erasing subfield, an erase address discharge that erases wall charges must be generated. Therefore, when the address discharge becomes unstable, there is a possibility that the image quality of the image to be implemented may suddenly decrease.

예를 들어, 한 프레임은 총 8개의 서브필드로 구성되고, 총 8개의 서브필드 중 첫 번째 서브필드는 선택적 쓰기 서브필드이고, 나머지 7개의 서브필드는 선택적 소거 서브필드인 경우를 가정하자.For example, suppose that one frame includes a total of eight subfields, the first subfield of the total eight subfields is an optional write subfield, and the remaining seven subfields are selective erasure subfields.

여기서, 첫 번째 서브필드에서만 서스테인 방전을 발생시키고, 이후의 7개의 서브필드에서는 서스테인 방전을 발생시키지 않는 영상을 구현하고자 하는 경우에는, 선택적 쓰기 서브필드인 첫 번째 서브필드의 어드레스 기간에서 어드레스 전극 에 제 2 데이터 신호를 공급하여 쓰기 어드레스 방전을 발생시켜야 하고, 선택적 소거 서브필드인 두 번째 서브필드의 어드레스 기간에서 어드레스 전극에는 제 1 데이터 신호를 공급하여 소거 어드레스 방전을 발생시켜야 한다.In this case, when the sustain discharge is generated only in the first subfield and the sustain discharge is not generated in the subsequent seven subfields, the image is generated at the address electrode in the address period of the first subfield, which is an optional write subfield. The write address discharge should be supplied by supplying the second data signal, and the erase address discharge should be generated by supplying the first data signal to the address electrode in the address period of the second subfield which is the selective erase subfield.

만약, 첫 번째 서브필드의 서스테인 기간에서 스캔 전극과 서스테인 전극 사이에서 발생하는 서스테인 방전이 어드레스 전극 방향으로 과도하게 끌려서 어드레스 전극 부근에 형성된 벽전하의 분포 특성이 불안정해질 경우에는 두 번째 서브필드의 어드레스 기간에서 소거 어드레스 방전이 원활하게 발생하지 못함으로써 벽전하가 충분히 소거되지 못할 수 있다.If the sustain discharge generated between the scan electrode and the sustain electrode in the sustain period of the first subfield is excessively attracted toward the address electrode, the distribution characteristics of the wall charges formed near the address electrode become unstable. During the period, the wall address may not be sufficiently erased because the erase address discharge does not occur smoothly.

그러면, 선택적 소거 서브필드인 이후의 세 번째 서브필드부터 여덟 번째 서브필드의 서스테인 기간에서 서스테인 방전이 발생할 수 있다. 이러한 경우에는 구현되는 영상의 화질이 급격히 악화될 수 있다.Then, sustain discharge may occur in the sustain period of the third to eighth subfields after the selective erase subfield. In this case, the image quality of the implemented image may deteriorate rapidly.

따라서, 선택적 쓰기 서브필드와 선택적 소거 서브필드가 함께 배치되는 경우에는 선택적 쓰기 서브필드의 서스테인 기간에서 어드레스 전극에 제 1 신호(S1)를 공급하는 것이 바람직할 수 있는 것이다.Therefore, when the selective write subfield and the selective erase subfield are disposed together, it may be desirable to supply the first signal S1 to the address electrode in the sustain period of the selective write subfield.

아울러, 두 개의 선택적 소거 서브필드가 연속되는 경우에 앞에 배치되는 선택적 소거 서브필드의 서스테인 기간에서 어드레스 전극에 제 1 신호(S1)를 공급하는 것도 가능하고, 한 프레임에 포함된 모든 선택적 쓰기 서브필드와 선택적 소거 서브필드의 서스테인 기간에서 어드레스 전극에 제 1 신호(S1)를 공급하는 것도 가능하다.In addition, when two selective erasing subfields are continuous, it is also possible to supply the first signal S1 to the address electrode in the sustain period of the selective erasing subfield disposed earlier, and all the selective writing subfields included in one frame. It is also possible to supply the first signal S1 to the address electrode in the sustain period of the selective erase subfield.

한편, 선택적 쓰기 서브필드와 선택적 소거 서브필드의 어드레스 기간을 비 교하면, 선택적 쓰기 서브필드의 어드레스 기간에서는 서스테인 기간에서 온되는 방전셀을 선택해야 하므로, 어드레스 방전 시 충분한 양의 벽전하들이 형성되어야 한다. 따라서, 선택적 쓰기 서브필드의 어드레스 기간에서 스캔 전극으로 공급되는 스캔 신호의 펄스폭은 충분히 넓거나 그 전압의 크기가 충분히 큰 것이 바람직할 수 있다.On the other hand, when comparing the address periods of the selective write subfield and the selective erase subfield, since the discharge cells turned on in the sustain period must be selected in the address period of the selective write subfield, a sufficient amount of wall charges must be formed during address discharge. . Therefore, it may be desirable that the pulse width of the scan signal supplied to the scan electrode in the address period of the selective write subfield is sufficiently wide or the voltage is sufficiently large.

반면에, 선택적 소거 서브필드의 어드레스 기간에서는 서스테인 기간에서 오프되는 방전셀을 선택해야 하므로, 어드레스 방전 시 충분한 양의 벽전하들이 소거되어야 한다. 따라서 선택적 소거 서브필드의 어드레스 기간에서 스캔 전극으로 공급되는 스캔 신호의 펄스폭은 충분히 작거나 그 전압의 크기가 충분히 작은 것이 바람직할 수 있다.On the other hand, in the address period of the selective erasing subfield, since the discharge cells to be turned off in the sustain period must be selected, a sufficient amount of wall charges must be erased during address discharge. Therefore, it may be preferable that the pulse width of the scan signal supplied to the scan electrode in the address period of the selective erasing subfield is sufficiently small or the voltage is sufficiently small.

따라서, 도 16과 같이 제 1 스캔 신호(Scan1)의 펄스폭(W2)은 제 2 스캔 신호(Scan2)의 펄스폭(W1)보다 작은 것이 바람직할 수 있다. 또는, 도 17과 같이 제 1 스캔 신호(Scan1)의 전압의 크기(△V11)는 제 2 스캔 신호(Scan2)의 전압의 크기(△V10)보다 더 작은 것이 바람직할 수 있다.Accordingly, as shown in FIG. 16, the pulse width W2 of the first scan signal Scan1 may be smaller than the pulse width W1 of the second scan signal Scan2. Alternatively, as shown in FIG. 17, the magnitude ΔV11 of the voltage of the first scan signal Scan1 may be smaller than the magnitude ΔV10 of the voltage of the second scan signal Scan2.

또는, 선택적 소거 서브필드의 어드레스 기간에서 벽전하를 소거시키는 어드레스 방전을 발생시키고, 선택적 쓰기 서브필드의 어드레스 기간에서는 벽전하를 형성하는 어드레스 방전을 발생시키기 위해 제 2 스캔 기준 전압(Vsc2)을 제 1 스캔 기준 전압(Vsc1)보다 더 낮게 하는 것도 가능하다.Alternatively, a second scan reference voltage Vsc2 may be generated to generate an address discharge for erasing wall charge in an address period of the selective erase subfield, and to generate an address discharge for forming wall charge in an address period of the selective write subfield. It is also possible to make it lower than one scan reference voltage Vsc1.

또는, 선택적 소거 서브필드의 어드레스 기간에서 어드레스 전극으로 공급되는 데이터 신호를 선택적 쓰기 서브필드의 어드레스 기간에서 어드레스 전극으로 공급되는 데이터 신호에 비해, 그 펄스폭이 충분히 작거나 그 전압의 크기가 충분히 작게 하는 방법도 가능할 수 있다.Alternatively, the data signal supplied to the address electrode in the address period of the selective erasing subfield is sufficiently smaller than the data signal supplied to the address electrode in the address period of the selective writing subfield, or the voltage is sufficiently small. It may also be possible.

한편, 선택적 소거 서브필드의 어드레스 기간에서 스캔 전극과 서스테인 전극간에 강방전이 발생하는 것을 방지하고, 벽전하를 보다 균일하게 소거하기 위하여 서스테인 전극에 제 2 서스테인 바이어스 신호(Zbias2)보다 전압이 더 낮은 제 1 서스테인 바이어스 신호(Zbias1)를 공급할 수 있다.Meanwhile, in order to prevent strong discharge from occurring between the scan electrode and the sustain electrode in the address period of the selective erasure subfield, and to erase the wall charge more uniformly, the voltage is lower than that of the second sustain bias signal Zbias2. The first sustain bias signal Zbias1 may be supplied.

제 2 서스테인 바이어스 신호(Zbias2)의 전압(Vzb2)은 그라운드 레벨(GND)보다는 높고, 서스테인 기간에서 스캔 전극 및 서스테인 전극 중 적어도 하나로 공급되는 서스테인 신호(SUS)의 전압(Vs)보다는 낮을 수 있다. 아울러, 제 1 서스테인 바이어스 신호(Zbias1)의 전압은 제 2 서스테인 바이어스 신호(Zbias2)의 전압(Vzb2)보다 낮을 수 있다.The voltage Vzb2 of the second sustain bias signal Zbias2 may be higher than the ground level GND and lower than the voltage Vs of the sustain signal SUS supplied to at least one of the scan electrode and the sustain electrode in the sustain period. In addition, the voltage of the first sustain bias signal Zbias1 may be lower than the voltage Vzb2 of the second sustain bias signal Zbias2.

도 18 내지 도 21은 제 1 구동신호에 대해 설명하기 위한 도면이다. 이하에서는 이상에서 상세히 설명한 내용에 대해서는 그 설명을 생략한다.18 to 21 are diagrams for describing the first driving signal. In the following, the description thereof will be omitted.

먼저, 도 18을 살펴보면 프레임은 선택적 쓰기 서브필드(SF1[SW])와 선택적 소거 서브필드(SF2[SE])를 포함하고, 선택적 쓰기 서브필드와 선택적 소거 서브필드의 사이에는 제 1 기간(P1)이 구비될 수 있다. 바람직하게는, 제 1 기간은 마지막 선택적 쓰기 서브필드와 첫 번째 선택적 소거 서브필드의 사이에 배치될 수 있다. 더욱 바람직하게는, 제 1 기간(P1)은 선택적 소거 서브필드 내에서 어드레스 기간 이전에 배치될 수 있다.First, referring to FIG. 18, a frame includes an optional write subfield SF1 [SW] and an optional erase subfield SF2 [SE], and the first period P1 is between the optional write subfield and the selective erase subfield. ) May be provided. Preferably, the first period may be arranged between the last selective write subfield and the first selective erase subfield. More preferably, the first period P1 may be arranged before the address period in the selective erasure subfield.

이하에서는, 제 1 기간(P1)은 선택적 소거 서브필드에 포함되는 경우를 예로 들어 설명하기로 한다.Hereinafter, the case where the first period P1 is included in the selective erasure subfield will be described as an example.

이러한, 제 1 기간(P1)에서는 스캔 전극에 제 1 구동신호(DS1)를 공급할 수 있다.In the first period P1, the first driving signal DS1 may be supplied to the scan electrode.

이와 같이, 선택적 소거 서브필드의 어드레스 기간 이전의 제 1 기간에서 스캔 전극에 제 1 구동신호(DS1)를 공급하게 되면, 선택적 소거 서브필드의 어드레스 기간에서 소거 어드레스 방전이 일어나기 이전에 방전셀 내에서 미약한 소거 방전을 발생시킬 수 있고, 이에 따라 선택적 소거 서브필드의 어드레스 기간에서 어드레스 방전을 안정시킬 수 있다.As described above, when the first driving signal DS1 is supplied to the scan electrode in the first period before the address period of the selective erasing subfield, in the discharge cell before erasing address discharge occurs in the address period of the selective erasing subfield. Weak erase discharge can be generated, thereby making it possible to stabilize the address discharge in the address period of the selective erase subfield.

아울러, 도 19와 같이 제 1 구동신호(DS1)의 최저 전압은 제 1 스캔 신호(Scan1)의 최저 전압(V3)보다는 높고 그라운드 레벨(GND)의 전압보다는 낮을 수 있다.In addition, as shown in FIG. 19, the lowest voltage of the first driving signal DS1 may be higher than the lowest voltage V3 of the first scan signal Scan1 and lower than the voltage of the ground level GND.

또한, 어드레스 기간에서 스캔 전극에 공급되는 제 1 스캔 바이어스 신호(Ybias)의 제 1 스캔 기준 전압(Vsc1)은 서스테인 신호의 최대 전압(Vs)보다는 낮고, 그라운드 레벨(GND)의 전압보다는 높을 수 있다.In addition, the first scan reference voltage Vsc1 of the first scan bias signal Ybias supplied to the scan electrode in the address period may be lower than the maximum voltage Vs of the sustain signal and higher than the voltage of the ground level GND. .

또는, 도 20의 경우와 같이 제 1 구동신호(DS1)는 최저 전압(V2)이 실질적으로 일정하게 유지되는 형태를 갖는 경우도 가능하다.Alternatively, as in the case of FIG. 20, the first driving signal DS1 may have a form in which the lowest voltage V2 is kept substantially constant.

한편, 도 21의 경우와 같이 제 1 구동신호(DS1)의 최저 전압(V2)은 제 1 스캔 신호(Scan1)의 최저 전압(V3)보다 더 낮은 경우도 가능하다.As shown in FIG. 21, the lowest voltage V2 of the first driving signal DS1 may be lower than the lowest voltage V3 of the first scan signal Scan1.

도 22 내지 도 25는 제 2 구동신호에 대해 설명하기 위한 도면이다.22 to 25 are diagrams for describing the second driving signal.

먼저, 도 22 및 도 23을 살펴보면 선택적 소거 서브필드의 어드레스 기간 이 전의 제 1 기간(P1)에서 서스테인 전극에 구동신호 중 정극성의 제 2 구동신호(DS2)가 공급되는 것이 가능하다.First, referring to FIGS. 22 and 23, it is possible to supply the second driving signal DS2 having the positive polarity among the driving signals to the sustain electrode in the first period P1 before the address period of the selective erasing subfield.

여기서, 제 2 구동신호(DS2)는 전압이 점진적으로 상승하는 상승 램프 파형(Ramp-Up Waveform)을 포함할 수 있다.Here, the second driving signal DS2 may include a ramp-up waveform in which the voltage gradually rises.

이와 같이, 선택적 소거 서브필드의 어드레스 기간 이전의 제 1 기간에서 서스테인 전극에 제 2 구동신호(DS2)를 공급하게 되면, 선택적 소거 서브필드의 어드레스 기간에서 소거 어드레스 방전이 일어나기 이전에 방전셀 내에서 미약한 소거 방전을 발생시킬 수 있고, 이에 따라 선택적 소거 서브필드의 어드레스 기간에서 어드레스 방전을 안정시킬 수 있다.As described above, when the second driving signal DS2 is supplied to the sustain electrode in the first period before the address period of the selective erasing subfield, in the discharge cell before erasing address discharge occurs in the address period of the selective erasing subfield. Weak erase discharge can be generated, thereby making it possible to stabilize the address discharge in the address period of the selective erase subfield.

아울러, 서스테인 전극에 제 2 구동신호(DS2)가 공급될 때는 제 1 구동신호(DS1)의 공급은 생략될 수 있다.In addition, when the second driving signal DS2 is supplied to the sustain electrode, the supply of the first driving signal DS1 may be omitted.

또한, 제 2 구동신호(DS2)의 최대 전압(V4)은 서스테인 신호의 최대 전압(Vs)보다는 낮고 그라운드 레벨(GND)의 전압보다는 높을 수 있다.In addition, the maximum voltage V4 of the second driving signal DS2 may be lower than the maximum voltage Vs of the sustain signal and higher than the voltage of the ground level GND.

또는, 도 24의 경우와 같이 제 2 구동신호(DS2)는 최대 전압(V4)이 실질적으로 일정하게 유지되는 형태를 갖는 경우도 가능하다.Alternatively, as in the case of FIG. 24, the second driving signal DS2 may have a form in which the maximum voltage V4 is kept substantially constant.

한편, 도 25의 경우와 같이 제 2 구동신호(DS2)의 최대 전압(V4)은 서스테인 신호의 최대 전압(Vs)보다 더 높은 경우도 가능하다.Meanwhile, as in the case of FIG. 25, the maximum voltage V4 of the second driving signal DS2 may be higher than the maximum voltage Vs of the sustain signal.

도 26은 제 1 구동신호와 제 2 구동신호를 함께 사용하는 경우의 일례를 설명하기 위한 도면이다.FIG. 26 is a diagram for explaining an example of using the first driving signal and the second driving signal together.

도 26을 살펴보면, 선택적 소거 서브필드의 어드레스 기간이전의 제 1 기 간(P1)에서는 스캔 전극에 구동신호 중 제 1 구동신호(DS1)를 공급하고, 서스테인 전극에는 구동신호는 제 2 구동신호(DS2)를 공급하는 것이 가능하다. 여기서, 제 1 구동신호(DS1)와 제 2 구동신호(DS2)는 서로 중첩(Overlap)될 수 있다.Referring to FIG. 26, in the first period P1 before the address period of the selective erasing subfield, the first driving signal DS1 of the driving signals is supplied to the scan electrode, and the driving signal is supplied to the sustain electrode as the second driving signal ( It is possible to supply DS2). Here, the first driving signal DS1 and the second driving signal DS2 may overlap each other.

또한, 제 1 구동신호(DS1)는 전압이 점진적으로 하강하는 부분을 포함할 수 있고, 제 2 구동신호(DS2)는 전압이 점진적으로 상승하는 부분을 포함하는 것이 가능하다.In addition, the first driving signal DS1 may include a portion in which the voltage gradually decreases, and the second driving signal DS2 may include a portion in which the voltage gradually increases.

이러한 경우에는, 제 1 구동신호(DS1) 및 제 2 구동신호(DS2)의 전압의 크기를 작게 하여도 방전셀 내에서 벽전하를 충분히 소거할 수 있다.In this case, even if the voltages of the first driving signal DS1 and the second driving signal DS2 are reduced in magnitude, the wall charges in the discharge cells can be sufficiently erased.

도 27 내지 도 28은 구동신호의 선택적 사용 방법의 일례를 설명하기 위한 도면이다. 이하에서는 구동신호 중 제 1 구동신호(DS1)가 스캔 전극에 공급되는 경우의 일례만을 도시하고 있지만, 구동신호 중 제 2 구동신호(DS2)가 서스테인 전극에 공급되는 경우 및 제 1 구동신호(DS1)가 스캔 전극에 공급되고 이와 함께 제 1 구동신호(DS1)와 중첩되는 제 2 구동신호(DS2)가 서스테인 전극에 공급되는 경우도 해당될 수 있다.27 to 28 are diagrams for explaining an example of a method of selectively using a driving signal. In the following, only one example of the case where the first driving signal DS1 is supplied to the scan electrode among the driving signals is shown. However, the second driving signal DS2 among the driving signals is supplied to the sustain electrode and the first driving signal DS1. This may also apply to the case where the second driving signal DS2 overlapping the first driving signal DS1 is supplied to the sustain electrode.

도 27 및 도 28을 살펴보면 복수의 서브필드 중에서 소정 개수의 서브필드에서만 제 1 기간에서 스캔 전극에 제 1 구동신호(DS1)가 공급될 수 있다.27 and 28, the first driving signal DS1 may be supplied to the scan electrode in the first period only in a predetermined number of subfields among the plurality of subfields.

예를 들면, 한 프레임이 총 5개의 서브필드로 구성되며, 제 1 서브필드(SF1)는 선택적 쓰기 서브필드이며, 제 2~5 서브필드(SF2~SF5)는 선택적 소거 서브필드인 경우를 가정하자.For example, it is assumed that one frame includes a total of five subfields, the first subfield SF1 is an optional write subfield, and the second to fifth subfields SF2 to SF5 are selective erase subfields. lets do it.

이러한 경우에 도 27의 경우와 같이 복수의 서브필드 중 후반부에 배치된 제 4, 5 서브필드에서만 제 1 기간에서 스캔 전극에 제 1 구동신호(DS1)가 공급되는 것이 가능하다.In this case, as in the case of FIG. 27, it is possible to supply the first driving signal DS1 to the scan electrode in the first period only in the fourth and fifth subfields disposed in the latter half of the plurality of subfields.

또는, 도 28의 경우와 같이 복수의 서브필드 중 전반부에 배치된 제 2, 3 서브필드에서만 제 1 기간에서 스캔 전극에 제 1 구동신호(DS1)가 공급되는 것이 가능하다.Alternatively, as in the case of FIG. 28, the first driving signal DS1 may be supplied to the scan electrode in the first period only in the second and third subfields disposed in the first half of the plurality of subfields.

이와는 다르게, 복수의 서브필드 중 홀수 번째 선택적 소거 서브필드에서만 제 1 기간에서 스캔 전극에 제 1 구동신호(DS1)가 공급되는 것이 가능하고, 또는 복수의 서브필드 중 짝수 번째 선택적 소거 서브필드에서만 제 1 기간에서 스캔 전극에 제 1 구동신호(DS1)가 공급되는 것이 가능하다.Alternatively, the first driving signal DS1 may be supplied to the scan electrode in the first period only in the odd-numbered selective erasure subfield among the plurality of subfields, or only in the even-numbered selective erasure subfield among the plurality of subfields. It is possible to supply the first driving signal DS1 to the scan electrode in one period.

이와 같이, 복수의 서브필드 중 소정의 서브필드에서만 어드레스 기간 이전의 제 1 기간에서 스캔 전극에 제 1 구동신호(DS1)를 공급하게 되면, 방전셀 내에서 벽전하를 소거할 수 있어서 선택적 소거 서브필드의 어드레스 기간에서 발생하는 소거 어드레스 방전을 안정시킬 수 있으며, 아울러 전력 소모도 줄일 수 있다.As such, when the first driving signal DS1 is supplied to the scan electrode in the first period before the address period only in the predetermined subfield among the plurality of subfields, the wall charges can be erased in the discharge cells, thereby selectively erasing the sub. The erase address discharge occurring in the address period of the field can be stabilized, and power consumption can be reduced.

도 29 내지 도 30은 평균전력레벨에 따라 구동신호의 공급을 조절하는 방법의 일례를 설명하기 위한 도면이다. 이하에서는 구동신호 중 제 1 구동신호(DS1)가 스캔 전극에 공급되는 경우의 일례만을 도시하고 있지만, 구동신호 중 제 2 구동신호(DS2)가 서스테인 전극에 공급되는 경우 및 제 1 구동신호(DS1)가 스캔 전극에 공급되고 이와 함께 제 1 구동신호(DS1)와 중첩되는 제 2 구동신호(DS2)가 서스테인 전극에 공급되는 경우도 해당될 수 있다.29 to 30 are diagrams for explaining an example of a method of adjusting the supply of the driving signal in accordance with the average power level. In the following, only one example of the case where the first driving signal DS1 is supplied to the scan electrode among the driving signals is shown. However, the second driving signal DS2 among the driving signals is supplied to the sustain electrode and the first driving signal DS1. This may also apply to the case where the second driving signal DS2 overlapping the first driving signal DS1 is supplied to the sustain electrode.

먼저, 도 29를 살펴보면 평균전력레벨의 개념에 대해 나타나 있다.First, referring to FIG. 29, the concept of average power level is illustrated.

평균전력레벨(Average Power Level : APL)은 전력소모를 고려하여 서스테인 신호의 개수를 조절하는 방법일 수 있다. 자세하게는, 전력소모가 증가하는 방향에서는 계조 당 서스테인 신호의 개수를 줄이고, 전력소모가 감소하는 방향에서는 계조 당 서스테인 신호의 개수를 증가시킬 수 있다.Average power level (APL) may be a method of adjusting the number of sustain signals in consideration of power consumption. In detail, the number of sustain signals per gray level may be reduced in the direction of increasing power consumption, and the number of sustain signals per gray level may be increased in the direction of decreasing power consumption.

예를 들어, (a)와 같이 플라즈마 디스플레이 패널의 화면상에서 상대적으로 작은 면적의 부분에 영상이 표시되는 경우(이러한 경우는 APL은 상대적으로 낮을 수 있다)에는 전력소모가 상대적으로 적을 수 있기 때문에 계조 당 서스테인 신호의 개수를 상대적으로 많게 할 수 있다. 그러면, 영상의 전체 휘도를 증가시킬 수 있다.For example, when the image is displayed on a relatively small area on the screen of the plasma display panel as shown in (a) (in this case, the APL may be relatively low), the power consumption may be relatively low. The number of sugar sustain signals can be relatively high. Then, the overall brightness of the image can be increased.

이와는 다르게, (b)와 같이 플라즈마 디스플레이 패널의 화면상에서 상대적으로 넓은 면적의 부분에 영상이 표시되는 경우(이러한 경우는 APL이 상대적으로 높은 경우일 수 있다)에는 전력소모가 상대적으로 많을 수 있기 때문에 계조 당 서스테인 신호의 개수를 상대적으로 적게 할 수 있다. 그러면 전력소모가 과도하게 증가하는 것을 방지할 수 있다.On the other hand, when the image is displayed on a relatively large area on the screen of the plasma display panel as shown in (b) (in this case, the APL may be relatively high), power consumption may be relatively high. The number of sustain signals per gray level can be made relatively small. This prevents excessive power consumption.

그 일례로, 평균전력레벨이 a 레벨인 경우, 이 경우에서의 계조 당 서스테인 신호의 개수는 N개이다.As an example, when the average power level is a level, the number of sustain signals per gray level in this case is N.

또한, 평균전력레벨이 a 레벨보다 높은 b 레벨인 경우, 이에 따른 계조 당 서스테인 신호의 개수는 N개 보다는 적은 M개일 수 있다.In addition, when the average power level is a b level higher than the a level, the number of sustain signals per gray level may be less than M than N.

이에 따라, 평균전력레벨이 b 레벨인 경우에 한 프레임에 할당되는 서스테인 신호의 총 개수는 평균전력레벨이 a 레벨인 경우에 한 프레임에 할당되는 서스테인 신호의 총 개수에 비해 더 적을 수 있다.Accordingly, the total number of sustain signals allocated to one frame when the average power level is b level may be smaller than the total number of sustain signals allocated to one frame when the average power level is a level.

그러면, 도 30과 같이 평균전력레벨이 제 1 레벨(APL1)인 경우에 한 프레임에 할당되는 서스테인 신호의 총 개수는 평균전력레벨이 제 1 레벨(APL1)보다 높은 제 2 레벨(APL2)인 경우에 비해 더 많을 수 있다.Then, as shown in FIG. 30, when the average power level is the first level APL1, the total number of the sustain signals allocated to one frame is the second level APL2 higher than the first level APL1. Can be more than.

이는 제 1 레벨인 경우에서 각각의 서브필드의 서스테인 기간에서 스캔 전극 및 서스테인 전극에 할당되는 서스테인 신호의 개수가 제 2 레벨인 경우에 비해 더 많을 수 있다는 것을 의미할 수 있다.This may mean that the number of sustain signals allocated to the scan electrode and the sustain electrode in the sustain period of each subfield may be larger in the case of the first level than in the case of the second level.

아울러, 할당되는 서스테인 신호의 개수가 상대적으로 많은 제 1 레벨인 경우에서는 임의의 서브필드의 서스테인 기간 이후에 방전셀 내에 잔존하는 벽전하의 양이 제 2 레벨인 경우에 비해 상대적으로 더 많을 수 있고, 또한 방전셀 내의 벽전하의 분포 특성이 고착화될 가능성이 상대적으로 더 높을 수 있음을 의미할 수 있다.In addition, in the case where the number of sustain signals allocated to the first level is relatively large, the amount of wall charges remaining in the discharge cells after the sustain period of any subfield may be relatively higher than that of the second level. In addition, it may mean that the distribution characteristics of the wall charges in the discharge cells may be relatively higher.

이와 같이, 평균전력레벨에 따라 서스테인 기간 이후에 방전셀 내에 잔존하는 벽전하의 분포 특성이 달라질 수 있기 때문에, 평균전력레벨에 따라 제 1 기간(P1)에서 스캔 전극 및 서스테인 전극 중 적어도 하나에 구동신호가 공급되는 선택적 소거 서브필드의 개수를 조절하는 것이 바람직할 수 있다.As described above, since the distribution characteristics of the wall charges remaining in the discharge cells after the sustain period may vary according to the average power level, the driving is performed to at least one of the scan electrode and the sustain electrode in the first period P1 according to the average power level. It may be desirable to adjust the number of selective erase subfields to which signals are supplied.

여기서, 제 1 레벨인 경우에 복수의 서브필드 중 어드레스 기간 이전의 제 1 기간(P1)에서 스캔 전극에 제 1 구동신호(DS1)가 공급되는 서브필드의 개수를 N 개라고 하고, 제 2 레벨인 경우에 복수의 서브필드 중 어드레스 기간 이전의 제 1 기간(P1)에서 스캔 전극에 제 1 구동신호(DS1)가 공급되는 서브필드의 개수를 M 개라 고 하자.Here, the number of subfields to which the first driving signal DS1 is supplied to the scan electrode in the first period P1 before the address period among the plurality of subfields at the first level is N, and the second level In the case of, the number of subfields to which the first driving signal DS1 is supplied to the scan electrode in the first period P1 before the address period among the plurality of subfields is M.

이러한 경우, 도 30의 경우와 같이 서스테인 기간 이후에 방전셀 내에 상대적으로 많은 양의 벽전하가 잔존할 수 있는 제 1 레벨인 경우에 서스테인 기간에서 과도하게 생성된 벽전하를 충분히 소거함으로써 소거 어드레스 방전을 안정시키고, 서스테인 기간 이후에 방전셀 내에 잔존하는 벽전하의 양이 상대적으로 적은 제 2 레벨인 경우에는 서스테인 기간 이후에 방전셀 내에 벽전하를 소거시켜 소거 어드레스 방전을 안정시키면서도 불필요한 전력소모를 줄이기 위해 M보다 N을 더 크게 하는 것이 바람직할 수 있다.In this case, as in the case of FIG. 30, the erase address discharge is made by sufficiently erasing the excessively generated wall charges in the sustain period in the case where it is the first level where a relatively large amount of wall charges may remain in the discharge cell after the sustain period. When the second level is relatively low in the discharge cells after the sustain period, the wall charges are erased in the discharge cells after the sustain period to stabilize the erase address discharge while reducing unnecessary power consumption. It may be desirable to make N larger than M.

예를 들면, 제 1 레벨에서는 모든 선택적 소거 서브필드(SE)의 제 1 기간(P1)에서 스캔 전극으로 제 1 구동신호(DS1)를 공급하는 것이 가능하고, 제 2 레벨에서는 복수의 선택적 소거 서브필드 중 소정의 서브필드(SF6, SF7, SF8)에서만 제 1 기간(P1)에서 스캔 전극으로 제 1 구동신호(DS1)를 공급하는 것이 가능하다.For example, the first driving signal DS1 may be supplied to the scan electrode in the first period P1 of all the selective erasing subfields SE at the first level, and the plurality of selective erasing subfields may be supplied at the second level. It is possible to supply the first driving signal DS1 to the scan electrode in the first period P1 only in predetermined subfields SF6, SF7, SF8 among the fields.

한편, 평균전력레벨이 서로 다르다는 것은 한 프레임 내에 할당되는 서스테인 신호의 총 개수가 서로 다르다는 것을 의미할 수 있다.Meanwhile, different average power levels may mean that the total number of sustain signals allocated in one frame is different from each other.

따라서, 평균전력레벨을 한 프레임에 할당되는 서스테인 신호의 총 개수의 관점에서 바라본다면 아래와 같을 수 있다.Therefore, the average power level may be as follows from the viewpoint of the total number of the sustain signals allocated to one frame.

프레임 중 제 1 프레임(Frame1)의 복수의 서브필드의 서스테인 기간에서 스캔 전극 및 서스테인 전극 중 적어도 하나로 공급되는 서스테인 신호의 총 개수를 A(A는 자연수)개이고, 프레임 중 제 2 프레임(Frame2)의 복수의 서브필드의 서스테인 기간에서 스캔 전극 및 서스테인 전극 중 적어도 하나로 공급되는 서스테인 신 호의 총 개수를 상기 A보다 많은 B(B는 A보다 큰 자연수)개라고 가정하자.The total number of sustain signals supplied to at least one of the scan electrode and the sustain electrode in the sustain period of the plurality of subfields of the first frame Frame1 among the frames is A (A is a natural number), and the second frame (Frame2) of the frame Assume that the total number of sustain signals supplied to at least one of the scan electrode and the sustain electrode in the sustain periods of a plurality of subfields is B more than A (B is a natural number greater than A).

그러면, 제 1 프레임의 선택적 소거 서브필드 중 제 1 기간에서 스캔 전극 및 서스테인 전극 중 적어도 하나에 구동신호가 공급되는 선택적 소거 서브필드의 개수는 C(C는 자연수)개인 경우에, 제 2 프레임의 선택적 소거 서브필드 중 제 1 기간에서 스캔 전극 및 서스테인 전극 중 적어도 하나에 구동신호가 공급되는 선택적 소거 서브필드의 개수는 C개보다 많은 D(D는 C보다 큰 자연수)개일 수 있는 것이다.Then, when the number of the selective erase subfields to which the driving signal is supplied to at least one of the scan electrode and the sustain electrode in the first period of the selective erase subfields of the first frame is C (C is a natural number), The number of selective erasure subfields to which a driving signal is supplied to at least one of the scan electrode and the sustain electrode in the first period of the selective erasure subfields may be more than C (D is a natural number greater than C).

이와는 반대로, 평균전력레벨이 상대적으로 낮은 경우, 즉 한 프레임에서 할당되는 서스테인 신호의 총 개수가 상대적으로 많은 경우(APL1)에 제 1 기간(P1)에서 스캔 전극에 제 1 구동신호(DS1)가 공급되는 선택적 소거 서브필드의 개수(N)를 평균전력레벨이 상대적으로 높은 경우, 즉 한 프레임에서 할당되는 서스테인 신호의 총 개수가 상대적으로 적은 경우(APL2)에 제 1 기간(P1)에서 스캔 전극에 제 1 구동신호(DS1)가 공급되는 선택적 소거 서브필드의 개수(M) 보다 더 적게 하는 것도 가능하다.In contrast, when the average power level is relatively low, that is, when the total number of sustain signals allocated in one frame is relatively large (APL1), the first driving signal DS1 is applied to the scan electrode in the first period P1. The scan electrodes in the first period P1 when the number N of the selective erase subfields supplied are relatively high, that is, when the total number of sustain signals allocated in one frame is relatively small (APL2). It is also possible to reduce the number M of the selective erase subfields to which the first driving signal DS1 is supplied.

이러한 경우는, 서스테인 기간 이후에 방전셀 내에 잔존하는 벽전하의 양이 제 1 레벨인 경우와 제 2 레벨인 경우가 실질적으로 동등 수준이거나 혹은 미미한 수준으로 차이가 나는 경우에 적용하는 것이 바람직할 수 있다.In such a case, it may be desirable to apply when the amount of wall charge remaining in the discharge cell after the sustain period is substantially equal to or insignificant between the first level and the second level. have.

예를 들면, 도 30의 경우를 가정하면, 제 1 레벨에서는 한 프레임에 할당되는 서스테인 신호의 총 개수가 제 2 레벨인 경우에 비해 상대적으로 많고, 이에 따라 구동시간의 측면을 고려하면 제 2 레벨인 경우가 제 1 레벨인 경우에 비해 구동 시간에서 여유가 충분히 있다.For example, assuming the case of FIG. 30, the total number of sustain signals allocated to one frame is relatively higher in the first level than in the case of the second level. Accordingly, the second level is considered in consideration of driving time. There is sufficient margin in the driving time compared to the case where the case is the first level.

따라서, 구동시간이 충분히 여유가 있는 제 2 레벨인 경우에 복수의 서브필드 중 제 1 기간(P1)에서 스캔 전극에 제 1 구동신호(DS1)가 공급되는 선택적 소거 서브필드의 개수를 제 1 레벨인 경우에 비해 더 많게 하는 것이 구동시간의 측면에서는 바람직할 수 있는 것이다.Therefore, when the driving time is a second level with sufficient margin, the number of selective erasing subfields to which the first driving signal DS1 is supplied to the scan electrode in the first period P1 among the plurality of subfields is determined as the first level. It may be desirable in terms of driving time to make more than in the case of.

도 31은 구동신호와 제 1 신호를 함께 사용하는 경우의 일례를 설명하기 위한 도면이다. 이하에서는 이상에서 상세히 설명한 내용에 대해서는 그 설명을 생략하기로 한다.FIG. 31 is a view for explaining an example in the case where a driving signal and a first signal are used together. Hereinafter, the description of the contents described above in detail will be omitted.

도 31을 살펴보면, 선택적 소거 서브필드(SF2[SE])의 어드레스 기간 이전의 제 1 기간(P1)에서는 스캔 전극에 제 1 구동신호(DS1)가 공급되며, 아울러 선택적 쓰기 서브필드(SF1[SW])의 서스테인 기간에서는 어드레스 전극에 제 1 신호(S1)가 공급되는 것이 가능하다.Referring to FIG. 31, in the first period P1 before the address period of the selective erasing subfield SF2 [SE], the first driving signal DS1 is supplied to the scan electrode, and the selective writing subfield SF1 [SW is shown. In the sustain period of]), the first signal S1 can be supplied to the address electrode.

서스테인 기간에서 어드레스 전극에 제 1 신호(S1)가 공급되는 서브필드와 제 1 기간(P1)에서 스캔 전극에 제 1 구동신호(DS1)가 공급되는 서브필드는 연속될 수 있다. 그러면, 선택적 소거 서브필드의 어드레스 기간에서 발생하는 소거 어드레스 방전을 더욱 안정시키는 것이 가능하다.The subfield where the first signal S1 is supplied to the address electrode in the sustain period and the subfield where the first driving signal DS1 is supplied to the scan electrode in the first period P1 may be continuous. Then, it is possible to further stabilize the erase address discharge occurring in the address period of the selective erase subfield.

도 32는 제 1 신호의 펄스폭을 조절하는 방법의 일례를 설명하기 위한 도면이다.32 is a diagram for explaining an example of a method of adjusting the pulse width of the first signal.

도 32를 살펴보면, 복수의 서브필드 중 적어도 하나의 서브필드의 서스테인 기간에서 어드레스 전극에 공급되는 제 1 신호(S1)의 펄스폭은 다른 서브필드의 서 스테인 기간에서 어드레스 전극에 공급되는 제 1 신호(S1)의 펄스폭과 다를 수 있다.Referring to FIG. 32, the pulse width of the first signal S1 supplied to the address electrode in the sustain period of at least one subfield among the plurality of subfields is the first signal supplied to the address electrode in the sustain period of the other subfield. It may be different from the pulse width of (S1).

여기서, 서스테인 방전의 세기가 강하거나 혹은 서스테인 방전의 횟수가 상대적으로 많은 경우에 제 1 신호(S1)의 펄스폭이 더 넓어질 수 있다. 그러면, 스캔 전극과 서스테인 전극 사이에서 발생하는 서스테인 방전이 어드레스 전극으로 과도하게 끌리는 것을 방지함으로써 선택적 소거 서브필드의 어드레스 기간에서 발생하는 선택적 소거 어드레스 방전을 더욱 안정시키는 것이 가능하다.Here, when the intensity of the sustain discharge is strong or the number of the sustain discharges is relatively large, the pulse width of the first signal S1 may be wider. Then, it is possible to further stabilize the selective erase address discharge occurring in the address period of the selective erase subfield by preventing the sustain discharge generated between the scan electrode and the sustain electrode from being excessively attracted to the address electrode.

예를 들어, 제 1 서브필드(SF1)부터 제 5 서브필드(SF5)까지 서스테인 기간에서 어드레스 전극에 S1a, S1b, S1c, S1d, S1e의 제 1 신호가 차례로 공급된다고 가정하면, 제 1 서브필드(SF1)부터 제 4 서브필드(SF4)까지의 서스테인 기간에서 어드레스 전극에 공급되는 S1a, S1b, S1c, S1d의 제 1 신호의 펄스폭은 대략 W10이고, 제 5 서브필드(SF5)의 서스테인 기간에서 어드레스 전극에 공급되는 S1e의 제 1 신호의 펄스폭은 W10보다 넓은 W20일 수 있다.For example, assuming that the first signals S1a, S1b, S1c, S1d, and S1e are sequentially supplied to the address electrodes in the sustain period from the first subfield SF1 to the fifth subfield SF5, the first subfield. In the sustain period from SF1 to the fourth subfield SF4, the pulse widths of the first signals S1a, S1b, S1c, and S1d supplied to the address electrodes are approximately W10, and the sustain period of the fifth subfield SF5. The pulse width of the first signal of S1e supplied to the address electrode at may be W20 wider than W10.

이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.As such, the technical configuration of the present invention described above can be understood by those skilled in the art that the present invention can be implemented in other specific forms without changing the technical spirit or essential features of the present invention.

그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범 위에 포함되는 것으로 해석되어야 한다.Therefore, the exemplary embodiments described above are to be understood as illustrative and not restrictive in all respects, and the scope of the present invention is indicated by the appended claims rather than the foregoing detailed description, and the meaning and scope of the claims are as follows. And all changes or modifications derived from the equivalent concept should be interpreted as being included in the scope of the present invention.

도 1은 플라즈마 디스플레이 장치의 구성에 대해 설명하기 위한 도면.1 is a diagram for explaining the configuration of a plasma display device;

도 2는 플라즈마 디스플레이 패널의 구조의 일례에 대해 설명하기 위한 도면.2 is a diagram for explaining an example of the structure of a plasma display panel.

도 3은 영상의 계조를 구현하기 위한 프레임(Frame)의 구조에 대해 설명하기 위한 도면.FIG. 3 is a diagram for explaining a structure of a frame for implementing gradation of an image. FIG.

도 4는 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법을 개략적으로 설명하기 위한 도면.4 is a view for schematically explaining a method of driving a plasma display panel according to the present invention;

도 5 내지 도 6은 제 1 신호에 대해 보다 상세히 설명하기 위한 도면.5 to 6 are diagrams for explaining the first signal in more detail.

도 7 내지 도 11은 제 1 신호의 다른 형태에 대해 설명하기 위한 도면.7 to 11 are diagrams for explaining another form of the first signal.

도 12 내지 도 13은 제 1 신호의 전압에 대해 설명하기 위한 도면.12 to 13 are diagrams for explaining the voltage of the first signal.

도 14는 제 1 기간에 대해 설명하기 위한 도면.14 is a diagram for explaining a first period.

도 15 내지 도 17은 한 프레임에 선택적 소거 서브필드와 선택적 쓰기 서브필드를 포함하는 경우의 일례를 설명하기 위한 도면.15 to 17 are diagrams for explaining an example in which a selective erase subfield and a selective write subfield are included in one frame.

도 18 내지 도 21은 제 1 구동신호에 대해 보다 상세히 설명하기 위한 도면.18 to 21 are views for explaining the first driving signal in more detail.

도 22 내지 도 25는 제 2 구동신호에 대해 설명하기 위한 도면.22 to 25 are diagrams for explaining the second driving signal;

도 26은 제 1 구동신호와 제 2 구동신호를 함께 사용하는 경우의 일례를 설명하기 위한 도면.FIG. 26 is a view for explaining an example in the case where a first drive signal and a second drive signal are used together; FIG.

도 27 내지 도 28은 구동신호의 선택적 사용 방법의 일례를 설명하기 위한 도면.27 to 28 are diagrams for explaining an example of a method of selectively using drive signals.

도 29 내지 도 30은 평균전력레벨에 따라 구동신호의 공급을 조절하는 방법의 일례를 설명하기 위한 도면.29 to 30 are diagrams for explaining an example of a method of adjusting the supply of a drive signal according to the average power level.

도 31은 구동신호와 제 1 신호를 함께 사용하는 경우의 일례를 설명하기 위한 도면.FIG. 31 is a view for explaining an example in the case where a drive signal and a first signal are used together; FIG.

도 32는 제 1 신호의 펄스폭을 조절하는 방법의 일례를 설명하기 위한 도면.32 is a diagram for explaining an example of a method of adjusting a pulse width of a first signal.

<도면의 주요 부분에 대한 번호의 설명><Description of the numbers for the main parts of the drawings>

201 : 전면 기판 202 : 스캔 전극201: front substrate 202: scan electrode

203 : 서스테인 전극 204 : 상부 유전체층203: sustain electrode 204: upper dielectric layer

205 : 보호층 211 : 후면 기판205: protective layer 211: rear substrate

212 : 격벽 213 : 어드레스 전극212: partition 213: address electrode

214 : 형광체층 215 : 하부 유전체층214: phosphor layer 215: lower dielectric layer

Claims (19)

서로 나란한 스캔 전극과 서스테인 전극 및 상기 스캔 전극과 상기 서스테인 전극과 교차하는 어드레스 전극을 포함하고, 적어도 하나의 선택적 소거 서브필드(Selective Erasing Subfield)와 상기 선택적 소거 서브필드의 앞에 배치되는 적어도 하나의 선택적 쓰기 서브필드(Selective Writing Subfield)를 포함하는 프레임으로 영상을 구현하는 플라즈마 디스플레이 패널;At least one optional electrode disposed in front of the at least one selective erasing subfield and the selective erasing subfield, the scan electrode and the sustain electrode parallel to each other, and an address electrode crossing the scan electrode and the sustain electrode; A plasma display panel for implementing an image with a frame including a writing subfield; 적어도 하나의 상기 선택적 소거 서브필드의 어드레스 기간에서 상기 스캔 전극에 제 1 스캔 신호를 공급하고, 상기 선택적 쓰기 서브필드와 상기 선택적 소거 서브필드의 사이의 제 1 기간에서 상기 스캔 전극 및 상기 서스테인 전극 중 적어도 하나에 구동신호를 공급하는 제 1 구동부; 및A first scan signal is supplied to the scan electrode in an address period of at least one selective erase subfield, and among the scan electrode and the sustain electrode in a first period between the selective write subfield and the selective erase subfield; A first driver supplying a driving signal to at least one; And 상기 어드레스 기간에서 상기 어드레스 전극에 상기 제 1 스캔 신호에 대응하는 제 1 데이터 신호를 공급하는 제 2 구동부;A second driver configured to supply a first data signal corresponding to the first scan signal to the address electrode in the address period; 를 포함하는 플라즈마 디스플레이 장치.Plasma display device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 구동신호는 상기 제 1 기간에서 상기 스캔 전극에 공급되는 부극성의 제 1 구동신호를 포함하는 플라즈마 디스플레이 장치.And the driving signal includes a first driving signal having a negative polarity supplied to the scan electrode in the first period. 제 2 항에 있어서,The method of claim 2, 상기 제 1 구동신호는 전압이 점진적으로 하강하는 하강 램프 파형(Ramp-Down Waveform)을 포함하는 플라즈마 디스플레이 장치.The first driving signal includes a ramp-down waveform in which the voltage gradually falls. 제 3 항에 있어서,The method of claim 3, wherein 상기 제 1 구동신호의 최저 전압은 상기 제 1 스캔 신호의 최저 전압보다 높은 플라즈마 디스플레이 장치.The lowest voltage of the first driving signal is higher than the lowest voltage of the first scan signal. 제 1 항에 있어서,The method of claim 1, 상기 구동신호는 상기 제 1 기간에서 상기 서스테인 전극에 공급되는 정극성의 제 2 구동신호를 포함하는 플라즈마 디스플레이 장치.And the driving signal includes a second driving signal having a positive polarity supplied to the sustain electrode in the first period. 제 5 항에 있어서,The method of claim 5, wherein 상기 제 2 구동신호는 전압이 점진적으로 상승하는 상승 램프 파형(Ramp-Up Waveform)을 포함하는 플라즈마 디스플레이 장치.The second driving signal includes a ramp-up waveform in which the voltage gradually rises. 제 6 항에 있어서,The method of claim 6, 상기 제 2 구동신호의 최대 전압은 상기 어드레스 기간 이후의 서스테인 기간에서 상기 스캔 전극 및 상기 서스테인 전극 중 적어도 하나로 공급되는 서스테인 신호의 최대 전압보다 낮은 플라즈마 디스플레이 장치.And the maximum voltage of the second driving signal is lower than the maximum voltage of the sustain signal supplied to at least one of the scan electrode and the sustain electrode in the sustain period after the address period. 제 1 항에 있어서,The method of claim 1, 상기 구동신호는The drive signal is 상기 제 1 기간에서 상기 스캔 전극에 공급되는 부극성의 제 1 구동신호와, 상기 제 1 기간에서 상기 서스테인 전극에 공급되는 정극성의 제 2 구동신호를 포함하고,A first driving signal of negative polarity supplied to the scan electrode in the first period, and a second driving signal of positive polarity supplied to the sustain electrode in the first period, 상기 제 1 구동신호와 상기 제 2 구동신호는 중첩(Overlap)되는 플라즈마 디스플레이 장치.And the first driving signal and the second driving signal overlap each other. 제 1 항에 있어서,The method of claim 1, 상기 제 1 기간은 상기 선택적 소거 서브필드에서 어드레스 기간 이전에 배치되는 플라즈마 디스플레이 장치.And the first period is arranged before an address period in the selective erasure subfield. 제 9 항에 있어서,The method of claim 9, 상기 제 1 구동부는 평균전력레벨(Average Power Level, APL)에 따라 상기 제 1 기간에서 상기 스캔 전극 및 상기 서스테인 전극 중 적어도 하나에 구동신호가 공급되는 선택적 소거 서브필드의 개수를 조절하는 플라즈마 디스플레이 장치.The first driving unit adjusts the number of selective erase subfields to which a driving signal is supplied to at least one of the scan electrode and the sustain electrode in the first period according to an average power level (APL). . 제 9 항에 있어서,The method of claim 9, 상기 프레임 중 제 1 프레임의 복수의 서브필드의 서스테인 기간에서 상기 스캔 전극 및 상기 서스테인 전극 중 적어도 하나로 공급되는 서스테인 신호의 총 개수를 A(A는 자연수)개이고,The total number of sustain signals supplied to at least one of the scan electrode and the sustain electrode in the sustain period of the plurality of subfields of the first frame among the frames is A (A is a natural number), 상기 프레임 중 제 2 프레임의 복수의 서브필드의 서스테인 기간에서 상기 스캔 전극 및 상기 서스테인 전극 중 적어도 하나로 공급되는 서스테인 신호의 총 개수를 상기 A보다 많은 B(B는 A보다 큰 자연수)개인 경우,When the total number of sustain signals supplied to at least one of the scan electrode and the sustain electrode in the sustain period of the plurality of subfields of the second frame among the frames is B greater than A (B is a natural number greater than A), 상기 제 1 프레임의 선택적 소거 서브필드 중 상기 제 1 기간에서 상기 스캔 전극 및 상기 서스테인 전극 중 적어도 하나에 구동신호가 공급되는 선택적 소거 서브필드의 개수는 C(C는 자연수)개이고,The number of selective erasure subfields to which a driving signal is supplied to at least one of the scan electrode and the sustain electrode in the first period of the selective erasure subfields of the first frame is C (C is a natural number), 상기 제 2 프레임의 선택적 소거 서브필드 중 상기 제 1 기간에서 상기 스캔 전극 및 상기 서스테인 전극 중 적어도 하나에 구동신호가 공급되는 선택적 소거 서브필드의 개수는 상기 C개보다 많은 D(D는 C보다 큰 자연수)개인 플라즈마 디스플레이 장치.The number of selective erasing subfields to which a driving signal is supplied to at least one of the scan electrode and the sustain electrode in the first period of the selective erasing subfields of the second frame is greater than the C, D (D is greater than C). Natural plasma display device. 제 1 항에 있어서,The method of claim 1, 적어도 하나의 상기 선택적 소거 서브필드에서 상기 구동신호는 상기 제 1 기간에서 상기 스캔 전극에 공급되는 부극성의 제 1 구동신호를 포함하고,In the at least one selective erasing subfield, the driving signal includes a first driving signal of negative polarity supplied to the scan electrode in the first period, 상기 제 1 구동신호는 이전 서브필드의 서스테인 기간에서 상기 스캔 전극으로 공급되는 서스테인 신호 중 마지막 서스테인 신호와 연속되는 플라즈마 디스플레이 장치.And the first driving signal is continuous with the last sustain signal of the sustain signals supplied to the scan electrodes in the sustain period of the previous subfield. 제 1 항에 있어서,The method of claim 1, 상기 제 1 구동부는The first driving unit 상기 선택적 쓰기 서브필드의 어드레스 기간에서 상기 스캔 전극에 제 2 스캔 신호를 공급하고, 상기 제 2 스캔 신호의 공급 이전의 리셋 기간에서 상기 스캔 전극에 정극성 신호를 공급하고,Supplying a second scan signal to the scan electrode in an address period of the selective write subfield, and supplying a positive signal to the scan electrode in a reset period before the supply of the second scan signal, 상기 제 2 구동부는The second drive unit 상기 선택적 쓰기 서브필드의 어드레스 기간에서 상기 어드레스 전극에 상기 제 2 스캔 신호에 대응되는 제 2 데이터 신호를 공급하는 플라즈마 디스플레이 장치.And a second data signal corresponding to the second scan signal to the address electrode in an address period of the selective write subfield. 제 13 항에 있어서,The method of claim 13, 상기 제 1 스캔 신호의 펄스폭은 상기 제 2 스캔 신호의 펄스폭보다 작은 플라즈마 디스플레이 장치.And a pulse width of the first scan signal is smaller than a pulse width of the second scan signal. 제 1 항에 있어서,The method of claim 1, 상기 제 1 구동부는The first driving unit 상기 선택적 소거 서브필드의 어드레스 기간에서 상기 스캔 전극에 제 1 스캔 기준 전압을 공급하고,A first scan reference voltage is supplied to the scan electrode in an address period of the selective erase subfield, 상기 선택적 쓰기 서브필드의 어드레스 기간에서 상기 스캔 전극에 제 2 스캔 기준 전압을 공급하고,Supplying a second scan reference voltage to the scan electrode in an address period of the selective write subfield, 상기 제 2 스캔 기준 전압은 상기 제 1 스캔 기준 전압보다 낮은 플라즈마 디스플레이 장치.And the second scan reference voltage is lower than the first scan reference voltage. 제 1 항에 있어서,The method of claim 1, 상기 선택적 쓰기 서브필드는 상기 어드레스 기간에서 상기 어드레스 전극에 상기 제 2 데이터 신호가 공급된 방전셀을 상기 어드레스 기간 이후의 서스테인 기간에서 온(On)시키는 서브필드이고,The selective write subfield is a subfield that turns on a discharge cell supplied with the second data signal to the address electrode in the address period in a sustain period after the address period, 상기 선택적 소거 서브필드는 상기 어드레스 기간에서 상기 어드레스 전극에 상기 제 1 데이터 신호가 공급된 방전셀을 상기 어드레스 기간 이후의 서스테인 기간에서 오프(Off)시키는 서브필드인 플라즈마 디스플레이 장치.And the selective erasing subfield is a subfield that turns off a discharge cell supplied with the first data signal to the address electrode in the sustain period after the address period in the address period. 제 1 항에 있어서,The method of claim 1, 상기 제 1 기간에서 상기 스캔 전극의 전압은 그라운드 레벨(GND)의 전압보다 낮거나 동일한 플라즈마 디스플레이 장치.The plasma display device of claim 1, wherein the voltage of the scan electrode is lower than or equal to the voltage of the ground level GND. 제 1 항에 있어서,The method of claim 1, 상기 제 1 구동부는 마지막 상기 선택적 쓰기 서브필드와 첫 번째 상기 선택적 소거 서브필드의 사이의 제 1 기간에서 상기 스캔 전극 및 상기 서스테인 전극 중 적어도 하나에 구동신호를 공급하는 플라즈마 디스플레이 장치.And the first driver supplies a driving signal to at least one of the scan electrode and the sustain electrode in a first period between the last selective write subfield and the first selective erase subfield. 제 1 항에 있어서,The method of claim 1, 상기 제 2 구동부는 상기 선택적 쓰기 서브필드의 상기 서스테인 기간에서 상기 어드레스 전극에 제 1 신호를 공급하는 플라즈마 디스플레이 장치.And the second driver supplies a first signal to the address electrode in the sustain period of the selective write subfield.
KR1020080085481A 2008-08-29 2008-08-29 Plasma display apparatus KR20100026464A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080085481A KR20100026464A (en) 2008-08-29 2008-08-29 Plasma display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080085481A KR20100026464A (en) 2008-08-29 2008-08-29 Plasma display apparatus

Publications (1)

Publication Number Publication Date
KR20100026464A true KR20100026464A (en) 2010-03-10

Family

ID=42177792

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080085481A KR20100026464A (en) 2008-08-29 2008-08-29 Plasma display apparatus

Country Status (1)

Country Link
KR (1) KR20100026464A (en)

Similar Documents

Publication Publication Date Title
US7907103B2 (en) Plasma display apparatus and driving method thereof
US20060244684A1 (en) Plasma display apparatus and driving method thereof
KR100667110B1 (en) Device and Method for Driving Plasma Display Panel
KR100726633B1 (en) Plasma display apparatus and driving method thereof
JP2006195462A (en) Plasma display apparatus and driving method thereof
KR100774943B1 (en) Plasma Display Apparatus and Driving Method thereof
KR100726988B1 (en) Plasma display apparatus and driving method thereof
US20080122744A1 (en) Method of driving plasma display apparatus
KR100793292B1 (en) Plasma Display Apparatus and Driving Method Thereof
KR20100026464A (en) Plasma display apparatus
KR100658395B1 (en) Plasma display apparatus and driving method thereof
KR20060093859A (en) Plasma display panel, apparatus, driving apparatus and method thereof
US20090109206A1 (en) Plasma display apparatus
US20090091515A1 (en) Plasma display apparatus and related technologies
US8154477B2 (en) Plasma display apparatus including a driver supplying a signal to a scan electrode during a reset period
KR100784568B1 (en) Plasma Display Apparatus and Driving Method Thereof
KR100784531B1 (en) Plasma Display Apparatus and Driving Method Thereof
KR20100033069A (en) Plasma display apparatus and method for driving thereof
KR20100033070A (en) Plasma display apparatus
KR20100043359A (en) Plasma display apparatus and method for driving thereof
KR20100008949A (en) Plasma display apparatus and method for driving of plasma display panel
KR20100038974A (en) Plasma display apparatus
KR20100051347A (en) Method for driving of plasma display apparatus
KR20100056651A (en) Plasma display apparatus
KR20090070968A (en) Driving method for plasma display panel

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination