KR20100011292A - 수직 스트링 상변화 메모리 소자 - Google Patents

수직 스트링 상변화 메모리 소자 Download PDF

Info

Publication number
KR20100011292A
KR20100011292A KR1020080072439A KR20080072439A KR20100011292A KR 20100011292 A KR20100011292 A KR 20100011292A KR 1020080072439 A KR1020080072439 A KR 1020080072439A KR 20080072439 A KR20080072439 A KR 20080072439A KR 20100011292 A KR20100011292 A KR 20100011292A
Authority
KR
South Korea
Prior art keywords
phase change
change material
material layer
gate
layer
Prior art date
Application number
KR1020080072439A
Other languages
English (en)
Inventor
서동석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080072439A priority Critical patent/KR20100011292A/ko
Priority to US12/458,099 priority patent/US8085583B2/en
Publication of KR20100011292A publication Critical patent/KR20100011292A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/17—Memory cell being a nanowire transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/52—Structure characterized by the electrode material, shape, etc.
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

하나의 메모리 셀 내에 다중 비트의 정보를 기록할 수 있는 수직 스트링 상변화 메모리 소자를 개시한다. 본 발명의 일 실시예에 따른 수직 스트링 상변화 메모리 소자의 경우, 하나의 상변화 물질층 내에서 상변화 위치만을 조절함으로써, 메모리 소자 내의 하나의 메모리 셀의 구성을 복잡하게 만들지 않고도 간단하게 신뢰성 높은 다중 비트 정보의 읽기/쓰기가 가능하다.

Description

수직 스트링 상변화 메모리 소자{Vertical string phase change random access memory device}
본 발명은 반도체 메모리 소자에 관한 것으로, 더욱 상세하게는 수직 스트링 상변화 메모리 소자에 관한 것이다.
상변화 메모리 소자(PRAM)는, 예컨대 플래시 메모리, 강유전체 램(FeRAM) 및 자기 램(MRAM) 등과 같은 비휘발성 메모리 소자의 하나이다. 상변화 메모리 소자는 데이터 저장층으로서 상변화 물질을 이용한다. 즉, 상변화 메모리 소자는 상변화 물질이 비정질상(amorphous phase)일 때와 결정질상(crystalline phase)일 때의 전기저항 차이를 신호로 사용하는 메모리 소자이다. 예컨대, 현재 일반적으로 사용되는 상변화 물질인 Ge-Sb-Te 계 물질은 비정질상에서의 저항이 결정질상에서의 저항보다 매우 크다.
비정질 및 결정질의 두 상 간의 변태(phase transformation)는 전류에 의한 줄열(Joule heating)에 의해 이루어진다. 예컨대, 상변화 물질에 소정의 전압을 짧은 시간 동안 인가하면, 상기 상변화 물질의 일부 영역은 결정화 온도 이상으로 가열되었다가 급속 냉각되어 비정질 상태가 된다. 또한, 비정질 상태에 있는 상변화 물질에 소정의 전압을 상대적으로 긴 시간 동안 인가하면, 상기 상변화 물질은 다시 결정 상태로 변화된다. 통상적으로, 이러한 상변화 메모리 소자에서 비정질상에서 결정질상으로의 변태를 셋(set) 동작으로 정의하며, 이때 인가되는 전압을 셋 전압이라고 한다. 또한, 결정질상에서 비정질상으로의 변태를 리셋(reset) 동작으로 정의하며, 이때 인가되는 전압을 리셋 전압이라고 한다.
그런데, 기존의 상변화 메모리 소자에서 사용되는 상변화 물질은 단일한 셋 및 리셋 상태만을 갖기 때문에, 하나의 상변화 물질층은 단지 하나의 이진 비트 정보만을 저장할 수 있다. 최근에는 이러한 상변화 메모리 소자에서 집적도를 높이기 위하여 많은 시도가 이루어지고 있다. 예컨대, 집적도를 높이기 위한 한 가지 방법은 하나의 메모리 셀의 크기를 작게 만드는 것이다. 집적도를 높이기 위한 또 다른 방법은 하나의 메모리 셀에 2비트(bit) 이상의 여러 정보를 동시에 저장하는 것이다. 이 방법에는 또한, 하나의 상변화 물질층이 다수의 저항값을 갖도록 하는 방법과 하나의 메모리 셀에 복층으로 상변화 물질층을 형성하는 방법이 있다.
본 발명은 하나의 상변화 물질층에 2비트 이상의 정보를 동시에 저장할 수 있는 수직 스트링 상변화 메모리 소자를 제공한다.
본 발명의 일 실시예에 따른 상변화 메모리 소자는, 하부 전극; 상부 전극; 상기 하부 전극과 상부 전극 사이에 배치된 상변화 물질층; 상기 상변화 물질층의 측면 둘레를 둘러싸는 절연막; 상기 하부 전극과 상부 전극 사이에 적층되어 있으며, 상기 절연막을 둘러싸는 다수의 게이트층; 및 상기 다수의 게이트층들 사이 및 상기 다수의 게이트층들과 상기 하부 및 상부 전극 사이에 배치된 층간 절연층;을 포함한다.
상기 상변화 물질은 예컨대 수직한 원통형 막대의 형상을 가지며, 상기 상부 및 하부 전극과 전기적으로 접촉할 수 있다.
상기 다수의 게이트층들은 예컨대 서로 평행한 박막 평면의 형태를 가질 수 있다.
본 발명의 일 실시예에 따르면, 상기 다수의 게이트층들은 상기 상변화 물질층의 상이한 높이에 각각 배치될 수 있으며, 각각의 게이트층은 상기 상변화 물질층의 대응하는 높이에 있는 영역에 전계 효과를 부여하는 역할을 할 수 있다.
예컨대, 상기 상변화 물질층은 초기 상태에서 전체적으로 결정상일 수 있다.
본 발명의 일 실시예에 따른 상기 상변화 메모리 소자에서, 어느 하나의 게 이트층에 양의 게이트 전압이 인가된 상태에서, 상기 상부 전극과 하부 전극을 통해 상변화 물질층에 리셋 펄스(RESET pulse)를 인가함으로써 상기 게이트층과 대응하는 상변화 물질층의 영역에 쓰기 동작을 수행할 수 있다.
또한, 상기 쓰기 동작이 수행되는 동안, 이미 데이터가 기록되어 있는 상변화 물질층의 다른 영역에 대응하는 게이트층에는 음의 게이트 전압을 인가할 수도 있다.
본 발명의 일 실시예에 따른 상기 상변화 메모리 소자에서, 상기 게이트층들에는 전압을 인가하지 않고 상변화 물질층에만 전압을 인가하여 상기 상변화 물질층을 결정화 온도 이상으로 유지함으로써, 상기 상변화 물질층 전체를 초기화할 수 있다.
본 발명의 일 실시예에 따른 상기 상변화 메모리 소자에서, 지우고자 하는 상변화 물질층의 영역에 대응하는 게이트층에 양의 게이트 전압을 인가하고 나머지 게이트층에 음의 게이트 전압을 인가한 상태에서, 상기 상부 전극과 하부 전극을 통해 상변화 물질층에 셋 펄스(SET pulse)를 인가함으로써, 상변화 물질층의 특정 영역에 대해 지우기 동작을 수행할 수도 있다.
또한, 본 발명의 일 실시예에 따른 상기 상변화 메모리 소자에서, 게이트층에 전압을 인가하지 않고 상기 하부 전극과 상부 전극을 통해 상변화 물질층에 읽기 전압을 인가하여, 상기 상변화 물질층이 고저항 상태이면, 상기 상변화 물질층에 읽기 전압을 계속 인가한 상태에서 전체 게이트층들에 음의 게이트 전압을 인가한 다음, 상기 게이트층들에 인가된 게이트 전압을 차례로 제거함으로써 읽기 동작 을 수행할 수 있다.
한편, 본 발명의 일 실시예에 따른 상변화 메모리 소자의 동작 방법은, 측면 둘레가 절연막으로 둘러싸인 수직 막대형의 상변화 물질층에 높이 방향을 따라 다수의 게이트층을 제공하는 단계; 상기 상변화 물질층을 어닐링하여 결정상으로 초기화하는 단계; 어느 하나의 게이트층에 양의 게이트 전압을 인가하는 단계; 및 게이트 전압이 유지되는 상태에서 상기 상변화 물질층에 리셋 펄스를 인가함으로써, 상기 게이트층과 대응하는 상변화 물질층의 영역에 쓰기 동작을 수행하는 단계;를 포함할 수 있다.
또한, 본 발명의 일 실시예에 따른 상변화 메모리 소자의 상기 동작 방법은, 이미 데이터가 기록되어 있는 상변화 물질층의 영역에 대응하는 게이트층에는 음의 게이트 전압을 인가하는 단계; 데이터를 기록하고자 하는 상변화 물질층의 영역에 대응하는 게이트층에 양의 게이트 전압을 인가하는 단계; 및 상기 양 및 음의 게이트 전압이 유지되는 상태에서, 상기 상변화 물질층에 리셋 펄스를 인가함으로써 추가적인 쓰기 동작을 수행하는 단계;를 더 포함할 수도 있다.
또한, 상기 동작 방법은, 게이트층들에는 전압을 인가하지 않고 상변화 물질층에만 전압을 인가하여 상기 상변화 물질층을 결정화 온도 이상으로 유지함으로써, 상기 상변화 물질층 전체를 초기화하는 단계를 더 포함할 수 있다.
또한, 상기 동작 방법은, 지우고자 하는 상변화 물질층의 영역에 대응하는 게이트층에 양의 게이트 전압을 인가하는 단계; 나머지 게이트층에 음의 게이트 전압을 인가하는 단계; 및 상기 양 및 음의 게이트 전압이 유지되는 상태에서 상변화 물질층에 셋 펄스를 인가함으로써 상기 상변화 물질층의 특정 영역에 대해 지우기 동작을 수행하는 단계;를 더 포함할 수 있다.
또한, 본 발명의 일 실시예에 따른 상변화 메모리 소자의 상기 동작 방법은, 게이트층에 전압이 인가되지 않은 상태에서 상기 상변화 물질층에 읽기 전압을 인가하는 단계; 상기 상변화 물질층의 저항을 기준 저항과 비교하여 저저항이면 전체 데이터를 "0"으로 판독하는 단계; 상기 상변화 물질층의 저항이 고저항이면, 상기 상변화 물질층에 읽기 전압을 계속 인가한 상태에서 전체 게이트층들에 음의 게이트 전압을 인가하는 단계; 상기 게이트층들에 대한 음의 게이트 전압을 한번씩 차례로 제거하면서 상기 상변화 물질층의 저항을 확인하는 단계; 및 어느 게이트층에 대해 음의 게이트 전압을 제거하였을 때 상기 상변화 물질층이 고저항 상태가 되면, 그 게이트층과 대응하는 상변화 물질층의 영역에 저장된 데이터를 "1"로 판독함으로써 읽기 동작을 수행하는 단계;를 더 포함할 수 있다.
본 발명의 일 실시예에 따르면, 하나의 상변화 물질층에 2비트 이상의 정보를 도시에 저장할 수 있으므로 메모리 소자의 집적도를 향상시킬 수 있다.
이하, 첨부한 도면을 참조하여, 본 발명의 일 실시예에 따른 수직 스트링 상변화 메모리 소자의 구성 및 동작에 대해 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 수직 스트링 상변화 메모리 소자의 하나의 메모리 셀(10)의 구조를 개략적으로 도시하는 단면도이다. 도 1을 참조하면, 본 발명의 일 실시예에 따른 수직 스트링 상변화 메모리 소자의 메모리 셀(10)은 하부 전극(12), 상부 전극(13), 상기 하부 전극(12)과 상부 전극(13) 사이에 수직하게 배치된 상변화 물질층(14), 상기 상변화 물질층(14)을 둘러싸는 절연막(15) 및 상기 하부 전극(12)과 상부 전극(13) 사이에 적층되어 있으며, 상기 절연막(15)을 둘러싸는 다수의 게이트층(16)을 구비한다. 또한, 상기 메모리 셀(10)은 상기 하부 전극(12)에 연결되는 스위칭 소자(SD)를 더 구비할 수 있다. 여기서, 상기 하부 전극(12), 상부 전극(13), 상변화 물질층(14), 절연막(15) 및 게이트층(16)은 본 발명의 일 실시예에 따른 수직 스트링 상변화 메모리 소자의 하나의 스토리지 노드를 구성할 수 있다.
도 1에 도시된 바와 같이, 하부 전극(12)은 제 1 층간 절연층(11)의 콘택홀 내에 배치된 플러그형 전극일 수 있다. 하부 전극(12)은 도면의 지면에 대해 수직한 방향으로 연장되어 있다. 또한, 도면의 지면에 평행한 방향으로 연장되어 있는 상부 전극(13)도 역시 미도시된 층간 절연층 내에 배치될 수 있다. 하부 전극(12)과 상부 전극(13)은 상변화 물질층(14)과 전기적으로 접촉하고 있다. 또한, 상기 하부 전극(12)은 스위칭 소자(SD)를 통해 워드 라인(WD)과 전기적으로 연결되며, 상부 전극(13)은 비트 라인(BL)과 전기적으로 연결된다. 스위칭 소자(SD)는 스토리지 노드로의 신호의 접근(access)을 제어하는 역할을 하는 것으로서, 예컨대, 다이오드나 트랜지스터일 수 있다. 도 1에는 예시적으로, 상기 스위칭 소자(SD)가 하부 전극(12)과 워드 라인(WD) 사이에 배치되는 것으로 도시되어 있으나, 실시예에 따라서는 상부 전극(13)과 비트 라인(BL) 사이에 배치될 수도 있다.
상변화 물질층(14)은 하부 전극(12)과 상부 전극(13) 사이에 수직한 막대의 형태로 배치되어 있다. 상변화 물질층(14)의 측면 둘레를 완전히 둘러싸고 있는 절연막(15)은 상변화 물질층(14)이 게이트층(16)과 직접적으로 접촉하는 것을 막아준다. 상기 절연막(15)은, 예컨대 트랜지스터의 게이트 절연막과 같은 역할을 할 수 있다. 상변화 물질층(14)과 절연막(15)을 둘러싸는 다수의 게이트층(16)들은 서로 평행하며, 박막 평면의 형태를 가질 수 있다. 상기 다수의 게이트층(16)들은 상변화 물질층(14)의 상이한 높이에 각각 배치되어 있다. 각각의 게이트층(16)은 상기 상변화 물질층(14)의 대응하는 높이 부분에 전계 효과(field effect)를 부여하는 역할을 한다. 또한, 하부 전극(12)과 상부 전극(13) 사이에서 상기 게이트층(16)들의 전기적 단락을 방지하기 위하여 다수의 제 2 층간 절연층(17)이 배치될 수 있다. 즉, 도 1에 도시된 바와 같이, 제 1 층간 절연층(11)과 하부 전극(12) 위에 제 2 층간 절연층(17)과 게이트층(16)이 교대로 배치된 후, 마지막으로 제 2 층간 절연층(17) 위에 상부 전극(13)이 배치되어 있다.
도 2는 도 1에 도시된 메모리 셀(10) 중에서 하부 전극(12)과 상부 전극(13) 사이의 상변화 물질층(14), 절연막(15), 게이트층(16) 및 제 2 층간 절연층(17)의 구조를 도시한 사시도이다. 도 2를 참조하면, 교대로 적층된 제 2 층간 절연층(17)과 게이트층(16)들을 수직으로 관통하여 실린더형의 절연막(15)과 원통형의 상변화 물질층(14)이 배치되어 있다. 이러한 구조는, 예컨대, 제 2 층간 절연층(17)과 게이트층(16)들을 먼저 교대로 형성한 후, 에칭을 통해 제 2 층간 절연층(17)과 게이트층(16)들을 관통하는 홀을 형성하고, 그 홀 내에 절연막(15)을 채운 다음, 다시 절연막(15)의 중심을 관통하는 홀을 형성하여 그 홀 내에 상변화 물질층(14)을 채움으로써 형성될 수 있다.
이렇게 구성된 다수의 메모리 셀(10)들이 어레이를 형성하여 하나의 수직 스트링 상변화 메모리 소자를 구성하게 된다. 도 3은 본 발명의 일 실시예에 따른 수직 스트링 상변화 메모리 소자의 메모리 셀 어레이의 구조를 개략적으로 도시한 단면도이다. 도 3을 참조하면, 제 1 층간 절연층(11) 내에 도면의 지면에 대해서 수직한 방향으로 연장되는 다수의 하부 전극들(..., 12i, 12j, 12k, ...)이 형성되어 있다. 상기 하부 전극들(..., 12i, 12j, 12k, ...)은 대응하는 스위칭 소자들(..., SDi, SDj, SDk)을 통해 워드 라인들(..., WLi, WLj, WLk, ...)과 각각 연결된다. 제 1 층간 절연층(11) 위에는 다수의 제 2 층간 절연층들(17)과 게이트층들(16)이 교대로 적층되어 있다. 그리고, 상기 제 2 층간 절연층(17)과 게이트층(16)들을 관통하여 다수의 상변화 물질층들(..., 14i, 14j, 14k, ...)과 절연막들(..., 15i, 15j, 15k, ...)이 형성되어 있다. 가장 위쪽의 제 2 층간 절연층(17)의 상면에는, 제 3 층간 절연층(미도시)이 형성되어 있다. 상기 제 3 층간 절연층 내에는, 도면의 지면에 대해 평행하게 연장되는 상부 전극(13n)이 형성된다. 도 3에는 n번째 상부 전극(13n)만이 도시되어 있다. 상기 n번째 상부 전극(13n)은 n번째 비트 라인(BLn)과 연결된다. 따라서, 도 3에 도시된 메모리 셀들(10ni, 10nj, 10nk)은 n번째 비트 라인(BLn)과 i~k번째 워드 라인들(WLi, WLj, WLk) 사이에 배치된 것이다. 이러한 방식으로 다수의 메모리 셀(10)들이 2차원 어레이를 형성함으로써 하나의 수직 스트링 상변화 메모리 소자를 구성할 수 있다.
이하, 상술한 본 발명의 일 실시예에 따른 수직 스트링 상변화 메모리 소자의 동작에 대해 상세하게 설명한다.
먼저, 도 4 및 도 5를 참조하여, 본 발명의 일 실시예에 따른 수직 스트링 상변화 메모리 소자의 한 메모리 셀(10)에서 쓰기 동작이 이루어지는 방법을 설명한다. 도 4에 도시된 바와 같이, n개의 게이트층들(16a~16n)이 있는 경우에, k번째 게이트층(16k)과 대응하는 상변화 물질층(14)의 영역(14k)에 데이터를 기록한다고 가정한다. 이 경우에, 우선 k번째 게이트층(16k)에 양(+)의 게이트 전압(Vgate)을 인가한다. 이때, 상기 상변화 물질층(14)의 전체 영역은 초기 상태로서 결정상으로 되어 있다고 가정한다. 즉, 본 발명의 일 실시예에 따르면, 결정상인 셋(SET) 상태가 쓰기 동작 전의 데이터 신호 "0"을 나타내며, 비정질상인 리셋(RESET) 상태가 쓰기 동작 후의 데이터 신호 "1"을 나타낸다. 그러면, k번째 게이트층(16k)에 의해 상기 상변화 물질층(14)의 영역(14k)에 전기장이 인가되며, 그 결과 전계 효과로 인해 결정상인 상기 영역(14k)의 저항이 증가하게 된다. 이때, 하부 전극(12)과 상부 전극(13)을 통해 상변화 물질층(14)에 리셋 펄스(RESET pulse)를 인가하면, 저항이 큰 영역(14k)에서 대부분의 전압 강하가 발생하게 된다. 그 결과, 영역(14k)이 리셋 된다. 그러나 상기 영역(14k) 이외의 상변화 물질층(14)의 영역들은 전압 강하가 거의 없기 때문에 셋 상태를 유지한다.
도 5는 이러한 쓰기 동작이 이루어질 때의 전압 인가 순서를 보여 주고 있다. 도 5에 도시된 바와 같이, 상변화 물질층(14)에 전압(Vprogram)을 인가하기 전에, k번째 게이트층(16k)에 먼저 전압(Vgate)이 인가되며, 상변화 물질층(14)의 해 당 영역(14k)이 리셋 될 때까지 이 게이트 전압은 계속 유지된다. 여기서, 상변화 물질층(14)에 인가되는 전압(Vprogram)은 상기 영역(14k)을 용융 및 급냉시키는 리셋 펄스를 갖는다. 이에 따라, 상기 영역(14k)은 결정상에서 비정질상으로 변화하게 되며, 다른 영역은 그대로 결정상을 유지하게 된다.
한편, 본 발명의 일 실시예에 따르면, 상기 상변화 물질층(14)의 특정 영역에 이미 데이터가 기록된 상태에서, 다른 영역에서 데이터의 쓰기 동작을 수행하는 것도 가능하다. 예컨대, 도 6에 도시된 바와 같이, 상변화 물질층(14)의 영역(14k)에 이미 데이터 쓰기가 이루어진 상태에서 영역(14l)에 데이터를 기록한다고 가정한다. 이 경우에는 우선, 도 7의 그래프에 표시된 바와 같이, k번째 게이트층(16k)에는 음(-)의 게이트 전압을 인가하고, l번째 게이트층(16l)에는 양(+)의 게이트 전압을 인가한다. 앞서 설명한 바와 같이, 결정상인 영역(14l)에 양의 게이트 전압이 인가되면, 전계 효과로 인해 결정상인 영역(14l)의 저항이 증가하게 된다. 반면, 비정질상인 영역(14k)에 음의 게이트 전압이 인가되면, 전계 효과로 인해 비정질상인 영역(14k)의 저항이 감소하게 된다. 그 동안에, 하부 전극(12)과 상부 전극(13)을 통해 상변화 물질층(14) 전체에 리셋 펄스를 인가하면, 저항이 커진 영역(14l)에서만 대부분의 전압 강하가 발생하게 된다. 그 결과, 상기 영역(14l)이 리셋 된다. 그러나 상기 영역(14l) 이외의 상변화 물질층(14)의 영역들은 전압 강하가 거의 없기 때문에 원래의 상태를 그대로 유지한다. 따라서, 데이터가 이미 기록된 영역(14k)에 영향을 주지 않고 새로운 영역(14l)에 데이터를 기록하는 것이 가능하다.
다음으로 본 발명의 일 실시예에 따른 수직 스트링 상변화 메모리 소자의 한 메모리 셀(10)에서 지우기 동작이 이루어지는 방법을 설명한다. 지우기 동작은 두 가지 방식, 즉 어닐링(annealing) 방식과 서냉 방식(slow-quench process)으로 이루어질 수 있다. 먼저, 어닐링 방식은 게이트층들(16a~16n)에는 전압을 인가하지 않고, 상변화 물질층(14)에만 전압을 인가하여 상변화 물질의 결정화 온도 이상으로 오랫동안 유지하는 것이다. 도 8은 이를 설명하기 위한 그래프이다. 이 경우에는, 상변화 물질층(14) 전체가 초기화되어 결정상으로 변화된다. 따라서, 상변화 물질층(14)의 모든 영역에 기록된 데이터가 지워지고, 전체적인 데이터 신호가 "0"으로 된다. 이러한 어닐링 방식은 수직 스트링 상변화 메모리 소자의 제조 후에 초기화 단계로서 이용될 수도 있다.
서냉 방식은 특정 영역의 데이터만을 지우기 위한 방식이다. 예컨대, 상변화 물질층(14)의 두 개의 영역(14k, 14l)에만 데이터가 기록되어 있다고 가정한다. 이때, 영역(14k)의 데이터만을 지우고자 하는 경우, 도 9의 그래프에 표시된 바와 같이, k번째 게이트층(16k)에는 양(+)의 게이트 전압을 인가하고, l번째 게이트층(16l)에는 음(-)의 게이트 전압을 인가한다. 그러면, 비정질상인 영역(14l)에서는 음의 게이트 전압에 의한 전계 효과로 인해 저항이 감소하게 된다. 반면, 역시 비정질상인 영역(14k)에서는 저항이 그대로 높은 상태로 유지된다. 또는, 지우고자 하는 영역(14k)에 대응하는 게이트층(16k)에만 양(+)의 게이트 전압을 인가하고, 나머지 모든 게이트층에 음(-)의 게이트 전압을 인가할 수도 있다.
이때, 하부 전극(12)과 상부 전극(13)을 통해 상변화 물질층(14) 전체에 셋 펄스(SET pulse)를 인가하면, 저항이 큰 영역(14k)에서만 대부분의 전압 강하가 발생하게 된다. 그 결과, 상기 영역(14k)은 용융되었다가 천천히 냉각되면서 결정화된다. 결정화 과정에서, 상기 영역(14k)의 저항이 감소하게 되는데, 이 경우 상기 영역(14k)에서의 전압 강하가 작아질 수도 있다. 그러나, k번째 게이트층(16k)에 양(+)의 게이트 전압이 인가되어 있으므로, 전계 효과로 인해 상기 영역(14k)은 계속 고저항 상태를 유지하게 된다. 반면, 상기 k번째 영역(14k) 이외의 상변화 물질층(14)의 영역들은 전압 강하가 거의 없기 때문에 원래의 상태를 그대로 유지한다. 따라서, 상기 상변화 물질층(14)의 다른 영역들에는 영향을 주지 않고, 원하는 영역(14k)의 데이터만을 지우는 것이 가능하다.
마지막으로, 본 발명의 일 실시예에 따른 수직 스트링 상변화 메모리 소자의 한 메모리 셀(10)에서 읽기 동작이 이루어지는 방법을 설명한다. 읽기 동작의 경우, 제 1 단계에서 우선 어떠한 게이트층들(16a~16n)에도 게이트 전압을 인가하지 않고 상변화 물질층(14)에만 읽기 전압(Vread)을 인가한다. 그 상태에서 상기 상변화 물질층(14) 전체의 저항이 저저항인지 또는 고저항인지를 확인한다. 여기서 저저항이라는 것은 상변화 물질층(14)이 완전히 결정상일 때의 저항이며, 고저항이라는 것은 상변화 물질층(14)의 어느 한 영역이라도 비정질상으로 변화된 경우의 저항이다. 이는 예컨대 기준 저항을 두고 이와 비교하여 판단할 수 있다. 만약 상변화 물질층(14)이 저저항 상태라면, 상기 상변화 물질층(14) 전체가 초기 상태인 결정상이므로 전체 데이터를 "0"으로 판독한다.
그러나 만약 상기 상변화 물질층(14)이 고저항 상태라면, 어느 위치에서 비 정질상이 존재하는지 알아내기 위하여 제 2 단계를 수행한다. 즉, 도 10의 그래프에 표시된 바와 같이, 상기 상변화 물질층(14)에 읽기 전압을 계속 인가한 상태에서, 전체 게이트들(16a~16n)에 음(-)의 게이트 전압을 인가한다. 그러면, 상변화 물질층(14) 내에서 데이터가 쓰여진 비정질상 영역의 저항이 전계 효과로 인해 감소하게 된다. 따라서, 상변화 물질층(14)은 전체적으로 저저항 상태가 된다.
그런 다음, 제 1 게이트층(16a)부터 n번째 게이트층(16n)까지 순차적으로 한번씩 게이트 전압을 제거하여 본다. 이때, 게이트 전압이 제거된 하나의 게이트층 이외에 나머지 게이트층들에는 음의 게이트 전압이 계속 인가되어 있다. 예컨대, 제 1 게이트층(16a)에서 게이트 전압이 제거된 후에, 제 2 게이트층(16b)에서 게이트 전압이 제거될 때에는 상기 제 1 게이트층(16a)에 다시 음의 게이트 전압이 인가된다. 그러는 동안 상기 상변화 물질층(14)의 저항 상태를 계속해서 확인한다. 이 과정에서, 어떤 게이트층에서 게이트 전압이 제거되었을 때, 상기 상변화 물질층(14)이 고저항 상태가 되었다면, 그 게이트층과 대응하는 상변화 물질층(14) 내의 영역에 데이터 "1"이 쓰여졌다는 것을 알 수 있다. 예컨대, k번째 게이트층(16k)이 비정질상인 경우, 상기 k번째 게이트층(16k)에서 음의 게이트 전압이 제거되면, 전계 효과로 인한 저항의 감소 효과가 사라지게 된다. 그 결과, 상변화 물질층(14)은 고저항 상태가 된다. 이를 통해, 상변화 물질층(14)의 전체 영역들 중에 어느 영역에 데이터가 쓰여졌는지를 읽는 것이 가능하다.
이러한 본 발명의 일 실시예에 따르면, n개의 게이트층(16)이 있는 하나의 메모리 셀에서 n비트의 정보를 기록할 수 있다. 한편, 본 발명의 일 실시예에 따르 면, 하나의 상변화 물질층(14) 내에서 단지 상변화 위치만을 조절하는 것이기 때문에, 구성을 복잡하게 하지 않고도 높은 신뢰성을 얻을 수 있다. 또한, 상기 상변화 물질층(14) 내의 국소적인 영역에만 작용하기 때문에, 셋 동작 또는 리셋 동작에 필요한 전류를 작게 할 수 있다.
지금까지, 본 발명의 이해를 돕기 위하여 수직 스트링 상변화 메모리 소자에 대한 예시적인 실시예가 설명되고 첨부된 도면에 도시되었다. 그러나, 이러한 실시예는 단지 본 발명을 예시하기 위한 것이고 이를 제한하지 않는다는 점이 이해되어야 할 것이다. 그리고 본 발명은 도시되고 설명된 설명에 국한되지 않는다는 점이 이해되어야 할 것이다. 이는 다양한 다른 변형이 본 기술분야에서 통상의 지식을 가진 자에게 일어날 수 있기 때문이다.
도 1은 본 발명의 일 실시예에 따른 수직 스트링 상변화 메모리 소자의 하나의 메모리 셀의 구조를 개략적으로 도시한 단면도이다.
도 2는 도 1에 도시된 메모리 셀 중에서 상변화 물질층과 게이트층들의 구조를 도시한 사시도이다.
도 3은 본 발명의 일 실시예에 따른 수직 스트링 상변화 메모리 소자의 메모리 셀 어레이의 구조를 개략적으로 도시한 단면도이다.
도 4 및 도 6은 본 발명의 일 실시예에 따른 수직 스트링 상변화 메모리 소자에서 쓰기 동작을 설명하기 위한 개략도이다.
도 5 및 도 7은 본 발명의 일 실시예에 따른 수직 스트링 상변화 메모리 소자에서 쓰기 동작시의 펄스 전압 인가 상태를 보여준다.
도 8 및 9는 본 발명의 일 실시예에 따른 수직 스트링 상변화 메모리 소자에서 지우기 동작시의 펄스 전압 인가 상태를 보여준다.
도 10은 본 발명의 일 실시예에 따른 수직 스트링 상변화 메모리 소자에서 읽기 동작시의 펄스 전압 인가 상태를 보여준다.
< 도면의 주요 부분에 대한 부호의 설명 >
10.....메모리 셀 12.....하부 전극
13.....상부 전극 14.....상변화 물질층
15.....절연막 16.....게이트층
11,17.....층간 절연층

Claims (15)

  1. 하부 전극;
    상부 전극;
    상기 하부 전극과 상부 전극 사이에 배치된 상변화 물질층;
    상기 상변화 물질층의 측면 둘레를 둘러싸는 절연막;
    상기 하부 전극과 상부 전극 사이에 적층되어 있으며, 상기 절연막을 둘러싸는 다수의 게이트층; 및
    상기 다수의 게이트층들 사이 및 상기 다수의 게이트층들과 상기 하부 및 상부 전극 사이에 배치된 층간 절연층;을 포함하는 상변화 메모리 소자.
  2. 제 1 항에 있어서,
    상기 상변화 물질은 수직한 원통형 막대의 형상을 가지며, 상기 상부 및 하부 전극과 전기적으로 접촉하는 상변화 메모리 소자.
  3. 제 1 항에 있어서,
    상기 다수의 게이트층들은 서로 평행한 박막 평면의 형태를 갖는 상변화 메모리 소자.
  4. 제 3 항에 있어서,
    상기 다수의 게이트층들은 상기 상변화 물질층의 상이한 높이에 각각 배치되어 있으며, 각각의 게이트층은 상기 상변화 물질층의 대응하는 높이에 있는 영역에 전계 효과를 부여하는 상변화 메모리 소자.
  5. 제 1 항에 있어서,
    상기 상변화 물질층은 초기 상태에서 전체적으로 결정상인 상변화 메모리 소자.
  6. 제 5 항에 있어서,
    어느 하나의 게이트층에 양의 게이트 전압이 인가된 상태에서, 상기 상부 전극과 하부 전극을 통해 상변화 물질층에 리셋 펄스(RESET pulse)를 인가함으로써, 상기 게이트층과 대응하는 상변화 물질층의 영역에 쓰기 동작을 수행하는 상변화 메모리 소자.
  7. 제 6 항에 있어서,
    상기 쓰기 동작이 수행되는 동안, 이미 데이터가 기록되어 있는 상변화 물질층의 다른 영역에 대응하는 게이트층에는 음의 게이트 전압을 인가하는 상변화 메모리 소자.
  8. 제 5 항에 있어서,
    상기 게이트층들에는 전압을 인가하지 않고, 상변화 물질층에만 전압을 인가하여 상기 상변화 물질층을 결정화 온도 이상으로 유지함으로써, 상기 상변화 물질층 전체를 초기화하는 상변화 메모리 소자.
  9. 제 5 항에 있어서,
    지우고자 하는 상변화 물질층의 영역에 대응하는 게이트층에 양의 게이트 전압을 인가하고 나머지 게이트층에 음의 게이트 전압을 인가한 상태에서, 상기 상부 전극과 하부 전극을 통해 상변화 물질층에 셋 펄스(SET pulse)를 인가함으로써, 상변화 물질층의 특정 영역에 대해 지우기 동작을 수행하는 상변화 메모리 소자.
  10. 제 5 항에 있어서,
    게이트층에 전압을 인가하지 않고 상기 하부 전극과 상부 전극을 통해 상변화 물질층에 읽기 전압을 인가하여 상기 상변화 물질층이 고저항 상태이면, 상기 상변화 물질층에 읽기 전압을 계속 인가한 상태에서, 전체 게이트층들에 음의 게이트 전압을 인가한 다음, 상기 게이트층들에 인가된 게이트 전압을 차례로 제거함으로써 읽기 동작을 수행하는 상변화 메모리 소자.
  11. 측면 둘레가 절연막으로 둘러싸인 수직 막대형의 상변화 물질층에 높이 방향을 따라 다수의 게이트층을 제공하는 단계;
    상기 상변화 물질층을 어닐링하여 결정상으로 초기화하는 단계;
    어느 하나의 게이트층에 양의 게이트 전압을 인가하는 단계; 및
    게이트 전압이 유지되는 상태에서, 상기 상변화 물질층에 리셋 펄스를 인가함으로써, 상기 게이트층과 대응하는 상변화 물질층의 영역에 쓰기 동작을 수행하는 단계;를 포함하는 상변화 메모리 소자의 동작 방법.
  12. 제 11 항에 있어서,
    이미 데이터가 기록되어 있는 상변화 물질층의 영역에 대응하는 게이트층에는 음의 게이트 전압을 인가하는 단계;
    데이터를 기록하고자 하는 상변화 물질층의 영역에 대응하는 게이트층에 양의 게이트 전압을 인가하는 단계; 및
    상기 양 및 음의 게이트 전압이 유지되는 상태에서, 상기 상변화 물질층에 리셋 펄스를 인가함으로써 추가적인 쓰기 동작을 수행하는 단계;를 더 포함하는 상변화 메모리 소자의 동작 방법.
  13. 제 11 항에 있어서,
    게이트층들에는 전압을 인가하지 않고, 상변화 물질층에만 전압을 인가하여 상기 상변화 물질층을 결정화 온도 이상으로 유지함으로써, 상기 상변화 물질층 전체를 초기화하는 단계를 더 포함하는 상변화 메모리 소자의 동작 방법.
  14. 제 11 항에 있어서,
    지우고자 하는 상변화 물질층의 영역에 대응하는 게이트층에 양의 게이트 전압을 인가하는 단계;
    나머지 게이트층에 음의 게이트 전압을 인가하는 단계; 및
    상기 양 및 음의 게이트 전압이 유지되는 상태에서, 상변화 물질층에 셋 펄스를 인가함으로써 상기 상변화 물질층의 특정 영역에 대해 지우기 동작을 수행하는 단계;를 더 포함하는 상변화 메모리 소자의 동작 방법.
  15. 제 11 항에 있어서,
    게이트층에 전압이 인가되지 않은 상태에서 상기 상변화 물질층에 읽기 전압을 인가하는 단계;
    상기 상변화 물질층의 저항을 기준 저항과 비교하여 저저항이면 전체 데이터를 "0"으로 판독하는 단계;
    상기 상변화 물질층의 저항이 고저항이면, 상기 상변화 물질층에 읽기 전압을 계속 인가한 상태에서 전체 게이트층들에 음의 게이트 전압을 인가하는 단계;
    상기 게이트층들에 대한 음의 게이트 전압을 한번씩 차례로 제거하면서 상기 상변화 물질층의 저항을 확인하는 단계; 및
    어느 게이트층에 대해 음의 게이트 전압을 제거하였을 때 상기 상변화 물질층이 고저항 상태가 되면, 그 게이트층과 대응하는 상변화 물질층의 영역에 저장된 데이터를 "1"로 판독함으로써 읽기 동작을 수행하는 단계;를 더 포함하는 상변화 메모리 소자의 동작 방법.
KR1020080072439A 2008-07-24 2008-07-24 수직 스트링 상변화 메모리 소자 KR20100011292A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080072439A KR20100011292A (ko) 2008-07-24 2008-07-24 수직 스트링 상변화 메모리 소자
US12/458,099 US8085583B2 (en) 2008-07-24 2009-06-30 Vertical string phase change random access memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080072439A KR20100011292A (ko) 2008-07-24 2008-07-24 수직 스트링 상변화 메모리 소자

Publications (1)

Publication Number Publication Date
KR20100011292A true KR20100011292A (ko) 2010-02-03

Family

ID=41568519

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080072439A KR20100011292A (ko) 2008-07-24 2008-07-24 수직 스트링 상변화 메모리 소자

Country Status (2)

Country Link
US (1) US8085583B2 (ko)
KR (1) KR20100011292A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101511871B1 (ko) * 2013-12-12 2015-04-13 한양대학교 산학협력단 ３ 차원 상변화 메모리 및 그 제조 방법
KR102163341B1 (ko) * 2019-07-18 2020-10-08 경희대학교 산학협력단 상변화 메모리 소자 및 그 제조 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090123291A (ko) * 2008-05-27 2009-12-02 삼성전자주식회사 상변화 메모리 소자와 그 제조 및 동작 방법
US8964460B2 (en) * 2012-02-08 2015-02-24 Taiyo Yuden Co., Ltd. Semiconductor device having a non-volatile memory built-in
GB2502569A (en) 2012-05-31 2013-12-04 Ibm Programming of gated phase-change memory cells
GB2502568A (en) * 2012-05-31 2013-12-04 Ibm Memory apparatus with gated phase-change memory cells
CN105556670A (zh) * 2013-05-15 2016-05-04 惠普发展公司，有限责任合伙企业 用于电阻式存储器装置的纳米线的纳米通道阵列
JP6084521B2 (ja) * 2013-06-20 2017-02-22 株式会社日立製作所 相変化デバイス
JP5670606B1 (ja) * 2013-11-22 2015-02-18 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置、及び半導体装置の製造方法
KR20220008991A (ko) 2020-07-14 2022-01-24 삼성전자주식회사 비휘발성 메모리 장치 및 이의 동작 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6577535B2 (en) * 2001-02-16 2003-06-10 Sandisk Corporation Method and system for distributed power generation in multi-chip memory systems
US6579760B1 (en) 2002-03-28 2003-06-17 Macronix International Co., Ltd. Self-aligned, programmable phase change memory
US7381611B2 (en) 2003-08-04 2008-06-03 Intel Corporation Multilayered phase change memory
JP4469319B2 (ja) 2005-06-17 2010-05-26 シャープ株式会社 半導体記憶装置
KR100647333B1 (ko) * 2005-08-31 2006-11-23 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US7704788B2 (en) * 2007-04-06 2010-04-27 Samsung Electronics Co., Ltd. Methods of fabricating multi-bit phase-change memory devices and devices formed thereby

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101511871B1 (ko) * 2013-12-12 2015-04-13 한양대학교 산학협력단 ３ 차원 상변화 메모리 및 그 제조 방법
KR102163341B1 (ko) * 2019-07-18 2020-10-08 경희대학교 산학협력단 상변화 메모리 소자 및 그 제조 방법

Also Published As

Publication number Publication date
US20100020593A1 (en) 2010-01-28
US8085583B2 (en) 2011-12-27

Similar Documents

Publication Publication Date Title
KR20100011292A (ko) 수직 스트링 상변화 메모리 소자
US9922716B2 (en) Architecture for CMOS under array
US10109679B2 (en) Wordline sidewall recess for integrating planar selector device
JP4981302B2 (ja) 不揮発性メモリ素子、不揮発性メモリ素子アレイ、及び不揮発性メモリ素子アレイの動作方法
US9136468B2 (en) Nonvolatile semiconductor memory device
US8169819B2 (en) Semiconductor storage device
US10276792B2 (en) Low power barrier modulated cell for storage class memory
US9672917B1 (en) Stacked vertical memory array architectures, systems and methods
EP3063766B1 (en) Multi-bit ferroelectric memory device and methods of forming the same
US9685484B1 (en) Reversible resistivity memory with crystalline silicon bit line
US20120020140A1 (en) Resistive memory cell and operation thereof, and resistive memory and operation and fabrication thereof
TW201921631A (zh) 耦合至一記憶體陣列之解碼電路
JP2020517094A (ja) 三次元メモリアレイ
JP2020534691A (ja) 三次元メモリアレイ
KR20200142173A (ko) 반도체 소자 및 반도체 소자의 동작 방법
KR101511421B1 (ko) 다층 상변화 물질을 이용하는 3차원 메모리
US9209225B2 (en) Cell structure of resistive non-volatile memory and manufacturing method thereof
US20170372779A1 (en) Ots for nvm array select lines
US10153430B1 (en) Germanium-based barrier modulated cell
US10468459B2 (en) Multiple vertical TFT structures for a vertical bit line architecture
JP2022189117A (ja) 不揮発性半導体記憶装置
US20080101112A1 (en) Phase change memory device with reduced unit cell size and improved transistor current flow and method for manufacturing the same
US8149610B2 (en) Nonvolatile memory device
KR20130123931A (ko) 저항성 메모리 장치 및 그 제조 방법
KR100960462B1 (ko) 상 변화 메모리 장치 및 그 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application