KR20100006887A - 캘리브래이션 회로, 온 다이 터미네이션 장치 및 반도체 메모리 장치 - Google Patents
캘리브래이션 회로, 온 다이 터미네이션 장치 및 반도체 메모리 장치 Download PDFInfo
- Publication number
- KR20100006887A KR20100006887A KR1020080067200A KR20080067200A KR20100006887A KR 20100006887 A KR20100006887 A KR 20100006887A KR 1020080067200 A KR1020080067200 A KR 1020080067200A KR 20080067200 A KR20080067200 A KR 20080067200A KR 20100006887 A KR20100006887 A KR 20100006887A
- Authority
- KR
- South Korea
- Prior art keywords
- calibration
- voltage
- pull
- circuit
- control voltage
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0005—Modifications of input or output impedance
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/2254—Calibration
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Dram (AREA)
- Logic Circuits (AREA)
Abstract
Description
Claims (24)
- 캘리브래이션 노드에 접속되며 캘리브래이션 제어전압에 응답하여 저항값을 점진적으로 조절하는 캘리브래이션 저항수단; 및기준전압과 상기 캘리브래이션 노드 전압의 레벨차가 반영된 상기 캘리브래이션 제어전압을 생성하는 비교수단을 포함하는 캘리브래이션 회로.
- 제1항에 있어서,캘리브래이션 과정중에 토글하는 샘플링 신호에 응답하여 상기 캘리브래이션 제어전압을 샘플앤홀드하는 샘플앤홀드수단을 더 포함하는 캘리브래이션 회로.
- 제2항에 있어서,상기 샘플앤홀드수단은상기 샘플링 신호에 응답하여 상기 캘리브래이션 제어전압의 전달을 제어하는 제어부; 및상기 제어부의 제어에 의해 상기 캘리브래이션 전압이 입력되는 동안에는 상 기 캘리브래이션 제어전압을 저장하며, 상기 제어부의 제어에 의해 상기 캘리브래이션 전압이 입력되지 않는 동안에는 저장된 상기 캘리브래이션 제어전압을 유지하는 전압유지부를 포함하는 캘리브래이션 회로.
- 제3항에 있어서,상기 샘플앤홀드수단은상기 비교수단에 의해 생성된 상기 캘리브래이션 제어전압을 상기 제어부로 전달하는 제1전압전달부; 및상기 전압유지부에 의해 유지되는 상기 캘리브래이션 제어전압을 터미네이션 저항수단으로 전달하는 제2전압전달부를 더 포함하는 캘리브래이션 회로.
- 제2항에 있어서,상기 샘플링 신호를 생성하는 샘플링 신호 생성수단을 더 포함하는 캘리브래이션 회로.
- 제1항 내지 제5항 중 어느 한 항에 있어서,상기 캘리브래이션 회로는풀업 캘리브래이션 회로이며,상기 캘리브래이션 노드는외부 저항에 접속되는캘리브래이션 회로.
- 제1항 내지 제5항 중 어느 한 항에 있어서,상기 캘리브래이션 회로는풀다운 캘리브래이션 회로이며,상기 캘리브래이션 노드는더미 캘리브래이션 저항 회로에 접속되는캘리브래이션 회로.
- 제1항에 있어서,상기 캘리브래이션 저항수단은상기 캘리브래이션 제어전압에 응답하여 점진적으로 턴온 또는 턴오프되는 트랜지스터를 포함하는캘리브래이션 회로.
- 터미네이션 저항값을 결정하기 위해, 기준전압과 캘리브래이션 노드 전압의 레벨차가 반영된 캘리브래이션 제어전압을 생성하는 캘리브래이션 회로수단;캘리브래이션 과정중에 토글하는 샘플링 신호에 응답하여 상기 생성된 캘리브래이션 제어전압을 샘플앤홀드하는 샘플앤홀드수단; 및상기 샘플앤홀드수단으로부터 출력되는 전압에 응답하여 상기 터미네이션 저항값을 조절하는 터미네이션 저항수단을 포함하는 온 다이 터미네이션 장치.
- 제9항에 있어서,상기 캘리브래이션 회로수단은캘리브래이션 노드에 접속되며 상기 캘리브래이션 제어전압에 응답하여 저항값을 점진적으로 조절하는 캘리브래이션 저항부; 및기준전압과 상기 캘리브래이션 노드 전압의 레벨차가 반영된 상기 캘리브래이션 제어전압을 생성하는 비교부를 포함하는 온 다이 터미네이션 장치.
- 제10항에 있어서,상기 캘리브래이션 회로수단은풀업 캘리브래이션 회로수단이며,상기 캘리브래이션 노드는외부 저항에 접속되는온 다이 터미네이션 장치.
- 제10항에 있어서,상기 캘리브래이션 회로수단은풀다운 캘리브래이션 회로수단이며,상기 캘리브래이션 노드는더미 캘리브래이션 저항수단에 접속되는온 다이 터미네이션 장치.
- 제10항에 있어서,상기 캘리브래이션 저항부는상기 캘리브래이션 제어전압에 응답하여 점진적으로 턴온 또는 턴오프되는 트랜지스터를 포함하는온 다이 터미네이션 장치.
- 제9항에 있어서,상기 샘플앤홀드수단은상기 샘플링 신호에 응답하여 상기 캘리브래이션 제어전압의 전달을 제어하는 제어부; 및상기 제어부의 제어에 의해 상기 캘리브래이션 전압이 입력되는 동안에는 상기 캘리브래이션 제어전압을 저장하며, 상기 제어부의 제어에 의해 상기 캘리브래이션 전압이 입력되지 않는 동안에는 저장된 상기 캘리브래이션 제어전압을 유지하는 전압유지부를 포함하는 온 다이 터미네이션 장치.
- 제14항에 있어서,상기 샘플앤홀드수단은상기 비교부에 의해 생성된 상기 캘리브래이션 제어전압을 상기 제어부로 전달하는 제1전압전달부; 및상기 전압유지부에 의해 유지되는 상기 캘리브래이션 제어전압을 상기 터미 네이션 저항수단으로 전달하는 제2전압전달부를 더 포함하는 온 다이 터미네이션 장치.
- 제9항에 있어서,상기 터미네이션 저항수단은상기 샘플앤홀드수단으로부터 출력되는 전압에 응답하여 점진적으로 턴온 또는 턴오프되는 트랜지스터를 포함하는온 다이 터미네이션 장치.
- 터미네이션 저항값을 결정하기 위해, 기준전압과 캘리브래이션 노드 전압의 레벨차가 반영된 캘리브래이션 제어전압을 생성하는 캘리브래이션 회로수단;캘리브래이션 과정중에 토글하는 샘플링 신호에 응답하여 상기 생성된 캘리브래이션 제어전압을 샘플앤홀드하는 샘플앤홀드수단; 및상기 샘플앤홀드수단으로부터 출력되는 전압에 응답하여 상기 터미네이션 저항값을 조절하는 출력드라이버수단을 포함하는 반도체 메모리 장치.
- 제17항에 있어서,상기 캘리브래이션 회로수단은캘리브래이션 노드에 접속되며 상기 캘리브래이션 제어전압에 응답하여 저항값을 점진적으로 조절하는 캘리브래이션 저항부; 및기준전압과 상기 캘리브래이션 노드 전압의 레벨차가 반영된 상기 캘리브래이션 제어전압을 생성하는 비교부를 포함하는 반도체 메모리 장치.
- 제18항에 있어서,상기 캘리브래이션 회로수단은풀업 캘리브래이션 회로수단이며,상기 캘리브래이션 노드는외부 저항에 접속되는반도체 메모리 장치.
- 제18항에 있어서,상기 캘리브래이션 회로수단은풀다운 캘리브래이션 회로수단이며,상기 캘리브래이션 노드는더미 캘리브래이션 저항수단에 접속되는반도체 메모리 장치.
- 제18항에 있어서,상기 캘리브래이션 저항부는상기 캘리브래이션 제어전압에 응답하여 점진적으로 턴온 또는 턴오프되는 트랜지스터를 포함하는반도체 메모리 장치.
- 제17항에 있어서,상기 샘플앤홀드수단은상기 샘플링 신호에 응답하여 상기 캘리브래이션 제어전압의 전달을 제어하는 제어부; 및상기 제어부의 제어에 의해 상기 캘리브래이션 전압이 입력되는 동안에는 상기 캘리브래이션 제어전압을 저장하며, 상기 제어부의 제어에 의해 상기 캘리브래이션 전압이 입력되지 않는 동안에는 저장된 상기 캘리브래이션 제어전압을 유지하는 전압유지부를 포함하는 반도체 메모리 장치.
- 제22항에 있어서,상기 샘플앤홀드수단은상기 비교부에 의해 생성된 상기 캘리브래이션 제어전압을 상기 제어부로 전달하는 제1전압전달부; 및상기 전압유지부에 의해 유지되는 상기 캘리브래이션 제어전압을 상기 출력드라이버수단으로 전달하는 제2전압전달부를 더 포함하는 반도체 메모리 장치.
- 제17항에 있어서,상기 출력드라이버수단은상기 샘플앤홀드수단으로부터 출력되는 전압에 응답하여 점진적으로 턴온 또는 턴오프되는 트랜지스터를 포함하는반도체 메모리 장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080067200A KR100976414B1 (ko) | 2008-07-10 | 2008-07-10 | 캘리브래이션 회로, 온 다이 터미네이션 장치 및 반도체 메모리 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080067200A KR100976414B1 (ko) | 2008-07-10 | 2008-07-10 | 캘리브래이션 회로, 온 다이 터미네이션 장치 및 반도체 메모리 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100006887A true KR20100006887A (ko) | 2010-01-22 |
KR100976414B1 KR100976414B1 (ko) | 2010-08-17 |
Family
ID=41815959
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080067200A KR100976414B1 (ko) | 2008-07-10 | 2008-07-10 | 캘리브래이션 회로, 온 다이 터미네이션 장치 및 반도체 메모리 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100976414B1 (ko) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8610458B2 (en) | 2011-11-08 | 2013-12-17 | Hynix Semiconductor Inc. | Impedance control circuit and semiconductor device including the same |
US9118313B2 (en) | 2013-10-31 | 2015-08-25 | Samsung Electronics Co., Ltd. | Semiconductor memory device calibrating termination resistance and termination resistance calibration method thereof |
CN110047526A (zh) * | 2017-12-21 | 2019-07-23 | 三星电子株式会社 | 包括校准设备的存储设备 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6166563A (en) | 1999-04-26 | 2000-12-26 | Intel Corporation | Method and apparatus for dual mode output buffer impedance compensation |
KR100884591B1 (ko) * | 2007-07-20 | 2009-02-19 | 주식회사 하이닉스반도체 | 온 다이 터미네이션 회로 |
-
2008
- 2008-07-10 KR KR1020080067200A patent/KR100976414B1/ko active IP Right Grant
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8610458B2 (en) | 2011-11-08 | 2013-12-17 | Hynix Semiconductor Inc. | Impedance control circuit and semiconductor device including the same |
US9118313B2 (en) | 2013-10-31 | 2015-08-25 | Samsung Electronics Co., Ltd. | Semiconductor memory device calibrating termination resistance and termination resistance calibration method thereof |
CN110047526A (zh) * | 2017-12-21 | 2019-07-23 | 三星电子株式会社 | 包括校准设备的存储设备 |
CN110047526B (zh) * | 2017-12-21 | 2024-04-19 | 三星电子株式会社 | 包括校准设备的存储设备 |
Also Published As
Publication number | Publication date |
---|---|
KR100976414B1 (ko) | 2010-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7843211B2 (en) | Impedance adjusting circuit and semiconductor memory device having the same | |
US7961001B1 (en) | Impedance adjusting device | |
US7782078B2 (en) | On die termination circuit and method for calibrating the same | |
USRE44617E1 (en) | On-die termination device | |
KR100937951B1 (ko) | 캘리브래이션 회로, 온 다이 터미네이션 장치 및 반도체 메모리 장치 | |
US7893710B2 (en) | Termination circuit and impedance matching device including the same | |
KR100465759B1 (ko) | 반도체 장치 | |
US9077332B2 (en) | Impedance control circuit and semiconductor device including the same | |
US8120381B2 (en) | Impedance adjusting device | |
US7683657B2 (en) | Calibration circuit of on-die termination device | |
US20110043246A1 (en) | Dynamic impedance control for input/output buffers | |
KR100886644B1 (ko) | 온 다이 터미네이션 장치의 캘리브래이션 회로 | |
KR100863535B1 (ko) | 온 다이 터미네이션 장치 및 이를 포함하는 반도체메모리장치 | |
US8319519B2 (en) | Impedance code generation circuit and integrated circuit including the same | |
KR100976414B1 (ko) | 캘리브래이션 회로, 온 다이 터미네이션 장치 및 반도체 메모리 장치 | |
US8476923B2 (en) | Impedance control circuit and integrated circuit chip including the same | |
KR100933670B1 (ko) | 캘리브래이션 회로 및 집적회로 | |
KR20090022043A (ko) | 온 다이 터미네이션 장치의 캘리브래이션 회로 | |
US7772878B2 (en) | Parallel resistor circuit, on-die termination device having the same, and semiconductor memory device having the on-die termination device | |
KR100838366B1 (ko) | 오프셋 보상이 가능한 온 다이 터미네이션 장치의캘리브래이션 회로. | |
KR20120099908A (ko) | 임피던스 조절회로 | |
KR20120098091A (ko) | 온 다이 터미네이션 장치 및 코드 생성 방법 | |
KR100942948B1 (ko) | 터미네이션 저항 회로, 온 다이 터미네이션 장치 및 반도체메모리 장치 | |
KR20090023833A (ko) | 온 다이 터미네이션 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130723 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20140723 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20150721 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20160721 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20170724 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20180725 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20190724 Year of fee payment: 10 |