KR20100000449A - Semiconductor power device module - Google Patents

Semiconductor power device module Download PDF

Info

Publication number
KR20100000449A
KR20100000449A KR1020080059960A KR20080059960A KR20100000449A KR 20100000449 A KR20100000449 A KR 20100000449A KR 1020080059960 A KR1020080059960 A KR 1020080059960A KR 20080059960 A KR20080059960 A KR 20080059960A KR 20100000449 A KR20100000449 A KR 20100000449A
Authority
KR
South Korea
Prior art keywords
base substrate
power device
semiconductor power
device module
capacity
Prior art date
Application number
KR1020080059960A
Other languages
Korean (ko)
Inventor
김영주
이남원
차응석
Original Assignee
주식회사 다윈전자
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 다윈전자 filed Critical 주식회사 다윈전자
Priority to KR1020080059960A priority Critical patent/KR20100000449A/en
Publication of KR20100000449A publication Critical patent/KR20100000449A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13034—Silicon Controlled Rectifier [SCR]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

PURPOSE: A semiconductor power device module is provided to thermal characteristic by replacing a base substrate formed with a metal with a base substrate of dielectric material. CONSTITUTION: An accommodation space(S) is proved in a case(111). A base substrate(101) is accepted into the accommodation space. A plurality of semiconductor chip having a large volume is attached on the base substrate. A plurality of lead pins(104) are electrically connected to a plurality of semiconductor chips. The Base substrate is formed with the insulating material. A plurality of circuit patterns are formed on the base substrate to connect a plurality of lead pin respectively and the semiconductor chips.

Description

반도체 파워소자 모듈{Semiconductor power device module}Semiconductor power device module

본 발명은 반도체 파워소자 모듈에 관한 것으로, 좀더 상세하게는 기존 금속재질의 베이스 기판을 다양한 유형의 회로패턴 구현이 가능한 절연재질의 베이스 기판으로 새롭게 교체하고, 이를 통해, 자신이 자체 보유할 수 있는 회로패턴 내지 회로구성의 개수, 나아가, 자신이 자체 보유할 수 있는 대용량 반도체 칩의 개수 등을 대폭 증가시킴으로써, 생산자/소비자(반도체 파워소자의 생산자/소비자, 대용량 전자기기의 생산자/소비자 등) 측에서, 회로패턴/대용량 반도체 칩의 개수 제한에 기인하였던 종래의 각종 문제점들, 예컨대, <반도체 파워소자 모듈의 가용능력에 한계가 있었던 문제점>, <대용량 전자기기의 내부구성이 복잡해지는 문제점>, <반도체 파워소자 모듈의 조립공정 상 문제점> 등을 손쉽게 해결할 수 있도록 가이드 할 수 있는 반도체 파워소자 모듈에 관한 것이다.The present invention relates to a semiconductor power device module, and more particularly, to replace the existing base metal substrate with a base substrate of an insulating material that can implement various types of circuit patterns, through which, it is possible to own By significantly increasing the number of circuit patterns, circuit configurations, and the number of large-capacity semiconductor chips that can be held in-house, producers / consumers (producers / consumers of semiconductor power devices, producers / consumers of large-capacity electronic devices, etc.) In the above, various conventional problems caused by the limitation of the number of circuit patterns / large-capacity semiconductor chips, for example, <the problem of limited availability of the semiconductor power device module>, <the problem of complicated internal configuration of the large-capacity electronic device>, Semiconductors that can be guided to easily solve <problems in the assembly process of semiconductor power device modules> Words relates to a device module.

최근, 세탁기, 전기밥솥, 전기오븐, 에어컨 등과 같은 각종 가정용 대용량 전자기기를 위시하여, 대전력 변환기, 전기차량, 철강압연기, 산업용 인버터 등과 같은 각종 산업용 대용량 전자기기의 보급까지 폭 넓게 이루어지면서, 예컨대, 사이리스터 모듈(Thyristor module), SI 디바이스 모듈(Static induction device module), 파워 전계효과트랜지스터 모듈(Power MOS module), IGBT 모듈(Insulated Gate Bipolar Transistor module) 등과 같은 다양한 종류의 반도체 파워소자 모듈의 수요 또한 급격한 증가추세를 나타내고 있다.Recently, various household large-scale electronic devices such as washing machines, rice cookers, electric ovens, air conditioners, and the like, have been widely used to spread various industrial large-capacity electronic devices such as large power converters, electric vehicles, steel rolling mills, industrial inverters, and the like. Demands for various types of semiconductor power device modules, such as thyristor modules, static induction device modules, power MOS modules, and insulated gate bipolar transistor modules It shows a sharp increase.

통상, 이러한 종래의 기술에 따른 반도체 파워소자 모듈(10)은 도 1 및 도 2에 도시된 바와 같이, 금속재질, 예컨대, 구리재질을 가지는 베이스 기판(1)과, 이 베이스 기판(1)의 상부에 다이렉트로 부착·배치되는 대용량 반도체 칩(2)과, 와이어(3)를 통해, 이 대용량 반도체 칩(2)과 전기적으로 연결되는 리드 핀(4)과, 일정 크기의 수용공간(S)을 가지면서, 해당 수용공간(S) 내에 앞의 각 구성요소들을 한꺼번에 일괄 수용하는 케이스(11: 도 2에 도시됨)가 긴밀하게 조합된 구성을 취하게 된다. In general, the semiconductor power device module 10 according to the related art includes a base substrate 1 having a metal material, for example, a copper material, as shown in FIGS. 1 and 2, and the base substrate 1. A large-capacity semiconductor chip 2 directly attached to and disposed on the upper portion, a lead pin 4 electrically connected to the large-capacity semiconductor chip 2 via a wire 3, and a storage space S having a predetermined size. While having, the case 11 (shown in FIG. 2) for accommodating each of the above components at once in the corresponding receiving space (S) takes a configuration that is closely combined.

이 경우, 대용량 반도체 칩(2) 및 베이스 기판(1) 사이의 계면, 나아가, 리드 핀(4) 및 베이스 기판(1) 사이의 계면에는 이들 사이의 접착력을 보강하기 위한 보강 접착제(5)가 추가로 배치될 수 있다.In this case, at the interface between the large-capacity semiconductor chip 2 and the base substrate 1, and furthermore, at the interface between the lead pin 4 and the base substrate 1, a reinforcing adhesive 5 for reinforcing the adhesive force therebetween is provided. May be further arranged.

이때, 앞의 베이스 기판(1)은 상술한 바와 같이, 구리 등의 금속재질을 이루면서, 자신의 상부에 대용량 반도체 칩(2)을 다이렉트로 부착시키는 구조를 이룸으로써, 해당 대용량 반도체 칩(2)에 대하여, 별도의 추가 구조물 없이도, 자체적으로 단일화된 일련의 회로패턴(C:회로구성)을 형성·제공할 수 있게 된다. In this case, as described above, the base substrate 1 is formed of a metal material such as copper, and forms a structure of directly attaching the large-capacity semiconductor chip 2 to the upper portion thereof. With respect to the present invention, it is possible to form and provide a series of circuit patterns (C: circuit configurations) which are united on their own without additional structures.

이러한 구성을 취하는 종래의 기술에 따른 반도체 파워소자 모듈(10)은 추후, 소정의 포장절차를 겪은 다음, 외부로 출하되어, 도 3에 도시된 바와 같이, 예컨대, 세탁기, 전기밥솥, 전기오븐, 에어컨, 대전력 변환기, 전기차량, 철강압연 기, 산업용 인버터 등과 같은 각종 가정용/산업용 대용량 전자기기(20) 내에 수용되는 절차를 겪게 된다. The semiconductor power device module 10 according to the prior art having such a configuration is later shipped to the outside after undergoing a predetermined packaging procedure, as shown in Figure 3, for example, a washing machine, an electric rice cooker, an electric oven, The air conditioner, large power converter, electric vehicle, steel rolling mill, industrial inverter, etc. are subjected to a procedure accommodated in various household / industrial mass electronic devices 20.

이 상황에서, 반도체 파워소자 모듈(10)은 대용량 전자기기(20)에 내장된 지지블록(21)에 실장되는 구조를 형성하면서, 앞의 리드 핀(4)을 매개로, 해당 전자기기(20) 측 인쇄회로기판(22)과 일련의 전기적인 연결관계를 유연하게 형성함으로써, 자신에게 주어진 대용량 전기소자로써의 역할을 정상적으로 수행할 수 있게 된다(물론, 이러한 반도체 파워소자 모듈(10)의 전자기기(20) 내에서의 구체적인 실장구조는 상황에 따라 다양한 변형을 이룰 수 있다).In this situation, the semiconductor power device module 10 forms a structure to be mounted on the support block 21 embedded in the large-capacity electronic device 20, and through the lead pin 4, the electronic device 20. By flexibly forming a series of electrical connections with the printed circuit board 22 on the side, it is possible to normally perform a role as a large-capacity electric element given to it (of course, the electrons of the semiconductor power element module 10 The specific mounting structure in the device 20 can make various modifications depending on the situation).

그러나, 이러한 종래의 체제 하에서, 앞서 언급한 바와 같이, 대용량 반도체 칩(2)의 기반이 되는 베이스 기판(1)은 구리 등의 금속재질을 이루면서, 자신이 직접, 해당 대용량 반도체 칩(2)에 대하여, 단일화된 회로패턴(C:회로구성)을 자체 형성·제공하기 때문에, 별도의 조치가 취해지지 않는 한, 하나의 반도체 파워소자 모듈(10)이 자체 보유할 수 있는 회로패턴(회로구성)의 개수는 오로지, 베이스 기판(1)이 자체적으로 형성·제공하는 단일화된 하나의 회로패턴(C:회로구성)으로 대폭 제한될 수밖에 없게 된다.However, under such a conventional system, as mentioned above, the base substrate 1 on which the large-capacity semiconductor chip 2 is based forms a metal material such as copper, and is directly attached to the large-capacity semiconductor chip 2. On the other hand, since a unitary circuit pattern (C: circuit configuration) is formed and provided by itself, a circuit pattern (circuit configuration) that one semiconductor power device module 10 can hold on its own, unless special measures are taken. The number of N is only limited to a single circuit pattern (C: circuit configuration) that the base substrate 1 itself forms and provides.

물론, 이처럼, 반도체 파워소자 모듈(10)이 보유할 수 있는 회로패턴(C:회로구성)의 개수가 일정 수준 이하로 대폭 제한된 상황에서, 해당 반도체 파워소자 모듈(10) 측에서는 다양한 회로구성을 통해 여러 종류의 대용량 반도체 칩을 다채롭게 채용하지 못한 체, 오로지, 베이스 기판(1)에 의해 제공되는 하나의 회로패턴(C:회로구성) 체제에 전적으로 의존하여, 1개~2개 정도의 대용량 반도체 칩(2)만 을 소량 채용할 수밖에 없게 되며, 결국, 대용량 반도체 칩(2)의 개수 부족으로 인해, 자신이 발휘할 수 있는 가용능력에 있어서, 일정한 한계를 보일 수밖에 없게 된다.Of course, in a situation where the number of circuit patterns (C: circuit configurations) that the semiconductor power device module 10 can hold is greatly limited to a predetermined level or less, the semiconductor power device module 10 may be configured through various circuit configurations. One or two large-capacity semiconductor chips, which do not employ various kinds of large-capacity semiconductor chips in various ways, depend solely on one circuit pattern (C: circuit configuration) system provided by the base substrate 1. Only a small amount of (2) can be employed, and eventually, due to the lack of the number of the large-capacity semiconductor chips 2, there is no choice but to show a certain limit in the available capacity that can be exhibited.

이와 같이, 대용량 반도체 칩(2)의 개수 부족으로 인해, 하나의 반도체 파워소자 모듈(10)이 발휘할 수 있는 가용능력이 일정한 한계를 갖는 상황에서, 생산자/소비자(반도체 파워소자의 생산자/소비자, 대용량 전자기기의 생산자/소비자 등) 측에서는, 앞의 도 3에 도시된 바와 같이, 대용량 전자기기(20)의 기능을 정상적으로 유지시키기 위하여, 해당 대용량 전자기기(20) 내에 매우 많은 개수의 반도체 파워소자 모듈(10)들을 복잡하게 추가 배치할 수밖에 없게 되며, 결국, 대용량 전자기기(20)의 전체적인 내부구성이 매우 복잡해지는 문제점을 고스란히 감수할 수밖에 없게 된다.As such, due to the lack of the number of the large-capacity semiconductor chips 2, in the situation where the available capacity that one semiconductor power device module 10 can exert has a certain limit, producers / consumers (producers / consumers of semiconductor power devices, On the producer / consumer side of the large-capacity electronic device, as shown in FIG. 3, in order to maintain the function of the large-capacity electronic device 20 normally, a very large number of semiconductor power devices in the large-capacity electronic device 20 are provided. The modules 10 will be inevitably additionally arranged, and eventually, the entire internal configuration of the large-capacity electronic device 20 will have to be very complicated.

물론, 이 상황에서, 생산자/소비자 측에서는 각각의 반도체 파워소자 모듈(10)들을 지지블록(21)에 세트로 묶어 고정·조립하기 위하여, 조립 플레이트(31), 조립 나사(32) 등의 부가 부품들을 추가 사용한 일련의 부가 조립공정을 별도로 후속 수행할 수밖에 없게 되며, 결국, 그에 기인한 각종 문제점 역시 고스란히 감수할 수밖에 없게 된다(당연히, 각 반도체 파워소자 모듈(10)들을 개별 조립하는 경우에도 조립시간 지연 등의 문제점이 발생하게 된다).Of course, in this situation, on the producer / consumer side, additional components such as the assembly plate 31 and the assembly screw 32 are assembled to fix and assemble the respective semiconductor power device modules 10 in the support block 21 as a set. In addition, a series of additional assembling processes using these components are additionally performed separately, and thus, various problems caused by them are also forced to be carried out. (Of course, even in the case of assembling each semiconductor power device module 10 separately, assembly time is required. Problems such as delays).

더욱이, 종래의 체제 하에서, 상술한 바와 같이, 베이스 기판(1)은 예컨대, 구리 등의 금속재질을 이루고 있어, 지지블록(21) 측으로부터 전달되는 전기적인 충격에 매우 취약한 단점을 불가피하게 보유할 수밖에 없기 때문에, 도 3에 도시된 바와 같이, 생산자/소비자 측에서는 각 반도체 파워소자 모듈(10)을 대용량 전자기기(20)에 조립하는 국면에서, 어쩔 수 없이, 반도체 파워소자 모듈(10) 및 지지블록(21) 사이에 다수의 절연지(30)를 추가 배치·조립시키는 불필요한 조치를 추가로 취할 수밖에 없게 되며, 결국, 그에 기인한 각종 조립공정 상의 문제점 역시 고스란히 감수할 수밖에 없게 된다.Moreover, under the conventional system, as described above, the base substrate 1 is made of metal such as copper, for example, and inevitably has a disadvantage that is very vulnerable to electric shock transmitted from the support block 21 side. 3, the producer / consumer side is inevitably involved in the semiconductor power device module 10 and the supporting device in the state of assembling each semiconductor power device module 10 to the large-capacity electronic device 20. There is no choice but to take unnecessary measures to additionally arrange and assemble a plurality of insulating papers 30 between the blocks 21. As a result, various assembly process problems due to this are to be taken.

물론, 이렇게 반도체 파워소자 모듈(10) 및 지지블록(21) 사이에 다수의 절연지(30)가 추가 배치된 상황에서, 반도체 파워소자 모듈(10) 측으로부터 출력되는 열은 절연지(30)의 방해로 인해, 외부로의 방출을 손쉽게 이룰 수 없게 되며, 결국, 생산자/소비자 측에서는 상술한 여러 문제점들에 더하여, 반도체 파워소자 모듈(10)의 열적 특성이 크게 저하되는 문제점까지도 고스란히 감수할 수밖에 없게 된다.Of course, in a situation where a plurality of insulating papers 30 are additionally disposed between the semiconductor power device module 10 and the support block 21, the heat output from the semiconductor power device module 10 side may interfere with the insulating paper 30. Due to this, the emission to the outside cannot be easily achieved, and eventually, the producer / consumer side has no choice but to bear the problem that the thermal characteristics of the semiconductor power device module 10 are greatly reduced in addition to the above-described problems. .

따라서, 본 발명의 목적은 기존 금속재질의 베이스 기판을 다양한 유형의 회로패턴 구현이 가능한 절연재질의 베이스 기판으로 새롭게 교체하고, 이를 통해, 하나의 반도체 파워소자 모듈이 자체 보유할 수 있는 회로패턴 내지 회로구성의 개수, 나아가, 하나의 반도체 파워소자 모듈이 자체 보유할 수 있는 대용량 반도체 칩의 개수 등을 대폭 증가시킴으로써, 생산자/소비자(반도체 파워소자의 생산자/소비자, 대용량 전자기기의 생산자/소비자 등) 측에서, 회로패턴/대용량 반도체 칩의 개수 제한에 기인하였던 종래의 각종 문제점들, 예컨대, <반도체 파워소자 모듈의 가용능력에 한계가 있었던 문제점>, <대용량 전자기기의 내부구성이 복잡해지는 문제점>, <반도체 파워소자 모듈의 조립공정 상 문제점> 등을 손쉽게 해결할 수 있도록 가이드 하는데 있다.Accordingly, an object of the present invention is to replace the existing metal base substrate with a base substrate of an insulating material capable of implementing various types of circuit patterns, through which, one semiconductor power device module can be held by itself Producers / consumers (producers / consumers of semiconductor power devices, producers / consumers of high-capacity electronic devices, etc.) by greatly increasing the number of circuit configurations and, in addition, the number of large-capacity semiconductor chips that a semiconductor power device module can possess. ), Various conventional problems caused by the limitation of the number of circuit patterns / large-capacity semiconductor chips, for example, <the problem of limited availability of semiconductor power device modules>, and <the problem that the internal structure of the large-capacity electronic device is complicated. >, <Problems in Assembly Process of Semiconductor Power Device Modules>, etc. All.

본 발명의 다른 목적은 기존 금속재질의 베이스 기판을 전기 차폐성이 우수한 절연재질의 베이스 기판으로 새롭게 교체하고, 이를 통해, 반도체 파워소자 모듈이 절연지의 추가사용 없이도, 지지블록 측으로부터 전달되는 전기적인 충격에 강한 내성을 지닐 수 있도록 함으로써, 생산자/소비자(반도체 파워소자의 생산자/소비자, 대용량 전자기기의 생산자/소비자 등) 측에서, 절연지의 추가 사용에 기인하였던 종래의 각종 문제점들, 예컨대, <반도체 파워소자 모듈의 조립공정 상 문제점>, <반도체 파워소자 모듈의 열적 특성이 저하되는 문제점> 등을 손쉽게 해결할 수 있도록 가이드 하는데 있다. Another object of the present invention is to replace the existing metal base board with a base board of an insulating material with excellent electrical shielding, through which, the electric shock that the semiconductor power device module is transmitted from the support block side, without additional use of insulating paper By having a strong resistance to the production, various problems in the past due to the additional use of insulating paper on the producer / consumer (producer / consumer of semiconductor power devices, producer / consumer of large-capacity electronic devices, etc.), for example, < Assembling process of the power device module>, <The problem that the thermal characteristics of the semiconductor power device module is degraded> and the like to guide easily.

본 발명의 다른 목적들은 다음의 상세한 설명과 첨부된 도면으로부터 보다 명확해질 것이다.Other objects of the present invention will become more apparent from the following detailed description and the accompanying drawings.

상기와 같은 목적을 달성하기 위하여 본 발명에서는 대용량 전자기기에 실장되는 반도체 파워소자 모듈에 있어서, 수용공간이 정의된 케이스와, 상기 수용공간에 수용되는 베이스 기판과, 상기 베이스 기판 상에 부착·배치되는 다수의 대용량 반도체 칩과, 상기 다수의 대용량 반도체 칩과 전기적으로 연결되는 다수의 리드 핀을 포함하며, 상기 베이스 기판은 절연성 재질로 이루어지고, 상기 베이스 기판 상에는 상기 다수의 대용량 반도체 칩과 상기 다수의 리드 핀을 각기 전기적으로 연결하기 위한 다수의 회로패턴이 형성되는 것을 특징으로 하는 반도체 파워소자 모듈을 개시한다.In order to achieve the above object, in the present invention, in the semiconductor power device module mounted on a large-capacity electronic device, a case in which a receiving space is defined, a base substrate accommodated in the receiving space, and attached and disposed on the base substrate And a plurality of lead pins electrically connected to the plurality of large-capacity semiconductor chips, wherein the base substrate is made of an insulating material, and the plurality of large-capacity semiconductor chips and the plurality are formed on the base substrate. Disclosed is a semiconductor power device module, characterized in that a plurality of circuit patterns are formed to electrically connect the lead pins thereof.

본 발명에서는 기존 금속재질의 베이스 기판을 다양한 유형의 회로패턴 구현이 가능한 절연재질의 베이스 기판으로 새롭게 교체시키기 때문에, 본 발명의 구현환경 하에서, 하나의 반도체 파워소자 모듈이 자체 보유할 수 있는 회로패턴 내지 회로구성의 개수, 나아가, 하나의 반도체 파워소자 모듈이 자체 보유할 수 있는 대용량 반도체 칩의 개수 등은 큰 폭으로 증가할 수 있게 되며, 결국, 생산자/소비자(반도체 파워소자의 생산자/소비자, 대용량 전자기기의 생산자/소비자 등) 측에서는, 회로패턴/대용량 반도체 칩의 개수 제한에 기인하였던 종래의 각종 문제점들, 예컨대, <반도체 파워소자 모듈의 가용능력에 한계가 있었던 문제점>, <대용량 전자기기의 내부구성이 복잡해지는 문제점>, <반도체 파워소자 모듈의 조립공정 상 문제점> 등을 손쉽게 해결할 수 있게 된다. In the present invention, since the existing metal substrate is newly replaced with an insulating base substrate capable of implementing various types of circuit patterns, under the implementation environment of the present invention, one semiconductor power device module may have its own circuit pattern. The number of circuit configurations, and further, the number of large-capacity semiconductor chips that a single semiconductor power device module can hold, etc., can increase significantly, and eventually, producers / consumers (producers / consumers of semiconductor power devices, On the producer / consumer side of a large-capacity electronic device), various conventional problems caused by the limitation of the number of circuit patterns / large-capacity semiconductor chips, for example, <the problem of limited availability of the semiconductor power device module>, <the large-capacity electronic device Problems of complicated internal structure>, <Problem in assembly process of semiconductor power device module>, etc. It is able to connect.

또한, 본 발명에서는 기존 금속재질의 베이스 기판을 전기 차폐성이 우수한 절연재질의 베이스 기판으로 새롭게 교체시키기 때문에, 본 발명의 구현환경 하에서, 반도체 파워소자 모듈은 절연지의 추가사용 없이도, 지지블록 측으로부터 전달되는 전기적인 충격에 강한 내성을 지닐 수 있게 되며, 결국, 생산자/소비자(반도체 파워소자의 생산자/소비자, 대용량 전자기기의 생산자/소비자 등) 측에서는, 절연지의 추가 사용에 기인하였던 종래의 각종 문제점들, 예컨대, <반도체 파워소자 모듈의 조립공정 상 문제점>, <반도체 파워소자 모듈의 열적 특성이 저하되는 문제점> 등을 손쉽게 해결할 수 있게 된다. In addition, in the present invention, the base metal substrate is newly replaced with an insulating base substrate having excellent electrical shielding properties. Therefore, under the implementation environment of the present invention, the semiconductor power device module is transferred from the support block side without additional use of insulating paper. It is possible to have a strong resistance to electrical shock, and eventually, producers / consumers (producers / consumers of semiconductor power devices, producers / consumers of large-capacity electronic devices, etc.) have conventional problems caused by the additional use of insulating paper. For example, it is possible to easily solve the problem of the assembly process of the semiconductor power device module, the problem that the thermal characteristics of the semiconductor power device module is lowered.

이하, 첨부된 도면을 참조하여, 본 발명에 따른 반도체 파워소자 모듈을 좀더 상세히 설명하면 다음과 같다.Hereinafter, a semiconductor power device module according to the present invention will be described in more detail with reference to the accompanying drawings.

도 4 및 도 5에 도시된 바와 같이, 본 발명에 따른 반도체 파워소자 모듈(100)은 베이스 기판(101)과, 이 베이스 기판(101)의 상부에 다이렉트로 부착·배치되는 대용량 반도체 칩(102)과, 이 대용량 반도체 칩(102)과 전기적으로 연결되는 리드 핀(104)과, 일정 크기의 수용공간(S)을 정의하면서, 해당 수용공간(S) 내에 앞의 각 구성요소들을 한꺼번에 일괄 수용하는 케이스(111: 도 5에 도시됨)가 긴밀하게 조합된 구성을 취하게 된다. 이 경우, 대용량 반도체 칩(102) 및 베이스 기판(101) 사이의 계면, 나아가, 리드 핀(104) 및 베이스 기판(101) 사이의 계면에 는 이들 사이의 접착력을 보강하기 위한 보강 접착제(105)가 추가로 배치될 수 있다.4 and 5, the semiconductor power device module 100 according to the present invention includes a base substrate 101 and a large-capacity semiconductor chip 102 that is directly attached and disposed on the base substrate 101. ), A lead pin 104 electrically connected to the large-capacity semiconductor chip 102, and a predetermined size of the accommodation space S, while collectively accommodating each of the preceding components in the accommodation space S at once. The case 111 (shown in FIG. 5) is taken in a close combination. In this case, at the interface between the large-capacity semiconductor chip 102 and the base substrate 101, and moreover, at the interface between the lead pin 104 and the base substrate 101, a reinforcing adhesive 105 for reinforcing adhesive force therebetween. May be further arranged.

이러한 구성을 취하는 본 발명에 따른 반도체 파워소자 모듈(100) 체제 하에서, 앞의 베이스 기판(101)이 어떠한 재질을 이룰 것인가 하는 문제는 매우 민감한 요소로 작용하게 된다.Under the structure of the semiconductor power device module 100 according to the present invention having such a configuration, the problem of what material the base substrate 101 is made of serves as a very sensitive element.

상술한 바와 같이, 종래의 체제 하에서, 베이스 기판은 아쉽게도 구리 등의 금속재질을 이루었기 때문에, 대용량 반도체 칩에 대하여, 단일화된 회로패턴(회로구성)을 불필요하게 자체 형성·제공할 수밖에 없었으며, 결국, 생산자/소비자 측에서는 예컨대, <하나의 반도체 파워소자 모듈이 자체 보유할 수 있는 회로패턴(회로구성)의 개수가 오로지, 베이스 기판이 자체적으로 형성·제공하는 단일화된 하나의 회로패턴(회로구성)으로 대폭 제한되는 문제점>, <상술한 회로패턴의 개수 부족으로 인하여, 하나의 반도체 파워소자 모듈이 자체 보유할 수 있는 대용량 반도체 칩의 개수가 대폭 제한되는 문제점> 등을 고스란히 감수할 수밖에 없었다.As described above, under the conventional system, since the base substrate is unfortunately made of metal such as copper, it was inevitable to form and provide a unified circuit pattern (circuit configuration) unnecessarily for a large capacity semiconductor chip. As a result, on the producer / consumer side, for example, the number of circuit patterns (circuit configurations) that can be held by one semiconductor power device module is only one. ), And <the problem that the number of large-capacity semiconductor chips that a single semiconductor power device module can hold by itself due to the lack of the number of circuit patterns described above is largely limited>.

이러한 민감한 상황에서, 본 발명에서는 앞의 베이스 기판(101)을 다양한 유형의 회로구성(회로패턴) 구현이 가능한 절연재질의 베이스 기판, 예컨대, IM 기판(Insulated Metal Substrate), 세라믹 기판(Ceramic substrate), ALN 기판(ALuminum Nitride substrate) 등으로 새롭게 교체·형성하는 조치를 강구하게 된다.In this sensitive situation, in the present invention, the base substrate 101 may be formed of an insulating base substrate capable of implementing various types of circuit configurations (circuit patterns), for example, an IM substrate (Insulated Metal Substrate) and a ceramic substrate. In addition, new measures will be taken to replace and form an ALNumum substrate (ALuminum Nitride substrate).

잘 알려져 있다시피, <절연성 기반 구조물> 상에는 다양한 유형의 금속성 패턴이 아무런 문제점 없이, 유연하게 형성될 수 있기 때문에, 상술한 바와 같이, 본 발명의 구현환경 하에서, 베이스 기판(101)이 절연성 재질을 가지게 되는 경우, 해당 베이스 기판(101) 상에는 대용량 반도체 칩(102)과 리드 핀(102)을 여러 가지 회로형식으로 융통성 있게 전기 연결할 수 있는 다수의 회로패턴(106)이 자유롭게 형성될 수 있게 된다.As is well known, since various types of metallic patterns can be flexibly formed on the <insulation-based structure> without any problem, as described above, under the implementation environment of the present invention, the base substrate 101 is formed of an insulating material. In this case, a plurality of circuit patterns 106 can be freely formed on the base substrate 101 to flexibly and electrically connect the large-capacity semiconductor chip 102 and the lead pins 102 in various circuit types.

물론, 이 상황에서, 본 발명의 반도체 파워소자 모듈(100)이 자체 보유할 수 있는 회로패턴(106:회로구성)의 개수는 베이스 기판(101)과 아무런 상관없이, 다수로 증폭될 수 있게 된다.Of course, in this situation, the number of circuit patterns 106 (circuit configurations) that the semiconductor power device module 100 of the present invention can hold on its own can be amplified to a large number regardless of the base substrate 101. .

당연히, 자신이 보유할 수 있는 회로패턴(106)의 개수가 대폭 증가된 상황 하에서, 본 발명에 따른 반도체 파워소자 모듈(100) 측에서는 이 회로패턴(106)들을 기반으로 하여, 여러 종류의(또는, 다수의) 대용량 반도체 칩들(102)을 다채롭게 채용할 수 있게 되며, 결국, 베이스 기판(101) 상에, FBR(Full Bridge Rectifier), PFC(Power Factor Correction), HB MOSFET(Half Bridge MOSFET), FBR/SCR(Silicon Controlled Rectifier, 일명, Thyristor), HB IGBT(Half Bridge IGBT), Dual FRD(Fast Recovery Diode) 등과 같은 다채로운 회로구성을 유연하게 구현(Built-in)시킬 수 있게 됨은 물론, 대용량 반도체 칩(102)의 충분한 확보로 인하여, 자신이 발휘할 수 있는 가용능력을 최적의 상태로 극대화시킬 수 있게 된다.Naturally, in a situation where the number of circuit patterns 106 that can be held is greatly increased, the semiconductor power device module 100 side according to the present invention is based on these circuit patterns 106 and, based on these circuit patterns 106, And a large number of large-capacity semiconductor chips 102, and thus, on the base substrate 101, a full bridge rectifier (FBR), a power factor correction (PFC), a half bridge MOSFET (HB MOSFET), Large-capacity semiconductors can be flexibly implemented in a variety of circuit configurations, such as FBR / SCR (Silicon Controlled Rectifier, also known as Thyristor), HB IGBT (Half Bridge IGBT), Dual Fast Recovery Diode (FRD), etc. Due to the sufficient securing of the chip 102, it is possible to maximize the available capacity that can be exhibited to the optimum state.

이때, 상술한 회로패턴(106)은 전도성이 우수한 금속재질, 예컨대, 구리재질을 가지게 되며, 이 상황에서, 생산자(반도체 파워소자의 생산자, 대용량 전자기기의 생산자 등) 측에서는, 예컨대, <회로패턴(106)을 베이스 기판(101) 상에 붙이는 방식>, <일련의 인쇄공정을 진행시켜, 회로패턴(106)을 베이스 기판(101) 상에 인쇄하는 방식>, <일련의 증착공정을 진행시켜, 회로패턴(106)을 베이스 기판(101) 상에 증착하는 방식> 등을 다양하게 취함으로써, 베이스 기판(101) 상에 앞서 언급한 회로패턴(106)을 유연하게 형성시키게 된다.In this case, the above-described circuit pattern 106 has a metal material having excellent conductivity, for example, copper material. In this situation, on the producer side (producer of semiconductor power device, producer of large capacity electronic device, etc.), for example, <circuit pattern The method of pasting 106 onto the base substrate 101>, <The process of printing a circuit pattern 106 on the base substrate 101 by going through a series of printing processes>, and the By varying the method of depositing the circuit pattern 106 on the base substrate 101, the circuit pattern 106 described above can be flexibly formed on the base substrate 101.

여기서, 와이어(103)는 <대용량 반도체 칩(102)과 회로패턴(106)을 전기적으로 연결하는 구조>, <대용량 반도체 칩(102)과 리드 핀(104)을 전기적으로 연결하는 구조> 등을 다양하게 취함으로써, 다수의 대용량 반도체 칩(102) 및 리드 핀(104)들이 회로패턴(106) 등을 기반으로 하여, 상호 안정적인 전기연결관계를 융통성 있게 형성할 수 있도록 보조하게 된다.Here, the wire 103 may be a structure for electrically connecting the large capacity semiconductor chip 102 and the circuit pattern 106, a structure for electrically connecting the large capacity semiconductor chip 102 and the lead pin 104, and the like. By taking variously, the plurality of large-capacity semiconductor chips 102 and the lead pins 104 are assisted to flexibly form a stable electrical connection relationship based on the circuit pattern 106 or the like.

한편, 상술한 구성을 취하는 본 발명에 따른 반도체 파워소자 모듈(100)은 추후, 일련의 포장절차를 겪은 다음, 외부로 출하되어, 도 6에 도시된 바와 같이, 예컨대, 세탁기, 전기밥솥, 전기오븐, 에어컨, 대전력 변환기, 전기차량, 철강압연기, 산업용 인버터 등과 같은 각종 가정용/산업용 대용량 전자기기(20) 내에 수용되는 절차를 겪게 된다. On the other hand, the semiconductor power device module 100 according to the present invention having the above-described configuration, after undergoing a series of packaging procedures, and then shipped to the outside, as shown in Figure 6, for example, washing machine, electric rice cooker, electric It is subjected to a procedure that is accommodated in a variety of household / industrial large-capacity electronic device 20, such as an oven, air conditioner, large power converter, electric vehicle, steel rolling mill, industrial inverter and the like.

이 상황에서, 반도체 파워소자 모듈(100)은 대용량 전자기기(20)에 내장된 지지블록(21)에 실장되는 구조를 형성하면서, 앞의 리드 핀(104)을 매개로, 해당 전자기기(20) 측 인쇄회로기판(22)과 일련의 전기적인 연결관계를 유연하게 형성함으로써, 자신에게 주어진 대용량 전기소자로써의 역할을 정상적으로 수행할 수 있게 된다(물론, 이러한 반도체 파워소자 모듈(100)의 전자기기(20) 내에서의 구체적인 실장구조는 상황에 따라 다양한 변형을 이룰 수 있다).In this situation, the semiconductor power device module 100 forms a structure to be mounted on the support block 21 embedded in the large-capacity electronic device 20, and through the front lead pin 104, the electronic device 20. By flexibly forming a series of electrical connections with the printed circuit board 22 on the side, it is possible to normally perform a role as a large-capacity electric element given to the electronic circuit of the semiconductor power device module 100. The specific mounting structure in the device 20 can make various modifications depending on the situation).

이때, 본 발명의 반도체 파워소자 모듈(100)은 충분한 개수의 대용량 반도체 칩(102)을 보유하여, 자신이 발휘할 수 있는 가용능력을 최적의 상태로 극대화시키고 있기 때문에, 본 발명의 구현환경 하에서, 생산자/소비자(반도체 파워소자의 생산자/소비자, 대용량 전자기기의 생산자/소비자 등) 측에서는, 앞의 도 6에 도시된 바와 같이, 소수의 반도체 파워소자 모듈(100)만을 심플하게 배치한 상태에서도, 대용량 전자기기(20)의 기능을 정상적으로 유지시킬 수 있게 되며, 결국, 대용량 전자기기(20)의 전체적인 내부구성이 복잡해지는 문제점을 손쉽게 해결할 수 있게 된다.At this time, since the semiconductor power device module 100 of the present invention has a sufficient number of large-capacity semiconductor chips 102 to maximize the available capacity that can be exhibited in an optimal state, under the implementation environment of the present invention, On the producer / consumer side (producer / consumer of semiconductor power device, producer / consumer of large-capacity electronic device, etc.), as shown in FIG. 6, even in the state where only a few semiconductor power device modules 100 are simply arranged, It is possible to maintain the function of the large-capacity electronic device 20 normally, and eventually, it is possible to easily solve the problem that the overall internal configuration of the large-capacity electronic device 20 is complicated.

물론, 이 상황에서, 생산자/소비자 측에서는 종래와 같은 부가 조립공정을 유연하게 생략시킬 수 있게 됨은 물론, 각 반도체 파워소자 모듈(100)의 조립시간도 대폭 줄일 수 있게 됨으로써, 전체적인 제품 생산성을 큰 폭으로 향상시킬 수 있게 된다. Of course, in this situation, on the producer / consumer side, it is possible to flexibly omit the conventional additional assembly process, as well as to significantly reduce the assembly time of each semiconductor power device module 100, thereby greatly increasing the overall product productivity. Can be improved.

한편, 상술한 바와 같이, 종래의 베이스 기판은 예컨대, 구리 등의 금속재질을 이루고 있었기 때문에, 지지블록(21) 측으로부터 전달되는 전기적인 충격에 매우 취약한 단점을 불가피하게 보유할 수밖에 없었으며, 결국, 생산자/소비자 측에서는 각 반도체 파워소자 모듈을 대용량 전자기기(20)에 조립하는 국면에서, 어쩔 수 없이, 반도체 파워소자 모듈 및 지지블록(21) 사이에 다수의 절연지를 추가 배치·조립시키는 불필요한 조치를 추가로 취할 수밖에 없었다.On the other hand, as described above, the conventional base substrate is made of a metal material such as copper, for example, inevitably retains the disadvantage that is very vulnerable to the electric shock transmitted from the support block 21 side, eventually In the situation of assembling each semiconductor power device module into the large-capacity electronic device 20 on the producer / consumer side, an unnecessary measure is inevitably required to additionally arrange and assemble a plurality of insulating papers between the semiconductor power device module and the support block 21. Had to take additional.

그러나, 앞의 언급에서와 같이, 본 발명에 따른 베이스 기판(101), 이를테면, IM 기판, 세라믹 기판, ALN 기판 등은 전기적인 충격에 <강한 내성>을 지닌 일 련의 절연성 재질을 이루기 때문에, 본 발명의 구현환경 하에서, 각 반도체 파워소자 모듈(100)은 절연지의 추가 배치 없이도, 지지블록(21) 측으로부터 전달되는 전기적인 충격에 아무런 손상을 입지 않게 되며, 결국, 생산자/소비자(반도체 파워소자의 생산자/소비자, 대용량 전자기기의 생산자/소비자 등) 측에서는, 절연지의 추가 사용에 기인하였던 종래의 각종 문제점들, 예컨대, <반도체 파워소자 모듈(100)의 조립공정 상 문제점>, <반도체 파워소자 모듈(100)의 열적 특성이 저하되는 문제점> 등을 손쉽게 해결할 수 있게 된다. However, as mentioned in the foregoing, since the base substrate 101 according to the present invention, for example, the IM substrate, the ceramic substrate, the ALN substrate, and the like constitute a series of insulating materials having <strong resistance to electric shock, Under the implementation environment of the present invention, each semiconductor power device module 100 is not damaged by the electric shock transmitted from the support block 21 side, without further arrangement of insulating paper, and eventually, a producer / consumer (semiconductor power On the producer / consumer of the device, producer / consumer of a large-capacity electronic device, etc.), various conventional problems caused by the additional use of insulating paper, such as <problems in the assembly process of the semiconductor power device module 100>, <semiconductor power The problem that the thermal characteristic of the device module 100 is lowered> can be easily solved.

한편, 상술한 본 발명의 체제 하에서, 종래와 달리, 케이스(111)의 내부에는 다수의 대용량 반도체 칩(102)이 존재·동작하기 때문에, 본 발명을 구현함에 있어서, 대용량 반도체 칩(102)의 동작에 의해 발생되는 열을 케이스(111)의 외부로 어떻게 방출시킬 것인가 하는 문제는 매우 민감한 요소로 작용하게 된다.On the other hand, under the above-described system of the present invention, unlike the prior art, since a large number of large-capacity semiconductor chips 102 exist and operate inside the case 111, in implementing the present invention, The problem of how to release the heat generated by the operation to the outside of the case 111 acts as a very sensitive element.

이러한 민감한 상황에서, 앞서 언급한 도 4 및 도 5에 도시된 바와 같이, 본 발명에서는 베이스 기판(101)의 일면, 예컨대, 베이스 기판(101)의 케이스 바닥면쪽 일면에 일련의 방열판(107)을 추가 배치시키는 조치를 강구하게 된다.In this sensitive situation, as shown in FIG. 4 and FIG. 5 mentioned above, in the present invention, a series of heat sinks 107 is disposed on one surface of the base substrate 101, for example, one surface side of the case bottom of the base substrate 101. Additional arrangements will be made.

이 경우, 본 발명의 방열판(107)은 방열에 유리한 구리 등의 금속재질을 이루면서, 자신의 한쪽 면은 베이스 기판(101)의 일면과 접촉되고, 자신의 다른 한쪽 면은 케이스(111)의 외부로 노출되는 구조를 취하게 된다. 물론, 이 상황에서, 대용량 반도체 칩(102)의 동작에 의해 열이 발생하게 되는 경우, 해당 열은 베이스 기판(101), 방열판(107) 등으로 이루어진 일련의 방열경로를 따라, 케이스(111)의 외부로 신속하게 방출되는 메커니즘을 융통성 있게 보이게 된다. In this case, the heat dissipation plate 107 of the present invention forms a metal material such as copper, which is advantageous for heat dissipation, and one side thereof is in contact with one surface of the base substrate 101, and the other side thereof is outside of the case 111. It takes a structure exposed to. Of course, in this situation, when heat is generated by the operation of the large-capacity semiconductor chip 102, the heat is along the series of heat dissipation paths consisting of the base substrate 101, the heat sink 107, and the like. The mechanism of rapid release to the outside of the system appears flexible.

결국, 이러한 방열판(107)의 방열기능 수행에 의해, 케이스 수용공간(S) 내부의 열이 케이스(111)의 외부로 유연하게 방출될 수 있게 되는 경우, 본 발명의 반도체 파워소자 모듈(100)은 다수의 대용량 반도체 칩(102)이 다수 개 존재·동작하는 열악한 상황 하에서도, 별다른 문제점 없이, 자신에게 주어진 대용량 전기소자로써의 역할을 정상적으로 수행할 수 있게 된다.As a result, when the heat dissipation function of the heat dissipation plate 107 is performed, the heat inside the case accommodating space S may be flexibly released to the outside of the case 111. Even in a poor situation in which a plurality of large-capacity semiconductor chips 102 exist and operate, it is possible to normally perform a role as a large-capacity electric element given to the user without any problem.

한편, 본 발명에서는 상술한 바와 같은 방열판(107) 배치 조치에 더하여, 도 7에 도시된 바와 같이, 케이스(111)의 일부, 예컨대, 케이스의 윗면 쪽에 일련의 방열 터널(108)을 추가 배치시키는 조치를 강구하게 된다.Meanwhile, in the present invention, in addition to the arrangement of the heat sink 107 as described above, as shown in FIG. 7, a series of heat dissipation tunnels 108 are additionally arranged on a part of the case 111, for example, the upper surface of the case. Take action.

이 경우, 방열 터널(108)은 케이스(111)의 외부로부터 케이스(111)의 내부 수용공간(S)으로 이어지는 통로(108c), 직각으로 꺾여 절곡된 입구(108b), 직각으로 꺾여 절곡된 출구(108a) 등의 구성요소가 긴밀하게 조합된 구성을 취하게 된다. 물론, 이 상황에서, 대용량 반도체 칩(102)의 동작에 의해 열이 발생하게 되는 경우, 해당 열(또는, 더운 공기)은 방열 터널 입구(108b), 방열 터널 통로(108c), 방열 터널 출구(108a) 등으로 이루어진 일련의 방열경로를 따라, 케이스(111)의 외부로 신속하게 방출되는 메커니즘을 융통성 있게 보이게 된다.In this case, the heat dissipation tunnel 108 is a passage 108c leading from the outside of the case 111 to the inner receiving space S of the case 111, the inlet 108b bent at a right angle, the outlet bent at a right angle. A component such as 108a may be in close combination. Of course, in this situation, when heat is generated by the operation of the large-capacity semiconductor chip 102, the heat (or hot air) is transferred to the heat radiation tunnel inlet 108b, the heat radiation tunnel passage 108c, and the heat radiation tunnel outlet ( Along the series of heat dissipation paths, such as 108a), the mechanism of rapid release to the outside of the case 111 can be flexibly seen.

결국, 이러한 방열 터널(108)의 추가 방열기능 수행에 의해, 케이스 수용공간(S) 내부의 열(또는, 더운 공기)이 케이스(111)의 외부로 유연하게 방출될 수 있게 되는 경우, 본 발명의 반도체 파워소자 모듈(100)은 다수의 대용량 반도체 칩(102)이 존재·동작하는 열악한 상황 하에서도, 별다른 문제점 없이, 자신에게 주어진 대용량 전기소자로써의 역할을 정상적으로 수행할 수 있게 된다.As a result, when the heat dissipation function of the heat dissipation tunnel 108 is performed, heat (or hot air) inside the case accommodating space S may be flexibly released to the outside of the case 111. The semiconductor power device module 100 of the present invention can normally perform its role as a large-capacity electric device given to it, even in a poor situation in which a plurality of large-capacity semiconductor chips 102 exist and operate.

이때, 상술한 바와 같이, 본 발명에 따른 방열 터널(108)의 입·출구(108b,108a)는 직각으로 꺾여 절곡된 구조를 취하고 있기 때문에, 본 발명의 구현환경 하에서, 방열 터널(108)은 케이스 수용공간(S) 내부의 열은 원활하게 방출시킬 수 있으면서도, 케이스(111)의 외부로부터 케이스(111)의 내부 수용공간(S) 측으로 유입되는 이물질은 안정적으로 차단시킬 수 있게 되며, 결국, 각 대용량 반도체 칩(102)은 외부 이물질에 기인한 피해 없이, 자신에게 주어진 동작을 정상적으로 수행할 수 있게 된다.At this time, as described above, since the inlet and outlet 108b and 108a of the heat dissipation tunnel 108 according to the present invention have a bent angled structure, under the implementation environment of the present invention, the heat dissipation tunnel 108 While the heat inside the case accommodating space S can be smoothly discharged, foreign substances introduced into the internal accommodating space S side of the case 111 from the outside of the case 111 can be stably blocked, and eventually, Each of the large-capacity semiconductor chips 102 can perform the operations given to them normally, without damage due to foreign matter.

상술한 본 발명은 반도체 파워소자 모듈을 필요로 하는 다양한 유형의 전자/전기 기기에서 전반적으로 유용한 효과를 나타낸다. The present invention described above exhibits an overall useful effect in various types of electronic / electrical devices requiring a semiconductor power device module.

그리고, 앞에서, 본 발명의 특정한 실시예가 설명되고 도시되었지만 본 발명이 당업자에 의해 다양하게 변형되어 실시될 가능성이 있는 것은 자명한 일이다. 이와 같은 변형된 실시예들은 본 발명의 기술적사상이나 관점으로부터 개별적으로 이해되어서는 안되며 이와 같은 변형된 실시예들은 본 발명의 첨부된 특허청구의 범위안에 속한다 해야 할 것이다.And, in the foregoing, specific embodiments of the present invention have been described and illustrated, but it is obvious that the present invention may be variously modified and implemented by those skilled in the art. Such modified embodiments should not be understood individually from the technical spirit or point of view of the present invention and such modified embodiments should fall within the scope of the appended claims of the present invention.

도 1 및 도 2는 종래의 기술에 따른 반도체 파워소자 모듈을 도시한 예시도.1 and 2 are exemplary views showing a semiconductor power device module according to the prior art.

도 3은 종래의 기술에 따른 반도체 파워소자 모듈의 대용량 전자기기 내 설치형태를 개념적으로 도시한 예시도.Figure 3 is an exemplary view conceptually showing the installation form in a large-capacity electronic device of the semiconductor power device module according to the prior art.

도 4는 본 발명에 따른 반도체 파워소자 모듈을 도시한 예시도.4 is an exemplary view showing a semiconductor power device module according to the present invention.

도 5는 도 4의 주요 부위를 부분적으로 선택하여 도시한 예시도.FIG. 5 is an exemplary view showing partial selection of main parts of FIG. 4; FIG.

도 6은 본 발명에 따른 반도체 파워소자 모듈의 대용량 전자기기 내 설치형태를 개념적으로 도시한 예시도.6 is an exemplary view conceptually showing an installation form in a large-capacity electronic device of a semiconductor power device module according to the present invention.

도 7은 본 발명의 다른 실시예에 따른 반도체 파워소자 모듈을 도시한 예시도.7 is an exemplary view showing a semiconductor power device module according to another embodiment of the present invention.

Claims (4)

대용량 전자기기에 실장되는 반도체 파워소자 모듈에 있어서,In the semiconductor power device module mounted on a large-capacity electronic device, 수용공간이 정의된 케이스와;A case in which an accommodation space is defined; 상기 수용공간에 수용되는 베이스 기판과;A base substrate accommodated in the accommodation space; 상기 베이스 기판 상에 부착·배치되는 다수의 대용량 반도체 칩과;A plurality of large capacity semiconductor chips attached and disposed on the base substrate; 상기 다수의 대용량 반도체 칩과 전기적으로 연결되는 다수의 리드 핀을 포함하며,A plurality of lead pins electrically connected to the plurality of large capacity semiconductor chips, 상기 베이스 기판은 절연성 재질로 이루어지고,The base substrate is made of an insulating material, 상기 베이스 기판 상에는 상기 다수의 대용량 반도체 칩과 상기 다수의 리드 핀을 각기 전기적으로 연결하기 위한 다수의 회로패턴이 형성되는 것을 특징으로 하는 반도체 파워소자 모듈.And a plurality of circuit patterns for electrically connecting the plurality of large capacity semiconductor chips and the plurality of lead pins, respectively, on the base substrate. 제 1 항에 있어서, 상기 베이스 기판은 IM 기판(Insulated Metal Substrate), 세라믹 기판(Ceramic substrate), ALN 기판(ALuminum Nitride substrate) 중에 어느 하나인 것을 특징으로 하는 반도체 파워소자 모듈.The semiconductor power device module as claimed in claim 1, wherein the base substrate is any one of an IM substrate, an ceramic substrate, and an ALNumum substrate. 제 1 항에 있어서, 상기 케이스의 일부에는 직각으로 꺾여 절곡된 입·출구 및 상기 케이스의 외부로부터 상기 수용공간으로 이어지는 통로를 가지면서, 상기 대용량 반도체 칩의 동작에 의해 발생되는 열을 상기 입·출구 및 통로를 통해 상 기 케이스의 외부로 방출하는 방열 터널이 추가 배치되는 것을 특징으로 하는 반도체 파워소자 모듈.The method of claim 1, wherein a part of the case has an inlet and an outlet bent at a right angle and a passage leading from the outside of the case to the accommodation space, wherein the heat generated by the operation of the large-capacity semiconductor chip is transferred. A semiconductor power device module, characterized in that the heat dissipation tunnel is further disposed through the outlet and the passage to the outside of the case. 제 1 항에 있어서, 상기 베이스 기판의 일면에는 상기 케이스의 외부로 노출된 상태에서, 상기 대용량 반도체 칩의 동작에 의해 발생되는 열을 상기 케이스의 외부로 방출하는 방열판이 추가 배치되는 것을 특징으로 하는 반도체 파워소자 모듈.The heat dissipation plate of claim 1, further comprising a heat sink disposed on one surface of the base substrate to release heat generated by the operation of the large-capacity semiconductor chip to the outside of the case in a state of being exposed to the outside of the case. Semiconductor Power Device Module.
KR1020080059960A 2008-06-25 2008-06-25 Semiconductor power device module KR20100000449A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080059960A KR20100000449A (en) 2008-06-25 2008-06-25 Semiconductor power device module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080059960A KR20100000449A (en) 2008-06-25 2008-06-25 Semiconductor power device module

Publications (1)

Publication Number Publication Date
KR20100000449A true KR20100000449A (en) 2010-01-06

Family

ID=41810837

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080059960A KR20100000449A (en) 2008-06-25 2008-06-25 Semiconductor power device module

Country Status (1)

Country Link
KR (1) KR20100000449A (en)

Similar Documents

Publication Publication Date Title
CN107305875B (en) Bidirectional semiconductor packaging part
US20130062743A1 (en) Power module package and method for manufacturing the same
US20130069210A1 (en) Power module package
US8908374B2 (en) Electronic device and power converter provided with electronic device
US9520369B2 (en) Power module and method of packaging the same
US20140185242A1 (en) Power semiconductor module
US7148562B2 (en) Power semiconductor device and power semiconductor module
TWI455286B (en) Power module and manufacturing method of power module
CN102790029B (en) Power semiconductor modular and power semiconductor module system
JP2017017109A (en) Semiconductor device
US8198725B2 (en) Heat sink and integrated circuit assembly using the same
CN105051898B (en) Semiconductor device
US8736077B2 (en) Semiconductor package substrate
JP2001244391A (en) Cooling structure of multichip module
US7619308B1 (en) Multi-lid semiconductor package
US20130147027A1 (en) Semiconductor package
CN102201402A (en) Semiconductor device
KR20060105403A (en) Package structure having circuit and composite substrate
KR101216896B1 (en) Power module
KR20100000449A (en) Semiconductor power device module
CN109671686B (en) Packaging structure of crimping IGBT
JP2013062480A (en) Power module package
CN102738134A (en) Semiconductor device
JP2012004237A (en) Semiconductor device
CN104582247B (en) VFC plate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application