KR20090123281A - Liquid crystal display and driving method thereof - Google Patents

Liquid crystal display and driving method thereof Download PDF

Info

Publication number
KR20090123281A
KR20090123281A KR1020080049273A KR20080049273A KR20090123281A KR 20090123281 A KR20090123281 A KR 20090123281A KR 1020080049273 A KR1020080049273 A KR 1020080049273A KR 20080049273 A KR20080049273 A KR 20080049273A KR 20090123281 A KR20090123281 A KR 20090123281A
Authority
KR
South Korea
Prior art keywords
data
voltage
liquid crystal
precharge
precharge voltage
Prior art date
Application number
KR1020080049273A
Other languages
Korean (ko)
Other versions
KR101549247B1 (en
Inventor
민웅기
손용기
장수혁
송홍성
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080049273A priority Critical patent/KR101549247B1/en
Publication of KR20090123281A publication Critical patent/KR20090123281A/en
Application granted granted Critical
Publication of KR101549247B1 publication Critical patent/KR101549247B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PURPOSE: A liquid crystal display device and a driving method thereof are provided to improve display quality by suppressing a stain due to accumulation and polarization of an ion. CONSTITUTION: A liquid crystal display panel(10) includes liquid crystal cells arranged into a matrix shape in which a plurality of data lines and a plurality of gate lines are intersected. A data driving circuit(12) supplies a data voltage to the data lines. A power generating circuit generates a pre-charge voltage having a fixed polarity. A pre-charge control circuit generates a first pre-charge control signal and a second pre-charge control signal for controlling supply timing of the pre-charge voltages. A switch array(13) supplies the pre-charge voltage to the data lines before the supply of the data voltage regardless of the polarity of the data voltage in response to a source output enable signal for indicating an output of the data driving circuit.

Description

액정표시장치와 그 구동방법{Liquid Crystal Display and Driving Method thereof}Liquid Crystal Display and Driving Method

본 발명은 표시품위를 높일 수 있는 액정표시장치와 그 구동방법에 관한 것이다. The present invention relates to a liquid crystal display device and a driving method thereof capable of improving display quality.

액정표시장치는 비디오 신호에 대응하여 액정층에 인가되는 전계를 통해 액정층의 광투과율을 제어함으로써 화상을 표시한다. 이러한 액정표시장치는 소형 및 박형화와 저 소비전력의 장점을 가지는 평판 표시장치로서, 노트북 PC와 같은 휴대용 컴퓨터, 사무 자동화 기기, 오디오/비디오 기기 등으로 이용되고 있다. 특히, 액정셀마다 스위칭소자가 형성된 액티브 매트릭스(Active Matrix) 타입의 액정표시장치는 스위칭소자의 능동적인 제어가 가능하기 때문에 동영상 구현에 유리하다. The liquid crystal display displays an image by controlling the light transmittance of the liquid crystal layer through an electric field applied to the liquid crystal layer corresponding to the video signal. The liquid crystal display is a flat panel display having advantages of small size, thinness, and low power consumption, and is used as a portable computer such as a notebook PC, office automation equipment, audio / video equipment, and the like. In particular, an active matrix type liquid crystal display device in which switching elements are formed in each liquid crystal cell is advantageous in implementing a moving picture because active switching of the switching elements is possible.

액티브 매트릭스 타입의 액정표시장치에 사용되는 스위칭소자로는 도 1과 같이 주로 박막트랜지스터(Thin Film Transistor; 이하 "TFT"라 한다)가 이용되고 있 다.As a switching element used in an active matrix type liquid crystal display device, a thin film transistor (hereinafter referred to as "TFT") is mainly used as shown in FIG.

도 1을 참조하면, 액티브 매트릭스 타입의 액정표시장치는, 디지털 비디오 데이터를 감마기준전압을 기준으로 아날로그 데이터전압으로 변환하여 데이터라인(DL)에 공급함과 동시에 스캔펄스를 게이트라인(GL)에 공급하여, 데이터전압을 액정셀(Clc)에 충전시킨다. 이를 위해, TFT의 게이트전극은 게이트라인(GL)에 접속되고, 소스전극은 데이터라인(DL)에 접속되며, 그리고 TFT의 드레인전극은 액정셀(Clc)의 화소전극과 스토리지 캐패시터(Cst1)의 일측 전극에 접속된다. 액정셀(Clc)의 공통전극에는 공통전압(Vcom)이 공급된다. 스토리지 캐패시터(Cst1)는 TFT가 턴-온될 때 데이터라인(DL)으로부터 인가되는 데이터전압을 충전하여 액정셀(Clc)의 전압을 일정하게 유지하는 역할을 한다. 스캔펄스가 게이트라인(GL)에 인가되면 TFT는 턴-온(Turn-on)되어 소스전극과 드레인전극 사이의 채널을 형성하여 데이터라인(DL) 상의 전압을 액정셀(Clc)의 화소전극에 공급한다. 이때 액정셀(Clc)의 액정분자들은 화소전극과 공통전극 사이의 전계에 의하여 배열이 바뀌면서 입사광을 변조하게 된다. Referring to FIG. 1, an active matrix type liquid crystal display converts digital video data into an analog data voltage based on a gamma reference voltage and supplies it to the data line DL and simultaneously supplies scan pulses to the gate line GL. The data voltage is charged in the liquid crystal cell Clc. For this purpose, the gate electrode of the TFT is connected to the gate line GL, the source electrode is connected to the data line DL, and the drain electrode of the TFT is connected to the pixel electrode of the liquid crystal cell Clc and the storage capacitor Cst1. It is connected to one electrode. The common voltage Vcom is supplied to the common electrode of the liquid crystal cell Clc. The storage capacitor Cst1 charges a data voltage applied from the data line DL when the TFT is turned on to maintain a constant voltage of the liquid crystal cell Clc. When the scan pulse is applied to the gate line GL, the TFT is turned on to form a channel between the source electrode and the drain electrode so that the voltage on the data line DL is applied to the pixel electrode of the liquid crystal cell Clc. Supply. At this time, the liquid crystal molecules of the liquid crystal cell Clc modulate the incident light by changing the arrangement by the electric field between the pixel electrode and the common electrode.

액정표시장치의 데이터 드라이브 IC(Integrated Circuit)는 도 2와 같이 소스 출력 인에이블 신호(Source Output Enable, SOE)의 로우논리구간 동안 정극성 또는 부극성 데이터전압을 데이터라인들에 공급하며, 게이트 드라이브 IC는 데이터전압에 동기되는 스캔펄스를 게이트 출력 인에이블 신호(Gate Output Enable)의 로우 논리구간 동안 게이트라인들(G1 내지 G3)에 공급하여 데이터 전압이 충전되는 1 수평라인의 액정셀을 선택한다. As shown in FIG. 2, a data drive integrated circuit (IC) of a liquid crystal display supplies a positive or negative data voltage to data lines during a low logic period of a source output enable signal (SOE), and a gate drive. The IC supplies a scan pulse synchronized with the data voltage to the gate lines G1 through G3 during the low logic period of the gate output enable signal to select one horizontal line of liquid crystal cells in which the data voltage is charged. .

그런데, 이러한 액정표시장치의 액정층에 직류전압을 장시간 인가하면, 액정에 인가되는 전계의 극성을 따라 음전하를 띈 이온들이 동일한 움직임 백터 방향으로 이동하고 양전하를 띈 이온들이 그 반대 방향의 움직임 백터 방향으로 이동하면서 분극화되고, 시간이 지날수록 음전하를 띤 이온들의 축적양과 양전하를 띤 이온들의 축적양이 증가된다. 이온들의 축적양이 증가하면서 배향막이 열화되며, 그 결과 액정의 배향특성이 열화된다. 이로 인하여, 액정표시장치에 직류전압이 장시간 인가되면 표시화상에서 얼룩이 나타나고 그 얼룩이 시간이 지날수록 커진다. 이러한 얼룩을 개선하기 위하여, 유전율이 낮은 액정물질을 개발하거나 배향물질이나 배향방법을 개선하는 방법이 시도된 바 있다. 그러나 이러한 방법은 재료 개발에 많은 시간과 비용이 필요하며, 액정의 유전율을 낮게 하면 액정의 구동특성이 나빠지는 또 다른 문제점을 초래할 수 있다. 실험적으로 밝혀진 바에 의하면, 이온의 분극 및 축적으로 인한 얼룩의 발현시점은 액정층 내에서 이온화되는 불순물이 많을수록, 그리고 가속 팩터가 클수록 빨라진다. 가속팩터는 온도, 시간, 액정의 직류 구동화 등이다. 따라서, 얼룩은 온도가 높거나 동일 극성의 직류전압이 액정층에 인가되는 시간이 길수록 빨리 나타나고 그 정도도 심해진다. 더욱이, 얼룩은 같은 제조라인을 통해 제작된 동일 모델의 패널들에서도 그 형태나 정도가 다르므로 새로운 재료 개발이나 공정의 개선 방법만으로 해결할 수 없다. However, when a direct current voltage is applied to the liquid crystal layer of the liquid crystal display device for a long time, negatively charged ions move in the same motion vector direction and positively charged ions move in the opposite direction along the polarity of the electric field applied to the liquid crystal. As it moves toward, it becomes polarized, and as time passes, the amount of negatively charged ions increases and the amount of positively charged ions increases. As the accumulation amount of ions increases, the alignment film deteriorates, and as a result, the alignment characteristics of the liquid crystal deteriorate. For this reason, when a DC voltage is applied to the liquid crystal display device for a long time, spots appear on the display image, and the spots increase as time passes. In order to improve such spots, a method of developing a liquid crystal material having a low dielectric constant or improving an alignment material or an alignment method has been attempted. However, this method requires a lot of time and cost to develop the material, and lowering the dielectric constant of the liquid crystal may cause another problem that the driving characteristics of the liquid crystal deteriorate. Experimentally found that the time of appearance of the stain due to the polarization and accumulation of ions is faster the more impurities ionized in the liquid crystal layer and the larger the acceleration factor. Acceleration factors include temperature, time, and direct drive of liquid crystals. Therefore, spots appear faster as the temperature is applied or the longer the DC voltage of the same polarity is applied to the liquid crystal layer, the worse it becomes. Moreover, stains are different in form or extent of panels of the same model produced through the same manufacturing line, and thus cannot be solved only by new material development or process improvement methods.

따라서, 본 발명의 목적은 이온의 분극 및 축적으로 인한 얼룩 현상을 억제함으로써 표시품위를 높이도록 한 액정표시장치와 그 구동방법을 제공하는 데 있다.Accordingly, it is an object of the present invention to provide a liquid crystal display device and a driving method thereof which improve display quality by suppressing unevenness caused by polarization and accumulation of ions.

상기 목적을 달성하기 위하여, 본 발명의 제1 실시예에 따른 액정표시장치는 다수의 데이터라인들과 다수의 게이트라인들이 교차되고 매트릭스 형태로 배치되는 액정셀들을 포함한 액정표시패널; 주기적으로 극성이 반전되는 데이터전압을 상기 데이터라인들에 공급하는 데이터 구동회로; 일정한 극성을 갖는 프리차지전압을 발생하는 전원 발생회로; 및 상기 데이터 구동회로의 출력을 지시하는 소스 출력 인에이블신호에 응답하여, 상기 데이터전압의 극성에 상관없이 상기 프리차지전압을 상기 데이터전압의 공급에 앞서 상기 데이터라인들에 공급하는 스위치 어레이를 구비한다.In order to achieve the above object, a liquid crystal display device according to a first embodiment of the present invention comprises a liquid crystal display panel including a plurality of data lines and a plurality of gate lines cross the liquid crystal cells arranged in a matrix form; A data driving circuit for supplying data voltages whose polarities are inverted periodically to the data lines; A power generation circuit for generating a precharge voltage having a predetermined polarity; And a switch array configured to supply the precharge voltage to the data lines prior to the supply of the data voltage regardless of the polarity of the data voltage in response to a source output enable signal indicating an output of the data driving circuit. do.

상기 프리차지전압은, 상기 소스 출력 인에이블신호의 하이논리구간 동안 정극성 또는 부극성 중 어느 한 극성으로 상기 데이터라인들로 공급된다.The precharge voltage is supplied to the data lines in either a positive polarity or a negative polarity during the high logic period of the source output enable signal.

수직으로 이웃한 액정셀들에 공급되는 데이터전압은 서로 반대 극성을 가지며, 상기 프리차지전압이 정극성일때; 기수 프레임에서, 상기 소스 출력 인에이블신호의 기수번째 하이논리기간에 동기되는 프리차지전압은 이 프리차지전압에 뒤이어 공급되는 데이터전압과 동일 극성을 갖게 되는 반면, 상기 소스 출력 인에이블신호의 우수번째 하이논리기간에 동기되는 프리차지전압은 이 프리차지전압에 뒤이 어 공급되는 데이터전압과 반대 극성을 가지며; 우수 프레임에서, 상기 소스 출력 인에이블신호의 기수번째 하이논리기간에 동기되는 프리차지전압은 이 프리차지전압에 뒤이어 공급되는 데이터전압과 반대 극성을 갖게 되는 반면, 상기 소스 출력 인에이블신호의 우수번째 하이논리기간에 동기되는 프리차지전압은 이 프리차지전압에 뒤이어 공급되는 데이터전압과 동일 극성을 갖는다.When the data voltages supplied to vertically adjacent liquid crystal cells have opposite polarities, and the precharge voltage is positive; In an odd frame, the precharge voltage synchronized with the odd-numbered high logic period of the source output enable signal has the same polarity as the data voltage supplied following the precharge voltage, while the even-numbered second of the source output enable signal The precharge voltage synchronized with the high logic period has a polarity opposite to the data voltage supplied following this precharge voltage; In the even frame, the precharge voltage synchronized with the odd high logic period of the source output enable signal has a polarity opposite to the data voltage supplied following the precharge voltage, while the even number of the source output enable signal The precharge voltage synchronized with the high logic period has the same polarity as the data voltage supplied following this precharge voltage.

수직으로 이웃한 액정셀들에 공급되는 데이터전압은 서로 반대 극성을 가지며, 상기 프리차지전압이 부극성일때; 기수 프레임에서, 상기 소스 출력 인에이블신호의 기수번째 하이논리기간에 동기되는 프리차지전압은 이 프리차지전압에 뒤이어 공급되는 데이터전압과 반대 극성을 갖게 되는 반면, 상기 소스 출력 인에이블신호의 우수번째 하이논리기간에 동기되는 프리차지전압은 이 프리차지전압에 뒤이어 공급되는 데이터전압과 동일 극성을 가지며; 우수 프레임에서, 상기 소스 출력 인에이블신호의 기수번째 하이논리기간에 동기되는 프리차지전압은 이 프리차지전압에 뒤이어 공급되는 데이터전압과 동일 극성을 갖게 되는 반면, 상기 소스 출력 인에이블신호의 우수번째 하이논리기간에 동기되는 프리차지전압은 이 프리차지전압에 뒤이어 공급되는 데이터전압과 반대 극성을 갖는다.When the data voltages supplied to vertically adjacent liquid crystal cells have opposite polarities, and the precharge voltage is negative; In an odd frame, the precharge voltage synchronized to the odd-numbered high logic period of the source output enable signal has a polarity opposite to the data voltage supplied following the precharge voltage, while the even-numbered second of the source output enable signal The precharge voltage synchronized with the high logic period has the same polarity as the data voltage supplied following this precharge voltage; In the even frame, the precharge voltage synchronized with the odd high logic period of the source output enable signal has the same polarity as the data voltage supplied following the precharge voltage, while the even number of the source output enable signal The precharge voltage synchronized with the high logic period has a polarity opposite to the data voltage supplied following this precharge voltage.

본 발명의 제2 실시예에 따른 액정표시장치는 다수의 데이터라인들과 다수의 게이트라인들이 교차되고 매트릭스 형태로 배치되는 액정셀들을 포함한 액정표시패널; 주기적으로 극성이 반전되는 데이터전압을 상기 데이터라인들에 공급하는 데이터 구동회로; 정극성 프리차지전압 및 부극성 프리차지전압을 발생하는 전원 발생회로; 프레임마다 그 논리레벨이 반전되는 선택신호와, 상기 데이터 구동회로의 출 력을 지시하는 소스 출력 인에이블신호에 동기하여 상기 프리차지전압들의 공급 타이밍을 제어하는 제1 및 제2 프리차지 제어신호를 발생하는 프리차지 제어회로; 및 상기 선택신호와 상기 제1 및 제2 프리차지 제어신호에 응답하여, 상기 데이터전압의 극성과 반대 극성을 갖는 프리차지전압을 상기 데이터전압의 공급에 앞서 상기 데이터라인들에 공급하는 스위치 어레이를 구비한다.A liquid crystal display device according to a second embodiment of the present invention includes a liquid crystal display panel including liquid crystal cells in which a plurality of data lines and a plurality of gate lines intersect and are arranged in a matrix form; A data driving circuit for supplying data voltages whose polarities are inverted periodically to the data lines; A power generation circuit for generating a positive precharge voltage and a negative precharge voltage; First and second precharge control signals for controlling supply timing of the precharge voltages in synchronization with a selection signal whose logic level is inverted every frame and a source output enable signal indicating an output of the data driving circuit. Generating precharge control circuit; And a switch array configured to supply a precharge voltage having a polarity opposite to that of the data voltage to the data lines in response to the selection signal and the first and second precharge control signals. Equipped.

상기 프리차지 제어회로는, 1 수평기간 주기로 발생되는 데이터 인에이블신호를 카운트하여 상기 액정표시패널의 라인 수를 카운트하는 라인카운터; 상기 라인카운터로부터 공급되는 라인 카운트값이 상기 액정표시패널의 라인수만큼 누적될 때 프레임기간 카운트값을 증가시켜 프레임수를 카운트하고, 이 프레임 카운트 정보에 기초하여 프레임 수가 카운트될 때마다 논리레벨이 반전되는 선택신호를 발생하는 선택신호 발생부; 상기 소스 출력 인에이블신호의 기수번째 라이징에지에 동기하여 하이논리레벨로 발생된 후 상기 소스 출력 인에이블신호의 우수번째 라이징에지에 동기하여 로우논리레벨로 그 전위가 반전되는 제1 샘플링 신호와, 상기 소스 출력 인에이블신호의 우수번째 라이징에지에 동기하여 하이논리레벨로 발생된 후 상기 소스 출력 인에이블신호의 기수번째 라이징에지에 동기하여 로우논리레벨로 그 전위가 반전됨으로써 상기 제1 샘플링 신호와 반대 위상을 갖는 제2 샘플링 신호를 발생하는 샘플링신호 발생부; 상기 제1 샘플링 신호와 상기 소스 출력 인에이블신호를 논리곱 연산하여, 상기 소스 출력 인에이블신호의 기수번째 하이논리기간 동안 하이논리레벨을 갖는 제1 프리차지 제어신호를 발생하는 제1 앤드 게이트; 및 상기 제2 샘플링 신호와 상기 소스 출력 인에이블신호를 논리곱 연산하여, 상기 소스 출력 인에이블신호의 우수번째 하이논리기간 동안 하이논리레벨을 갖는 제2 프리차지 제어신호를 발생하는 제2 앤드 게이트를 구비한다.The precharge control circuit includes a line counter for counting the number of lines of the liquid crystal display panel by counting a data enable signal generated in one horizontal period period; When the line count value supplied from the line counter accumulates as the number of lines of the liquid crystal display panel, the frame period count value is increased to count the number of frames. A selection signal generator for generating an inverted selection signal; A first sampling signal generated at a high logic level in synchronization with the odd-numbered rising edge of the source output enable signal and inverting its potential to a low logic level in synchronization with the even-numbered rising edge of the source output enable signal; Generated at a high logic level in synchronization with the even-numbered rising edge of the source output enable signal, and then inverted to a low logic level in synchronization with the odd-numbered rising edge of the source output enable signal, thereby inverting the potential with the first sampling signal. A sampling signal generator for generating a second sampling signal having an opposite phase; A first AND gate configured to perform an AND operation on the first sampling signal and the source output enable signal to generate a first precharge control signal having a high logic level during an odd high logic period of the source output enable signal; And a second AND gate configured to perform an AND operation on the second sampling signal and the source output enable signal to generate a second precharge control signal having a high logic level during the even second high logic period of the source output enable signal. It is provided.

상기 스위치 어레이는, 상기 선택신호에 응답하여 기수 프레임에서 상기 부극성 프리차지전압을 출력하고 우수 프레임에서 상기 정극성 프리차지전압을 출력하는 제1 멀티플렉서; 상기 선택신호에 응답하여 상기 기수 프레임에서 상기 정극성 프리차지전압을 출력하고 상기 우수 프레임에서 상기 부극성 프리차지전압을 출력하는 제2 멀티플렉서; 및 상기 제1 및 제2 프리차지 제어신호의 논리레벨에 따라 상기 제1 및 제2 멀티플렉서로부터의 프리차지전압들과 상기 데이터 구동회로로부터의 데이터전압을 선택적으로 상기 데이터라인들에 공급하는 전압선택부를 구비한다.The switch array may include: a first multiplexer configured to output the negative precharge voltage in an odd frame and the positive precharge voltage in an even frame in response to the selection signal; A second multiplexer for outputting the positive precharge voltage in the odd frame and the negative precharge voltage in the even frame in response to the selection signal; And voltage selection for selectively supplying precharge voltages from the first and second multiplexers and a data voltage from the data driving circuit to the data lines according to logic levels of the first and second precharge control signals. A part is provided.

상기 전압선택부는, 상기 기수 프레임에서, 정극성 데이터전압의 공급에 앞서 상기 제1 프리차지 제어신호의 하이논리기간 동안 상기 제1 멀티플렉서로부터의 부극성 프리차지전압을 상기 데이터라인들에 공급하고, 부극성 데이터전압의 공급에 앞서 상기 제2 프리차지 제어신호의 하이논리기간 동안 상기 제2 멀티플렉서로부터의 정극성 프리차지전압을 상기 데이터라인들에 공급하며, 우수 프레임에서, 상기 부극성 데이터전압의 공급에 앞서 상기 제1 프리차지 제어신호의 하이논리기간 동안 상기 제1 멀티플렉서로부터의 정극성 프리차지전압을 상기 데이터라인들에 공급하고, 상기 정극성 데이터전압의 공급에 앞서 상기 제2 프리차지 제어신호의 하이논리기간 동안 상기 제2 멀티플렉서로부터의 부극성 프리차지전압을 상기 데이터라인들에 공급한다.The voltage selector is configured to supply a negative precharge voltage from the first multiplexer to the data lines during a high logic period of the first precharge control signal before supplying a positive data voltage in the odd frame. The positive precharge voltage from the second multiplexer is supplied to the data lines during the high logic period of the second precharge control signal prior to the supply of the negative data voltage, and in the even frame, the negative data voltage The positive precharge voltage from the first multiplexer is supplied to the data lines during the high logic period of the first precharge control signal prior to the supply, and the second precharge control is performed prior to the supply of the positive data voltage. Supplying the data lines with a negative precharge voltage from the second multiplexer during a high logic period of a signal do.

본 발명의 제1 실시예에 따라 다수의 데이터라인들과 다수의 게이트라인들이 교차되고 매트릭스 형태로 배치되는 액정셀들을 포함한 액정표시패널과, 주기적으로 극성이 반전되는 데이터전압을 상기 데이터라인들에 공급하는 데이터 구동회로를 갖는 액정표시장치의 구동방법은, 일정한 극성을 갖는 프리차지전압을 발생하는 단계; 및 상기 데이터 구동회로의 출력을 지시하는 소스 출력 인에이블신호에 응답하여, 상기 데이터전압의 극성에 상관없이 상기 프리차지전압을 상기 데이터전압의 공급에 앞서 상기 데이터라인들에 공급하는 단계를 포함한다.According to the first embodiment of the present invention, a liquid crystal display panel including liquid crystal cells in which a plurality of data lines and a plurality of gate lines are intersected and arranged in a matrix form, and data voltages whose polarities are inverted periodically are applied to the data lines. A driving method of a liquid crystal display device having a data driving circuit for supplying includes: generating a precharge voltage having a predetermined polarity; And supplying the precharge voltage to the data lines prior to the supply of the data voltage, in response to a source output enable signal indicating an output of the data driving circuit, regardless of the polarity of the data voltage. .

본 발명의 제2 실시예에 따라 다수의 데이터라인들과 다수의 게이트라인들이 교차되고 매트릭스 형태로 배치되는 액정셀들을 포함한 액정표시패널과, 주기적으로 극성이 반전되는 데이터전압을 상기 데이터라인들에 공급하는 데이터 구동회로를 갖는 액정표시장치의 구동방법은, 정극성 프리차지전압 및 부극성 프리차지전압을 발생하는 단계; 프레임마다 그 논리레벨이 반전되는 선택신호와, 상기 데이터 구동회로의 출력을 지시하는 소스 출력 인에이블신호에 동기하여 상기 프리차지전압들의 공급 타이밍을 제어하는 제1 및 제2 프리차지 제어신호를 발생하는 단계; 및 상기 선택신호와 상기 제1 및 제2 프리차지 제어신호에 응답하여, 상기 데이터전압의 극성과 반대 극성을 갖는 프리차지전압을 상기 데이터전압의 공급에 앞서 상기 데이터라인들에 공급하는 단계를 포함한다.According to the second embodiment of the present invention, a liquid crystal display panel including liquid crystal cells in which a plurality of data lines and a plurality of gate lines intersect and arranged in a matrix form, and a data voltage of which polarity is periodically inverted are applied to the data lines. A driving method of a liquid crystal display device having a data driving circuit for supplying includes: generating a positive precharge voltage and a negative precharge voltage; Generates first and second precharge control signals for controlling the supply timing of the precharge voltages in synchronization with a selection signal whose logic level is inverted every frame and a source output enable signal instructing the output of the data driving circuit. Doing; And supplying a precharge voltage having a polarity opposite to that of the data voltage to the data lines in response to the selection signal and the first and second precharge control signals. do.

본 발명의 실시예에 따른 액정표시장치와 그 구동방법은 프리차지전압의 극 성을 이 프리차지전압에 뒤이어 공급되는 데이터전압의 극성과는 무관하게 일정하게 하거나 또는, 이 프리차지전압에 뒤이어 공급되는 데이터전압의 극성과는 반대로 하여 데이터라인들에 공급함으로써, 액정층에 형성되는 전계 백터의 방향성과 세기를 분산시켜 이온의 분극 및 축적으로 인한 얼룩의 발현을 억제할 수 있다.The liquid crystal display device and the driving method thereof according to an embodiment of the present invention maintain the polarity of the precharge voltage regardless of the polarity of the data voltage supplied following the precharge voltage, or supply the voltage after the precharge voltage. By supplying the data lines opposite to the polarity of the data voltage, the direction and intensity of the electric field vector formed in the liquid crystal layer are dispersed, thereby suppressing the appearance of stains due to polarization and accumulation of ions.

이하, 도 3 내지 도 15를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다. Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 3 to 15.

도 3 내지 도 8은 본 발명의 제1 실시예에 따른 액정표시장치를 나타낸다.3 to 8 illustrate a liquid crystal display device according to a first embodiment of the present invention.

도 3을 참조하면, 본 발명의 제1 실시예에 따른 액정표시장치는 액정표시패널(10), 타이밍 콘트롤러(11), 데이터 구동회로(12), 스위치 어레이(13), 및 게이트 구동회로(14)를 구비한다. Referring to FIG. 3, the liquid crystal display according to the first exemplary embodiment of the present invention includes a liquid crystal display panel 10, a timing controller 11, a data driving circuit 12, a switch array 13, and a gate driving circuit ( 14).

액정표시패널(10)은 두 장의 유리기판 사이에 액정층이 형성된다. 이 액정표시패널은 m 개의 데이터라인들(DL)과 n 개의 게이트라인들(GL)의 교차 구조에 의해 매트릭스 형태로 배치된 m×n 개의 액정셀들(Clc)을 포함한다. In the liquid crystal display panel 10, a liquid crystal layer is formed between two glass substrates. The liquid crystal display panel includes m × n liquid crystal cells Clc arranged in a matrix by a cross structure of m data lines DL and n gate lines GL.

액정표시패널(10)의 하부 유리기판에는 데이터라인들(DL), 게이트라인들(GL), TFT들, 및 스토리지 커패시터(Cst)가 형성된다. 액정셀들(Clc)은 TFT에 접속되어 화소전극들(1)과 공통전극(2) 사이의 전계에 의해 구동된다. 액정표시패널(10)의 상부 유리기판 상에는 블랙매트릭스, 컬러필터 및 공통전극(2)이 형성된다. 공통전극(2)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서는 상부 유리기판 상에 형성되나, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서는 화소전극(1)과 함께 하부 유리기판 상에 형성될 수 있다. 액정표시패널(10)의 상부 유리기판과 하부 유리기판 각각에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다. Data lines DL, gate lines GL, TFTs, and a storage capacitor Cst are formed on the lower glass substrate of the liquid crystal display panel 10. The liquid crystal cells Clc are connected to the TFT and are driven by an electric field between the pixel electrodes 1 and the common electrode 2. The black matrix, the color filter, and the common electrode 2 are formed on the upper glass substrate of the liquid crystal display panel 10. The common electrode 2 is formed on the upper glass substrate in a vertical electric field driving method such as twisted nematic (TN) mode and vertical alignment (VA) mode, but the in-plane switching (IPS) mode and the fringe field switching (FFS) mode In the same horizontal electric field driving method, the pixel electrode 1 may be formed on the lower glass substrate. A polarizing plate is attached to each of the upper glass substrate and the lower glass substrate of the liquid crystal display panel 10, and an alignment layer for setting the pre-tilt angle of the liquid crystal is formed.

타이밍 콘트롤러(11)는 데이터 인에이블 신호(Data Enable, DE), 도트 클럭(CLK) 등의 타이밍신호를 입력받아 데이터 구동회로(12)와 게이트 구동회로(14)의 동작 타이밍을 제어하기 위한 제어신호들(GDC,DDC)을 발생한다. The timing controller 11 receives a timing signal such as a data enable signal (DE), a dot clock (CLK), and the like to control operation timing of the data driver circuit 12 and the gate driver circuit 14. Generate signals GDC, DDC.

게이트 구동회로(14)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)는 한 화면이 표시되는 1 수직기간 중에서 스캔이 시작되는 시작 수평라인을 지시하는 게이트 스타트 펄스(Gate Start Pulse : GSP), 게이트 구동회로(14) 내의 쉬프트 레지스터에 입력되어 게이트 스타트 펄스(GSP)를 순차적으로 쉬프트시키기 위한 타이밍 제어신호로써 TFT의 온(ON) 기간에 대응하는 펄스폭으로 발생되는 게이트 쉬프트 클럭신호(Gate Shift Clock : GSC), 및 게이트 구동회로(14)의 출력을 지시하는 게이트 출력 인에이블신호(Gate Output Enable : GOE) 등을 포함한다. The gate timing control signal GDC for controlling the operation timing of the gate driving circuit 14 is a gate start pulse (GSP) indicating a start horizontal line at which a scan starts in one vertical period in which one screen is displayed. Is a timing control signal input to the shift register in the gate driving circuit 14 to sequentially shift the gate start pulse GSP, and the gate shift clock signal Gate is generated with a pulse width corresponding to the ON period of the TFT. Shift Clock: GSC), and a Gate Output Enable Signal (GOE) indicating the output of the gate driving circuit 14.

데이터 구동회로(12)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)는 라이징(Rising) 또는 폴링(Falling) 에지에 기준하여 데이터 구동회로(12) 내에서 데이터의 래치동작을 지시하는 소스 샘플링 클럭(Source Sampling Clock : SSC), 데이터 구동회로(12)의 출력을 지시하는 소스 출력 인에이블신 호(SOE), 및 액정표시패널(10)의 액정셀들(Clc)에 공급될 데이터전압의 극성을 지시하는 극성제어신호(POL) 등을 포함한다.The data timing control signal DDC for controlling the operation timing of the data driving circuit 12 is a source for instructing the latch operation of data in the data driving circuit 12 based on a rising or falling edge. Source Sampling Clock (SSC), source output enable signal SOE indicating the output of the data driving circuit 12, and data voltage to be supplied to the liquid crystal cells Clc of the liquid crystal display panel 10. And a polarity control signal POL indicating the polarity of the signal.

또한, 타이밍 콘트롤러(11)는 외부 시스템 보드로부터 입력되는 디지털 비디오 데이터(RGB)를 액정표시패널(10)의 해상도에 맞게 재정렬하여 데이터 구동회로(12)에 공급한다.In addition, the timing controller 11 rearranges the digital video data RGB input from the external system board to the data driving circuit 12 according to the resolution of the liquid crystal display panel 10.

데이터 구동회로(12)는 타이밍 콘트롤러(11)로부터의 데이터 제어신호(DDC)에 응답하여 디지털 비디오 데이터(RGB)를 감마기준전압 발생부(미도시)로부터의 감마기준전압들(GMA)에 기반하여 아날로그 감마전압으로 변환하고, 그 아날로그 감마전압을 데이터전압으로써 액정표시패널(10)의 데이터라인들(DL)에 공급한다. 이를 위해, 데이터 구동회로(12)는 도 4에 도시된 바와 같이 쉬프트 레지스터(91), 제1 래치 어레이(93), 제2 래치 어레이(94), 감마전압 발생부(95), 디지털/아날로그 변환기(이하, "DAC"라 한다)(96)와, DAC(96)와 데이터라인(DL) 사이에 접속되는 출력 버퍼(미도시)를 각각 포함하는 다수의 데이터 드라이브 IC들을 구비한다.The data driving circuit 12 bases the digital video data RGB on the basis of the gamma reference voltages GMA from the gamma reference voltage generator (not shown) in response to the data control signal DDC from the timing controller 11. The analog gamma voltage is converted into an analog gamma voltage, and the analog gamma voltage is supplied to the data lines DL of the liquid crystal display panel 10 as a data voltage. To this end, the data driving circuit 12 may include a shift register 91, a first latch array 93, a second latch array 94, a gamma voltage generator 95, and a digital / analog as shown in FIG. A plurality of data drive ICs each include a converter (hereinafter referred to as a "DAC") 96 and an output buffer (not shown) connected between the DAC 96 and the data line DL.

쉬프트레지터(91)는 소스 샘플링 클럭(SSC)에 따라 샘플링신호를 쉬프트시킨다. 또한, 쉬프트 레지지터(91)는 제1 래치 어레이(93)의 래치수를 초과하는 데이터가 공급될 때 캐리신호(Carry)를 발생한다. The shift register 91 shifts the sampling signal according to the source sampling clock SSC. In addition, the shift register 91 generates a carry signal Carry when data exceeding the number of latches of the first latch array 93 is supplied.

제1 래치 어레이(93)는 쉬프트 레지스터(91)로부터 순차적으로 입력되는 샘플링신호에 응답하여 입력되는 디지털 비디오 데이터(RGB)을 샘플링하고, 그 데이터들(RGB)을 1 수평라인 분씩 래치한 다음, 1 수평라인 분의 데이터를 동시에 출력한다. The first latch array 93 samples the digital video data RGB input in response to the sampling signals sequentially input from the shift register 91, and latches the data RGB by one horizontal line. Simultaneously outputs data for one horizontal line.

제2 래치 어레이(94)는 제1 래치 어레이(93)로부터 입력되는 1 수평라인분의 데이터를 래치한 다음, 소스 출력 인에이블신호(SOE)의 로우논리기간 동안 다른 데이터 IC들의 제2 래치 어레이와 동시에 래치된 디지털 비디오 데이터들(RGB)을 출력한다. The second latch array 94 latches one horizontal line of data input from the first latch array 93 and then, during the low logic period of the source output enable signal SOE, the second latch array of other data ICs. And simultaneously output the latched digital video data RGB.

감마전압 발생부(95)는 공통전압(Vcom)을 사이에 두고 고전위 전원전압과 저전위 전원전압 사이에서 분압을 통해 셋팅 된 다수의 감마기준전압들(GMA)을 디지털 비디오 데이터들(RGB)의 비트수로 표현 가능한 계조 수만큼 더욱 세분화하여 각 계조에 해당하는 정극성 감마전압들(VGH)과 부극성 감마전압들(VGL)을 발생한다. The gamma voltage generator 95 may generate a plurality of gamma reference voltages GMA, which are set through a partial voltage between a high potential power supply voltage and a low potential power supply voltage with a common voltage Vcom therebetween, and receive digital video data RGB. Further, the gamma voltages VGH and the negative gamma voltages VGL corresponding to each gray level are further divided by the number of gray levels that can be expressed by the number of bits.

DAC(96)는 도 5와 같이 정극성 감마전압(VGH)이 공급되는 P-디코더(PDEC)(101), 부극성 감마전압(VGL)이 공급되는 N-디코더(NDEC)(102), 극성제어신호들(POL)에 응답하여 P-디코더(101)의 출력과 N-디코더(102)의 출력을 선택하는 멀티플렉서(103)를 포함한다. P-디코더(101)는 제2 래치 어레이(94)로부터 입력되는 디지털 비디오 데이터들(RGB)을 디코드하여 그 데이터의 계조값에 해당하는 정극성 감마전압(VGH)을 출력하고, N-디코더(102)는 제2 래치 어레이(94)로부터 입력되는 디지털 비디오 데이터들(RGB)을 디코드하여 그 데이터의 계조값에 해당하는 부극성 감마전압(VGL)을 출력한다. 멀티플렉서(103)는 극성제어신호(POL)에 응답하여 정극성의 감마전압(VGH)과 부극성의 감마전압(VGL)을 선택한다. As shown in FIG. 5, the DAC 96 includes a P-decoder (PDEC) 101 supplied with a positive gamma voltage (VGH), an N-decoder (NDEC) 102 supplied with a negative gamma voltage (VGL), and a polarity. And a multiplexer 103 for selecting the output of the P-decoder 101 and the output of the N-decoder 102 in response to the control signals POL. The P-decoder 101 decodes the digital video data RGB input from the second latch array 94, outputs a positive gamma voltage VGH corresponding to the gray level of the data, and outputs an N-decoder ( 102 decodes the digital video data RGB input from the second latch array 94 and outputs a negative gamma voltage VGL corresponding to a gray value of the data. The multiplexer 103 selects the positive gamma voltage VGH and the negative gamma voltage VGL in response to the polarity control signal POL.

출력 버퍼(미도시)는 데이터라인(DL)으로 공급되는 아날로그 데이터전압의 신호감쇠를 최소화한다.An output buffer (not shown) minimizes signal attenuation of the analog data voltage supplied to the data line DL.

게이트 구동회로(14)는 데이터전압이 공급될 액정표시패널(10)의 수평라인을 선택하는 스캔펄스를 게이트라인들(GL)에 순차적으로 공급한다. 이를 위해, 게이트 구동회로(14)는 쉬프트 레지스터, 쉬프트 레지스터의 출력신호를 액정셀(Clc)의 TFT 구동에 적합한 스윙폭으로 변환하기 위한 레벨 쉬프터, 및 레벨 쉬프터와 게이트라인(GL) 사이에 접속되는 출력 버퍼를 각각 포함하는 다수의 게이트 드라이브 IC들로 구성된다. The gate driving circuit 14 sequentially supplies scan pulses for selecting the horizontal line of the liquid crystal display panel 10 to which the data voltage is supplied to the gate lines GL. To this end, the gate driving circuit 14 is connected to a shift register, a level shifter for converting an output signal of the shift register to a swing width suitable for TFT driving of the liquid crystal cell Clc, and connected between the level shifter and the gate line GL. It consists of a plurality of gate drive ICs each including an output buffer.

스위치 어레이(13)는 데이터 구동회로(12)와 데이터라인들(DL) 사이에 접속되어 액정표시장치의 DC-DC 변환기(미도시)에서 발생된 정극성 프리차지전압(+Vpre) 또는 부극성 프리차지전압(-Vpre)을 소스 출력 인에이블신호(SOE)의 하이논리기간 동안 데이터라인들(DL)에 공급한다. 이를 위해, 스위치 어레이(13)는 도 5에 도시된 바와 같이 데이터라인들(DL)에 접속된 출력단자(t3)를 각각 소스 출력 인에이블신호(SOE)의 논리레벨에 따라 프리차지전압 입력단자(t1)와 데이터전압 입력단자(t2)에 선택적으로 접속시키는 다수의 스위치들(SW)을 가진다. 이 스위치 어레이(13)를 통해 데이터라인들(DL)에 공급되는 프리차지전압은 모든 프레임기간 동안 데이터전압의 극성 변화에 상관없이 정극성 프리차지전압(+Vpre) 또는 부극성 프리차지전압(-Vpre) 중 어느 한 값으로 일정하게 유지된다.The switch array 13 is connected between the data driving circuit 12 and the data lines DL to generate a positive precharge voltage (+ Vpre) or a negative polarity generated by a DC-DC converter (not shown) of the liquid crystal display. The precharge voltage -Vpre is supplied to the data lines DL during the high logic period of the source output enable signal SOE. To this end, as shown in FIG. 5, the switch array 13 uses the output terminal t3 connected to the data lines DL according to the logic level of the source output enable signal SOE, respectively. and a plurality of switches SW selectively connected to t1 and the data voltage input terminal t2. The precharge voltage supplied to the data lines DL through the switch array 13 is positive precharge voltage (+ Vpre) or negative precharge voltage (−) regardless of the polarity change of the data voltage during all frame periods. Vpre) is kept constant.

예컨대, 프리차지전압 입력단자(t1)로 정극성 프리차지전압(+Vpre)이 공급되는 경우, 데이터라인들(DL)에 공급되는 프리차지전압은 도 6과 같이 소스 출력 인에이블신호(SOE)의 하이논리기간(HIGH) 동안 항상 정극성 프리차지전압(+Vpre) 값을 가진다. 이에 따라, 기수 프레임에서 소스 출력 인에이블신호(SOE)의 기수번째 하이논리기간(HIGH)에 동기되는 프리차지전압은 이 프리차지전압에 뒤이어 공급되 는 데이터전압(+Vdata)과 동일 극성을 갖게 되는 반면, 소스 출력 인에이블신호(SOE)의 우수번째 하이논리기간(HIGH)에 동기되는 프리차지전압은 이 프리차지전압에 뒤이어 공급되는 데이터전압(-Vdata)과 반대 극성을 갖게 된다. 그리고, 우수 프레임에서 소스 출력 인에이블신호(SOE)의 기수번째 하이논리기간(HIGH)에 동기되는 프리차지전압은 이 프리차지전압에 뒤이어 공급되는 데이터전압(-Vdata)과 반대 극성을 갖게 되는 반면, 소스 출력 인에이블신호(SOE)의 우수번째 하이논리기간(HIGH)에 동기되는 프리차지전압은 이 프리차지전압에 뒤이어 공급되는 데이터전압(+Vdata)과 동일 극성을 갖게 된다. 여기서, 정극성 프리차지전압(+Vpre)의 값은, 액정층에 형성되는 전계 백터의 방향성과 세기를 분산시켜 이온의 분극 및 축적으로 인한 얼룩 현상을 억제하기에 용이하도록 최고 계조의 정극성 데이터전압(+Vdata)보다 큰 값으로 공급됨이 바람직하다. 도 6에서 -Vdata는 최고 계조의 부극성 데이터전압을 나타내며, 수직으로 이웃한 액정셀들에는 서로 반대 극성의 데이터전압이 공급되고 있다.For example, when the positive precharge voltage + Vpre is supplied to the precharge voltage input terminal t1, the precharge voltage supplied to the data lines DL is the source output enable signal SOE as shown in FIG. 6. It always has a positive precharge voltage (+ Vpre) during the HIGH logic period of. Accordingly, the precharge voltage synchronized with the odd high logic period HIGH of the source output enable signal SOE in the odd frame has the same polarity as the data voltage (+ Vdata) supplied after the precharge voltage. On the other hand, the precharge voltage synchronized with the even-numbered high logic period HIGH of the source output enable signal SOE has a polarity opposite to the data voltage (-Vdata) supplied after the precharge voltage. In addition, the precharge voltage synchronized with the odd high logic period (HIGH) of the source output enable signal (SOE) in the even frame has a polarity opposite to the data voltage (-Vdata) supplied after the precharge voltage. The precharge voltage synchronized with the even high logic period HIGH of the source output enable signal SOE has the same polarity as the data voltage + Vdata supplied following the precharge voltage. Here, the value of the positive precharge voltage (+ Vpre) is the highest gray scale positive polarity data so as to disperse the directionality and intensity of the electric field vector formed in the liquid crystal layer and to suppress the phenomenon of staining caused by polarization and accumulation of ions. It is preferable to supply a value larger than the voltage (+ Vdata). In FIG. 6, -Vdata represents a negative gray data voltage having the highest gray level, and data voltages having opposite polarities are supplied to vertically adjacent liquid crystal cells.

또한, 프리차지전압 입력단자(t1)로 부극성 프리차지전압(-Vpre)이 공급되는 경우, 데이터라인들(DL)에 공급되는 프리차지전압은 도 7과 같이 소스 출력 인에이블신호(SOE)의 하이논리기간(HIGH) 동안 항상 부극성 프리차지전압(-Vpre) 값을 가진다. 이에 따라, 기수 프레임에서 소스 출력 인에이블신호(SOE)의 기수번째 하이논리기간(HIGH)에 동기되는 프리차지전압은 이 프리차지전압에 뒤이어 공급되는 데이터전압(+Vdata)과 반대 극성을 갖게 되는 반면, 소스 출력 인에이블신호(SOE)의 우수번째 하이논리기간(HIGH)에 동기되는 프리차지전압은 이 프리차지전압에 뒤이 어 공급되는 데이터전압(-Vdata)과 동일 극성을 갖게 된다. 그리고, 우수 프레임에서 소스 출력 인에이블신호(SOE)의 기수번째 하이논리기간(HIGH)에 동기되는 프리차지전압은 이 프리차지전압에 뒤이어 공급되는 데이터전압(-Vdata)과 동일 극성을 갖게 되는 반면, 소스 출력 인에이블신호(SOE)의 우수번째 하이논리기간(HIGH)에 동기되는 프리차지전압은 이 프리차지전압에 뒤이어 공급되는 데이터전압(+Vdata)과 반대 극성을 갖게 된다. 여기서, 부극성 프리차지전압(-Vpre)의 값은, 액정층에 형성되는 전계 백터의 방향성과 세기를 분산시켜 이온의 분극 및 축적으로 인한 얼룩 현상을 억제하기에 용이하도록 최고 계조의 부극성 데이터전압(-Vdata)보다 작은 값으로 공급됨이 바람직하다. 도 7에서 +Vdata는 최고 계조의 정극성 데이터전압을 나타내며, 수직으로 이웃한 액정셀들에는 서로 반대 극성의 데이터전압이 공급되고 있다.In addition, when the negative precharge voltage (-Vpre) is supplied to the precharge voltage input terminal t1, the precharge voltage supplied to the data lines DL is the source output enable signal SOE as shown in FIG. 7. It always has a negative precharge voltage (-Vpre) during the high logic period (HIGH). Accordingly, the precharge voltage synchronized with the odd high logic period HIGH of the source output enable signal SOE in the odd frame has a polarity opposite to the data voltage (+ Vdata) supplied after the precharge voltage. On the other hand, the precharge voltage synchronized with the even-numbered high logic period HIGH of the source output enable signal SOE has the same polarity as the data voltage -Vdata supplied following this precharge voltage. The precharge voltage synchronized with the odd high logic period HIGH of the source output enable signal SOE in the even frame has the same polarity as the data voltage (-Vdata) supplied after the precharge voltage. The precharge voltage synchronized with the even-numbered high logic period HIGH of the source output enable signal SOE has a polarity opposite to the data voltage + Vdata supplied following the precharge voltage. Here, the value of the negative precharge voltage (-Vpre) is the highest grayscale negative polarity data so as to disperse the directionality and intensity of the electric field vector formed in the liquid crystal layer to suppress the phenomenon of staining caused by polarization and accumulation of ions. It is preferable to supply a value smaller than the voltage (-Vdata). In FIG. 7, + Vdata represents a positive gray data voltage having the highest gray level, and data voltages having opposite polarities are supplied to vertically adjacent liquid crystal cells.

이와 같이, 본 발명의 제1 실시예에 따른 액정표시장치와 그 구동방법은 이 스위치 어레이(13)를 통해 프리차지전압의 극성을 이 프리차지전압에 뒤이어 공급되는 데이터전압의 극성과는 무관하게 일정하게 유지시킴으로써, 액정층에 형성되는 전계 백터의 방향성과 세기를 분산시켜 이온의 분극 및 축적으로 인한 얼룩의 발현을 억제할 수 있다.As described above, the liquid crystal display and the driving method thereof according to the first exemplary embodiment of the present invention have the polarity of the precharge voltage through the switch array 13 regardless of the polarity of the data voltage supplied after the precharge voltage. By keeping it constant, the orientation and intensity of the electric field vector formed in a liquid crystal layer can be disperse | distributed, and the appearance of the stain by polarization and accumulation of ions can be suppressed.

한편, 본 발명의 제1 실시예에 따른 액정표시장치는 도 8에 도시된 바와 같이, 프리차지전압 입력단자(t1) 전단에 또 다른 스위치(S)를 개재하고, 일정 주기로 그 논리레벨이 다르게 발생되는 주기 데이터(Dt)를 이용하여 이 스위치(S)를 제어함으로써, 얼룩 발현의 억제를 위한 프리차지전압(+Vpre/-Vpre)을 액정셀들에 단 속적으로 공급할 수도 있다. 여기서, 주기 데이터(Dt)는 타이밍 콘트롤러(11)로부터 발생될 수 있다.Meanwhile, in the liquid crystal display according to the first exemplary embodiment of the present invention, as shown in FIG. 8, the logic level is changed at a predetermined period by another switch S in front of the precharge voltage input terminal t1. By controlling the switch S by using the generated period data Dt, the precharge voltage (+ Vpre / -Vpre) for suppressing staining may be supplied to the liquid crystal cells intermittently. In this case, the period data Dt may be generated from the timing controller 11.

도 9 내지 도 14는 본 발명의 제2 실시예에 따른 액정표시장치를 나타낸다.9 to 14 show a liquid crystal display according to a second embodiment of the present invention.

도 9를 참조하면, 본 발명의 제2 실시예에 따른 액정표시장치는 액정표시패널(10), 타이밍 콘트롤러(11), 데이터 구동회로(12), 게이트 구동회로(14), 스위치 어레이(23), 및 프리차지 제어회로(25)를 구비한다. 9, a liquid crystal display according to a second exemplary embodiment of the present invention includes a liquid crystal display panel 10, a timing controller 11, a data driving circuit 12, a gate driving circuit 14, and a switch array 23. ) And a precharge control circuit 25.

액정표시패널(10), 타이밍 콘트롤러(11), 데이터 구동회로(12) 및 게이트 구동회로(14)는 도 3의 그것들과 실질적으로 동일한 기능을 수행하므로, 이들에 대한 상세한 설명은 생략하기로 한다.Since the liquid crystal display panel 10, the timing controller 11, the data driver circuit 12, and the gate driver circuit 14 perform substantially the same functions as those of FIG. 3, a detailed description thereof will be omitted. .

프리차지 제어회로(25)는 도 10과 같이 라인카운터(251), 선택신호 발생부(252), 샘플링신호 발생부(253), 및 앤드 게이트들(254a,254b)을 구비하여 프레임마다 그 논리레벨이 반전되는 선택신호(SEL)와, 프리차지전압들(-Vpre,+Vpre)을 데이터라인들(DL)에 공급하기 위한 프리차지 제어신호들(-PRE,+PRE)을 발생한다.The precharge control circuit 25 includes a line counter 251, a selection signal generator 252, a sampling signal generator 253, and end gates 254a and 254b as shown in FIG. The select signal SEL whose level is inverted and the precharge control signals -PRE and + PRE for supplying the precharge voltages -Vpre and + Vpre to the data lines DL are generated.

라인카운터(251)는 1 수평기간 주기로 발생되는 데이터 인에이블신호(DE)를 카운트하여 데이터전압이 공급되는 액정표시패널(10)의 수평라인 수를 카운트한다.The line counter 251 counts the data enable signal DE generated in one horizontal period and counts the number of horizontal lines of the liquid crystal display panel 10 to which the data voltage is supplied.

선택신호 발생부(252)는 라인카운터(251)로부터 공급되는 라인 카운트값이 액정표시패널(10)의 라인수만큼 누적될 때 프레임기간 카운트값을 증가시켜 프레임수를 카운트하고, 이 프레임 카운트 정보에 기초하여 프레임 수가 카운트될 때마다 논리레벨이 반전되는 선택신호(SEL)를 발생한다. When the line count value supplied from the line counter 251 is accumulated by the number of lines of the liquid crystal display panel 10, the selection signal generator 252 increases the frame period count value to count the number of frames, and the frame count information. The selection signal SEL is generated in which the logic level is inverted each time the number of frames is counted based on.

샘플링신호 발생부(253)는 타이밍 콘트롤러(11)로부터의 소스 출력 인에이블 신호(SOE)을 참조하여 도 11과 같은 제1 및 제2 샘플링 신호(-SAM,+SAM)을 발생한다. 제1 샘플링 신호(-SAM)은 소스 출력 인에이블신호(SOE)의 기수번째 라이징에지에 동기하여 하이논리레벨로 발생된 후 소스 출력 인에이블신호(SOE)의 우수번째 라이징에지에 동기하여 로우논리레벨로 그 전위가 반전된다. 반면, 제2 샘플링 신호(+SAM)은 소스 출력 인에이블신호(SOE)의 우수번째 라이징에지에 동기하여 하이논리레벨로 발생된 후 소스 출력 인에이블신호(SOE)의 기수번째 라이징에지에 동기하여 로우논리레벨로 그 전위가 반전됨으로써, 제1 샘플링 신호(-SAM)와는 반대 위상을 갖는다.The sampling signal generator 253 generates the first and second sampling signals -SAM and + SAM as shown in FIG. 11 with reference to the source output enable signal SOE from the timing controller 11. The first sampling signal (-SAM) is generated at a high logic level in synchronization with the odd-numbered rising edge of the source output enable signal SOE, and then low logic in synchronization with the even-most rising edge of the source output enable signal SOE. The potential is reversed to the level. On the other hand, the second sampling signal + SAM is generated at the high logic level in synchronization with the even-numbered rising edge of the source output enable signal SOE and then in synchronization with the odd-numbered rising edge of the source output enable signal SOE. The potential is inverted to the low logic level, and thus has a phase opposite to that of the first sampling signal -SAM.

제1 앤드 게이트(254a)는 제1 샘플링 신호(-SAM)와 소스 출력 인에이블신호(SOE)를 논리곱 연산하여 도 11과 같은 소스 출력 인에이블신호(SOE)의 기수번째 하이논리기간 동안 하이논리레벨로 발생되는 제1 프리차지 제어신호(-PRE)를 발생한다.The first AND gate 254a performs a logical AND operation on the first sampling signal (-SAM) and the source output enable signal SOE so as to be high during the odd high logic period of the source output enable signal SOE as shown in FIG. 11. A first precharge control signal (-PRE) generated at a logic level is generated.

제2 앤드 게이트(254b)는 제2 샘플링 신호(+SAM)와 소스 출력 인에이블신호(SOE)를 논리곱 연산하여 도 11과 같은 소스 출력 인에이블신호(SOE)의 우수번째 하이논리기간 동안 하이논리레벨로 발생되는 제2 프리차지 제어신호(+PRE)를 발생한다.The second AND gate 254b performs an AND operation on the second sampling signal + SAM and the source output enable signal SOE to perform a high logic operation during the even high logic period of the source output enable signal SOE as shown in FIG. 11. A second precharge control signal + PRE is generated at a logic level.

스위치 어레이(23)는 제1 멀티플렉서(231), 제2 멀티플렉서(232), 및 전압선택부(233)를 구비하여 데이터 구동회로(12)와 데이터라인들(DL) 사이에 접속된다. The switch array 23 includes a first multiplexer 231, a second multiplexer 232, and a voltage selector 233 to be connected between the data driving circuit 12 and the data lines DL.

제1 멀티플렉서(231)는 선택신호 발생부(252)로부터의 선택신호(SEL)에 응답하여 기수 프레임에서 부극성 프리차지전압(-Vpre)을 출력하고 우수 프레임에서 정 극성 프리차지전압(+Vpre)을 출력한다.The first multiplexer 231 outputs the negative precharge voltage (-Vpre) in the odd frame and the positive precharge voltage (+ Vpre) in the even frame in response to the selection signal SEL from the selection signal generator 252. )

제2 멀티플렉서(232)는 선택신호 발생부(252)로부터의 선택신호(SEL)에 응답하여 기수 프레임에서 정극성 프리차지전압(+Vpre)을 출력하고 우수 프레임에서 부극성 프리차지전압(-Vpre)을 출력한다. The second multiplexer 232 outputs the positive precharge voltage (+ Vpre) in the odd frame and the negative precharge voltage (-Vpre) in the even frame in response to the selection signal SEL from the selection signal generator 252. )

전압선택부(233)는 도 13에 도시된 바와 같이, 제1 및 제2 프리차지 제어신호(-PRE,+PRE)의 논리레벨에 따라 제1 및 제2 멀티플렉서(231,232)로부터의 프리차지전압들(-Vpre,+Vpre)과 데이터 구동회로(12)로부터의 데이터전압(+Vdata/-Vdata)을 선택적으로 데이터라인들(DL)에 공급한다. 이를 위해, 전압선택부(233)는 제1 멀티플렉서(231)의 출력측에 접속되는 제1 프리차지전압 입력단자(t1)와, 제2 멀티플렉서(232)의 출력측에 접속되는 제2 프리차지전압 입력단자(t2)와, 데이터 구동회로(12)의 출력측에 접속되는 데이터전압 입력단자(t3)와, 데이터라인들(DL)에 접속되는 출력단자(t4)를 구비한다. 이러한, 전압선택부(233)는 도 14와 같이 기수 프레임에서, 정극성 데이터전압(+Vdata)의 공급에 앞서 제1 프리차지 제어신호(-PRE)의 하이논리기간 동안 제1 멀티플렉서(231)로부터의 부극성 프리차지전압(-Vpre)을 데이터라인들(DL)에 공급하고, 부극성 데이터전압(-Vdata)의 공급에 앞서 제2 프리차지 제어신호(+PRE)의 하이논리기간 동안 제2 멀티플렉서(232)로부터의 정극성 프리차지전압(+Vpre)을 데이터라인들(DL)에 공급한다. 반면, 전압선택부(233)는 도 14와 같이 우수 프레임에서, 부극성 데이터전압(-Vdata)의 공급에 앞서 제1 프리차지 제어신호(-PRE)의 하이논리기간 동안 제1 멀티플렉서(231)로부터의 정극성 프리차지전압(+Vpre)을 데이터라인들(DL)에 공급하고, 정극성 데이터전 압(+Vdata)의 공급에 앞서 제2 프리차지 제어신호(+PRE)의 하이논리기간 동안 제2 멀티플렉서(232)로부터의 부극성 프리차지전압(-Vpre)을 데이터라인들(DL)에 공급한다. 여기서, 정극성 프리차지전압(+Vpre)의 값은 액정층에 형성되는 전계 백터의 방향성과 세기를 분산시켜 이온의 분극 및 축적으로 인한 얼룩 현상을 억제하기에 용이하도록 최고 계조의 정극성 데이터전압(+Vdata)보다 큰 값으로 공급됨이 바람직하며, 부극성 프리차지전압(-Vpre)의 값은 액정층에 형성되는 전계 백터의 방향성과 세기를 분산시켜 이온의 분극 및 축적으로 인한 얼룩 현상을 억제하기에 용이하도록 최고 계조의 부극성 데이터전압(-Vdata)보다 작은 값으로 공급됨이 바람직하다.As illustrated in FIG. 13, the voltage selector 233 includes precharge voltages from the first and second multiplexers 231 and 232 according to logic levels of the first and second precharge control signals -PRE and + PRE. (-Vpre, + Vpre) and the data voltage (+ Vdata / -Vdata) from the data driving circuit 12 are selectively supplied to the data lines DL. To this end, the voltage selector 233 includes a first precharge voltage input terminal t1 connected to the output side of the first multiplexer 231 and a second precharge voltage input connected to the output side of the second multiplexer 232. A terminal t2, a data voltage input terminal t3 connected to the output side of the data driving circuit 12, and an output terminal t4 connected to the data lines DL are provided. The voltage selector 233, in the odd frame as shown in FIG. 14, prior to the supply of the positive data voltage + Vdata, the first multiplexer 231 during the high logic period of the first precharge control signal -PRE. The negative precharge voltage (-Vpre) from the second data line (DL) and supply the data line (DL) during the high logic period of the second precharge control signal (+ PRE) prior to the supply of the negative data voltage (-Vdata). The positive precharge voltage + Vpre from the multiplexer 232 is supplied to the data lines DL. On the other hand, the voltage selector 233 is the first multiplexer 231 in the even frame as shown in FIG. 14 during the high logic period of the first precharge control signal (-PRE) prior to the supply of the negative data voltage (-Vdata). The positive precharge voltage (+ Vpre) from is supplied to the data lines (DL) and during the high logic period of the second precharge control signal (+ PRE) prior to the supply of the positive data voltage (+ Vdata). The negative precharge voltage (-Vpre) from the second multiplexer 232 is supplied to the data lines DL. Here, the value of the positive precharge voltage (+ Vpre) is a positive data voltage of the highest gradation so as to disperse the directionality and intensity of the electric field vector formed in the liquid crystal layer to suppress staining caused by polarization and accumulation of ions It is preferable to supply a value larger than (+ Vdata), and the value of the negative precharge voltage (-Vpre) disperses the directionality and intensity of the electric field vector formed in the liquid crystal layer to prevent staining due to polarization and accumulation of ions. It is preferable to supply a value smaller than the negative data voltage (-Vdata) of the highest gradation to facilitate suppression.

이러한 스위치 어레이(23)를 통해 데이터라인들(DL)에 공급되는 프리차지전압은 이 프리차지전압에 뒤이어 공급되는 데이터전압과는 반대 극성을 갖게 된다.The precharge voltage supplied to the data lines DL through the switch array 23 has a polarity opposite to the data voltage supplied following the precharge voltage.

이와 같이, 본 발명의 제2 실시예에 따른 액정표시장치와 그 구동방법은 이 스위치 어레이(23)를 통해 프리차지전압의 극성을 이 프리차지전압에 뒤이어 공급되는 데이터전압의 극성과는 반대로 하여 데이터라인들(DL)에 공급함으로써, 액정층에 형성되는 전계 백터의 방향성과 세기를 분산시켜 이온의 분극 및 축적으로 인한 얼룩의 발현을 억제할 수 있다.As described above, the liquid crystal display and the driving method thereof according to the second embodiment of the present invention reverse the polarity of the precharge voltage through the switch array 23 to the polarity of the data voltage supplied after the precharge voltage. By supplying the data lines DL, the direction and intensity of the electric field vector formed in the liquid crystal layer may be dispersed to suppress the appearance of stains due to polarization and accumulation of ions.

한편, 본 발명의 제2 실시예에 따른 액정표시장치는 도 15에 도시된 바와 같이, 제1 및 제2 멀티플렉서(231,232) 전단에 스위치(S)를 개재하고, 일정 주기로 그 논리레벨이 다르게 발생되는 주기 데이터(Dt)를 이용하여 이 스위치(S)를 제어함으로써, 얼룩 발현의 억제를 위한 프리차지전압들(-Vpre,+Vpre)을 액정셀들에 단 속적으로 공급할 수도 있다. 여기서, 주기 데이터(Dt)는 타이밍 콘트롤러(11)로부터 발생될 수 있다.Meanwhile, in the liquid crystal display according to the second exemplary embodiment of the present invention, as shown in FIG. 15, the logic level occurs differently at regular intervals through the switch S in front of the first and second multiplexers 231 and 232. By controlling the switch S using the periodic data Dt, the precharge voltages (-Vpre, + Vpre) for suppressing spot expression can be supplied to the liquid crystal cells intermittently. In this case, the period data Dt may be generated from the timing controller 11.

상술한 바와 같이, 본 발명의 실시예에 따른 액정표시장치와 그 구동방법은 프리차지전압의 극성을 이 프리차지전압에 뒤이어 공급되는 데이터전압의 극성과는 무관하게 일정하게 하거나 또는, 이 프리차지전압에 뒤이어 공급되는 데이터전압의 극성과는 반대로 하여 데이터라인들에 공급함으로써, 액정층에 형성되는 전계 백터의 방향성과 세기를 분산시켜 이온의 분극 및 축적으로 인한 얼룩의 발현을 억제할 수 있다.As described above, the liquid crystal display device and the driving method thereof according to the embodiment of the present invention may make the polarity of the precharge voltage constant or independent of the polarity of the data voltage supplied after the precharge voltage. By supplying the data lines opposite to the polarity of the data voltage supplied following the voltage, the directivity and intensity of the electric field vector formed in the liquid crystal layer are dispersed, thereby suppressing the appearance of spots due to polarization and accumulation of ions.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

도 1은 일반적인 액정표시장치의 화소의 등가 회로도.1 is an equivalent circuit diagram of a pixel of a general liquid crystal display device.

도 2는 액정표시장치의 구동신호들을 나타내는 파형도. 2 is a waveform diagram illustrating driving signals of a liquid crystal display;

도 3은 본 발명의 제1 실시예에 따른 액정표시장치를 나타내는 블럭도. 3 is a block diagram showing a liquid crystal display device according to a first embodiment of the present invention.

도 4는 도 3의 데이터 구동회로를 나타내는 블럭도.4 is a block diagram illustrating a data driving circuit of FIG. 3.

도 5는 도 3의 스위치 어레이와, 도 4의 DAC를 나타내는 회로도.5 is a circuit diagram showing the switch array of FIG. 3 and the DAC of FIG.

도 6은 정극성 프리차지전압이 인가될 때의 데이터전압과 프리차지전압의 충전 파형도.6 is a charging waveform diagram of a data voltage and a precharge voltage when a positive precharge voltage is applied.

도 7은 부극성 프리차지전압이 인가될 때의 데이터전압과 프리차지전압의 충전 파형도.7 is a charging waveform diagram of a data voltage and a precharge voltage when a negative precharge voltage is applied.

도 8은 프리차지전압을 미리 정해진 시간 주기로 인가하기 위한 개요도.8 is a schematic diagram for applying a precharge voltage at a predetermined time period.

도 9는 본 발명의 제2 실시예에 따른 액정표시장치를 나타내는 블럭도. 9 is a block diagram illustrating a liquid crystal display according to a second embodiment of the present invention.

도 10은 도 9의 프리차지 제어회로를 나타내는 블럭도.FIG. 10 is a block diagram illustrating the precharge control circuit of FIG. 9. FIG.

도 11은 프리차지 제어회로로부터 발생되는 제어신호들의 파형도.11 is a waveform diagram of control signals generated from a precharge control circuit.

도 12는 도 9의 스위치 어레이와, 도 4의 DAC를 나타내는 회로도.12 is a circuit diagram illustrating the switch array of FIG. 9 and the DAC of FIG. 4.

도 13은 기수/우수 프레임에서 프리차지 제어신호들의 논리레벨에 따른 출력전압들의 종류 및 극성을 나타내는 진리표.FIG. 13 is a truth table showing types and polarities of output voltages according to logic levels of precharge control signals in odd / excellent frames. FIG.

도 14는 기수/우수 프레임에서 데이터전압과 반대 극성을 갖는 프리차지전압의 충전 파형도.14 is a charging waveform diagram of a precharge voltage having a polarity opposite to the data voltage in the odd / excellent frame.

도 15는 프리차지전압을 미리 정해진 시간 주기로 인가하기 위한 개요도.15 is a schematic diagram for applying a precharge voltage at a predetermined time period.

〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>

10 : 액정표시패널 11 : 타이밍 콘트롤러10 liquid crystal display panel 11 timing controller

12 : 데이터 구동회로 13,23 : 스위치 어레이 12: data driving circuit 13, 23: switch array

14 : 게이트 구동회로 25 : 프리차지 제어회로14 gate driving circuit 25 precharge control circuit

231,232 : 멀티플렉서 233 : 전압선택부231,232: multiplexer 233: voltage selector

251 : 라인카운터 252 : 선택신호 발생부251: line counter 252: selection signal generator

253 : 샘플링신호 발생부 254a,254b : 앤드게이트253: sampling signal generator 254a, 254b: AND gate

Claims (10)

다수의 데이터라인들과 다수의 게이트라인들이 교차되고 매트릭스 형태로 배치되는 액정셀들을 포함한 액정표시패널; A liquid crystal display panel including liquid crystal cells intersecting a plurality of data lines and a plurality of gate lines and arranged in a matrix form; 주기적으로 극성이 반전되는 데이터전압을 상기 데이터라인들에 공급하는 데이터 구동회로; A data driving circuit for supplying data voltages whose polarities are inverted periodically to the data lines; 일정한 극성을 갖는 프리차지전압을 발생하는 전원 발생회로; 및A power generation circuit for generating a precharge voltage having a predetermined polarity; And 상기 데이터 구동회로의 출력을 지시하는 소스 출력 인에이블신호에 응답하여, 상기 데이터전압의 극성에 상관없이 상기 프리차지전압을 상기 데이터전압의 공급에 앞서 상기 데이터라인들에 공급하는 스위치 어레이를 구비하는 것을 특징으로 하는 액정표시장치.And a switch array configured to supply the precharge voltage to the data lines prior to the supply of the data voltage, in response to a source output enable signal indicating an output of the data driving circuit. Liquid crystal display device characterized in that. 제 1 항에 있어서,The method of claim 1, 상기 프리차지전압은,The precharge voltage is, 상기 소스 출력 인에이블신호의 하이논리구간 동안 정극성 또는 부극성 중 어느 한 극성으로 상기 데이터라인들로 공급되는 것을 특징으로 하는 액정표시장치.And supplying the data lines with one of a positive polarity and a negative polarity during the high logic period of the source output enable signal. 제 2 항에 있어서,The method of claim 2, 수직으로 이웃한 액정셀들에 공급되는 데이터전압은 서로 반대 극성을 가지 며, 상기 프리차지전압이 정극성일때;When the data voltages supplied to vertically adjacent liquid crystal cells have opposite polarities, and the precharge voltage is positive; 기수 프레임에서, 상기 소스 출력 인에이블신호의 기수번째 하이논리기간에 동기되는 프리차지전압은 이 프리차지전압에 뒤이어 공급되는 데이터전압과 동일 극성을 갖게 되는 반면, 상기 소스 출력 인에이블신호의 우수번째 하이논리기간에 동기되는 프리차지전압은 이 프리차지전압에 뒤이어 공급되는 데이터전압과 반대 극성을 가지며;In an odd frame, the precharge voltage synchronized with the odd-numbered high logic period of the source output enable signal has the same polarity as the data voltage supplied following the precharge voltage, while the even-numbered second of the source output enable signal The precharge voltage synchronized with the high logic period has a polarity opposite to the data voltage supplied following this precharge voltage; 우수 프레임에서, 상기 소스 출력 인에이블신호의 기수번째 하이논리기간에 동기되는 프리차지전압은 이 프리차지전압에 뒤이어 공급되는 데이터전압과 반대 극성을 갖게 되는 반면, 상기 소스 출력 인에이블신호의 우수번째 하이논리기간에 동기되는 프리차지전압은 이 프리차지전압에 뒤이어 공급되는 데이터전압과 동일 극성을 갖는 것을 특징으로 하는 액정표시장치.In the even frame, the precharge voltage synchronized with the odd high logic period of the source output enable signal has a polarity opposite to the data voltage supplied following the precharge voltage, while the even number of the source output enable signal And a precharge voltage synchronized with the high logic period has the same polarity as the data voltage supplied following the precharge voltage. 제 2 항에 있어서,The method of claim 2, 수직으로 이웃한 액정셀들에 공급되는 데이터전압은 서로 반대 극성을 가지며, 상기 프리차지전압이 부극성일때;When the data voltages supplied to vertically adjacent liquid crystal cells have opposite polarities, and the precharge voltage is negative; 기수 프레임에서, 상기 소스 출력 인에이블신호의 기수번째 하이논리기간에 동기되는 프리차지전압은 이 프리차지전압에 뒤이어 공급되는 데이터전압과 반대 극성을 갖게 되는 반면, 상기 소스 출력 인에이블신호의 우수번째 하이논리기간에 동기되는 프리차지전압은 이 프리차지전압에 뒤이어 공급되는 데이터전압과 동일 극성을 가지며;In an odd frame, the precharge voltage synchronized to the odd-numbered high logic period of the source output enable signal has a polarity opposite to the data voltage supplied following the precharge voltage, while the even-numbered second of the source output enable signal The precharge voltage synchronized with the high logic period has the same polarity as the data voltage supplied following this precharge voltage; 우수 프레임에서, 상기 소스 출력 인에이블신호의 기수번째 하이논리기간에 동기되는 프리차지전압은 이 프리차지전압에 뒤이어 공급되는 데이터전압과 동일 극성을 갖게 되는 반면, 상기 소스 출력 인에이블신호의 우수번째 하이논리기간에 동기되는 프리차지전압은 이 프리차지전압에 뒤이어 공급되는 데이터전압과 반대 극성을 갖는 것을 특징으로 하는 액정표시장치.In the even frame, the precharge voltage synchronized with the odd high logic period of the source output enable signal has the same polarity as the data voltage supplied following the precharge voltage, while the even number of the source output enable signal A precharge voltage synchronized with a high logic period has a polarity opposite to that of a data voltage supplied following the precharge voltage. 다수의 데이터라인들과 다수의 게이트라인들이 교차되고 매트릭스 형태로 배치되는 액정셀들을 포함한 액정표시패널; A liquid crystal display panel including liquid crystal cells intersecting a plurality of data lines and a plurality of gate lines and arranged in a matrix form; 주기적으로 극성이 반전되는 데이터전압을 상기 데이터라인들에 공급하는 데이터 구동회로; A data driving circuit for supplying data voltages whose polarities are inverted periodically to the data lines; 정극성 프리차지전압 및 부극성 프리차지전압을 발생하는 전원 발생회로; A power generation circuit for generating a positive precharge voltage and a negative precharge voltage; 프레임마다 그 논리레벨이 반전되는 선택신호와, 상기 데이터 구동회로의 출력을 지시하는 소스 출력 인에이블신호에 동기하여 상기 프리차지전압들의 공급 타이밍을 제어하는 제1 및 제2 프리차지 제어신호를 발생하는 프리차지 제어회로; 및Generates first and second precharge control signals for controlling the supply timing of the precharge voltages in synchronization with a selection signal whose logic level is inverted every frame and a source output enable signal instructing the output of the data driving circuit. A precharge control circuit; And 상기 선택신호와 상기 제1 및 제2 프리차지 제어신호에 응답하여, 상기 데이터전압의 극성과 반대 극성을 갖는 프리차지전압을 상기 데이터전압의 공급에 앞서 상기 데이터라인들에 공급하는 스위치 어레이를 구비하는 것을 특징으로 하는 액정표시장치.And a switch array configured to supply a precharge voltage having a polarity opposite to that of the data voltage to the data lines in response to the selection signal and the first and second precharge control signals. Liquid crystal display characterized in that. 제 5 항에 있어서,The method of claim 5, wherein 상기 프리차지 제어회로는,The precharge control circuit, 1 수평기간 주기로 발생되는 데이터 인에이블신호를 카운트하여 상기 액정표시패널의 라인 수를 카운트하는 라인카운터;A line counter counting the number of lines of the liquid crystal display panel by counting a data enable signal generated in one horizontal period period; 상기 라인카운터로부터 공급되는 라인 카운트값이 상기 액정표시패널의 라인수만큼 누적될 때 프레임기간 카운트값을 증가시켜 프레임수를 카운트하고, 이 프레임 카운트 정보에 기초하여 프레임 수가 카운트될 때마다 논리레벨이 반전되는 선택신호를 발생하는 선택신호 발생부; When the line count value supplied from the line counter is accumulated by the number of lines of the liquid crystal display panel, the frame period count value is increased to count the number of frames, and the logic level is increased each time the number of frames is counted based on the frame count information. A selection signal generator for generating an inverted selection signal; 상기 소스 출력 인에이블신호의 기수번째 라이징에지에 동기하여 하이논리레벨로 발생된 후 상기 소스 출력 인에이블신호의 우수번째 라이징에지에 동기하여 로우논리레벨로 그 전위가 반전되는 제1 샘플링 신호와, 상기 소스 출력 인에이블신호의 우수번째 라이징에지에 동기하여 하이논리레벨로 발생된 후 상기 소스 출력 인에이블신호의 기수번째 라이징에지에 동기하여 로우논리레벨로 그 전위가 반전됨으로써 상기 제1 샘플링 신호와 반대 위상을 갖는 제2 샘플링 신호를 발생하는 샘플링신호 발생부; A first sampling signal generated at a high logic level in synchronization with the odd-numbered rising edge of the source output enable signal and inverting its potential to a low logic level in synchronization with the even-numbered rising edge of the source output enable signal; Generated at a high logic level in synchronization with the even-numbered rising edge of the source output enable signal, and then inverted to a low logic level in synchronization with the odd-numbered rising edge of the source output enable signal, thereby inverting the potential with the first sampling signal. A sampling signal generator for generating a second sampling signal having an opposite phase; 상기 제1 샘플링 신호와 상기 소스 출력 인에이블신호를 논리곱 연산하여, 상기 소스 출력 인에이블신호의 기수번째 하이논리기간 동안 하이논리레벨을 갖는 제1 프리차지 제어신호를 발생하는 제1 앤드 게이트; 및 A first AND gate configured to perform an AND operation on the first sampling signal and the source output enable signal to generate a first precharge control signal having a high logic level during an odd high logic period of the source output enable signal; And 상기 제2 샘플링 신호와 상기 소스 출력 인에이블신호를 논리곱 연산하여, 상기 소스 출력 인에이블신호의 우수번째 하이논리기간 동안 하이논리레벨을 갖는 제2 프리차지 제어신호를 발생하는 제2 앤드 게이트를 구비하는 것을 특징으로 하 는 액정표시장치.Performing a AND operation on the second sampling signal and the source output enable signal to generate a second AND gate for generating a second precharge control signal having a high logic level during the even high logic period of the source output enable signal; Liquid crystal display device characterized in that it comprises. 제 6 항에 있어서,The method of claim 6, 상기 스위치 어레이는,The switch array, 상기 선택신호에 응답하여 기수 프레임에서 상기 부극성 프리차지전압을 출력하고 우수 프레임에서 상기 정극성 프리차지전압을 출력하는 제1 멀티플렉서; A first multiplexer for outputting the negative precharge voltage in an odd frame and the positive precharge voltage in an even frame in response to the selection signal; 상기 선택신호에 응답하여 상기 기수 프레임에서 상기 정극성 프리차지전압을 출력하고 상기 우수 프레임에서 상기 부극성 프리차지전압을 출력하는 제2 멀티플렉서; 및A second multiplexer for outputting the positive precharge voltage in the odd frame and the negative precharge voltage in the even frame in response to the selection signal; And 상기 제1 및 제2 프리차지 제어신호의 논리레벨에 따라 상기 제1 및 제2 멀티플렉서로부터의 프리차지전압들과 상기 데이터 구동회로로부터의 데이터전압을 선택적으로 상기 데이터라인들에 공급하는 전압선택부를 구비하는 것을 특징으로 하는 액정표시장치.A voltage selector configured to selectively supply precharge voltages from the first and second multiplexers and data voltages from the data driving circuit to the data lines according to logic levels of the first and second precharge control signals. A liquid crystal display device, characterized in that provided. 제 7 항에 있어서,The method of claim 7, wherein 상기 전압선택부는,The voltage selector, 상기 기수 프레임에서, 정극성 데이터전압의 공급에 앞서 상기 제1 프리차지 제어신호의 하이논리기간 동안 상기 제1 멀티플렉서로부터의 부극성 프리차지전압을 상기 데이터라인들에 공급하고, 부극성 데이터전압의 공급에 앞서 상기 제2 프리차지 제어신호의 하이논리기간 동안 상기 제2 멀티플렉서로부터의 정극성 프리차 지전압을 상기 데이터라인들에 공급하며,In the odd frame, the negative precharge voltage from the first multiplexer is supplied to the data lines during the high logic period of the first precharge control signal prior to the supply of the positive data voltage, and the negative data voltage Supplying the positive precharge voltage from the second multiplexer to the data lines during the high logic period of the second precharge control signal prior to the supply, 우수 프레임에서, 상기 부극성 데이터전압의 공급에 앞서 상기 제1 프리차지 제어신호의 하이논리기간 동안 상기 제1 멀티플렉서로부터의 정극성 프리차지전압을 상기 데이터라인들에 공급하고, 상기 정극성 데이터전압의 공급에 앞서 상기 제2 프리차지 제어신호의 하이논리기간 동안 상기 제2 멀티플렉서로부터의 부극성 프리차지전압을 상기 데이터라인들에 공급하는 것을 특징으로 하는 액정표시장치.In an even frame, a positive precharge voltage from the first multiplexer is supplied to the data lines during a high logic period of the first precharge control signal prior to the supply of the negative data voltage, and the positive data voltage And supplying the negative precharge voltage from the second multiplexer to the data lines during the high logic period of the second precharge control signal prior to the supply of the signal. 다수의 데이터라인들과 다수의 게이트라인들이 교차되고 매트릭스 형태로 배치되는 액정셀들을 포함한 액정표시패널과, 주기적으로 극성이 반전되는 데이터전압을 상기 데이터라인들에 공급하는 데이터 구동회로를 갖는 액정표시장치의 구동방법에 있어서, A liquid crystal display having a liquid crystal display panel including liquid crystal cells in which a plurality of data lines and a plurality of gate lines intersect and arranged in a matrix form, and a data driving circuit for supplying data voltages whose polarities are inverted periodically to the data lines. In the driving method of the device, 일정한 극성을 갖는 프리차지전압을 발생하는 단계; 및Generating a precharge voltage having a constant polarity; And 상기 데이터 구동회로의 출력을 지시하는 소스 출력 인에이블신호에 응답하여, 상기 데이터전압의 극성에 상관없이 상기 프리차지전압을 상기 데이터전압의 공급에 앞서 상기 데이터라인들에 공급하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.In response to a source output enable signal indicating an output of the data driving circuit, supplying the precharge voltage to the data lines prior to supplying the data voltage regardless of the polarity of the data voltage. A method of driving a liquid crystal display device. 다수의 데이터라인들과 다수의 게이트라인들이 교차되고 매트릭스 형태로 배치되는 액정셀들을 포함한 액정표시패널과, 주기적으로 극성이 반전되는 데이터전압을 상기 데이터라인들에 공급하는 데이터 구동회로를 갖는 액정표시장치의 구동 방법에 있어서, A liquid crystal display having a liquid crystal display panel including liquid crystal cells in which a plurality of data lines and a plurality of gate lines intersect and arranged in a matrix form, and a data driving circuit for supplying data voltages whose polarities are inverted periodically to the data lines. In the driving method of the device, 정극성 프리차지전압 및 부극성 프리차지전압을 발생하는 단계;Generating a positive precharge voltage and a negative precharge voltage; 프레임마다 그 논리레벨이 반전되는 선택신호와, 상기 데이터 구동회로의 출력을 지시하는 소스 출력 인에이블신호에 동기하여 상기 프리차지전압들의 공급 타이밍을 제어하는 제1 및 제2 프리차지 제어신호를 발생하는 단계; 및Generates first and second precharge control signals for controlling the supply timing of the precharge voltages in synchronization with a selection signal whose logic level is inverted every frame and a source output enable signal instructing the output of the data driving circuit. Doing; And 상기 선택신호와 상기 제1 및 제2 프리차지 제어신호에 응답하여, 상기 데이터전압의 극성과 반대 극성을 갖는 프리차지전압을 상기 데이터전압의 공급에 앞서 상기 데이터라인들에 공급하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.In response to the selection signal and the first and second precharge control signals, supplying a precharge voltage having a polarity opposite to that of the data voltage to the data lines prior to supplying the data voltage. A method of driving a liquid crystal display device, characterized in that.
KR1020080049273A 2008-05-27 2008-05-27 Liquid Crystal Display and Driving Method thereof KR101549247B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080049273A KR101549247B1 (en) 2008-05-27 2008-05-27 Liquid Crystal Display and Driving Method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080049273A KR101549247B1 (en) 2008-05-27 2008-05-27 Liquid Crystal Display and Driving Method thereof

Publications (2)

Publication Number Publication Date
KR20090123281A true KR20090123281A (en) 2009-12-02
KR101549247B1 KR101549247B1 (en) 2015-09-02

Family

ID=41685537

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080049273A KR101549247B1 (en) 2008-05-27 2008-05-27 Liquid Crystal Display and Driving Method thereof

Country Status (1)

Country Link
KR (1) KR101549247B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102436789A (en) * 2011-11-18 2012-05-02 友达光电股份有限公司 Display panel and method of driving the same
US11030951B2 (en) 2018-12-19 2021-06-08 Lg Display Co., Ltd. Light-emitting display and method of driving the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005189860A (en) * 2004-12-24 2005-07-14 Seiko Epson Corp Image display device and electronic equipment using the same
JP2008268395A (en) 2007-04-18 2008-11-06 Sony Corp Image display and its pre-charging method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102436789A (en) * 2011-11-18 2012-05-02 友达光电股份有限公司 Display panel and method of driving the same
US11030951B2 (en) 2018-12-19 2021-06-08 Lg Display Co., Ltd. Light-emitting display and method of driving the same

Also Published As

Publication number Publication date
KR101549247B1 (en) 2015-09-02

Similar Documents

Publication Publication Date Title
KR101303494B1 (en) Liquid Crystal Display and Driving Method thereof
US9548031B2 (en) Display device capable of driving at low speed
KR101303533B1 (en) Liquid Crystal Display and Driving Method thereof
US8098221B2 (en) Liquid crystal display and method of driving the same
KR101330353B1 (en) Liquid Crystal Display and Driving Method thereof
KR101322002B1 (en) Liquid Crystal Display
KR101301422B1 (en) Liquid Crystal Display and Driving Method thereof
KR101301394B1 (en) Liquid Crystal Display and Driving Method thereof
KR20120111684A (en) Liquid crystal display device
KR20120063208A (en) Liquid crystal display
KR20090073261A (en) Liquid crystal display and driving method thereof
KR20130071206A (en) Liquid crystal display and driving method thereof
KR20120119411A (en) Liquid crystal display
KR20110071672A (en) Liquid crystal display
KR101752003B1 (en) Liquid crystal display
KR101549247B1 (en) Liquid Crystal Display and Driving Method thereof
KR20130100498A (en) Liquid crystal display
KR101476848B1 (en) Liquid Crystal Display and Driving Method thereof
KR101457694B1 (en) Liquid Crystal Display and Driving Method thereof
KR101389252B1 (en) Liquid Crystal Display and Driving Method thereof
KR101358388B1 (en) Liquid Crystal Display and Driving Method thereof
KR101902561B1 (en) Liquid Crystal Display Device
KR101623594B1 (en) Liquid Crystal Display
KR20110043892A (en) Liquid crystal display and driving method thereof
KR20080105288A (en) Liquid crystal display and driving method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
E801 Decision on dismissal of amendment
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190723

Year of fee payment: 5