KR20090113450A - Vertical Electrode Structure Light Emission Device - Google Patents
Vertical Electrode Structure Light Emission Device Download PDFInfo
- Publication number
- KR20090113450A KR20090113450A KR20080039180A KR20080039180A KR20090113450A KR 20090113450 A KR20090113450 A KR 20090113450A KR 20080039180 A KR20080039180 A KR 20080039180A KR 20080039180 A KR20080039180 A KR 20080039180A KR 20090113450 A KR20090113450 A KR 20090113450A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- type semiconductor
- semiconductor layer
- electrode
- light emitting
- Prior art date
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
Description
본 발명은 수직 전극 구조를 갖는 질화물 반도체 발광 소자 및 그 제조 방법에 관한 것으로서, 특히 사파이어 기판의 장점을 그대로 유지하면서 대 전류로 구동할 경우에 발생하는 열 및 전기적 특성의 문제를 해결하기 위하여 사파이어를 10 미크론 이하로 얇게 가공하고, 열 및 전류 통로를 위한 금속을 형성한 서브마운트(submount)와 결합, 연결하여 전극 구조를 수직으로 배열 되게 함으로써, 소자의 열 방출 특성 및 발광 특성을 개선하여 고출력 구동이 가능하게 한 대 전력, 고 밀도 광원용 반도체 발광 소자 및 그 제조 방법에 관한 것이다. BACKGROUND OF THE
도 1은 사파이어 절연 기판상에 구성된 종래의 발광 소자의 한 예를 설명하기 위한 도면이다. 도 1을 참조하면, 종래 질화물 반도체 발광 소자 에서는 보통 사파이어 기판 위에 에피텍시(epitaxial) 공정에 의해 소자 구동을 위한 적당한 구조의 반도체 에피텍시 층(Epi layer)을 형성하고, 전극 형성 등 소자 구조 제작 공정을 거쳐 단위 소자로 분리하여 발광 소자 칩을 완성하는데, 이때 단위 칩의 사파이어 두께는 80~100 미크론 정도이다. 사파이어는 부도체이기 때문에 소자의 구동 을 위한 전극을 N, P반도체 층 상부에 수평으로 배열하여 제작을 하고 있다.1 is a view for explaining an example of a conventional light emitting device configured on a sapphire insulating substrate. Referring to FIG. 1, in a conventional nitride semiconductor light emitting device, a semiconductor epitaxial layer having a suitable structure for driving a device is formed on an sapphire substrate by an epitaxial process, and device structures such as electrode formation are formed. The light emitting device chip is completed by separating it into unit devices through a manufacturing process, wherein the sapphire thickness of the unit chip is about 80 to 100 microns. Since sapphire is an insulator, it is manufactured by arranging electrodes for driving the device horizontally on top of N and P semiconductor layers.
이와 같이 보통 사파이어 기판을 이용하여 그 위에 소자를 구성하는 종래의 질화물 반도체 발광 소자에서, 사파이어 기판은 전기적으로 절연체이면서 아울러 열적으로도 전도 특성이 매우 열악하다. 사파이어 기판의 열전도 특성은 약 40W/mK 정도인데, 사파이어 기판의 두께를 약 80 미크론 이라 가정하면 열 저항 값은 3.5 ℃/W 정도로 소자 시스템 전체의 열저항의 약 90 %를 차지하게 된다. 특히 이러한 특성은 최근의 고밀도, 대전력 광원을 실현하기 위하여 대전류로 구동 할 경우, 사파이어의 열전도율이 좋지 않기 때문에, 고출력의 구동 시 발생하는 열을 충분히 방출하지 못하여 소자의 성능을 다소 떨어뜨리고 소자의 신뢰성을 나쁘게 하는 주요한 원인이 된다. As described above, in the conventional nitride semiconductor light emitting device that uses a sapphire substrate to form an element thereon, the sapphire substrate is electrically insulator and thermally poor in conduction characteristics. The thermal conductivity of the sapphire substrate is about 40W / mK. Assuming that the sapphire substrate is about 80 microns thick, the thermal resistance value is about 3.5 ° C / W, which accounts for about 90% of the thermal resistance of the entire device system. In particular, this characteristic is because the thermal conductivity of sapphire is not good when driving with high current to realize high density, high power light source of recent years. It is a major cause of poor reliability.
이를 극복하기 위하여, 최근에 사파이어 기판 위에 소자를 형성시킨 후, 고출력 레이저의 고밀도 에너지를 이용하여 사파이어 기판과 질화물 반도체 층 사이의 경계면의 질화물을 분해하여 사파이어 기판과 소자 부분을 분리하는 레이저 리프트오프(Laser Lift Off) 공법이 많이 개발되고 있다. 그러나, 레이저를 조사할 때 발생하는 기계적인 손상 및 열적인 손상으로 인한 소자의 광/전 특성의 변화와 생산 수율의 저하 문제로 인하여 제한적으로 사용이 되고 있고, 고 출력의 발광 소자를 실현하기 위해서는 새로운 개념의 기술의 개발이 시급한 실정이다. In order to overcome this problem, a laser lift-off method of forming a device on a sapphire substrate recently and decomposing nitride of the interface between the sapphire substrate and the nitride semiconductor layer by using a high-density energy of a high-power laser to separate the sapphire substrate and the device portion ( Laser Lift Off) is being developed a lot. However, due to the mechanical and thermal damages caused by laser irradiation and changes in the photoelectric properties of the device and a decrease in the production yield, they are limitedly used. Development of new concepts is urgent.
아울러, 일본의 히다치 케이블사가 진행하는 TiN 박박을 사파이어 기판과 질화물 반도체 사이에 형성하여 분리하는 방법, 스미토모사가 개발, 생산 중인 Si 기판상의 박막 제작 후 연마 분리 기법, 또는 일본 동북 대학교의 습식 에칭 기술을 이용한 리프트오프 기법 등 많은 기법들이 시도되고 있다. In addition, a method of forming and separating TiN foils, which are promoted by Hitachi Cable Co., Ltd., between sapphire substrates and nitride semiconductors, a method of polishing and separating thin films on Si substrates developed and produced by Sumitomo Corporation, or wet etching techniques of Japan's Northeast University Many techniques have been tried, including the lift-off technique.
그러나, 위에서 기술한 것처럼 기계적 손상 및 열적 손상은 반도체 소자의 전기적 특성 및 광학적 특성에 매우 민감한 영향을 미친다. 따라서, 발광 소자의 P, N 층과의 접합부는 물론, 활성층(active layer)과 질화물 반도체 층에 기계적 손상뿐만 아니라 전기적으로 손상되지 않도록 주의해야 한다. 그래서, 전기적 및 광학적 특성을 손상시키지 않으면서 소자의 열 특성을 개선하는 것이 무엇보다도 중요하다. However, as described above, mechanical and thermal damages have a very sensitive effect on the electrical and optical properties of semiconductor devices. Therefore, care should be taken not only to mechanical damage but also to electrical damage to the P and N layers of the light emitting device, as well as to the active layer and the nitride semiconductor layer. Therefore, it is first and foremost important to improve the thermal properties of the device without compromising electrical and optical properties.
또한, 공정상에 있어서도 보통 사파이어 기판과 질화물 반도체 사이의 격자 정수(살창 계수)의 차이, 즉, 1000℃ 정도의 성장 온도에서 질화물 반도체의 격자 정수가 사파이어 기판의 격자 정수가 보다 작아 오목한 형태의 상태로 휘지만, 상온에서는 두 물질간의 열팽창 계수의 차이 때문에 볼록한 형태로 기판이 휘어지게 된다. 이 때문에 이러한 기판을 사용하여 공정을 진행 시 대리 기판에 붙이거나 접합하는 데에도 큰 어려움이 있으며 결국 생산 수율의 문제가 발생한다. Also, in the process, the difference in the lattice constant (sliding coefficient) between the sapphire substrate and the nitride semiconductor is usually concave, that is, the lattice constant of the nitride semiconductor is smaller than the lattice constant of the sapphire substrate at a growth temperature of about 1000 ° C. However, at room temperature, the substrate is bent in a convex form due to the difference in coefficient of thermal expansion between the two materials. Because of this, there is a great difficulty in attaching or bonding to a surrogate substrate during the process using such a substrate, resulting in a problem of production yield.
따라서, 사파이어 기판 전체를 제거하거나 일부 제거하는 시도가 이루어지고 있으나, 전체를 제거할 경우 질화물 반도체 내에 존재하는 많은 결정 결함, 특히 버퍼층에 존재하는 결함으로 인하여 소자 제작 시 전기적으로 열악한 특성이 나타나고 균일한 소자를 제작하거나 생산의 재현성을 얻는 것이 어려워진다. 한편, 사파이어 상의 버퍼층을 포함하는 N-GaN층의 일부까지 제거하여 전극을 형성하는 방법이 시도되고 있으나 이 경우에는 N-GaN층을 두껍게 성장해야 하므로 결국 생산 단가가 올라가는 문제가 발생하게 된다. Therefore, although attempts have been made to remove or partially remove the entire sapphire substrate, when the whole is removed, many of the crystal defects present in the nitride semiconductor, particularly those present in the buffer layer, exhibit poor electrical properties and uniformity during device fabrication. It is difficult to fabricate the device or to obtain reproducibility of production. On the other hand, a method of forming an electrode by removing a part of the N-GaN layer including a buffer layer on sapphire has been attempted, but in this case, the N-GaN layer needs to be grown thick, resulting in a problem that the production cost increases.
따라서, 본 발명은 상술한 문제점을 해결하기 위한 것으로서, 본 발명의 목적은, 사파이어를 그라인딩(grinding), 랩핑(lapping), 폴리싱(polishing) 공정과 습식 식각을 이용하여 10 미크론 이하로 얇게 하여 열 방출 경로를 그대로 유지하면서 최단 경로를 가지는 구조를 가지게 하고 전극 배열을 수직 구조로 형성 함으로써, 레이저 리프트오프 공법의 수율 문제를 해결하고 열 저항 특성 및 광 방출 특성을 향상시킬 수 있는 수직 전극 구조 발광 소자를 제공하는 데 있다.Accordingly, the present invention has been made to solve the above problems, and an object of the present invention is to heat sapphire by thinning it to 10 microns or less using a grinding, lapping, polishing process and wet etching process. Vertical electrode structure light emitting device that can solve the yield problem of the laser lift-off method and improve the thermal resistance and light emission characteristics by keeping the emission path intact and having the structure having the shortest path and forming the electrode array in the vertical structure. To provide.
또한, 본 발명의 다른 목적은, 사파이어 기판을 제거하면서 생기는 소자의 활성층의 손상, 금속-N형 질화물 반도체 접합부에서 생기는 전기적 저항으로 인한 소자의 구동 전압 상승과 이에 따른 에너지 손실 문제를 동시에 해결 할 수 있는 수직 전극 구조 발광 소자를 제공하는 데 있다.In addition, another object of the present invention is to simultaneously solve the problem of energy loss due to the damage of the active layer of the device generated by removing the sapphire substrate, the driving voltage of the device due to the electrical resistance generated from the metal-N-type nitride semiconductor junction There is provided a light emitting device having a vertical electrode structure.
또한, 본 발명의 또 다른 목적은, 전기 절연층인 사파이어를 최소한의 두께로 그대로 유지한 채 전기 도전성, 특히 열전도성이 우수한 기판을 접합하여, 사파이어 기판 이용의 장점 및 소자의 전기적 특성을 그대로 유지하면서 열적 특성 및 광학적 특성을 개선하여 대 전류 구동이 가능한 수직 전극 구조 발광 소자를 제공하는 데 있다.In addition, another object of the present invention is to bond a substrate having excellent electrical conductivity, in particular thermal conductivity while maintaining the sapphire as an electrical insulation layer to a minimum thickness, thereby maintaining the advantages of using a sapphire substrate and the electrical characteristics of the device as it is The present invention provides a vertical electrode structure light emitting device capable of driving a large current by improving thermal and optical characteristics.
또한, 본 발명의 또 다른 목적은, 보통 사파이가 있는 소자 구조에서는 둘레에 또는 일부 면적에 N형 반도체와 접합되는 전극을 설치하는데, 본 발명의 구조에서는 전기적 절연층인 사파이어 기판의 두께가 얇아 전극을 측면에 설치하되 아래 의 서브마운트(submount)의 도전 물질에도 접촉시켜 상하 대칭인 수직 전극 구조를 형성한 수직 전극 구조 발광 소자를 제공하는 데 있다. In addition, another object of the present invention is to provide an electrode bonded to an N-type semiconductor in a circumferential or partial area in a sapphire element structure. In the structure of the present invention, the sapphire substrate, which is an electrically insulating layer, is thin. To provide a vertical electrode structure light emitting device is installed on the side, but also in contact with the conductive material of the submount (submount) below to form a vertical electrode structure of vertical symmetry.
그리고, 본 발명의 또 다른 목적은, 열 효율을 보다 좋게 하기 위하여 열적으로 절연 기판인 사파이어를 완전히 제거하여 N-GaN 층과 직접 접촉하는 수직 전극형 소자를 구현할 경우에도, 별도의 전류 통로를 이용하여 전류를 흐르게 함으로써, 높은 전기적 저항의 발생 없이 소자 성능을 향상시킬 수 있는 수직 전극 구조 발광 소자를 제공하는 데 있다. In addition, another object of the present invention is to use a separate current path even when implementing a vertical electrode type element in direct contact with the N-GaN layer by completely removing the thermally insulated substrate sapphire to improve thermal efficiency. The present invention provides a vertical electrode structure light emitting device capable of improving device performance without generating high electrical resistance by flowing a current.
먼저, 본 발명의 특징을 요약하면, 상기와 같은 본 발명의 목적을 달성하기 위한 본 발명의 일면에 따른 발광 소자는, 사파이어 기판 위에 질소 화합물 재료의 P 및 N형 반도체 층을 포함한 복수의 질화물 반도체층을 포함하고, 상기 N형 반도체 층에 좌우에서 접속되는 금속 물질 또는 전기 도전 물질의 전극 또는 전극 리드를 설치하며, 상기 전극 또는 전극 리드는 상기 N형 반도체 층의 좌우에서 병렬 회로 형태로 상기 N형 반도체 층과의 상부 접합부 및 측면 접합부를 통하여 전원을 공급하도록 설치된 구조를 포함한다.First, to summarize the features of the present invention, a light emitting device according to an aspect of the present invention for achieving the above object of the present invention, a plurality of nitride semiconductor including a P and N-type semiconductor layer of nitrogen compound material on the sapphire substrate And an electrode or an electrode lead of a metal material or an electrically conductive material connected to left and right on the N-type semiconductor layer, wherein the electrode or electrode lead is formed in parallel circuit form on the left and right sides of the N-type semiconductor layer. And a structure provided to supply power through an upper junction and a side junction with the type semiconductor layer.
상기 질화물 반도체 층은 Inx(AlyGa1 -y)N 질화물계 반도체를 포함할 수 있고, x와y는 1≥y0, 1≥x≥0, x+y>0 값을 가지는 것이 바람직하다.The nitride semiconductor layer may include an In x (AlyGa 1 -y ) N nitride semiconductor, and x and y preferably have values of 1 ≧ y0, 1 ≧ x ≧ 0, and x + y> 0.
상기 전극 또는 전극 리드는, 상기 N형 반도체 층의 좌우에서 병렬 회로 형태로 상기 N형 반도체 층의 하부의 고 저항 층과 측면으로 접합되어 설치된 구조를 포함한다. 또한, 상기 전극 또는 전극 리드는, 상기 N형 반도체 층의 좌우에서 병렬 회로 형태로 상기 N형 반도체 층의 하부의 고 저항 층 및 사파이어 층과 측면으로 접합되고, 상기 사파이어 층의 하층의 도전 기판과도 전기적으로 연결된 구조를 포함한다.The electrode or electrode lead may include a structure in which side surfaces of the N-type semiconductor layer are laterally bonded to the high resistance layer under the N-type semiconductor layer in parallel circuit form. The electrode or electrode lead is laterally bonded to the high resistance layer and the sapphire layer below the N-type semiconductor layer in parallel circuit form at the left and right sides of the N-type semiconductor layer, and the conductive substrate under the sapphire layer. Also includes an electrically connected structure.
또한, 본 발명의 다른 일면에 따른 발광 소자는, 사파이어 기판 위에 질소 화합물 재료의 P 및 N형 반도체 층을 포함한 복수의 질화물 반도체 층을 포함하고, 상기 N형 반도체 층에 좌우에서 접속되는 금속 물질 또는 전기 도전 물질의 전극 또는 전극 리드를 설치하며, 상기 전극 또는 전극 리드는 상기 N형 반도체 층의 좌우에서 병렬 회로 형태로 상기 N형 반도체 층과의 상부 접합부 및 측면 접합부를 통하여 전원을 공급하도록 설치되며, 상기 전극 또는 전극 리드를 상기 N형 반도체 층의 하층으로 소자의 열을 방출하는 통로로 이용할 수 있다. In addition, a light emitting device according to another aspect of the present invention includes a plurality of nitride semiconductor layers including a P and an N-type semiconductor layer of a nitrogen compound material on a sapphire substrate, and a metal material connected to the N-type semiconductor layer from left to right, or An electrode or electrode lead of an electrically conductive material is provided, and the electrode or electrode lead is installed to supply power through an upper junction and a side junction with the N-type semiconductor layer in parallel circuit form at left and right sides of the N-type semiconductor layer. The electrode or the electrode lead may be used as a passage for dissipating heat of the device under the N-type semiconductor layer.
상기 전극 또는 전극 리드는, 상기 N형 반도체층의 좌우에서 병렬 회로 형태로 상기 N형 반도체층의 하부의 고저항층과 측면으로 접합되어 설치된 구조를 포함한다. 또한, 상기 전극 또는 전극 리드는, 상기 N형 반도체층의 좌우에서 병렬 회로 형태로 상기 N형 반도체층의 하부의 고저항층 및 사파이어층과 측면으로 접합되고, 상기 사파이어층의 하층의 도전 기판과도 전기적으로 연결된 구조를 포함한다.The electrode or the electrode lead includes a structure provided by side-by-side bonding with the high resistance layer of the lower portion of the N-type semiconductor layer in the form of a parallel circuit on the left and right of the N-type semiconductor layer. In addition, the electrode or the electrode lead is joined to the high resistance layer and the sapphire layer of the lower side of the N-type semiconductor layer side by side in a parallel circuit form from the left and right of the N-type semiconductor layer, and the conductive substrate of the lower layer of the sapphire layer and Also includes an electrically connected structure.
또한, 본 발명의 또 다른 일면에 따른 발광 소자의 제조 방법은, 사파이어 기판 위에 질소 화합물 재료의 P 및 N형 반도체층을 포함한 복수의 질화물 반도체 층이 포함된 에피텍시 층을 형성하는 단계; 및 상기 에피텍시 층의 최상층으로부터 상기 N형 반도체층의 전체 깊이의 일부까지 미리 정한 간격으로 홈을 형성하는 단 계를 포함한다.In addition, a method of manufacturing a light emitting device according to another aspect of the present invention, forming an epitaxial layer including a plurality of nitride semiconductor layers including P and N-type semiconductor layer of the nitrogen compound material on the sapphire substrate; And forming grooves at predetermined intervals from the uppermost layer of the epitaxial layer to a part of the total depth of the N-type semiconductor layer.
또한, 본 발명의 또 다른 일면에 따른 발광 소자는, 상하면에 금속을 형성한 서브마운트 위에 질소 화합물 재료의 P 및 N형 반도체층을 포함한 복수개의 질화물 반도체 층을 포함하고, 상기 N형 반도체층에 좌우에서 접속되는 금속 물질 또는 전기 도전 물질의 전극 또는 전극 리드를 설치하며, 상기 전극 또는 전극 리드는 상기 N형 반도체층의 좌우에서 병렬 회로 형태로 상기 N형 반도체층과의 상부 접합부 및 측면 접합부를 통하여 전원을 공급하도록 설치된 구조를 포함한다.Further, a light emitting device according to another aspect of the present invention includes a plurality of nitride semiconductor layers including P and N type semiconductor layers of nitrogen compound material on submounts on which metals are formed on the upper and lower surfaces thereof. An electrode or an electrode lead of a metal material or an electrically conductive material connected from left and right is provided, and the electrode or electrode lead is connected to the upper junction and the side junction with the N-type semiconductor layer in parallel circuit form at the left and right sides of the N-type semiconductor layer. It includes a structure installed to supply power through.
그리고, 본 발명의 또 다른 일면에 따른 발광 소자의 제조 방법은, 사파이어 기판 위에 질소 화합물 재료의 P 및 N형 반도체 층을 포함한 복수의 질화물 반도체 층이 포함된 에피텍시 층을 형성하는 단계; 및 상기 에피텍시 층의 최상층으로부터 상기 N형 반도체층의 전체 깊이의 일부까지 미리 정한 간격으로 홈을 형성하는 단계를 포함하고, 상기 사파이어 기판을 제거한 후 상기 N형 반도체층 하부에 부착한 서브마운트의 도전 물질로, 상기 홈에 의한 상기 N형 반도체층의 상부로부터 측면을 통하여 연결되도록 형성한 전극을, 전원 공급 또는 열 방출 통로로 이용할 수 있다. In addition, a method of manufacturing a light emitting device according to another aspect of the present invention may include forming an epitaxial layer including a plurality of nitride semiconductor layers including P and N type semiconductor layers of a nitrogen compound material on a sapphire substrate; And forming grooves at predetermined intervals from an uppermost layer of the epitaxial layer to a part of an entire depth of the N-type semiconductor layer, and removing the sapphire substrate and attaching a submount attached to the lower portion of the N-type semiconductor layer. The conductive material of may be an electrode formed so as to be connected from the upper portion of the N-type semiconductor layer through the groove through the side, as a power supply or heat dissipation passage.
본 발명에 따른 수직 전극 구조 발광 소자 및 그 제조 방법에 따르면, 종래의 관련 제품에 비하여 동일 전력 구동 시 소자의 열적 특성이 향상되어 소자의 효율을 획기적으로 증가시킬 수 있고, 특히 대전력, 대전류로 구동할 경우에, 열 방출 특성을 크게 향상시키며 발광 효율 및 광학 성능을 크게 향상시킬 수 있다. 아 울러 고 반사율을 가지는 금속층 반사 구조의 설치를 이용함으로써 추가적인 광 이용 효율 및 광 성능의 향상을 개선시킬 수 있다. According to the vertical electrode structure light emitting device and the method of manufacturing the same according to the present invention, the thermal characteristics of the device is improved when driving the same power as compared to the related products, it is possible to significantly increase the efficiency of the device, especially with high power, high current When driving, it is possible to greatly improve the heat dissipation characteristics and to greatly improve the luminous efficiency and optical performance. In addition, the use of a highly reflective metal layer reflective structure can be used to improve additional light utilization efficiency and light performance.
그리고, 본 발명에 따른 수직 전극 구조 발광 소자 및 그 제조 방법에 따르면, 양산 측면에서도 한꺼번에 많은 양을 동시에 제조할 수 있는 장점이 있으며, 특히 소량을 생산 하더라도 균일성, 수율, 가격 저하 등에서 유리하여 제조 단가를 상당히 낮출 수 있다. 특히, 고출력의 광원 제품임에도 불구하고 원 재료비의 변동이 없이도 에너지 절감이 이루어져 향후 거대 조명 시장의 실용화 및 활성화에 크게 기여할 수 있다. In addition, according to the vertical electrode structure light emitting device according to the present invention and a method for manufacturing the same, there is an advantage that can be produced simultaneously in large quantities in terms of mass production, in particular, even if a small amount of production is advantageous in uniformity, yield, price reduction, etc. The unit price can be considerably lowered. In particular, despite being a high-power light source product, energy savings can be made without changing raw material costs, which can greatly contribute to the practical use and activation of the huge lighting market in the future.
이하 첨부 도면들 및 첨부 도면들에 기재된 내용들을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하지만, 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings and the contents described in the accompanying drawings, but the present invention is not limited or limited to the embodiments. Like reference numerals in the drawings denote like elements.
도 2는 본 발명의 일실시예에 따른 반도체 소자인 발광 다이오드를 설명하기 위한 단면도이다. 도 2를 참조하면, 본 발명의 일 실시 예에 따른 발광 다이오드는, 사파이어 기판(5) 위에 에피텍시 공정으로 형성한 버퍼층(buffer layer)(6), 질소 화합물 재료의 P 형 반도체층(48) 및 N형 반도체층(26), 활성층(27) 등을 포함하고, P 형 반도체층(48) 상부의 투명 전극(61) 위에 형성된 P 전극(12), N형 반도체층(26)의 좌우에 접속되는 금속 물질을 포함하는 기타 전기 도전 물질(Al, Cr 등)의 전극 또는 전극 리드(N 전극)(13)(좌우에서 병렬로 전원을 공급하는 의미에 서 전극, 또는 측면 또는 벽면을 통하여 사파이어층 하부의 반사 금속(51)이나 도전 물질을 형성한 서브마운트(51)까지 연결되도록 한 의미에서 전극 리드)가 설치된다. 이때, 위의 에피텍시에 의해 성장되는 버퍼층(6)은 Inx(AlyGa1 -y)N (1≥y0, 1≥x≥0, x+y>0) 또는 SiC, TiN등으로 이루어질 수 있으며, 위와 같은 반도체층들은 Inx(AlyGa1-y)N (1≥y0, 1≥x≥0, x+y>0) 계 반도체로 이루어질 수 있다. 또한 N형 반도체 층(26), P형 반도체 층(48), 활성층(27)은 각각 복수개의 질화물 반도체 층으로 이루어질 수도 있다. 여기서, 도 2에는 도시 하지 않았지만, N형 반도체층(26)의 P-N 접합부 쪽은 불순물을 많게 조절하고 N형 반도체층(26)의 하부쪽은 해당 불순물을 적게 하여 고 전기 저항층이 되도록 할 수 있다. 2 is a cross-sectional view for describing a light emitting diode as a semiconductor device according to an embodiment of the present invention. Referring to FIG. 2, a light emitting diode according to an embodiment of the present invention includes a buffer layer 6 formed on the sapphire substrate 5 by an epitaxial process, and a P-
이와 같은 본 발명의 일실시예에 따른 발광 다이오드에서는, 전극 또는 전극 리드(13)가 N형 반도체층(26)의 좌우에서 병렬 회로 형태로 N형 반도체층(26)과의 상부 접합부 및 측면 접합부를 통하여 전원을 공급할 수 있도록 설치된다. 즉, 전극 또는 전극 리드(13)는, N형 반도체층(26)의 좌우에서 병렬 회로 형태로 N형 반도체층(26)의 하부의 고저항층과 측면으로 접합되어 설치된다. 이외에도, 전극 또는 전극 리드(13)는, N형 반도체층(26)의 좌우에서 병렬 회로 형태로 N형 반도체층(26)의 하부의 고저항층 및 사파이어층(5)과 측면으로 접합되고, 사파이어층(5)의 하층의 도전 기판(51)과도 전기적으로 연결된다. In the light emitting diode according to the exemplary embodiment of the present invention, the upper junction and the side junction of the electrode or the
예를 들어, 전극 또는 전극 리드들(12, 13)을 통하여 P형 반도체층(48)과 N형 반도체층(26)에 다이오드 동작에 필요한 전원을 공급함으로써, 활성층(27)을 포 함하는 P-N 접합부에서 여기되는 전자들에 의하여 가시광선을 방출할 수 있으며, 전극 또는 전극 리드(13)를 N형 반도체층(26)의 하층으로 소자의 열을 방출하는 통로로 이용한다. 즉, 전극 또는 전극 리드(13)와 측면을 통해서 연결되는 서브마운트(submount)(51) 상층 및 사파이어 기판(5) 하층의 반사 금속(11)을 통하여 광 이용 효율을 높이고 열을 최대한 방출하여 소자 특성을 개선할 수 있다. For example, the PN including the
이에 따라, 종래의 관련 제품에 비하여 동일 전력 구동 시 소자의 열적 특성이 향상되어 소자의 효율을 획기적으로 증가시킬 수 있다. 특히 대전력, 대전류로 구동할 경우에, 열 방출 특성을 크게 향상시키며 발광 효율 및 광학 성능을 크게 향상시킬 수 있다. 아울러 고 반사율을 가지는 반사 금속층(11)의 설치를 이용함으로써 추가적인 광 이용 효율 및 광 성능의 향상을 개선시킬 수 있다. 양산 측면에서도 한꺼번에 많은 양을 동시에 제조할 수 있으며, 특히 소량을 생산 하더라도 균일성, 수율, 가격 저하 등에서 유리하여 제조 단가를 상당히 낮출 수 있다. 특히, 고출력의 광원 제품임에도 불구하고 원 재료비의 변동이 없이도 에너지 절감이 이루어져 향후 거대 조명 시장의 실용화 및 활성화에 크게 기여할 수 있도록 하였다. As a result, the thermal characteristics of the device may be improved when driving the same power as compared with the related products, which may dramatically increase the efficiency of the device. In particular, when driving at a large power and a large current, heat emission characteristics can be greatly improved, and the luminous efficiency and optical performance can be greatly improved. In addition, by using the installation of the reflective metal layer 11 having a high reflectance, it is possible to improve the additional light utilization efficiency and the improvement of the light performance. In terms of mass production, a large amount can be manufactured at the same time, and even a small amount of production can be significantly lowered due to the favorable uniformity, yield, and price reduction. In particular, despite being a high-power light source product, energy saving can be achieved without any change in raw material costs, thus contributing to the practical use and vitalization of the huge lighting market in the future.
이와 같은 본 발명의 일실시예에 따른 발광 다이오드의 제조 방법을 도 3의 공정 흐름도를 참조하여 설명한다.Such a method of manufacturing a light emitting diode according to an embodiment of the present invention will be described with reference to the process flowchart of FIG. 3.
먼저, (a) Al2O3가 주성분인 사파이어 기판 위에 버퍼층, 질소 화합물 재료(GaN 등)의 P 및 N형 반도체층을 포함한 복수의 질화물 반도체이 포함된 에피텍시 층을 증착한다. 이때, 위의 에피텍시에 의해 성장되는 버퍼층은 Inx(AlyGa1 -y)N (1≥y0, 1≥x≥0, x+y>0) 또는 SiC,TiN등으로 이루어질 수 있으며, 질화물 반도체층들은 Inx(AlyGa1 -y)N (1≥y0, 1≥x≥0, x+y>0) 계 반도체로 이루어질 수 있다. 또한 N형 반도체 층, P형 반도체 층, 활성층은 각각 복수개의 질화물 반도체 층으로 이루어질 수도 있다. 여기서, N형 반도체층의 P-N 접합부 쪽은 불순물을 많게 조절하고 N형 반도체층의 하부쪽은 해당 불순물을 적게한 고 전기 저항층으로 형성할 수도 있다.First, (a) an epitaxial layer including a plurality of nitride semiconductors including a buffer layer, a P and an N-type semiconductor layer of a nitrogen compound material (GaN, etc.) is deposited on a sapphire substrate having Al 2 O 3 as a main component. In this case, the buffer layer grown by the above epitaxy may be made of In x (AlyGa 1 -y ) N (1≥y0, 1≥x≥0, x + y> 0), SiC, TiN, or the like. The semiconductor layers may be formed of In x (AlyGa 1 -y ) N ( 1 ≧ y0, 1 ≧ x ≧ 0, x + y> 0) based semiconductors. In addition, the N-type semiconductor layer, the P-type semiconductor layer, and the active layer may each be composed of a plurality of nitride semiconductor layers. Here, the PN junction portion of the N-type semiconductor layer may be formed of a high electrical resistance layer having a large amount of impurities and a lower portion of the N-type semiconductor layer having less impurities.
다음에, (b) 위와 같이 형성되는 에피텍시 층의 최상층으로부터 N형 반도체층의 전체 깊이의 일부까지 미리 정한 간격으로 홈(groove)을 형성한다. 후술하는 바와 같이, 이러한 홈에 의하여 N형 반도체층의 측면을 전원 공급 또는 열 방출 통로로 이용할 수 있게 된다. 이와 같은 홈은 P형 반도체층으로부터 N형 반도체층의 하부 1미크론(마이크로미터) 내지 2미크론을 제외한 깊이까지 레이저(laser) 식각 또는 다른 건식 식각, 또는 습식 식각을 이용해 1 미크론 내지 100 미크론 폭의 도랑 모양(gully)으로 형성될 수 있다. 여기서 남아있는 1미크론 내지 2미크론의 하부 N형 반도체층은 사파이어 기판의 하층의 반사 금속층(11)을 형성하기 위한 기반으로 활용된다. 또한, 이와 같은 홈의 식각에 따라, 전체 기판의 휨 현상도 많이 해소될 수 있고, 이후의 사파이어 기판의 박막화 및 수용체 기판(receptor)에의 접합 및 전사(Transcription) 등의 공정을 수월하게 하기 위한 것이다. Next, grooves are formed at predetermined intervals from the uppermost layer of the epitaxial layer formed as described above to a part of the total depth of the N-type semiconductor layer. As will be described later, the groove allows the side surface of the N-type semiconductor layer to be used as a power supply or heat dissipation passage. Such grooves may be 1 micron to 100 microns wide using laser or other dry or wet etching from a P-type semiconductor layer to a depth other than the lower 1 micron (micrometer) to 2 micron layer of the N-type semiconductor layer. It may be formed into a groove. The remaining 1-micron to 2-micron lower N-type semiconductor layer is used as a base for forming the reflective metal layer 11 under the sapphire substrate. In addition, according to the etching of the groove, a large amount of warpage of the entire substrate can be eliminated, and to facilitate the subsequent processes such as thinning the sapphire substrate, bonding to the receptor substrate, and transcription. .
다음에, (c) 위와 같이 홈을 형성한 후에, Si, GaAs, SiC, GaN, InP, InAs 또는 사파이어 등의 다양한 재질의 수용체 기판(receptor)을 유텍틱 본딩(Eutectic Bonding) 또는 열 압착 방식으로 위의 에피텍시 층의 최상층과 부착한다. 여기서, 내열, 내 산성을 가지는 적절한 전기 왁스나 접착제 또는 Au, Ag, Ti, Sn, Pd, Rd, Pt, Ta, Cr, Ni 이나 이들의 조합으로 이루어지는 접착 물질을, 수용체 기판의 부착면 및 에피텍시 층의 최상층의 표면에 형성 한 후, 유텍틱 본딩 또는 열과 함께 압착하는 방식으로 수용체 기판을 부착할 수 있다. Next, (c) after forming the grooves as described above, receptors of various materials such as Si, GaAs, SiC, GaN, InP, InAs, or sapphire are subjected to eutectic bonding or thermal bonding. Attach with top layer of epitaxy layer above. Here, the adhesive material which consists of a suitable electrical wax or adhesive which has heat resistance and acid resistance, or Au, Ag, Ti, Sn, Pd, Rd, Pt, Ta, Cr, Ni, or a combination thereof is attached to the surface and the epitaxial surface of the receptor substrate. After forming on the surface of the top layer of the tex layer, the acceptor substrate can be attached by pressing together with eutectic bonding or heat.
이와 같이, 수용체 기판을 부착한 후에는, (d) 사파이어 기판을 10 미크론 이하의 두께로 얇게 가공하고, 위의 (b)에서 에피텍시 층에 형성한 홈과 대응되는 사파이어 기판의 위치, 즉, 상하로 일치되는 해당 위치에 건식 식각 또는 습식 식각으로 1미크론 내지 100미크론 폭 으로 사파이어를 완전히 제거하여 도랑 모양 홈을 형성한다. 이때, 사파이어 기판을 10 미크론 이하의 두께로 얇게 가공하기 위하여, 1차로 그라인딩(grinding), 랩핑(lapping) 또는 폴리싱(polishing)을 이용하여 50 미크론 이하로 되게 한 다음, 습식 식각을 이용하여 10 미크론 이하의 사파이어 층만 남기고 나머지를 식각 하는 방법이 사용될 수 있다. In this manner, after the receptor substrate is attached, the (d) sapphire substrate is processed into a thickness of 10 microns or less, and the position of the sapphire substrate corresponding to the groove formed in the epitaxial layer in (b) above, namely In a dry or wet etch, the sapphire is completely removed in a width of 1 micron to 100 microns at the corresponding position up and down to form a groove-shaped groove. At this time, in order to process the sapphire substrate thinly to a thickness of 10 microns or less, it is first to 50 microns or less by grinding, lapping or polishing, and then 10 microns by wet etching. The method of etching the rest may be used leaving only the following sapphire layer.
본 발명에서 사용되는 건식 식각은, BCl3, HBr, Cl2, Ar, CCl2F2 중 어느 하나 이상의 가스를 이용한 ICP(Inductively Coupled Plasma) RIE(Reactive Ion Etching) 또는 ECR(Electron Cyclotron Resonance) RIE 식각 방식을 포함하고, 본 발명에서 사용되는 습식 식각은, HCl, HNO3, KOH, NaOH, H2SO4, H3PO4, CrO3, KHSO4 또는 알루에치(4H3PO4+4CH3COOH+HNO3+H2O) 중 적어도 하나 이상의 용액을 이용한 식각 방식을 포함한다. 습식 식각시에 사용되는 용액의 온도는 섭씨 200~400 도 사이 일 수 있다. Dry etching used in the present invention, BCl 3, HBr, Cl 2 , Ar, CCl 2 F 2 of which (Inductively Coupled Plasma) RIE (Reactive Ion Etching) or ECR (Electron Cyclotron Resonance) ICP using one or more gas RIE Including the etching method, the wet etching used in the present invention, HCl, HNO 3 , KOH, NaOH, H 2 SO 4 , H 3 PO 4 , CrO 3 , KHSO 4 or Aloech (4H 3 PO 4 + 4CH Etching method using at least one solution of 3 COOH + HNO 3 + H 2 O). The temperature of the solution used during wet etching may be between 200 and 400 degrees Celsius.
이와 같이, 사파이어 기판에 도랑 모양 홈을 형성한 후에는, (e) 사파이어 표면 위에 플레이팅(Plating) 또는 증착 방식으로 마지막 금속층을 유텍틱 금속층으로 한 다층 구조 고 반사율 금속층을 연속적으로 형성한다. 이와 같은 다층 구조의 반사 금속층은, Pd, Rh ,Ta, Ni, Cr, Au, Ti, Pt, Al, Rh, Ag 중 적어도 하나 이상을 포함할 수 있고, 1미크론 내지 10미크론의 두께로 형성할 수 있다. 여기서, 다층 구조의 반사 금속층 중 마지막 금속 층은 향후 서브마운트와의 접합을 위하여 유텍틱 금속으로 형성하는 것이 바람직하다. As described above, after the grooves are formed in the sapphire substrate, (e) a multi-layer high reflectance metal layer is formed continuously on the surface of the sapphire by using a plating or deposition method with the last metal layer as the eutectic metal layer. The multilayer metal reflective layer may include at least one or more of Pd, Rh, Ta, Ni, Cr, Au, Ti, Pt, Al, Rh, Ag, and may be formed to a thickness of 1 micron to 10 microns. Can be. Here, the last metal layer of the reflective metal layer of the multi-layer structure is preferably formed of a eutectic metal for bonding to the submount in the future.
다층 구조의 반사 금속층을 연속적으로 형성한 후에는, (f) 상하면에 금속을 형성한 서브마운트(submount)를 유텍틱 본딩 또는 열압착을 이용하여 (e)에서의 다층 구조의 반사 금속층에 부착한다. 여기서, 사파이어 반대쪽에 부착되어 있는 수용체 기판을 분리, 가공하기 위해 통전 및 열전도율이 좋은, 비저항 20Ω-cm 이하의 Si, GaAs, InP, InAs, SiC, AlN, 또는 Cu 재질의 서브마운트가 이용될 수 있으며, 서브마운트의 상하면에 형성되는 금속은, 오믹(ohmic) 접촉을 위하여 Au, Ag, AuGe, Ni, Ti, Rd, Pt, Ta, Cr, AuSn, PbSn, 또는 In 물질을 포함할 수 있고 이들은 증착후 열처리될 수 있다. After successively forming the reflective metal layer of the multilayer structure, (f) a submount having metals formed on the upper and lower surfaces thereof is attached to the reflective metal layer of the multilayer structure in (e) by means of eutectic bonding or thermocompression bonding. . Here, a submount of Si, GaAs, InP, InAs, SiC, AlN, or Cu with a good resistivity and a thermal conductivity of 20 Ω-cm or less that can be used to separate and process the acceptor substrate attached to the opposite side of sapphire can be used. The metal formed on the upper and lower surfaces of the submount may include Au, Ag, AuGe, Ni, Ti, Rd, Pt, Ta, Cr, AuSn, PbSn, or In materials for ohmic contact. The heat treatment may be performed after deposition.
이어서, (g) 수용체 기판을 완전히 제거하며, 아울러 (c)에서 수용체 기판의 부착을 위하여 사용되었던 금속을 포함한 접착 물질도 식각 용액을 이용하여 완전히 제거한다. Subsequently, (g) the receptor substrate is completely removed, and in addition, the adhesive material including the metal used for attachment of the receptor substrate in (c) is also completely removed using an etching solution.
이와 같이 에피텍시층 상부의 이물질이 깨끗이 제거되면, (h) 에피텍시 층의 P 형 반도체층 상부에 투명 전극(ITO, ZnO, ZrB 등을 이용)을 형성한다.As described above, when the foreign matter on the epitaxial layer is completely removed, (h) a transparent electrode (ITO, ZnO, ZrB, etc.) is formed on the P-type semiconductor layer of the epitaxial layer.
이후, (i)사파이어 표면에 형성된 반사 금속인 상기 다층 구조 금속층이 드러나도록 하고, (b)에서 에피텍시 층에 형성된 홈을 포함한 주변을 2미크론 내지 100미크론 폭으로 에피텍시 층의 최상층으로부터 (b)의 도랑 모양 홈 부분에 1미크론 내지 2미크론 두께로 남아있는 N형 반도체층의 고저항층 부분까지 식각되도록 메사(MESA) 구조로 식각한다. 이와 같은 메사 구조의 플랫폼(platform)은 위에서 기술한 바와 같은 건식 식각 방법으로 형성될 수 있다. Thereafter, (i) the multi-layered metal layer, which is a reflective metal formed on the sapphire surface, is exposed, and in (b) the periphery including the groove formed in the epitaxial layer is 2 microns to 100 microns wide from the top layer of the epitaxial layer. It is etched in a mesa (MESA) structure so as to etch to the high-resistance layer portion of the N-type semiconductor layer remaining in the groove-shaped groove portion of (b) 1 to 2 microns thick. Such a mesa structure platform can be formed by a dry etching method as described above.
메사 구조로 식각하여 (b)의 도랑 모양 홈 부분에 남아 있던 (e)의 다층 구조 반사 금속층이 드러나도록 한 후에는, (j) 에피텍시 층의 최상층 또는 (i)의 투명전극 상부와 (i)에서 드러난 N형 반도체층 상부에 금속 증착으로 자연스럽게 각 전극(P 전극 및 N 전극)을 형성한다. 위에서 (i)의 투명전극이 반드시 필요한 것은 아니고 필요에 따라 P 전극(P형 반도체층과 접합되는 전극)을 위한 투명전극은 생략될 수도 있다. 여기서, N형 반도체층에 형성되는 전극은 N형 반도체층의 좌우에서, 도랑 부분에도 증착 형성되어 N형 반도체층의 하부의 고저항층 및 사파이어층과 측면으로 접합되고, 사파이어층의 하층의 금속을 통하여 서브마운트 기판과도 전기적으로 연결된다. P 전극 및 N 전극은 Cr, Ni, Au, Ti, Pt, Al 중 하나 또는 그 이상으로 조합하여 다중 층을 적당한 두께로 증착 또는 플레이팅(Plating) 방식으로 형성한 다음 열처리를 거쳐서 대상체와 오믹 접촉이 되도록 형성된다. After etching to the mesa structure to reveal the multilayer reflective metal layer of (e) remaining in the groove-shaped groove of (b), (j) the top layer of the epitaxial layer or the top of the transparent electrode of (i) ( Each electrode (P electrode and N electrode) is naturally formed by metal deposition on the N-type semiconductor layer revealed in i). The transparent electrode of (i) is not necessarily required above, and the transparent electrode for the P electrode (the electrode bonded to the P-type semiconductor layer) may be omitted as necessary. Here, the electrodes formed on the N-type semiconductor layer are formed on the left and right sides of the N-type semiconductor layer, and are also deposited on the trench portion and are laterally bonded to the high resistance layer and the sapphire layer below the N-type semiconductor layer, and the metal of the lower layer of the sapphire layer is formed. It is also electrically connected to the submount substrate through. The P electrode and the N electrode are formed of one or more of Cr, Ni, Au, Ti, Pt, and Al to form multiple layers by a deposition or plating method with a suitable thickness, and then heat-treat an ohmic contact with the object. It is formed to be.
이와 같이 각 전극이 형성된 후에, (k) 각 개별 소자 칩을 리드 프레임 등에 장착하여 이용하기 위하여, 다이싱(dicing) 공정, 브레이킹(breaking) 공정, 또는 레이저 가공 등을 이용하여 (b)의 에피텍시 층에 형성된 홈에서 서브마운트까지 완전히 절단하여 분리한다. 이때 각각의 단위 칩으로 분리할 수도 있지만, N형 반도체층에 형성된 N 전극을 통하여 복수개의 단위 칩들을 병렬 동작시키기 위하여 복수 단위로 분리할 수도 있다. After each electrode is formed in this manner, (k) the epi of (b) using a dicing process, a breaking process, or a laser process in order to mount and use each individual element chip in a lead frame or the like. Separate completely by cutting from the groove formed in the tex layer to the submount. In this case, although it may be separated into each unit chip, a plurality of unit chips may be separated into a plurality of units in order to operate in parallel a plurality of unit chips through the N electrode formed in the N-type semiconductor layer.
도 4는 본 발명의 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.4 is a cross-sectional view for describing a light emitting diode according to another exemplary embodiment of the present invention.
도 4를 참조하면, 도 3의 대부분의 공정을 이용하지만, 다만, 다른 점은 도 3의 (d) 단계에서 사파이어층을 완전히 제거하고, (e) 단계를 생략하며, (f) 단계에서 서브마운트를 오믹금속이 형성된N형 반도체층에 직접 부착하여 제조한다. 여기서, 사파이어층을 제거할 경우에는 에피텍시 층을 형성하기 전에 형성되었던 N형 반도체층 하부의 버퍼층까지 완전히 제거하고, N-GaN 층의 일부분까지 건식 식각을 이용하여 제거하여 N형 반도체층 하부에Ti,Al,Cr,Pt,Ag,Rh,Pd,Ta중 적어도 하나이상을 포함하는 고 반사율의 금속을 이용하여 오믹접촉을 형성한 후, 서브마운트의 상하면에 N-오믹 전극 금속을 형성 후 서브마운트를 오믹전극 금속이 형성된N형 반도체층에 유텍틱 본딩 또는 열압착 본딩 방법을 이용하여 본딩한다. 후속 공정은 도 3과 유사한 과정에 따라 진행될 수 있다.Referring to FIG. 4, most of the processes of FIG. 3 are used, except that the sapphire layer is completely removed in step (d) of FIG. 3, step (e) is omitted, and step (f) is performed. The mount is manufactured by directly attaching the N-type semiconductor layer on which the ohmic metal is formed. In this case, when the sapphire layer is removed, the buffer layer below the N-type semiconductor layer formed before the epitaxy layer is completely removed, and a portion of the N-GaN layer is removed by dry etching to remove the sapphire layer. After forming ohmic contact using a high reflectivity metal containing at least one of Ti, Al, Cr, Pt, Ag, Rh, Pd, Ta, and then forming N-omic electrode metal on the upper and lower surfaces of the submount. The submount is bonded to the N-type semiconductor layer on which the ohmic electrode metal is formed using a eutectic bonding or a thermocompression bonding method. Subsequent processing may proceed according to a process similar to FIG. 3.
도 5는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다. 5 is a cross-sectional view for describing a light emitting diode according to still another embodiment of the present invention.
도 5를 참조하면, 도 3의 대부분의 공정을 이용하지만, 다만, 다른 점은 도 3의 (d) 단계에서 사파이어 층(25)을 10 미크론 이하로 남기되 도랑 모양 홈의 가 공은 생략하고, 후속 공정은 도 3과 유사한 과정에 따라 제조될 수 있다.Referring to FIG. 5, most of the processes of FIG. 3 are used, except that the
도 6은 본 발명의 또 다른 실시 예에 따른 발광 다이오드를 설명하기 위한 단면도이다.6 is a cross-sectional view for describing a light emitting diode according to still another embodiment of the present invention.
도 6을 참조하면, 도 3의 대부분의 공정을 이용하지만, 다만, 다른 점은 도 3의 (d) 단계에서 사파이어층(35)에 도랑 모양의 홈을 가공할 때 이와 아울러 사파이어층(35) 하면에도 엠보싱(embossing) 형태의 요철 패턴을 형성하고, 후속 공정은 도 3과 유사한 과정에 따라 제조될 수 있다. 이에 따라 에피텍시층의 활성층(active layer)으로부터 하부로 투과한 광이 난반사됨으로써, 좀 더 많은 광이 소자의 외부로 방출되도록 하여 광 추출 효율을 높일 수 있다. Referring to FIG. 6, although most of the processes of FIG. 3 are used, the difference is that when the groove-shaped groove is formed in the sapphire layer 35 in step (d) of FIG. 3, the sapphire layer 35 is also used. The bottom surface also forms an embossed concave-convex pattern, and subsequent processes may be manufactured according to a process similar to that of FIG. 3. Accordingly, the light transmitted downward from the active layer of the epitaxy layer is diffusely reflected, so that more light is emitted to the outside of the device, thereby increasing the light extraction efficiency.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.As described above, the present invention has been described by way of limited embodiments and drawings, but the present invention is not limited to the above embodiments, and those skilled in the art to which the present invention pertains various modifications and variations from such descriptions. This is possible. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined not only by the claims below but also by the equivalents of the claims.
도 1은 사파이어 절연 기판상에 구성된 종래의 발광 소자의 한 예를 설명하기 위한 도면이다.1 is a view for explaining an example of a conventional light emitting device configured on a sapphire insulating substrate.
도 2는 본 발명의 일실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.2 is a cross-sectional view illustrating a light emitting diode according to an embodiment of the present invention.
도 3은 본 발명의 일실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 단계별 공정 흐름도이다.3 is a step-by-step process flowchart illustrating a method of manufacturing a light emitting diode according to an embodiment of the present invention.
도 4는 본 발명의 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.4 is a cross-sectional view for describing a light emitting diode according to another exemplary embodiment of the present invention.
도 5는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.5 is a cross-sectional view for describing a light emitting diode according to still another embodiment of the present invention.
도 6은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.6 is a cross-sectional view for describing a light emitting diode according to still another embodiment of the present invention.
Claims (27)
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080039180A KR100953661B1 (en) | 2008-04-28 | 2008-04-28 | Vertical Electrode Structure Light Emission Device and Manufacturing Method thereof |
| JP2009108156A JP2009267420A (en) | 2008-04-28 | 2009-04-27 | Element with vertical electrode structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080039180A KR100953661B1 (en) | 2008-04-28 | 2008-04-28 | Vertical Electrode Structure Light Emission Device and Manufacturing Method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090113450A true KR20090113450A (en) | 2009-11-02 |
| KR100953661B1 KR100953661B1 (en) | 2010-04-20 |
Family
ID=41392786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080039180A KR100953661B1 (en) | 2008-04-28 | 2008-04-28 | Vertical Electrode Structure Light Emission Device and Manufacturing Method thereof |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2009267420A (en) |
| KR (1) | KR100953661B1 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130074037A (en) * | 2011-12-26 | 2013-07-04 | 엘지이노텍 주식회사 | Light emitting device |
| US8735932B2 (en) | 2010-11-15 | 2014-05-27 | Samsung Electronics Co., Ltd. | Light-emitting device including a connection layer formed on a side surface thereof |
| KR20150089769A (en) * | 2014-01-28 | 2015-08-05 | 엘지이노텍 주식회사 | Light emitting device |
| CN105280767A (en) * | 2014-07-14 | 2016-01-27 | 上海博恩世通光电股份有限公司 | Vertical LED chip structure with sapphire substrate, and manufacturing method thereof |
| KR20200062537A (en) * | 2018-11-27 | 2020-06-04 | 주식회사 세미콘라이트 | Semiconductor light emitting device and method of manufacturing the same |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006065010A1 (en) * | 2004-12-13 | 2006-06-22 | Lg Chem, Ltd. | METHOD FOR MANUFACTURING G a N-BASED LIGHT EMITTING DIODE USING LASER LIFT-OFF TECHNIQUE AND LIGHT EMITTING DIODE MANUFACTURED THEREBY |
| KR100588378B1 (en) | 2005-03-16 | 2006-06-09 | 삼성전기주식회사 | Method of manufacturing gan type light emitting diode with verticality structure |
| KR100676061B1 (en) * | 2005-07-14 | 2007-01-30 | 엘지전자 주식회사 | Method of manufacturing light emitting diode |
| KR100743471B1 (en) * | 2006-06-30 | 2007-07-30 | 에피밸리 주식회사 | Manufacturnig of iii-nitride semiconductor light emitting device |
-
2008
- 2008-04-28 KR KR1020080039180A patent/KR100953661B1/en not_active IP Right Cessation
-
2009
- 2009-04-27 JP JP2009108156A patent/JP2009267420A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8735932B2 (en) | 2010-11-15 | 2014-05-27 | Samsung Electronics Co., Ltd. | Light-emitting device including a connection layer formed on a side surface thereof |
| US8877562B2 (en) | 2010-11-15 | 2014-11-04 | Samsung Electronics Co., Ltd. | Method of manufacturing light-emitting device |
| KR20130074037A (en) * | 2011-12-26 | 2013-07-04 | 엘지이노텍 주식회사 | Light emitting device |
| KR20150089769A (en) * | 2014-01-28 | 2015-08-05 | 엘지이노텍 주식회사 | Light emitting device |
| CN105280767A (en) * | 2014-07-14 | 2016-01-27 | 上海博恩世通光电股份有限公司 | Vertical LED chip structure with sapphire substrate, and manufacturing method thereof |
| CN105280767B (en) * | 2014-07-14 | 2018-02-16 | 上海博恩世通光电股份有限公司 | A kind of vertical LED chip structure and its manufacture method with Sapphire Substrate |
| KR20200062537A (en) * | 2018-11-27 | 2020-06-04 | 주식회사 세미콘라이트 | Semiconductor light emitting device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100953661B1 (en) | 2010-04-20 |
| JP2009267420A (en) | 2009-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9356213B2 (en) | Manufacturing method of a light-emitting device having a patterned substrate | |
| JP2012074665A (en) | Light-emitting diode | |
| JP2013070111A (en) | Semiconductor light-emitting device | |
| JP2005150675A (en) | Semiconductor light-emitting diode and its manufacturing method | |
| KR20100008123A (en) | Vertical light emitting devices with the support composed of double heat-sinking layer | |
| KR20080015794A (en) | Ingaaln light-emitting device and manufacturing method thereof | |
| JP2012054422A (en) | Light-emitting diode | |
| KR20100035846A (en) | Light emitting device and method for fabricating the same | |
| JP5363973B2 (en) | Light emitting device including Zener diode and method for manufacturing the same | |
| KR100953661B1 (en) | Vertical Electrode Structure Light Emission Device and Manufacturing Method thereof | |
| KR100916366B1 (en) | Supporting substrates for semiconductor light emitting device and method of manufacturing vertical structured semiconductor light emitting device using the supporting substrates | |
| KR20100058018A (en) | A supporting substrate for manufacturing vertical structured semiconductor light emitting device, method of manufacturing the semiconductor light emitting device using the supporting substrate and vertical structured semiconductor light emitting devices | |
| KR100946441B1 (en) | LED having Vertical- Structured Electrodes and Manufacturing Method thereof | |
| US9018643B2 (en) | GaN LEDs with improved area and method for making the same | |
| KR20090105462A (en) | Vertical structured group 3 nitride-based light emitting diode and its fabrication methods | |
| KR20080053181A (en) | Supporting substrates for semiconductor light emitting device and high-performance vertical structured semiconductor light emitting devices using the supporting substrates | |
| JP2007096090A (en) | Semiconductor light emitting element and method of manufacturing the same | |
| JP2010165983A (en) | Light-emitting chip integrated device and method for manufacturing the same | |
| KR101499954B1 (en) | fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods | |
| US20170069791A1 (en) | Light-emitting device and method of manufacturing thereof | |
| KR20090125677A (en) | Supporting substrates for semiconductor light emitting device and high-performance vertical structured semiconductor light emitting devices using supporting substrates | |
| KR20060057855A (en) | Gan-based compound semiconductor light emitting device and method thereof | |
| KR101526566B1 (en) | fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods | |
| KR101499953B1 (en) | fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods | |
| CN109713090B (en) | LED chip with vertical structure and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130410 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |