KR20090108291A - Data Input/Output Line Driver - Google Patents
Data Input/Output Line Driver Download PDFInfo
- Publication number
- KR20090108291A KR20090108291A KR1020080033638A KR20080033638A KR20090108291A KR 20090108291 A KR20090108291 A KR 20090108291A KR 1020080033638 A KR1020080033638 A KR 1020080033638A KR 20080033638 A KR20080033638 A KR 20080033638A KR 20090108291 A KR20090108291 A KR 20090108291A
- Authority
- KR
- South Korea
- Prior art keywords
- pull
- driving unit
- driving
- data line
- pvt
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Databases & Information Systems (AREA)
- Logic Circuits (AREA)
Abstract
Description
본 발명은 반도체 집적 회로에 관한 것으로, 구체적으로는 데이터 라인 드라이버에 관한 것이다.The present invention relates to a semiconductor integrated circuit, and more particularly, to a data line driver.
디램(DRAM)과 같은 반도체 집적 회로는 데이터를 전송하는 데이터 라인 예를 들면, 글로벌 입출력 라인을 구비하고 있다. 상기 데이터 라인은 데이터 라인 드라이버에 의해 데이터 드라이빙이 이루어진다.Semiconductor integrated circuits, such as DRAMs, have data lines for transferring data, for example, global input / output lines. The data line is data driven by a data line driver.
반도체 집적 회로의 동작이 점차 고속화 됨에 따라 데이터 라인을 통해 전송되는 데이터는 데이터 라인의 특성에 의해 영향을 받게 되며, 그 영향은 데이터의 지터(jitter) 등으로 나타난다. 즉, 데이터 라인 드라이버는 PVT(process, voltage, temperature; 공정, 전압 및 온도를 의미한다)의 변동에 민감하며, 데이터의 특성 변화를 유발할 수 있다.As the operation of semiconductor integrated circuits becomes faster, the data transmitted through the data line is affected by the characteristics of the data line, and the influence is represented by jitter of the data. That is, the data line driver is sensitive to fluctuations in PVT (process, voltage, and temperature) and may cause changes in the characteristics of the data.
도 1은 일반적인 반도체 집적 회로의 데이터의 입출력 라인 드라이버의 회로도이다.1 is a circuit diagram of an input / output line driver for data of a general semiconductor integrated circuit.
도시한 바와 같이, 상기 데이터 라인 드라이버는 풀업 신호(PU)에 응답하여 데이터 라인(GIO)을 전원 전압(VDD)의 레벨로 풀업 구동하는 제1 트랜지스터(M1) 및 풀다운 신호(PD)에 응답하여 상기 데이터 라인(GIO)을 접지 전압(VSS)의 레벨로 풀다운 구동하는 제2 트랜지스터(M2)로 구성된다.As illustrated, the data line driver may respond to the first transistor M1 and the pull-down signal PD for driving the data line GIO to the level of the power supply voltage VDD in response to the pull-up signal PU. The second transistor M2 is configured to pull down the data line GIO to the level of the ground voltage VSS.
PVT가 변동되면 상기 제1 트랜지스터(M1) 및 상기 제2 트랜지스터(M2)의 전류 구동력 등이 변동되기 때문에 상기 데이터 라인 드라이버가 상기 데이터 라인(GIO)을 드라이빙하는 능력이 변동된다. 이것은 상기 데이터 라인(GIO)에 실린 데이터 특성의 차이 예를 들어, 지터(jitter)를 유발하게 되며, 도 2와 같이 데이터의 유효 윈도우(Data Valid Window)의 범위를 감소시키는 문제점이 있다.When the PVT is changed, the current driving force of the first transistor M1 and the second transistor M2 is changed, so the ability of the data line driver to drive the data line GIO is changed. This causes a difference in data characteristics on the data line GIO, for example, jitter, and reduces a range of a data valid window of data as shown in FIG. 2.
본 발명은 상술한 문제점을 해결하기 위해 안출된 것으로 PVT 변동에 상관없이 일정한 드라이빙 능력을 유지하여 데이터 라인에 실린 데이터의 유효 윈도우를 확보할 수 있는 데이터 라인 드라이버를 제공하는데 목적이 있다. Disclosure of Invention The present invention has been made to solve the above-described problem, and an object of the present invention is to provide a data line driver capable of securing a valid window of data loaded on a data line by maintaining a constant driving capability regardless of PVT fluctuations.
상술한 기술적 과제를 달성하기 위한 본 발명의 데이터 라인 드라이버는 PVT(process, voltage, temperature)의 변동을 감지하여 감지 신호를 출력하도록 구성된 PVT 감지부; 및 복수의 드라이빙 유닛을 포함하고, 상기 감지 신호에 응답하여 상기 복수의 드라이빙 유닛들이 선택적으로 구동되어 데이터 라인을 드라이빙하도록 구성된 가변 드라이빙부를 포함한다.In accordance with an aspect of the present invention, a data line driver includes: a PVT detector configured to detect a change in a process, voltage, and temperature (PVT) and output a sensing signal; And a variable driving unit including a plurality of driving units, and configured to drive the data lines by selectively driving the plurality of driving units in response to the detection signal.
본 발명에 따른 데이터 라인 드라이버는 PVT 변동에 상관없이 일정한 드라이빙 능력을 가지므로 데이터의 유효 윈도우를 확보할 수 있으며, 고속화 및 저전력에서도 데이터의 전송 특성의 열화가 방지된다. Since the data line driver according to the present invention has a constant driving capability regardless of PVT fluctuations, an effective window of data can be secured, and deterioration of data transmission characteristics is prevented even at high speed and low power.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.
도 3은 본 발명에 따른 데이터 라인 드라이버의 블록도이다.3 is a block diagram of a data line driver according to the present invention.
도 3에 도시된 데이터 라인 드라이버는 PVT 감지부(10) 및 가변 드라이빙 부(20)를 포함한다.The data line driver illustrated in FIG. 3 includes a
상기 PVT 감지부(10)는 PVT(process, voltage, temperature; 공정, 전압, 온도를 의미한다)의 변동을 감지하여 감지 신호(pcode<0:N>,ncode<0:N>)를 출력하도록 구성된다.The
상기 PVT 감지부(10)는 예를 들면, ZQ 캘리브레이션(calibration) 회로 즉, 터미네이션 저항 조절 회로에 의해 구현할 수 있다. 터미네이션 저항 조절 회로는 풀업 캘리브레이션 코드(PCODE<0:N>)와 풀다운 캘리브레이션 코드(NCODE<0:N>)를 출력하여 온 다이 터미네이션 장치의 저항값을 일정하게 하는 회로이다. The
즉, 상기 터미네이션 저항 조절 회로에서 출력되는 풀업 캘리브레이션 코드(PCODE<0:N>) 및 풀다운 캘리브레이션 코드(NCODE<0:N>)는 PVT의 변동이 반영된 신호이므로 PVT 감지부(10)는 터미네이션 저항 조절 회로의 구성을 이용할 수 있다.That is, since the pull-up calibration code (PCODE <0: N>) and pull-down calibration code (NCODE <0: N>) output from the termination resistance adjusting circuit are signals reflecting the variation of the PVT, the
상기 가변 드라이빙부(20)는 복수의 드라이빙 유닛(20-1 ~ 20-N)을 포함하고, 상기 감지 신호(pcode<0:N>,ncode<0:N>)에 응답하여 상기 복수의 드라이빙 유닛들(20-1 ~ 20-N)이 선택적으로 구동되어 데이터 라인(GIO)을 드라이빙하도록 구성된다.The
종래 기술에 따른 데이터 라인 드라이버는 PVT의 변동을 고려하지 않고 드라이빙 능력이 고정된 드라이버를 사용하므로, PVT 변동이 있으면 데이터 라인 드라이버의 특성은 일정하게 유지되지 않고 변동된다. 그에 따라 데이터 라인(GIO)에 실린 데이터의 전송 특성에 영향이 있고, 지터(jitter)의 발생이 커서 데이터 유효 윈도우(Data Valid Window)의 범위가 좁아지는 문제점이 있다. Since the data line driver according to the related art uses a driver having a fixed driving capability without considering the fluctuation of the PVT, if there is a PVT fluctuation, the characteristics of the data line driver are not kept constant and fluctuate. As a result, there is a problem in that the transmission characteristic of data carried on the data line GIO is affected, and jitter is generated so that the range of the data valid window is narrowed.
따라서, 본 발명은 PVT 변동을 반영한 감지 신호(pcode<0:N>,ncode<0:N>)에 따라 다양한 드라이빙 능력을 갖는 드라이버 중 적합한 드라이버를 선택하여 구동시키거나, 구동시키는 드라이버의 개수를 조절함으로써, PVT 변동에도 데이터 라인(GIO)의 드라이버의 전체 드라이빙 능력은 일정하도록 구현한 것이다. Accordingly, the present invention selects and drives the appropriate driver among the drivers having various driving capabilities according to the detection signals (pcode <0: N>, ncode <0: N>) reflecting the PVT variation, By adjusting, the driver's overall driving capability of the data line (GIO) remains constant even with PVT fluctuations.
도 4는 도 3에 도시된 가변 드라이빙부(20)의 일 실시예이다.FIG. 4 is an embodiment of the
상기 가변 드라이빙부(20)는 제1 내지 제5 드라이빙 유닛(20-1 ~ 20-5)을 구비한다. 또한, 각 드라이빙 유닛마다 풀업 드라이빙 유닛 및 풀다운 드라이빙 유닛을 구비한다.The
상기 제1 드라이빙 유닛(20-1)을 예로 들어 설명하면, 제1 풀업 드라이빙 유닛(21-1) 및 제1 풀다운 드라이빙 유닛(22-1)을 포함한다. For example, the first driving unit 20-1 may include a first pull-up driving unit 21-1 and a first pull-down driving unit 22-1.
상기 제1 풀업 드라이빙 유닛(21-1)은 제1 풀업 캘리브레이션 코드(pcode<0>)와 풀업 신호(PU)에 응답하여 데이터 라인(GIO)을 전원 전압 레벨로 풀업시키는 2 개의 직렬 연결된 제1 및 제2 트랜지스터(M1,M2)를 구비한다. The first pull-up driving unit 21-1 includes two series-connected firsts that pull up the data line GIO to a power voltage level in response to a first pull-up calibration code pcode <0> and a pull-up signal PU. And second transistors M1 and M2.
상기 제1 트랜지스터(M1)는 게이트에 상기 제1 풀업 캘리브레이션 코드(pcode<0>)가 입력되며 소스와 드레인에 각각 전원 전압(VDD)과 상기 제2 트랜지스터(M2)의 소스가 연결된다.The first pull-up calibration code pcode <0> is input to a gate of the first transistor M1, and a power supply voltage VDD and a source of the second transistor M2 are connected to a source and a drain, respectively.
상기 제2 트랜지스터(M2)는 게이트에 상기 풀업 신호(PU)가 입력되고 소스와 드레인에 각각 상기 제1 트랜지스터(M1)의 소스와 상기 제3 트랜지스터(M3)의 드레인이 연결된다.The pull-up signal PU is input to a gate of the second transistor M2, and a source of the first transistor M1 and a drain of the third transistor M3 are connected to a source and a drain, respectively.
상기 제2 트랜지스터(M2)의 소스에 상기 데이터 라인(GIO)이 연결된다.The data line GIO is connected to the source of the second transistor M2.
상기 제1 풀다운 드라이빙 유닛(22-1)은 제1 풀다운 캘리브레이션 코드(ncode<0>)와 풀다운 신호(PD)에 응답하여 상기 데이터 라인(GIO)을 접지 전압 레벨로 풀다운시키는 2 개의 직렬 연결된 제3 및 제4 트랜지스터(M3,M4)를 구비한다.The first pull-down driving unit 22-1 may include two serially connected units that pull down the data line GIO to a ground voltage level in response to a first pull-down calibration code ncode <0> and a pull-down signal PD. And third and fourth transistors M3 and M4.
상기 제3 트랜지스터(M3)는 게이트에 상기 풀다운 신호(PD)가 입력되며 드레인과 소스에 상기 제2 트랜지스터(M2)의 소스와 상기 제4 트랜지스터(M4)의 드레인이 연결된다.The pull-down signal PD is input to a gate of the third transistor M3, and a source of the second transistor M2 and a drain of the fourth transistor M4 are connected to a drain and a source.
상기 제3 트랜지스터(M3)의 드레인 단자에 상기 데이터 라인(GIO)이 연결된다. The data line GIO is connected to the drain terminal of the third transistor M3.
상기 제4 트랜지스터(M4)는 게이트에 상기 제1 풀다운 캘리브레이션 코드(ncode<0>)가 입력되며 드레인과 소스에 각각 상기 제3 트랜지스터(M3)의 소스와 접지 전압(VSS)이 연결된다.In the fourth transistor M4, the first pull-down calibration code ncode <0> is input to a gate, and a source and a ground voltage VSS of the third transistor M3 are connected to a drain and a source, respectively.
상기 제2 내지 제5 드라이빙 유닛(20-2 ~ 20-5)도 상기 풀업 캘리브레이션 코드(pcode<1:4>) 및 상기 풀다운 캘리브레이션 코드(ncode<1:4>)가 다를 뿐 상기 제1 드라이빙 유닛(20-1)과 동일한 형태(다만, 트랜지스터의 크기가 다르다)를 갖는 회로로 구성된다.The first to second driving units 20-2 to 20-5 may also differ from the pull-up calibration code pcode <1: 4> and the pull-down calibration code ncode <1: 4>. It is composed of a circuit having the same form as the unit 20-1 (however, the transistors have different sizes).
도 3 내지 도 4를 참조하여 데이터 라인 드라이버의 동작을 설명하면 다음과 같다.An operation of the data line driver will now be described with reference to FIGS. 3 to 4.
먼저, 상기 데이터 라인(GIO)이 하이 레벨로 풀업되는 경우의 동작을 설명하 겠다. 풀업 동작시, 도 4의 가변 드라이빙부(20)는 상기 풀업 신호(PU) 및 상기 제1 내지 제5 풀업 캘리브레이션 코드(pcode<0:4>)에 의해 제어된다.First, an operation when the data line GIO is pulled up to a high level will be described. In the pull-up operation, the
또한, 상기 제1 풀업 드라이빙 유닛(21-1)부터 상기 제5 풀업 드라이빙 유닛(21-5) 순으로 드라이빙 능력은 점차 증가되게 설정된 것으로 가정한다.In addition, it is assumed that the driving capability is set to increase gradually from the first pull-up driving unit 21-1 to the fifth pull-up driving unit 21-5.
PVT 조건이 제1 상태인 경우, 상기 PVT 감지부(10)는 상기 제1 내지 제5 풀업 캘리브레이션 코드(pcode<0:4>)를 예를 들어, 11011로 출력한다. 풀업 동작 경우이므로, 상기 풀업 신호(PU)는 하이 레벨이다. 따라서, 상기 제3 풀업 드라이빙 유닛(21-3)만이 구동된다. 상기 데이터 라인(GIO)은 상기 제3 풀업 드라이빙 유닛(21-3)의 드라이빙 능력 만큼 상기 전원 전압 레벨로 풀업된다.When the PVT condition is in the first state, the
또한, PVT 조건이 제2 상태로 변동된 경우(제1 상태에 비해 드라이빙 능력이 증가된 경우), 상기 PVT 감지부(10)는 상기 제1 내지 제5 풀업 캘리브레이션 코드(pcode<0:4>)를 예를 들어, 01111로 출력한다. 따라서, 상기 제3 풀업 드라이빙 유닛(21-3)보다 드라이빙 능력이 작은 상기 제1 풀업 드라이빙 유닛(21-1)만이 구동된다. 따라서, 상기 데이터 라인(GIO)은 상기 제1 풀업 드라이빙 유닛(21-1)에 의해 감소된 드라이빙 능력만큼 상기 전원 전압(VDD)의 레벨로 풀업된다. 따라서, 본 발명은 PVT 조건에 상관없이 일정한 드라이빙 능력을 유지할 수 있다.In addition, when the PVT condition is changed to the second state (when the driving capability is increased compared to the first state), the
이번에는 상기 제1 풀업 드라이빙 유닛(21-1)부터 상기 제5 풀업 드라이빙 유닛(21-5) 순으로 드라이빙 능력은 동일하게 설정된 것으로 가정한다.In this case, it is assumed that driving capabilities are set in the same order from the first pull-up driving unit 21-1 to the fifth pull-up driving unit 21-5.
PVT 조건이 제3 상태인 경우, 상기 PVT 감지부(10)는 상기 제1 내지 제5 풀업 캘리브레이션 코드(pcode<0:4>)를 예를 들어, 11011로 출력한다. 풀업 동작 경 우이므로, 상기 풀업 신호(PU)는 하이 레벨이다. 따라서, 상기 제3 풀업 드라이빙 유닛(21-3)만이 구동된다. 상기 데이터 라인(GIO)은 상기 제3 풀업 드라이빙 유닛(21-3)의 드라이빙 능력 만큼 상기 전원 전압 레벨로 풀업된다.When the PVT condition is in the third state, the
그 후, PVT 조건이 제4 상태로 변동된 경우(제3 상태에 비해 드라이빙 능력이 감소된 경우라 하면), 상기 PVT 감지부(10)는 상기 제1 내지 제5 풀업 캘리브레이션 코드(pcode<0:4>)를 11010으로 출력한다. 따라서, 상기 제3 풀업 드라이빙 유닛(21-3)과 상기 제5 풀업 드라이빙 유닛(21-5)이 구동된다. 상기 데이터 라인(GIO)은 상기 제3 풀업 드라이빙 유닛(21-3)과 상기 제5 풀업 드라이빙 유닛(21-5)에 의해 증가된 드라이빙 능력만큼 상기 전원 전압(VDD)의 레벨로 풀업된다. 따라서, PVT 변동으로 감소된 드라이빙 능력이 보상된다.Thereafter, when the PVT condition is changed to the fourth state (if the driving capability is reduced compared to the third state), the
또한, 상기 데이터 라인(GIO)이 로우 레벨로 풀다운되는 경우에는 상기 풀다운 신호(PD)가 하이 레벨이 되고, PVT 변동에 따라 상기 제1 내지 제5 풀다운 캘리브레이션 코드(ncode<0:4>)의 값이 가변되어 상기 풀업 드라이빙 유닛들(21-1 ~ 21-5)이 선택적으로 구동되는 방식으로, 풀업 동작과 유사하게 진행된다.In addition, when the data line GIO is pulled down to a low level, the pulldown signal PD becomes a high level, and the first to fifth pulldown calibration codes ncode <0: 4> The value is varied so that the pull-up driving units 21-1 to 21-5 are selectively driven, similarly to the pull-up operation.
이와 같이, 본 발명은 PVT 변동으로 드라이빙 능력이 감소되면, 상기 가변 드라이빙부에서 동작하는 드라이빙 유닛의 수를 증가시켜 드라이빙 능력을 보상하고, 드라이빙 능력이 감소되면, 상기 가변 드라이빙부에서 동작하는 드라이빙 유닛의 수를 감소시켜 드라이빙 능력을 일정하게 유지할 수 있다.As described above, the present invention compensates the driving capability by increasing the number of driving units operating in the variable driving unit when the driving capability decreases due to PVT variation, and when the driving capability is reduced, the driving unit operating in the variable driving unit. The driving ability can be kept constant by reducing the number of.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것 을 이해할 수 있을 것이다. As such, those skilled in the art will appreciate that the present invention can be implemented in other specific forms without changing the technical spirit or essential features thereof.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, the above-described embodiments are to be understood as illustrative in all respects and not as restrictive. The scope of the present invention is shown by the following claims rather than the detailed description, and all changes or modifications derived from the meaning and scope of the claims and their equivalents should be construed as being included in the scope of the present invention. do.
도 1은 일반적인 반도체 집적 회로의 데이터의 입출력 라인 드라이버의 회로도,1 is a circuit diagram of an input / output line driver of data of a general semiconductor integrated circuit;
도 2는 종래 기술에 따른 데이터의 타이밍도,2 is a timing diagram of data according to the prior art;
도 3은 본 발명에 따른 데이터 라인 드라이버의 블록도,3 is a block diagram of a data line driver according to the present invention;
도 4는 도 3에 도시한 가변 드라이빙 유닛의 일 실시예이다.FIG. 4 is an embodiment of the variable driving unit shown in FIG. 3.
<도면의 주요 부분에 대한 부호 설명><Description of the symbols for the main parts of the drawings>
10 : PVT 감지부 20: 가변 드라이빙부10: PVT detection unit 20: variable driving unit
20-1 ~ 20-N : 제1 내지 제N 드라이빙 유닛20-1 to 20-N: 1st to Nth driving units
21-1 ~ 21-N : 제1 내지 제N 풀업 드라이빙 유닛21-1 to 21-N: 1st to Nth pullup driving units
22-1 ~ 22-N : 제1 내지 제N 풀다운 드라이빙 유닛22-1 to 22-N: 1st to Nth pulldown driving units
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080033638A KR20090108291A (en) | 2008-04-11 | 2008-04-11 | Data Input/Output Line Driver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080033638A KR20090108291A (en) | 2008-04-11 | 2008-04-11 | Data Input/Output Line Driver |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090108291A true KR20090108291A (en) | 2009-10-15 |
Family
ID=41551709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080033638A KR20090108291A (en) | 2008-04-11 | 2008-04-11 | Data Input/Output Line Driver |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20090108291A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102103832A (en) * | 2009-12-22 | 2011-06-22 | 硅工厂股份有限公司 | Output driver of electronic paper display device |
| US10003335B2 (en) | 2016-08-25 | 2018-06-19 | SK Hynix Inc. | Data transmission device, and semiconductor device and system including the same |
-
2008
- 2008-04-11 KR KR1020080033638A patent/KR20090108291A/en not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102103832A (en) * | 2009-12-22 | 2011-06-22 | 硅工厂股份有限公司 | Output driver of electronic paper display device |
| KR101111530B1 (en) * | 2009-12-22 | 2012-02-14 | 주식회사 실리콘웍스 | Output Driver Of Electric Paper Display |
| US10003335B2 (en) | 2016-08-25 | 2018-06-19 | SK Hynix Inc. | Data transmission device, and semiconductor device and system including the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7295033B2 (en) | Impedance adjustment circuits and methods using replicas of variable impedance circuits | |
| US7548087B2 (en) | Impedance adjusting circuit and impedance adjusting method | |
| US7821289B2 (en) | Data output driving circuit and method for controlling slew rate thereof | |
| US6456124B1 (en) | Method and apparatus for controlling impedance of an off-chip driver circuit | |
| US7902858B2 (en) | Calibration circuit, semiconductor device including the same, and memory module | |
| US20080303558A1 (en) | Data output driver circuit | |
| US8120381B2 (en) | Impedance adjusting device | |
| US8847635B2 (en) | Self-calibration of output buffer driving strength | |
| US7576560B2 (en) | Apparatus for measuring on-die termination (ODT) resistance and semiconductor memory device having the same | |
| US7839200B2 (en) | Semiconductor device and data outputting method of the same | |
| US20070126477A1 (en) | Output driver for dynamic random access memory | |
| US7902859B2 (en) | Input/output circuitry with compensation block | |
| US7982493B1 (en) | Semiconductor integrated circuit for controlling output driving force | |
| US11790977B2 (en) | Transmitter with voltage level adjustment mechanism in memory controller | |
| US11651806B2 (en) | Reference voltage training circuit and semiconductor apparatus including the same | |
| US7511538B2 (en) | Data input buffer in semiconductor device | |
| US8441283B2 (en) | Integrated circuit | |
| KR20090108291A (en) | Data Input/Output Line Driver | |
| US7759994B2 (en) | Skew signal generation circuit and semiconductor memory device having the same | |
| US7821847B2 (en) | Circuit and method for controlling slew rate of data output circuit in semiconductor memory device | |
| KR100568875B1 (en) | Output driver for use in semiconductor device | |
| US6567317B2 (en) | Controlling output current rambus DRAM | |
| US7715249B2 (en) | Semiconductor memory having an output driver equipped with a threshold voltage detecting circuit for adapting the drive capability thereof | |
| US8248103B2 (en) | Output circuit of semiconductor device | |
| US11626873B2 (en) | Off chip driver circuit, off chip driver system, and method for operating an off chip driver circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |