KR20090101773A - Platform apparatus for multiple-input multiple-output - Google Patents
Platform apparatus for multiple-input multiple-outputInfo
- Publication number
- KR20090101773A KR20090101773A KR1020080027117A KR20080027117A KR20090101773A KR 20090101773 A KR20090101773 A KR 20090101773A KR 1020080027117 A KR1020080027117 A KR 1020080027117A KR 20080027117 A KR20080027117 A KR 20080027117A KR 20090101773 A KR20090101773 A KR 20090101773A
- Authority
- KR
- South Korea
- Prior art keywords
- module
- dsp
- fpga
- mimo
- data
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
- H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
- H04B7/0413—MIMO systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/02—Arrangements for detecting or preventing errors in the information received by diversity reception
- H04L1/06—Arrangements for detecting or preventing errors in the information received by diversity reception using space diversity
- H04L1/0618—Space-time coding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Radio Transmission System (AREA)
Abstract
Description
본 발명은 멀티입력 멀티출력을 위한 플랫폼 장치에 관한 것으로서, 보다 상세하게는 신호의 변복조를 원활히 수행할 수 있고, 고속으로 디버깅을 수행할 수 있는 멀티입력 멀티출력을 위한 플랫폼 장치에 관한 것이다. The present invention relates to a platform apparatus for multi-input multi-output, and more particularly, to a platform apparatus for multi-input multi-output capable of smoothly performing signal demodulation and demodulation at high speed.
기존의 무선 이동통신시스템은 음성 서비스 위주이며, 채널의 열악성을 극복하기 위하여 주로 채널 코딩에 의존하였다. 그러나 고품질의 멀티미디어 서비스에 대한 요구의 증대로 인해 데이터 서비스위주로 중심축이 이동하고, 더 많은 데이터를 더 빨리 더 낮은 오류 확률로 전송하기 위한 무선 전송기술이 요구되었다. Conventional wireless mobile communication systems are mainly voice services, and mainly rely on channel coding to overcome channel degradation. However, as the demand for high quality multimedia services increases, the central axis shifts to data services, and wireless transmission technology for transmitting more data with lower error probability is required.
특히 데이터 요구량이 많은 순방향 링크에서의 고속데이터 전송이 중요성을 더하고 있다. 그러나 이동통신 환경은 페이딩, 음영효과, 전파 감쇠, 잡음 및 간섭 등에 의해 신호의 신뢰성을 크게 저하시킨다. 다중 경로에 의한 페이딩현상은 서로 다른 경로를 거쳐 수신되는 서로 다른 위상과 크기를 가지는 신호들의 합에 의한 심각한 신호 왜곡을 초래하게 된다. In particular, high-speed data transmission on the forward link with high data demands has added importance. However, the mobile communication environment greatly degrades the signal reliability due to fading, shadowing effects, propagation attenuation, noise and interference. Fading due to multiple paths causes severe signal distortion due to the sum of signals having different phases and magnitudes received through different paths.
이러한 페이딩 효과는 고속 데이터 통신을 이루기 위해 극복해야 할 어려움중의 하나이며, 이러한 무선 채널 특성을 극복하거나 그 성질을 이용하기 위한 많은 연구가 수행되어 오고 있다. 이에 다수의 송수신 안테나를 이용한MIMO (Multiple Input Multiple Output) 기술이 제안되었다.This fading effect is one of the difficulties to overcome in order to achieve high-speed data communication, and many studies have been conducted to overcome the radio channel characteristics or use the characteristics. Accordingly, a multiple input multiple output (MIMO) technique using a plurality of transmit and receive antennas has been proposed.
도 1에 도시된 바와 같이, MIMO 시스템에서 각 전송 안테나마다 서로 다른 정보를 전송하여 정보의 양을 높일 수 있고, STC(Space-Time Coding)을 사용하여 전송 정보에 다이버시티 효과를 주고 코딩 이득을 가질 수 있도록 하여 전송 정보의 신뢰도를 높일 수 있다. As shown in FIG. 1, in the MIMO system, different information may be transmitted for each transmit antenna to increase the amount of information, and a diversity effect may be applied to the transmission information using space-time coding (STC) and coding gain may be increased. The reliability of the transmission information can be increased by making it possible to have.
MIMO 시스템의 전체적인 구성을 보여주며, 여기서 송수신단은 각각 M, N 개의 안테나를 포함한다. M 개의 송신 안테나들로부터 각각 동일 시간에 동일 주파수를 사용하여 독립적인 심볼들을 전송하게 된다. 이렇게 송신된 신호들은 무선 채널상의 산란체들에 따라 공간적으로 다른 페이딩을 겪게 되며 서로 다른 공간 특성을 갖게 되어 신호를 구별할 수 있게 된다.The overall configuration of the MIMO system is shown, where the transceiver includes M and N antennas, respectively. Each of the M transmit antennas will transmit independent symbols using the same frequency at the same time. The transmitted signals undergo spatially different fading according to scatterers on the wireless channel and have different spatial characteristics to distinguish signals.
MIMO 시스템은 다경로 전파 전파방식을 사용하게 때문에 시스템의 스펙트럼 효율성을 몇 배로 높여주지만, 처리 속도, 범위 및 신뢰성을 향상시키기 위한 복잡성이 요구되는 문제점이 있다. MIMO systems multiply the spectral efficiency of the system by using multipath propagation, but there is a problem that complexity is required to improve processing speed, range, and reliability.
특히, MIMO 수신 시스템에 있어서 복수의 채널로부터 수신된 데이터에 대해 시공간 디코딩 및 채널 추정이 수행되어야 하는데, 이것이 MIMO 시스템의 복잡성을 높이는 요인이 되었다. In particular, in the MIMO receiving system, space-time decoding and channel estimation should be performed on data received from a plurality of channels, which increases the complexity of the MIMO system.
한편, 한국공개특허 제2006-65338호에 따르면 멀티밴드와 멀티캐리어를 위한 단말 플랫폼 보드 및 장치가 개시된다. Meanwhile, according to Korean Patent Laid-Open Publication No. 2006-65338, a terminal platform board and an apparatus for multiband and multicarrier are disclosed.
도 2에 도시된 바와 같이, 종래기술에 따른 단말 플랫폼 보드에는 송신단과 수신단에 다수의 보드 제어, 데이터 변복조, 인코딩, 디코딩 및 MIMO 변복조를 위한 FPGA(Field Programmable Gate Array)가 배치된다. As shown in FIG. 2, the terminal platform board according to the prior art has a field programmable gate array (FPGA) for controlling a plurality of boards, data modulation, encoding, decoding, and MIMO modulation and demodulation at a transmitter and a receiver.
종래기술에 따르면, MIMO 복조 블록(FPGA6)을 모뎀 블록(FPGA5)과 병렬로 배치하여 ADC 처리된 데이터가 MIMO 복조 블록을 통과한 후 모뎀 블록으로 입력되기 때문에 MIMO 복조 블록과 모뎀 블록 사이에 불필요한 데이터 교환이 발생하는 문제점이 있다. According to the prior art, since the MIMO demodulation block FPGA6 is disposed in parallel with the modem block FPGA5, the ADC-processed data passes through the MIMO demodulation block and is input to the modem block, thereby unnecessary data between the MIMO demodulation block and the modem block. There is a problem that exchange occurs.
또한, RF 블록의 보상(calibrate)을 위해 모뎀 블록과 RF 블록 간 제어 인터페이스의 없거나 저속의 데이터 통신 방식을 사용하여 빠른 대응이 어렵다. 그리고 ARM과 같은 마이크로프로세서를 보드 컨트롤로만 사용하고 카드 버스를 추가하는 구조로 호스트 컴퓨터와 연결하여 사용하는 구조를 가지고 있어 플랫폼의 구동 시 복잡한 시스템 제어가 필요하다. 또한 데이터 전송속도와 대역폭의 증가로 기존의 RS-232의 저속 인터페이스로 디버깅 시 데이터 처리가 어려운 문제점이 있다. In addition, it is difficult to respond quickly by using a low speed data communication method without a control interface between the modem block and the RF block to calibrate the RF block. In addition, it uses microprocessor like ARM as board control only and adds card bus. It is connected to host computer and requires complicated system control when the platform is running. In addition, due to the increase in data transmission speed and bandwidth, there is a problem that data processing is difficult when debugging with the low speed interface of the existing RS-232.
본 발명에서는 상기한 바와 같은 종래기술의 문제점을 해결하기 위해, MIMO 복조 블록과 모뎀 블록 사이에 불필요한 데이터 교환이 일어나는 것을 방지할 수 있는 멀티입력 멀티출력을 위한 플랫폼 장치를 제안하고자 한다. In order to solve the problems of the prior art as described above, the present invention proposes a platform device for multi-input multi-output capable of preventing unnecessary data exchange between the MIMO demodulation block and the modem block.
본 발명의 다른 목적은 RF 보상을 위한 인터페이스를 제공하는 멀티입력 멀티출력을 위한 플랫폼 장치를 제공하는 것이다 It is another object of the present invention to provide a platform device for multi-input multi-output that provides an interface for RF compensation.
본 발명의 또 다른 목적은 고속의 디버깅 처리를 지원할 수 있는 멀티입력 멀티출력을 위한 플랫폼 장치를 제공하는 것이다. It is still another object of the present invention to provide a platform apparatus for multi-input multi-output capable of supporting high speed debugging processing.
상기한 목적을 달성하기 위해 본 발명의 바람직한 일 실시예에 따르면, 복수의 안테나를 통해 수신된 데이터를 필터링하고, MIMO(Multiple-Input Multiple-Output) 복조하는 FPGA(Field Programmable Gate Array) 모듈; 상기 FPGA 모듈과 병렬로 연결되며, 상기 MIMO 복조된 데이터를 복조 및 디코딩하는 제1 DSP(Digital Signal Processor) 모듈; 상기 FPGA 모듈과 병렬로 연결되며, 상기 MIMO 복조된 데이터를 이용하여 채널 추정, 채널 보상, SNR 처리 및 CINR(carrier-to-interference plus noise ratio) 측정 중 적어도 하나를 수행하는 제2 DSP 모듈; 및 상기 제1 DSP 모듈과 연결되며, 상기 FPGA 모듈 및 제1 및 제2 DSP 모듈을 제어하는 메인 제어 모듈을 포함하는 멀티입력 멀티출력을 위한 플랫폼 장치가 제공된다. According to an embodiment of the present invention to achieve the above object, Field Programmable Gate Array (FPGA) module for filtering data received through a plurality of antennas, and multiple-input multiple-output (MIMO) demodulation; A first digital signal processor (DSP) module connected in parallel with the FPGA module and demodulating and decoding the MIMO demodulated data; A second DSP module connected in parallel with the FPGA module and performing at least one of channel estimation, channel compensation, SNR processing, and carrier-to-interference plus noise ratio (CINR) measurement using the MIMO demodulated data; And a main control module connected to the first DSP module and controlling the FPGA module and the first and second DSP modules.
본 발명의 다른 측면에 따르면, 복수의 안테나를 통해 송수신되는 데이터를 필터링하고, MIMO 복조하는 FPGA(Field Programmable Gate Array) 모듈; 상기 FPGA 모듈과 병렬로 연결되며, 상기 MIMO 복조된 데이터를 복조 및 디코딩하는 수신 DSP(Digital Signal Processor) 모듈; 상기 FPGA 모듈과 병렬로 연결되며, 송신 데이터의 인코딩 및 변조를 수행하는 송신 DSP 모듈; 및 상기 수신 및 송신 DSP 모듈과 듀얼 포트 메모리를 통해 연결되는 메인 제어 모듈을 포함하는 멀티입력 멀티출력을 위한 플랫폼 장치가 제공된다.According to another aspect of the present invention, a field programmable gate array (FPGA) module for filtering data transmitted and received through a plurality of antennas and demodulating MIMO; A reception digital signal processor (DSP) module connected in parallel with the FPGA module and demodulating and decoding the MIMO demodulated data; A transmission DSP module connected in parallel with the FPGA module and performing encoding and modulation of transmission data; And a main control module connected to the receiving and transmitting DSP module via a dual port memory.
본 발명에 따르면, MIMO 복조 블록과 모뎀 블록이 듀얼 포트 메모리를 통해 연결되어 불필요한 데이터 교환을 방지할 수 있는 장점이 있다. According to the present invention, the MIMO demodulation block and the modem block are connected through a dual port memory, thereby preventing unnecessary data exchange.
또한 본 발명에 따르면, 메인 제어 모듈 및 각 DSP 모듈을 USB 인터페이스를 통해 외부 장치와 연결하여 고속의 디버깅을 수행할 수 있는 장점이 있다. In addition, according to the present invention, the main control module and each DSP module is connected to an external device through a USB interface has the advantage that can be performed at high speed.
도 1은 일반적인 MIMO 시스템을 도시한 도면. 1 illustrates a typical MIMO system.
도 2는 종래기술에 따른 MIMO 시스템의 일예를 도시한 도면. 2 illustrates an example of a MIMO system according to the prior art;
도 3은 본 발명의 바람직한 일 실시예에 따른 멀티입력 멀티출력을 위한 플랫폼 장치의 블록도.3 is a block diagram of a platform device for multi-input multi-output in accordance with one preferred embodiment of the present invention.
<도면의 주요부호에 대한 설명><Description of Major Symbols in Drawing>
300: RF 모듈 302: FPGA 모듈300: RF module 302: FPGA module
306: 메인 제어 모듈 310: ADC 모듈306: main control module 310: ADC module
312: DAC 모듈 320: FIR 필터부312: DAC module 320: FIR filter unit
322: ST 코딩부 324: 컨트롤부322: ST coding unit 324: control unit
330: 듀얼 포트 메모리 340, 342,344: DPS 모듈330: Dual port memory 340, 342, 344: DPS module
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. As the invention allows for various changes and numerous embodiments, particular embodiments will be illustrated in the drawings and described in detail in the written description. However, this is not intended to limit the present invention to specific embodiments, it should be understood to include all modifications, equivalents, and substitutes included in the spirit and scope of the present invention. In describing the drawings, similar reference numerals are used for similar elements.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. When a component is referred to as being "connected" or "connected" to another component, it may be directly connected to or connected to that other component, but it may be understood that other components may be present in between. Should be. On the other hand, when a component is said to be "directly connected" or "directly connected" to another component, it should be understood that there is no other component in between.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular example embodiments only and is not intended to be limiting of the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the terms "comprise" or "have" are intended to indicate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, and one or more other features. It is to be understood that the present invention does not exclude the possibility of the presence or the addition of numbers, steps, operations, components, components, or a combination thereof.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art. Terms such as those defined in the commonly used dictionaries should be construed as having meanings consistent with the meanings in the context of the related art and shall not be construed in ideal or excessively formal meanings unless expressly defined in this application. Do not.
이하, 본 발명의 바람직한 실시예를 첨부한 도면들을 참조하여 상세히 설명하기로 한다. 본 발명을 설명함에 있어 전체적인 이해를 용이하게 하기 위하여 도면 번호에 상관없이 동일한 수단에 대해서는 동일한 참조 번호를 사용하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description of the present invention, the same reference numerals will be used for the same means regardless of the reference numerals in order to facilitate the overall understanding.
도 3은 본 발명의 바람직한 일 실시예에 따른 멀티입력 멀티출력을 위한 플랫폼 장치의 블록도이다. 3 is a block diagram of a platform device for multi-input multi-output according to an embodiment of the present invention.
도 3에 도시된 바와 같이, 본 발명에 따른 플랫폼 장치는 RF 모듈(300), FPGA 모듈(302), 복수의 DSP 모듈(304) 및 메인 제어 모듈(306)을 포함할 수 있다. As shown in FIG. 3, the platform device according to the present invention may include an RF module 300, an FPGA module 302, a plurality of DSP modules 304, and a main control module 306.
본 발명에 따른 플랫폼 장치는 멀티입력 멀티출력(MIMO)을 위한 장치로서, RF 모듈(300)은 복수의 안테나를 포함하며, 원격지로부터 아날로그 신호를 수신하거나, 메인 제어 모듈(306)의 제어에 따라 DSP 모듈(304)과 FPGA 모듈(302)에서 처리된 신호를 송신하는 기능을 수행한다. Platform device according to the present invention is a device for multi-input multi-output (MIMO), the RF module 300 includes a plurality of antennas, receiving an analog signal from a remote location, or according to the control of the main control module 306 The DSP module 304 and the FPGA module 302 transmit a signal processed.
본 발명에 따른 플랫폼 장치는 SDR(Software Defined Radio) 기술을 기반으로 하며, 다양한 통신 방식을 지원하는 소프트웨어를 이용하여 다양한 통신 방식의 서비스를 지원할 수 있다. 여기서 SDR은 다양한 통신 방식을 위한 시스템의 업그레이드, 유지 및 보수를 효율적으로 가능하게 하며 다중대역 다중모드에 대해 RF단 이하의 변복조 및 인코딩/디코딩을 소프트웨어적으로 처리할 수 있도록 하여 광대역 신호 처리에 대한 유연성을 제공한다. The platform device according to the present invention is based on Software Defined Radio (SDR) technology, and can support services of various communication methods by using software supporting various communication methods. In this case, SDR can efficiently upgrade, maintain and repair the system for various communication methods, and can process the modulation and encoding / decoding below the RF stage in the multi-band multi-mode by software. Provide flexibility.
이러한 SDR 기술의 구현을 위해 본 발명에 따른 플랫폼 장치는 FPGA 모듈(302) 및 DSP 모듈(304)을 포함할 수 있다.In order to implement such an SDR technology, the platform device according to the present invention may include an FPGA module 302 and a DSP module 304.
FPGA(Field Programmable gate array) 모듈(302)은 RF 모듈(300)을 통해 송수신하는 데이터의 필터링, MIMO 변복조, RF 보상을 위한 제어 기능 등을 수행할 수 있다. The field programmable gate array (FPGA) module 302 may perform a filtering function, a MIMO modulation and demodulation, a control function for RF compensation, and the like, transmitted and received through the RF module 300.
FPGA 모듈(302)과 RF 모듈(300)은 아날로그 신호를 디지털 데이터로 변환하는 ADC(Analog/Digital) 모듈(310) 및 디지털 데이터를 아날로그 신호로 변환하는 DAC(Digital/Analog) 모듈(312)을 통해 연결된다.The FPGA module 302 and the RF module 300 may include an analog / digital (ADC) module 310 for converting analog signals into digital data and a digital / analog (DAC) module 312 for converting digital data into analog signals. Connected through.
이때, ADC 모듈(310)은 멀티입력을 위해 복수의 ADC를 포함하며, FPGA 모듈(302)은 ADC 모듈(310)을 통해 디지털로 변환된 데이터를 필터링하며, 필터링된 데이터를 채널별로 복조하는 과정을 수행한다. In this case, the ADC module 310 includes a plurality of ADCs for multi-input, and the FPGA module 302 filters the digitally converted data through the ADC module 310 and demodulates the filtered data for each channel. Do this.
한편, DAC 모듈(312)은 멀티출력을 위해 복수의 DAC를 포함하며, FPGA 모듈(302)에서 복수의 안테나에 상응하는 채널별로 출력된 디지털 데이터를 아날로그 신호로 변환하여 RF 모듈(300)로 출력한다. On the other hand, the DAC module 312 includes a plurality of DACs for multi-output, converts the digital data output for each channel corresponding to the plurality of antennas in the FPGA module 302 to an analog signal and outputs to the RF module 300 do.
도 3에 도시된 바와 같이, 본 발명에 따른 FPGA 모듈(302)은 수신단(Rx)에 해당하는 FIR(Finite Impulse Response) 필터부(320-1) 및 ST(Space-Time) 코딩부(322-1)를 포함할 수 있다. 또한, FPGA 모듈(302)은 송신단(Tx)에 해당하는 FIR 필터부(320-2) 및 ST 코딩부(322-2)를 포함할 수 있다. As shown in FIG. 3, the FPGA module 302 according to the present invention includes a finite impulse response (FIR) filter unit 320-1 and a space-time (ST) coding unit 322-corresponding to a receiving end Rx. It may include 1). In addition, the FPGA module 302 may include an FIR filter unit 320-2 and an ST coding unit 322-2 corresponding to the transmitter Tx.
FIR 필터부(320)는 디지털 보간(interpolation) 필터로서, 출력이 귀환되지 않고 입력에 의해서만 출력이 결정되며, 위상 왜곡이 일어나지 않는 필터이다. The FIR filter 320 is a digital interpolation filter. The FIR filter 320 is a filter in which the output is not fed back and the output is determined only by the input, and phase distortion does not occur.
MIMO 방식을 통한 무선 송수신에 있어, 송신단에서의 입력 심볼은 안테나 수만큼의 심볼 그룹으로 시공간 블록 부호화(Space-Time Block Code)된다. 이에 대응하여 수신단의 ST 코딩부(322-1)는 상기와 같이 시공간 블록 부호화된 데이터를 채널별로 복호화(MIMO 복조)한다. In wireless transmission / reception using the MIMO scheme, input symbols at a transmitter are space-time block coded into symbol groups as many as the number of antennas. In response, the ST coding unit 322-1 of the receiving end decodes (temporarily demodulates) the space-time block coded data for each channel as described above.
한편, 송신단에 해당하는 ST 코딩부(322-2)는 상기와 같이 입력 심볼을 복수의 심볼 그룹으로 시공간 블록 부호화하는 기능을 수행한다. On the other hand, the ST coding unit 322-2 corresponding to the transmitting end performs a function of space-time block encoding the input symbols into a plurality of symbol groups as described above.
한편, FPGA 모듈(302)은 송신단과 수신단 각각에 상응하는 RF 모듈(300)을 제어하기 위한 컨트롤부(324-1,324-2)를 포함한다. Meanwhile, the FPGA module 302 includes control units 324-1 and 324-2 for controlling the RF module 300 corresponding to each of the transmitter and the receiver.
본 발명에 따르면, 컨트롤부(324)는 RF 모듈(300)과 SPI(Serial Peripheral Interface) 및 I2C(Inter-Integrated Circuit) 인터페이스(314)중 적어도 하나를 통해 연결된다. According to the present invention, the control unit 324 is connected through at least one of the RF module 300 and the Serial Peripheral Interface (SPI) and the Inter-Integrated Circuit (I2C) interface 314.
본 발명에 따르면, FPGA 모듈(302)은 듀얼 포트 메모리(330-1 내지 330-3)를 통해 복수의 DSP 모듈(304)과 병렬 방식으로 연결된다. According to the present invention, the FPGA module 302 is connected in parallel with the plurality of DSP modules 304 through the dual port memories 330-1 through 330-3.
본 발명에 따르면, DSP 모듈(304)은 적어도 2개의 수신 DSP 모듈(340,342) 및 하나의 송신 DSP 모듈(344)을 포함할 수 있다. According to the present invention, the DSP module 304 may include at least two receive DSP modules 340 and 342 and one transmit DSP module 344.
FPGA 모듈(302)은 상기와 같이 MIMO 복조된 데이터를 듀얼 포트 메모리(330-1)에 기입(WRITE)하며, 수신단의 제1 DSP 모듈(340)은 듀얼 포트 메모리(330-1)로부터 복조된 데이터를 독출하여 미리 설정된 알고리즘에 따라 복조 및 디코딩을 수행한다. The FPGA module 302 writes the MIMO demodulated data to the dual port memory 330-1 as described above, and the first DSP module 340 of the receiving end is demodulated from the dual port memory 330-1. The data is read and demodulated and decoded according to a preset algorithm.
제1 DSP 모듈(340)의 복조는 반송파를 검출(검파)하여 베이스밴드 신호를 복원하는 과정이며, 디코딩은 압축된 베이스밴드 신호를 본래 신호로 복원하는 과정을 의미한다. Demodulation of the first DSP module 340 is a process of detecting (detecting) a carrier wave and restoring a baseband signal, and decoding refers to a process of restoring a compressed baseband signal to an original signal.
한편, 본 발명의 바람직한 일 실시예에 따르면, 수신단에는 채널 추정, 채널 보상, SNR 처리 및 CINR(carrier-to-interference plus noise ratio) 측정 중 적어도 하나를 수행하는 제2 DSP 모듈(332)이 추가적으로 제공된다. Meanwhile, according to an exemplary embodiment of the present invention, a second DSP module 332 which performs at least one of channel estimation, channel compensation, SNR processing, and carrier-to-interference plus noise ratio (CINR) measurement is additionally added to the receiver. Is provided.
무선 채널 환경은 시간과 주파수 영역 상에서 채널 상태가 시간적으로 불규칙하게 변하는 페이딩 특성을 갖는데, 이러한 채널에 대해 반송파의 크기 및 기준 위상을 추정하는 것을 채널 추정이라 한다. The wireless channel environment has a fading characteristic in which the channel state changes irregularly in time in the time and frequency domain, and estimating the magnitude and reference phase of the carrier for such a channel is called channel estimation.
이러한 채널 추정이 정확히 이루어져야 제1 DSP 모듈(340)에서 복조 과정을 수행할 수 있다. Only when such channel estimation is performed correctly, the first DSP module 340 may perform a demodulation process.
검파(복조)의 과정에서 어떠한 순서로 여러 안테나의 심볼을 검출할 것인가는 매우 중요한 고려 대상이다. 일반적으로 SNR이 가장 큰 심볼을 먼저 검파하여 제거하는 법칙을 사용한다. 즉 좋은 환경을 거친 심볼이 가장 정확히 검출될 가능성이 농후하므로 이를 먼저 검출, 제거하여 다른 심볼에 대한 오차의 영향을 최소화하게 된다. In order to detect symbols of several antennas in the process of detection (demodulation), it is a very important consideration. In general, the law that detects and removes the symbol with the largest SNR first is used. That is, since symbols having a good environment are most likely to be detected most accurately, they are first detected and removed to minimize the influence of errors on other symbols.
본 발명에 따르면, 수신단의 제2 DSP 모듈(342)은 제1 DSP 모듈(340)이 정확한 검파 과정을 수행할 수 있도록 한다. 제1 DSP 모듈(340)은 고속 직렬 버스를 통해 제2 DSP 모듈(342)에서 처리된 정보를 수신하여 검파 과정을 수행한다. According to the present invention, the second DSP module 342 of the receiving end allows the first DSP module 340 to perform an accurate detection process. The first DSP module 340 receives the information processed by the second DSP module 342 through a high speed serial bus and performs a detection process.
또한, 제1 DSP 모듈(340)은 제2 DSP 모듈(342)과 듀얼 포트 메모리(DSP SRAM, 330-4)를 통해 연결되며, 제1 DSP 모듈(340)은 제2 DSP 모듈(342)에서 처리된 정보를 이용할 수 있다. In addition, the first DSP module 340 is connected to the second DSP module 342 through a dual port memory (DSP SRAM) 330-4, and the first DSP module 340 is connected to the second DSP module 342. The processed information can be used.
본 발명에 따르면, 수신단에서 제2 DSP 모듈(342)의 병렬 처리로 인해, 동시에 RF 보상(calibrate)에 필요한 데이터 제공 및 CINR(carrier-to-interference plus noise ratio) 측정이 가능하다. According to the present invention, due to parallel processing of the second DSP module 342 at the receiving end, it is possible to simultaneously provide data necessary for RF compensation and to measure carrier-to-interference plus noise ratio (CINR).
측정된 CINR을 이용하여 간섭, 소음 레벨 및 신호 강도를 포함한 수신단의 실제 작동 상태에 대한 정보를 알 수 있다.The measured CINR can be used to obtain information about the actual operating state of the receiver, including interference, noise level and signal strength.
한편, 송신 DSP 모듈(344)은 메인 제어 모듈(306)의 제어에 따라 베이스밴드 신호를 압축(인코딩) 및 변조하며, 변조된 데이터를 듀얼 포트 메모리(330-3)에 기입한다. On the other hand, the transmission DSP module 344 compresses (encodes) and modulates the baseband signal under the control of the main control module 306, and writes the modulated data into the dual port memory 330-3.
본 발명에 따르면, 송신 DSP 모듈(344)은 제1 및 제2 DSP 모듈(340,342)과 고속 직렬 버스를 통해 연결되며, 특히 제2 DSP 모듈(342)에서 처리된 정보를 바탕으로 AMC(adaptive modulation and coding)를 적용할 수 있으며, 채널의 상태에 따라서 각기 다른 modulation을 적용하여 그 채널에 맞는 최대 데이터 전송률을 구현할 수 있다.According to the present invention, the transmit DSP module 344 is connected to the first and second DSP modules 340 and 342 via a high speed serial bus, in particular based on the information processed by the second DSP module 342 based on adaptive modulation. and coding), and different modulations may be applied according to the state of the channel to realize the maximum data rate for the channel.
상기와 같이, 본 발명에 따른 FPGA 모듈(302) 및 복수의 DSP 모듈(304) 각각은 듀얼 포트 메모리, 바람직하게는 DPS SRAM(dual-port-synchronous static random access memory)을 통해 연결된다. 이뿐만 아니라, 메모리로 인식되는 병렬 버스(External Memory Interface)를 통해 연결되기 때문에 고속 데이터 전송이 가능하다.As described above, each of the FPGA module 302 and the plurality of DSP modules 304 according to the present invention are connected through a dual port memory, preferably dual-port-synchronous static random access memory (DPS SRAM). In addition, the high-speed data transfer is possible because the memory is connected through a parallel bus (External Memory Interface).
본 발명에 따르면, 수신단의 제1 DSP 모듈(340) 및 송신 DSP 모듈(344)은 듀얼 포트 메모리(330-5,330-6)를 통해 메인 제어 모듈(306)에 연결된다. According to the present invention, the first DSP module 340 and the transmitting DSP module 344 of the receiving end are connected to the main control module 306 through the dual port memories 330-5, 330-6.
메인 제어 모듈(306)은 호스트 컴퓨터에 연결되어 플랫폼 장치에 포함된 구성요소 전반을 제어한다. 또한 외부 모니터링 장치(미도시)로 FPGA 모듈(302) 및 DSP 모듈(304)에서 처리되는 과정을 출력한다. The main control module 306 is connected to the host computer to control the overall components included in the platform device. In addition, an external monitoring device (not shown) outputs a process processed by the FPGA module 302 and the DSP module 304.
바람직하게 메인 제어 모듈(306)은 ARM 프로세서일 수 있으며, 외부 모니터링 장치와 RS-232 인터페이스(350), JTAG 인터페이스(Joint Test Action Group, 352), TCP/IP 인터페이스(354)를 통해 연결된다. 본 발명에 따르면, 메인 제어 모듈(306)은 고속 디버깅을 위한 USB 인터페이스(356)를 통해 외부 모니터링 장치에 연결될 수 있다. Preferably, the main control module 306 may be an ARM processor, and is connected to an external monitoring device through an RS-232 interface 350, a JTAG interface (Joint Test Action Group) 352, and a TCP / IP interface 354. According to the present invention, the main control module 306 may be connected to an external monitoring device via a USB interface 356 for high speed debugging.
USB 커넥터(356)는 상기한 디버깅 뿐만 아니라 호스트 컴퓨터 등과의 통신에도 이용될 수 있다. The USB connector 356 can be used not only for the above debugging but also for communication with a host computer and the like.
또한, 본 발명에 따르면, FPAG 모듈(302)뿐만 아니라 각각의 DSP 모듈(340 내지 344)을 USB 인터페이스를 통해 외부 장치와 연결할 수 있으며, 이를 통해 DSP 모듈 및 FPGA 모듈에서의 신호 처리 과정을 손쉽게 모니터링할 수 있다. In addition, according to the present invention, not only the FPAG module 302 but also each DSP module 340 to 344 can be connected to an external device through a USB interface, thereby easily monitoring signal processing in the DSP module and the FPGA module. can do.
상기한 본 발명의 바람직한 실시예는 예시의 목적을 위해 개시된 것이고, 본 발명에 대해 통상의 지식을 가진 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가가 가능할 것이며, 이러한 수정, 변경 및 부가는 하기의 특허청구범위에 속하는 것으로 보아야 할 것이다. Preferred embodiments of the present invention described above are disclosed for purposes of illustration, and those skilled in the art will be able to make various modifications, changes, and additions within the spirit and scope of the present invention. Additions should be considered to be within the scope of the following claims.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080027117A KR20090101773A (en) | 2008-03-24 | 2008-03-24 | Platform apparatus for multiple-input multiple-output |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080027117A KR20090101773A (en) | 2008-03-24 | 2008-03-24 | Platform apparatus for multiple-input multiple-output |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090101773A true KR20090101773A (en) | 2009-09-29 |
Family
ID=41359472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080027117A KR20090101773A (en) | 2008-03-24 | 2008-03-24 | Platform apparatus for multiple-input multiple-output |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20090101773A (en) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011087614A3 (en) * | 2009-12-23 | 2011-11-03 | Intel Corporation | Distortion-aware multiple input multiple output communications |
| CN102589413A (en) * | 2012-02-17 | 2012-07-18 | 清华大学 | Multi-axis displacement signal processing method for double-frequency laser interferometer |
| CN103152111A (en) * | 2012-12-31 | 2013-06-12 | 南昌大学 | Software radio test platform based on universal serial bus (USB) interface |
| KR101298459B1 (en) * | 2011-12-15 | 2013-08-23 | 두산중공업 주식회사 | Bus structure of fpga based controler |
| US8553796B2 (en) | 2009-12-23 | 2013-10-08 | Intel Corporation | Distortion-aware multiple input multiple output precoding |
| CN104965468A (en) * | 2015-07-06 | 2015-10-07 | 浙江大学 | Universal interface module for CPCI multi-functional acquisition control device |
| CN104965469A (en) * | 2015-07-06 | 2015-10-07 | 浙江大学 | CPCI bus standard-based multi-function acquisition control device |
| CN105589384A (en) * | 2016-01-26 | 2016-05-18 | 株洲南车时代电气股份有限公司 | Multichannel digital quantity input and output device based on FPGA |
| CN106354067A (en) * | 2016-10-28 | 2017-01-25 | 成都力雅信息技术有限公司 | Micro disc control system based on high speed signal processor |
| CN106354069A (en) * | 2016-10-28 | 2017-01-25 | 成都力雅信息技术有限公司 | Commodity transaction control system using digital-analog processing method |
| CN108551384A (en) * | 2018-03-26 | 2018-09-18 | 西南电子技术研究所（中国电子科技集团公司第十研究所） | The radio data transmission method of gigabit rate magnitude parallel encoding and modulation |
| CN112104586A (en) * | 2020-11-16 | 2020-12-18 | 湖南国科锐承电子科技有限公司 | Method for realizing frame synchronization and parallelism of high-speed data transmission system based on FPGA |
| CN112148670A (en) * | 2020-10-19 | 2020-12-29 | 北京大地信合信息技术有限公司 | Multifunctional service board card and data processing method |
| CN114019843A (en) * | 2021-10-12 | 2022-02-08 | 浙江中控技术股份有限公司 | User space I/O (input/output) framework for realizing HART (Highway addressable remote transducer) communication based on FPGA (field programmable gate array) |
| CN117872009A (en) * | 2024-01-11 | 2024-04-12 | 北京科电亿恒电力技术有限公司 | Monitoring method, system, equipment and storage medium of excitation rectifying equipment |
-
2008
- 2008-03-24 KR KR1020080027117A patent/KR20090101773A/en not_active Application Discontinuation
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8885745B2 (en) | 2009-12-23 | 2014-11-11 | Intel Corporation | Distortion-aware multiple input multiple output communications |
| WO2011087614A3 (en) * | 2009-12-23 | 2011-11-03 | Intel Corporation | Distortion-aware multiple input multiple output communications |
| US8553796B2 (en) | 2009-12-23 | 2013-10-08 | Intel Corporation | Distortion-aware multiple input multiple output precoding |
| KR101298459B1 (en) * | 2011-12-15 | 2013-08-23 | 두산중공업 주식회사 | Bus structure of fpga based controler |
| CN102589413A (en) * | 2012-02-17 | 2012-07-18 | 清华大学 | Multi-axis displacement signal processing method for double-frequency laser interferometer |
| CN102589413B (en) * | 2012-02-17 | 2014-06-18 | 清华大学 | Multi-axis displacement signal processing method for double-frequency laser interferometer |
| CN103152111B (en) * | 2012-12-31 | 2016-12-28 | 南昌大学 | USB interface-based software radio test platform |
| CN103152111A (en) * | 2012-12-31 | 2013-06-12 | 南昌大学 | Software radio test platform based on universal serial bus (USB) interface |
| CN104965468B (en) * | 2015-07-06 | 2017-10-31 | 浙江大学 | A kind of common interface module suitable for the multi-functional acquisition control devices of CPCI |
| CN104965469A (en) * | 2015-07-06 | 2015-10-07 | 浙江大学 | CPCI bus standard-based multi-function acquisition control device |
| CN104965468A (en) * | 2015-07-06 | 2015-10-07 | 浙江大学 | Universal interface module for CPCI multi-functional acquisition control device |
| CN105589384A (en) * | 2016-01-26 | 2016-05-18 | 株洲南车时代电气股份有限公司 | Multichannel digital quantity input and output device based on FPGA |
| CN106354067A (en) * | 2016-10-28 | 2017-01-25 | 成都力雅信息技术有限公司 | Micro disc control system based on high speed signal processor |
| CN106354069A (en) * | 2016-10-28 | 2017-01-25 | 成都力雅信息技术有限公司 | Commodity transaction control system using digital-analog processing method |
| CN108551384A (en) * | 2018-03-26 | 2018-09-18 | 西南电子技术研究所（中国电子科技集团公司第十研究所） | The radio data transmission method of gigabit rate magnitude parallel encoding and modulation |
| CN112148670A (en) * | 2020-10-19 | 2020-12-29 | 北京大地信合信息技术有限公司 | Multifunctional service board card and data processing method |
| CN112148670B (en) * | 2020-10-19 | 2023-12-19 | 北京大地信合信息技术有限公司 | Multifunctional business board card and data processing method |
| CN112104586A (en) * | 2020-11-16 | 2020-12-18 | 湖南国科锐承电子科技有限公司 | Method for realizing frame synchronization and parallelism of high-speed data transmission system based on FPGA |
| CN114019843A (en) * | 2021-10-12 | 2022-02-08 | 浙江中控技术股份有限公司 | User space I/O (input/output) framework for realizing HART (Highway addressable remote transducer) communication based on FPGA (field programmable gate array) |
| CN114019843B (en) * | 2021-10-12 | 2023-11-28 | 浙江中控技术股份有限公司 | User space I/O framework for realizing HART communication based on FPGA |
| CN117872009A (en) * | 2024-01-11 | 2024-04-12 | 北京科电亿恒电力技术有限公司 | Monitoring method, system, equipment and storage medium of excitation rectifying equipment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20090101773A (en) | Platform apparatus for multiple-input multiple-output | |
| US8755452B2 (en) | Method and apparatus to select coding mode | |
| Studer et al. | MIMO transmission with residual transmit-RF impairments | |
| US9660716B2 (en) | Systems and methods for wireless communication using polarization diversity | |
| CN104601504B (en) | The method and apparatus of pre-coding matrix is used in MIMO telecommunication system | |
| CA2476061A1 (en) | Data transmission with non-uniform distribution of data rates for a multiple-input multiple-output (mimo) system | |
| KR101532848B1 (en) | Systems and methods for compensating antenna gain imbalance | |
| US8320851B2 (en) | Wireless communication device, wireless communication method, and computer program | |
| KR101201202B1 (en) | Apparatus for transmitting/receiving rf signal in a wireless communication system | |
| US9136950B2 (en) | Systems and methods for cancelling cross polarization interference in wireless communication using polarization diversity | |
| EP2169847A2 (en) | Mimo repeater apparatus, mimo handheld terminal apparatus, mimo wireless communication method | |
| KR20150002739A (en) | Asymmetric mixed-mode powerline communication transceiver | |
| US20110243209A1 (en) | Method device & system for receiving a communication signal | |
| CN101527937A (en) | Link self-adaptation method for base station | |
| US6571090B1 (en) | Radio receiver and diversity receiver | |
| US20120013803A1 (en) | Method circuit and system for receiving a signal | |
| US8553794B2 (en) | Full-rate, full-diversity space-time block code technique for multiple transmissions using simple linear decoding complexity | |
| CN101286779A (en) | Method for eliminating multi-user interference in multiuser MIMO system | |
| US8711965B2 (en) | Method and apparatus for optimizing transmission diversity | |
| US8868124B2 (en) | Frequency domain equalizer for a beamformed system | |
| EP1249945A2 (en) | Method for increasing data transmission rate, and receiver, transmitter and terminal | |
| CN101692661A (en) | High-efficient differential interference rejection circuit and high-efficient differential interference rejection method | |
| CN111211882A (en) | Polarization full-duplex communication experiment platform | |
| JP2009033327A (en) | Mimo radio equipment | |
| EP2742560A1 (en) | Systems and methods for cancelling cross polarization interference in wireless communication using polarization diversity |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |