KR20090099354A - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR20090099354A
KR20090099354A KR1020080024547A KR20080024547A KR20090099354A KR 20090099354 A KR20090099354 A KR 20090099354A KR 1020080024547 A KR1020080024547 A KR 1020080024547A KR 20080024547 A KR20080024547 A KR 20080024547A KR 20090099354 A KR20090099354 A KR 20090099354A
Authority
KR
South Korea
Prior art keywords
pixel electrode
pixel
electrode
forming
protective layer
Prior art date
Application number
KR1020080024547A
Other languages
English (en)
Inventor
강동진
이섭
신승찬
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080024547A priority Critical patent/KR20090099354A/ko
Publication of KR20090099354A publication Critical patent/KR20090099354A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Ceramic Engineering (AREA)

Abstract

본 발명은 액정표시장치 및 그 제조 방법에 관한 것으로서, 화소전극과 공통전극이 보호층에 대하여 단차를 가지지 않고 화소전극과 공통전극과 보호층 각각의 상면이 동일 평면 상에 있도록 형성됨으로써 배향막의 원활한 러빙이 이루어지므로 러빙 불량으로 인한 빛샘 문제가 발생하지 않는 액정표시장치 및 그 제조 방법에 관한 것이다. 이러한 본 발명은, 게이트 라인과 데이터 라인이 서로 교차하여 형성된 기판; 상기 기판의 각 화소의 게이트 라인과 데이터 라인이 교차하는 영역에 형성되며, 게이트 전극, 소스 전극, 드레인 전극을 구비하는 박막 트랜지스터; 상기 박막 트랜지스터가 형성된 기판 상에 형성된 보호층; 상기 각 화소의 보호층마다 실질적으로 평행하게 교대로 다수 개가 형성되며, 보호층의 상면으로부터 하부로 형성된 화소전극 형성홈 및 공통전극 형성홈; 상기 각 화소의 화소전극 형성홈에 형성되며, 상면이 보호층의 상면과 함께 평면을 이루는 화소전극; 및 상기 각 화소의 공통전극 형성홈에 형성되며, 상면이 보호층의 상면과 함께 평면을 이루는 공통전극; 에 의해 달성된다.
액정표시장치, 화소전극, 공통전극, 배향막, 러빙

Description

액정표시장치 및 그 제조방법{LIQUIDE CRYSTAL DISPLAY DEVICE AND METHOD FOR FABRICATING THE SAME}
본 발명은 액정표시장치 및 그 제조 방법에 관한 것으로서, 화소전극과 공통전극이 형성된 영역이 배향막의 러빙에 영향을 미치지 않아, 러빙 정도의 균일성이 높은 배향막이 구비된 액정표시장치에 관한 것이다.
일반적으로 액정표시장치는 경량, 박형, 저소비 전력구동 등의 특징으로 인해 그 응용범위가 점차 넓어지고 있는 추세에 있다. 이에 따라 액정표시장치는 휴대용 컴퓨터, 휴대폰, 사무 자동화 기기 등에 있어서 화면을 디스플레이하기 위한 수단으로서 널리 이용되고 있다.
통상적으로 액정표시장치는 매트릭스형태로 배열된 다수의 제어용 스위칭 소자에 인가되는 영상신호에 따라 광의 투과량이 조절되어 화면에 원하는 화상을 표시하게 된다.
이러한 액정표시장치는 상부기판인 컬러필터 기판과 하부기판인 박막트랜지스터 어레이 기판이 서로 대향하고 상기 두 기판 사이에는 액정층이 충진된 액정패널과, 상기 액정패널에 주사신호 및 화상정보를 공급하여 액정패널을 동작시키는 구동부를 포함하여 구성된다.
이와 같은 구성을 가지는 종래의 액정표시장치에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다.
도 1에 도시한 바와 같이 종래의 일반적인 액정표시장치는 박막 트랜지스터 어레이 기판인 제 1 기판(1)과 컬러필터 기판인 제 2 기판(20)으로 구성되며, 상기 제 1 기판(1)과 제 2 기판(20)의 사이에는 액정층이 형성된다.
도면에 상세히 도시하지는 않았지만, 상기 제 1 기판(1) 상에는 서로 종횡으로 교차하도록 형성되어 복수의 화소를 정의하는 게이트 라인 및 데이터 라인이 구비되며, 상기 각 화소의 게이트 라인과 데이터 라인이 교차하는 영역에는 박막 트랜지스터가 구비된다.
상기 박막 트랜지스터는 제 1 기판(1) 상에 형성된 게이트 전극과, 상기 게이트 전극 상에 형성된 게이트 절연막과, 상기 게이트 절연막 상에 형성된 반도체 층과, 상기 반도체 층 상에 형성된 소스 전극과 드레인 전극으로 구성되며, 상기 소스 전극과 드레인 전극 상에는 보호층(5)이 형성된다.
상기 박막 트랜지스터의 게이트 전극은 게이트 라인에 연결되고 소스 전극은 데이터 라인에 연결되고 드레인 전극은 화소전극(6)에 연결된다. 여기서, 상기 화소전극(6)은 각 화소 내에 데이터 라인과 실질적으로 평행하도록 다수 개가 마련된다.
또한, 상기 각 화소에는 상기 화소전극(6)과 엇갈리도록 평행하게 형성되어 화소전극(6)과 함께 수평 전계를 형성하여 액정층을 구동하는 공통전극(7)이 형성 되며, 이와 같은 화소전극(6) 및 공통전극(7)이 형성된 제 1 기판(1) 상에는 액정의 초기 배향을 결정하는 제 1 배향막(10)이 형성된다.
그리고, 상기 제 1 기판(1)과 대향하는 제 2 기판(20)에는 적색, 녹색, 청색의 서브 컬러필터로 이루어진 컬러필터층(21)이 형성되며, 상기 컬러필터층(21) 상에는 액정의 초기 배향을 결정하는 제 2 배향막(25)이 형성된다.
상기와 같은 구성을 가지는 종래의 일반적인 액정표시장치에 있어서 제 1 기판(1) 상에 형성된 화소전극(6) 및 공통전극(7)은 도 1에 도시한 바와 같이 보호층(5)에 대하여 단차가 있는 구조로 형성되어 있으며, 제 1 기판(1) 상에 형성된 제 1 배향막(10)은 러빙롤 등을 이용한 제 1 배향막(10)의 러빙 작업 시에 상기와 같은 화소전극(6) 및 공통전극(7)이 보호층(5)에 대하여 단차가 있도록 형성된 영역이 러빙이 되지 않거나 원하는 방향으로의 러빙이 되지 않게 되는 문제점이 발생한다. 이와 같이 제 1 배향막(10)의 일부 영역이 러빙이 되지 않거나 원하는 방향으로의 러빙이 이루어지지 않아 러빙의 균일성이 떨어지는 경우에, 해당 영역에는 원하는 않는 빛의 투과가 생기는 현상인 빛샘이 발생하게 되며, 특히 해당 화소가 블랙을 구현하는 경우에 큰 불량으로 관찰되게 되어 액정패널의 화면 표시 품질을 저하하게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은 화소전극과 공통전극이 보호층에 대하여 단차를 가지지 않고 화소전극과 공통전극과 보호층 각각의 상면이 동일 평면 상에 있도록 형성됨으로써 배향막의 원활한 러빙이 이루어지므로 러빙 불량으로 인한 빛샘 문제가 발생하지 않는 액정표시장치 및 그 제조 방법을 제공하는 것이다.
상기와 같은 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 액정표시장치는, 게이트 라인과 데이터 라인이 서로 교차하여 형성된 기판; 상기 기판의 각 화소의 게이트 라인과 데이터 라인이 교차하는 영역에 형성되며, 게이트 전극, 소스 전극, 드레인 전극을 구비하는 박막 트랜지스터; 상기 박막 트랜지스터가 형성된 기판 상에 형성된 보호층; 상기 각 화소의 보호층마다 실질적으로 평행하게 교대로 다수 개가 형성되며, 보호층의 상면으로부터 하부로 형성된 화소전극 형성홈 및 공통전극 형성홈; 상기 각 화소의 화소전극 형성홈에 형성되며, 상면이 보호층의 상면과 함께 평면을 이루는 화소전극; 및 상기 각 화소의 공통전극 형성홈에 형성되며, 상면이 보호층의 상면과 함께 평면을 이루는 공통전극; 을 포함하여 구성된다.
그리고, 상기와 같은 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 액정표시장치의 제조 방법은, 다수의 화소가 정의되고 각 화소에는 게이트 전 극, 소스 전극 및 드레인 전극으로 구성된 박막 트랜지스터가 형성된 기판을 제공하는 단계; 박막 트랜지스터가 형성된 상기 기판 상에 보호층을 형성하는 단계; 상기 보호층을 보호층의 두께와 같은 두께만큼 제거하여 박막 트랜지스터의 드레인 전극의 일부를 노출하는 콘택홀을 형성하고, 상기 보호층을 보호층의 두께보다 작은 두께만큼 제거하여 각 화소 내에서 실질적으로 평행하게 교대로 배치되는 다수의 화소전극 형성홈과 공통전극 형성홈을 형성하는 단계; 상기 화소전극 형성홈 내에 화소전극을 형성하고 공통전극 형성홈 내에 공통전극을 형성하되, 화소전극의 상면과 공통전극의 상면과 보호층의 상면이 함께 평면을 이루도록 하는 단계; 및 화소전극과 공통전극이 형성된 상기 기판 상에 배향막을 형성하는 단계; 를 포함하여 이루어진다.
상기와 같은 구성 및 제조 방법으로 이루어지는 본 발명은, 화소전극, 공통전극 및 보호층 각각의 상면이 단차를 이루지 않고 제 1 기판의 상면에 대하여 동일 높이에 해당하는 위치에 형성되어 평면을 이루므로, 화소전극, 공통전극 및 보호층 상에 형성되는 배향막 또한 단차를 이루지 않고 평면을 이루게 되어, 러빙롤 등을 이용한 러빙 작업 시에 배향막 중에 화소전극과 보호층의 경계 영역과 오버랩되는 영역 및 공통전극과 보호층의 경계 영역과 오버랩되는 영역을 비롯한 전 영역에 대한 러빙이 원활히 이루어지게 되는 효과가 있다.
이에 따라, 배향막은 화소전극 및 공통전극과 오버랩되는 영역과 화소전극과 공통전극 사이의 영역과 오버랩되는 영역 모두가 균일하게 동일 방향으로 러빙되게 되는 효과가 있다.
따라서, 배향막의 단차로 인해 발생하는 러빙 불량에 기인한 빛샘이 발생하지 않아, 액정패널의 표시 품질이 향상되는 장점이 있다.
이하, 첨부된 도면을 참조로 하여 본 발명의 바람직한 실시예에 따른 액정표시장치 및 그 제조 방법에 대하여 상세히 설명한다.
먼저, 도 2 및 도 3을 참조하여 본 발명의 바람직한 실시예에 따른 액정표시장치에 대하여 설명하면 다음과 같다.
도 2 및 도 3에 도시한 바와 같이 본 발명의 바람직한 실시예에 따른 액정표시장치는, 게이트 라인(102)과 데이터 라인(103)이 서로 교차하여 형성된 제 1 기판(101); 상기 제 1 기판(101)의 각 화소의 게이트 라인(102)과 데이터 라인(103)이 교차하는 영역에 형성되며, 게이트 전극(104a), 소스 전극(104d), 드레인 전극(104e)을 구비하는 박막 트랜지스터(104); 상기 박막 트랜지스터(104)가 형성된 제 1 기판(101) 상에 형성된 보호층(105); 상기 각 화소의 보호층(105)마다 실질적으로 평행하게 교대로 다수 개가 형성되며, 보호층(105)의 상면으로부터 하부로 형성된 화소전극 형성홈(105a) 및 공통전극 형성홈(105b); 상기 각 화소의 화소전극 형성홈(105a)에 형성되며, 상면이 보호층(105)의 상면과 함께 평면을 이루는 화소전극(106); 및 상기 각 화소의 공통전극 형성홈(105b)에 형성되며, 상면이 보호층(105)의 상면과 함께 평면을 이루는 공통전극(107); 을 포함하여 구성된다.
이와 같은 구성을 가지는 본 발명의 바람직한 실시예에 따른 액정표시장치의 각 구성요소에 대하여 상세히 설명하면 다음과 같다.
도면에 상세히 도시하지는 않았지만, 본 발명의 바람직한 실시예에 따른 액정표시장치는 박막 트랜지스터 어레이 기판인 제 1 기판(101)과 컬러필터 기판인 제 2 기판(미도시)으로 구성된 액정패널이 구비되며, 상기 제 1 기판(101)과 제 2 기판 사이에는 액정층(미도시)이 형성된다.
도 2를 참조하면, 상기 제 1 기판(101) 상에는 서로 종횡으로 교차하도록 형성되어 다수의 화소를 정의하는 게이트 라인(102)과 데이터 라인(103)이 형성되며, 각 화소의 게이트 라인(102)과 데이터 라인(103)이 교차하는 영역에는 박막 트랜지스터(104)가 형성되어 게이트 라인(102) 및 데이터 라인(103)과 연결된다.
도 2와 도 3을 참조하면, 각 화소에 형성된 상기 박막 트랜지스터(104)는, 상기 제 1 기판(101) 상에 형성된 게이트 전극(104a)과, 상기 게이트 전극(104a) 상에 형성된 게이트 절연막(104b)과, 상기 게이트 절연막(104b) 상에 형성된 반도체층(104c)과, 상기 반도체층(104c) 상에 형성된 소스 전극(104d) 및 드레인 전극(104e)을 포함하여 구성된다.
그리고, 상기와 같은 구성을 가지는 박막 트랜지스터(104)가 형성된 제 1 기판(101) 상에는 보호층(105)이 형성된다.
도 3을 참조하면, 상기 보호층(105)에는 각 화소마다 다수의 화소전극 형성홈(105a) 및 공통전극 형성홈(105b)이 마련되는데, 이러한 화소전극 형성홈(105a)과 공통전극 형성홈(105b)은 각 화소 내에서 실질적으로 평행하도록 교대로 하나씩 형성된다.
상기 화소전극 형성홈(105a)과 공통전극 형성홈(105b)은 보호층(105)의 상면으로부터 하부 방향으로 형성된 홈 형상을 이루되, 두께는 보호층의 두께보다 작은 것이 바람직하다.
그리고, 상기 보호층(105)에는 각 화소마다 화소전극연결부 형성홈(105c)이 마련되는데, 상기 화소전극연결부 형성홈(105c)은 해당 화소 내의 화소전극 형성홈(105a)과 연결되도록 형성된다.
또한, 상기 보호층(105)에는 각 화소마다 박막 트랜지스터(104)의 드레인 전극(104e)의 일부를 노출하는 콘택홀(109)이 형성되는데, 이와 관련한 상세한 설명은 아래에서 하기로 한다.
도 3을 참조하면, 상기 보호층(105)에 형성된 화소전극 형성홈(105a)의 내부에는 화소전극(106)이 형성되고 공통전극 형성홈(105b)의 내부에는 공통전극(107)이 형성되며, 상기 화소전극(106)의 상면과 공통전극(107)의 상면은 보호층(105) 중에 화소전극(106) 및 공통전극(107)과 인접한 영역의 상면과 함께 평면을 이룬다. 즉, 상기 화소전극(106)의 상면과 공통전극(107)의 상면은 보호층(105) 중에 화소전극(106) 및 공통전극(107)과 인접한 영역의 상면과 함께 제 1 기판(101)의 상면에 대하여 동일한 높이에 위치한다.
그리고, 상기 각 화소에는 다수의 화소전극(106)을 연결하는 화소전극 연결부(108a)가 형성되는데, 이러한 화소전극 연결부(108a)는 보호층(105)에 형성된 화소전극연결부 형성홈(105c)의 내부에 형성되며, 보호층(105)에 형성된 콘택홀(109)을 통해 해당 화소의 박막 트랜지스터(104)의 드레인 전극(104e)과 접속됨으로써 화소전극(106)이 박막 트랜지스터(104)의 드레인 전극(104e)과 연결되도록 한다.
도 3을 참조하면, 상기와 같이 화소전극 형성홈(105a) 내에 화소전극(106)이 형성되고 공통전극 형성홈(105b) 내에 공통전극(107)이 형성된 보호막(105) 상에는 배향막(110)이 형성된다.
상기 배향막(110)은 화소전극(106)이 형성된 영역 상에 형성된 영역 및 공통전극(107)이 형성된 영역 상에 형성된 영역 및 화소전극(106)과 공통전극(107)의 사이의 영역 상에 형성된 영역이 서로 단차를 이루지 않고 제 1 기판(101)의 상면에 대하여 동일 높이에 해당하는 위치에 있도록 형성되는데, 이는 화소전극(106)과 공통전극(107)이 보호층(105)의 화소전극 형성홈(105a) 및 공통전극 형성홈(105b) 내에 각각 형성됨으로써 화소전극(106)과 공통전극(107)의 상면이 보호층(105)의 상면과 함께 동일 평면 상에 있도록, 즉 제 1 기판(101)의 상면에 대하여 동일 높이에 해당하는 위치에 있도록 형성되어 있기 때문이다.
이와 같이 배향막(110)이 화소전극(106) 및 공통전극(107)과 오버랩되는 영역 및 화소전극(106)과 공통전극(107)의 사이의 영역과 오버랩되는 영역이 단차를 이루지 않고 제 1 기판(101)의 상면에 대하여 동일 높이에 해당하는 위치에 형성됨으로써 평면을 이루게 되면, 러빙롤 등을 이용한 배향막(110)의 러빙 작업 시에 화소전극(106), 공통전극(107) 및 보호층(105)과 오버랩되는 영역 모두에 대한 러빙이 원활히 이루어지게 되며, 특히 화소전극(106)과 보호층(105)의 경계 영역과 오버랩되는 영역 및 공통전극(107)과 보호층(105)의 경계 영역과 오버랩되는 영역에 대한 러빙이 원활히 이루어지게 된다.
이에 따라, 상기 배향막(110)은 화소전극(106), 공통전극(107) 및 보호층(105)과 오버랩되는 영역 모두가 균일하게 동일한 방향으로 러빙되게 되므로, 러빙 불량에 기인한 빛샘이 발생하기 않게 되어 액정패널의 표시 품질을 향상시키게 된다.
이하, 도 3a 내지 도 3j를 참조하여 본 발명의 바람직한 실시예에 따른 액정표시장치의 제조 방법에 대하여 설명하면 다음과 같다.
먼저, 다수의 화소가 정의된 제 1 기판(도 4a의 101 참조)을 준비한다.
다음으로, 도 4a에 도시한 바와 같이 상기 제 1 기판(101) 상의 각 화소에 박막 트랜지스터(104)를 형성한다.
즉, 상기 제 1 기판(101) 상에 게이트 전극(104a)을 형성하고, 상기 게이트 전극(104a) 상에 게이트 절연막(104b)을 형성하고, 상기 게이트 절연막(104b) 상에 반도체층(104c)을 형성하고, 상기 반도체층(104c) 상에 소스 전극(104d) 및 드레인 전극(104e)을 형성한다. 이때, 게이트 전극(104a)의 형성 시에는 게이트 라인(102)을 동시에 형성할 수 있으며, 소스 전극(104d)의 형성 시에는 데이터 라인(103)을 동시에 형성할 수 있다.
다음으로, 도 4b에 도시한 바와 같이 각 화소에 박막 트랜지스터(104)가 형성된 제 1 기판(101) 상에 보호층(105)을 형성한다.
다음으로, 도 4c에 도시한 바와 같이 상기 보호층(105) 상에 감광막(111)을 형성한 후에, 회절 영역(112b)이 마련된 마스크(112)를 이용한 포토리소그라피(photolithography)를 수행하여 도 4d에 도시한 바와 같은 제 1 감광막 패 턴(121)을 형성한다.
이때, 상기 마스크(112)는 이후의 단계에서 형성될 화소전극 형성홈(도 4g의 105a 참조)과 공통전극 형성홈(도 4g의 105b 참조)과 화소전극연결부 형성홈(도 4g의 105c 참조)에 대응되는 영역에는 회절영역(112b)이 마련되어 있으며 후의 단계에서 형성될 콘택홀(도 4e의 109 참조)에 대응되는 영역에는 노출영역(112a)이 마련되어 있다. 여기서, 상기 마스크(112)는 감광막의 종류에 따라 노출영역과 비노출영역이 반대가 될 수도 있을 것이다.
따라서, 상기 제 1 감광막 패턴(121)은 상기 마스크(112)의 노출영역(112a)에 대응되었던 영역이 완전히 제거되고 마스크(112)의 회절영역(112b)에 대응되었던 영역은 소정의 두께만큼 제거된 형상을 가진다.
다음으로, 상기 제 1 감광막 패턴(121)을 이용하여 보호층(105)을 선택적으로 제거하여 도 4e에 도시한 바와 같은 콘택홀(109)을 형성한다.
이에 따라, 상기 콘택홀(109)은 박막 트랜지스터(104)의 드레인 전극(104e)의 일부를 노출하게 된다.
다음으로, 상기 제 1 감광막 패턴(121) 중에 이전 단계에서 회절 영역(112b)이 마련된 마스크(112)를 이용한 포토리소그라피의 수행 시에 마스크(112)의 회절 영역(112b)에 대응되어 회절 노광되었던 영역을 모두 제거하여 도 4f에 도시한 바와 같은 제 2 감광막 패턴(131)을 형성한다.
다음으로, 상기 제 2 감광막 패턴(131)을 이용하여 보호층(105)을 선택적으로 제거하여도 4g에 도시한 바와 같은 화소전극 형성홈(105a)과 공통전극 형성 홈(105b)과 화소전극연결부 형성홈(105c)을 형성한다.
이때, 상기 각 화소에 형성되는 화소전극연결부 형성홈(105c)은 해당 화소 내에 형성되는 다수의 화소전극 형성홈(105a)과 연결된다.
그리고, 상기 화소전극 형성홈(105a), 공통전극 형성홈(105b) 및 화소전극연결부 형성홈(105c)은 보호층(105)의 두께보다는 작은 두께를 가지도록 형성되는 것이 바람직하다.
다음으로, 도 4h에 도시한 바와 같이 보호층(105)에 화소전극 형성홈(105a), 공통전극 형성홈(105b) 및 화소전극연결부 형성홈(105c)이 마련된 제 1 기판(101) 상에 전도성 물질층(113)을 형성한다.
이때, 상기 전도성 물질층(113)은 투명한 전도성 산화물 또는 불투명한 금속으로 이루어질 수 있으며, 투명한 전도성 산화물의 일 예로는 인듐틴옥사이드(ITO)가 있다.
다음으로, 상기 제 2 감광막(131)을 모두 제거함으로써 전도성 물질층(113)을 선택적으로 제거하여 도 4i에 도시한 바와 같은 화소전극(106), 공통전극(107) 및 화소전극 연결부(108)를 형성한다.
이때, 상기 화소전극(106)의 상면 및 공통전극(107)의 상면은 보호층(105)의 상면 중에 화소전극(106)과 공통전극(107)의 사이의 영역과 함께 평면을 이루며, 상기 각각의 상면은 제 1 기판(101)의 상면에 대하여 동일 높이에 위치하게 된다.
다음으로, 도 4j에 도시한 바와 같이 화소전극(106), 공통전극(107) 및 화소전극 연결부(108)가 형성된 제 1 기판(101) 상에 배향막(110)을 형성한다.
상기 배향막(110)은 화소전극(106)이 형성된 영역 상에 형성된 영역 및 공통전극(107)이 형성된 영역 상에 형성된 영역 및 화소전극(106)과 공통전극(107) 사이의 영역 상에 형성된 영역이 서로 단차를 이루지 않고 제 1 기판(101)의 상면에 대하여 동일 높이에 해당하는 위치에 있도록 형성된다.
이와 같은 배향막(110)을 형성하는 과정은, 화소전극(106), 공통전극(107) 및 화소전극 연결부(108)가 형성된 제 1 기판(101) 상에 폴리이미드(polyimide) 등을 재료로한 고분자 박막을 형성한 후에 상기 고분자 박막 상에 러빙롤을 회전시켜 소정의 배향 방향을 형성하는 과정을 포함하여 이루어진다.
상술한 바와 같이 배향막(110)이 화소전극(106) 및 공통전극(107)과 오버랩되는 영역과 화소전극(106)과 공통전극(107) 사이의 영역과 오버랩되는 영역이 단차를 이루지 않고 제 1 기판(101)의 상면에 대하여 동일 높이에 해당하는 위치에 형성되어 평면을 이루게 되면, 러빙롤 등을 이용한 배향막(110)의 러빙 작업 시에 화소전극(106), 공통전극(107) 및 보호층(105)과 오버랩되는 영역 모두에 대한 러빙이 원활히 이루어지게 되며, 특히 화소전극(106)과 보호층(105)의 경계 영역과 오버랩되는 영역 및 공통전극(107)과 보호층(105)의 경계 영역과 오버랩되는 영역에 대한 러빙이 원활히 이루어지게 된다.
이에 따라, 상기 배향막(110)은 화소전극(106) 및 공통전극(107)과 오버랩되는 영역과 화소전극(106)과 공통전극(107)의 사이의 영역과 오버랩되는 영역 모두가 균일하게 동일 방향으로 러빙되게 된다.
따라서, 배향막(110)의 단차로 인해 발생하는 러빙 불량에 기인한 빛샘이 발 생하지 않게 되어 액정패널의 표시품질이 향상되게 된다.
도 1은 종래의 일반적인 액정표시장치를 도시한 단면도.
도 2는 본 발명의 바람직한 실시예에 따른 액정표시장치를 도시한 평면도.
도 3은 도 2의 Ⅰ-Ⅰ'선을 따라 절단한 단면을 도시한 단면도.
도 4a 내지 도 4j는 도 3의 액정표시장치를 제조하는 단계를 도시한 단면도.
**도면의 주요 부분에 대한 부호의 설명**
101 : 제 1 기판 102: 게이트 라인
103 : 데이터 라인 104 : 박막 트랜지스터
105 : 보호층 106 : 화소전극
107 : 공통전극 108 : 화소전극 연결부
109 : 콘택홀 110 : 배향막
112 : 마스크

Claims (9)

  1. 게이트 라인과 데이터 라인이 서로 교차하여 형성된 기판;
    상기 기판의 각 화소의 게이트 라인과 데이터 라인이 교차하는 영역에 형성되며, 게이트 전극, 소스 전극, 드레인 전극을 구비하는 박막 트랜지스터;
    상기 박막 트랜지스터가 형성된 기판 상에 형성된 보호층;
    상기 각 화소의 보호층마다 실질적으로 평행하게 교대로 다수 개가 형성되며, 보호층의 상면으로부터 하부로 형성된 화소전극 형성홈 및 공통전극 형성홈;
    상기 각 화소의 화소전극 형성홈에 형성되며, 상면이 보호층의 상면과 함께 평면을 이루는 화소전극; 및
    상기 각 화소의 공통전극 형성홈에 형성되며, 상면이 보호층의 상면과 함께 평면을 이루는 공통전극;
    을 포함하여 구성된 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서, 상기 화소전극 형성홈 및 공통전극 형성홈은 보호층의 두께보다 작은 두께를 가지는 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서, 상기 보호층 상에는 배향막이 추가로 형성되며,
    상기 배향막 중에 화소전극과 오버랩되는 영역 및 공통전극과 오버랩되는 영역 및 화소전극과 공통전극의 사이의 영역과 오버랩되는 영역은 상기 기판의 상면에 대하 여 같은 높이에 형성된 것을 특징으로 하는 액정표시장치.
  4. 제 1 항에 있어서, 상기 각 화소에는 다수의 화소전극과 연결된 화소전극연결부가 추가로 형성되고, 상기 화소전극 연결부는 보호층에 형성된 콘택홀을 통해 박막 트랜지스터의 드레인 전극과 연결되며,
    상기 각 화소의 보호층에는 상기 화소전극 연결부가 내부에 형성된 화소전극연결부 형성홈이 추가로 형성된 것을 특징으로 하는 액정표시장치.
  5. 제 4 항에 있어서, 각 화소 내의 상기 화소전극연결부 형성홈은 다수의 화소전극 형성홈 중에 적어도 하나와 연결되도록 형성된 것을 특징으로 하는 액정표시장치.
  6. 다수의 화소가 정의되고 각 화소에는 게이트 전극, 소스 전극 및 드레인 전극으로 구성된 박막 트랜지스터가 형성된 기판을 제공하는 단계;
    박막 트랜지스터가 형성된 상기 기판 상에 보호층을 형성하는 단계;
    상기 보호층을 보호층의 두께와 같은 두께만큼 제거하여 박막 트랜지스터의 드레인 전극의 일부를 노출하는 콘택홀을 형성하고, 상기 보호층을 보호층의 두께보다 작은 두께만큼 제거하여 각 화소 내에서 실질적으로 평행하게 교대로 배치되는 다수의 화소전극 형성홈과 공통전극 형성홈을 형성하는 단계;
    상기 화소전극 형성홈 내에 화소전극을 형성하고 공통전극 형성홈 내에 공통 전극을 형성하되, 화소전극의 상면과 공통전극의 상면과 보호층의 상면이 함께 평면을 이루도록 하는 단계; 및
    화소전극과 공통전극이 형성된 상기 기판 상에 배향막을 형성하는 단계;
    를 포함하여 이루어지는 것을 특징으로 하는 액정표시장치의 제조 방법.
  7. 제 6 항에 있어서, 각 화소에 화소전극 형성홈의 형성 시에는 화소전극 형성홈과 연결되는 화소전극연결부 형성홈을 추가로 함께 형성하고,
    상기 화소전극 형성홈 내에 화소전극을 형성할 시에는 화소전극연결부 형성홈 내에 화소전극 연결부도 함께 형성하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  8. 제 6 항에 있어서, 각 화소마다 다수의 화소전극 형성홈과 공통전극 형성홈을 형성하는 단계와, 화소전극과 공통전극을 형성하는 단계는,
    상기 보호층 상에 감광막을 형성하는 단계;
    후에 형성될 화소전극 형성홈과 공통전극 형성홈에 대응되는 영역에 회절영역이 마련되고 후에 형성될 콘택홀에 대응되는 영역에 노출영역이 마련된 마스크를 이용한 포토리소그라피(photolithography)를 수행하여 제 1 감광막 패턴을 형성하는 단계;
    상기 제 1 감광막을 이용하여 보호층을 선택적으로 제거하여 콘택홀을 형성하는 단계;
    상기 제 1 감광막 패턴 중에 마스크의 회절 영역에 대응된 영역을 제거하여 제 2 감광막 패턴을 형성하는 단계;
    상기 제 2 감광막 패턴을 이용하여 보호층을 선택적으로 제거하여 화소전극 형성홈과 공통전극 형성홈을 형성하는 단계;
    상기 제 2 감광막 상에 전도성 물질층을 형성하는 단계; 및
    상기 제 2 감광막을 제거하여 화소전극 및 공통전극을 형성하는 단계;
    를 포함하여 이루어지는 것을 특징으로 하는 액정표시장치의 제조 방법.
  9. 제 8 항에 있어서, 상기 전도성 물질층은 인듐틴옥사이드(ITO)로 이루어진 것을 특징으로 하는 액정표시장치의 제조 방법.
KR1020080024547A 2008-03-17 2008-03-17 액정표시장치 및 그 제조방법 KR20090099354A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080024547A KR20090099354A (ko) 2008-03-17 2008-03-17 액정표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080024547A KR20090099354A (ko) 2008-03-17 2008-03-17 액정표시장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20090099354A true KR20090099354A (ko) 2009-09-22

Family

ID=41357974

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080024547A KR20090099354A (ko) 2008-03-17 2008-03-17 액정표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20090099354A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110068272A (ko) * 2009-12-15 2011-06-22 엘지디스플레이 주식회사 횡전계형 액정표시장치 및 그의 제조방법
KR101382776B1 (ko) * 2012-08-21 2014-04-08 하이디스 테크놀로지 주식회사 액정표시장치 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110068272A (ko) * 2009-12-15 2011-06-22 엘지디스플레이 주식회사 횡전계형 액정표시장치 및 그의 제조방법
KR101382776B1 (ko) * 2012-08-21 2014-04-08 하이디스 테크놀로지 주식회사 액정표시장치 및 그 제조방법

Similar Documents

Publication Publication Date Title
JP4566165B2 (ja) 液晶表示装置及びその製造方法
US6801275B2 (en) TFT-LCD device comprising test pixels, black matrix elements, common voltage line formed within a particular dummy region
JP5144055B2 (ja) 表示基板及びこれを有する表示装置
KR101246570B1 (ko) 액정표시장치의 제조방법
KR20080026404A (ko) 어레이 기판, 이를 갖는 표시패널 및 그 제조 방법
US6975379B2 (en) Liquid crystal display panel and method of fabricating the same
JP2007188083A (ja) カラーフィルター基板及びこれを備えた液晶表示パネル
KR101888378B1 (ko) 액정표시장치 및 이의 제조 방법
KR20070068577A (ko) 액정표시장치 및 그 제조방법
KR20060001425A (ko) 액정 표시 장치 및 그 제조 방법
KR20130015735A (ko) 액정표시장치
JP2004094217A (ja) 液晶表示器の自己位置合わせ画素電極の製造方法
KR20090036867A (ko) 액정표시장치의 제조방법
JP2007286590A (ja) 液晶表示装置用カラーフィルター基板及びその製造方法
JP5271021B2 (ja) 液晶表示装置
WO2006059693A1 (ja) 表示装置の製造方法及び表示装置
KR20090099354A (ko) 액정표시장치 및 그 제조방법
KR20150137278A (ko) 어레이 기판 및 이를 포함하는 액정 표시 장치
KR100630878B1 (ko) 프린지 필드 스위칭 모드 액정표시장치 및 그 제조방법
KR20110038986A (ko) 액정표시장치 및 이의 제조방법
KR101825608B1 (ko) 액정표시장치 및 그 제조방법
KR20100094272A (ko) 포토 마스크 및 이를 이용한 수평전계형 액정표시장치의 제조방법
US20040119927A1 (en) In-plane switching mode liquid crystal display device
KR100687352B1 (ko) 스페이서 패턴을 갖는 액정표시장치
KR100566818B1 (ko) 모 기판 및 이를 이용한 액정표시패널의 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination