KR20090098230A - 누설전류를 감소시킨 시모스 이미지 센서 - Google Patents

누설전류를 감소시킨 시모스 이미지 센서 Download PDF

Info

Publication number
KR20090098230A
KR20090098230A KR1020080023472A KR20080023472A KR20090098230A KR 20090098230 A KR20090098230 A KR 20090098230A KR 1020080023472 A KR1020080023472 A KR 1020080023472A KR 20080023472 A KR20080023472 A KR 20080023472A KR 20090098230 A KR20090098230 A KR 20090098230A
Authority
KR
South Korea
Prior art keywords
type
floating diffusion
region
impurity
diffusion region
Prior art date
Application number
KR1020080023472A
Other languages
English (en)
Inventor
고주현
이종진
안정착
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080023472A priority Critical patent/KR20090098230A/ko
Priority to US12/403,794 priority patent/US8013365B2/en
Publication of KR20090098230A publication Critical patent/KR20090098230A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

플로팅 확산 영역(FD) 및 리셋 트랜지스터에서의 전류 누설을 감소시킬 수 있는 시모스 이미지 센서(CMOS Image Sensor)가 개시된다. 상기 시모스 이미지 센서의 일예에 따르면, 광 감지 수단인 포토 다이오드와, 제1 타입의 불순물을 주입하여 생성되며, 전송 트랜지스터(Transfer Transistor)의 제어에 의하여 포토 다이오드에서 생성된 전하를 제공받는 플로팅 확산 영역(Floating Diffusion) 및 상기 플로팅 확산 영역 및 전원전압 사이에 연결되고, 리셋 제어신호에 의하여 상기 플로팅 확산 영역에 저장된 전하가 배출되도록 제어하는 리셋 트랜지스터(Reset Transistor)를 구비하며, 상기 리셋 트랜지스터에 대응하는 채널 영역에 대하여, 상기 플로팅 확산 영역에 인접하는 채널 영역과 상기 전원전압에 인접하는 채널 영역의 포텐셜(Potential)이 서로 다르도록 상기 채널 영역이 도핑(doping)되는 것을 특징으로 한다.

Description

누설전류를 감소시킨 시모스 이미지 센서{CMOS Image Sensor capable of reducing a leakage current}
본 발명은 시모스 이미지 센서(CMOS Image Sensor, CIS)에 관한 것으로서, 자세하게는 플로팅 확산 영역(Floating Diffusion)에서의 누설전류를 감소시킨 시모스 이미지 센서(CMOS Image Sensor)에 관한 것이다.
일반적으로, 고체 촬상 장치로서 이용되는 시모스 이미지 센서(CMOS Image Sensor, CIS)는 외부의 광학 영상신호를 전기 영상신호로 변환하는 장치로서, CCD(Charge-Coupled Device) 형에 비해 저전압 동작이 가능하고 소비전력이 작으며, 집적화에 유리한 장점으로 인해 현재 많은 분야에서 사용되고 있다.
도 1은 일반적인 시모스 이미지 센서(CIS)의 단위 픽셀(pixel)를 나타내는 회로도이다. 상기 단위 픽셀(pixel)은 다양한 형태로 구현될 수 있으며, 도 1에서는 4 트랜지스터 구조의 단위 픽셀이 예시된다. 도시된 바와 같이 상기 단위 픽셀(10)은, 빛을 받아 광전하를 생성하는 포토 다이오드(PD)와, 복수 개의 트랜지스터 소자들(T1 내지 T4)을 구비한다.
상기 복수 개의 트랜지스터 소자들 중 전송 트랜지스터(T1)는, 전송 제어신 호(Tx)에 응답하여, 상기 포토 다이오드(PD)에서 모아진 광전하를 플로팅 확산 영역(FD)으로 전송한다. 또한 리셋 트랜지스터(T2)는, 리셋 신호(Rx)에 응답하여 상기 플로팅 확산 영역(FD)의 전위를 소정의 전원전압(VDD) 레벨로 리셋시켜, 상기 플로팅 확산 영역(FD)에 저장된 광전하를 배출하는 역할을 한다.
또한 드라이브 트랜지스터(T3)는 소스 팔로워-버퍼 증폭기(Source Follower-Buffer Amplifier)의 역할을 하며, 선택 트랜지스터(T4)는 어드레싱(Addressing)을 위한 것으로서, 선택 제어신호(Sx)에 응답하여 스위칭됨으로써 출력단(OUT)을 통해 단위 픽셀의 출력신호를 외부로 전송한다.
시모스 이미지 센서(CIS)에서 일반적으로 적용되는 이중 샘플링(Correlated Double Sampling, CDS) 동작에서, 플로팅 확산 영역(FD)은 포토 다이오드(PD)에서 집적된 전자(electron)를 일시 저장한다. 누설전류 특성은 포토 다이오드(PD)보다 플로팅 확산 영역(FD)에서 더 취약하지만, 플로팅 확산 영역(FD)은 상기 전자를 수십 내지 수백 nsec 정도의 적은 시간 동안만 저장하고 있으므로, 누설 전류에 의한 영향은 포토 다이오드(PD)와 비교하여 매우 작다.
그러나, 글로벌 셔터(Global shutter) 및 FD 웰 커패시티 조절(well capacity adjust) 등의 방식과 같이 플로팅 확산 영역(FD)에서 전자를 저장하는 시간이 길어지게 되는 경우에는, 플로팅 확산 영역(FD)에서의 전류 누설에 따른 문제가 증가할 수 있다. 즉, 전자들이 플로팅 확산 영역(FD)에 저장되는 시간이 길어지는 경우, 플로팅 확산 영역(FD)에서의 누설 전류로 인한 화질 열화가 심해질 수 있는 문제가 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 플로팅 확산 영역(FD) 및 리셋 트랜지스터에서의 전류 누설을 감소시킴으로써 화질 열화의 발생을 방지할 수 있는 하는 시모스 이미지 센서를 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 일실시예에 따른 시모스 이미지 센서(CMOS Image Sensor)에 따르면, 광 감지 수단인 포토 다이오드와, 제1 타입의 불순물을 주입하여 생성되며, 전송 트랜지스터(Transfer Transistor)의 제어에 의하여 포토 다이오드에서 생성된 전하를 제공받는 플로팅 확산 영역(Floating Diffusion) 및 상기 플로팅 확산 영역 및 전원전압 사이에 연결되고, 리셋 제어신호에 의하여 상기 플로팅 확산 영역에 저장된 전하가 배출되도록 제어하는 리셋 트랜지스터(Reset Transistor)를 구비하며, 상기 리셋 트랜지스터에 대응하는 채널 영역에 대하여, 상기 플로팅 확산 영역에 인접하는 채널 영역과 상기 전원전압에 인접하는 채널 영역의 포텐셜(Potential)이 서로 다르도록 상기 채널 영역이 도핑(doping)되는 것을 특징으로 한다.
바람직하게는, 상기 리셋 트랜지스터의 채널 영역은, 상기 전원전압에 인접하는 채널 영역이 상기 플로팅 확산 영역에 인접하는 채널 영역에 비해 포텐셜(Potential)이 더 높아지도록 도핑되는 것을 특징으로 한다.
또한 바람직하게는, 상기 리셋 트랜지스터의 채널 영역에 대하여, 상기 플로 팅 확산 영역과 인접하는 일부의 채널 영역은 제2 타입의 불순물로 도핑되며, 상기 전원전압과 인접하는 다른 일부의 채널 영역은 제1 타입의 불순물로 도핑되는 것을 한다.
또한 바람직하게는, 상기 제1 타입의 불순물은 n형 불순물이며, 상기 제2 타입의 불순물은 p형 불순물인 것을 특징으로 한다.
한편, 상기 리셋 트랜지스터의 채널 영역에 대하여, 상기 플로팅 확산 영역과 인접하는 일부의 채널 영역은 상기 전원전압과 인접하는 다른 일부의 채널 영역에 비해 더 낮은 농도의 제1 타입의 불순물로 도핑될 수 있다.
한편, 상기 시모스 이미지 센서는, 상기 플로팅 확산 영역과 소자 분리막 사이를 격리하기 위하여, 상기 플로팅 확산 영역의 주변의 일부 또는 전체가 제2 타입의 불순물에 의해 둘러싸인 구조를 갖는 것을 특징으로 한다.
한편, 상기 플로팅 확산 영역은, 표면에 제2 타입의 불순물이 더 도핑됨으로써 상기 표면이 제2 타입으로 형성되는 제1 영역과, 그 표면이 제1 타입으로 유지되는 제2 영역을 포함하고, 상기 제2 영역의 상부에는 타 소자와의 전기적 연결을 위한 도전층이 배치될 수 있다.
바람직하게는, 상기 제2 영역의 표면에는 상기 플로팅 확산 영역을 형성하는 제1 타입의 불순물보다 더 높은 농도의 제1 타입의 불순물이 더 도핑되며, 상기 도전층은 상기 더 도핑된 제1 타입의 불순물의 상부에 배치되는 것을 특징으로 한다.
한편, 본 발명의 다른 실시예에 따른 시모스 이미지 센서(CMOS Image Sensor)에 따르면, 광 감지 수단인 포토 다이오드와, 제1 타입의 불순물을 주입하 여 생성되며, 전송 트랜지스터(Transfer Transistor)의 제어에 의하여 포토 다이오드에서 생성된 전하를 제공받는 플로팅 확산 영역(Floating Diffusion) 및 상기 플로팅 확산 영역 및 전원전압 사이에 연결되고, 리셋 제어신호에 의하여 상기 플로팅 확산 영역에 저장된 전하가 배출되도록 제어하는 리셋 트랜지스터(Reset Transistor);를 구비하며, 상기 플로팅 확산 영역은, 표면에 제2 타입의 불순물이 더 도핑됨으로써 상기 표면이 제2 타입으로 형성되는 제1 영역과, 그 표면이 제1 타입으로 유지되는 제2 영역을 포함하고, 상기 제2 영역의 상부에는 타 소자와의 전기적 연결을 위한 도전층이 배치되는 것을 특징으로 한다.
한편, 본 발명의 또 다른 실시예에 따른 시모스 이미지 센서(CMOS Image Sensor)에 따르면, 광 감지 수단인 포토 다이오드와, 제1 타입의 불순물을 주입하여 생성되며, 전송 트랜지스터(Transfer Transistor)의 제어에 의하여 포토 다이오드에서 생성된 전하를 제공받는 플로팅 확산 영역(Floating Diffusion) 및 상기 플로팅 확산 영역 및 전원전압 사이에 연결되고, 리셋 제어신호에 의하여 상기 플로팅 확산 영역에 저장된 전하가 배출되도록 제어하는 리셋 트랜지스터(Reset Transistor)를 구비하며, 상기 플로팅 확산 영역과 소자 분리막 사이를 격리하기 위하여, 상기 플로팅 확산 영역의 주변의 일부 또는 전체가 제2 타입의 불순물에 의해 둘러싸인 구조를 갖는 것을 특징으로 한다.
상기한 바와 같은 본 발명에 따르면, 시모스 이미지 센서의 플로팅 확산 영역(FD) 및 리셋 트랜지스터에서 발생할 수 있는 전류 누설을 감소시켜 화질 열화가 발생하는 문제를 개선할 수 있는 효과가 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명의 일실시예에 따른 시모스 이미지 센서(CMOS Image Sensor, CIS)의 픽셀 구조 일부를 나타내는 평면도이다. 소정의 반도체 기판(미도시), 일예로서 p형 실리콘 기판에 공지의 방법에 의하여 소자 분리막(미도시)을 형성함으로써 액티브 영역이 한정된다. 상기 한정된 반도체 기판의 액티브 영역에는 포토 다이오드 및 상기 포토 다이오드에서 집적된 전자(electron)의 전달을 제어하기 위한 트랜지스터들이 형성된다.
도 2에 도시된 바와 같이, 시모스 이미지 센서의 단위 픽셀(100)의 일정 영역에는 n 형 불순물 이온 및 p 형 불순물 이온을 도핑함에 의하여 광 감지 수단인 포토 다이오드(110)가 형성된다. 또한 포토 다이오드(110)에서 집적된 전자의 전달을 제어하기 위한 트랜스퍼 게이트(120, TG)가 포토 다이오드(110)에 인접하여 형성된다. 또한 제1 타입의 불순물, 일예로서 n- 또는 n+의 불순물 이온을 도핑함에 의하여 플로팅 확산 영역(130, Floating Diffusion)이 형성된다. 트랜스퍼 게이 트(120)로 제공되는 제어신호에 의하여 전송 트랜지스터(Transfer Transistor, 미도시)가 스위칭되며, 상기 전송 트랜지스터가 턴온 되는 경우 포토 다이오드(110)에 집적된 전자들이 상기 플로팅 확산 영역(130)으로 전달된다.
한편, 플로팅 확산 영역(130)은 리셋 트랜지스터(Reset Transistor)를 경유하여 소정의 전원전압(VDD)에 연결된다. 도시된 바와 같이 리셋 트랜지스터 형성을 위하여 리셋 게이트(140, RG)가 플로팅 확산 영역(130)과 인접하여 배치된다. 또한 도시된 전압 영역(150)은 제1 타입의 불순물, 일예로서 n+의 불순물 이온을 도핑함에 의하여 형성될 수 있으며, 소정의 컨택드(contact, 151)를 통하여 전원전압(VDD)을 제공받는다. 리셋 게이트(140)로 제공되는 제어신호에 의하여 리셋 트랜지스터가 스위칭되며, 상기 리셋 트랜지스터가 턴 온 되면 플로팅 확산 영역(130)의 전위를 전원전압(VDD) 레벨로 리셋시킴으로써, 플로팅 확산 영역(130)에 저장된 전자가 배출된다.
글로벌 셔터(Global shutter) 및 FD 웰 커패시티 조절(well capacity adjust) 등의 방식 등이 적용되는 시모스 이미지 센서에서는, 플로팅 확산 영역(130)에서 전자를 저장하는 시간이 길어지게 되므로 플로팅 확산 영역(FD)에서의 전류 누설이 문제가 될 수 있다. 이에 따라 본 발명의 일실시예에서는 리셋 트랜지스터에 대응하는 채널 영역, 즉 리셋 게이트(140)의 하부에 형성되는 채널 영역에 대하여 그 포텐셜(Potential)의 값이 불균형한 특성을 갖도록 한다. 특히, 리셋 트랜지스터의 채널 영역은 플로팅 확산 영역(130)과 전원전압 영역(150) 사이에 형성되는데, 플로팅 확산 영역(130)에 인접하는 채널 영역의 포텐셜과 전원전압 영 역(150)에 인접하는 채널 영역의 포텐셜이 그 값이 서로 다르도록 리셋 트랜지스터의 채널 영역을 도핑한다.
바람직하게는, 플로팅 확산 영역(130)에 인접하는 리셋 트랜지스터의 일부의 채널 영역(141)의 포텐셜이 전원전압 영역(150)에 인접하는 일부 채널 영역의 포텐셜보다 작도록 한다. 이를 위하여 상기 일부의 채널 영역(141)을 제2 타입의 불순물, 일예로서 p 타입(p- 타입)의 불순물로 도핑한다. 전원전압 영역(150)에 인접하는 일부 채널 영역에 대해서는 p 타입의 불순물로 도핑하지 않음으로써, 상기 일부 채널 영역은 제1 타입(n 타입)의 도전 특성을 유지한다. 상기와 같은 방법에 의하여 리셋 트랜지스터의 채널 영역이 플로팅 확산 영역(130)에서 전원전압 영역(150) 방향으로 그 포텐셜이 더 높아지도록 한다. 이에 의하여, 리셋 트랜지스터에서 발생하는 누설 전자들이 플로팅 확산 영역(130)보다 전원전압 영역(150)으로 더 쉽게 이동되도록 함으로써, 상기 전자의 누설에 따른 화질 열화의 발생을 방지한다.
한편, 리셋 트랜지스터의 채널 영역의 포텐셜이 불균형한 특성을 갖도록 함에 있어서, 리셋 트랜지스터의 일부의 채널 영역(141)을 제1 타입의 불순물(일예로서, n 타입의 불순물)로 도핑할 수 있다. 즉, 리셋 트랜지스터의 일부의 채널 영역(141)을 낮은 농도의 n 타입의 불순물로 도핑하고, 전원전압 영역(150)에 인접하는 다른 채널 영역을 높은 농도의 n 타입의 불순물로 도핑함으로써, 리셋 트랜지스터의 채널 영역이 플로팅 확산 영역(130)에서 전원전압 영역(150) 방향으로 그 포텐셜이 더 높아지도록 할 수 있다.
또한, 리셋 트랜지스터의 채널 영역에 대하여, p 타입의 불순물로 도핑되거 나 또는 상대적으로 낮은 농도의 n 타입의 불순물로 도핑되는 일부의 채널 영역(141)의 폭은 다양한 변형이 가능하다. 바람직하게는 리셋 트랜지스터의 채널 영역에 대하여 플로팅 확산 영역(130)으로 인접하는 절반의 채널 영역(141)에 대하여 상기와 같은 도핑 동작을 수행할 수 있다. 이를 위하여 리셋 게이트(140)의 배치가 예정되는 영역보다 더 작은 폭을 갖는 포토 레지스트 패턴(미도시)을 형성하고, 상기 패턴을 통하여 p 타입 또는 낮은 농도의 n 타입의 불순물을 도핑한다.
한편, 본 발명의 다른 실시예로서, 플로팅 확산 영역(130)의 전자들이 소자 분리막(미도시), 일예로서 shallow trench isolation(STI) 공정에 의한 소자 분리막을 통하여 누설될 수 있는데, 이를 방지하기 위하여 플로팅 확산 영역(130) 주변의 일부 또는 전체를 제2 타입(일예로서, p 타입)의 불순물로 도핑한다. 도 2에 도시된 바와 같이, 플로팅 확산 영역(130) 주변의 일부 또는 전체가 p 타입의 불순물로 둘러싸인 구조를 갖도록 할 수 있다. 이와 더불어, 도시된 포토 다이오드(110) 또한 소자 분리막을 통하여 발생할 수 있는 누설 전류를 방지하기 위하여 p 타입의 불순물을 포토 다이오드(110) 주변에 형성할 수 있다.
상기 p 타입의 불순물에 의하여 플로팅 확산 영역(130)과 소자 분리막을 격리시킴에 있어서, 반도체 기판에 p- 타입의 불순물을 주입함으로써 형성되는 P-웰(WELL)과 동일 또는 유사한 성분으로 플로팅 확산 영역(130) 주변을 도핑하거나, 또는 P-웰(WELL) 형성 공정과 동일한 공정을 이용하여 플로팅 확산 영역(130) 주변에 P-웰(WELL)을 형성할 수 있다. 상기 P-웰(WELL)의 배치에 의하여 플로팅 확산 영역(130)와 소자 분리막 사이의 전자의 이동을 방지할 수 있게되어, 플로팅 확산 영역(130)에서의 전류 누설을 방지할 수 있다.
상기와 같은 본 발명의 일실시예에 따른 시모스 이미지 센서의 자세한 구성을 도 3을 참조하여 설명한다. 도 3은 도 2의 시모스 이미지 센서를 a-a' 방향으로 절단한 단면도이다.
도 3에 도시된 바와 같이, 시모스 이미지 센서(100)를 구현하기 위한 반도체 기판(101)에는, 제1 타입 또는 제2 타입의 불순물의 도핑에 의하여 플로팅 확산 영역(130) 및 전원전압 영역(150)이 형성된다. 상기 도 2의 절단 방향에 의하여 포토 다이오드(110)의 도시는 생략된다.
도시된 바와 같이 플로팅 확산 영역(130)의 주변의 일부 또는 전체에는 P-웰(WELL)이 형성된다. 특히 상기 P-웰(WELL)은 플로팅 확산 영역(130)과 소자 분리막 사이의 전자 이동을 차단하기 위한 것이므로, 플로팅 확산 영역(130)의 주변들 중 소자 분리막과 인접하는 주변에 대해서만 P-웰(WELL)이 형성되도록 할 수 있다.
한편, 플로팅 확산 영역(130)과 전원전압 영역(150) 사이의 영역은 리셋 트랜지스터의 채널 영역에 대응하며, 상기 리셋 트랜지스터의 채널 영역 상에 리셋 게이트(140)가 배치된다. 리셋 게이트(140)는 소정의 게이트 산화막에 의하여 상기 채널 영역과 절연된다. 또한 전원전압 영역(150)의 일부에 컨택트(151)가 형성되며, 컨택트(151)를 통하여 전원전압 영역(150)은 전원전압(VDD)원에 연결된다.
리셋 트랜지스터의 채널 영역 중 플로팅 확산 영역(130)에 인접하는 일부의 채널 영역(141)에 p 타입의 불순물 또는 상대적으로 낮은 농도의 n 타입의 불순물이 도핑됨에 따라, 상기 리셋 트랜지스터의 채널 영역의 포텐셜 프로파일(profile) 은 도 3에 도시된 바와 같이 나타난다. 즉, 전원전압 영역(150)에 인접하는 채널 영역이 상기 p 타입의 불순물 또는 상대적으로 낮은 농도의 n 타입의 불순물이 도핑된 채널 영역(141)에 비해 포텐셜이 높아지므로, 리셋 트랜지스터에서 발생된 전자는 전원전압 영역(150)으로 이동하게 된다.
한편, 본 발명의 또 다른 실시예에 따르면, 플로팅 확산 영역(130)의 표면에서 발생되는 전자들을 감소시키기 위하여, 플로팅 확산 영역(130)의 표면에 소정의 얕은 깊이로 제2 타입의 불순물이 더 도핑된다. 상기 제2 타입의 불순물은 일예로서 p 타입의 포토 다이오드 형성시 이용되는 불순물일 수 있다. 또한 상기 더 도핑되는 불순물의 농도에 따라 p+ 또는 p 타입의 불순물이 도핑될 수 있다.
또한, 상기 p 타입의 불순물을 플로팅 확산 영역(130)의 표면에 도핑함에 있어서, 플로팅 확산 영역(130)의 제1 영역(바람직하게는, 컨택트가 형성되지 않는 영역)의 표면(132)에만 p 타입의 불순물을 도핑한다. 이로써 플로팅 확산 영역(130)의 제1 영역의 표면(132)은 제2 타입으로 형성된다. 또한, 플로팅 확산 영역(130)은 시모스 이미지 센서의 단위 픽셀에 구비되는 트랜지스터(일예로서, 드라이브 트랜지스터)의 게이트와 전기적으로 연결되는데, 이를 위하여 플로팅 확산 영역(130)의 제2 영역에는 컨택트(131)가 배치된다. 상기 플로팅 확산 영역(130)의 제2 영역의 표면에는 p 타입의 불순물을 도핑하지 않음으로써, 상기 영역이 제1 타입을 유지하도록 한다.
상기 컨택트(131)는, 플로팅 확산 영역(130)과 드라이브 트랜지스터(미도시) 사이의 전기적 연결을 위해 배치되는 도전 물질이며, 상기 컨택트(131)로서 폴리 실리콘(polysilicon) 물질로 이루어지는 폴리스터드(polystud)가 적용될 수 있다.
상기한 바와 같이 플로팅 확산 영역(130)의 제1 영역의 표면(132)에만 p 타입의 불순물이 더 도핑되도록, p 타입 도핑 마스크(doping mask)를 적용하여 상기 플로팅 확산 영역(130)의 표면에 대한 도핑을 수행한다. 한편, 상기 도핑 마스크(doping mask) 적용시 포토 다이오드의 표면에도 p 타입의 불순물이 더 도핑되도록 함으로써, 포토 다이오드의 표면에서 발생되는 전자들을 감소시키는 것이 바람직하다.
도 4는 도 2의 시모스 이미지 센서를 a-a' 방향으로 절단한 단면도의 다른 예이다. 도 4에 도시된 구성들 중 도 3에서와 동일한 사항에 대하여는 앞서 언급되었으므로 이에 대한 자세한 설명은 생략한다.
도시된 바와 같이 플로팅 확산 영역(130)의 제1 영역의 표면(132)에는 p 타입의 불순물이 도핑되며, 제1 영역의 표면(132)외의 나머지 영역(제2 영역)의 표면은 n 타입이 유지되도록 한다. 특히 플로팅 확산 영역(130)의 표면에 컨택트(131)가 직접 형성되는 경우 해당 부위의 손상에 따른 특성 열화가 발생할 수 있다. 이를 방지하기 위하여 도시된 바와 같이 상기 제2 영역에 대응하는 마스크를 이용하여 제2 영역의 표면에 고농도의 제1 타입의 불순물(n+ 타입의 불순물)을 도핑할 수 있다.
또한 상기 제2 영역의 표면에 도핑되는 고농도의 n 타입의 불순물은, 플로팅 확산 영역(130)을 형성하기 위해 도핑되는 불순물에 비하여 더 높은 농도의 n 타입의 불순물일 수 있다. 상기 높은 농도의 n 타입의 불순물을 제2 영역의 표면에 도 핑한 후 소정의 컨택트를 상기 제2 영역의 표면에 형성함으로써, 플로팅 확산 영역(130)의 특성 열화의 발생을 방지할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
도 1은 일반적인 시모스 이미지 센서의 단위 픽셀을 나타내는 회로도이다.
도 2는 본 발명의 일실시예에 따른 시모스 이미지 센서의 픽셀 구조 일부를 나타내는 평면도이다.
도 3은 도 2의 시모스 이미지 센서를 a-a' 방향으로 절단한 단면도의 일예이다.
도 4는 도 2의 시모스 이미지 센서를 a-a' 방향으로 절단한 단면도의 다른 예이다.
* 도면의 주요부분에 대한 부호의 설명 *
100: 시모스 이미지 센서(CMOS Image Sensor)
110: 포토 다이오드
120: 트랜스퍼 게이트
130: 플로팅 확산 영역
140: 리셋 게이트
150: 전원전압 영역

Claims (16)

  1. 광 감지 수단인 포토 다이오드;
    제1 타입의 불순물을 주입하여 생성되며, 전송 트랜지스터(Transfer Transistor)의 제어에 의하여 포토 다이오드에서 생성된 전하를 제공받는 플로팅 확산 영역(Floating Diffusion); 및
    상기 플로팅 확산 영역 및 전원전압 사이에 연결되고, 리셋 제어신호에 의하여 상기 플로팅 확산 영역에 저장된 전하가 배출되도록 제어하는 리셋 트랜지스터(Reset Transistor);를 구비하며,
    상기 리셋 트랜지스터에 대응하는 채널 영역에 대하여, 상기 플로팅 확산 영역에 인접하는 채널 영역과 상기 전원전압에 인접하는 채널 영역의 포텐셜(Potential)이 서로 다르도록 상기 채널 영역이 도핑(doping)되는 것을 특징으로 하는 시모스 이미지 센서(CMOS Image Sensor).
  2. 제1항에 있어서,
    상기 리셋 트랜지스터의 채널 영역은, 상기 전원전압에 인접하는 채널 영역이 상기 플로팅 확산 영역에 인접하는 채널 영역에 비해 포텐셜(Potential)이 더 높아지도록 도핑되는 것을 특징으로 하는 시모스 이미지 센서.
  3. 제2항에 있어서,
    상기 리셋 트랜지스터의 채널 영역에 대하여, 상기 플로팅 확산 영역과 인접하는 일부의 채널 영역은 제2 타입의 불순물로 도핑되며, 상기 전원전압과 인접하는 다른 일부의 채널 영역은 제1 타입의 불순물로 도핑되는 것을 특징으로 하는 시모스 이미지 센서.
  4. 제3항에 있어서,
    상기 제1 타입의 불순물은 n형 불순물이며, 상기 제2 타입의 불순물은 p형 불순물인 것을 특징으로 하는 시모스 이미지 센서.
  5. 제2항에 있어서,
    상기 리셋 트랜지스터의 채널 영역에 대하여, 상기 플로팅 확산 영역과 인접하는 일부의 채널 영역은 상기 전원전압과 인접하는 다른 일부의 채널 영역에 비해 더 낮은 농도의 제1 타입의 불순물로 도핑되는 것을 특징으로 하는 시모스 이미지 센서.
  6. 제1항에 있어서,
    상기 플로팅 확산 영역과 소자 분리막 사이를 격리하기 위하여, 상기 플로팅 확산 영역의 주변의 일부 또는 전체가 제2 타입의 불순물에 의해 둘러싸인 구조를 갖는 것을 특징으로 하는 시모스 이미지 센서.
  7. 제1항에 있어서,
    상기 플로팅 확산 영역은, 표면에 제2 타입의 불순물이 더 도핑됨으로써 상기 표면이 제2 타입으로 형성되는 제1 영역과, 그 표면이 제1 타입으로 유지되는 제2 영역을 포함하고,
    상기 제2 영역의 상부에는 타 소자와의 전기적 연결을 위한 도전층이 배치되는 것을 특징으로 하는 시모스 이미지 센서.
  8. 제7항에 있어서,
    상기 제2 영역의 표면에는 상기 플로팅 확산 영역을 형성하는 제1 타입의 불순물보다 더 높은 농도의 제1 타입의 불순물이 더 도핑되며, 상기 도전층은 상기 더 도핑된 제1 타입의 불순물의 상부에 배치되는 것을 특징으로 하는 시모스 이미지 센서.
  9. 제7항에 있어서,
    상기 도전층은 폴리 실리콘(poly silicon) 물질로 이루어지는 것을 특징으로 하는 시모스 이미지 센서.
  10. 광 감지 수단인 포토 다이오드;
    제1 타입의 불순물을 주입하여 생성되며, 전송 트랜지스터(Transfer Transistor)의 제어에 의하여 포토 다이오드에서 생성된 전하를 제공받는 플로팅 확산 영역(Floating Diffusion); 및
    상기 플로팅 확산 영역 및 전원전압 사이에 연결되고, 리셋 제어신호에 의하여 상기 플로팅 확산 영역에 저장된 전하가 배출되도록 제어하는 리셋 트랜지스터(Reset Transistor);를 구비하며,
    상기 플로팅 확산 영역은, 표면에 제2 타입의 불순물이 더 도핑됨으로써 상기 표면이 제2 타입으로 형성되는 제1 영역과, 그 표면이 제1 타입으로 유지되는 제2 영역을 포함하고, 상기 제2 영역의 상부에는 타 소자와의 전기적 연결을 위한 도전층이 배치되는 것을 특징으로 하는 시모스 이미지 센서.
  11. 제10항에 있어서,
    상기 제2 영역의 표면에는 상기 플로팅 확산 영역을 형성하는 제1 타입의 불순물보다 더 높은 농도의 제1 타입의 불순물이 더 도핑되며, 상기 도전층은 상기 더 도핑된 제1 타입의 불순물의 상부에 배치되는 것을 특징으로 하는 시모스 이미지 센서.
  12. 제10항에 있어서,
    상기 플로팅 확산 영역과 소자 분리막 사이를 격리하기 위하여, 상기 플로팅 확산 영역의 주변의 일부 또는 전체가 제2 타입의 불순물에 의해 둘러싸인 구조를 갖는 것을 특징으로 하는 시모스 이미지 센서.
  13. 제10항에 있어서,
    상기 제1 타입의 불순물은 n형 불순물이며, 상기 제2 타입의 불순물은 p형 불순물인 것을 특징으로 하는 시모스 이미지 센서.
  14. 광 감지 수단인 포토 다이오드;
    제1 타입의 불순물을 주입하여 생성되며, 전송 트랜지스터(Transfer Transistor)의 제어에 의하여 포토 다이오드에서 생성된 전하를 제공받는 플로팅 확산 영역(Floating Diffusion); 및
    상기 플로팅 확산 영역 및 전원전압 사이에 연결되고, 리셋 제어신호에 의하여 상기 플로팅 확산 영역에 저장된 전하가 배출되도록 제어하는 리셋 트랜지스터(Reset Transistor);를 구비하며,
    상기 플로팅 확산 영역과 소자 분리막 사이를 격리하기 위하여, 상기 플로팅 확산 영역의 주변의 일부 또는 전체가 제2 타입의 불순물에 의해 둘러싸인 구조를 갖는 것을 특징으로 하는 시모스 이미지 센서.
  15. 제14항에 있어서,
    상기 리셋 트랜지스터에 대응하는 채널 영역에 대하여, 상기 플로팅 확산 영역에 인접하는 채널 영역과 상기 전원전압에 인접하는 채널 영역의 포텐셜(Potential)이 서로 다르도록 상기 채널 영역이 도핑(doping)되며,
    상기 플로팅 확산 영역은, 표면에 제2 타입의 불순물이 더 도핑됨으로써 상 기 표면이 제2 타입으로 형성되는 제1 영역과, 그 표면이 제1 타입으로 유지되는 제2 영역을 포함하고, 상기 제2 영역의 상부에는 타 소자와의 전기적 연결을 위한 도전층이 배치되는 것을 특징으로 하는 시모스 이미지 센서.
  16. 제14항에 있어서,
    상기 제1 타입의 불순물은 n형 불순물이며, 상기 제2 타입의 불순물은 p형 불순물인 것을 특징으로 하는 시모스 이미지 센서.
KR1020080023472A 2008-03-13 2008-03-13 누설전류를 감소시킨 시모스 이미지 센서 KR20090098230A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080023472A KR20090098230A (ko) 2008-03-13 2008-03-13 누설전류를 감소시킨 시모스 이미지 센서
US12/403,794 US8013365B2 (en) 2008-03-13 2009-03-13 CMOS image sensor configured to provide reduced leakage current

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080023472A KR20090098230A (ko) 2008-03-13 2008-03-13 누설전류를 감소시킨 시모스 이미지 센서

Publications (1)

Publication Number Publication Date
KR20090098230A true KR20090098230A (ko) 2009-09-17

Family

ID=41062066

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080023472A KR20090098230A (ko) 2008-03-13 2008-03-13 누설전류를 감소시킨 시모스 이미지 센서

Country Status (2)

Country Link
US (1) US8013365B2 (ko)
KR (1) KR20090098230A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014002365A1 (ja) * 2012-06-26 2014-01-03 パナソニック株式会社 固体撮像装置及びその製造方法
KR20140047494A (ko) 2012-10-12 2014-04-22 삼성전자주식회사 서브픽셀, 이를 포함하는 이미지 센서, 및 이미지 센싱 시스템
CN109298804B (zh) * 2018-10-23 2022-10-28 京东方科技集团股份有限公司 触控电路及其驱动方法、触控基板及显示装置
US11881492B2 (en) 2022-01-13 2024-01-23 Semiconductor Components Industries, Llc Transistor structures

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2578615B2 (ja) * 1987-10-16 1997-02-05 三洋電機株式会社 固体撮像装置
US5309007A (en) 1991-09-30 1994-05-03 The United States Of America As Represented By The Secretary Of The Navy Junction field effect transistor with lateral gate voltage swing (GVS-JFET)
US6051470A (en) 1999-01-15 2000-04-18 Advanced Micro Devices, Inc. Dual-gate MOSFET with channel potential engineering
US20030089929A1 (en) * 2001-02-14 2003-05-15 Rhodes Howard E. Trench photosensor for a CMOS imager
JP2002190586A (ja) * 2000-12-22 2002-07-05 Mitsubishi Electric Corp 固体撮像装置およびその製造方法
FR2820883B1 (fr) 2001-02-12 2003-06-13 St Microelectronics Sa Photodiode a grande capacite
JP2004014861A (ja) * 2002-06-07 2004-01-15 Renesas Technology Corp 半導体装置および半導体装置の製造方法
US7078745B2 (en) * 2003-03-05 2006-07-18 Micron Technology, Inc. CMOS imager with enhanced transfer of charge and low voltage operation
KR20050018512A (ko) 2003-08-14 2005-02-23 삼성전자주식회사 Ｃｍｏｓ 이미지 센서 및 그 제조방법
US7115855B2 (en) * 2003-09-05 2006-10-03 Micron Technology, Inc. Image sensor having pinned floating diffusion diode
US20050274988A1 (en) * 2004-06-01 2005-12-15 Hong Sungkwon C Imager with reflector mirrors
DE602004021974D1 (de) * 2004-07-20 2009-08-20 Fujitsu Microelectronics Ltd Cmos-bildgeberelement
KR100699849B1 (ko) 2005-06-21 2007-03-27 삼성전자주식회사 국부적인 불순물 영역을 갖는 ｃｍｏｓ 이미지 소자 및 그제조방법
US20070045668A1 (en) * 2005-08-26 2007-03-01 Micron Technology, Inc. Vertical anti-blooming control and cross-talk reduction for imagers
US20070128820A1 (en) 2005-12-05 2007-06-07 Intel Corporation Apparatus and method of fabricating a MOSFET transistor having a self-aligned implant
KR100760913B1 (ko) * 2005-12-29 2007-09-21 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 이의 제조 방법
JP4807783B2 (ja) * 2006-05-31 2011-11-02 ルネサスエレクトロニクス株式会社 電荷検出素子
KR100792334B1 (ko) * 2006-08-21 2008-01-07 동부일렉트로닉스 주식회사 이미지 센서 및 이의 제조 방법
KR100906154B1 (ko) * 2007-12-05 2009-07-03 한국전자통신연구원 반도체 나노선 센서 소자 및 이의 제조 방법

Also Published As

Publication number Publication date
US20090230444A1 (en) 2009-09-17
US8013365B2 (en) 2011-09-06

Similar Documents

Publication Publication Date Title
US10115761B2 (en) Solid-state imaging device and manufacturing method thereof
KR101765913B1 (ko) 고체 촬상 장치와 그 제조 방법, 및 전자 기기
US7115925B2 (en) Image sensor and pixel having an optimized floating diffusion
US10332928B2 (en) Solid-state imaging device, method for manufacturing solid-state imaging device, and electronic apparatus
JP6179865B2 (ja) 固体撮像装置及びその製造方法
US8426287B2 (en) Method of manufacturing semiconductor device, solid-state imaging device, and solid-state imaging apparatus
JP2016219849A (ja) 固体撮像装置
EP3435416B1 (en) Imaging device
KR100869743B1 (ko) 씨모스 이미지 센서 및 그 제조방법
JP2005347759A (ja) 暗電流を減少させるためのイメージセンサー及びその製造方法
TWI725484B (zh) 固態成像裝置，用於製造固態成像裝置的方法和電子設備
US20070004076A1 (en) CMOS image sensor including two types of device isolation regions and method of fabricating the same
KR20090098230A (ko) 누설전류를 감소시킨 시모스 이미지 센서
KR20050018512A (ko) Ｃｍｏｓ 이미지 센서 및 그 제조방법
US8258559B2 (en) Image sensor photodiode arrangement
KR20070071053A (ko) 씨모스 이미지 센서 및 그 제조 방법
KR20170100225A (ko) 격리 구조물 및 이를 포함하는 이미지 센서
KR100710182B1 (ko) 시모스 이미지 센서의 광차폐층 및 그의 제조방법
KR20110079273A (ko) 이미지 센서 픽셀
KR20100079384A (ko) 이미지센서의 단위픽셀 및 그 제조방법
KR20070084920A (ko) 트랜지스터 영역으로 한정된 ｐ웰을 갖는 ｃｍｏｓ 이미지소자
KR20110000959A (ko) 이미지 센서 및 그 제조 방법
JP2017027972A (ja) 固体撮像装置および電子情報機器
KR20050106928A (ko) 누설전류를 감소시킨 시모스 이미지센서

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20141222

Effective date: 20150629