KR20090089608A - Organic gate insulating film and organic thin film transistor using the same - Google Patents

Abstract

An organic gate insulating layer and an organic thin film transistor are provided to simplify a process and to reduce a manufacturing cost by improving a device characteristic using high surface characteristic and the heat resistance of the organic gate insulating layer. A gate insulating layer dissolves one of the insulation polymer and silane compound among the organic solvent. The insulation polymer or silane compound is successively melted. The solvent is coated on the substrate forming the gate insulating layer. The organic solvent is alcohol below C20 like butanol or pentanol. The insulation polymer or silane compound is melted by the ultrasonic wave for 1 to 10 minutes. A pore size of the filter used in the coating stage is 0.2 to 0.5 um.

Description

유기 게이트 절연막 및 이를 이용한 유기 박막 트랜지스터 {Organic Gate Insulating Film And Organic Thin Film Transistor Using The Same}Organic Gate Insulating Film And Organic Thin Film Transistor Using The Same

본 발명은 유기 게이트 절연막 및 이를 이용한 유기 박막 트랜지스터에 관한 것으로서, 보다 상세하게는 유기 절연 고분자와 소수성 또는 친수성의 실레인 화합물로부터 단일 공정에 의해 형성시켜 내화학성 및 절연특성이 향상된 유기 게이트 절연막 및 이로부터 제작된 유기 박막 트랜지스터에 관한 것이다.The present invention relates to an organic gate insulating film and an organic thin film transistor using the same, and more particularly, to an organic gate insulating film having improved chemical resistance and insulating properties formed by a single process from an organic insulating polymer and a hydrophobic or hydrophilic silane compound. It relates to an organic thin film transistor manufactured from.

최근에 유기반도체를 이용한 디스플레이에 관한 연구가 활발하게 이루어지고 있으며 특히 유기 발광 다이오드 (OLED)를 이용한 표시 소자는 상업화 단계에 진입했고, 일부 핸드폰과 같은 응용 분야에서는 제품이 나오고 있는 실정이다. 이와 더불어 유기 반도체의 유연성 (flexibility)을 이용하고 유연한 플라스틱 기판을 이용한 유연성 표시소자 (flexible display)에 관한 연구도 활발히 진행되고 있다. 유연성 표시소자 구현을 위한 핵심유닛 (unit) 중의 하나인 유기 박막 트랜지스터 (organic thin-film transistor)에 대한 연구는 1990년대 초반부터 서서히 진행되다가 2000년 초부터는 전 세계적으로 활발히 이루어지고 있다. 상기의 유기 박막 트랜지스터는 Si-TFT와 구조적으로 거의 유사한 형태로서 반도체 영역에 Si 대신에 유기물을 사용한다는 차이가 있다. 유기 박막 트랜지스터는 기존의 Si 박막을 형성하기 위한 플라즈마를 이용한 화학 증착 (chemical vapor deposition)을 대신하여 상압의 습식 공정 (프린팅 코팅, 스핀 코팅, 바 코팅 등)으로 박막 형성이 가능하며 더 나아가서는 플라스틱 기판을 이용한 연속공정 (Roll to Roll)이 가능하여 저가의 트랜지스터를 구현할 수 있다는 장점이 있다. 현재 유기 박막 트랜지스터는 플라스틱 기반의 능동형 유기전기발광소자의 구동소자, 스마트 카드, 인벤토리 태그 (inventory tag)용 플라스틱 칩에 그 활용이 예상되고 있다. Recently, researches on displays using organic semiconductors have been actively conducted. In particular, display devices using organic light emitting diodes (OLEDs) have entered the commercialization stage, and products are appearing in some application fields such as mobile phones. In addition, research on a flexible display using a flexibility of an organic semiconductor and using a flexible plastic substrate is being actively conducted. Research on organic thin-film transistors, which is one of the key units for implementing flexible display devices, has been conducted slowly since the early 1990s and has been actively conducted worldwide since early 2000. The organic thin film transistor has a structure similar to that of Si-TFT, and uses an organic material instead of Si in the semiconductor region. Organic thin film transistors can be thin film formed by normal pressure wet process (printing coating, spin coating, bar coating, etc.) instead of chemical vapor deposition using plasma to form conventional Si thin film. It is possible to implement low-cost transistors by enabling a continuous process (roll to roll) using a substrate. Currently, organic thin film transistors are expected to be used in plastic chips for driving devices, smart cards, and inventory tags of plastic-based active organic electroluminescent devices.

유기 박막 트랜지스터의 성능에 영향을 미치는 변수로는 유기반도체 자체의 전기적 특성 및 결정구조 그리고 절연막의 내화학성 등과 같은 소재 자체의 특성이 있으며, 이와 더불어 중요한 변수는 유기반도체와 유기절연막이 이루는 계면이다. 유기반도체가 증착되기 전 게이트 절연막의 표면특성이 유기반도체와 유기절연막의 계면 형성에 지대한 영향을 미치게 된다. 즉, 유기박막 트랜지스터는 소자 구조상 유기반도체와 절연막 사이에 계면을 형성하기 때문에 유기반도체가 증착될 게이트 절연막의 표면특성에 따라 유기반도체가 절연막 위에 증착되는 메카니즘이 다르고 이에 따라 유기반도체의 결정구조가 바뀌며 결과적으로 유기박막 트랜지스터의 성능 또한 바뀌게 된다. 따라서, 유기반도체로 쓰이는 물질의 성질에 따라 게이트 절연막의 표면을 소수성 또는 친수성으로 변화 시켜주는 것은 필수적이며, 게이트 절연막과 유기반도체 물질과의 계면장력을 최소화하는 것이 요구된다. 최근까지 유기 박막 트랜지스터의 제작에 있어 게이트 절연막으로 실리콘다이옥사이드 (SiO₂)가 주 로 사용되었으며 계면장력의 최소화를 위하여 알킬사슬이 연결된 실레인 (silane) 화합물을 딥코팅 또는 스핀코팅과 같은 방법으로 실리콘다이옥사이드에 존재하는 하이드록실 (-OH) 그룹과 반응하게 함으로써 표면을 처리하였다. Variables affecting the performance of the organic thin film transistor include the characteristics of the material itself such as the electrical characteristics, the crystal structure of the organic semiconductor itself, and the chemical resistance of the insulating film. In addition, an important variable is the interface between the organic semiconductor and the organic insulating film. The surface characteristics of the gate insulating film before the organic semiconductor is deposited have a great influence on the interface formation between the organic semiconductor and the organic insulating film. That is, since the organic thin film transistor forms an interface between the organic semiconductor and the insulating film due to the device structure, the mechanism of depositing the organic semiconductor on the insulating film varies according to the surface characteristics of the gate insulating film on which the organic semiconductor is to be deposited. As a result, the performance of the organic thin film transistor is also changed. Therefore, it is essential to change the surface of the gate insulating film to hydrophobic or hydrophilic according to the properties of the material used as the organic semiconductor, and to minimize the interfacial tension between the gate insulating film and the organic semiconductor material. Until recently, silicon dioxide (SiO ₂ ) has been mainly used as a gate insulating film in the fabrication of organic thin film transistors. In order to minimize the interfacial tension, a silicon-linked silane compound, such as dip coating or spin coating, is used. The surface was treated by allowing it to react with hydroxyl (—OH) groups present in the dioxide.

지금까지의 연구결과에 의하여 실레인 (silane) 화합물을 이용한 표면처리를 통해 실리콘다이옥사이드 절연막에 기반한 유기 박막 트랜지스터의 성능이 향상되었음을 알 수 있다. 그 예로 SiO₂ 게이트 절연체 표면에 OTS, BTS (benzyltrichlorosilane), VTS (7-octenyltrichlorosilane), FTS (tridecafluoro-1,1,2,2-tetrahydrooctyltrich-lrosilane), BTS (benzyltriclorosilane), HMDS (hexamethyldisilazane)와 같은 실레인 계열의 물질을 spun-cast나 drop-cast에 의하여 SAM(self-assembled monolayer) 효과로 게이트 절연체의 표면효과를 얻었음이 보고되고 있으며 (Applied Physics Letters, 81권, p 4383,2002), 또한, SiO₂ 게이트 절연체의 표면 효과 역시 실레인 계열의 물질을 사용한 딥코팅법에 의해 얻어짐이 보고되고 있다 (Applied Physics Letters, 86권, p142102, 2005). 그러나, 상기의 방법들은 게이트 절연체의 표면 효과는 얻을 수 있지만 플라스틱 기판과 같은 유연성 기판에 응용되기는 힘들기 때문에 고성능 OTFT의 실현에는 부적합하다는 단점과 함께 공정상의 번거로움과 게이트 절연체 고분자의 안정성 등 여러 면에서 결점을 가지고 있다 (Journal of the society for information display, 13권, p 245, 2005).The results of the previous studies show that the performance of organic thin film transistors based on silicon dioxide insulating films has been improved through surface treatment using silane compounds. Examples include OTS, bezyltrichlorosilane (BTS), 7-octenyltrichlorosilane (VTS), tridecafluoro-1,1,2,2-tetrahydrooctyltrich-lrosilane (FTS), benzyltriclorosilane (BTS), and hexamethyldisilazane (HMDS) on SiO ₂ gate insulator surfaces. It has been reported that the surface effect of the gate insulator was obtained by SAM-self-assembled monolayer (SAM) effect by spun-cast or drop-cast (Applied Physics Letters, Vol. 81, p 4383,2002). It is reported that the surface effect of the SiO ₂ gate insulator is also obtained by a dip coating method using a silane-based material (Applied Physics Letters, 86, p142102, 2005). However, the above methods can achieve the surface effect of the gate insulator, but are difficult to apply to flexible substrates such as plastic substrates, and thus are not suitable for realizing a high performance OTFT. (Journal of the society for information display, Vol. 13, p 245, 2005).

따라서, 고효율의 유기 박막 트랜지스터를 구현하기 위해서 기판 및 선 공정 막에 영향을 미치지 않으면서 단순화된 공정으로 박막 형성이 가능하며 소자특성이 우수한 고분자 게이트 절연막의 개발이 절실하다.Therefore, in order to implement a highly efficient organic thin film transistor, it is possible to form a thin film in a simplified process without affecting the substrate and the line processing film and to develop a polymer gate insulating film having excellent device characteristics.

이에 본 발명자들은 절연 고분자 및 실레인 화합물을 사용하여 게이트 절연막을 형성하는 경우, 우수한 내화학성, 내열성 및 표면특성을 가지는 유기 게이트 절연막을 형성시킬 수 있음을 확인하고, 또한, 이렇게 형성된 유기 게이트 절연막을 유기 박막 트랜지스터에 적용하는 경우 소자 특성이 탁월하게 개선됨을 발견함으로서 본 발명을 완성하였다.Therefore, the inventors of the present invention have confirmed that when the gate insulating film is formed using an insulating polymer and a silane compound, an organic gate insulating film having excellent chemical resistance, heat resistance, and surface characteristics can be formed. The present invention has been completed by discovering that device characteristics are excellently improved when applied to organic thin film transistors.

결국 본 발명의 목적은 내화학성 및 절연특성이 우수하며 소자특성을 향상시킬 수 있는 유기 게이트 절연막을 제공하는 것이다.After all, an object of the present invention is to provide an organic gate insulating film which is excellent in chemical resistance and insulation characteristics and can improve device characteristics.

본 발명의 다른 목적은 상기 유기 게이트 절연막을 사용하여 형성된 유기 박막 트랜지스터를 제공하는 것이다.Another object of the present invention is to provide an organic thin film transistor formed using the organic gate insulating film.

상기 목적을 달성하기 위하여, 본 발명은 하기 화학식 1로 표기되는 a 내지 n으로 이루어진 유기 절연 고분자 군으로부터 선택되는 1종 이상의 유기 절연 고분자, 하기 화학식 4로 표기되는 실레인계 화합물 군으로부터 선택되는 1종 이상의 실레인계 화합물을 포함시켜 형성된 유기 게이트 절연막을 제공한다;In order to achieve the above object, the present invention is one or more organic insulating polymers selected from the group consisting of organic insulating polymers consisting of a to n represented by the following formula (1), silane-based compound group represented by the following formula (4) It provides an organic gate insulating film formed by including the above silane-based compound;

상기 식에서 n은 1 이상의 정수이며,N is an integer of 1 or more,

n 화합물의 R₁은 하기 화학식 2로 표시되는 작용기로 이루어진 군으로부터 선택되는 1종 또는 2종 이상의 4가기로서, 반드시 구조식 (I), (II), (III), (IV) 및 (V) 중에서 선택된 1종 또는 2종 이상의 지방족 고리계 4가기를 포함하고, R2는 하기 화학식 3으로 표시되는 작용기로 이루어진 군으로부터 선택되는 1종 이상의 2가기로서, R2의 (V)는 반드시 알킬숙시닉이미드 측쇄를 가지는 방향족 2가기를 포함한다. R ₁ of the n compound is _one or two or more tetravalent groups selected from the group consisting of functional groups represented by the following formula (2), and must be represented by the structural formulas (I), (II), (III), (IV) and (V) It includes one or two or more aliphatic ring-based tetravalent group selected from among, R2 is at least one divalent group selected from the group consisting of functional groups represented by the following formula (3), (V) of R2 is an alkyl succinic Aromatic divalent groups having a mid side chain.

본 발명에 있어서, 상기 유기 게이트 절연막은 화학식 1의 절연 고분자 및 화학식 4의 실레인계 화합물을 용매에 용해시켜 단일공정에 의해 형성된 것임을 특징으로 하며, 상기 용매는 C₂₀ 이하의 알코올류, 바람직하게는 부탄올 또는 펜탄올인 것을 특징으로 할 수 있다.In the present invention, the organic gate insulating film is characterized in that formed by a single process by dissolving the insulating polymer of formula (1) and the silane-based compound of formula (4) in a solvent, the solvent is C ₂₀ or less alcohols, preferably It may be characterized as a butanol or pentanol.

본 발명에 있어서, 상기 화학식 4의 실레인계 화합물은 화학식 1의 절연 고분자에 대하여 0.01중량% ~ 30중량%, 바람직하게는 3중량% ~ 10중량%로 첨가되는 것을 특징으로 할 수 있다. In the present invention, the silane-based compound of Formula 4 may be added in an amount of 0.01 wt% to 30 wt%, preferably 3 wt% to 10 wt%, based on the insulating polymer of Formula 1.

또한, 본 발명은 기판 위에 게이트 전극, 게이트 절연막, 유기활성막, 소스/드레인 전극 또는 게이트 전극, 게이트 절연막, 소스/드레인 전극, 유기활성막이 차례로 적층되어 형성된 유기 박막 트랜지스터에 있어서, 상기 게이트 절연막이 상기 유기 게이트 절연막으로 이루어지는 것을 특징으로 하는 유기 박막 트랜지스터를 제공한다.The present invention also relates to an organic thin film transistor formed by sequentially stacking a gate electrode, a gate insulating film, an organic active film, a source / drain electrode or a gate electrode, a gate insulating film, a source / drain electrode, and an organic active film on a substrate. An organic thin film transistor comprising the organic gate insulating film is provided.

본 발명에 있어서, 상기 유기활성막이 펜타센, Tips-펜타센, 금속 프탈로시아닌 (metal phthalocyanine), 폴리티오펜 또는 페닐렌비닐렌, C₆₀, 페닐렌테트라카르복실산2무수물 (phenylenetetracarboxylic dianydride), 나프탈렌테투라카르복실산2무수물 (naphthalenetetracarboxylic dianydride), 플루오르화 프탈로시아닌 (fluorophthalocyanine) 및 이들의 유도체로 이루어진 군에서부터 선택되는 물질로 형성되는 것을 특징으로 할 수 있으며, 상기 소스 전극 및 드레인 전극이 각각 금, 백금, 팔라듐, 구리, 니켈, 알루미늄, 인듐, 주석, 인듐-주석 합금 및 전도성 고분자인 PEDOT (poly 3,4-ethylenedioxythiophene)으로 군에서부터 선택되는 물질로 이루어지는 것을 특징으로 할 수 있다.In the present invention, the organic active layer is pentacene, Tips-pentacene, metal phthalocyanine (poly phthalocyanine), polythiophene or phenylene vinylene, C ₆₀ , phenylenetetracarboxylic dianhydride (phenylenetetracarboxylic dianydride), naphthalene Tetura carboxylic dianhydride (naphthalenetetracarboxylic dianydride), fluorinated phthalocyanine (fluorophthalocyanine) and derivatives thereof may be formed of a material selected from the group consisting of, the source electrode and the drain electrode, respectively, gold, platinum , Palladium, copper, nickel, aluminum, indium, tin, indium-tin alloy and PEDOT (poly 3,4-ethylenedioxythiophene) of the conductive polymer may be characterized in that it is made of a material selected from the group.

또한, 본 발명에 있어서 상기 유기 게이트 절연막은 스핀코팅, 잉크젯 프린팅 또는 딥핑을 통하여 박막으로 형성되는 것을 특징으로 할 수 있다.Further, in the present invention, the organic gate insulating film may be formed as a thin film through spin coating, inkjet printing, or dipping.

본 발명에 따른 유기 게이트 절연막은 내화학성, 내열성 및 우수한 표면특성 을 가지므로, 이를 이용하면 소자 특성이 향상된 유기 박막 트랜지스터를 제작할 수 있으며, 또한, 절연막 제조가 단일공정에 의해 달성될 수 있어 공정의 단순화 및 비용절감 효과를 가질 수 있다. Since the organic gate insulating film according to the present invention has chemical resistance, heat resistance, and excellent surface properties, the organic gate insulating film according to the present invention can be used to fabricate an organic thin film transistor with improved device characteristics, and the insulating film manufacturing can be achieved by a single process. It can have a simplification and cost saving effect.

이하, 본 발명을 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail.

본 발명은 내화학성 및 절연특성이 우수하며 소자특성을 향상시킬 수 있는 유기 게이트 절연막 및 이를 이용하여 형성된 유기 박막 트랜지스터에 관한 것이다.The present invention relates to an organic gate insulating film having excellent chemical resistance and insulation characteristics and capable of improving device characteristics, and an organic thin film transistor formed using the same.

본 발명의 유기 게이트 절연막은 하기 화학식 1로 표기되는 a 내지 n으로 이루어진 유기 절연 고분자 군으로부터 선택되는 1종 이상의 유기 절연 고분자, 하기 화학식 4로 표기되는 실레인계 화합물 군으로부터 선택되는 1종 이상의 실레인계 화합물로 이루어진다.The organic gate insulating film of the present invention is at least one organic insulating polymer selected from the group of organic insulating polymers consisting of a to n represented by the formula (1), at least one silane selected from the group of silane-based compounds represented by the formula (4) It consists of a compound.

[화학식 1][Formula 1]

상기 식에서 n은 1 이상의 정수이며,N is an integer of 1 or more,

n 화합물의 R₁은 하기 화학식 2로 표시되는 작용기로 이루어진 군으로부터 선택되는 1종 또는 2종 이상의 4가기로서, 반드시 구조식 (I), (II), (III), (IV) 및 (V) 중에서 선택된 1종 또는 2종 이상의 지방족 고리계 4가기를 포함하고, R2는 하기 화학식 3으로 표시되는 작용기로 이루어진 군으로부터 선택되는 1종 이상의 2가기로서, R2의 (V)는 반드시 알킬숙시닉이미드 측쇄를 가지는 방향족 2가기를 포함한다. R ₁ of the n compound is _one or two or more tetravalent groups selected from the group consisting of functional groups represented by the following formula (2), and must be represented by the structural formulas (I), (II), (III), (IV) and (V) It includes one or two or more aliphatic ring-based tetravalent group selected from among, R2 is at least one divalent group selected from the group consisting of functional groups represented by the following formula (3), (V) of R2 is an alkyl succinic Aromatic divalent groups having a mid side chain.

[화학식 2][Formula 2]

[화학식 3][Formula 3]

[화학식 4][Formula 4]

본 발명에 따른 유기 게이트 절연막의 실레인계 화합물은 절연 고분자에 대하여 0.01중량% ~ 30중량%, 바람직하게는 3중량% ~ 10중량% 범위 내에서 사용되는 것이 바람직하다.The silane-based compound of the organic gate insulating film according to the present invention is 0.01 to 30% by weight, preferably 3 to 10% by weight relative to the insulating polymer It is preferable to use within the range.

본 발명에 따른 게이트 절연막은 유기 용매 중에 상기 화학식 1의 절연 고분자 및 화학식 4의 실레인계 화합물 중 하나를 먼저 용해시킨 다음 상기 절연 고분자 또는 실레인계 화합물을 순차적으로 용해시키는 단계: 상기 용액을 게이트 절연 막이 형성되는 기판 상에 도포하는 단계로부터 제조될 수 있다.The gate insulating film according to the present invention comprises first dissolving one of the insulating polymer of Formula 1 and the silane-based compound of Formula 4 and then sequentially dissolving the insulating polymer or the silane-based compound in an organic solvent: It can be prepared from the step of applying on the substrate to be formed.

상기 용해 단계에서, 유기 용매로는 부탄올 또는 펜탄올과 같은 C₂₀ 이하의 알코올류가 바람직하며, 상기 절연 고분자 또는 실레인계 화합물은 5분 내지 1시간 동안 교반하거나 1분 내지 10분 동안 초음파하여 용해시킬 수 있다.In the dissolving step, C ₂₀ or less alcohols such as butanol or pentanol are preferable as the organic solvent, and the insulating polymer or silane-based compound is dissolved by stirring for 5 minutes to 1 hour or ultrasonically for 1 minute to 10 minutes. You can.

상기 도포 단계에서 사용되는 필터는 구멍 (pore) 크기가 0.2㎛ 내지 0.5㎛ 범위인 것이 바람직하며, 상기 도포 단계에서 도포 방법은 이 분야의 일반적인 방법, 예를 들면 스핀코팅, 잉크젯 프린팅, 딥핑과 같은 방법을 통해 도포될 수 있다.The filter used in the application step preferably has a pore size in the range of 0.2 μm to 0.5 μm, and the application method in the application step is a general method in the art, for example, spin coating, inkjet printing, dipping, Can be applied via a method.

본 발명의 유기 박막 트랜지스터 소자는 상기 유기 게이트 절연막으로 형성하여 이루어질 수 있다. 이러한 트랜지스터 소자는 통상적으로 알려진 기판/게이트 전극/게이트 절연막/유기활성막/소스-드레인 전극 또는 기판/게이트 전극/게이트 절연막/소스-드레인 전극/유기활성막 등의 구조로 형성될 수 있으나, 이에 의해 한정되지 않으며 다른 구조로 적용되는 것도 가능하다.The organic thin film transistor device of the present invention may be formed by forming the organic gate insulating film. Such a transistor element may be formed of a structure such as a substrate, a gate electrode, a gate insulating film, an organic active film, a source-drain electrode, or a substrate, a gate electrode, a gate insulating film, a source-drain electrode, or an organic active film. It is not limited by this, but it is also possible to apply to other structures.

본 발명의 유기 게이트 절연막은 사용되는 기판이 유리 및 플라스틱인 경우 상기 기판 위에 ITO (indium tin oxide)나 금, 알루미늄과 같은 금속으로 형성된 게이트 전극 층과 기판이 SiO₂, SiN_x와 같은 무기 절연막 층이 이미 형성되어 있는 실리콘 웨이퍼인 경우에도 형성될 수 있다.The organic gate insulating film of the present invention is a gate electrode layer formed of a metal such as indium tin oxide (ITO), gold, aluminum, and an inorganic insulating layer such as SiO ₂ , SiN _x when the substrate used is glass and plastic. This can be formed even in the case of a silicon wafer already formed.

상기 유기활성막으로는 p-타입 또는 n-타입 유기활성막을 모두 포함할 수 있으며 통상적으로 사용되는 물질을 사용할 수 있다. 구체적인 예로서, p-타입을 위 한 유기활성막을 형성하기 위한 물질로는 펜타센 (pentacene), 테트라센(tetracene), 티오펜(thiophene), 금속 프탈로시아닌 (metal phthalocyanine) 및 이들의 유도체인 유기물질과 폴리티오펜 (polythiophene), 폴리 페닐렌 (polyphenylene), 폴리비닐렌페닐렌 (polyvinylenephenylene), 폴리플루오렌 (polyfluorene) 및 이들의 유도체를 포함하는 고분자를 포함할 수 있으며, n-타입을 위한 유기활성막을 형성하기 위한 물질로는 C₆₀, 페닐렌테트라카르복실산2무수물 (phenylenetetracarboxylic dianydride), 나프탈렌테트라카르복실산2무수물 (naphthalenetetracarboxylic dianydride), 플루오르화 프탈로시아닌 (fluorophthalocyanine) 및 그의 유도체를 포함할 수 있으나, 이에 한정되지 않는다.The organic active layer may include both a p-type or n-type organic active layer, and a material commonly used may be used. As a specific example, a material for forming an organic active layer for the p-type is pentacene, tetracene, thiophene, metal phthalocyanine and derivatives thereof. And polymers including polythiophene, polyphenylene, polyvinylenephenylene, polyfluorene, and derivatives thereof, and organic for n-type. Materials for forming the active film may include C ₆₀ , phenylenetetracarboxylic dianydride, naphthalenetetracarboxylic dianydride, fluorinated phthalocyanine and derivatives thereof. It is not limited to this.

상기 게이트 전극으로는 통상적으로 사용되는 금속이 사용될 수 있으며, 구체적인 예로서 금 (Au), 은 (Ag), 니켈 (Ni), 인듐틴산화물 (indium tin oxide: ITO), 알루미늄 (Al), 크롬 (Cr) 등을 들 수 있으나, 이에 한정되지 않는다.A metal commonly used may be used as the gate electrode, and specific examples thereof include gold (Au), silver (Ag), nickel (Ni), indium tin oxide (ITO), aluminum (Al), and chromium. (Cr) and the like, but are not limited thereto.

상기 소스 및 드레인 전극으로는 유기활성막과 옴접촉 (ohmic contact)을 유발할 수 있는 일함수가 큰 금, 백금, 팔라듐, 구리, 니켈, 알루미늄, 인듐, 주석 및 인듐-주석 합금과 전도성 고분자인 PEDOT (poly 3,4-ethylenedioxythiophene) 등을 들 수 있으나, 이에 한정되지 않는다.The source and drain electrodes include gold, platinum, palladium, copper, nickel, aluminum, indium, tin, and indium-tin alloys having high work functions that may cause ohmic contact with the organic active layer, and PEDOT, which is a conductive polymer. (poly 3,4-ethylenedioxythiophene) and the like, but are not limited thereto.

이하, 실시예에 의하여 본 발명을 더욱 상세히 설명하고자 한다.Hereinafter, the present invention will be described in more detail with reference to Examples.

단, 하기 실시예는 본 발명을 예시하는 것일 뿐, 본 발명의 내용이 하기 실시 예에 한정되는 것은 아니다. However, the following examples are merely to illustrate the invention, but the content of the present invention is not limited to the following examples.

실시예 1: 게이트 절연막 조성물의 제조를 위한 용매 선정Example 1: Selection of Solvent for Preparation of Gate Insulation Composition

절연 고분자로 PVP (polyvinylphenol), 실레인계 화합물로 OTS (octadecyltrichlorosilane)를 포함하는 게이트 절연막 조성물을 제조하기 위한 용매를 선정하기 위하여, 종래의 PVP를 용해시키기 위해 사용되는 PGMEA (propylene glycol monomethyl ether aceate)와 부탄올 또는 펜탄올과 같은 알코올을 이용하여 OTS를 용해시켰다. 그 결과, PGMEA에는 OTS가 용해되지 않아 부적합하며 이를 개선하기 위해 IPA를 첨가할 경우에도 OTS가 잘 녹아 용액 자체에는 이상이 없으나 스핀코팅의 경우 표면에 빗살무늬가 생성되어 부적합함을 알 수 있었으며, 부탄올과 펜탄올과 같은 알코올의 경우에는 OTS가 완전히 용해되어 본 발명의 조성물을 제조하기 위한 가장 적합한 용매임을 확인할 수 있었다.PGMEA (propylene glycol monomethyl ether aceate) used for dissolving conventional PVP, OTS was dissolved using an alcohol such as butanol or pentanol. As a result, it was found that OTS was not dissolved in PGMEA, which was inadequate, and that OTS was well dissolved even when IPA was added to improve it, but there was no problem in the solution itself, but spin coating produced a comb pattern on the surface. In the case of alcohols such as butanol and pentanol, OTS was completely dissolved to confirm that it was the most suitable solvent for preparing the composition of the present invention.

실시예 2: 게이트 절연막 조성물의 제조Example 2: Preparation of Gate Insulation Composition

부탄올을 용매로 사용하여 PVP 대비 OTS의 중량% 함량을 1중량%로 하여 게이트 절연막 조성물을 제조하였다. 먼저, OTS를 부탄올에 1(OTS):299(부탄올) 중량%비로 혼합하고 10분 정도 교반하여 S1 용액을 제조한 다음, PVP를 상기 S1 용액에 1(PVP):9(S1) 중량%비로 혼합한 후 3시간 동안 교반하여 본 발명의 게이트 절연막 조성물을 제조하였다.Using butanol as a solvent to prepare a gate insulating film composition with a weight percent content of OTS to PVP 1% by weight. First, OTS was mixed with butanol in a ratio of 1 (OTS): 299 (butanol) by weight and stirred for about 10 minutes to prepare an S1 solution, and PVP was added to the S1 solution in a ratio of 1 (PVP): 9 (S1) by weight. After mixing and stirring for 3 hours to prepare a gate insulating film composition of the present invention.

실시예 3: 게이트 절연막 조성물의 제조Example 3: Preparation of Gate Insulation Composition

부탄올을 용매로 사용하여 PVP 대비 OTS의 중량% 함량을 3중량%로 하여 게이트 절연막 조성물을 제조하였다. 먼저, OTS를 부탄올에 1(OTS):299(부탄올) 중량%비로 혼합하고 10분 정도 교반하여 S1 용액을 제조한 다음, PVP를 상기 S1 용액에 1(PVP):9(S1) 중량%비로 혼합한 후 3시간 동안 교반하여 본 발명의 게이트 절연막 조성물을 제조하였다.Using a butanol as a solvent to prepare a gate insulating film composition with a weight% content of OTS to PVP 3% by weight. First, OTS was mixed with butanol in a ratio of 1 (OTS): 299 (butanol) by weight and stirred for about 10 minutes to prepare an S1 solution. After mixing and stirring for 3 hours to prepare a gate insulating film composition of the present invention.

실시예 4: 게이트 절연막 조성물의 제조Example 4 Preparation of Gate Insulation Composition

부탄올을 용매로 사용하여 PVP 대비 OTS의 중량% 함량을 6중량%로 하여 게이트 절연막 조성물을 제조하였다. 먼저, OTS를 부탄올에 1(OTS):149(부탄올) 중량%비로 혼합하고 10분 정도 교반하여 S1 용액을 제조한 다음, PVP를 상기 S1 용액에 1(PVP):9(S1) 중량%비로 혼합한 후 3시간 동안 교반하여 본 발명의 게이트 절연막 조성물을 제조하였다.Using a butanol as a solvent to prepare a gate insulating film composition to 6% by weight of OTS to PVP content. First, OTS was mixed in butanol at a ratio of 1 (OTS): 149 (butanol) by weight and stirred for about 10 minutes to prepare an S1 solution, and then PVP was added to the S1 solution at a ratio of 1 (PVP): 9 (S1) by weight. After mixing and stirring for 3 hours to prepare a gate insulating film composition of the present invention.

실시예 5: 게이트 절연막 조성물의 제조Example 5 Preparation of Gate Insulation Composition

부탄올을 용매로 사용하여 PVP 대비 OTS의 중량% 함량을 10중량%로 하여 게이트 절연막 조성물을 제조하였다. 먼저, OTS를 부탄올에 1(OTS):89(부탄올) 중량%비로 혼합하고 10분 정도 교반하여 S1 용액을 제조한 다음, PVP를 상기 S1 용액에 1(PVP):9(S1) 중량%비로 혼합한 후 3시간 동안 교반하여 본 발명의 게이트 절연막 조성물을 제조하였다.Using a butanol as a solvent to prepare a gate insulating film composition to 10% by weight of OTS to PVP. First, OTS was mixed with butanol at a ratio of 1 (OTS): 89 (butanol) by weight and stirred for about 10 minutes to prepare an S1 solution, and then PVP was added to the S1 solution at a ratio of 1 (PVP): 9 (S1) by weight. After mixing and stirring for 3 hours to prepare a gate insulating film composition of the present invention.

실시예 6: 게이트 절연막 및 게이트 절연체의 제작Example 6 Fabrication of Gate Insulator and Gate Insulator

상기 실시예 2 내지 5에서 제조된 게이트 절연막 조성물을 이용하여 게이트 절연막을 제조하였다. 먼저, ITO가 증착되어 있는 유리 기판을 증류수로 30배 희석된 중성세제를 이용하여 15분 동안 초음파 세척하여 기판 표면에 존재하는 유기물을 제거한 다음, 다시 증류수로 15분 동안 초음파 세척하여 세제를 제거하였다. 상기 중성세제로 세척된 기판을 다시 아세톤과 아이소프로필알코올을 이용하여 각각 15분 동안 초음파 세척기로 세정하였다. 상기와 같이 세정된 기판 위에 실시예 2 내지 5에서 제조된 게이트 절연막 조성물 각각을 가지고 스핀코팅 (1500rpm/30s)하여 60℃에서 10분 동안 소프트 베이킹 (soft baking)을 한 다음, 125℃에서 1시간 동안 하드 베이킹 (hard baking)을 하여 게이트 절연막을 형성시켰다. 상기 게이트 절연막 위에 유기 반도체로서 펜타센을 5×10^-6 토르 이하에서 기판온도 90℃, 증착속도 0.5Å/s로 각각 2㎚, 5㎚의 두께로 증착시켜 게이트 절연체를 제작하였다.A gate insulating film was manufactured using the gate insulating film compositions prepared in Examples 2 to 5. First, the glass substrate on which ITO is deposited is ultrasonically cleaned for 15 minutes using a neutral detergent diluted 30-fold with distilled water to remove organic substances on the surface of the substrate, and then ultrasonically washed for 15 minutes with distilled water to remove detergent. . The substrate washed with the neutral detergent was again washed with an ultrasonic cleaner for 15 minutes using acetone and isopropyl alcohol. Spin-coating (1500 rpm / 30 s) with each of the gate insulating film compositions prepared in Examples 2 to 5 on the cleaned substrate as described above, followed by soft baking at 60 ° C. for 10 minutes and then at 125 ° C. for 1 hour. Hard baking was performed to form a gate insulating film. Pentacene as an organic semiconductor was deposited on the gate insulating film at a thickness of 2 nm and 5 nm, respectively, at a substrate temperature of 90 ° C. and a deposition rate of 0.5 kV / s at 5 × 10 ⁻⁶ Torr or less to prepare a gate insulator.

실시예 7: MIM 소자의 제작Example 7 Fabrication of MIM Devices

본 발명의 게이트 절연막 조성물을 이용하여 도 5의 a에 나타낸 바와 같은 공정에 따라 MIM 소자를 제작하였다. 먼저, 기판으로서 ITO가 증착되어 있는 유리 기판을 증류수로 30배 희석된 중성세제를 이용하여 15분 동안 초음파 세척을 하여 기판 표면에 존재하는 유기물을 제거한 다음, 다시 증류수로 15분 동안 초음파 세척하여 세제를 제거하였다. 상기 중성세제로 세척된 기판을 다시 아세톤과 아이소프로필알코올을 이용하여 각각 15분 동안 초음파 세정기로 세척한 다음, 세정된 기판 위에 본 발명의 게이트 절연막 조성물을 스핀코팅 (1500rpm/30s)하여 60℃에서 10분 동안 소프트 베이킹 (soft baking)을 한 후, 125℃에서 1시간 동안 하드 베이킹 (hard baking)을 하여 게이트 절연체 막을 형성시켰다. 상기 게이트 절연체 위에 금속 전극으로서 금을 폭 0.1㎜, 길이 0.4㎜인 새도우 마스크를 이용하여 1×10^-6 토르 이하에서 기판온도 20℃, 증착속도 0.5Å/s로 50㎚ 두께로 증착시켜 MIM 소자를 제작하였다.Using the gate insulating film composition of this invention, the MIM element was produced according to the process as shown to a of FIG. First, the glass substrate on which ITO is deposited is ultrasonically cleaned for 15 minutes using a neutral detergent diluted 30-fold with distilled water to remove organic substances on the surface of the substrate, and then ultrasonically washed for 15 minutes with distilled water. Was removed. The substrate washed with the neutral detergent was washed again with an ultrasonic cleaner for 15 minutes using acetone and isopropyl alcohol, and then spin-coated (1500 rpm / 30s) the gate insulating film composition of the present invention on the cleaned substrate at 60 ° C. After soft baking for 10 minutes, hard baking was performed at 125 ° C. for 1 hour to form a gate insulator film. MIM device was deposited on the gate insulator by depositing gold as a metal electrode at a thickness of 0.1 mm and a width of 0.4 mm at a thickness of 50 nm at a substrate temperature of 20 ° C. and a deposition rate of 0.5 kW / s at 1 × 10 ^-6 Torr or less. Was produced.

실시예 8: 유기 박막 트랜지스터의 제작Example 8 Fabrication of Organic Thin Film Transistor

본 발명의 게이트 절연막 조성물을 이용하여 도 5의 b에 나타낸 바와 같은 공정에 따라 유기 박막 트랜지스터를 제작하였다. 먼저, 소자 기판으로 SiO₂ 절연막이 생성되어 있는 기판을 증류수로 30배 희석된 중성세제를 이용하여 20분 동안 초음파 세척을 하여 기판 표면에 존재하는 유기물을 제거한 다음, 다시 증류수로 15분 동안 초음파 세척하여 세제를 제거하였다. 상기 중성세제로 세척된 기판을 다시 아세톤과 아이소프로필알코올을 이용하여 각각 15분 동안 초음파 세척기로 세정하여 소자 제작 직전까지 60℃ 오븐에 보관하였다. 상기와 같이 세정된 기판 위에 본 발명의 게이트 절연막 조성물 (실시예 3)을 스핀코팅 (2200rpm/30s)하여 60℃에서 10분 동안 소프트 베이킹 (soft baking)을 한 다음, 125℃에서 1시간 동안 하드 베이킹 (hard baking)을 하여 게이트 절연체 막을 형성시킨 후, 상기 게이트 절연체 위에 유기 반도체로서 펜타센을 폭 0.1㎜, 길이 0.4㎜인 새도우 마스크을 이용하여 1×10^-6 토르 이하에서 기판온도 90℃, 증착속도 0.5Å/s로 50㎚ 두께로 증착시켰으며, 소오스 전극과 드레인 전극의 형성에 사용될 금은 5×10^-6 토르 이하에서 기판온도 20℃, 증착속도 0.5Å/s로 50㎚ 두께로 증착시켜 유기 박막 트랜지스터를 제작하였다.Using the gate insulating film composition of this invention, the organic thin-film transistor was produced according to the process as shown to b of FIG. First, the substrate on which the SiO ₂ insulating film is formed as an element substrate is ultrasonically cleaned for 20 minutes using a neutral detergent diluted 30 times with distilled water to remove organic substances on the surface of the substrate, and then ultrasonically cleaned for 15 minutes with distilled water. Detergent was removed. The substrate washed with the neutral detergent was washed with an ultrasonic cleaner for 15 minutes each using acetone and isopropyl alcohol, and stored in an oven at 60 ° C. until just before fabrication of the device. Spin-coating (2200 rpm / 30s) the gate insulating film composition (Example 3) of the present invention on the cleaned substrate as described above, followed by soft baking at 60 ° C. for 10 minutes and then hard at 125 ° C. for 1 hour. After baking (hard baking) to form a gate insulator film, using a mask mask of 0.1 mm width and 0.4 mm length pentacene as an organic semiconductor on the gate insulator, deposited at a substrate temperature of 90 ℃, below 1 × 10 ^-6 Torr It was deposited at a thickness of 50 nm at a rate of 0.5 kW / s, and gold used for the formation of the source electrode and the drain electrode was deposited at a thickness of 50 nm at a substrate temperature of 20 ° C. and a deposition rate of 0.5 kW / s at 5 × 10 ⁻⁶ Torr or less. To produce an organic thin film transistor.

시험예Test Example 1: 표면특성 평가 1: Evaluation of surface properties

본 발명의 게이트 절연막 조성물을 이용하여 제작된 상기 실시예 6의 게이트 절연막의 표면특성을 알아보기 위하여, 게이트 절연막 조성물을 성막한 후의 게이트 절연체의 표면 상태와 DI (deionized water)및 MI (methylene iodide)의 표면 접촉각, 표면에너지, 표면분산에너지, 표면극성에너지를 측정하였다.In order to investigate the surface characteristics of the gate insulating film of Example 6 fabricated using the gate insulating film composition of the present invention, the surface state and the DI (deionized water) and MI (methylene iodide) after forming the gate insulating film composition The surface contact angle, surface energy, surface dispersion energy, and surface polar energy of were measured.

그 결과, 하기 표 1에 나타낸 바와 같이, PVP 대비 OTS의 중량% 함량을 1중량%로 한 실시예 2의 조성물을 이용한 게이트 절연막의 경우, 성막 후 표면상태는 매우 양호하였으나 DI 및 MI 접촉각이 각각 72° 및 41°로 PVP (71°, 41°)와 큰 차이가 없었으며, 실시예 3의 조성물을 이용한 경우는 표면상태도 매우 양호했으며 DI 및 MI 접촉각이 각각 100° 및 58°로 PVP와 큰 차이가 있었다. 또한, 실시예 4 및 5를 이용한 경우에는 표면 상태가 좋지 않았으며, DI 및 MI의 접촉각은 PVP와 큰 차이를 나타내었다 (도 1 내지 4 참조). As a result, as shown in Table 1 below, in the case of the gate insulating film using the composition of Example 2 having a weight% content of OTS relative to PVP of 1% by weight, the surface state after film formation was very good, but the DI and MI contact angles were respectively. 72 ° and 41 ° showed no significant difference from PVP (71 °, 41 °), and the surface of the composition of Example 3 was very good and the DI and MI contact angles were 100 ° and 58 °, respectively. There was a big difference. In addition, when using Examples 4 and 5, the surface condition was not good, and the contact angles of DI and MI showed a large difference from PVP (see FIGS. 1 to 4).

C.A (DI)C.A (DI) C.A (MI)C.A (MI) 표면에너지Surface energy 표면분산에너지Surface dispersion energy 표면극성에너지Surface polar energy PVPPVP 71°71 ° 41°41 ° 4242 3535 6.566.56 PVP+OTS (1중량%) 실시예 2PVP + OTS (1 wt.%) Example 2 72°72 ° 41°41 ° 4040 3232 7.727.72 PVP+OTS (3중량%) 실시예 3PVP + OTS (3% by weight) Example 3 100°100 ° 58°58 ° 3030 3030 0.120.12 PVP+OTS (6중량%) 실시예 4PVP + OTS (6% by weight) Example 4 102°102 ° 60°60 ° 2929 2929 0.030.03 PVP+OTS (10중량%) 실시예 5PVP + OTS (10% by weight) Example 5 104°104 ° 64°64 ° 2727 2727 0.030.03

시험예 2: 누설 전류 밀도 특성 평가Test Example 2: Evaluation of Leakage Current Density Characteristics

본 발명의 게이트 절연막의 전기적 특성을 알아보기 위하여, 상기 실시예 7에서 제작된 MIM 소자를 이용하여 누설 전류 밀도-전압을 측정하여 도 8에 나타내었다.In order to examine the electrical characteristics of the gate insulating film of the present invention, the leakage current density-voltage was measured using the MIM device manufactured in Example 7 and is shown in FIG. 8.

그 결과, 본 발명의 게이트 절연막의 누설 전류 밀도는 PVP 게이트 절연막과 큰 차이가 없었으며, 좀 더 누설 전류가 적으면서 일정한 형태를 보여주고 있음을 확인할 수 있었다.As a result, the leakage current density of the gate insulating film of the present invention was not significantly different from that of the PVP gate insulating film, and it was confirmed that the leakage current was more uniform while showing a smaller shape.

시험예 3: 전기적 특성 평가Test Example 3: Evaluation of Electrical Characteristics

실시예 8로부터 제작된 본 발명의 유기 박막 트랜지스터의 게이트 전압에 따른 드레인 전압-전류 곡선을 측정하고, 그 결과를 하기 표 2 및 도 9에 나타내었다.The drain voltage-current curve according to the gate voltage of the organic thin film transistor fabricated in Example 8 was measured, and the results are shown in Table 2 and FIG. 9.

도 9에 도시한 바와 같이, 본 발명의 유기 박막 트랜지스터는 게이트 전압에 따른 전류 모듈레이션 거동을 아주 잘 나타내고 있음을 확인할 수 있었다.As shown in FIG. 9, it can be seen that the organic thin film transistor of the present invention shows the current modulation behavior according to the gate voltage very well.

역치전압 (Threshold Voltage, V)Threshold Voltage (V) Off 전류 (Off Current, A)Off Current (A) I_on/I_off I _on / I _off S.SS.S PVPPVP -1.6-1.6 1.8*10^-10 1.8 * 10 ^-10 3*10⁴ 3 * 10 ⁴ 3.83.8 PVP+OTS(3중량%) 실시예3PVP + OTS (3% by weight) Example 3 -7-7 7*10^-12 7 * 10 ^-12 6*10⁵ 6 * 10 ⁵ 1.61.6

도 1 은 본 발명의 게이트 절연체 막의 물 접촉각 이미지를 나타낸 사진이다 (a; PVP 절연체 막, b; PVP+OTS(3중량%) 절연체 막).1 is a photograph showing a water contact angle image of a gate insulator film of the present invention (a; PVP insulator film, b; PVP + OTS (3% by weight) insulator film).

도 2 는 본 발명의 게이트 절연체 막 위에 2nm 두께로 증착된 펜타센의 AFM이미지를 나타낸 사진이다 (a; PVP 절연체 막, b; PVP+OTS(3중량%) 절연체 막).2 is a photograph showing an AFM image of pentacene deposited to a thickness of 2 nm on the gate insulator film of the present invention (a; PVP insulator film, b; PVP + OTS (3% by weight) insulator film).

도 3 은 본 발명의 게이트 절연체 막 위에 50nm 두께로 증착된 펜타센의 AFM 이미지를 나타낸 사진이다 (a; PVP 절연체 막, b; PVP+OTS(3중량%) 절연체 막).3 is a photograph showing an AFM image of pentacene deposited to a thickness of 50 nm on the gate insulator film of the present invention (a; PVP insulator film, b; PVP + OTS (3% by weight) insulator film).

도 4 는 본 발명의 게이트 절연체 막의 PVP 대비 OTS의 중량% 함량비에 따른 접촉각 및 표면에너지를 나타낸 그래프이다.4 is a graph showing the contact angle and the surface energy according to the weight percent content of OTS to PVP of the gate insulator film of the present invention.

도 5 는 본 발명의 게이트 절연막 조성물을 이용한 MIM (metal-insulator-metal) 소자 및 유기 박막 트랜지스터 소자의 제작공정을 나타낸 도식도이다.FIG. 5 is a schematic diagram illustrating a fabrication process of a metal-insulator-metal (MIM) device and an organic thin film transistor device using the gate insulating film composition of the present invention. FIG.

도 6 은 본 발명의 게이트 절연막 조성물을 이용하여 제작된 MIM 소자의 전류-전압 곡선을 나타낸 그래프이다.6 is a graph showing a current-voltage curve of a MIM device fabricated using the gate insulating film composition of the present invention.

도 7 은 본 발명의 게이트 절연막 조성물을 이용하여 제작된 유기 박막 트랜지스터 소자의 게이트 전압에 따른 게이트 전압-드레인 전류 곡선을 나타낸 그래프이다. 7 is a graph showing a gate voltage-drain current curve according to a gate voltage of an organic thin film transistor device manufactured using the gate insulating film composition of the present invention.

Claims (11)

하기 화학식 1로 표기되는 a 내지 n으로 이루어진 유기 절연 고분자 군으로부터 선택되는 1종 이상의 유기 절연 고분자, 하기 화학식 4로 표기되는 실레인계 화합물 군으로부터 선택되는 1종 이상의 실레인계 화합물을 포함시켜 형성된 유기 게이트 절연막;An organic gate formed by including one or more organic insulating polymers selected from the group of organic insulating polymers consisting of a to n represented by the following Chemical Formula 1, and one or more silane-based compounds selected from the group of silane-based compounds represented by the following Chemical Formula 4. Insulating film; [화학식 1][Formula 1]

상기 식에서 n은 1 이상의 정수이며,N is an integer of 1 or more, n 화합물의 R₁은 하기 화학식 2로 표시되는 작용기로 이루어진 군으로부터 선택되는 1종 또는 2종 이상의 4가기로서, 반드시 구조식 (I), (II), (III), (IV) 및 (V) 중에서 선택된 1종 또는 2종 이상의 지방족 고리계 4가기를 포함하고, R2는 하기 화학식 3으로 표시되는 작용기로 이루어진 군으로부터 선택되는 1종 이상의 2가기로서, R2의 (V)는 반드시 알킬숙시닉이미드 측쇄를 가지는 방향족 2가기를 포함한다. R ₁ of the n compound is _one or two or more tetravalent groups selected from the group consisting of functional groups represented by the following formula (2), and must be represented by the structural formulas (I), (II), (III), (IV) and (V) It includes one or two or more aliphatic ring-based tetravalent group selected from among, R2 is at least one divalent group selected from the group consisting of functional groups represented by the following formula (3), (V) of R2 is an alkyl succinic Aromatic divalent groups having a mid side chain. [화학식 2][Formula 2]

[화학식 3][Formula 3]

[화학식 4][Formula 4]

제1항에 있어서, 상기 화학식 1로 표기되는 유기 절연 고분자는 PVP (polyvinylphenol)인 것을 특징으로 하는 유기 게이트 절연막.The organic gate insulating layer of claim 1, wherein the organic insulating polymer represented by Chemical Formula 1 is PVP (polyvinylphenol). 제1항에 있어서, 상기 화학식 4로 표기되는 실레인계 화합물은 OTS (octadecyltrichlorosilane)인 것을 특징으로 하는 유기 게이트 절연막.The organic gate insulating layer of claim 1, wherein the silane-based compound represented by Chemical Formula 4 is OTS (octadecyltrichlorosilane). 제1항에 있어서, 상기 유기 게이트 절연막은 화학식 1의 절연 고분자 및 화학식 4의 실레인계 화합물을 용매에 용해시켜 단일공정에 의해 형성되는 것을 특징으로 하는 유기 게이트 절연막.The organic gate insulating film of claim 1, wherein the organic gate insulating film is formed by dissolving the insulating polymer of Formula 1 and the silane-based compound of Formula 4 in a solvent. 제4항에 있어서, 부탄올 또는 펜탄올인 것을 특징으로 하는 유기 게이트 절연막.The organic gate insulating film according to claim 4, which is butanol or pentanol. 제1항에 있어서, 상기 화학식 4의 실레인계 화합물은 화학식 1의 절연 고분자에 대하여 0.01중량% ~ 30중량% 범위 내로 사용되는 것을 특징으로 하는 유기 게이트 절연막.The organic gate insulating layer of claim 1, wherein the silane-based compound of Formula 4 is used in an amount of 0.01 wt% to 30 wt% with respect to the insulating polymer of Formula 1. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 화학식 4의 실레인계 화합물은 화학식 1의 절연 고분자에 대하여 3중량% ~ 10중량% 범위 내로 사용되는 것을 특징으로 하는 유기 게이트 절연막.According to any one of claims 1 to 6, wherein the silane-based compound of Formula 4 is 3 to 10% by weight based on the insulating polymer of Formula 1 An organic gate insulating film, characterized in that used within the range. 기판 위에 게이트 전극, 게이트 절연막, 유기활성막, 소스/드레인 전극 또는 게이트 전극, 게이트 절연막, 소스/드레인 전극, 유기활성막이 차례로 적층되어 형성된 유기 박막 트랜지스터에 있어서, 상기 게이트 절연막이 상기 청구범위 제1항의 유기 게이트 절연막으로 이루어지는 것을 특징으로 하는 유기 박막 트랜지스터.An organic thin film transistor formed by sequentially stacking a gate electrode, a gate insulating film, an organic active film, a source / drain electrode or a gate electrode, a gate insulating film, a source / drain electrode, and an organic active film on a substrate, wherein the gate insulating film is the first claim. An organic thin film transistor comprising an organic gate insulating film of claim. 제8항에 있어서, 상기 유기활성막이 펜타센, Tips-펜타센, 금속 프탈로시아닌 (metal phthalocyanine), 폴리티오펜 또는 페닐렌비닐렌, C₆₀, 페닐렌테트라카르복실산2무수물 (phenylenetetracarboxylic dianydride), 나프탈렌테트라카르복실산2무수물 (naphthalenetetracarboxylic dianydride), 플루오르화 프탈로시아닌 (fluorophthalocyanine) 및 이들의 유도체로 이루어진 군에서부터 선택되는 물질로 형성되는 것을 특징으로 유기 박막 트랜지스터.The method according to claim 8, wherein the organic active layer is pentacene, Tips-pentacene, metal phthalocyanine, polythiophene or phenylenevinylene, C ₆₀ , phenylenetetracarboxylic dianydride, An organic thin film transistor, characterized in that it is formed of a material selected from the group consisting of naphthalenetetracarboxylic dianydride, fluorinated phthalocyanine, and derivatives thereof. 제8항에 있어서, 상기 소스 전극 및 드레인 전극이 각각 금, 백금, 팔라듐, 구리, 니켈, 알루미늄, 인듐, 주석, 인듐-주석 합금 및 전도성 고분자인 PEDOT (poly 3,4-ethylenedioxythiophene)으로 군에서부터 선택되는 물질로 이루어지는 것을 특징으로 하는 유기 박막 트랜지스터.The method according to claim 8, wherein the source electrode and the drain electrode are gold, platinum, palladium, copper, nickel, aluminum, indium, tin, indium-tin alloy and PEDOT (poly 3,4-ethylenedioxythiophene), which are conductive polymers, respectively. An organic thin film transistor, characterized in that the material is selected. 제8항에 있어서, 상기 유기 게이트 절연막이 스핀코팅, 잉크젯 프린팅 또는 딥핑을 통하여 박막으로 형성되는 것을 특징으로 하는 유기 박막 트랜지스터.The organic thin film transistor of claim 8, wherein the organic gate insulating layer is formed into a thin film through spin coating, inkjet printing, or dipping.

Images