KR20090076230A - 멀티 인터페이스 ｉｃ 카드 - Google Patents

멀티 인터페이스 ｉｃ 카드 Download PDF

Info

Publication number
KR20090076230A
KR20090076230A KR1020080002057A KR20080002057A KR20090076230A KR 20090076230 A KR20090076230 A KR 20090076230A KR 1020080002057 A KR1020080002057 A KR 1020080002057A KR 20080002057 A KR20080002057 A KR 20080002057A KR 20090076230 A KR20090076230 A KR 20090076230A
Authority
KR
South Korea
Prior art keywords
interface
voltage
count value
driving voltage
detected
Prior art date
Application number
KR1020080002057A
Other languages
English (en)
Inventor
강병윤
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080002057A priority Critical patent/KR20090076230A/ko
Priority to US12/349,003 priority patent/US20090177819A1/en
Publication of KR20090076230A publication Critical patent/KR20090076230A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Sources (AREA)

Abstract

멀티 인터페이스 IC 카드가 제공된다. 멀티 인터페이스 IC 카드는, 제1 프로토콜 방식으로 호스트와 통신할 수 있는 제1 인터페이스와, 제2 프로토콜 방식으로 호스트와 통신할 수 있는 제2 인터페이스 및 호스트로부터 입력되는 구동 전압의 레벨을 검출하고, 검출된 구동 전압과 기준 전압을 비교하며, 비교 결과에 따라 제1 인터페이스 또는 제2 인터페이스 중 하나를 인에이블(enable)하는 컨트롤러를 포함한다.
USB, IC_USB, IC 카드

Description

멀티 인터페이스 ＩＣ 카드{Multi interface IC card}
본 발명은 IC 카드에 관한 것으로, 보다 상세하게는 다양한 프로토콜 방식을 가지는 호스트들과 통신할 수 있는 멀티 인터페이스 IC 카드에 관한 것이다.
IC 카드는 집적회로(IC)가 내장된 카드로서, 집적회로는 논리 회로이면서 물리적 인터페이스들과 결합되는 내장형으로 구성될 수 있다. 이러한 IC 카드는 외부 기기, 예컨대 휴대 단말기, PC, IC 카드 어댑터-기록기/판독기(card adapter-writer/reader), 디지털 카메라(digital camera), 디지털 휴대용 멀티미디어 재생기(digital potable multimedia player) 등의 다양한 호스트(host)들과 통신하여 다양한 기능을 수행한다.
대부분의 IC 카드는 정해진 룰, 예컨대 국제 표준화 기구(International Standard Organization: ISO)의 프로토콜(ISO 7816 표준) 방식, MMC (Multi Media Card) 프로토콜 방식, IC_USB(InterChip USB) 프로토콜 방식, USB(Universal Serial Bus) 프로토콜 방식 중 하나의 방식을 이용하여 상기의 호스트들과 통신할 수 있다.
즉, IC 카드는 상기의 프로토콜 방식들 중 하나의 프로토콜 방식만을 지원하 며, 호스트들이 IC 카드가 지원하는 프로토콜 방식과 동일한 프로토콜 방식을 가지고 있지 않으면, IC 카드와 호스트는 서로 통신할 수 없게 된다.
예컨대, MMC 프로토콜 방식을 지원하는 IC 카드가 PC에 접속하여 서로 통신한다면, PC에는 IC 카드의 MMC 프로토콜 방식과 실질적으로 동일한 프로토콜 방식을 가지고 있어야 한다. 만약 PC가 USB 프로토콜 방식을 가지고 있다면, 상기의 IC 카드와 PC는 서로 통신할 수 없게 된다.
최근 호스트들의 크기는 더 작아지고, IC 카드의 두께는 더 얇아지게 되었다. 이에 따라, 각기 다른 프로토콜 방식들에 대해 각각의 IC 카드를 이용하거나, 다양한 프로토콜 방식을 지원할 수 있는 호스트를 운영하기 위해 추가로 하드웨어를 구현하는 것은 효율성이 떨어지게 된다.
본 발명이 해결하고자 하는 과제는, 다양한 프로토콜 방식을 가지는 호스트와 통신할 수 있는 멀티 인터페이스 IC 카드를 제공하고자 하는 데 있다.
상기 기술적 과제를 해결하기 위한 본 발명의 일 실시예에 따른 멀티 인터페이스 IC 카드는, 제1 프로토콜 방식으로 호스트와 통신할 수 있는 제1 인터페이스와, 제2 프로토콜 방식으로 호스트와 통신할 수 있는 제2 인터페이스 및 호스트로부터 입력되는 구동 전압의 레벨을 검출하고, 검출된 구동 전압과 기준 전압을 비교하며, 비교 결과에 따라 제1 인터페이스 또는 제2 인터페이스 중 하나를 인에이 블(enable)하는 컨트롤러를 포함한다.
상기 기술적 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 멀티 인터페이스 IC 카드는, 제1 프로토콜 방식으로 호스트와 통신하는 제1 인터페이스와, 제2 프로토콜 방식으로 호스트와 통신하는 제2 인터페이스 및 호스트로부터 입력되는 구동 전압이 제1 전압 레벨에 도달하는 시점에서의 카운트 값을 검출하고, 검출된 카운트 값과 기준 카운트 값을 비교하며, 비교 결과에 따라 제1 인터페이스 또는 제2 인터페이스 중 하나를 인에이블(enable)하는 컨트롤러를 포함한다.
본 발명에 따른 멀티 인터페이스 IC 카드는, 내부에 서로 다른 방식의 프로토콜로 호스트와 통신할 수 있는 인터페이스들을 구비하고, 호스트로부터 제공된 구동 전압으로써, 상기의 인터페이스들을 제어함으로써, 하나의 IC 카드로써 다양한 프로토콜 방식을 가지는 다수의 호스트들과 통신할 수 있는 효과가 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시예에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 설명의 편의를 위하여 본 실시예의 멀티 인터페이스 IC 카드는, USB 프로토콜 방식 및 IC_USB 프로토콜 방식의 인터페이스를 지원하는 IC 카드의 예를 들어 설명하나, 본 발명은 이에 제한되지는 않는다.
도 1은 본 발명의 일 실시예에 따른 멀티 인터페이스 IC 카드의 블록도이고, 도 2는 본 발명의 다른 실시예에 따른 멀티 인터페이스 IC 카드의 블록도이다.
우선, 도 1을 참조하면, 본 실시예의 멀티 인터페이스 IC 카드(100)는 크게 컨트롤러(110), 접속부(120), 메모리(130) 및 풀업부(140)를 포함할 수 있다.
컨트롤러(110)는 POR(Power On Reset; 이하 POR)(111), 타이머 카운터(113), 전압 검출부(115) 및 CPU(117)를 포함할 수 있다.
POR(111)은 컨트롤러(110)의 각 블록들, 예컨대 상술한 타이머 카운터(113), 전압 검출부(115) 및 CPU(117)의 초기 동작을 제어할 수 있다. 이러한 POR(111)은, 예컨대 MOSFET와 다수개의 인버터(inverter)들이 조합된 회로로써 구현될 수 있으나, 이에 제한되지는 않는다.
타이머 카운터(113)는 POR(111)에 응답하여 일정한 시간 동안 카운팅 동작하고, 일정 시점에서의 카운트 값(C_L)을 출력한다. 출력된 카운트 값(C_L)은 CPU(117)로 제공될 수 있다.
또, 타이머 카운터(113)는 적어도 두 개의 시점, 예컨대 POR(111)에 응답하여 일정한 시간 동안 카운팅 동작하고, 서로 인접하는 적어도 두 개의 시점에서의 다수의 카운트 값(C_L)들을 출력할 수도 있다.
전압 검출부(115)는 외부로부터 제공되는 구동 전압(VDD)을 수신하고, 구동 전압(VDD)의 레벨을 감지한다.
CPU(117)는 타이머 카운터(113)로부터 카운트 값(C_L)이 제공되면, 전압 검출부(115)로부터 상기의 카운트 값(C_L)에 해당하는 구동 전압(VDD)의 레벨을 검출 한다.
그리고, 검출된 구동 전압(VDD)의 레벨, 즉 검출 전압(Vd)과 저장된 기준 전압(Vref)을 비교하고, 비교 결과에 따라 적어도 하나의 인에이블(enable) 신호(ES1 및 ES2), 예컨대 제1 인에이블 신호(ES1) 또는 제2 인에이블 신호(ES2) 중 하나의 인에이블 신호를 출력한다. 여기서, 제1 인에이블 신호(ES1)과 제2 인에이블 신호(ES2)는 실질적으로 동일한 신호일 수 있다.
또, CPU(117)에는 소정의 전압 레벨, 예컨대 대략 4~4.5V의 전압 레벨을 가지는 기준 전압(Vref)이 미리 저장되어 있을 수 있다.
접속부(120)는 다수의 데이터 라인들(D+ 및 D-)과 접속된 복수개의 인터페이스들(121 및 123)을 포함할 수 있다. 또한, 접속부(120)는 CPU(117)로부터 제공된 인에이블 신호(ES1 및 ES2)에 기초하여 복수의 인터페이스들(121 및 123) 중 하나를 인에이블하고, 인에이블된 하나의 인터페이스를 통해 호스트(미도시)와 통신할 수 있다.
구체적으로, 접속부(120)는 다수의 데이터 라인들(D+ 및 D-)과 각각 접속된 제1 인터페이스(121)와 제2 인터페이스(123)를 포함할 수 있다. 여기서 제1 인터페이스(121)와 제2 인터페이스(123)는 CPU(117)로부터 제공된 제1 인에이블 신호(ES1) 또는 제2 인에이블 신호(ES2)에 의해 각각 인에이블될 수 있다.
또한, 제1 인터페이스(121)와 제2 인터페이스(123)는 호스트와 서로 다른 프로토콜 방식으로 통신할 수 있다. 예컨대 제1 인터페이스(121)는 IC_USB 프로토콜 방식으로 호스트와 통신할 수 있는 인터페이스이며, 제2 인터페이스(123)는 USB 프 로토콜 방식으로 호스트와 통신할 수 있는 인터페이스이다.
메모리(130)는 접속부(120)에 연결되며, 접속부(120)의 제1 인터페이스(121) 또는 제2 인터페이스(123)를 통해 호스트와 통신하여 데이터(Data)를 주고 받을 수 있다.
풀업부(140)는 다수의 데이터 라인들(D+ 및 D-) 중 하나의 데이터 라인에 접속되어 풀-업(pull-up)될 수 있다. 다시 말하면, 풀업부(140)는 제1 데이터 라인(D+), 예컨대 양(+)의 데이터 라인(D+)에 풀-업될 수 있으며, 제1 데이터 라인(D+)의 출력 전류를 증가시킬 수 있다.
이러한 풀업부(140)는 적어도 하나의 저항 소자(미도시)와 스위치(미도시)를 포함할 수 있다. 여기서, 저항 소자의 일단은 소정의 전압, 예컨대 구동 전압(VDD)에 접속되고, 타단은 스위치의 일단에 접속될 수 있다. 또, 스위치의 타단은 제1 데이터 라인(D+)에 접속될 수 있다.
이어, 도 2를 참조하여 본 발명의 다른 실시예에 따른 멀티 인터페이스 IC 카드에 대해 설명한다. 본 실시예의 멀티 인터페이스 IC 카드(101)는 앞서 도 1을 참조하여 상술한 멀티 인터페이스 IC 카드(100)와 다음을 제외하고는 실질적으로 동일하다. 즉, 도 2에 도시된 본 실시예의 멀티 인터페이스 IC 카드(101)는 타이머 카운터(113)가 전압 검출부(115)로 카운트 값(C_L)을 출력하고, 이에 전압 검출부(115)는 카운트 값(C_L)에 해당하는 구동 전압(VDD)의 레벨을 검출하여 검출 전압(Vd)으로 CPU(117)에 출력할 수 있다.
구체적으로, 본 실시예의 IC 카드(101)의 타이머 카운터(113)는 POR(111)에 응답하여 일정 시간동안 카운팅 동작하고, 일정 시점에서의 카운트 값(C_L)을 전압 검출부(115)로 출력한다.
전압 검출부(115)는 구동 전압(VDD)을 수신하며, 타이머 카운터(113)로부터 제공된 카운트 값(C_L)에 해당하는 구동 전압(VDD)의 레벨을 검출하고, 이를 검출 전압(Vd)으로 CPU(117)에 출력한다.
CPU(117)는 전압 검출부(115)로부터 제공된 검출 전압(Vd)과 저장된 기준 전압(Vref)을 비교하고, 비교 결과에 따라 적어도 하나의 인에이블 신호(ES1 및 ES2)를 출력한다. 여기서 제1 인에이블 신호(ES1)과 제2 인에이블 신호(ES2)는 앞서 설명한 바와 같이, 실질적으로 동일한 신호일 수 있다. 또, CPU(117)에는 대략 4.5V의 전압 레벨을 가지는 기준 전압(Vref)이 미리 저장되어 있을 수 있다.
출력된 인에이블 신호(ES1, ES2)는 접속부(120)의 제1 인터페이스(121)와 제2 인터페이스(123) 중 하나를 인에이블하고, 인에이블된 인터페이스를 통해 호스트와 통신할 수 있다.
이하, 도 3 및 도 4를 참조하여 상술한 멀티 인터페이스 IC 카드의 동작에 대해 상세히 설명한다.
도 3은 도 1 또는 도 2에 도시된 멀티 인터페이스 IC 카드의 동작 순서도이고, 도 4는 도 1 또는 도 2에 도시된 멀티 인터페이스 IC 카드의 시점에 따른 구동 전압의 파형도이다. 본 실시예에서는 설명의 편의를 위하여 도 3 및 도 4와 더불어 도 1 및 도 2가 함께 참조되어 설명될 것이다.
도 1 내지 도 4를 참조하면, 우선 IC 카드(100 또는 101)가 호스트(미도시) 에 접속되고, 호스트는 IC 카드(100 또는 101)로 구동 전압(VDD)을 제공한다. 이어 IC 카드(100 또는 101)는 제공된 구동 전압(VDD)으로부터 POR을 발생시킨다(S10).
구체적으로, 호스트로부터 제공된 구동 전압(VDD)은 IC 카드(100 또는 101)의 POR(111)로 입력된다. 이어, POR(111)은 입력되는 구동 전압(VDD)이 일정한 레벨 이상, 예컨대 시간축(t) 상의 A시점에서 컨트롤러(110)의 각 블록을 구동 준비 상태로 하는 초기 신호(S_C)를 생성할 수 있다.
예를 들어, POR(111)은 호스트로부터 제공된 구동 전압(VDD)이 일정한 레벨, 예컨대 시간축(t) 상의 A 시점의 전압 레벨(A1) 전까지는 컨트롤러(110)의 각 블록, 예컨대 상술한 타이머 카운터(113), 전압 검출부(115) 및 CPU(117) 중 적어도 하나를 리셋시킨다. 이때, POR(111)은 리셋(reset) 신호를 발생시킬 수 있다.
또, POR(111)은 호스트로부터 제공된 구동 전압(VDD)이 일정한 레벨 또는 그 이상, 예컨대 시간축(t) 상의 A 시점의 전압 레벨(A1) 또는 그 이상의 레벨로 상승하게 되면, 컨트롤러(110)의 각 블록을 구동 준비 상태로 제어한다. 이때, POR(111)은 초기 신호(S_C)를 발생시킬 수 있다.
타이머 카운터(113)는 POR(111)로부터 출력된 초기 신호(S_C)에 응답하여 카운트를 시작한다(S20).
구체적으로, 타이머 카운터(113)는 시간축(t) 상의 A 시점에서 POR(111)로부터 초기 신호(S_C)가 발생되면 카운팅 동작을 시작한다. 그리고, 타이머 카운터(113)는 일정 시점에서의 카운트 값, 예컨대 시간축(t) 상의 B 시점에서의 카운트 값(C_L), 또는 시간축(t) 상의 C 시점에서의 카운트 값(C_L) 중 적어도 하나의 카운트 값(C_L)을 출력할 수 있다.
한편, 타이머 카운터(113)는 다수의 카운트 값(C_L), 예컨대 시간축(t) 상의 B 시점에서의 카운트 값(C_L)과, 이에 인접하는 시간축(t) 상의 C 시점에서의 카운트 값(C_L)을 동시에 출력할 수도 있다.
전압 검출부(115)는 출력된 카운트 값(C_L)에 해당하는 구동 전압(VDD)의 레벨을 검출한다(S30).
도 1 및 도 4를 참조하여 구체적으로 설명하면, CPU(117)는 타이머 카운터(113)로부터 카운트 값(C_L)을 제공받고, 전압 검출부(115)로부터 상기 카운트 값(C_L)에 해당하는 구동 전압(VDD)의 레벨을 검출한다.
예를 들어, CPU(117)는 타이머 카운터(113)로부터 시간축(t) 상의 B 시점에서의 카운트 값(C_L)을 제공받을 수 있다.
이어, CPU(117)는 시간축(t) 상의 B 시점에 해당하는 구동 전압(VDD)의 레벨, 예컨대 제1 구동 전압(VDD1)의 B1 레벨 또는 제2 구동 전압(VDD2)의 B2 레벨을 검출할 수 있다.
또한, CPU(117)는 타이머 카운터(113)로부터 시간축(t) 상의 B 시점에 해당하는 카운트 값(C_L)과, 이에 인접하는 시간축(t) 상의 C 시점에 해당하는 카운트 값(C_L)을 동시에 제공받을 수도 있다.
이어, CPU(117)는 시간축(t) 상의 B 시점과 C 시점에 해당하는 구동 전압(VDD)의 레벨, 예컨대 제1 구동 전압(VDD1)의 B1 및 C1 레벨 또는 제2 구동 전압(VDD2)의 B2 및 C2 레벨을 동시에 검출할 수 있다.
한편, 본 실시예에서는 CPU(117)가 타이머 카운터(113)로부터 카운트 값(C_L)을 제공받고, 이에 해당하는 구동 전압(VDD)의 레벨을 검출한다고 기술하였으나, 본 발명은 이에 제한되지는 않는다.
즉, 도 2에 도시된 바와 같이, 전압 검출부(115)가 타이머 카운터(113)로부터 카운트 값(C_L)을 제공받고, 이에 해당하는 구동 전압(VDD)의 레벨을 검출할 수 있으며, CPU(117)는 전압 검출부(115)로부터 검출된 구동 전압(VDD)의 레벨, 즉 검출 전압(Vd)을 제공받을 수도 있다.
예를 들어, 전압 검출부(115)는 타이머 카운터(113)로부터 시간축(t) 상의 B 시점에서의 카운트 값(C_L)을 제공받을 수 있다.
이어, 전압 검출부(115)는 시간축(t) 상의 B 시점에 해당하는 구동 전압(VDD)의 레벨, 예컨대 제1 구동 전압(VDD1)의 B1 레벨 또는 제2 구동 전압(VDD2)의 B2 레벨을 검출할 수 있다.
또한, 전압 검출부(115)는 타이머 카운터(113)로부터 시간축(t) 상의 B 시점에 해당하는 카운트 값(C_L)과, 이에 인접하는 시간축(t) 상의 C 시점에 해당하는 카운트 값(C_L)을 동시에 제공받을 수도 있다.
이어, 전압 검출부(115)는 시간축(t) 상의 B 시점과 C 시점에 해당하는 구동 전압(VDD)의 레벨, 예컨대 제1 구동 전압(VDD1)의 B1 및 C1 레벨 또는 제2 구동 전압(VDD2)의 B2 및 C2 레벨을 동시에 검출할 수 있다.
CPU(117)는 검출 전압(Vd)과 기준 전압(Vref)을 비교한다(S40).
CPU(117)는 저장된 기준 전압(Vref), 예컨대 대략 4.5V의 전압 레벨을 가지 는 기준 전압(Vref)과, 외부로부터 제공된 검출 전압(Vd), 즉 타이머 카운터(113)로부터 생성된 카운트 값(C_L)에 해당하는 구동 전압(VDD)의 레벨을 검출한 검출 전압(Vd)의 레벨을 비교한다.
예를 들어, CPU(117)는 시간축(t) 상의 B 시점에서 검출된 제2 구동 전압(VDD2)의 레벨, 예컨대 제2 구동 전압(VDD2)의 B2 레벨을 제공받을 수 있다. 이어, CPU(117)는 제2 구동 전압(VDD2)의 B2 레벨과 기준 전압(Vref)을 비교한다.
이때, 검출된 제2 구동 전압(VDD2)의 B2 레벨이 기준 전압(Vref)보다 크면, CPU(117)는 제2 인터페이스(123)를 인에이블할 수 있는 제2 인에이블 신호(ES2)를 생성하고, 이를 접속부(120)로 출력한다.
그리고, 접속부(120)는 제2 인에이블 신호(ES2)에 기초하여 제2 인터페이스(123)를 인에이블 시키고(S60), 인에이블 된 제2 인터페이스(123)를 통해 IC 카드(100 또는 101)와 호스트는 서로 통신할 수 있게 된다. 이때, 접속부(120)의 제1 인터페이스(121)는 디스에이블(disable)된다.
또한, CPU(117)는 시간축(t) 상의 B 시점에서 검출된 제1 구동 전압(VDD1)의 레벨, 예컨대 제1 구동 전압(VDD1)의 B1 레벨을 제공받을 수 있다.
CPU(117)는 제1 구동 전압(VDD1)의 B1 레벨과 기준 전압(Vref)을 비교한다.
이때, 제1 구동 전압(VDD1)의 B1 레벨이 기준 전압(Vref)보다 작으면, CPU(117)는 타이머 카운터(113)를 다시 동작시킨다(S51).
이어, CPU(117)는 타이머 카운터(113)로부터 다음 시점의 카운트 값, 예컨대 시간축(t) 상의 C 시점에서의 카운트 값(C_L)을 제공받고, 이에 해당하는 구동 전 압(VDD)의 레벨을 검출할 수 있다. 즉, CPU(117)는 시간축(t) 상의 C 시점에서의 카운트 값(C_L)에 해당하는 구동 전압(VDD)의 레벨, 예컨대 제1 구동 전압(VDD1)의 C1 레벨을 제공받을 수 있다.
이어, CPU(117)는 제1 구동 전압(VDD1)의 C1 레벨과 기준 전압(Vref)을 비교한다(S53).
여기서, 제1 구동 전압(VDD1)의 C1 레벨이 기준 전압(Vref)보다 크면, CPU(117)는 제2 인에이블 신호(ES2)를 생성하여 접속부(120)로 출력한다.
접속부(120)는 제2 인에이블 신호(ES2)에 기초하여 제2 인터페이스(123)를 인에이블 시키고(S60), 인에이블 된 제2 인터페이스(123)를 통해 IC 카드(100 또는 101)와 호스트는 서로 통신할 수 있게 된다.
그러나, 시간축(t) 상의 C 시점에서 검출된 제1 구동 전압(VDD1)의 C1 레벨이 기준 전압(Vref)보다 작으면, CPU(117)는 기 검출된 검출 전압(Vd), 예컨대 제1 구동 전압(VDD1)의 B1 레벨과 제1 구동 전압(VDD1)의 C1 레벨을 비교한다(S55).
이어, 비교된 제1 구동 전압(VDD1)의 B1 레벨과 C1 레벨이 실질적으로 동일하면, CPU(117)는 제1 인터페이스(121)를 인에이블할 수 있는 제1 인에이블 신호(ES1)를 생성하고, 이를 접속부(120)로 출력할 수 있다.
접속부(120)는 제1 인에이블 신호(ES1)에 기초하여 제1 인터페이스(121)를 인에이블 시키고(S70), 인에이블 된 제1 인터페이스(121)를 통해 IC 카드(100 또는 101)와 호스트는 서로 통신할 수 있게 된다. 이때, 접속부(120)의 제2 인터페이스(123)는 디스에이블된다.
한편, 비교된 제1 구동 전압(VDD1)의 레벨, 예컨대 제1 구동 전압(VDD1)의 B1 레벨과 C1 레벨이 실질적으로 동일하지 않고 변화가 있으면, CPU(117)는 타이머 카운터(113)를 다시 동작시킨다(S51).
그리고, 상술한 단계들(S51 내지 S55)을 반복한다. 예를 들어, 타이머 카운터(113)로부터 다음 시점, 즉 시간축(t) 상의 D 시점(미도시)에서의 카운트 값(C_L)을 제공받고, 이에 해당하는 구동 전압(VDD)의 레벨을 검출하며, 검출된 구동 전압(VDD)의 레벨을 기준 전압(Vref)과 비교하는 단계(S53)와, 비교 결과에 따라 제2 인터페이스(123)를 인에이블하는 단계(S60)와, 비교 결과에 따라 기 검출된 검출 전압(Vd), 예컨대 제1 구동 전압(VDD1)의 C1 레벨과 제1 구동 전압(VDD1)의 D1 레벨을 비교하는 단계(S55)를 반복 수행할 수 있다.
상술한 단계들의 반복 수행은 타이머 카운터(113)로부터 제공된 카운트 값(C_L)에 해당하는 제1 구동 전압(VDD1)의 검출 전압들이 실질적으로 동일한 값을 가지며, 변화가 없을 때까지 계속될 수 있다.
한편, 도 1 및 도 2에 도시된 풀업부(140)는 제1 인터페이스(121) 또는 제2 인터페이스(123) 중 하나의 인터페이스가 인에이블되면, 제1 데이터 라인(D+)에 풀-업된 저항 소자를 접속시키고, 제1 데이터 라인(D+)의 출력 전류를 증가시킬 수 있다.
또한, 메모리(130)는 제1 인터페이스(121) 또는 제2 인터페이스(123) 중 인에이블 된 인터페이스를 통해 호스트와 데이터(Data)를 주고 받을 수 있다.
즉, 본 발명의 멀티 인터페이스 IC 카드는, 도 1 내지 도 4를 참조하여 상술 한 바와 같이, 호스트로부터 제공되는 구동 전압(VDD)을 일정한 시점에서 검출하고, 검출된 구동 전압과 기준 전압(Vref)과 비교하고, 비교 결과에 따라 접속부(120)의 제1 인터페이스(121) 및 제2 인터페이스(123)의 동작을 제어함으로써, 하나의 IC 카드(100 또는 101)로부터 서로 다른 적어도 두 개의 프로토콜 방식을 지원할 수 있게 되며, 이에 따라 다양한 프로토콜 방식의 호스트들과 통신할 수 있게 된다.
이하, 도 5 내지 도 7을 참조하여 본 발명의 또 다른 실시예에 따른 멀티 인터페이스 IC 카드에 대해 설명한다. 본 실시예에서는 설명의 편의를 위하여 도 1 및 도 2에 도시된 부재와 동일한 기능을 갖는 부재는 동일 부호로 나타내고, 따라서 그 설명은 생략한다.
도 5는 본 발명의 또 따른 실시예에 따른 멀티 인터페이스 IC 카드의 블록도이고, 도 6은 도 5에 도시된 멀티 인터페이스 IC 카드의 동작 순서도이고, 도 7은 도 5에 도시된 멀티 인터페이스 IC 카드의 시점에 따른 구동 전압의 파형도이다.
도 5를 참조하면, 본 실시예의 멀티 인터페이스 IC 카드(102)는 컨트롤러(110'), 접속부(120), 메모리(130) 및 풀업부(140)를 포함할 수 있다.
컨트롤러(100')는 POR(111), 타이머 카운터(114), 전압 검출부(116) 및 CPU(118)를 포함할 수 있다.
본 실시예의 POR(111), 접속부(120), 메모리(130) 및 풀업부(140)는 앞서 도 1 및 도 2를 참조하여 상술한 부재들과 실질적으로 동일할 수 있으며, 따라서 그 설명은 생략한다.
컨트롤러(110')의 전압 검출부(116)는 호스트(미도시)로부터 구동 전압(VDD)을 수신하여 센싱(sensing)하며, 구동 전압(VDD)이 일정한 레벨, 예컨대 제1 전압 레벨(V1)에 도달하면 이를 검출한다.
타이머 카운터(114)는 POR(111)에 응답하여 카운팅 동작하고, 전압 검출부(116)로부터 검출된 구동 전압(VDD)의 레벨, 즉 제1 전압 레벨(V1)이 검출되면, 카운트 값(C_L)을 출력한다.
구체적으로, 전압 검출부(116)는 POR(111)에 응답하여 구동 전압(VDD)을 센싱한다.
전압 검출부(116)는 센싱된 구동 전압(VDD)이 제1 전압 레벨(V1)이 되는 순간, 이를 검출하여 타이머 카운터(114)로 출력한다.
타이머 카운터(114)는 POR(111)로부터 출력된 초기 신호(S_C)에 응답하여 카운트 동작을 시작한다.
또한, 타이머 카운터(114)는 전압 검출부(116)로부터 제1 전압 레벨(V1)이 출력되면 카운트 동작을 중지하고, 카운트 값(C_L), 예컨대 구동 전압(VDD)이 제1 전압 레벨(V1)에 도달할 때까지의 카운트 값(C_L)을 출력한다.
CPU(118)는 타이머 카운터(114)로부터 출력된 카운트 값(C_L)과 기준 카운트 값(Cref)을 비교한다. 여기서, CPU(118)에는 소정의 기준 카운트 값(Cref)이 미리 저장되어 있을 수 있다.
CPU(118)는 상기 비교 결과에 따라 접속부(120)의 동작을 제어할 수 있는 적어도 하나의 인에이블 신호(ES1 및 ES2), 예컨대 제1 인에이블 신호(ES1) 및 제2 인에이블 신호(ES2)를 출력한다. 여기서, 본 실시예의 인에이블 신호(ES1 및 ES2)는 앞서 도 1 내지 도 4를 참조하여 설명한 바와 같이, 실질적으로 동일한 신호일 수 있다.
CPU(118)로부터 출력된 인에이블 신호(ES1 및 ES2)는 접속부(120)의 제1 인터페이스(121) 또는 제2 인터페이스(123) 중 하나를 인에이블 시키고, 접속부(120)는 인에이블된 인터페이스를 통해 호스트와 통신할 수 있다.
이하 도 5 내지 도 7을 참조하여, 본 실시예의 멀티 인터페이스 IC 카드의 동작에 대해 상세히 설명한다.
우선, IC 카드(102)가 호스트(미도시)에 접속되면, 호스트는 IC 카드(102)로 구동 전압(VDD)을 제공한다. 이어 IC 카드(102)는 제공된 구동 전압(VDD)으로부터 POR을 발생시킨다(S10).
구체적으로, 호스트로부터 제공된 구동 전압(VDD)은 IC 카드(103)의 POR(111)로 입력된다. 이어, POR(111)은 입력되는 구동 전압(VDD)이 일정한 레벨 이상, 예컨대 시간축(t) 상의 A시점에서 컨트롤러(110)의 각 블록을 구동 준비 상태로 하는 초기 신호(S_C)를 생성할 수 있다.
다음으로, 타이머 카운터(114)는 POR(111)로부터 출력된 초기 신호(S_C)에 응답하여 카운트 동작한다(S20).
구체적으로, 타이머 카운터(114)는 시간축(t) 상의 A 시점에서 POR(111)로부터 초기 신호(S_C)가 발생되면 카운트 동작을 시작한다.
이어, 타이머 카운터(114)는 일정 시점에서의 카운트 값, 예컨대 전압 검출 부(116)로부터 센싱된 구동 전압(VDD)이 제1 전압 레벨(V1)이 되는 시점에서의 카운트 값(C_L)을 검출한다(S35).
예를 들어, 타이머 카운터(114)는 POR(111)로부터 출력된 초기 신호(S_C)에 응답하여 시간축(t) 상의 A 시점부터 카운팅을 시작한다.
전압 검출부(116)는 POR(111)로부터 출력된 초기 신호(S_C)에 응답하여 호스트로부터 제공되는 구동 전압들, 예컨대 서로 다른 라이징 슬로프(rising slope)를 가지는 제1 구동 전압(VDD1)과 제2 구동 전압(VDD2) 각각의 크기를 센싱한다.
여기서, 타이머 카운터(114)는 전압 검출부(116)로부터 센싱된 제1 구동 전압(VDD1)이 제1 전압 레벨(V1)에 도달되는 시점에서 카운팅 동작을 중지한다. 그리고, 타이머 카운터(114)는 상기의 시점, 예컨대 시간축(t) 상의 B 시점에서 카운트 값(B1)을 검출하여 출력한다.
또한, 타이머 카운터(114)는 전압 검출부(116)로부터 센싱된 제2 구동 전압(VDD2)이 제1 전압 레벨(V1)에 도달되는 시점에서 카운팅 동작을 중지한다. 그리고, 타이머 카운터(114)는 상기 시점, 예컨대 시간축(t) 상의 D 시점에서 카운트 값(D1)을 검출하여 출력한다.
다음으로, CPU(118)는 검출된 카운트 값(C_L)과 저장된 기준 카운트 값(Cref)을 비교한다(S45).
구체적으로, CPU(118)는 타이머 카운터(114)로부터 출력된 카운트 값(C_L)과 기준 카운트 값(Cref)을 비교하고, 비교 결과에 따라 적어도 하나의 인에이블 신호(ES1 및 ES2)를 생성한다.
예를 들어, CPU(118)는 타이머 카운터(114)로부터 시간축(t) 상의 B 시점에서 검출된 제1 구동 전압(VDD1)의 카운트 값(B1)을 제공받을 수 있다.
그리고, CPU(118)는 제1 구동 전압(VDD1)의 카운트 값(B1)과 기준 카운트 값(Cref)을 비교한다.
이때, 제1 구동 전압(VDD1)의 카운트 값(B1)이 기준 카운트 값(Cref)보다 작으면, CPU(118)는 제1 인터페이스(121)를 인에이블할 수 있는 제1 인에이블 신호(ES1)를 생성하고, 이를 접속부(120)로 출력한다.
또한, CPU(118)는 타이머 카운터(114)로부터 시간축(t) 상의 D 시점에서 검출된 제2 구동 전압(VDD2)의 카운트 값(D2)을 제공받을 수 있다. 그리고, CPU(118)는 제2 구동 전압(VDD2)의 카운트 값(D2)과 기준 카운트 값(Cref)을 비교한다.
이때, 제2 구동 전압(VDD2)의 카운트 값(D2)이 기준 카운트 값(Cref)보다 크면, CPU(118)는 제2 인터페이스(123)를 인에이블할 수 있는 제2 인에이블 신호(ES2)를 생성하고, 이를 접속부(120)로 출력한다.
출력된 적어도 하나의 인에이블 신호(ES1 및 ES2)는 접속부(120)로 제공되고, 접속부(120)는 인에이블 신호(ES1 및 ES2)에 기초하여 제1 인터페이스(121)를 인에이블 하거나(S70), 제2 인터페이스(123)를 인에이블할 수 있다(S60).
예를 들어, 접속부(120)는 제1 인에이블 신호(ES1)에 기초하여 제1 인터페이스(121)를 인에이블 시키고(S70), 인에이블된 제1 인터페이스(121)를 통해 IC 카드(102)와 호스트는 서로 통신할 수 있게 된다. 이때, 접속부(120)의 제2 인터페이스(123)는 디스에이블된다.
또한, 접속부(120)는 제2 인에이블 신호(ES2)에 기초하여 제2 인터페이스(123)를 인에이블 시키고(S60), 인에이블된 제2 인터페이스(123)를 통해 IC 카드(102)와 호스트는 서로 통신할 수 있게 된다. 이때, 접속부(120)의 제1 인터페이스(121)는 디스에이블된다.
한편, 본 실시예의 IC 카드(102)의 접속부(120), 즉 제1 인터페이스(121)와 제2 인터페이스(123)는 앞서 설명한 바와 같이, 호스트와 서로 다른 프로토콜 방식으로 통신할 수 있다. 예컨대 제1 인터페이스(121)는 IC_USB 프로토콜 방식으로 호스트와 통신할 수 있는 인터페이스이며, 제2 인터페이스(123)는 USB 프로토콜 방식으로 호스트와 통신할 수 있는 인터페이스일 수 있다.
또, 호스트로부터 제공되는 제1 구동 전압(VDD1)은 라이징 슬로프가 짧은IC_USB 구동 전압일 수 있으며, 제2 구동 전압(VDD2)은 제1 구동 전압(VDD1)에 비하여 라이징 슬로프가 긴 USB 구동 전압일 수 있다.
이하, 도 8a 및 도 8b를 참조하여 상술한 본 발명의 IC 카드가 서로 다른 프로토콜 방식을 지원하는 다수의 호스트와 통신하는 예를 설명한다. 본 실시예에서는 설명의 편의를 위하여 도 1에 도시된 멀티 인터페이스 IC 카드(100)가 사용된 예를 들어 설명하나, 본 발명은 이에 제한되지는 않으며, 도 2 및 도 5에 도시된 멀티 인터페이스 IC 카드(101 또는 102)가 사용될 수도 있다.
도 8a는 USB 프로토콜 방식을 통해 컴퓨터 시스템과 통신하는 IC 카드의 실시예를 나타낸 도면이고, 도 8b는 IC_USB 프로토콜 방식을 통해 휴대폰과 통신하는 IC 카드의 실시예를 나타낸 도면이다.
본 실시예의 IC 카드(100)는 앞서 도 1을 참조하여 설명한 바와 같이, 멀티 인터페이스, 예컨대 USB 프로토콜 방식과 IC_USB 프로토콜 방식의 인터페이스를 지원할 수 있다.
우선, 도 8a에 도시된 바와 같이, 컴퓨터 시스템(200)은 본체(210), 모니터(220), 키보드(230), 마우스(240) 및 IC 카드(100)가 삽입되어 컴퓨터 시스템(200)과 통신할 수 있는 리더기(250)를 포함한다. 여기서 리더기(250)는 본체(210)에 구비된 USB 포트(211)에 접속될 수 있다.
한편, 본 발명의 IC 카드(100)가 리더기(250)를 통해 컴퓨터 시스템(200)과 접속되면, 컴퓨터 시스템(200)으로부터 구동 전압(VDD), 예컨대 대략 4.7~5V의 구동 전압(VDD)을 제공받을 수 있다.
이에 따라 IC 카드(100)는 앞서 도 1 내지 도 4를 참조하여 설명한 바와 같이, 제공된 구동 전압(VDD)에 따라 USB 프로토콜 방식의 인터페이스를 인에이블 하여 컴퓨터 시스템(200)과 통신할 수 있다.
또한, 도 8b에 도시된 바와 같이, 본 발명의 IC 카드(100)가 휴대용 장치, 예컨대 휴대폰(300)에 삽입되어 접속될 수 있다.
이때, IC 카드(100)는 휴대폰(300)으로부터 구동 전압(VDD), 예컨대 대략 1.8~3.3V의 구동 전압(VDD)을 제공받을 수 있다.
이에 따라 IC 카드(100)는 앞서 도 1 내지 도 4를 참조하여 설명한 바와 같이, 제공된 구동 전압(VDD)에 따라 IC_USB 프로토콜 방식의 인터페이스를 인에이블 하여 휴대폰(300)과 통신할 수 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 일 실시예에 따른 멀티 인터페이스 IC 카드의 블록도이다.
도 2는 본 발명의 다른 실시예에 따른 멀티 인터페이스 IC 카드의 블록도이다.
도 3은 도 1 또는 도 2에 도시된 멀티 인터페이스 IC 카드의 동작 순서도이다.
도 4는 도 1 또는 도 2에 도시된 멀티 인터페이스 IC 카드의 시점에 따른 구동 전압의 파형도이다.
도 5는 본 발명의 또 따른 실시예에 따른 멀티 인터페이스 IC 카드의 블록도이다.
도 6은 도 5에 도시된 멀티 인터페이스 IC 카드의 동작 순서도이다.
도 7은 도 5에 도시된 멀티 인터페이스 IC 카드의 시점에 따른 구동 전압의 파형도이다.
도 8a는 USB 프로토콜 방식을 통해 컴퓨터 시스템과 통신하는 IC 카드의 실시예를 나타낸 도면이다.
도 8b는 IC_USB 프로토콜 방식을 통해 휴대폰과 통신하는 IC 카드의 실시예를 나타낸 도면이다.

Claims (12)

  1. 제1 프로토콜 방식으로 호스트와 통신할 수 있는 제1 인터페이스;
    제2 프로토콜 방식으로 상기 호스트와 통신할 수 있는 제2 인터페이스; 및
    상기 호스트로부터 입력되는 구동 전압의 레벨을 검출하고, 검출된 상기 구동 전압과 기준 전압을 비교하며, 비교 결과에 따라 상기 제1 인터페이스 또는 상기 제2 인터페이스 중 하나를 인에이블(enable)하는 컨트롤러를 포함하는 멀티 인터페이스 IC 카드.
  2. 제1 항에 있어서, 상기 컨트롤러는,
    POR(power on reset)에 응답하여 카운트를 시작하고, 일정 시간이 지난 시점에서의 카운트 값을 출력하는 타이머 카운터;
    상기 구동 전압을 수신하는 전압 검출부; 및
    상기 카운트 값에 해당하는 상기 구동 전압의 레벨을 검출하고, 상기 검출된 구동 전압과 상기 기준 전압을 비교하며, 상기 비교 결과에 따라 상기 제1 인터페이스 또는 상기 제2 인터페이스 중 하나를 인에이블 시키는 인에이블 신호를 출력하는 CPU를 포함하는 멀티 인터페이스 IC 카드.
  3. 제2 항에 있어서, 상기 CPU는,
    상기 검출된 구동 전압이 상기 기준 전압보다 작으면, 상기 제1 인터페이스 를 인에이블하는 상기 인에이블 신호를 출력하고,
    상기 검출된 구동 전압이 상기 기준 전압보다 크면, 상기 제2 인터페이스를 인에이블하는 상기 인에이블 신호를 출력하는 멀티 인터페이스 IC 카드.
  4. 제2 항에 있어서,
    상기 타이머 카운터는 상기 POR 후, 서로 인접되는 시점들에서 적어도 두 개의 카운트 값을 출력하고, 상기 CPU는 상기 두 개의 카운트 값에 해당하는 상기 구동 전압의 레벨들을 각각 검출하여 상기 기준 전압과 비교하며,
    상기 CPU는 검출된 각 구동 전압들이 상기 기준 전압보다 작고 실질적으로 동일하면, 상기 제1 인터페이스를 인에이블하고,
    상기 검출된 각 구동 전압들이 상기 기준 전압보다 크고 실질적으로 동일하면, 상기 제2 인터페이스를 인에이블하는 멀티 인터페이스 IC 카드.
  5. 제1 항에 있어서, 상기 컨트롤러는,
    POR(power on reset)에 응답하여 카운트를 시작하고, 일정 시간이 지난 시점에서의 카운트 값을 출력하는 타이머 카운터;
    상기 구동 전압을 수신하고, 상기 카운트 값에 해당하는 상기 구동 전압의 레벨을 검출하여 출력하는 전압 검출부; 및
    상기 검출된 구동 전압과 기준 전압을 비교하고, 비교 결과에 따라 상기 제1 인터페이스 또는 상기 제2 인터페이스 중 하나를 인에이블 시키는 인에이블 신호를 출력하는 CPU를 포함하는 멀티 인터페이스 IC 카드.
  6. 제5 항에 있어서, 상기 CPU는,
    상기 검출된 구동 전압이 상기 기준 전압보다 작으면, 상기 제1 인터페이스를 인에이블하는 상기 인에이블 신호를 출력하고,
    상기 검출된 구동 전압이 상기 기준 전압보다 크면, 상기 제2 인터페이스를 인에이블하는 인에이블 신호를 출력하는 멀티 인터페이스 IC 카드.
  7. 제5 항에 있어서,
    상기 타이머 카운터는 상기 POR 후, 서로 인접되는 시점들에서 적어도 두 개의 카운트 값을 출력하고, 상기 전압 검출부는 상기 두 개의 카운트 값에 해당하는 상기 구동 전압의 레벨들을 각각 검출하여 출력하며,
    상기 CPU는 검출된 각 구동 전압들이 상기 기준 전압보다 작고 실질적으로 동일하면, 상기 제1 인터페이스를 인에이블하고,
    상기 검출된 각 구동 전압들이 상기 기준 전압보다 크고 실질적으로 동일하면, 상기 제2 인터페이스를 인에이블하는 멀티 인터페이스 IC 카드.
  8. 제1 항에 있어서,
    상기 제1 인터페이스는 IC_USB 인터페이스이고, 상기 제2 인터페이스는 USB인 멀티 인터페이스 IC 카드.
  9. 제1 프로토콜 방식으로 호스트와 통신하는 제1 인터페이스;
    제2 프로토콜 방식으로 상기 호스트와 통신하는 제2 인터페이스; 및
    상기 호스트로부터 입력되는 구동 전압이 제1 전압 레벨에 도달하는 시점에서의 카운트 값을 검출하고, 검출된 상기 카운트 값과 기준 카운트 값을 비교하며, 비교 결과에 따라 상기 제1 인터페이스 또는 상기 제2 인터페이스 중 하나를 인에이블(enable)하는 컨트롤러를 포함하는 멀티 인터페이스 IC 카드.
  10. 제9 항에 있어서, 상기 컨트롤러는,
    POR(power on reset)에 응답하여 카운트를 시작하고, 상기 구동 전압이 상기 제1 전압 레벨에 도달하는 시점에서의 상기 카운트 값을 검출하는 타이머 카운터;
    상기 구동 전압을 수신하며, 상기 구동 전압이 상기 제1 전압 레벨에 도달하면, 상기 타이머 카운터를 디스에이블(disable)시키는 전압 검출부; 및
    상기 검출된 카운트 값과 상기 기준 카운트 값을 비교하며, 상기 비교 결과에 따라 상기 제1 인터페이스 또는 상기 제2 인터페이스 중 하나를 인에이블 시키는 인에이블 신호를 출력하는 CPU를 포함하는 멀티 인터페이스 IC 카드.
  11. 제10 항에 있어서, 상기 CPU는,
    상기 검출된 카운트 값이 상기 기준 카운트 값보다 작으면, 상기 제1 인터페이스를 인에이블하는 상기 인에이블 신호를 출력하고,
    상기 검출된 카운트 값이 상기 기준 카운트 값보다 크면, 상기 제2 인터페이스를 인에이블하는 상기 인에이블 신호를 출력하는 멀티 인터페이스 IC 카드.
  12. 제9 항에 있어서,
    상기 제1 인터페이스는 IC_USB 인터페이스이고, 상기 제2 인터페이스는 USB인 멀티 인터페이스 IC 카드.
KR1020080002057A 2008-01-08 2008-01-08 멀티 인터페이스 ｉｃ 카드 KR20090076230A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080002057A KR20090076230A (ko) 2008-01-08 2008-01-08 멀티 인터페이스 ｉｃ 카드
US12/349,003 US20090177819A1 (en) 2008-01-08 2009-01-06 Integrated circuit cards including multiple communication interfaces and related methods of operation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080002057A KR20090076230A (ko) 2008-01-08 2008-01-08 멀티 인터페이스 ｉｃ 카드

Publications (1)

Publication Number Publication Date
KR20090076230A true KR20090076230A (ko) 2009-07-13

Family

ID=40845495

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080002057A KR20090076230A (ko) 2008-01-08 2008-01-08 멀티 인터페이스 ｉｃ 카드

Country Status (2)

Country Link
US (1) US20090177819A1 (ko)
KR (1) KR20090076230A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8769160B2 (en) 2010-12-21 2014-07-01 Samsung Electronics Co., Ltd. Multi-interface memory card and method of operation

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100773741B1 (ko) * 2006-05-18 2007-11-09 삼성전자주식회사 다수의 인터페이스들을 구비하는 집적 회로와 이를구비하는 집적 회로 카드
KR100897297B1 (ko) * 2008-02-15 2009-05-14 주식회사 하이닉스반도체 반도체 집적회로의 리셋 신호 생성 장치 및 방법
US8340120B2 (en) * 2009-09-04 2012-12-25 Brocade Communications Systems, Inc. User selectable multiple protocol network interface device
US8543753B2 (en) * 2011-04-06 2013-09-24 International Business Machines Corporation Multi-use physical architecture
TWI539289B (zh) * 2011-06-16 2016-06-21 Eever Technology Inc 低耗電的ｕｓｂ３.０主控制裝置及降低ｕｓｂ３.０主控制裝置耗電的方法
EP3640852B1 (en) 2014-09-09 2022-04-06 Kabushiki Kaisha Toshiba Ic card, ic module, portable terminal, portable electronic apparatus, and terminal
CN107102959B (zh) * 2017-04-14 2020-02-18 深圳市大迈科技有限公司 一种通用串行总线接口及其电路、usb闪存盘

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1102172B1 (en) * 1999-11-22 2007-03-14 A-DATA Technology Co., Ltd. Dual interface memory card and adapter module for the same
US6658516B2 (en) * 2000-04-11 2003-12-02 Li-Ho Yao Multi-interface memory card and adapter module for the same
US6712277B2 (en) * 2001-12-05 2004-03-30 Hewlett-Packard Development Company, L.P. Multiple interface memory card
TW582618U (en) * 2002-02-06 2004-04-01 Carry Computer Eng Co Ltd Silicon disc card with USB plug
TW551552U (en) * 2002-04-19 2003-09-01 Carry Computer Eng Co Ltd Dual-interface CF card
KR20030087895A (ko) * 2002-05-09 2003-11-15 캐리 컴퓨터 이엔지. 컴퍼니 리미티드 더블 인터페이스 씨에프 카드
KR101038109B1 (ko) * 2004-07-05 2011-06-01 삼성전자주식회사 듀얼 인터페이스 모드를 지원하는 스마트 카드 시스템
EP1833006B1 (en) * 2006-03-10 2014-01-08 LG Electronics Inc. Method and apparatus for protocol selection on ICC
KR100764744B1 (ko) * 2006-07-21 2007-10-08 삼성전자주식회사 호스트의 인터페이스 프로토콜을 판별하는 디바이스 그것을포함하는 아이씨카드
JP2008257506A (ja) * 2007-04-05 2008-10-23 Renesas Technology Corp 半導体装置
US8078226B2 (en) * 2007-08-29 2011-12-13 Mxtran, Inc. Multiple interface card in a mobile phone
ES2407036T3 (es) * 2007-12-31 2013-06-11 Motorola Mobility Llc Controlador de tarjetas inteligentes de modo dual para un lector de tarjetas inteligentes

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8769160B2 (en) 2010-12-21 2014-07-01 Samsung Electronics Co., Ltd. Multi-interface memory card and method of operation

Also Published As

Publication number Publication date
US20090177819A1 (en) 2009-07-09

Similar Documents

Publication Publication Date Title
JP6022766B2 (ja) マルチインターフェースメモリカードとその動作方法
KR20090076230A (ko) 멀티 인터페이스 ｉｃ 카드
KR101038109B1 (ko) 듀얼 인터페이스 모드를 지원하는 스마트 카드 시스템
KR100495657B1 (ko) 복수의 통신 모드들을 갖는 집적 회로 장치 및 그것의동작 방법
TWI494863B (zh) 雙介面讀卡機模塊
US8200852B2 (en) Multi-mode dongle for peripheral devices and associated methods
US20100199112A1 (en) Information processing apparatus and power supply control method
US20160004287A1 (en) Portable electronic device and power management method thereof
US10042801B2 (en) System for detecting universal serial bus (USB) device and method thereof
US20050242197A1 (en) Dual mode controller for ISO7816 and USB enabled smart cards
US8321700B2 (en) Using a single terminal for a power enable output signal and detecting an over-current condition
US6691201B1 (en) Dual mode USB-PS/2 device
US9904338B2 (en) Control chip, control method and connection device utilizing the same
US20060145666A1 (en) Device and method for charging an OTG portable device
TWI760615B (zh) 用於進行記憶裝置之寫保護指令之偵測控制的方法、控制晶片以及電子裝置
EP3869315A1 (en) Storage device and storage system including the same
CN110444156A (zh) 显示装置及其驱动器
US9207697B2 (en) Control chip and connection module utilizing the same
JP2013225281A (ja) 処理装置及び処理システム
CN209821822U (zh) 一种pcie设备热插拔的控制电路及计算机
US20140365806A1 (en) Peripheral apparatus and control method thereof
KR100746308B1 (ko) 에스디 카드 타입의 외장을 갖는 유에스비 카드 및 이를위한 인터페이스
WO2018195992A1 (zh) 控制方法、usb***和电子装置
US20160335213A1 (en) Motherboard with multiple interfaces
KR200330112Y1 (ko) 마이크로 메모리 카드

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid