KR20090072297A - Array substrate for display device and method of fabricating the same - Google Patents

Array substrate for display device and method of fabricating the same Download PDF

Info

Publication number
KR20090072297A
KR20090072297A KR1020070140365A KR20070140365A KR20090072297A KR 20090072297 A KR20090072297 A KR 20090072297A KR 1020070140365 A KR1020070140365 A KR 1020070140365A KR 20070140365 A KR20070140365 A KR 20070140365A KR 20090072297 A KR20090072297 A KR 20090072297A
Authority
KR
South Korea
Prior art keywords
line
thin film
common voltage
gate
voltage input
Prior art date
Application number
KR1020070140365A
Other languages
Korean (ko)
Inventor
안수창
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070140365A priority Critical patent/KR20090072297A/en
Publication of KR20090072297A publication Critical patent/KR20090072297A/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/22—Antistatic materials or arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)

Abstract

An array panel for a display device and a manufacturing method thereof maintaining the performance characteristic of a switching device are provided to block static electricity which is generated among the manufacturing process the display panel. A video data is inputted to a data line. A gate line is crossed toward data line. The scan signal is inputted to the gate line. Common voltage is inputted to the common voltage input line. A display pixel(100) and a static electricity prevention circuit unit(200) are formed in an intersection unit of the gate line and the data line. A switching thin film transistor is connected to data line and gate line. The display pixel includes a storage capacitor for the storage of video data.

Description

표시장치용 어레이기판 및 그 제조방법{Array substrate for display device and method of fabricating the same} Array substrate for display device and manufacturing method thereof {Array substrate for display device and method of fabricating the same}

본 발명은 표시장치용 어레이기판 및 그 제조방법에 관한 것으로서, 특히 각각의 화소마다 정전기 방지 회로가 구성되어 정전기로부터의 피해를 최소화할 수 있는 표시장치용 어레이기판 및 그 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an array substrate for a display device and a method of manufacturing the same, and more particularly, to an array substrate for a display device and a method of manufacturing the same, wherein an antistatic circuit is configured for each pixel to minimize damage from static electricity.

디스플레이 장치 중, 일예로 액정표시장치는 소형 및 박형화와 저전력 소모의 장점을 가지며, 노트북 컴퓨터, 사무자동화 기기, 오디오/비디오 기기 등으로 이용되고 있다. 특히, 스위치 소자로서 박막 트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)가 이용되는 액티브 매트릭스 타입의 액정표시장치는 동적인 이미지를 표시하기에 적합하다.Among the display devices, for example, liquid crystal displays have advantages of small size, thinness, and low power consumption, and are used as notebook computers, office automation devices, and audio / video devices. In particular, an active matrix liquid crystal display device using a thin film transistor (hereinafter referred to as "TFT") as a switch element is suitable for displaying a dynamic image.

도 1은 일반적인 액정표시장치의 기본 구성을 도시한 블록구성도로서, 크게 액정패널(2)과 LCM구동회로부(26)로 구분된다. FIG. 1 is a block diagram showing a basic configuration of a general liquid crystal display device, and is largely divided into a liquid crystal panel 2 and an LCM driving circuit unit 26.

각 구성을 보면, 인터페이스(10)는 퍼스널 컴퓨터등과 같은 구동시스템으로 부터 LCM구동회로부(26)로 입력되는 데이터(RGB Data) 및 제어신호(입력 클럭, 수평동기신호, 수직동기신호, 데이터 인에이블 신호 등)들을 입력받아 타이밍 컨트롤러(12)로 공급한다. 주로 구동 시스템으로부터 데이터 및 제어 신호전송을 위해서 LVDS(Low Voltage Differential Signal) 인터페이스와 TTL 인터페이스 등이 사용되고 있다. 또한, 이러한 인터페이스 기능을 모아서 타이밍컨트롤러(12)와 함께 단일 칩(Chip)으로 집적시켜 사용하기도 한다.In each configuration, the interface 10 includes data (RGB Data) and control signals (input clock, horizontal synchronous signal, vertical synchronous signal, data input) input from the drive system such as a personal computer to the LCM drive circuit unit 26. Able signal, etc.) are input and supplied to the timing controller 12. Low voltage differential signal (LVDS) interface and TTL interface are mainly used for data and control signal transmission from the drive system. In addition, the interface function may be collected and used together with the timing controller 12 in a single chip.

액정패널(2)은 도 2와 같이, 글라스를 이용한 기판 상에 다수의 데이터라인(DL1~DLm)과 다수의 게이트라인(GL1~GLn)이 교차되어 다수의 화소영역을 형성하며, 각각의 화소영역에는 박막트랜지스터(TFT)와 액정(LC)이 구성되어 액정화소를 구성하여 화면을 표시한다.As illustrated in FIG. 2, the liquid crystal panel 2 forms a plurality of pixel regions by crossing a plurality of data lines DL1 to DLm and a plurality of gate lines GL1 to GLn on a glass substrate. In the region, a thin film transistor TFT and a liquid crystal LC are configured to form a liquid crystal pixel to display a screen.

타이밍 컨트롤러(12)는 인터페이스(10)를 통해 입력되는 제어신호를 이용하여 복수개의 드라이브 집적회로들로 구성된 소스드라이버(18)와 복수개의 게이트 드라이버 집적회로들로 구성된 게이트 드라이버(20)를 구동하기 위한 제어신호를 생성한다. 또한 인터페이스(10)를 통해 입력되는 데이터들을 소스드라이버(18)로 전송한다.The timing controller 12 drives a source driver 18 composed of a plurality of drive integrated circuits and a gate driver 20 composed of a plurality of gate driver integrated circuits using a control signal input through the interface 10. Generate a control signal for In addition, the data input through the interface 10 is transmitted to the source driver 18.

기준전압생성부(16)는 소스드라이버(18)에서 사용되는 DAC(Digital To Analog Converter)의 기준전압들을 생성한다. 기준전압들은 패널의 투과율-전압특성을 기준으로 생산자에 의해서 설정된다.The reference voltage generator 16 generates reference voltages of a digital to analog converter (DAC) used in the source driver 18. Reference voltages are set by the producer based on the transmittance-voltage characteristics of the panel.

소스드라이버(18)는 타이밍 컨트롤러(12)로부터 입력되는 제어신호들에 응답하여 입력된 영상데이터의 기준전압들을 선택하고, 선택된 기준전압을 액정패널(2) 에 공급하여 액정 분자의 회전 각도를 제어한다.The source driver 18 selects reference voltages of the input image data in response to control signals input from the timing controller 12, and controls the rotation angle of the liquid crystal molecules by supplying the selected reference voltage to the liquid crystal panel 2. do.

게이트드라이버(20)는 타이밍 컨트롤러(12)로부터 입력되는 제어신호들에 응답하여 액정패널(2)상에 배열된 박막트랜지스터(TFT)들의 온/오프(on/off) 제어를 수행하는데, 액정패널(2) 상의 게이트라인(GL1~GLn)을 1 수평동기 시간씩 순차적으로 인에이블(enable) 시킴으로써 액정패널(2) 상의 박막트랜지스터들(TFT)을 1 라인 분씩 순차적으로 구동시켜 소스드라이버(18)로부터 공급되는 아날로그 영상신호들이 각 박막트랜지스터(TFT)들에 접속된 픽셀들로 인가되도록 한다.The gate driver 20 performs on / off control of thin film transistors TFTs arranged on the liquid crystal panel 2 in response to control signals input from the timing controller 12. Source driver 18 by sequentially driving thin film transistors TFT on the liquid crystal panel 2 by one line by sequentially enabling the gate lines GL1 to GLn by one horizontal synchronizing time. The analog image signals supplied from the plurality of pixels are applied to the pixels connected to the respective TFTs.

전원전압생성부(14)는 각 구성부들의 동작전원을 공급하고 액정패널(2)의 공통전극 전압을 생성하여 공급한다.The power supply voltage generator 14 supplies operating power of each component and generates and supplies a common electrode voltage of the liquid crystal panel 2.

또한 도시되지는 않았지만 하나 이상의 램프(lamp)를 구비하여 상기 액정패널(2)로 광(light)을 공급하는 백라이트 유닛(Back-light unit)을 더욱 포함한다.Although not shown, the apparatus further includes a backlight unit having one or more lamps to supply light to the liquid crystal panel 2.

이러한 액정표시장치는, 도 3을 참조하면, 일반적으로 상기 액정패널(2) 내부에 구성되는 액정화소(또는 표시영역(A/A))로의 정전기 유입을 방지하기 위해 영상이 표시되지 않는 비표시 영역(NA/A)에 정전기(ESD: Electro Static Discharge) 방지 회로(이하 ESD회로)를 구성한다. 3, a non-display in which an image is not displayed in order to prevent static electricity from flowing into a liquid crystal pixel (or display area A / A), which is generally formed inside the liquid crystal panel 2. An electrostatic discharge (ESD) prevention circuit (hereinafter referred to as an ESD circuit) is configured in the region NA / A.

상기 ESD회로(50)는 통상 액정화소로 양상데이터가 인가되는 데이터라인의 도입부에 구성되며, 일반적으로 박막트랜지스터(TFT)의 다이오드 연결을 통해 회로를 구성하여 데이터라인으로 유입된 고압의 정전기가 공통전압(Vcom)이 인가되는 공통배선(CL)으로 흘러나가도록 한다. The ESD circuit 50 is generally configured at the inlet of the data line to which the aspect data is applied to the liquid crystal pixel. In general, the ESD circuit 50 forms a circuit through a diode connection of a thin film transistor (TFT) and common high voltage static electricity introduced into the data line is common. The voltage Vcom flows to the common wiring CL to which the voltage Vcom is applied.

그런데 상기와 같이 액정패널(2)의 비표시 영역(NA/A)에 ESD회로(50)를 구성 하는 방식은 외부에서 상기 표시영역(A/A)으로 유입되는 정전기에 대한 방지는 가능하지만 상기 표시영역(A/A) 내부에서 발생된 정전기에 대해서는 전혀 그 기능을 수행하지 못하는 단점이 있다.However, the method of configuring the ESD circuit 50 in the non-display area NA / A of the liquid crystal panel 2 may prevent static electricity flowing into the display area A / A from the outside. The static electricity generated inside the display area A / A does not perform any function at all.

즉, 예를 들어 상기 액정패널(2)의 어레이기판 제조 공정에서 수행되는 배향막 러빙(PI rubbing) 공정 또는 편광판 부착 공정 등에서 발생되는 정전기는 차단할 수 없는 단점이 있다.That is, for example, the static electricity generated in the alignment layer rubbing process or the polarizer attachment process performed in the array substrate manufacturing process of the liquid crystal panel 2 may not be blocked.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 액정패널 또는 E-ink 등을 사용하는 표시패널의 어레이 제조 공정에서 발생되는 정전기가 표시화소에 유입되는 것을 차단하여 보다 신뢰성 높은 표시패널을 제공하는 것을 목적으로 한다.The present invention has been made to solve the above problems, it is possible to block the static electricity generated in the array manufacturing process of the display panel using a liquid crystal panel or E-ink, such as to prevent the inflow of the display pixel more reliable It aims to provide.

상기와 같은 목적을 달성하기 위해 본 발명은, 영상데이터가 입력되는 데이터라인과; 상기 데이터라인과 교차되며, 스캔신호가 입력되는 게이트라인과; 공통전압이 입력되는 공통전압입력라인과; 상기 데이터라인과 게이트라인의 교차부에 형성되는 표시화소 및 정전기 방지 회로부를 포함하는 표시장치용 어레이기판을 제공한다. In order to achieve the above object, the present invention includes a data line to which the image data is input; A gate line crossing the data line and to which a scan signal is input; A common voltage input line to which a common voltage is input; The present invention provides an array substrate for a display device including a display pixel formed at an intersection of the data line and the gate line and an antistatic circuit part.

상기 어레이 기판에서, 상기 표시화소는 액정, E-ink 중 하나로 구성되는 것을 특징으로 한다.In the array substrate, the display pixel may be formed of one of liquid crystal and E-ink.

상기 어레이 기판에서, 상기 표시화소는 상기 데이터라인 및 상기 게이트라인과 각각 연결되는 스위칭 박막트랜지스터를 포함하는 것을 특징으로 한다.In the array substrate, the display pixel may include a switching thin film transistor connected to the data line and the gate line, respectively.

상기 어레이 기판에서, 상기 표시화소는 상기 영상데이터의 저장을 위한 저장커패시터를 포함하는 것을 특징으로 한다.In the array substrate, the display pixel may include a storage capacitor for storing the image data.

상기 어레이 기판에서, 상기 공통전압입력라인은 상기 게이트라인과 평행하게 형성되는 것을 특징으로 한다.In the array substrate, the common voltage input line is formed in parallel with the gate line.

상기 어레이 기판에서, 상기 정전기 방지 회로부는, 상기 데이터라인과 상기 공통전압입력라인 사이에 구성된 제1정전기방지소자와; 상기 데이터라인과 상기 게이트라인 사이에 구성된 제2정전기방지소자와; 상기 게이트라인과 상기 공통전압입력라인 사이에 구성된 제3정전기방지소자를 포함한다.In the array substrate, the antistatic circuit portion comprises: a first antistatic element configured between the data line and the common voltage input line; A second antistatic device configured between the data line and the gate line; And a third antistatic device configured between the gate line and the common voltage input line.

상기 제1 내지 제3정전기방지소자는 박막트랜지스터인 것을 특징으로 한다.The first to third antistatic devices may be thin film transistors.

상기 제1정전기방지소자와 제3정전기방지소자는 각각 다이오드 연결 구조를 가지는 것을 특징으로 한다.Each of the first antistatic device and the third antistatic device has a diode connection structure.

상기 제2정전기방지소자는 상기 공통전압입력라인으로 입력되는 전압에 의해 스위칭 제어되는 것을 특징으로 한다.The second antistatic device is controlled by a voltage input to the common voltage input line.

아울러 본 발명은, 기판 상에 서로 교차되는 데이터라인과 게이트라인으로 화소영역을 정의하는 단계와; 상기 화소영역에 공통전압입력라인과 스위칭 박막트랜지스터를 포함하는 표시화소를 형성하는 단계와; 상기 화소영역에 정전기방지회 로부를 형성하는 단계를 포함하는 표시장치용 어레이기판의 제조방법을 제공한다. In addition, the present invention includes the steps of defining a pixel region with a data line and a gate line crossing each other on the substrate; Forming a display pixel including a common voltage input line and a switching thin film transistor in the pixel area; It provides a method of manufacturing an array substrate for a display device comprising forming an antistatic circuit portion in the pixel region.

상기 제조방법에서, 상기 스위칭 박막트랜지스터는, 상기 기판 상에 상기 게이트라인과, 상기 게이트라인에 연결된 게이트 전극과, 상기 공통전압입력라인을 형성하는 단계와; 상기 게이트라인과 게이트 전극, 공통전압입력라인 상부에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상부에 상기 게이트라인과 교차되는 상기 데이터라인과, 반도체층과, 상기 반도체층 상부에 상기 데이터라인과 연결되는 소스 전극과, 상기 소스 전극과 이격된 드레인전극을 형성하는 단계와; 상기 데이터라인과, 소스 및 드레인 전극과, 노출된 게이트 절연막 상부에 상기 드레인전극 일부를 노출시키는 드레인 콘택홀을 갖는 보호층을 형성하는 단계와; 상기 보호층 상부의 상기 게이트라인과 중첩되지 않는 영역에 화소전극을 형성하는 단계를 더욱 포함한다.In the manufacturing method, the switching thin film transistor, forming a gate line, a gate electrode connected to the gate line, and the common voltage input line on the substrate; Forming a gate insulating layer on the gate line, the gate electrode, and the common voltage input line; Forming a data line intersecting the gate line on the gate insulating layer, a semiconductor layer, a source electrode connected to the data line on the semiconductor layer, and a drain electrode spaced apart from the source electrode; Forming a protective layer having the data line, the source and drain electrodes, and a drain contact hole exposing a portion of the drain electrode on the exposed gate insulating layer; The method may further include forming a pixel electrode in an area that does not overlap the gate line on the passivation layer.

상기 제조방법에서, 상기 정전기방지회로부는 제1 내지 제3박막트랜지스터이고, 상기 제1박막트랜지스터는 상기 데이터라인과 상기 공통전압입력라인에 연결되도록 형성되고, 상기 제2박막트랜지스터는 상기 데이터라인과 상기 게이트라인 및 상기 공통전압입력라인과 연결되도록 형성되고, 상기 제3박막트랜지스터는 상기 게이트라인과 상기 공통전압입력라인에 연결되도록 형성되는 것을 특징으로 한다.In the manufacturing method, the antistatic circuit portion is a first to third thin film transistor, the first thin film transistor is formed to be connected to the data line and the common voltage input line, the second thin film transistor and the data line The third thin film transistor may be connected to the gate line and the common voltage input line, and the third thin film transistor may be connected to the gate line and the common voltage input line.

상기 제1 내지 제3박막트랜지스터는 상기 스위칭 박막트랜지스터와 동시에 형성되는 것을 특징으로 한다.The first to third thin film transistors may be formed simultaneously with the switching thin film transistor.

상기한 특징을 가지는 본 발명에 따르면, 표시패널의 제조공정 중에 발생되어 표시화소로 유입되는 정전기를 차단할 수 있어 스위칭 소자의 안정적인 동작 특성을 유지하고, 또한 별도의 공정 추가 없이 표시패널을 제조할 수 있는 장점이 있다.According to the present invention having the above characteristics, it is possible to block the static electricity generated during the manufacturing process of the display panel flowing into the display pixel to maintain a stable operating characteristics of the switching element, and also to manufacture the display panel without additional process There is an advantage.

이하 첨부된 도면을 참조하여 본 발명에 대해 설명한다.Hereinafter, the present invention will be described with reference to the accompanying drawings.

도 4는 본 발명에 따른 표시장치용 어레이기판을 설명하기 위한 일 화소등가회로도로서, 액정을 이용한 표시장치를 일예로 하여 설명한다. FIG. 4 is an equivalent pixel circuit diagram illustrating an array substrate for a display device according to an exemplary embodiment of the present invention. FIG. 4 illustrates an example of a display device using liquid crystal.

먼저 본 발명에 따른 표시장치용 어레이기판의 가장 큰 특징은 정전기 방지 회로가 각각의 표시 화소마다 구성되는데 있다.First, the biggest feature of the array substrate for a display device according to the present invention is that an antistatic circuit is configured for each display pixel.

따라서 도 4를 보면, 본 발명에 따른 표시장치용 어레이기판은 일 화소영역(P)으로 정의되는 데이터라인(D)과 게이트라인(G)의 교차부에 표시화소(100)와 정전기방지회로부(200)를 동시에 구성하는 특징이 있다.Therefore, referring to FIG. 4, an array substrate for a display device according to an exemplary embodiment of the present invention includes a display pixel 100 and an antistatic circuit part at an intersection of a data line D and a gate line G defined as one pixel area P. There is a characteristic that constitutes 200) at the same time.

상기 표시화소(100)는 액정(Clc)을 이용하여 공통전극과 화소전극 사이에 인가되는 전계에 따라 영상을 표시하는 액정표시화소로 도시하였으나 E-ink 등을 적용한 표시화소도 무방하다.The display pixel 100 is illustrated as a liquid crystal display pixel that displays an image according to an electric field applied between the common electrode and the pixel electrode using the liquid crystal Clc. However, the display pixel 100 may also be an E-ink or the like.

이에 상기 표시화소(100)에는 상기 게이트라인(G) 및 데이터라인(D)과 연결되는 스위칭 박막트랜지스터(TFT)가 구성되고, 상기 스위칭 박막트랜지스터(TFT)와 연결되는 액정(Clc) 및 저장커패시터(Cst)가 구성된다. 이에 상기 표시화소(100)는 상기 게이트라인(G)으로부터 입력되는 스캔신호에 의해 상기 스위칭 박막트랜지스터(TFT)가 스위칭 제어되고, 이에 상기 데이터라인(D)으로 입력되는 영상데이터가 상기 저장커패시터(Cst)에 저장되며 또한 상기 액정(Clc)에 기입되어 영상이 표시된다.Accordingly, the display pixel 100 includes a switching thin film transistor TFT connected to the gate line G and the data line D, and includes a liquid crystal Clc and a storage capacitor connected to the switching thin film transistor TFT. Cst is configured. In the display pixel 100, the switching thin film transistor TFT is controlled to be switched by a scan signal input from the gate line G, and the image data input to the data line D is stored in the storage capacitor. Cst) and is written to the liquid crystal Clc to display an image.

아울러 상기 정전기방지회로부(200)는 상기 표시화소(100)와 더불어 구성되어 일 화소에 대한 화소영역(P)을 이루는 구성이며, 다양한 정전기방지회로가 응용될 수 있으나 본 실시예에서는 3-TFT를 이용한 정전기방지회로부를 예시하여 설명한다.In addition, the antistatic circuit unit 200 is configured together with the display pixel 100 to form a pixel area P for one pixel, and various antistatic circuits may be applied. The antistatic circuit unit used will be described by way of example.

상기 정전기방지회로부(200)에 구성되는 정전기방지회로는 제1 내지 제3박막트랜지스터(TFT1~TFT3)로 구성되며, 각각 NMOS타입이다.The antistatic circuit formed in the antistatic circuit unit 200 includes first to third thin film transistors TFT1 to TFT3, each of which is an NMOS type.

이에 상기 제1박막트랜지스터(TFT1)는 영상데이터가 공급되는 상기 데이터라인(D)과 상기 게이트라인(G)과 평행하게 형성되어 공통전극으로 공통전압(Vcom)이 공급되는 공통전압입력라인(CL) 사이에 다이오드 연결 구조로 구성되며, 상기 데이터라인(D)으로부터 상기 표시화소(100)로 유입되는 정전기를 차단한다.Accordingly, the first thin film transistor TFT1 is formed in parallel with the data line D and the gate line G, to which image data is supplied, so that the common voltage input line CL is supplied with a common voltage Vcom to a common electrode. A diode connection structure is disposed between the first and second diodes, and the static electricity flowing from the data line D to the display pixel 100 is blocked.

상기 제2박막트랜지스터(TFT2)는 상기 데이터라인(D)과 상기 게이트라인(G) 사이에 구성되며, 상기 공통전압입력라인(CL)에서 공급되는 전압에 의해 스위칭 제되어 상기 공통전압입력라인(CL)으로부터 상기 표시화소(100)로 유입되는 정전기에 대한 차단을 수행한다.The second thin film transistor TFT2 is configured between the data line D and the gate line G, and is switched by the voltage supplied from the common voltage input line CL, thereby switching the common voltage input line ( Blocking of static electricity flowing into the display pixel 100 from CL) is performed.

상기 제3박막트랜지스터(TFT3)는 상기 게이트라인(G)과 평행하게 형성된 상기 공통전압입력라인(CL) 사이에 다이오드 연결 구조로 구성되며, 상기 게이트라 인(G)으로부터 상기 표시화소(100)에 유입되는 정전기를 차단한다. The third thin film transistor TFT3 has a diode connection structure between the common voltage input line CL formed in parallel with the gate line G, and the display pixel 100 is formed from the gate line G. Shut off static electricity entering the system.

이와 같이 상기 제1 내지 제3박막트랜지스터(TFT1~TFT3)에 의해 표시패널 내에서 발생된 정전기라 하더라도 상기 표시화소(100)로의 유입을 차단할 수 있어 상기 표시화소(100)에 구성된 상기 스위칭 박막트랜지스터(TFT)의 파괴 또는 특성 변화를 방지할 수 있는 장점이 있다. As described above, even the static electricity generated in the display panel by the first to third thin film transistors TFT1 to TFT3 can block the inflow into the display pixel 100 and thus the switching thin film transistor configured in the display pixel 100. There is an advantage that can prevent the destruction of the (TFT) or the characteristic change.

도 5는 이러한 본 발명에 따른 표시장치용 어레이기판의 제조방법을 설명하기 위한 공정흐름도로서, 상기 도 4를 같이 참조하여 설명한다. FIG. 5 is a flowchart illustrating a method of manufacturing an array substrate for a display device according to the present invention, which will be described with reference to FIG. 4.

먼저 기판 상에 서로 교차되는 데이터라인(D) 게이트라인(G)으로 표시화소(100)와 정전기방지회로부(200)가 구성될 화소영역(P)을 정의한다.(st1)First, the pixel region P in which the display pixel 100 and the antistatic circuit unit 200 are to be formed is defined as a data line D and a gate line G crossing each other on the substrate.

상기 화소영역이 정의되면, 상기 공통전압입력라인(CL)을 포함하여 상기표시화소를 형성하고(st2), 또한 상기 표시화소(100)와 동시에 상기 정전기방지회로부(200)를 형성한다.(st3)When the pixel area is defined, the display pixel is formed by including the common voltage input line CL (st2), and the antistatic circuit part 200 is formed simultaneously with the display pixel 100 (st3). )

이때 상기 정잔기방지회로부(200)는 제1 내지 제3박막트랜지스터(TFT1~TFT3)로 구성되므로, 상기 표시화소(100)의 스위칭 박막트랜지스터(TFT) 형성시 동시에 형성할 수 있다.In this case, since the constant residual prevention circuit part 200 includes first to third thin film transistors TFT1 to TFT3, the constant residual prevention circuit part 200 may be formed at the same time when the switching thin film transistor TFT of the display pixel 100 is formed.

즉, 상기 스위칭 박막트랜지스터(TFT)의 제조 공정을 도 6을 참조하여 예로 들면, 먼저 기판(300)의 최하층에 상기 게이트라인(G)과 연결된 게이트 전극(302)과, 그 상층으로 게이트 절연막(304)을 형성한다. 다음 상기 게이트 절연막(304) 상층에 액티브층(306a)과 오믹콘택층(306b)으로 이루어진 반도체층(306)과, 상기 반도체층(306) 위로 서로 이격하는 소스 및 드레인전극(308,310)이 형성되며, 상기 소스 전극(308)은 상기 데이터라인(D)과 연결된다. For example, referring to FIG. 6, a manufacturing process of the switching thin film transistor TFT is described below. First, a gate electrode 302 connected to the gate line G at a lowermost layer of the substrate 300, and a gate insulating layer at an upper layer thereof. 304). Next, a semiconductor layer 306 including an active layer 306a and an ohmic contact layer 306b is formed on the gate insulating layer 304, and source and drain electrodes 308 and 310 spaced apart from each other on the semiconductor layer 306. The source electrode 308 is connected to the data line D.

다음으로 상기 노출된 반도체층(306)과 소스 및 드레인전극(308,310)의 상부에는 보호층(312)이 형성된다. Next, a protective layer 312 is formed on the exposed semiconductor layer 306 and the source and drain electrodes 308 and 310.

아울러 도시하지는 않았지만 상기 스위칭 박막트랜지스터(TFT)의 드레인전극(310)의 일부를 노출시키는 드레인 콘택홀을 형성하고 상기 보호층(312) 상부에 화소전극을 형성하여 상기 화소전극과 상기 드레인전극이 서로 연결되도록 구성한다. Although not shown, a drain contact hole for exposing a part of the drain electrode 310 of the switching TFT is formed, and a pixel electrode is formed on the passivation layer 312 so that the pixel electrode and the drain electrode are mutually formed. Configure to connect.

또한 상기 도면에는 도시하지 않았지만 상기 어레이기판의 상부에는 액정층이 구성되고, 상기 액정층을 사이에 두고 상기 어레이기판과 대향되는 위치에는 공통전극과 컬러필터를 가지는 컬러필터 기판이 위치한다.Although not shown in the drawings, a liquid crystal layer is formed on the array substrate, and a color filter substrate having a common electrode and a color filter is positioned at a position opposite the array substrate with the liquid crystal layer interposed therebetween.

상기한 방법으로 제조되는 상기 스위칭 박막트랜지스터(TFT)의 공정과 동일하게 상기 정전기방지회로부(200)의 상기 제1 내지 제3박막트랜지스터(TFT1~TFT3) 역시 구성되며, 단지 상기 제1내지 제3박막트랜지스터(TFT1~TFT3)의 각 전극의 연결 구성만 각각 상이할 뿐이다. The first to third thin film transistors TFT1 to TFT3 of the antistatic circuit part 200 are also configured in the same manner as the switching thin film transistor TFT manufactured by the above-described method. Only the connection configuration of each electrode of the thin film transistors TFT1 to TFT3 is different.

따라서 본 발명에 따른 표시장치용 어레이기판의 제조 과정에서 상기 정전기방지회로부(200)에 의한 제조 공정은 별도로 추가되지 않고 상기 스위칭 박막트랜지스터(TFT)의 제조시 동시에 형성할 수 있는 장점이 있다. Therefore, the manufacturing process by the anti-static circuit unit 200 in the manufacturing process of the array substrate for a display device according to the present invention has the advantage that can be formed at the same time in the manufacturing of the switching thin film transistor (TFT).

도 1은 일반적인 액정표시장치의 기본 구성을 도시한 블록구성도1 is a block diagram showing the basic configuration of a general liquid crystal display device

도 2는 도 1의 구성 중 액정패널의 구성을 간략히 도시한 도면FIG. 2 is a view schematically illustrating a configuration of a liquid crystal panel among the components of FIG. 1.

도 3은 종래기술에 따른 정전기 방지회로의 구성을 설명하기 위한 도면3 is a view for explaining the configuration of the antistatic circuit according to the prior art;

도 4는 본 발명에 따른 표시장치용 어레이기판을 설명하기 위한 일 화소등가회로도4 is an equivalent pixel circuit diagram illustrating an array substrate for a display device according to an exemplary embodiment of the present invention.

도 5는 본 발명에 따른 표시장치용 어레이기판의 제조방법을 설명하기 위한 공정흐름도5 is a flowchart illustrating a method of manufacturing an array substrate for a display device according to the present invention.

도 6은 본 발명에 따른 표시장치용 어레이기판의 구성 중 스위칭 박막트랜지스터(TFT)의 제조 공정을 설명하기 위한 단면도6 is a cross-sectional view illustrating a manufacturing process of a switching thin film transistor (TFT) in the configuration of an array substrate for a display device according to the present invention.

<도면의 주요부분에 대한 간단한 설명><Brief description of the main parts of the drawing>

D : 데이터라인 G : 게이트라인D: data line G: gate line

CL ; 공통전압입력라인 P : 화소영역CL; Common voltage input line P: pixel area

100 : 표시화소 200 : 정전기방지회로부100: display pixel 200: antistatic circuit portion

TFT : 스위칭 박막트랜지스터TFT: Switching Thin Film Transistor

TFT1 내지 TFT3 : 제1 내지 제3박막트랜지스터TFT1 to TFT3: first to third thin film transistors

Claims (13)

영상데이터가 입력되는 데이터라인과;A data line to which image data is input; 상기 데이터라인과 교차되며, 스캔신호가 입력되는 게이트라인과;A gate line crossing the data line and to which a scan signal is input; 공통전압이 입력되는 공통전압입력라인과;A common voltage input line to which a common voltage is input; 상기 데이터라인과 게이트라인의 교차부에 형성되는 표시화소 및 정전기 방지 회로부Display pixels and anti-static circuits formed at the intersection of the data line and the gate line 를 포함하는 표시장치용 어레이기판Array substrate for display device comprising a 청구항 제 1 항에 있어서,The method according to claim 1, 상기 표시화소는 액정, E-ink 중 하나로 구성되는 것을 특징으로 하는 표시장치용 어레이기판The display pixel is an array substrate for a display device, characterized in that consisting of one of the liquid crystal, E-ink 청구항 제 1 항에 있어서,The method according to claim 1, 상기 표시화소는 상기 데이터라인 및 상기 게이트라인과 각각 연결되는 스위칭 박막트랜지스터를 포함하는 것을 특징으로 하는 표시장치용 어레이기판The display pixel includes a switching thin film transistor connected to the data line and the gate line, respectively. 청구항 제 1 항에 있어서,The method according to claim 1, 상기 표시화소는 상기 영상데이터의 저장을 위한 저장커패시터를 포함하는 것을 특징으로 하는 표시장치용 어레이기판The display pixel includes a storage capacitor for storing the image data. 청구항 제 1 항에 있어서,The method according to claim 1, 상기 공통전압입력라인은 상기 게이트라인과 평행하게 형성되는 것을 특징으로 하는 표시장치용 어레이기판And the common voltage input line is formed in parallel with the gate line. 청구항 제 1 항에 있어서,The method according to claim 1, 상기 정전기 방지 회로부는,The antistatic circuit portion, 상기 데이터라인과 상기 공통전압입력라인 사이에 구성된 제1정전기방지소자와;A first antistatic device configured between the data line and the common voltage input line; 상기 데이터라인과 상기 게이트라인 사이에 구성된 제2정전기방지소자와;A second antistatic device configured between the data line and the gate line; 상기 게이트라인과 상기 공통전압입력라인 사이에 구성된 제3정전기방지소자A third antistatic device configured between the gate line and the common voltage input line 를 포함하는 표시장치용 어레이기판Array substrate for display device comprising a 청구항 제 6 항에 있어서,The method of claim 6, 상기 제1 내지 제3정전기방지소자는 박막트랜지스터인 것을 특징으로 하는 표시장치용 어레이기판Wherein the first to third antistatic devices are thin film transistors. 청구항 제 6 항에 있어서,The method of claim 6, 상기 제1정전기방지소자와 제3정전기방지소자는 각각 다이오드 연결 구조를 가지는 것을 특징으로 하는 표시장치용 어레이기판Wherein the first antistatic device and the third antistatic device each have a diode connection structure. 청구항 제 6 항에 있어서,The method of claim 6, 상기 제2정전기방지소자는 상기 공통전압입력라인으로 입력되는 전압에 의해 스위칭 제어되는 것을 특징으로 하는 표시장치용 어레이기판And the second antistatic device is controlled to be switched by a voltage input to the common voltage input line. 기판 상에 서로 교차되는 데이터라인과 게이트라인으로 화소영역을 정의하는 단계와;Defining a pixel region with data lines and gate lines crossing each other on the substrate; 상기 화소영역에 공통전압입력라인과 스위칭 박막트랜지스터를 포함하는 표시화소를 형성하는 단계와;Forming a display pixel including a common voltage input line and a switching thin film transistor in the pixel area; 상기 화소영역에 정전기방지회로부를 형성하는 단계Forming an antistatic circuit part in the pixel region 를 포함하는 표시장치용 어레이기판의 제조방법Method of manufacturing an array substrate for a display device comprising a 청구항 제 10 항에 있어서,The method of claim 10, 상기 스위칭 박막트랜지스터는, The switching thin film transistor, 상기 기판 상에 상기 게이트라인과, 상기 게이트라인에 연결된 게이트 전극과, 상기 공통전압입력라인을 형성하는 단계와;Forming the gate line, a gate electrode connected to the gate line, and the common voltage input line on the substrate; 상기 게이트라인과 게이트 전극, 공통전압입력라인 상부에 게이트 절연막을 형성하는 단계와;Forming a gate insulating layer on the gate line, the gate electrode, and the common voltage input line; 상기 게이트 절연막 상부에 상기 게이트라인과 교차되는 상기 데이터라인과, 반도체층과, 상기 반도체층 상부에 상기 데이터라인과 연결되는 소스 전극과, 상기 소스 전극과 이격된 드레인전극을 형성하는 단계와;Forming a data line intersecting the gate line on the gate insulating layer, a semiconductor layer, a source electrode connected to the data line on the semiconductor layer, and a drain electrode spaced apart from the source electrode; 상기 데이터라인과, 소스 및 드레인 전극과, 노출된 게이트 절연막 상부에 상기 드레인전극 일부를 노출시키는 드레인 콘택홀을 갖는 보호층을 형성하는 단계와;Forming a protective layer having the data line, the source and drain electrodes, and a drain contact hole exposing a portion of the drain electrode on the exposed gate insulating layer; 상기 보호층 상부의 상기 게이트라인과 중첩되지 않는 영역에 화소전극을 형성하는 단계Forming a pixel electrode in an area that does not overlap the gate line on the passivation layer; 를 포함하는 표시장치용 어레이기판의 제조방법Method of manufacturing an array substrate for a display device comprising a 청구항 제 10 항에 있어서,The method of claim 10, 상기 정전기방지회로부는 제1 내지 제3박막트랜지스터이고, 상기 제1박막트랜지스터는 상기 데이터라인과 상기 공통전압입력라인에 연결되도록 형성되고, 상기 제2박막트랜지스터는 상기 데이터라인과 상기 게이트라인 및 상기 공통전압입력라인과 연결되도록 형성되고, 상기 제3박막트랜지스터는 상기 게이트라인과 상기 공통전압입력라인에 연결되도록 형성되는 것을 특징으로 하는 표시장치용 어레이기판의 제조방법The antistatic circuit portion is a first to third thin film transistor, the first thin film transistor is formed to be connected to the data line and the common voltage input line, the second thin film transistor is the data line, the gate line and the And a third thin film transistor connected to the common voltage input line, the third thin film transistor connected to the gate line and the common voltage input line. 청구항 제 12 항에 있어서,The method according to claim 12, 상기 제1 내지 제3박막트랜지스터는 상기 스위칭 박막트랜지스터와 동시에 형성되는 것을 특징으로 하는 표시장치용 어레이기판의 제조방법Wherein the first to third thin film transistors are formed simultaneously with the switching thin film transistor.
KR1020070140365A 2007-12-28 2007-12-28 Array substrate for display device and method of fabricating the same KR20090072297A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070140365A KR20090072297A (en) 2007-12-28 2007-12-28 Array substrate for display device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070140365A KR20090072297A (en) 2007-12-28 2007-12-28 Array substrate for display device and method of fabricating the same

Publications (1)

Publication Number Publication Date
KR20090072297A true KR20090072297A (en) 2009-07-02

Family

ID=41329538

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070140365A KR20090072297A (en) 2007-12-28 2007-12-28 Array substrate for display device and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR20090072297A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102193259A (en) * 2010-03-15 2011-09-21 上海天马微电子有限公司 Liquid crystal display device
WO2019190042A1 (en) * 2018-03-27 2019-10-03 Samsung Electronics Co., Ltd. Display module
KR20190113535A (en) * 2018-03-27 2019-10-08 삼성전자주식회사 Display module

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102193259A (en) * 2010-03-15 2011-09-21 上海天马微电子有限公司 Liquid crystal display device
CN102193259B (en) * 2010-03-15 2015-07-22 上海天马微电子有限公司 Liquid crystal display device
WO2019190042A1 (en) * 2018-03-27 2019-10-03 Samsung Electronics Co., Ltd. Display module
KR20190113535A (en) * 2018-03-27 2019-10-08 삼성전자주식회사 Display module
CN110310950A (en) * 2018-03-27 2019-10-08 三星电子株式会社 Display module and display panel
US10930231B2 (en) 2018-03-27 2021-02-23 Samsung Electronics Co., Ltd. Display module including electro-static discharge protection circuit
US11238818B2 (en) 2018-03-27 2022-02-01 Samsung Electronics Co., Ltd. Display module including electro-static discharge protection circuit
TWI791755B (en) * 2018-03-27 2023-02-11 南韓商三星電子股份有限公司 Display module

Similar Documents

Publication Publication Date Title
US8339349B2 (en) Gate driving unit for liquid crystal display device and method of repairing the same
KR101327491B1 (en) Power generation unit for liquid crystal display device
US7750662B2 (en) Electro-optical device and electronic apparatus
EP3327496A1 (en) Liquid crystal display
US10852591B2 (en) Image display device
KR100700645B1 (en) Liquid Crystal Display Device and Method of Driving the same
US10283063B2 (en) Display device and shift register circuit
KR100898791B1 (en) Method and Apparatus for Driving Liquid Crystal Display
KR20040055335A (en) Method and Apparatus for Driving Liquid Crystal Display
US8188951B2 (en) Chip on glass type display device
JP2010250265A (en) Liquid crystal display device and electronic apparatus
KR101329705B1 (en) LC panel and display device and driving method thereof
US8259054B2 (en) Liquid crystal display device and method of controlling the same for removing excitation voltage
KR20090072297A (en) Array substrate for display device and method of fabricating the same
US20180166036A1 (en) Display apparatus
KR20040055336A (en) Driving Method and Apparatus for Liquid Crystal Display
US8704746B2 (en) Liquid crystal display having a voltage stabilization circuit and driving method thereof
JP3863729B2 (en) Display device
KR100801416B1 (en) Circuit for sharing gate line and data line of Thin Film Transistor-Liquid Crystal Display panel and driving method for the same
KR101992852B1 (en) Display device
KR101174630B1 (en) Display panel and display apparatus
KR102075355B1 (en) Liquid crystal display device
KR101119523B1 (en) Abnormal signal blocking circuit for LCD
KR20110075467A (en) Liquid crystal display device
US10330996B2 (en) Common structure of high vertical alignment pads

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination