KR20090072157A - Plasma display device thereof - Google Patents

Abstract

A plasma display device is provided to changeably adjust the interval between two electrode lines and to improve the luminance of the display picture. The upper panel(10) comprises sustain electrode pairs which are formed on the upper plate(11). The sustain electrode pair is classified into the scan electrode(12) and sustain electrode(13). The protective layer(15) is formed in the upper side of dielectric layer. The partition is comprised of the column barrier rib(22a) and row barrier rib(22b). The partition is formed in the lower panel(20). The surface of partition and lower dielectric layer(25) are coated with the fluorescent substance(24).

Description

플라즈마 디스플레이 장치{Plasma display device thereof}Plasma display device

본 발명은 플라즈마 디스플레이(Plasma Display) 장치에 관한 것으로서, 보다 상세하게는 플라즈마 디스플레이 장치에 구비되는 패널(Panel)의 전극 구조에 관한 것이다.The present invention relates to a plasma display device, and more particularly, to an electrode structure of a panel provided in the plasma display device.

일반적으로 플라즈마 디스플레이 패널은 상부기판과 하부기판 사이에 형성된 격벽이 하나의 단위 셀을 이루는 것으로, 각 셀 내에는 네온(Ne), 헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논을 함유하는 불활성 가스가 충진되어 있다. 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacu㎛ Ultraviolet rays)을 발생하고, 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널은 얇고 가벼운 구성이 가능하므로 차세대 표시 장치로서 각광받고 있다.In general, a plasma display panel is a partition wall formed between an upper substrate and a lower substrate to form one unit cell, and each cell includes neon (Ne), helium (He), or a mixture of neon and helium (Ne + He) and An inert gas containing the same main discharge gas and a small amount of xenon is filled. When discharged by a high frequency voltage, the inert gas generates vacuum ultraviolet rays (Vacu μm Ultraviolet rays), and emits phosphors formed between the partition walls to realize an image. Such a plasma display panel has a spotlight as a next generation display device because a thin and light configuration is possible.

일반적인 플라즈마 디스플레이 패널의 경우 상부기판에 스캔 전극 및 서스테인 전극이 형성되어 있으며, 상기 스캔 전극 및 서스테인 전극은 패널의 개구율 확보를 위해 고가의 ITO(Indi㎛ Tin Oxide)로 이루어진 투명 전극과 버스 전극이 적층된 구조를 가진다.In a typical plasma display panel, a scan electrode and a sustain electrode are formed on an upper substrate, and the scan electrode and the sustain electrode are laminated with a transparent electrode and a bus electrode made of expensive ITO (Indiμm Tin Oxide) to secure an aperture ratio of the panel. Has a structure.

최근에는 제조 비용을 줄이면서 사용자가 시청하는데 충분한 시감 특성 및 구동 특성 등을 확보할 수 있는 플라즈마 디스플레이 패널을 제조하는데 주안점을 두고 있다.Recently, the focus is on manufacturing a plasma display panel that can secure sufficient viewing characteristics, driving characteristics, and the like, while reducing manufacturing costs.

본 발명은 플라즈마 디스플레이 장치에 구비되는 패널에 있어, ITO로 이루어진 투명 전극을 제거하여 패널의 제조 원가를 감소시키는 동시에 디스플레이 영상의 휘도를 개선할 수 있는 플라즈마 디스플레이 장치를 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION An object of the present invention is to provide a plasma display device capable of reducing the manufacturing cost of a panel and improving the brightness of a display image by removing the transparent electrode made of ITO in a panel provided in the plasma display device.

상기한 기술적 과제를 해결하기 위한 본 발명에 의한 플라즈마 디스플레이 장치는, 상부기판; 상기 상부기판에 형성되는 제1 전극 및 2 전극; 상기 상부기판과 대향하여 배치되는 하부기판; 및 상기 하부기판에 형성되는 제3 전극을 포함하고, 상기 제1, 2 전극 중 적어도 하나는 단일 층(one layer)으로 형성되며, 상기 제3 전극과 교차하는 방향으로 형성된 제1, 2 전극 라인; 및 상기 제1, 2 전극 라인을 연결하는 연결 전극을 포함하고, 상기 제1, 2 전극 라인 사이의 간격은 2 이상의 값을 가지는 것을 특징으로 한다.Plasma display device according to the present invention for solving the above technical problem, the upper substrate; First and second electrodes formed on the upper substrate; A lower substrate disposed to face the upper substrate; And a third electrode formed on the lower substrate, wherein at least one of the first and second electrodes is formed in a single layer, and the first and second electrode lines are formed in a direction crossing the third electrode. ; And a connection electrode connecting the first and second electrode lines, wherein a distance between the first and second electrode lines has a value of 2 or more.

상기한 바와 같이 구성되는 본 발명에 따른 플라즈마 디스플레이 장치에 의하면, ITO(Indium Tin Oxide)로 이루어진 투명 전극을 제거하여 플라즈마 디스플레이 패널의 제조 원가를 감소시킬 수 있으며, 스캔 전극 또는 서스테인 전극을 이루는 2개의 전극 라인 사이 간격을 가변적으로 조정함으로써 방전 개시 전압을 감소시키는 동시에 디스플레이 영상의 휘도를 개선할 수 있다.According to the plasma display device according to the present invention configured as described above, it is possible to reduce the manufacturing cost of the plasma display panel by removing the transparent electrode made of indium tin oxide (ITO), and the two forming the scan electrode or the sustain electrode By varying the distance between the electrode lines, it is possible to reduce the discharge start voltage and at the same time improve the brightness of the display image.

이하, 첨부된 도면을 참조하여 본 발명에 따른 플라즈마 디스플레이 장치에 관하여 상세히 설명한다. 도 1은 본 발명에 따른 플라즈마 디스플레이 패널의 구조에 대한 일실시예를 사시도로 도시한 것이다.Hereinafter, a plasma display device according to the present invention will be described in detail with reference to the accompanying drawings. 1 is a perspective view illustrating an embodiment of a structure of a plasma display panel according to the present invention.

도 1을 참조하면, 플라즈마 디스플레이 패널은 소정의 간격을 두고 합착되는 상부패널(10)과 하부패널(20)을 포함한다.Referring to FIG. 1, the plasma display panel includes an upper panel 10 and a lower panel 20 that are bonded at predetermined intervals.

상부패널(10)은 상부기판(11)상에 쌍을 이루며 형성되는 유지전극쌍(12, 13)을 포함한다. 유지전극쌍(12, 13)은 그 기능에 따라 스캔전극(12)과 서스테인전극(13)으로 구분된다. 유지전극쌍(12, 13)은 방전 전류를 제한하며 전극 쌍간을 절연시켜주는 상부유전체층(14)에 의해 덮혀지고, 상부유전체층(204) 상면에는 보호막층(15)이 형성되어, 가스 방전 시에 발생되는 하전입자들의 스퍼터링으로부터 상부유전체층(14)을 보호하고, 2차 전자의 방출효율을 높이게 된다.The upper panel 10 includes a pair of sustain electrodes 12 and 13 formed in pairs on the upper substrate 11. The sustain electrode pairs 12 and 13 are divided into the scan electrode 12 and the sustain electrode 13 according to their function. The sustain electrode pairs 12 and 13 are covered by the upper dielectric layer 14 which limits the discharge current and insulates the electrode pairs, and a protective film layer 15 is formed on the upper dielectric layer 204, so that during the gas discharge. The upper dielectric layer 14 is protected from sputtering of charged particles generated, and the emission efficiency of secondary electrons is increased.

상부기판(11), 하부기판(21) 및 격벽(22) 사이에 마련된 방전 공간에는 방전 가스가 주입된다. 상기 방전 가스에는 크세논(Xe)이 10% 이상 포함되는 것이 바람직하다. 상기 크세논(Xe)이 상기와 같은 혼합비를 가지고 방전 가스에 포함되는 경우, 플라즈마 디스플레이 패널의 방전/발광효율 및 휘도가 향상시킬 수 있다.Discharge gas is injected into the discharge space provided between the upper substrate 11, the lower substrate 21, and the partition wall 22. Preferably, the discharge gas contains 10% or more of xenon (Xe). When the xenon (Xe) is included in the discharge gas with the above mixing ratio, the discharge / light emitting efficiency and the luminance of the plasma display panel can be improved.

하부패널(20)은 하부기판(21)상에 복수 개의 방전공간 즉, 방전셀을 구획하는 격벽(22)이 형성된다. 또한, 어드레스전극(23)이 유지전극쌍(22, 23)에 교차하는 방향으로 배치되고, 하부유전체층(25)과 격벽(22)의 표면에는 가스방전시 발생된 자외선에 의해 발광되어 가시광이 발생되는 형광체(24)가 도포된다. The lower panel 20 is formed with a plurality of discharge spaces, that is, partitions 22 partitioning the discharge cells on the lower substrate 21. In addition, the address electrodes 23 are disposed in a direction crossing the sustain electrode pairs 22 and 23, and the surface of the lower dielectric layer 25 and the partition wall 22 are emitted by ultraviolet rays generated during gas discharge to generate visible light. Phosphor 24 is applied.

이때, 격벽(22)은 어드레스전극(23)과 나란한 방향으로 형성된 세로격벽(22a)과, 어드레스전극(23)과 교차하는 방향으로 형성된 가로격벽(22b)으로 구성되고, 방전셀을 물리적으로 구분하며, 방전에 의해 생성된 자외선과 가시광이 인접한 방전셀에 누설되는 것을 방지한다.In this case, the partition wall 22 includes a vertical partition wall 22a formed in a direction parallel to the address electrode 23, and a horizontal partition wall 22b formed in a direction crossing the address electrode 23, and physically distinguishes the discharge cells. In addition, ultraviolet rays and visible light generated by the discharge are prevented from leaking to the adjacent discharge cells.

또한, 본 발명에 따른 플라즈마 디스플레이 패널에서, 유지전극쌍(12, 13)은 불투명한 금속 전극만으로 이루어진다. 즉, 종래의 투명전극 재질인 ITO는 사용하지 않고, 종래의 버스전극의 재질인 은(Ag), 구리(Cu) 또는 크롬(Cr)등을 사용하여 유지전극쌍(12, 13)을 형성한다. 즉, 본 발명에 따른 플라즈마 디스플레이 패널의 유진전극쌍(12, 13) 각각은 종래의 ITO전극을 포함하지 아니하고, 버스전극 하나의 단일층(one layer)으로 이루어진다.Further, in the plasma display panel according to the present invention, the sustain electrode pairs 12 and 13 consist of only opaque metal electrodes. That is, the ITO, which is a conventional transparent electrode material, is not used, and the sustain electrode pairs 12 and 13 are formed using silver (Ag), copper (Cu), chromium (Cr), or the like, which is a material of the conventional bus electrode. . That is, each of the electrode pairs 12 and 13 of the plasma display panel according to the present invention does not include a conventional ITO electrode and is formed of one layer of a bus electrode.

예컨대, 본 발명의 실시에에 따른 유지전극쌍(12, 13) 각각은 은으로 형성되는 것이 바람직하며, 은(Ag)은 감광성 성질을 갖는 것이 바람직하다. 또한, 본 발명의 실시예에 따른 유지전극쌍(12, 13) 각각은 상부기판(11)에 형성되는 상부유전체층(14) 또는 하부유전체층(14)보다 색이 더 어둡고, 빛의 투과도가 더 낮은 성질을 가질 수 있다.For example, each of the sustain electrode pairs 12 and 13 according to the embodiment of the present invention is preferably formed of silver, and silver (Ag) preferably has photosensitive properties. In addition, each of the sustain electrode pairs 12 and 13 according to an exemplary embodiment of the present invention has a darker color and lower light transmittance than the upper dielectric layer 14 or the lower dielectric layer 14 formed on the upper substrate 11. Can have properties.

상기 방전셀은 R(Red), G(Green), B(Blue) 각각의 형광체층(24)은 폭(pitch)이 서로 동일한 대칭 구조이거나, 폭(pitch)이 서로 상이한 비대칭 구조일 수 있다. 방전셀이 비대칭 구조를 가지는 경우, R(Red) 셀의 폭 < G(Green) 셀의 폭 < B(Blue) 셀의 폭의 크기 순을 가지도록 할 수 있다.The discharge cell may have a symmetrical structure in which the phosphor layers 24 each of R (Red), G (Green), and B (Blue) have the same pitch, or have an asymmetric structure having different pitches. When the discharge cells have an asymmetrical structure, the discharge cells may have the order of the width of the R (Red) cell <the width of the G (Green) cell <the width of the B (Blue) cell.

도 1에 도시된 바와 같이, 하나의 방전셀 내에 유지 전극(12, 13)이 각각 복 수 개의 전극 라인으로 형성될 수 있다. 즉, 제1 유지 전극(12)이 두 개의 전극 라인(12a, 12b)으로 형성되고, 제2 유지 전극(13)이 방전셀의 중심을 기준으로 제1 유지 전극(12)과 대칭하여 배열되며 두 개의 전극 라인(13a, 13b)으로 형성될 수 있다.As shown in FIG. 1, the sustain electrodes 12 and 13 may be formed of a plurality of electrode lines in one discharge cell. That is, the first storage electrode 12 is formed of two electrode lines 12a and 12b, and the second storage electrode 13 is symmetrically arranged with the first storage electrode 12 based on the center of the discharge cell. Two electrode lines 13a and 13b may be formed.

상기 제1, 2 유지 전극(12, 13)은 각각 스캔 전극과 서스테인 전극인 것이 바람직하다. 이는 불투명한 유지 전극 쌍(12, 13)을 사용함에 따른 개구율과 방전 확산 효율을 고려한 것이다. 즉, 개구율을 고려하여 좁은 폭을 갖는 전극 라인을 사용하는 한편, 방전 확산 효율을 고려하여 복수 개의 전극 라인을 사용한다. 이때, 전극 라인의 개수는 개구율과 방전 확산 효율을 동시에 고려하도록 하여 결정할 수 있다.Preferably, the first and second sustain electrodes 12 and 13 are scan electrodes and sustain electrodes, respectively. This takes into account the aperture ratio and the discharge diffusion efficiency by using the opaque sustain electrode pairs 12 and 13. That is, an electrode line having a narrow width is used in consideration of the aperture ratio, while a plurality of electrode lines are used in consideration of discharge diffusion efficiency. In this case, the number of electrode lines may be determined by considering the aperture ratio and the discharge diffusion efficiency simultaneously.

도 1에 도시된 구조는 본 발명에 따른 플라즈마 패널의 구조에 대한 일실시예에 불과하므로, 본 발명은 도 1에 도시된 플라즈마 디스플레이 패널 구조에 한정되지 아니한다. 예컨대, 외부에서 발생하는 외부광을 흡수하여 반사를 줄여주는 광차단의 기능과 상부 기판(11)의 퓨리티(Purity) 및 콘트라스트를 향상시키는 기능을 하는 블랙 매트릭스(Black Matrix, BM)가 상부 기판(11) 상에 형성될 수 있으며, 상기 블랙 매트릭스는 분리형 및 일체형 BM 구조가 모두 가능하다.Since the structure shown in FIG. 1 is only an embodiment of the structure of the plasma panel according to the present invention, the present invention is not limited to the structure of the plasma display panel shown in FIG. For example, a black matrix (BM) that absorbs external light generated from the outside to reduce reflection and improves the purity and contrast of the upper substrate 11 includes a black matrix (BM). 11) may be formed on the black matrix, and both the detachable and integral BM structures are possible.

또한, 도 1에 도시된 패널의 격벽 구조는 세로격벽(22a)과 가로격벽(22b)에 의해 방전셀이 폐쇄 구조를 가지는 클로즈 타입(Close Type)을 나타내고 있으나, 세로격벽만을 포함하는 스트라이프 타입(Stripe Type) 또는 세로격벽 상에 소정의 간격을 가지고 돌출부가 형성된 피쉬본(Fish Bone) 등의 구조도 가능하다.In addition, although the barrier rib structure of the panel shown in FIG. Stripe Type) or a structure such as a Fish Bone having a protrusion formed at a predetermined interval on the vertical partition wall.

도 2는 플라즈마 디스플레이 패널의 전극 배치에 대한 일실시예를 도시한 것으로, 플라즈마 디스플레이 패널을 구성하는 복수의 방전셀들은 도 2에 도시된 바와 같이 매트릭스 형태로 배치되는 것이 바람직하다. 복수의 방전셀들은 각각 스캔 전극 라인(Y1 내지 Ym), 서스테인 전극 라인(Z1 내지 Zm) 및 어드레스 전극 라인(X1 내지 Xn)의 교차부에 마련된다. 스캔 전극 라인(Y1 내지 Ym)은 순차적으로 구동되거나 동시에 구동될 수 있고, 서스테인 전극 라인(Z1 내지 Zm)은 동시에 구동될 수 있다. 어드레스 전극라인(X1 내지 Xn)은 기수 번째 라인들과 우수 번째 라인들로 분할되어 구동되거나 순차적으로 구동될 수 있다.FIG. 2 illustrates an embodiment of an electrode arrangement of a plasma display panel, and a plurality of discharge cells constituting the plasma display panel are preferably arranged in a matrix form as shown in FIG. 2. The plurality of discharge cells are provided at the intersections of the scan electrode lines Y1 to Ym, the sustain electrode lines Z1 to Zm, and the address electrode lines X1 to Xn, respectively. The scan electrode lines Y1 to Ym may be driven sequentially or simultaneously, and the sustain electrode lines Z1 to Zm may be driven simultaneously. The address electrode lines X1 to Xn may be driven by being divided into odd-numbered lines and even-numbered lines, or sequentially driven.

도 2에 도시된 전극 배치는 본 발명에 따른 플라즈마 패널의 전극 배치에 대한 일실시예에 불과하므로, 본 발명은 도 2에 도시된 플라즈마 디스플레이 패널의 전극 배치 및 구동 방식에 한정되지 아니한다. 예컨데, 상기 스캔 전극 라인(Y1 내지 Ym)들 중 2 개의 스캔 전극 라인이 동시에 스캐닝되는 듀얼 스캔(dual scan) 방식도 가능하다. 또한, 상기 어드레스 전극 라인(X1 내지 Xn)은 패널의 중앙 부분에서 상하 또는 좌우로 분할되어 구동될 수도 있다.Since the electrode arrangement shown in FIG. 2 is only an embodiment of the electrode arrangement of the plasma panel according to the present invention, the present invention is not limited to the electrode arrangement and driving method of the plasma display panel shown in FIG. 2. For example, a dual scan method in which two scan electrode lines among the scan electrode lines Y1 to Ym are simultaneously scanned is possible. In addition, the address electrode lines X1 to Xn may be driven by being divided up and down or left and right in the center portion of the panel.

도 3은 하나의 프레임(frame)을 복수의 서브필드로 나누어 시분할 구동시키는 방법에 대한 일실시예를 타이밍도로 도시한 것이다. 단위 프레임은 시분할 계조 표시를 실현하기 위하여 소정 개수 예컨대 8개의 서브필드들(SF1, ..., SF8)로 분할될 수 있다. 또한, 각 서브필드(SF1, ...SF8)는 리셋 구간(미도시)과, 어드레스 구간(A1, ..., A8)및, 서스테인 구간(S1, ..., S8)로 분할된다.3 is a timing diagram illustrating an embodiment of a time division driving method by dividing a frame into a plurality of subfields. The unit frame may be divided into a predetermined number, for example, eight subfields SF1, ..., SF8 to realize time division gray scale display. Each subfield SF1, ... SF8 is divided into a reset section (not shown), an address section A1, ..., A8 and a sustain section S1, ..., S8.

여기서, 본 발명의 일실시예에 따르면 리셋 구간은 복수 개의 서브필드 중 적어도 하나에서 생략될 수 있다. 예컨대, 리셋 구간은 최초의 서브필드에서만 존재하거나, 최초의 서브필드와 전체 서브필드 중 중간 정도의 서브필드에서만 존재할 수도 있다.Here, according to an embodiment of the present invention, the reset period may be omitted in at least one of the plurality of subfields. For example, the reset period may exist only in the first subfield or may exist only in a subfield about halfway between the first subfield and all the subfields.

각 어드레스 구간(A1, ..., A8)에서는, 어드레스 전극(X)에 표시 데이터 신호가 인가되고, 각 스캔 전극(Y)에 상응하는 스캔 펄스가 순차적으로 인가된다.In each address section A1, ..., A8, a display data signal is applied to the address electrode X, and scan pulses corresponding to each scan electrode Y are sequentially applied.

각 서스테인 구간(S1, ...,S8)에서는, 스캔 전극(Y)과 서스테인 전극(Z)에 서스테인 펄스가 교호하게 인가되어, 어드레스 구간(A1, ..., A8)에서 벽전하들이 형성된 방전셀들에서 서스테인 방전을 일으킨다.In each of the sustain periods S1, ..., S8, a sustain pulse is alternately applied to the scan electrode Y and the sustain electrode Z to form wall charges in the address periods A1, ..., A8. Sustain discharge occurs in the discharge cells.

플라즈마 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 서스테인 방전 구간(S1, ..., S8)내의 서스테인 방전 펄스 개수에 비례한다. 1 화상을 형성하는 하나의 프레임이, 8개의 서브필드와 256계조로 표현되는 경우에, 각 서브필드에는 차례대로 1, 2, 4, 8, 16, 32, 64, 128의 비율로 서로 다른 서스테인 펄스의 수가 할당될 수 있다. 만일 133계조의 휘도를 얻기 위해서는, 서브필드1 구간, 서브필드3 구간 및 서브필드8 구간 동안 셀들을 어드레싱하여 서스테인 방전하면 된다.The luminance of the plasma display panel is proportional to the number of sustain discharge pulses in the sustain discharge periods S1, ..., S8 occupied in the unit frame. When one frame forming one image is represented by eight subfields and 256 gradations, each subfield in turn has different sustains at a ratio of 1, 2, 4, 8, 16, 32, 64, and 128. The number of pulses can be assigned. In order to obtain luminance of 133 gradations, cells may be sustained by addressing the cells during the subfield 1 section, the subfield 3 section, and the subfield 8 section.

각 서브필드에 할당되는 서스테인 방전 수는, APC(Automatic Power Control)단계에 따른 서브필드들의 가중치에 따라 가변적으로 결정될 수 있다. 즉, 도 3에서는 한 프레임을 8개의 서브필드로 분할하는 경우를 예로 들어 설명하였으나 본 발명은 그에 한정되지 아니하며, 한 프레임을 형성하는 서브필드의 수를 설계사양에 따라 다양하게 변형하는 것이 가능하다. 예를 들어, 한 프레임을 12 또는 16 서브필드 등과 같이, 8 서브필드 이상으로 분할하여 플라즈마 디스플레이 패널을 구 동시킬 수 있다.The number of sustain discharges allocated to each subfield may be variably determined according to weights of the subfields according to the APC (Automatic Power Control) step. That is, in FIG. 3, a case in which one frame is divided into eight subfields has been described as an example. However, the present invention is not limited thereto, and the number of subfields forming one frame may be variously modified according to design specifications. . For example, the plasma display panel may be driven by dividing one frame into eight or more subfields, such as 12 or 16 subfields.

또한 각 서브필드에 할당되는 서스테인 방전 수는 감마특성이나 패널특성을 고려하여 다양하게 변형하는 것이 가능하다. 예컨대, 서브필드 4에 할당된 계조도를 8에서 6으로 낮추고, 서브필드 6 에 할당된 계조도를 32 에서 34 로 높일 수 있다.The number of sustain discharges allocated to each subfield can be variously modified in consideration of gamma characteristics and panel characteristics. For example, the gray level assigned to subfield 4 may be lowered from 8 to 6, and the gray level assigned to subfield 6 may be increased from 32 to 34.

도 4는 플라즈마 디스플레이 패널을 구동시키기 위한 구동 신호에 대한 일실시예를 타이밍도로 도시한 것이다.4 is a timing diagram illustrating an embodiment of a drive signal for driving a plasma display panel.

상기 서브필드는 스캔 전극들(Y) 상에 정극성 벽전하를 형성하고 서스테인 전극들(Z) 상에 부극성 벽전하를 형성하기 위한 프리 리셋(pre reset) 구간, 프리 리셋 구간에 의해 형성된 벽전하 분포를 이용하여 전 화면의 방전셀들을 초기화하기 위한 리셋(reset) 구간, 방전셀을 선택하기 위한 어드레스(address) 구간 및 선택된 방전셀들의 방전을 유지시키기 위한 서스테인(sustain) 구간을 포함할 수 있다.The subfield is a wall formed by a pre-reset section and a pre-reset section for forming positive wall charges on the scan electrodes Y and negative wall charges on the sustain electrodes Z. It may include a reset section for initializing the discharge cells of the entire screen by using the charge distribution, an address section for selecting the discharge cells, and a sustain section for maintaining the discharge of the selected discharge cells. have.

리셋 구간은 셋업(setup) 구간 및 셋 다운(setdown) 구간으로 이루어지며, 상기 셋업 구간에서는 모든 스캔 전극으로 상승 램프 파형(Ramp-up)이 동시 인가되어 모든 방전셀에서 미세 방전이 발생되고, 이에 따라 벽전하가 생성된다. 상기 셋다운 구간에는 상기 상승 램프 파형(Ramp-up)의 피크 전압보다 낮은 정극성 전압에서 하강하는 하강 램프파형(Ramp-down)이 모든 스캔 전극(Y)으로 동시에 인가되어 모든 방전셀에서 소거방전이 발생되고, 이에 따라 셋업 방전에 의해 생성된 벽전하 및 공간전하 중 불요 전하를 소거시킨다.The reset section includes a setup section and a setdown section. In the setup section, rising ramp waveforms (Ramp-up) are simultaneously applied to all scan electrodes to generate fine discharges in all discharge cells. Thus, wall charges are generated. In the set-down period, a falling ramp waveform (Ramp-down) falling at a positive voltage lower than the peak voltage of the rising ramp waveform (Ramp-up) is simultaneously applied to all the scan electrodes (Y), thereby eliminating discharge discharge in all the discharge cells. Generated, thereby eliminating unnecessary charges during wall charges and space charges generated by the setup discharges.

어드레스 구간에는 스캔 전극으로 부극성의 스캔 전압(Vsc)을 가지는 스캔 신호가 순차적으로 인가되고, 이와 동시에 상기 어드레스 전극(X)으로 정극성의 데이터 신호가 인가된다. 이러한 상기 스캔 신호와 데이터 신호 간의 전압 차와 상기 리셋 구간 동안 생성된 벽전압에 의해 어드레스 방전이 발생 되어 셀이 선택된다. 한편, 어드레스 방전의 효율을 높이기 위해, 상기 어드레스 구간 동안 서스테인 바이어스 전압(Vzb)이 서스테인 전극에 인가된다.In the address period, a scan signal having a negative scan voltage Vsc is sequentially applied to the scan electrode, and at the same time, a positive data signal is applied to the address electrode X. The address discharge is generated by the voltage difference between the scan signal and the data signal and the wall voltage generated during the reset period, thereby selecting the cell. On the other hand, in order to increase the efficiency of the address discharge, a sustain bias voltage Vzb is applied to the sustain electrode during the address period.

상기 어드레스 구간동안, 복수의 스캔 전극들(Y)은 2 이상의 그룹으로 나뉘어 그룹별로 순차적으로 스캔 신호들이 공급될 수 있으며, 상기 분할된 그룹들 각각은 다시 2 이상의 서브 그룹으로 나뉘어 상기 서브 그룹별로 순차적으로 스캔 신호들이 공급될 수 있다. 예를 들어 복수의 스캔 전극들(Y)은 제1 그룹 및 제2 그룹으로 분할되고, 상기 제1 그룹에 속하는 스캔 전극들에 스캔 신호들이 순차적으로 공급된 후, 상기 제2 그룹에 속하는 스캔 전극들에 스캔 신호들이 순차적으로 공급될 수 있다.During the address period, the plurality of scan electrodes Y may be divided into two or more groups, and scan signals may be sequentially supplied to each group, and each of the divided groups may be further divided into two or more subgroups and sequentially by the subgroups. Scan signals can be supplied. For example, the plurality of scan electrodes Y is divided into a first group and a second group, and scan signals are sequentially supplied to scan electrodes belonging to the first group, and then scan electrodes belonging to the second group Scan signals may be supplied sequentially.

본 발명에 따른 일실시예로서 복수의 스캔 전극들(Y)은 패널 상에 형성된 위치에 따라 우수(even) 번째에 위치하는 제1 그룹과 기수(odd) 번째에 위치하는 제2 그룹으로 분할될 수 있으며, 또 다른 실시예로서 패널의 중심을 기준으로 상측에 위치하는 제1 그룹과 하측에 위치하는 제2 그룹으로 분할될 수 있다.According to an embodiment of the present invention, the plurality of scan electrodes Y may be divided into a first group located at an even number and a second group located at an odd number according to a position formed on a panel. In another embodiment, the panel may be divided into a first group positioned above and a second group positioned below the center of the panel.

상기와 같은 방법에 의해 분할된 제1 그룹에 속하는 스캔 전극들을 다시 우수(even) 번째에 위치하는 제1 서브 그룹과 기수(odd) 번째에 위치하는 제2 서브 그룹으로 분할되거나, 상기 제1 그룹의 중심을 기준으로 상측에 위치하는 제1 서브 그룹과 하측에 위치하는 제2 그룹으로 분할될 수 있다.The scan electrodes belonging to the first group divided by the above method are further divided into a first subgroup located at an even number and a second subgroup located at an odd number, or the first group. The first subgroup positioned above and the second group positioned below may be divided based on the center of the.

서스테인 구간에는 스캔 전극과 서스테인 전극에 교번적으로 서스테인 전압(Vs)을 가지는 서스테인 펄스가 인가되어 스캔 전극과 서스테인 전극 사이에 면방전 형태로 서스테인 방전이 발생된다.In the sustain period, a sustain pulse having a sustain voltage Vs is alternately applied to the scan electrode and the sustain electrode to generate sustain discharge in the form of surface discharge between the scan electrode and the sustain electrode.

서스테인 구간에서 스캔 전극과 서스테인 전극에 교번적으로 공급되는 복수의 서스테인 신호들 중 첫번째 서스테인 신호 또는 마지막 서스테인 신호의 폭은 나머지 서스테인 펄스의 폭보다 클 수 있다.The width of the first sustain signal or the last sustain signal among the plurality of sustain signals alternately supplied to the scan electrode and the sustain electrode in the sustain period may be greater than the width of the remaining sustain pulses.

상기 서스테인 방전이 발생한 후, 어드레스 구간에서 선택된 온셀(ON cell)의 스캔 전극 또는 서스테인 전극에 남아있는 벽전하를 약한 방전을 발생시킴에 의해 소거시키는 소거 구간이 서스테인 구간 이후에 더 포함될 수 있다.After the sustain discharge occurs, an erase period for erasing the wall charge remaining in the scan electrode or the sustain electrode of the selected ON cell in the address period by generating a weak discharge may be further included after the sustain period.

상기 소거 구간은 복수의 서브필드 전체 또는 그 중 일부의 서브필드에 포함될 수 있으며, 서스테인 구간에서 마지막 서스테인 펄스가 인가되지 않은 전극에 상기 약한 방전을 위한 소거 신호가 인가되는 것이 바람직하다.The erase period may be included in all or some of the plurality of subfields, and the erase signal for the weak discharge is preferably applied to the electrode to which the last sustain pulse is not applied in the sustain period.

상기 소거 신호는 점진적으로 증가하는 램프(ramp) 형태의 신호, 저전압 광폭 펄스(low-voltage wide pulse), 고전압 협폭 펄스(high-voltage narrow pulse), 기하급수적으로 증가하는 신호(exponential signal) 또는 half-sinusoidal pulse 등이 사용될 수 있다.The cancellation signal is a ramp-type signal that gradually increases, a low-voltage wide pulse, a high-voltage narrow pulse, an exponential signal, or half Sinusoidal pulses can be used.

또한, 상기 약한 방전을 발생시키기 위해 스캔 전극 또는 서스테인 전극에 복수의 펄스가 순차적으로 인가될 수도 있다.In addition, a plurality of pulses may be sequentially applied to the scan electrode or the sustain electrode to generate the weak discharge.

도 4에 도시된 구동 파형들은 본 발명에 따른 플라즈마 디스플레이 패널을 구동시키기 위한 신호들에 대한 일실시예로서, 상기 도 4에 도시된 파형들에 의해 본 발명은 한정되지 아니한다. 예컨데, 상기 프리 리셋 구간이 생략될 수 있으며, 도 4에 도시된 구동 신호들의 극성 및 전압 레벨은 필요에 따라 변경이 가능하고, 상기 서스테인 방전이 완료된 후에 벽전하 소거를 위한 소거 신호가 서스테인 전극에 인가될 수도 있다. 또한, 상기 서스테인 신호가 스캔 전극(Y)과 서스테인(Z) 전극 중 어느 하나에만 인가되어 서스테인 방전을 일으키는 싱글 서스테인(single sustain) 구동도 가능하다.The driving waveforms shown in FIG. 4 are exemplary embodiments of signals for driving the plasma display panel according to the present invention, and the present invention is not limited to the waveforms shown in FIG. 4. For example, the pre-reset period may be omitted, and the polarity and the voltage level of the driving signals illustrated in FIG. 4 may be changed as necessary. After the sustain discharge is completed, an erase signal for erasing wall charge may be applied to the sustain electrode. May be authorized. In addition, the single sustain driving may be performed by applying the sustain signal to only one of the scan electrode (Y) and the sustain (Z) electrode to generate a sustain discharge.

도 5는 플라즈마 디스플레이 패널의 상부기판에 형성된 전극 구조를 단면도로 간략히 도시한 것으로, 도 1에 도시된 플라즈마 디스플레이 패널 중 하나의 방전셀에 형성되는 유지 전극 쌍(12, 13)의 구조만을 간략하게 도시한 것이다.FIG. 5 is a schematic cross-sectional view of an electrode structure formed on an upper substrate of the plasma display panel, and only the structure of the sustain electrode pairs 12 and 13 formed in one discharge cell of the plasma display panel shown in FIG. It is shown.

도 5를 참조하면, 본 발명의 일실시예에 따른 유지 전극, 즉 스캔 전극 및 서스테인 전극은 기판상에 방전셀의 중심을 기준으로 대칭되게 쌍을 이루며 형성된다. 상기 유지 전극 각각은 방전셀을 가로지르는 적어도 두 개의 전극 라인(61, 62, 71, 72)을 포함하여 구성될 수 있다.Referring to FIG. 5, a sustain electrode, that is, a scan electrode and a sustain electrode according to an embodiment of the present invention are formed in a symmetrical pair on the substrate with respect to the center of the discharge cell. Each of the sustain electrodes may include at least two electrode lines 61, 62, 71, and 72 that cross the discharge cells.

또한, 상기 유지 전극 각각은 상기 두 개의 전극 라인(61과 62, 71과 72)을 연결하는 연결 전극(63, 73)을 더 포함할 수 있다.In addition, each of the sustain electrodes may further include connection electrodes 63 and 73 connecting the two electrode lines 61 and 62, 71 and 72.

전극 라인들(61, 62, 71, 72)은 방전셀을 가로지르며, 방전셀을 구획하는 격벽 중 가로 격벽(50)과 평행한 방향으로 연장될 수 있다.The electrode lines 61, 62, 71, and 72 may cross the discharge cell and may extend in a direction parallel to the horizontal partition wall 50 among partition walls that partition the discharge cell.

연결 전극(63, 73)은 방전셀의 중심 부분에서 개시된 방전이 방전셀의 중심으로부터 멀리 배치된 전극 라인(61, 71) 까지 쉽게 확산 되도록 돕는다.The connecting electrodes 63 and 73 help the discharge initiated in the center portion of the discharge cell to easily diffuse to the electrode lines 61 and 71 disposed away from the center of the discharge cell.

상기한 바와 같이, 복수의 전극 라인들(61, 62, 71, 72) 및 연결 전극(63, 73)을 이용해 방전 효율을 향상시킴으로써, 전체적으로 플라즈마 디스플레이 패널의 발광 효율을 향상시킬 수 있다. 그에 따라, 플라즈마 디스플레이 패널의 휘도를 감소시키지 아니하고 ITO 투명 전극을 제거할 수 있다.As described above, by improving the discharge efficiency using the plurality of electrode lines 61, 62, 71, 72 and the connection electrodes 63, 73, the luminous efficiency of the plasma display panel may be improved as a whole. Accordingly, the ITO transparent electrode can be removed without reducing the luminance of the plasma display panel.

도 5에 도시된 바와 같이 유지 전극 각각이 두 개의 전극 라인(61, 62, 71, 72)으로 구성되는 경우, 디스플레이 영상의 휘도 감소를 방지하기 위해 두 전극 라인(61과 62, 71과 72) 사이 간격을 좁게 형성하는 것이 바람직하며, 그에 반해 두 전극 라인(61과 62, 71과 72) 사이 간격이 좁아짐에 따라 두 유지 전극 사이의 간격은 넓어져 방전 개시 전압이 증가할 수 있다.As shown in FIG. 5, when each of the sustain electrodes is composed of two electrode lines 61, 62, 71, and 72, two electrode lines 61, 62, 71, and 72 may be used to prevent a decrease in luminance of the display image. It is preferable to form a narrow gap therebetween, on the contrary, as the gap between the two electrode lines 61 and 62, 71 and 72 becomes narrower, the gap between the two sustain electrodes becomes wider and the discharge start voltage may increase.

따라서 본 발명에 따른 플라즈마 디스플레이 장치의 경우, 유지 전극을 구성하는 두 전극 라인(61과 62, 71과 72) 사이의 간격을 가변적으로 조정하여, 디스플레이 영상의 휘도를 저하시키지 아니하는 동시에 방전 개시 전압을 감소시킬 수 있다.Therefore, in the plasma display device according to the present invention, the distance between the two electrode lines 61 and 62, 71 and 72 constituting the sustain electrode is variably adjusted so that the brightness of the display image is not lowered and the discharge start voltage is reduced. Can be reduced.

도 6은 본 발명에 따른 플라즈마 디스플레이 패널의 상부기판에 형성된 전극 구조에 대한 제1 실시예를 단면도로 도시한 것이다.6 is a cross-sectional view of a first embodiment of an electrode structure formed on an upper substrate of a plasma display panel according to the present invention.

도 6을 참조하면, 유지 전극을 구성하는 제1 전극 라인(110, 120)과 제2 전극 라인(111, 121) 사이의 간격은 2 이상의 값을 가질 수 있다.Referring to FIG. 6, a distance between the first electrode lines 110 and 120 and the second electrode lines 111 and 121 constituting the sustain electrode may have a value of 2 or more.

즉, 스캔 전극을 구성하는 제1 전극 라인(110)과 제2 전극 라인(111) 사이의 간격이 2 이상의 값을 가질 수 있으며, 서스테인 전극을 구성하는 제1 전극 라인(120)과 제2 전극 라인(121) 사이의 간격이 2 이상의 값을 가질 수 있다.That is, the distance between the first electrode line 110 and the second electrode line 111 constituting the scan electrode may have a value of 2 or more, and the first electrode line 120 and the second electrode constituting the sustain electrode are The spacing between lines 121 may have a value of two or more.

이하에서는 스캔 전극을 구성하는 제1, 2 전극 라인(110, 111)을 중심으로 본 발명에 따른 플라즈마 디스플레이 패널의 상부기판 전극 구조의 일실시예에 대해 설명하기로 한다.Hereinafter, an embodiment of the upper substrate electrode structure of the plasma display panel according to the present invention will be described with reference to the first and second electrode lines 110 and 111 constituting the scan electrode.

도 6을 참조하면, 방전셀의 중심으로부터 멀리 배치된 제2 전극 라인(111)은 방전셀을 구획하는 격벽들 중 가로 격벽(100)과 평행하게 형성될 수 있으며, 방전셀의 중심에 인접하게 배치된 제1 전극 라인(111)은 2 이상의 기울기를 가지는 형태로 형성될 수 있다.Referring to FIG. 6, the second electrode line 111 disposed far from the center of the discharge cell may be formed in parallel with the horizontal partition wall 100 among the partition walls partitioning the discharge cell, and adjacent to the center of the discharge cell. The arranged first electrode line 111 may be formed in a shape having two or more inclinations.

도 6에 도시된 바와 같이, 방젤셀의 좌우 중심으로부터 방전셀의 좌우 외곽으로 갈수록 제1, 2 전극 라인(110, 111) 사이의 간격이 감소할 수 있다.As shown in FIG. 6, the distance between the first and second electrode lines 110 and 111 may decrease from the left and right centers of the Bangsel cells toward the left and right outer edges of the discharge cells.

즉, 제1, 2 전극 라인(110, 111) 사이 간격은 서로 인접한 두 세로 격벽(105, 106) 사이의 중심 라인과 중첩되는 중심 부분에서 최대값(d1)을 가지며, 세로 격벽(105, 106)과 중첩되는 외곽 부분에서 최소값(d2)을 가질 수 있다.That is, the distance between the first and second electrode lines 110 and 111 has a maximum value d1 at the center portion overlapping the center line between two adjacent vertical partition walls 105 and 106, and the vertical partition walls 105 and 106. It may have a minimum value (d2) in the outer portion overlapping with).

도 6에 도시된 바와 같이 제1, 2 전극 라인(110, 111) 사이 간격을 상기 방전셀의 중심 부분에서 가장 크게 함으로써, 주로 방전이 개시되는 방전셀의 중심에서 스캔 전극과 서스테인 전극 사이의 간격을 최소화하여 방전 개시 전압을 감소시킬 수 있다. 그와 동시에, 상기 방전셀의 외곽 부분에서 제1, 2 전극 라인(110, 111) 사이 간격을 감소시킴으로써, 디스플레이 영상의 휘도를 향상시킬 수 있다.As shown in FIG. 6, the distance between the first and second electrode lines 110 and 111 is maximized at the center of the discharge cell, whereby the distance between the scan electrode and the sustain electrode mainly at the center of the discharge cell at which the discharge is started. Can be minimized to reduce the discharge start voltage. At the same time, the brightness of the display image may be improved by reducing the gap between the first and second electrode lines 110 and 111 at the outer portion of the discharge cell.

도 7을 참조하면, 본 발명에 따른 플라즈마 디스플레이 장치는 방전셀의 중심으로부터 멀리 배치된 제2 전극 라인(111, 121)으로부터 그에 인접한 가로 격벽(100, 101) 방향으로 돌출된 돌출 전극(130, 140)을 더 포함할 수 있다.Referring to FIG. 7, the plasma display apparatus according to the present invention protrudes from the second electrode lines 111 and 121 disposed away from the center of the discharge cell in the direction of the horizontal partition walls 100 and 101 adjacent thereto. 140) may be further included.

돌출 전극(130, 140)에 의해, 방전셀의 상하 외곽 영역까지 방전이 확산되어 방전셀 전체 영역에서 방전이 고르게 발생할 수 있고, 그에 따라 디스플레이 영상의 화질을 개선할 수 있다.By the protruding electrodes 130 and 140, the discharge is diffused to the upper and lower outer regions of the discharge cell, so that the discharge is evenly generated in the entire discharge cell area, thereby improving the image quality of the display image.

다음의 표 1은 상기 중심 부분에서의 제1, 2 전극 라인(111, 112) 사이의 간격(d1)과 상기 외곽 부분에서의 제1, 2 전극 라인(111, 112) 사이의 간격(d2)의 변화에 따라 방전 개시 전압 및 디스플레이 영상의 휘도를 측정한 결과이다.Table 1 below shows a gap d1 between the first and second electrode lines 111 and 112 at the center portion and a distance d2 between the first and second electrode lines 111 and 112 at the outer portion. The discharge start voltage and the brightness of the display image are measured according to the change.

도 8는 상기 표 1의 측정 결과에 따라 d1/d2와 방전 개시 전압 사이의 관계를 도시한 것이다.8 shows the relationship between d1 / d2 and the discharge start voltage according to the measurement result of Table 1 above.

표 1 및 도 8을 참조하면, d1/d2가 증가함에 따라, 스캔 전극과 서스테인 전극 사이의 간격, 즉 방전이 개시되는 방전셀 중심 부분에서의 두 제1 전극 라인(110, 120) 사이 간격(g1)이 감소할 수 있으며, 그에 따라 방전 개시 전압이 감소될 수 있다.Referring to Table 1 and FIG. 8, as d1 / d2 increases, the distance between the scan electrode and the sustain electrode, that is, the distance between the two first electrode lines 110 and 120 at the center of the discharge cell at which the discharge is started ( g1) can be reduced, and accordingly, the discharge start voltage can be reduced.

예를 들어, d1/d2가 1.11 이상으로 증가하는 경우, d1/d2가 1.11 미만일 때에 비해 방전 개시 전압이 180V 이하로 급속히 감소할 수 있다.For example, when d1 / d2 increases to 1.11 or more, the discharge start voltage can be rapidly reduced to 180 V or less as compared with when d1 / d2 is less than 1.11.

그에 반해, 표 1에 나타난 바와 같이, d1/d2가 증가함에 따라 방전셀 중심 부분에서의 패널 개구율이 감소하여, 디스플레이 영상의 휘도가 저하될 수 있다. 예를 들어, d1/d2가 1.38을 초과하는 경우, 디스플레이 영상의 휘도가 450cd/m² 이하로 급격히 저하될 수 있다.On the other hand, as shown in Table 1, as d1 / d2 increases, the panel aperture ratio at the center portion of the discharge cell decreases, so that the brightness of the display image may be lowered. For example, when d1 / d2 exceeds 1.38, the brightness of the display image may be rapidly lowered to 450 cd / m ² or less.

따라서 방전 개시 전압을 180V 이하로 낮게 유지하는 동시에 디스플레이 영상의 휘도를 450cd/m² 이상으로 안정되게 유지하기 위해서, 제1, 2 전극 라인(111, 112) 사이의 간격의 최대값과 최소값의 비율(d1/d2)은 1.11 내지 1.38인 것이 바람직하다.Therefore, in order to maintain the discharge start voltage as low as 180V or less and at the same time maintain the brightness of the display image more than 450cd / m ² , the ratio of the maximum value and the minimum value of the interval between the first and second electrode lines 111 and 112. (d1 / d2) is preferably 1.11 to 1.38.

또한, 방전셀의 상하 폭을 고려하면, 제1, 2 전극 라인(111, 112) 사이의 간격의 최대값과 최소값의 비율(d1/d2)은 1.11 내지 1.38일 때, 상기 방전셀의 중심 부분에서의 스캔 전극과 서스테인 전극 사이 거리(g1)는 상기 방셀의 외곽 영역에서의 스캔 전극과 서스테인 전극 사이 거리(g2)의 1.05배 내지 1.4일 수 있다.In addition, in consideration of the vertical width of the discharge cell, the center portion of the discharge cell when the ratio (d1 / d2) of the maximum value and the minimum value of the interval between the first and second electrode lines 111 and 112 is 1.11 to 1.38. The distance g1 between the scan electrode and the sustain electrode at may be 1.05 times to 1.4 times the distance g2 between the scan electrode and the sustain electrode in the outer region of the cell.

즉, 스캔 전극과 서스테인 전극 사이 간격의 최대값과 최소값의 비율(g1/g2)이 1.05배 내지 1.4일 때, 방전 개시 전압을 감소시키는 동시에 디스플레이 영상의 휘도를 저하를 방지할 수 있다.That is, when the ratio (g1 / g2) of the maximum value and the minimum value of the interval between the scan electrode and the sustain electrode is 1.05 times to 1.4, the discharge start voltage can be reduced and the brightness of the display image can be prevented from being lowered.

또한, 디스플레이 패널의 개구율 확보 및 상기한 바와 같은 방전 개시 전압 감소를 위해, 스캔 전극과 서스테인 전극 사이의 거리(g1)은 전극 라인의 선폭(w)의 1.9배 내지 3배인 것이 바람직하다. In addition, in order to secure the aperture ratio of the display panel and to reduce the discharge start voltage as described above, the distance g1 between the scan electrode and the sustain electrode is preferably 1.9 to 3 times the line width w of the electrode line.

도 5 및 도 6에서는 제1 전극 라인(110, 120)의 단면 형상이 각진 형태를 가지는 것으로 도시되어 있으나, 그와 달리 제1 전극 라인(110, 120)의 단면이 곡선 형태를 가질 수도 있다. 이러한 경우에도, 제1, 2 전극 라인(110, 111) 사이 간격이 상기 방전셀의 중심부분에서 가장 큰 값을 가질 수 있다.5 and 6, the cross-sectional shape of the first electrode lines 110 and 120 is illustrated as having an angular shape. Alternatively, the cross-sections of the first electrode lines 110 and 120 may have a curved shape. Even in this case, the distance between the first and second electrode lines 110 and 111 may have the largest value at the center of the discharge cell.

도 9는 본 발명에 따른 플라즈마 디스플레이 패널의 상부기판에 형성된 전극 구조에 대한 제2 실시예를 단면도로 도시한 것이다.9 is a cross-sectional view of a second embodiment of an electrode structure formed on an upper substrate of a plasma display panel according to the present invention.

도 9를 참조하면, 방젤셀의 좌우 중심으로부터 방전셀의 좌우 외곽으로 갈수록 제1, 2 전극 라인(210, 211) 사이의 간격이 증가할 수 있다.Referring to FIG. 9, the distance between the first and second electrode lines 210 and 211 may increase from the left and right centers of the Bangsel cells toward the left and right outer edges of the discharge cells.

예를 들어, 제1, 2 전극 라인(210, 211) 사이 간격은 서로 인접한 두 세로 격벽(105, 106) 사이의 중심 라인과 중첩되는 중심 부분에서 최소값(d1)을 가지며, 세로 격벽(105, 106)과 중첩되는 외곽 부분에서 최대값(d2)을 가질 수 있다.For example, the distance between the first and second electrode lines 210 and 211 has a minimum value d1 at the center portion overlapping with the center line between two adjacent vertical partitions 105 and 106, and the vertical partition 105, It may have a maximum value (d2) in the outer portion overlapping with 106).

도 9에 도시된 바와 같이 제1, 2 전극 라인(210, 211) 사이 간격을 상기 방전셀의 중심 부분에서 가장 작게 함으로써, 주로 방전이 개시되는 방전셀의 중심에서의 개구율을 향상시켜 디스플레이 영상의 휘도를 향상시킬 수 있다. 또한, 상기 방전셀의 외곡 부분에서의 제1, 2 전극 라인(210, 211) 사이 간격(d2)을 증가시켜 방전 효율이 크게 저하되는 것을 방지할 수 있다.As shown in FIG. 9, the gap between the first and second electrode lines 210 and 211 is made the smallest at the center of the discharge cell, thereby improving the aperture ratio at the center of the discharge cell at which the discharge is initiated. The brightness can be improved. In addition, the interval d2 between the first and second electrode lines 210 and 211 in the outer portion of the discharge cell may be increased to prevent the discharge efficiency from being greatly reduced.

도 10을 참조하면, 본 발명에 따른 플라즈마 디스플레이 장치는 방전셀의 중심에 인접하게 배치된 제1 전극 라인(210, 220)으로부터 방전셀의 중심 방향으로 돌출된 돌출 전극(230, 231, 240, 241)을 더 포함할 수 있다.Referring to FIG. 10, the plasma display apparatus according to the present invention protrudes from the first electrode lines 210 and 220 disposed adjacent to the center of the discharge cell in the direction of the center of the discharge cell. 241 may be further included.

상기 돌출 전극(230, 231, 240, 241)에 의해, 방전 개시 전압을 감소시키고 방전 효율을 향상시켜 구동 전압 마진을 개선할 수 있으며, 전류 패스의 길이를 증가시켜 유지 전극을 제1, 2 전극 라인(210와 211, 220과 221)으로 구성함에 따라 발생할 수 있는 점등 지연 현상을 감소시킬 수 있다.By the protruding electrodes 230, 231, 240, and 241, the driving voltage margin can be improved by reducing the discharge start voltage and improving the discharge efficiency, and by increasing the length of the current path, the sustain electrode is connected to the first and second electrodes. By configuring the lines 210 and 211, 220, and 221, a lighting delay that may occur may be reduced.

도 10에 도시된 바와 같이 제1 전극 라인(210)으로부터 돌출된 돌출 전극(230, 231)의 개수는 2개일 수 있다.As shown in FIG. 10, the number of protruding electrodes 230 and 231 protruding from the first electrode line 210 may be two.

또한, 2 개의 돌출 전극(230, 231)이 방전셀의 중심부분에 위치하는 경우 디스플레이 영상의 휘도가 저하될 수 있으므로, 디스플레이 영상의 휘도를 저하시키지 아니하고 방전 효율을 향상시키기 위해, 서로 인접한 두 세로 격벽(205, 206) 사이 간격(a1)은 돌출 전극(230, 231) 사이 간격(a2)의 1.7배 내지 3배인 것이 바람직하다.In addition, when the two protruding electrodes 230 and 231 are positioned at the center portion of the discharge cell, the brightness of the display image may be lowered. The spacing a1 between the partition walls 205 and 206 is preferably 1.7 to 3 times the spacing a2 between the protruding electrodes 230 and 231.

도 11을 참조하면, 본 발명에 따른 플라즈마 디스플레이 장치는 방전셀의 중심으로부터 멀리 배치된 제2 전극 라인(211, 221)으로부터 그에 인접한 가로 격벽(200, 201) 방향으로 돌출된 돌출 전극(230, 240)을 더 포함할 수 있다.Referring to FIG. 11, the plasma display apparatus according to the present invention protrudes from the second electrode lines 211 and 221 disposed away from the center of the discharge cell in the direction of the horizontal partition walls 200 and 201 adjacent thereto. 240 may be further included.

돌출 전극(230, 240)에 의해, 방전셀의 상하 외곽 영역까지 방전이 확산되어 방전셀 전체 영역에서 방전이 고르게 발생할 수 있고, 그에 따라 디스플레이 영상의 화질을 개선할 수 있다.By the protruding electrodes 230 and 240, the discharge is diffused to the upper and lower outer regions of the discharge cell, so that the discharge is evenly generated in the entire discharge cell area, thereby improving the image quality of the display image.

다음의 표 2는 상기 중심 부분에서의 제1, 2 전극 라인(211, 212) 사이의 간격(d1)과 상기 외곽 부분에서의 제1, 2 전극 라인(211, 212) 사이의 간격(d2)의 변화에 따라 방전 개시 전압 및 디스플레이 영상의 휘도를 측정한 결과이다.Table 2 below shows the spacing d1 between the first and second electrode lines 211 and 212 at the center portion and the spacing d2 between the first and second electrode lines 211 and 212 at the outer portion. The discharge start voltage and the brightness of the display image are measured according to the change.

도 12는 상기 표 2의 측정 결과에 따라 d1/d2와 방전 개시 전압 사이의 관계를 도시한 것이다.FIG. 12 shows the relationship between d1 / d2 and the discharge start voltage according to the measurement result of Table 2. FIG.

표 2 및 도 12를 참조하면, d1/d2가 감소함에 따라, 스캔 전극과 서스테인 전극 사이의 간격, 즉 방전이 개시되는 방전셀 중심 부분에서의 두 제1 전극 라인(210, 220) 사이 간격(g1)이 증가할 수 있으며, 그에 따라 방전 개시 전압이 증가될 수 있다.Referring to Table 2 and FIG. 12, as d1 / d2 decreases, an interval between the scan electrode and the sustain electrode, that is, an interval between two first electrode lines 210 and 220 at the center of the discharge cell at which discharge is initiated ( g1) may increase, and accordingly, the discharge start voltage may increase.

예를 들어, d1/d2가 0.75 미만으로 감소하는 경우, d1/d2가 0.75 이상일 때에 비해 방전 개시 전압이 187V 이상으로 급속히 증가할 수 있다.For example, when d1 / d2 decreases to less than 0.75, the discharge start voltage may rapidly increase to 187V or more as compared with when d1 / d2 is 0.75 or more.

또한, 표 2에 나타난 바와 같이, d1/d2가 증가함에 따라 방전셀 중심 부분에서의 패널 개구율이 감소하여, 디스플레이 영상의 휘도가 저하될 수 있다. 예를 들어, d1/d2가 0.94를 초과하는 경우, 디스플레이 영상의 휘도가 450cd/m² 이하로 급격히 저하될 수 있다.In addition, as shown in Table 2, as d1 / d2 increases, the panel aperture ratio at the center portion of the discharge cell decreases, so that the brightness of the display image may decrease. For example, when d1 / d2 exceeds 0.94, the brightness of the display image may be rapidly lowered to 450 cd / m ² or less.

따라서 디스플레이 영상의 휘도를 향상시킴과 동시에 방전 개시 전압을 크게 증가시키지 않기 위해, 제1, 2 전극 라인(211, 212) 사이의 간격의 최대값과 최소값의 비율(d1/d2)은 0.75 내지 0.94인 것이 바람직하다.Therefore, in order to improve the brightness of the display image and not to increase the discharge start voltage significantly, the ratio d1 / d2 of the maximum value and the minimum value of the interval between the first and second electrode lines 211 and 212 is 0.75 to 0.94. Is preferably.

또한, 디스플레이 패널의 개구율 확보 및 상기한 바와 같은 방전 개시 전압 감소를 위해, 스캔 전극과 서스테인 전극 사이의 거리(g1)은 전극 라인의 선폭(w)의 1.9배 내지 3배인 것이 바람직하다.In addition, in order to secure the aperture ratio of the display panel and to reduce the discharge start voltage as described above, the distance g1 between the scan electrode and the sustain electrode is preferably 1.9 to 3 times the line width w of the electrode line.

도 9 내지 도 11에서는 제1 전극 라인(210, 220)의 단면 형상이 각진 형태를 가지는 것으로 도시되어 있으나, 그와 달리 제1 전극 라인(210, 220)의 단면이 곡선 형태를 가질 수도 있다. 이러한 경우에도, 제1, 2 전극 라인(210, 211) 사이 간격이 상기 방전셀의 중심부분에서 가장 작은 값을 가질 수 있다.9 to 11, the cross-sectional shape of the first electrode lines 210 and 220 is illustrated as having an angular shape. Alternatively, the cross-sections of the first electrode lines 210 and 220 may have a curved shape. Even in this case, the interval between the first and second electrode lines 210 and 211 may have the smallest value at the center of the discharge cell.

이상 본 발명의 바람직한 실시예에 대해 상세히 기술하였지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구범위에 정의된 본 발명의 정신 및 범위에 벗어나지 않으면서 본 발명을 여러 가지로 변형 또는 변경하여 실시할 수 있음을 알 수 있을 것이다. 따라서, 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.Although a preferred embodiment of the present invention has been described in detail above, those skilled in the art to which the present invention pertains can make various changes without departing from the spirit and scope of the invention as defined in the appended claims. It will be appreciated that modifications or variations may be made to the branches. Accordingly, modifications to future embodiments of the present invention will not depart from the technology of the present invention.

도 1은 본 발명에 따른 플라즈마 디스플레이 패널의 구조에 대한 일실시예를 나타내는 사시도이다.1 is a perspective view showing an embodiment of the structure of a plasma display panel according to the present invention.

도 2 는 플라즈마 디스플레이 패널의 전극 배치에 대한 일실시예를 도시한 도면이다. 2 is a diagram illustrating an embodiment of an electrode arrangement of a plasma display panel.

도 3은 하나의 프레임(frame)을 복수의 서브필드(subfield)로 나누어 플라즈마 디스플레이 패널을 시분할 구동시키는 방법에 대한 일실시예를 나타내는 타이밍도이다.FIG. 3 is a timing diagram illustrating an embodiment of a method of time-divisionally driving a plasma display panel by dividing one frame into a plurality of subfields.

도 4는 플라즈마 디스플레이 패널을 구동시키기 위한 구동 신호의 파형에 대한 일실시예를 나타내는 타이밍도이다.4 is a timing diagram illustrating an embodiment of a waveform of a driving signal for driving a plasma display panel.

도 5는 플라즈마 디스플레이 패널의 상부기판에 형성된 전극 구조를 간략하게 나타내는 단면도이다.5 is a cross-sectional view schematically illustrating an electrode structure formed on an upper substrate of a plasma display panel.

도 6 및 도 7은 본 발명에 따른 플라즈마 디스플레이 패널의 상부기판에 형성된 전극 구조에 대한 실시예들을 나타내는 단면도이다.6 and 7 are cross-sectional views illustrating embodiments of an electrode structure formed on an upper substrate of a plasma display panel according to the present invention.

도 9 내지 도 11은 본 발명에 따른 플라즈마 디스플레이 패널의 상부기판에 형성된 전극 구조에 대한 다른 실시예들을 나타내는 단면도이다.9 to 11 are cross-sectional views illustrating other embodiments of an electrode structure formed on an upper substrate of a plasma display panel according to the present invention.

도 8 및 도 12는 본 발명에 따른 플라즈마 디스플레이 패널의 방전 개시 전압 측정 결과를 나타내는 그래프이다.8 and 12 are graphs illustrating a discharge start voltage measurement result of the plasma display panel according to the present invention.

Claims (10)

상부기판; 상기 상부기판에 형성되는 제1 전극 및 2 전극; 상기 상부기판과 대향하여 배치되는 하부기판; 및 상기 하부기판에 형성되는 제3 전극을 포함하는 플라즈마 디스플레이 장치에 있어서,Upper substrate; First and second electrodes formed on the upper substrate; A lower substrate disposed to face the upper substrate; And a third electrode formed on the lower substrate. 상기 제1, 2 전극 중 적어도 하나는At least one of the first and second electrodes 단일 층(one layer)으로 형성되며, 상기 제3 전극과 교차하는 방향으로 형성된 제1, 2 전극 라인; 및 상기 제1, 2 전극 라인을 연결하는 연결 전극을 포함하고,First and second electrode lines formed in a single layer and formed in a direction crossing the third electrode; And a connection electrode connecting the first and second electrode lines. 상기 제1, 2 전극 라인 사이의 간격은 2 이상의 값을 가지는 것을 특징으로 하는 플라즈마 디스플레이 장치.Wherein the interval between the first and second electrode lines has a value of 2 or more. 제1항에 있어서,The method of claim 1, 상기 하부기판에 상기 제3 전극과 교차하는 방향으로 형성된 가로 격벽을 포함하고,A horizontal partition wall formed on the lower substrate in a direction crossing the third electrode; 상기 제1, 2 전극 라인 중 방전셀의 중심에 더 인접한 상기 제1 전극 라인은 2 이상의 기울기를 가지고 형성되며, 상기 제2 전극 라인은 상기 가로 격벽과 평행하게 형성되는 것을 특징으로 하는 플라즈마 디스플레이 장치.Among the first and second electrode lines, the first electrode line further adjacent to the center of the discharge cell has a slope of 2 or more, and the second electrode line is formed in parallel with the horizontal partition wall. . 제1항에 있어서,The method of claim 1, 상기 하부기판에 상기 제1, 2 전극과 교차하는 방향으로 서로 인접하게 형성된 제1, 2 세로 격벽을 포함하고,The lower substrate includes first and second vertical partition walls formed adjacent to each other in a direction crossing the first and second electrodes, 상기 제1, 2 세로 격벽 사이의 중간 라인과 중첩되는 부분에서의 상기 제1, 2 전극 라인 사이 간격은 상기 제1 세로 격벽과 중첩되는 부분에서의 상기 제1, 2 전극 라인 사이 간격보다 큰 것을 특징으로 하는 플라즈마 디스플레이 장치.The distance between the first and second electrode lines in the portion overlapping the middle line between the first and second vertical partition walls is greater than the distance between the first and the second electrode lines in the portion overlapping the first vertical partition wall. And a plasma display device. 제3항에 있어서,The method of claim 3, 상기 중간 라인과 중첩되는 부분에서의 상기 제1, 2 전극 라인 사이 간격은 상기 제1 세로 격벽과 중첩되는 부분에서의 상기 제1, 2 전극 라인 사이 간격의 1.11배 내지 1.38배인 것을 특징으로 하는 플라즈마 디스플레이 장치.Wherein the spacing between the first and second electrode lines in the portion overlapping the intermediate line is 1.11 times to 1.38 times the spacing between the first and second electrode lines in the portion overlapping the first vertical partition wall. Display device. 제3항에 있어서,The method of claim 3, 상기 중간 라인과 중첩되는 부분에서의 상기 제1, 2 전극 사이 간격은 상기 제1 세로 격벽과 중첩되는 부분에서의 상기 제1, 2 전극 사이 간격의 1.05배 내지 1.4배인 것을 특징으로 하는 플라즈마 디스플레이 장치.The distance between the first and second electrodes in the portion overlapping the intermediate line is 1.05 to 1.4 times the distance between the first and the second electrode in the portion overlapping the first vertical partition wall. . 제1항에 있어서,The method of claim 1, 상기 하부기판에 상기 제1, 2 전극과 교차하는 방향으로 서로 인접하게 형성된 제1, 2 세로 격벽을 포함하고,The lower substrate includes first and second vertical partition walls formed adjacent to each other in a direction crossing the first and second electrodes, 상기 제1, 2 세로 격벽 사이의 중간 라인과 중첩되는 부분에서의 상기 제1, 2 전극 라인 사이의 간격은 상기 제1 세로 격벽과 중첩되는 부분에서의 상기 제1, 2 전극 라인 사이 간격보다 작은 것을 특징으로 하는 플라즈마 디스플레이 장치.The distance between the first and second electrode lines in the portion overlapping with the middle line between the first and second vertical partition walls is smaller than the distance between the first and second electrode lines in the portion overlapping the first vertical partition wall. Plasma display device, characterized in that. 제6항에 있어서,The method of claim 6, 상기 중간 라인과 중첩되는 부분에서의 상기 제1, 2 전극 라인 사이 간격은 상기 제1 세로 격벽과 중첩되는 부분에서의 상기 제1, 2 전극 라인 사이 간격의 0.75배 내지 0.94배인 것을 특징으로 하는 플라즈마 디스플레이 장치.Wherein the spacing between the first and second electrode lines in the portion overlapping the intermediate line is 0.75 to 0.94 times the spacing between the first and second electrode lines in the portion overlapping the first vertical partition wall. Display device. 제1항에 있어서,The method of claim 1, 상기 제1, 2 전극 라인 중 방전셀의 중심에 더 인접한 상기 제1 전극 라인으로부터 상기 방전셀의 중심 방향으로 돌출된 제1, 2 돌출전극을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.And first and second protruding electrodes protruding toward the center of the discharge cell from the first electrode line further adjacent to the center of the discharge cell among the first and second electrode lines. 제8항에 있어서,The method of claim 8, 상기 하부기판에 상기 제1, 2 전극과 교차하는 방향으로 서로 인접하게 형성된 제1, 2 세로 격벽을 포함하고,The lower substrate includes first and second vertical partition walls formed adjacent to each other in a direction crossing the first and second electrodes, 상기 제1, 2 세로 격벽 사이의 간격은 상기 제1, 2 돌출 전극 사이 간격의 1.7배 내지 3배인 것을 특징으로 하는 플라즈마 디스플레이 장치.And a spacing between the first and second vertical partitions is 1.7 to 3 times the spacing between the first and second protruding electrodes. 제1항에 있어서,The method of claim 1, 상기 제1, 2 전극 사이의 최단 거리는 상기 제1 전극 라인의 폭의 1.9배 내지 3배인 것을 특징으로 하는 플라즈마 디스플레이 장치.And the shortest distance between the first and second electrodes is 1.9 to 3 times the width of the first electrode line.

Images