KR20090071494A - Method of manufacturing for printed wiring board - Google Patents

Method of manufacturing for printed wiring board Download PDF

Info

Publication number
KR20090071494A
KR20090071494A KR1020080134864A KR20080134864A KR20090071494A KR 20090071494 A KR20090071494 A KR 20090071494A KR 1020080134864 A KR1020080134864 A KR 1020080134864A KR 20080134864 A KR20080134864 A KR 20080134864A KR 20090071494 A KR20090071494 A KR 20090071494A
Authority
KR
South Korea
Prior art keywords
layer
plating
copper
wiring board
manufacturing
Prior art date
Application number
KR1020080134864A
Other languages
Korean (ko)
Other versions
KR101399408B1 (en
Inventor
치카 카와카미
Original Assignee
미쓰이 긴조꾸 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰이 긴조꾸 고교 가부시키가이샤 filed Critical 미쓰이 긴조꾸 고교 가부시키가이샤
Publication of KR20090071494A publication Critical patent/KR20090071494A/en
Application granted granted Critical
Publication of KR101399408B1 publication Critical patent/KR101399408B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

A manufacturing method of a printed circuit board is provided to obtain a circuit pattern of a fine pitch having a flat surface by preventing etching of a circuit surface in a peeling process of a photoresist layer. A conductive underlying layer(23) is formed on a surface of an insulation board(10). A photoresist layer(31) is formed on a surface of the underlying layer. A concave part(33A) is formed by patterning a resist pattern(33) on the photoresist layer. The concave part exposes the underlying layer. A copper plating layer(24) is formed on the underlying layer exposed by the concave part by using a PPR(Periodic Pulse Reverse) plating method. A circuit pattern is formed by successively removing the photoresist layer and the underlying layer. A pitch of the circuit pattern is less than 30um.

Description

프린트 배선 기판의 제조 방법{Method of manufacturing for printed wiring board}Method of manufacturing printed wiring board

본 발명은 COF 필름 캐리어 테이프 등의 프린트 배선 기판의 제조 방법에 관한 것이다.This invention relates to the manufacturing method of printed wiring boards, such as a COF film carrier tape.

절연 필름, 접착제층 및 도전성 금속박으로 형성된 배선 패턴이 형성된 3층 구조의 TAB 테이프 혹은 절연 필름 위에 직접 도전성 금속박으로 이루어지는 배선 패턴이 형성된 2층 구조의 COF 테이프 등의 프린트 배선판의 출력측 아우터 리드 및 입력측 아우터 리드는, 예를 들어 액정 패널 혹은 강성(rigid) 프린트 배선판의 회로부와 이방성 도전 필름(ACF: Anisotropic Conductive Film)으로 전기적으로 접속된다.Output side outer lead and input side outer of printed wiring board, such as TAB tape of 3-layer structure with wiring pattern formed of insulating film, adhesive layer and conductive metal foil, or COF tape of 2-layer structure with wiring pattern made of conductive metal foil directly on insulating film The lead is electrically connected to, for example, an anisotropic conductive film (ACF) and a circuit portion of a liquid crystal panel or a rigid printed wiring board.

최근 액정 화면의 고정밀화에 수반하여 드라이버 IC 칩의 금 범프의 미세 피치화가 진행됨에 따라 COF 등의 IC 실장용 프린트 배선판에서도 이너 리드 피치가 20㎛ 이하로 세선화된 회로를 형성하는 것이 필요해지고 있으며, 15㎛ 피치도 시야에 들어 왔다.As the fine pitch of the bumps of the driver IC chip is advanced with high precision of the LCD screen, it is necessary to form a thinner circuit with an inner lead pitch of 20 μm or less in printed circuit boards for IC mounting such as COF. , 15 탆 pitch also entered the field of view.

종래에는 이와 같이 세선화된 프린트 배선판을 형성하기 위해서는 사용할 도 전성 금속박을 얇게 할 필요가 있다고 생각되었다. 예를 들어, 10㎛ 이하의 선폭, 배선 간격을 10㎛ 이하로 한 회로를 에칭에 의해 형성하고자 하는 경우에는, 도체가 되는 도전성 금속박(예: 전해 동박)의 두께를 선폭 이하(예를 들어, 5㎛ 이하)로 하지 않으면 원하는 세선화된 선폭(예를 들어, 선폭을 6㎛ 이상)으로 할 수 없다는 문제가 있다. 또한, 선폭이 가늘면 이너 리드 본딩에 있어서의 주석 도금 흐름에 의한 동 부식에 의해 Cu가 더욱 가늘어지거나 패턴이 기울어질 가능성이 있다.Conventionally, in order to form such a thin printed wiring board, it was thought that it is necessary to thin the conductive metal foil to be used. For example, when it is desired to form a circuit having a line width of 10 μm or less and a wiring interval of 10 μm or less by etching, the thickness of the conductive metal foil (for example, electrolytic copper foil) serving as a conductor is equal to or less than the line width (eg, If it is not set to 5 mu m or less, there is a problem that the desired thinned line width (for example, line width of 6 mu m or more) cannot be made. In addition, when the line width is thin, there is a possibility that Cu becomes thinner or the pattern is inclined due to copper corrosion caused by the tin plating flow in the inner lead bonding.

그렇지만 Cu박 등의 도전성 금속박의 두께를 5㎛ 이하로 하면 이방성 도전 필름(ACF)에 의한 접속 신뢰성이 현저하게 저하된다. 이는 Cu박과 같은 도전성 금속박의 두께 혹은 피치에 대하여, 이방성 도전 접착제 중에 함유되는 도전성 입자의 사이즈가 큰 점 및 바인더가 되는 접착제 시트 두께가 두꺼운 점에 기인하는 기계적 제약으로 추측되고 있다.However, when the thickness of conductive metal foils, such as Cu foil, shall be 5 micrometers or less, the connection reliability by anisotropic conductive film (ACF) will fall remarkably. This is presumed to be a mechanical constraint due to the point that the size of the conductive particles contained in the anisotropic conductive adhesive is large and the thickness of the adhesive sheet used as the binder is thick with respect to the thickness or pitch of the conductive metal foil such as Cu foil.

그런데 최근에는 세미 애디티브(Semi-Additive)법에 의한 초미세 피치 배선 패턴의 형성 기술이 진보하여, 이 기술에 의해 Cu 등의 도체 두께가 8㎛로 두껍더라도 20㎛ 피치 이하의 배선 패턴을 형성하는 것이 가능해졌다.However, in recent years, the technology of forming an ultra fine pitch wiring pattern by the semi-additive method has been advanced, so that even if the conductor thickness of Cu or the like is 8 μm thick, a wiring pattern of 20 μm pitch or less is formed. It is possible to do

이와 같은 세미 애디티브법은 절연체층 위에 하지층을 형성하고, 이어서 이 위에 배선 패턴의 리버스가 되는 레지스트 패턴을 형성한 후, 전기 동 도금하고, 그 후 레지스트를 박리하고 하지층을 제거하여 배선 패턴을 형성하는 것이다.This semi-additive method forms a base layer on the insulator layer, and then forms a resist pattern on the insulator layer to reverse the wiring pattern, followed by electroplating, then peeling off the resist and removing the underlayer to form a wiring pattern. To form.

이와 같은 세미 애디티브법에서의 도금 공정에서는, 황산동계 도금액을 이용하는 것이 주류이고, 도금법으로서는 직류 도금법, PC(정전류) 도금법, PPR(주기적 역전류) 도금법 등이 알려져 있지만, 도금액 관리의 용이함 등으로 인하여 직류 도금법이 주류이다.In the semi-additive process, the copper sulfate plating solution is mainly used. As the plating method, a direct current plating method, a PC (constant current) plating method, a PPR (cyclic reverse current) plating method, and the like are known. Due to the DC plating is the mainstream.

이와 같은 세미 애디티브법에서는 동박을 패터닝하는 방법과 비교하여 배선 패턴의 표면의 평탄성이 저하되는 것이 염려되며, 초미세 피치의 배선 패턴을 정밀하게 관찰하면, 배선의 폭방향으로 절단된 단면에서 표면이 위로 볼록한 형상이 되는 경향이 있음을 알 수 있다.In such a semiadditive process, there is a concern that the flatness of the surface of the wiring pattern is lowered as compared with the method of patterning the copper foil. It can be seen that this tends to be a convex shape above this.

여기서, 세미 애디티브법에서 배선 패턴의 평탄화를 고려한 종래 기술로서는 이하와 같은 것이 있다.Here, the conventional techniques which considered the planarization of the wiring pattern in the semiadditive method are as follows.

예를 들어, 특허 문헌 1에는, 세미 애디티브법에 의해 도금 레지스트로 형성된 비아 랜드 패드 부분 및/또는 배선 회로 부분에 산성 전기 동 도금에 의해 동을 충전하여 배선 회로를 형성할 때에, 리버스 전해를 행하여 배선 회로 표면을 평탄화하는 기술이 개시되어 있지만, 어디까지나 비아 랜드 패드 부분의 평탄화에 관련된 기술이다.For example, Patent Document 1 discloses reverse electrolysis when forming a wiring circuit by filling copper by acidic electroplating on a via land pad portion and / or a wiring circuit portion formed of a plating resist by a semiadditive process. Although the technique of performing a planarization of the surface of a wiring circuit is disclosed, it is the technique related to the planarization of the via land pad part only.

또한, 특허 문헌 2에는, 도체 패턴을 PPR 도금에서 필요한 두께보다 약간 두껍게 형성한 후, 표면의 여분의 도금층을 연마에 의해 절삭함으로써 평탄한 패턴을 얻는 기술이 개시되어 있다.In addition, Patent Document 2 discloses a technique of obtaining a flat pattern by forming a conductor pattern slightly thicker than the thickness required for PPR plating, and then cutting an extra plating layer on the surface by polishing.

특허 문헌 3에는, 평면 코일의 제조에 관련된 것이지만, PPR 도금에 의해 도금 두께의 편차를 작게 하는 기술이 개시되어 있다.Patent Literature 3 relates to the manufacture of planar coils, but discloses a technique for reducing the variation in plating thickness by PPR plating.

이와 같이, 종래 기술에는 세미 애디티브법에 의해 초미세 피치의 배선 패턴을 형성할 때에, 배선의 폭방향의 단면의 표면이 볼록한 형상이 되는 문제점을 해 결하는 기술이 없다.As described above, in the prior art, there is no technique for solving the problem that the surface of the cross section in the width direction of the wiring becomes convex when forming the wiring pattern with the ultra fine pitch by the semiadditive method.

[특허 문헌 1] 일본 특허 공개 제2005-146328호 공보 [Patent Document 1] Japanese Unexamined Patent Application Publication No. 2005-146328

[특허 문헌 2] 일본 특허 공개 제2002-246744호 공보[Patent Document 2] Japanese Unexamined Patent Publication No. 2002-246744

[특허 문헌 3] 일본 특허 공개 제2006-203013호 공보[Patent Document 3] Japanese Patent Application Laid-Open No. 2006-203013

본 발명은, 상술한 상황에 착안하여 초미세 피치의 배선으로 해도 폭방향의 단면(횡단면)의 표면이 평탄해지는 배선을 제작할 수 있는 프린트 배선 기판의 제조 방법을 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method for manufacturing a printed wiring board which can produce a wiring in which the surface of the cross section (lateral cross section) in the width direction is flat even with the wiring having an ultra fine pitch in view of the above situation.

본 발명의 제l 양태는, 절연 기재의 표면에 도전성의 하지층을 형성하고, 이 하지층의 표면에 포토레지스트층을 형성하여 이 포토레지스트층에 소정의 패턴을 노광·현상하여 패터닝함으로써 상기 하지층을 노출시키는 오목부를 형성하고, 이 오목부의 하지층 위에 동 도금층을 형성하고, 그 후 패터닝된 포토레지스트층을 박리하고, 이어서 포토레지스트층의 박리에 의해 노출된 하지층을 제거하여 배선 패턴을 형성하는 프린트 배선 기판의 제조 방법에 있어서, 상기 동 도금층의 형성을 PPR(주기적 역전류 펄스) 도금법으로 행하고, 이때 황산동 5수화물의 농도가 50 ~ 90g/L이고 황산 농도가 180 ~ 210g/L인 도금액을 이용하여 인가하는 펄스의 전류 밀도비를 정(正):부(負) = 1:1.2 ~ 1:1.8의 범위의 도금 조건으로 하는 것을 특징으로 하는 프린트 배선 기판의 제조 방법이다.According to a first aspect of the present invention, a conductive base layer is formed on the surface of an insulating substrate, a photoresist layer is formed on the surface of the base layer, and a predetermined pattern is exposed and developed on the photoresist layer to pattern the substrate. A concave portion for exposing the layer is formed, a copper plating layer is formed on the under layer of the concave portion, and then the patterned photoresist layer is peeled off, and then the underlying layer exposed by peeling off the photoresist layer is removed to form a wiring pattern. In the method of manufacturing a printed wiring board to be formed, the copper plating layer is formed by a PPR (cyclic reverse current pulse) plating method, wherein the concentration of copper sulfate pentahydrate is 50 to 90 g / L and the sulfuric acid concentration is 180 to 210 g / L. The current density ratio of pulses to be applied using the plating liquid is defined as plating conditions in the range of positive: negative = 1: 1.2 to 1: 1.8. It is a way.

이와 같은 제1 양태에서는 동 도금층의 형성을 소정 조건하의 PPR법으로 행함으로써, 횡단면의 표면이 평탄한 초미세 피치의 배선을 형성할 수 있다. 또한, 표면이 평탄해지기 때문에, 배선 패턴의 AOI(Automatic Optical Inspection) 등의 자동 검사가 용이해진다.In such a first aspect, the copper plating layer is formed by a PPR method under predetermined conditions, whereby a wire having an extremely fine pitch having a flat cross section surface can be formed. Moreover, since the surface becomes flat, automatic inspection of AOI (Automatic Optical Inspection) etc. of a wiring pattern becomes easy.

본 발명의 제2 양태는, 상기 동 도금층의 형성에서 인가하는 펄스의 인가 시간을, 정을 18 ~ 22msec, 부를 0.5 ~ 1.5msec로 하는 것을 특징으로 하는 제1 양태에 기재된 프린트 배선 기판의 제조 방법이다.The 2nd aspect of this invention makes the application time of the pulse applied by formation of the said copper plating layer the crystal | crystallization 18-22 msec, and 0.5-1.5 msec, The manufacturing method of the printed wiring board of 1st aspect characterized by the above-mentioned. to be.

이와 같은 제2 양태에서는, PPR법의 펄스를 소정의 펄스로 함으로써, 더욱 확실하게 평탄한 초미세 피치의 배선을 제조할 수 있다.In such a second aspect, by making the pulse of the PPR method a predetermined pulse, it is possible to manufacture the wiring of the ultra fine pitch even more reliably.

본 발명의 제3 양태는, 배선 피치가 30㎛ 이하인 배선 패턴을 형성하는 것을 특징으로 하는 제1 또는 제2의 양태에 기재된 프린트 배선 기판의 제조 방법이다.The 3rd aspect of this invention forms the wiring pattern whose wiring pitch is 30 micrometers or less, The manufacturing method of the printed wiring board as described in the 1st or 2nd aspect characterized by the above-mentioned.

이와 같은 제3 양태에서는, 배선 피치가 30㎛ 이하인 배선 패턴을 형성할 수 있다.In such 3rd aspect, the wiring pattern whose wiring pitch is 30 micrometers or less can be formed.

본 발명의 제4 양태는, 상기 동 도금층의 표면에 금 도금층을 형성한 후, 포토레지스트층을 박리하는 것을 특징으로 하는 제1 내지 제3 중 어느 한 양태에 기재된 프린트 배선 기판의 제조 방법이다.A 4th aspect of this invention is a manufacturing method of the printed wiring board as described in any one of the 1st-3rd aspect which peels a photoresist layer after forming a gold plating layer on the surface of the said copper plating layer.

이와 같은 제4 양태에서는, 동 도금층 위에 금 도금을 형성한 후 레지스트층을 박리함으로써, 레지스트층의 박리 공정에서의 배선 표면의 에칭이 방지되고, 또한 확실하게 표면이 평탄한 미세 피치의 배선 패턴이 얻어진다.In such a fourth aspect, after the gold plating is formed on the copper plating layer, the resist layer is peeled off, thereby preventing the etching of the wiring surface in the peeling step of the resist layer, and reliably obtaining a fine pitch wiring pattern having a flat surface. Lose.

본 발명의 제5 양태는, 상기 하지층이, Ni-Cr 합금으로 이루어지는 씨드층과 동 박막층으로 형성되는 것을 특징으로 하는 제1 내지 제4 중 어느 한 양태에 기재된 프린트 배선 기판의 제조 방법이다.A fifth aspect of the present invention is the method for manufacturing a printed wiring board according to any one of the first to fourth aspects, wherein the base layer is formed of a seed layer made of a Ni-Cr alloy and a copper thin film layer.

이와 같은 제5 양태에서는, 하지층을 Ni-Cr 합금으로 이루어지는 씨드층과 동 박막층으로 형성함으로써, 동 도금층이 양호하게 형성될 수 있고 또한 레지스트 박리 후의 하지층의 제거가 비교적 용이하며, 보다 확실하게 표면이 평탄한 초미세 피치의 배선 패턴이 얻어진다.In such a fifth aspect, the base layer is formed of a seed layer made of a Ni-Cr alloy and a copper thin film layer, whereby the copper plating layer can be formed satisfactorily, and the removal of the base layer after peeling the resist is relatively easy, and more reliably. An ultrafine pitch wiring pattern with a flat surface is obtained.

이하, 본 발명의 일 실시형태에 따른 프린트 배선 기판의 제조 방법을 설명한다.Hereinafter, the manufacturing method of the printed wiring board which concerns on one Embodiment of this invention is demonstrated.

도 l에는, 일 실시형태에 따른 프린트 배선 기판의 제조 방법에 의해 제조한 프린트 배선 기판인 COF 필름 캐리어 테이프를 나타낸다.In FIG. 1, the COF film carrier tape which is a printed wiring board manufactured by the manufacturing method of the printed wiring board which concerns on one Embodiment is shown.

도 1에 나타내는 본 실시형태의 COF 필름 캐리어 테이프(1)는, 폴리이미드층으로 이루어지는 절연 기재(10) 위에, 도체층으로 이루어지는 원하는 패턴을 가지는 배선 패턴(20)을 형성한 것이고, 배선 패턴(20)은, 일반적으로는 단자가 되는 이너 리드(21A, 22A) 및 아우터 리드(21B, 22B)를 가지는 배선을 구비한다. COF 필름 캐리어 테이프(1)의 절연 기판(10)의 폭방향의 양측에는, 일반적으로는 스프로킷 홀(2)이 형성되고, 배선 패턴(20)의 이너 리드(21A, 22A) 및 아우터 리드(21B, 22B)를 제외한 영역에는, 배선 패턴(20)을 덮도록 솔더 레지스트층(3)이 마련되어 있다The COF film carrier tape 1 of this embodiment shown in FIG. 1 forms the wiring pattern 20 which has the desired pattern which consists of a conductor layer on the insulating base material 10 which consists of a polyimide layer, 20 generally includes wirings having inner leads 21A and 22A serving as terminals and outer leads 21B and 22B. Sprocket holes 2 are generally formed at both sides in the width direction of the insulating substrate 10 of the COF film carrier tape 1, and the inner leads 21A and 22A and the outer lead 21B of the wiring pattern 20 are formed. , Except for 22B), the solder resist layer 3 is provided so as to cover the wiring pattern 20.

여기서, 도 1의 프린트 배선 기판의 제조 방법에 대하여 도면을 참조하면서 구체적으로 설명한다.Here, the manufacturing method of the printed wiring board of FIG. 1 is demonstrated concretely, referring drawings.

도 2는, 본 발명의 일 실시형태에 따른 프린트 배선 기판의 제조 방법의 각 공정에 있어서의 기판의 단면의 예를 나타내는 도면이다.It is a figure which shows the example of the cross section of the board | substrate in each process of the manufacturing method of the printed wiring board which concerns on one Embodiment of this invention.

도 2의 (a) 및 (b)에 나타내는 바와 같이, 본 실시형태의 프린트 배선 기판 의 제조 방법에서는, 절연 기재(10)의 적어도 일방의 표면에 도전성 금속박층으로 이루어지는 씨드층(21)을 형성한다. 여기서 절연 기재(10)는, 절연성 수지로 이루어지는 판, 필름, 시트, 프리프레그 등, 통상의 절연 기재로 사용되고 있는 것이면 특별히 한정하지 않고 사용할 수 있다. 단, 본 발명의 프린트 배선 기판을 릴·투·릴 방식으로 연속적으로 제조하기 위해서는 이 절연 기재(10)가 가요성을 가지고 있는 것이 바람직하고, 또한 프린트 배선 기판을 제조하는 공정에서 이 절연 기재(10)가 산성 용액 혹은 알칼리성 용액과 접촉하는 경우가 있기 때문에 내(耐)약품성이 뛰어난 것이 바람직하고, 또한 고온에 노출되는 경우가 있기 때문에 내열성이 뛰어난 것이 바람직하다. 또한, 이 절연 기재(10)를 이용하여 도금 공정에 의해 배선 패턴을 제조하기 때문에, 물과의 접촉에 의해 변성 혹은 변형되지 않는 것인 것이 바람직하다. 이러한 관점에서 본 발명에서 사용하는 절연 기재(10)로서는, 내열성의 합성 수지 필름을 사용하는 것이 바람직하고, 특히 폴리이미드 필름, 폴리 아미드이미드 필름, 폴리에스테르 수지 필름, 불소 수지 필름, 액정 폴리머 수지 필름 등, 프린트 배선 기판의 제조에 통상적으로 사용되고 있는 수지 필름을 사용하는 것이 바람직하고, 이것들 중에서도 내열성, 내약품성, 내수성 등의 특성이 뛰어난 폴리이미드 필름이 특히 바람직하다.As shown to Fig.2 (a) and (b), in the manufacturing method of the printed wiring board of this embodiment, the seed layer 21 which consists of an electroconductive metal foil layer is formed in at least one surface of the insulating base material 10. As shown to FIG. do. Here, the insulating base material 10 can be used without particular limitation, as long as it is used as a normal insulating base material, such as a plate, a film, a sheet, and a prepreg which consists of insulating resins. However, in order to continuously manufacture the printed wiring board of this invention in a reel-to-reel system, it is preferable that this insulating base material 10 has flexibility, and this insulating base material (at the process of manufacturing a printed wiring board) Since 10) may come into contact with an acidic solution or an alkaline solution, it is preferable to have excellent chemical resistance, and to be exposed to high temperature, it is preferable to have excellent heat resistance. Moreover, since the wiring pattern is manufactured by the plating process using this insulating base material 10, it is preferable that it does not deform | transform or deform | transform by contact with water. From such a viewpoint, it is preferable to use a heat resistant synthetic resin film as the insulating base material 10 used by this invention, Especially a polyimide film, a polyamideimide film, a polyester resin film, a fluororesin film, a liquid crystal polymer resin film It is preferable to use the resin film normally used for manufacture of a printed wiring board, etc. Among these, the polyimide film which is excellent in characteristics, such as heat resistance, chemical resistance, and water resistance, is especially preferable.

또한, 본 발명에서 절연 기재(10)는 상기와 같은 필름 형상일 필요는 없으며, 예를 들어 섬유상물과 에폭시 수지 등의 복합체로 이루어지는 판상의 절연 기재여도 된다.In addition, in this invention, the insulating base material 10 does not need to be a film shape as mentioned above, For example, the plate-shaped insulating base material which consists of composites, such as a fibrous substance and an epoxy resin, may be sufficient.

본 발명에서는 상기와 같은 절연 기재(10)에 스프로킷 홀(2) 외에, 필요에 따라 디바이스 홀, 절곡용 슬릿, 위치 결정 홀 등 필요한 관통 홀을 형성할 수 있다. 이들 관통 홀은 펀칭법, 레이저 천공법 등에 의해 형성할 수 있다.In the present invention, in addition to the sprocket hole 2, necessary through holes, such as a device hole, a bending slit, a positioning hole, and the like, may be formed in the insulating substrate 10 as described above. These through holes can be formed by punching, laser drilling, or the like.

본 실시형태에서는, 상술한 바와 같이, 절연 기재(10)의 적어도 한 쪽 면에 도전성 금속박층으로 이루어지는 씨드층(21)을 형성한다. 이 씨드층(21)은, 이 표면에 전기 도금에 의해 금속층을 적층할 때에 전극이 되는 층이며, 통상은 니켈, 크롬, 동, 철, 니켈 크롬 합금, Ni-Zn 합금, Ni-Cr-Zn 합금 등의 금속 혹은 이들 금속을 포함하는 합금으로 형성할 수 있다. 이와 같은 씨드층(21)은, 절연 기재(10)의 표면에 상기와 같은 도전성 금속이 석출되는 방법이면 그 형성법에 특별히 제한은 없지만, 스퍼터링에 의해 형성하는 것이 유리하다. 스퍼터링에 의해 씨드층(21)을 형성함으로써, 스퍼터링되는 금속 혹은 합금이 절연 기재(10)의 표면에 달라붙어, 절연 기재(10)와 스퍼터링된 씨드층(21)이 강고(强固)하게 접합된다. 따라서, 본 발명의 프린트 배선 기판을 제조할 때에는 절연 기재(10)와 씨드층(21) 사이에 접착제층을 마련할 필요가 없다.In the present embodiment, as described above, the seed layer 21 made of the conductive metal foil layer is formed on at least one surface of the insulating base 10. This seed layer 21 is a layer which becomes an electrode when laminating a metal layer on this surface by electroplating, and is usually nickel, chromium, copper, iron, nickel chromium alloy, Ni-Zn alloy, Ni-Cr-Zn It can form with metals, such as an alloy, or an alloy containing these metals. Such seed layer 21 is not particularly limited as long as it is a method of depositing the above-described conductive metal on the surface of the insulating base 10, but is preferably formed by sputtering. By forming the seed layer 21 by sputtering, the metal or alloy to be sputtered adheres to the surface of the insulating base 10, and the insulating base 10 and the sputtered seed layer 21 are firmly bonded. . Therefore, when manufacturing the printed wiring board of this invention, it is not necessary to provide an adhesive bond layer between the insulating base material 10 and the seed layer 21.

또한, 씨드층(21)의 평균 두께는 통상적으로 10 ~ 1000Å, 바람직하게 50 ~ 300Å의 범위 내에 있다.In addition, the average thickness of the seed layer 21 is usually in the range of 10 to 1000 kPa, preferably 50 to 300 kPa.

본 실시형태에서는, 씨드층(21)은 니켈-크롬 합금을 이용하여 형성하였다.In the present embodiment, the seed layer 21 is formed using a nickel-chromium alloy.

이와 같이 씨드층(21)을 형성한 후, 도 2의 (c)에 나타내는 바와 같이, 이 씨드층(21)의 표면에 동 박막층(22)을 형성하여 씨드층(21)과 함께 하지층(23)으로 하는 것이 바람직하다. 본 발명에서는 이 동 박막층(22)은, 예를 들어 스퍼터링함으로써 형성하는 것이 바람직하다. 단, 이 동 박막층(22)은 스퍼터링으로 한정되지 않으며, 진공 증착법, 무전해 도금층 등 다양한 방법으로 형성하는 것이 가능하지만, 스퍼터링에 의해 형성된 동 박막층으로 한 경우에 접합력이 양호하고 강도가 높은 동 금속 회로를 형성할 수 있다. 이 동 박막층(22)은 동을 주성분으로 하는 층이지만, 이 층의 특성이 손상되지 않는 범위 내에서 동 이외의 금속이 함유되어 있어도 된다. 이 동 박막층의 평균 두께는 통상적으로는 0.01 ~ 5㎛, 바람직하게 0.1 ~ 3㎛의 범위 내에 있다. 이와 같은 평균 두께로 동 박막층(22)을 형성함으로써, 이 동 박막층(22)의 표면에 형성되는 세미 애디티브법에 의해 형성되는 동층과의 친화성이 향상된다.After the seed layer 21 is formed in this manner, as shown in FIG. 2C, the copper thin film layer 22 is formed on the surface of the seed layer 21, and the base layer ( 23) is preferable. In the present invention, the movable thin film layer 22 is preferably formed by sputtering, for example. However, the copper thin film layer 22 is not limited to sputtering. The copper thin film layer 22 can be formed by various methods such as vacuum deposition and electroless plating. However, when the copper thin film layer is formed by sputtering, the copper metal has good bonding strength and high strength. A circuit can be formed. Although the copper thin film layer 22 is a layer containing copper as a main component, metals other than copper may be contained within the range in which the characteristics of this layer are not impaired. The average thickness of the copper thin film layer is usually in the range of 0.01 to 5 mu m, preferably 0.1 to 3 mu m. By forming the copper thin film layer 22 in such an average thickness, affinity with the copper layer formed by the semiadditive process formed in the surface of this copper thin film layer 22 improves.

상기와 같이 하여 씨드층(21) 위에 동 박막층(22)을 형성하여 하지층(23)으로 한 후, 그대로 다음 공정으로 이행시키는 것도 가능하지만, 동 박막층(22)의 표면에 산화막 등이 형성되어 있는 경우가 있으므로, 황산, 염산 등의 강산으로 동 박막층(22)의 표면을 단시간 산 세정한 후 다음 공정으로 이행시키는 것이 바람직하다.As described above, the copper thin film layer 22 is formed on the seed layer 21 to form the base layer 23, and then the process may be performed as it is. However, an oxide film or the like is formed on the surface of the thin film layer 22. Since there exists a case, it is preferable to carry out acid cleaning of the surface of the thin film layer 22 with a strong acid, such as a sulfuric acid and hydrochloric acid for a short time, and to transfer to the next process.

본 실시형태에서는, 동 박막층(22)을 형성한 후 도 2의 (d)에 나타내는 바와 같이, 이 동 박막층(22)의 표면의 전체면에 감광성 수지로 이루어지는 포토레지스트층(31)을 형성한다. 이 포토레지스트층(31)을 형성하는 수지는, 빛을 조사한 부분이 경화되어 현상액으로 용해되지 않는 네거티브 타입과, 빛을 조사한 부분이 현상액으로 용해되는 포지티브 타입이 있으며, 본 발명에서는 어느 타입의 감광성 수지도 사용할 수 있다. 또한, 액상으로 한정되지 않으며, 드라이 필름 등의 필름 형상 레지스트를 라미네이트하여 사용해도 된다. 본 실시형태에서는, 네거티브 타입 의 드라이 필름 레지스트를 적층하여 포토레지스트층(31)으로 하였다.In this embodiment, after forming the copper thin film layer 22, as shown in FIG.2 (d), the photoresist layer 31 which consists of photosensitive resin is formed in the whole surface of the surface of this copper thin film layer 22. FIG. . The resin forming the photoresist layer 31 has a negative type in which a portion irradiated with light is hardened and not dissolved in a developer, and a positive type in which a portion irradiated with light is dissolved in a developer. Resin can also be used. Moreover, it is not limited to a liquid phase, You may laminate and use film-like resists, such as a dry film. In the present embodiment, a negative dry film resist is laminated to form a photoresist layer 31.

여기서, 포토레지스트층(31)은, 형성하고자 하는 배선 패턴(20)의 높이와 대략 동일한 두께로 하는 것이 바람직하고, 예를 들어 포토레지스트층(31)의 두께는 5 ~ 20㎛, 바람직하게 7 ~ 15㎛이다.Here, it is preferable that the photoresist layer 31 has a thickness substantially equal to the height of the wiring pattern 20 to be formed, for example, the thickness of the photoresist layer 31 is 5 to 20 µm, preferably 7 ˜15 μm.

이어서, 포토레지스트층(31)의 표면에 도 2의 (e)에 나타내는 바와 같이, 원하는 패턴이 형성된 포토마스크(32)를 배치하여 포토마스크(32)의 위에서 빛을 조사하여 포토레지스트층(31)을 감광시키고 이어서 현상함으로써, 배선 회로를 형성하는 부분의 감광성 수지가 제거되어 레지스트 패턴(33)이 형성된다. 도 2의 (f)에 나타내는 바와 같이, 이리하여 형성된 레지스트 패턴(33)의 오목부(33A)의 바닥부에는 상기 도 2의 (c)에서 형성된 동 박막층(22)이 노출되어 있다.Subsequently, as shown in FIG. 2E, a photomask 32 having a desired pattern is disposed on the surface of the photoresist layer 31, and light is irradiated from the photomask 32 to photoresist layer 31. ), And then developing, the photosensitive resin of the part which forms a wiring circuit is removed, and the resist pattern 33 is formed. As shown in FIG. 2 (f), the copper thin film layer 22 formed in FIG. 2 (c) is exposed at the bottom of the recessed portion 33A of the resist pattern 33 thus formed.

계속해서, 본 실시형태에서는, 동 박막층(22)을 노출시킨 상태에서 이 기판을 전기 동 도금욕으로 옮겨 동 박막층(22)을 한 쪽의 전극으로 하고 도금욕에 마련된 다른 쪽의 전극과의 사이에 펄스로 이루어지는 도금 전압을 인가하여, PPR 도금을 행하여 동 박막층(22)의 표면에 동 도금층(24)을 형성한다(도 2의 (g)).Subsequently, in this embodiment, this board | substrate is moved to the electrolytic copper plating bath in the state which exposed the copper thin film layer 22, and the copper thin film layer 22 is made into one electrode, and between the other electrodes provided in the plating bath. The plating voltage consisting of pulses is applied to PPR plating to form the copper plating layer 24 on the surface of the copper thin film layer 22 (Fig. 2 (g)).

이와 같은 PPR 도금법에 의한 동 도금층(24)의 형성에는, 황산동 5수화물의 농도가 50 ~ 90g/L이고 황산 동도가 180 ~ 210g/L인 도금액을 이용하여 인가하는 펄스의 전류 밀도비를 정:부 = 1:1.2 ~ 1:1.8의 범위의 도금 조건으로 한다. 이와 같은 조건에서의 PPR 도금법을 행함으로써, 동 도금층(24)의 표면이 평탄해지고, 특히 30㎛ 이하의 피치, 바람직하게 20㎛ 이하의 피치로 형성된 배선의 폭방향 단면(횡단면)의 표면이 볼록한 형상이 되지 않아 평탄한 배선으로 할 수 있다. 본 발 명에 있어서, 정은 동 도금이 시료에 부착되는 쪽이고, 부는 동 도금이 용해되는 쪽을 의미한다.In forming the copper plating layer 24 by the PPR plating method, a current density ratio of pulses applied using a plating solution having a copper sulfate pentahydrate concentration of 50 to 90 g / L and copper sulfate 180 to 210 g / L is determined: The plating condition is in the range of 1: = 1 to 1: 1.8. By performing the PPR plating method under such conditions, the surface of the copper plating layer 24 becomes flat, and in particular, the surface of the widthwise cross section (cross section) of the wiring formed at a pitch of 30 μm or less, preferably a pitch of 20 μm or less is convex. It does not become a shape, and it can be set as flat wiring. In the present invention, positive means a side where copper plating is attached to a sample, and a part means a side where copper plating is dissolved.

배선의 최상면이 평탄한 경우, 배선의 형성 불량을 체크하기 위하여 AOI 등을 이용하고, 화상 처리 기술을 이용하여 자동 검사하는 경우, 배선부와 하지의 휘도 차가 커져 결함부를 검출하기 쉬워진다. 한편, 인가하는 펄스의 전류 밀도비가 정:부 = 1:1.2 ~ 1:1.7에서는 동 도금층의 두께의 편차가 작아지고, 1:1.2 ~ 1:1.5로 하면 더욱 두께의 편차가 작아진다.When the uppermost surface of the wiring is flat, the AOI or the like is used to check for poor wiring formation, and when the automatic inspection is performed using an image processing technique, the difference in luminance between the wiring portion and the base becomes large, so that the defective portion is easily detected. On the other hand, when the current density ratio of the pulse to be applied is positive: part = 1: 1.2 to 1: 1.7, the variation in the thickness of the copper plating layer is reduced, and when the ratio is 1: 1.2 to 1: 1.5, the variation in thickness is further reduced.

또한, 이와 같이 인가하는 펄스는, 정이 18 ~ 22msec, 부가 0.5 ~ 1.5msec가 되는 펄스로 하는 것이 바람직하고, 전류 밀도는 1 ~ 4A/d㎡으로 하는 것이 바람직하다. 이와 같은 도금 조건으로 함으로써, 보다 확실하게 표면이 평탄한 배선을 형성할 수 있다.Moreover, it is preferable to set it as the pulse whose positiveness is 18-22 msec and addition 0.5-1.5 msec, and, as for the pulse applied in this way, it is preferable that current density shall be 1-4 A / dm <2>. By setting it as such a plating condition, the wiring with a flat surface can be formed more reliably.

이와 같은 동 도금층(24)의 두께는, 레지스트 패턴(33)의 두께와 같은 정도까지, 바람직하게는 약간 얇아지도록 하는 것이 바람직하다. 그 후의 레지스트 패턴(33)의 박리를 원활하게 행하기 위함이다.Such copper plating layer 24 is preferably made to be slightly thinner to the same extent as the thickness of the resist pattern 33. This is for smooth peeling of the resist pattern 33 after that.

본 실시형태에서는, 도 2의 (h)에 나타내는 바와 같이, 동 도금층(24)을 형성한 후 레지스트 패턴(33)을 제거한다. 이 레지스트 패턴(33)의 제거에는 알칼리 세정액, 유기 용매 등을 사용할 수 있지만, 알칼리 세정액을 이용하여 레지스트 패턴(33)을 제거하는 것이 바람직하다. 알칼리 세정액은 본 발명의 프린트 배선 기판을 구성하는 소재에 악영향을 미치지 않고, 또한 유기 용매의 증산(蒸散) 등에 의한 환경 오염도 생기지 않기 때문이다.In this embodiment, as shown in FIG.2 (h), after forming the copper plating layer 24, the resist pattern 33 is removed. An alkali cleaning liquid, an organic solvent, or the like can be used to remove the resist pattern 33, but it is preferable to remove the resist pattern 33 using an alkaline cleaning liquid. This is because the alkaline cleaning liquid does not adversely affect the material constituting the printed wiring board of the present invention, and also does not cause environmental pollution due to evaporation or the like of an organic solvent.

이어서, 도 2의 (i)에 나타내는 바와 같이, 레지스트 패턴(33)을 제거함으로써 노출된 영역의 동 박막층(22) 및 그 아래에 있는 씨드층(21)으로 이루어지는 하지층(23)을 제거한다. 구체적으로, 하지층(23)을 용해가능한 에칭액, 특히 형성된 배선 회로에 악영향을 미치지 않는 소프트 에칭액을 이용하여 용해제거한다. 또한, 씨드층(21)은, 본 실시형태에서는 예를 들어 Ni-Cr으로 형성되어 있지만, 강산을 함유하는 수용액과 접촉시킴으로써 제거하는 것이 가능하다. 씨드층(21)을 제거하기 위하여, 염산 수용액을 이용한 처리와, 황산·염산 혼합 수용액을 이용한 처리를 조합하여, 각각 1 ~ 5회, 바람직하게 2 ~ 4회 행함으로써, COF 필름 캐리어 테이프(1)가 형성되지 않은 절연 기재(10)의 표면에 노출된 씨드층(21)을 거의 완전히 제거할 수 있다. 한편, 상기의 산 수용액에 의한 처리는, 1회의 처리 시간을 1 ~ 30초간, 바람직하게 5 ~ 30초간으로 설정하여 행할 수 있다.Subsequently, as shown in FIG. 2 (i), the resist pattern 33 is removed to remove the underlying layer 23 made of the copper thin film layer 22 and the seed layer 21 underneath. . Specifically, the base layer 23 is dissolved and removed using an soluble etching solution, particularly a soft etching solution that does not adversely affect the formed wiring circuit. In addition, although the seed layer 21 is formed with Ni-Cr, for example in this embodiment, it can remove by contacting with the aqueous solution containing a strong acid. In order to remove the seed layer 21, a process using a hydrochloric acid aqueous solution and a treatment using a sulfuric acid and hydrochloric acid mixed aqueous solution are combined 1 to 5 times, preferably 2 to 4 times, respectively, so that the COF film carrier tape 1 The seed layer 21 exposed on the surface of the insulating substrate 10 on which the () is not formed can be almost completely removed. In addition, the process by said acid aqueous solution can be performed by setting one process time for 1 to 30 second, Preferably for 5 to 30 second.

한편, 이와 같이 하여 씨드층(21)을 제거하는 처리를 한 후, 이 프린트 배선 기판을 수세하여 그대로 사용할 수도 있지만, 씨드층(21)은 상술한 바와 같이 스퍼터링에 의해 형성되기 때문에, 절연 기재(10))의 표면에 Ni 혹은 Cr 등의 금속이 잔존하고 있는 경우가 있으며, 이와 같은 잔존 금속을 부동태화하는 것이 바람직하다. 이 부동태화 처리에는, 예를 들어 알칼리성으로 조정한 과망간산염과 같은 산화성 물질을 함유하는 수용액을 이용하는 것이 바람직하다. 이와 같이 하여 처리함으로써, 극미량의 도전성 금속이 잔류해도 이들 잔류 금속에 의해 프린트 배선 기판의 특성이 변동되는 일이 없다.In addition, after performing the process of removing the seed layer 21 in this way, this printed wiring board can also be washed with water and used as it is, but since the seed layer 21 is formed by sputtering as mentioned above, an insulating base material ( A metal such as Ni or Cr may remain on the surface of 10)), and it is preferable to passivate such remaining metal. For this passivation treatment, for example, it is preferable to use an aqueous solution containing an oxidizing substance such as permanganate adjusted to alkaline. By processing in this way, even if a trace amount of a conductive metal remains, the characteristic of a printed wiring board does not change with these residual metals.

한편, 이와 같은 레지스트 패턴(33)의 제거부의 하지층(23)의 제거 프로세스 에 있어서, 동 도금층(24)의 표면에 악영향을 미치지 않기 위하여, 레지스트 패턴(33)을 제거하기 전에, 동 도금층(24)의 표면에 다른 금속 도금층을 마련해도 된다. 이와 같은 금속 도금층으로서는, 예를 들어 금 도금층, 주석 도금층, 니켈 도금층, 은 도금층, 팔라듐 도금층, 땜납 도금층 및 무연 땜납 도금층 등의 금속 도금층, 또는 이들 금속 도금층 형성 금속에 다른 금속이 함유된 금속 합금 도금층을 들 수 있지만, 하지층(23)의 제거 프로세스에서의 영향과 그 이후의 전자 부품 등의 실장을 고려하면 금 도금층으로 하는 것이 바람직하다.On the other hand, in the removal process of the underlayer 23 of the removal part of the resist pattern 33, in order not to adversely affect the surface of the copper plating layer 24, before removing the resist pattern 33, the copper plating layer Another metal plating layer may be provided on the surface of (24). As such a metal plating layer, for example, metal plating layers, such as a gold plating layer, a tin plating layer, a nickel plating layer, a silver plating layer, a palladium plating layer, a solder plating layer, and a lead-free solder plating layer, or the metal alloy plating layer in which these metal plating layer formation metals contain another metal. Although it is mentioned, it is preferable to set it as a gold plating layer, considering the influence in the removal process of the base layer 23, and mounting of electronic components etc. after that.

또한, 이와 같이 하여 배선 패턴(20)이 형성된 프린트 배선 기판의 표면에, 상술한 솔더 레지스트층(3)을 형성하여 COF 필름 캐리어 테이프(1)로 할 수 있다.In addition, the solder resist layer 3 mentioned above can be formed in the surface of the printed wiring board in which the wiring pattern 20 was formed, and it can be set as the COF film carrier tape 1 here.

[실시예]EXAMPLE

이어서 본 발명의 실시예를 나타내어 본 발명을 더욱 상세하게 설명하지만, 본 발명이 이것들에 의해 한정되는 것은 아니다.Next, although an Example of this invention is shown and this invention is demonstrated in more detail, this invention is not limited by these.

[실시예 1]Example 1

두께 35㎛의 폴리이미드 필름의 전(前)처리측 표면에 Ni-Cr(20중량%)을 250Å의 두께로 스퍼터링하여 씨드층을 형성하였다. 또한 이 씨드층의 표면에 동을 1.3㎛의 두께로 도금하여 동 박막층을 형성하였다. 계속해서, 동 박막층측 표면에 두께 15㎛의 네거티브형 드라이 필름 레지스트(아사히화성사 제조)를 라미네이터로 접합하였다.A seed layer was formed by sputtering Ni-Cr (20% by weight) to a thickness of 250 GPa on the pretreatment side surface of the polyimide film having a thickness of 35 μm. Further, copper was plated to a thickness of 1.3 mu m on the surface of the seed layer to form a copper thin film layer. Subsequently, a negative dry film resist (manufactured by Asahi Kasei Co., Ltd.) having a thickness of 15 µm was bonded to the surface of the copper thin film layer side by a laminator.

이어서 20㎛ 피치에서 460㎛ 피치의 범위에서 폭 10 ~ 230㎛의 배선으로 이루어지는 배선 패턴을 묘사하여 그린 글래스 포토마스크를 배치한 노광 장치(우시 오전기(주) 제조)를 이용하여 180mJ/㎠으로 자외선 노광하였다.Subsequently, a wiring pattern consisting of a wiring having a width of 10 to 230 µm in a range of 20 µm pitch to 460 µm pitch was used to describe the wiring pattern at 180 mJ / cm 2 using an exposure apparatus (manufactured by Wuxi AM Co., Ltd.) with a green glass photomask. UV exposure was performed.

노광 후, 1% 탄산소다 용액에 의해 현상하여 미노광 부분을 용해시키고, 각 피치의 포토레지스트 패턴을 형성하였다.After exposure, development was carried out with a 1% sodium carbonate solution to dissolve the unexposed portions, thereby forming a photoresist pattern of each pitch.

이리하여 감광성 수지에 의한 레지스트 패턴이 형성된 기재 테이프에 Copper Gleam PPR을 첨가한 동 도금액(Meltex사 제조; CuSO4·5H2O: 75gr/L, 황산 200gr/L)을 이용하고, 온도 25℃, 전류 밀도 2A/d㎡, FR 전류 밀도비 (정:부 = 1:1.5), FR 펄스 시간 (정측(正側) 20msec, 부측(負側) 1msec)로 18분간 도금하여 10㎛ 두께의 동 도금층을 형성하였다. 전원으로는 (주)츄오 제작소가 제조한 고속 극성 반전 펄스 전류 출력 정류기(PPS-050-1)를 이용하였다. 또한, 애노드로는, 티타늄에 산화 이리듐을 피복한 불용성 전극을 이용하였다.Thus, using a copper plating solution (manufactured by Meltex Co .; CuSO 4 · 5H 2 O: 75 gr / L, sulfuric acid 200 gr / L) in which copper Gleam PPR was added to a base tape on which a resist pattern was formed using a photosensitive resin, the temperature was 25 ° C. Copper plating layer having a thickness of 10 μm by plating for 18 minutes with current density of 2 A / dm 2, FR current density ratio (positive part: 1: 1.5), FR pulse time (positive side 20 msec, negative side 1 msec) Formed. As a power source, a high speed polarity inverted pulse current output rectifier (PPS-050-1) manufactured by Chuo Corporation was used. As the anode, an insoluble electrode coated with iridium oxide on titanium was used.

이어서, 동 도금층을 형성시킨 샘플을 2-아미노에탄올을 주성분으로 하는 50℃의 박리액 안에 30초간 딥핑하여 레지스트 패턴을 박리하였다. 계속해서, 황산 및 과산화수소계 에칭액으로 처리하고, 기재상의 1.3㎛ 두께의 동 박막층을 전면 에칭에 의해 제거하였다. 이어서, 55℃의 9% 염산 용액으로 13초 처리하고, 수세하지 않고 55℃의 13% 황산 및 13% 염산의 혼합 용액으로 13초간 처리하여 Ni-Cr층을 용해시켜 각 피치의 배선 패턴을 형성하였다. 20㎛ 피치의 배선 두께는 9㎛였다.Subsequently, the sample in which the copper plating layer was formed was dipped in a 50 ° C. stripping solution containing 2-aminoethanol as a main component for 30 seconds to release a resist pattern. Subsequently, it processed with sulfuric acid and a hydrogen peroxide type etching liquid, and the 1.3-micrometer-thick copper thin film layer on the base material was removed by full surface etching. Subsequently, the mixture was treated with 9% hydrochloric acid solution at 55 ° C for 13 seconds, and treated with 55% mixed solution of 13% sulfuric acid and 13% hydrochloric acid at 13 ° C for 13 seconds to dissolve the Ni-Cr layer to form wiring patterns at each pitch. It was. The wiring thickness of 20 micrometers pitch was 9 micrometers.

상술한 레지스트 패턴 박리 후의 20㎛ 피치 배선의 종단면 및 횡단면을 관찰한 결과, 배선의 표면은 양 단면 모두 평탄함을 알 수 있다. 이 횡단면의 사진을 도 3에 나타낸다. 또한, 에칭 처리 후의 배선 표면도 마찬가지로 평탄하였다.As a result of observing the longitudinal section and the cross section of the 20-micrometer pitch wiring after resist pattern peeling mentioned above, it turns out that the surface of wiring is both flat. The photograph of this cross section is shown in FIG. In addition, the wiring surface after the etching process was also flat.

한편, 마찬가지로 40㎛ 피치의 단면을 관찰한 결과, 종단면 및 횡단면의 표면은 평탄함이 확인되었다.On the other hand, when the cross section of 40 micrometer pitch was observed similarly, the surface of a longitudinal section and a cross section was flatness.

또한, 이때의 동 도금 두께를 동일 피스 내에서 20㎛에서 120㎛ 피치의 배선 범위에서 11개소, 접촉식 막후계(膜厚計)로 측정한 결과, δ(표준편차)/t(평균 동 도금 두께) = 0.053이었다.In addition, the copper plating thickness at this time was measured in 11 places and a contact film thickness meter in the wiring range of 20 micrometers to 120 micrometers pitch in the same piece, and as a result, (delta) (t / d) (t [average copper plating] Thickness) = 0.053.

[실시예 2]Example 2

PPR 도금법의 조건을 변경한 것 이외에는 실시예 1과 동일하게 하여 배선 패턴을 제작하였다.The wiring pattern was produced like Example 1 except having changed the conditions of the PPR plating method.

PPR 도금은, FR 전류 밀도비 (정:부 = 1:1.2), FR 펄스 시간 (정측 20msec, 부측 1msec)의 조건으로 하여 18분간 도금하여 12㎛ 두께의 동 도금층을 형성하였다.PPR plating was plated for 18 minutes under the conditions of the FR current density ratio (positive part: 1: 1.2) and the FR pulse time (positive side 20 msec, negative side 1 msec) to form a copper plating layer having a thickness of 12 µm.

상술한 레지스트 패턴 박리 후의 20㎛ 피치 배선의 종단면 및 횡단면을 관찰한 결과, 배선의 표면은 양 단면 모두 평탄함을 알 수 있다. 이 횡단면의 사진을 도 4에 나타낸다. 또한, 에칭 처리 후의 배선 표면도 마찬가지로 평탄하였다.As a result of observing the longitudinal section and the cross section of the 20-micrometer pitch wiring after resist pattern peeling mentioned above, it turns out that the surface of wiring is both flat. The photograph of this cross section is shown in FIG. In addition, the wiring surface after the etching process was also flat.

한편, 마찬가지로 40㎛ 피치의 단면을 관찰한 결과, 종단면 및 횡단면의 표면은 평탄함이 확인되었다.On the other hand, when the cross section of 40 micrometer pitch was observed similarly, the surface of a longitudinal section and a cross section was flatness.

또한, 이때의 동 도금 두께를 실시예 1과 마찬가지로 접촉식 막후계로 측정한 결과, δ/t = 0.080이었다.In addition, the copper plating thickness at this time was measured with the contact-type film thickness meter similarly to Example 1, and it was (delta) /t=0.080.

[실시예 3]Example 3

PPR 도금법의 조건을 변경한 것 이외에는 실시예 1과 동일하게 하여 배선 패 턴을 제작하였다.The wiring pattern was produced like Example 1 except having changed the conditions of the PPR plating method.

PPR 도금은, FR 전류 밀도비 (정:부 = 1:1.8), FR 펄스 시간 (정측 20msec, 부측 1msec)의 조건으로 하여 18분간 도금하여 9㎛ 두께의 동 도금층을 형성하였다.PPR plating was plated for 18 minutes under the conditions of FR current density ratio (positive part: 1: 1.8) and FR pulse time (positive side 20 msec, negative side 1 msec) to form a copper plating layer having a thickness of 9 µm.

상술한 레지스트 패턴 박리 후의 20㎛ 피치 배선의 종단면 및 횡단면을 관찰한 결과, 배선의 표면은 양 단면 모두 평탄함을 알 수 있다. 이 횡단면의 사진을 도 5에 나타낸다. 또한, 에칭 처리 후의 배선 표면도 마찬가지로 평탄하였다.As a result of observing the longitudinal section and the cross section of the 20-micrometer pitch wiring after resist pattern peeling mentioned above, it turns out that the surface of wiring is both flat. The photograph of this cross section is shown in FIG. In addition, the wiring surface after the etching process was also flat.

한편, 마찬가지로 40㎛ 피치의 단면을 관찰한 결과, 종단면 및 횡단면의 표면은 평탄함이 확인되었다.On the other hand, when the cross section of 40 micrometer pitch was observed similarly, the surface of a longitudinal section and a cross section was flatness.

또한, 이때의 동 도금 두께를 실시예 1과 마찬가지로 접촉식 막후계로 측정한 결과, δ/t = 0.160이었다.In addition, the copper plating thickness at this time was measured by the contact-type film thickness meter similarly to Example 1, and it was (delta) /t=0.160.

[실시예 4]Example 4

PPR 도금법의 조건을 변경한 것 이외에는 실시예 1과 동일하게 하여 배선 패턴을 제작하였다.The wiring pattern was produced like Example 1 except having changed the conditions of the PPR plating method.

PPR 도금은, FR 전류 밀도비 (정:부 = 1:1.5), FR 펄스 시간 (정측 20msec, 부측 1.4msec)의 조건으로 하여 18분간 도금하여 9㎛ 두께의 동 도금층을 형성하였다.PPR plating was plated for 18 minutes under the conditions of the FR current density ratio (positive portion: 1: 1.5) and FR pulse time (positive side 20 msec, negative side 1.4 msec) to form a copper plating layer having a thickness of 9 µm.

상술한 레지스트 패턴 박리 후의 20㎛ 피치 배선의 종단면 및 횡단면을 관찰한 결과, 배선의 표면은 양 단면 모두 평탄함을 알 수 있다. 이 횡단면의 사진을 도 6에 나타낸다. 또한, 에칭 처리 후의 배선 표면도 마찬가지로 평탄하였다.As a result of observing the longitudinal section and the cross section of the 20-micrometer pitch wiring after resist pattern peeling mentioned above, it turns out that the surface of wiring is both flat. The photograph of this cross section is shown in FIG. In addition, the wiring surface after the etching process was also flat.

한편, 마찬가지로 40㎛ 피치의 단면을 관찰한 결과, 종단면 및 횡단면의 표면은 평탄함이 확인되었다.On the other hand, when the cross section of 40 micrometer pitch was observed similarly, the surface of a longitudinal section and a cross section was flatness.

[실시예 5]Example 5

PPR 도금법의 조건을 변경한 것 이외에는 실시예 1과 동일하게 하여 배선 패턴을 제작하였다.The wiring pattern was produced like Example 1 except having changed the conditions of the PPR plating method.

PPR 도금은, FR 전류 밀도비 (정:부 = 1:1.5), FR 펄스 시간 (정측 35 msec, 부측 2msec)의 조건으로 하여 18분간 도금하여 12㎛ 두께의 동 도금층을 형성하였다.PPR plating was plated for 18 minutes under the conditions of the FR current density ratio (positive part: 1: 1.5) and the FR pulse time (positive side 35 msec, negative side 2 msec) to form a copper plating layer having a thickness of 12 µm.

상술한 레지스트 패턴 박리 후의 20㎛ 피치 배선의 종단면 및 횡단면을 관찰한 결과, 배선의 표면은 양 단면 모두 거의 평탄하지만, 상세히 관찰하면 곡률반경 약 60㎛로 다소 패여 있음을 알 수 있다. 또한, 에칭 처리 후의 배선 표면도 마찬가지였다.As a result of observing the longitudinal section and the cross section of the 20-micrometer pitch wiring after the resist pattern peeling mentioned above, although both surfaces of the wiring are almost flat, it can be seen that the surface of the wiring is somewhat concave with a curvature radius of about 60 micrometers. Moreover, the wiring surface after the etching process was also the same.

한편, 마찬가지로 40㎛ 피치의 단면을 관찰한 결과, 종단면 및 횡단면의 표면은 평탄함이 확인되었다.On the other hand, when the cross section of 40 micrometer pitch was observed similarly, the surface of a longitudinal section and a cross section was flatness.

[비교예 1]Comparative Example 1

PPR 도금법의 조건을 변경한 것 이외에는 실시예 l과 동일하게 하여 배선 패턴을 제작하였다.A wiring pattern was produced in the same manner as in Example 1 except that the conditions of the PPR plating method were changed.

PPR 도금은, FR 전류 밀도비 (정:부 = 1:2), FR 펄스 시간 (정측 20msec, 부측 1msec)의 조건으로 하여 18분간 도금하여 10㎛ 두께의 동 도금층을 형성하였다.PPR plating was plated for 18 minutes under the conditions of the FR current density ratio (positive part: 1: 2) and FR pulse time (positive side 20 msec, negative side 1 msec) to form a copper plating layer having a thickness of 10 µm.

상술한 레지스트 패턴 박리 후의 20㎛ 피치 배선의 종단면 및 횡단면을 관찰 한 결과, 배선의 표면은 횡단면에서 곡률반경 49 ~ 51㎛로 약간 패여 있음을 알 수 있다. 또한, 에칭 처리 후의 배선 표면도 마찬가지였다.As a result of observing the longitudinal section and the cross section of the 20 탆 pitch wiring after the resist pattern peeling described above, it can be seen that the surface of the wiring is slightly recessed with a radius of curvature of 49 to 51 탆 in the cross section. Moreover, the wiring surface after the etching process was also the same.

한편, 마찬가지로 40㎛ 피치의 단면을 관찰한 결과, 20㎛ 피치부보다 큰 곡률반경이지만 다소 패여 있음이 확인되었다.On the other hand, when the cross section of 40 micrometer pitch was observed similarly, it was confirmed that although the curvature radius is larger than a 20 micrometer pitch part, it is somewhat dug.

[비교예 2]Comparative Example 2

PPR 도금법의 조건을 변경한 것 이외에는 실시예 1과 동일하게 하여 배선 패턴을 제작하였다.The wiring pattern was produced like Example 1 except having changed the conditions of the PPR plating method.

PPR 도금은, FR 전류 밀도비 (정:부 = 1:0.5), FR 펄스 시간 (정측 20msec, 부측 1msec)의 조건으로 하여 18분간 도금하여 9.7㎛ 두께의 동 도금을 형성하였다.PPR plating was plated for 18 minutes under the conditions of FR current density ratio (positive part: 1: 0.5) and FR pulse time (positive side 20 msec, negative side 1 msec) to form copper plating having a thickness of 9.7 µm.

상술한 레지스트 패턴 박리 후의 20㎛ 피치 배선의 종단면 및 횡단면을 관찰한 결과, 배선의 표면은 횡단면에서 곡률반경 18 ~ 21㎛로 약간 둥근 형상의 볼록면으로 되어 있음을 알 수 있다. 이 횡단면의 사진을 도 7에 나타낸다. 또한, 에칭 처리 후의 배선 표면도 마찬가지였다.As a result of observing the longitudinal section and the cross section of the 20-micrometer pitch wiring after resist pattern peeling mentioned above, it turns out that the surface of a wiring becomes a convex surface of a slightly round shape with the curvature radius 18-21 micrometer in a cross section. The photograph of this cross section is shown in FIG. Moreover, the wiring surface after the etching process was also the same.

한편, 마찬가지로 40㎛ 피치의 단면을 관찰한 결과, 20㎛ 피치부보다 큰 곡률반경이지만 다소 둥근 형상임이 확인되었다. On the other hand, when the cross section of 40 micrometer pitch was similarly observed, it turned out that although it is a radius of curvature larger than a 20 micrometer pitch part, it is a somewhat round shape.

또한, 이때의 동 도금 두께를 실시예 1과 마찬가지로 접촉식 막후계로 측정한 결과, δ/t = 0.140이었다.In addition, the copper plating thickness at this time was measured by the contact-type film thickness meter similarly to Example 1, and it was (delta) /t=0.140.

[비교예 3]Comparative Example 3

PPR 도금법의 조건을 변경한 것 이외에는 실시예 1과 동일하게 하여 배선 패 턴을 제작하였다.The wiring pattern was produced like Example 1 except having changed the conditions of the PPR plating method.

PPR 도금은, FR 전류 밀도비 (정:부 = 1:1.0), FR 펄스 시간 (정측 20msec, 부측 1msec)의 조건으로 하여 18분간 도금하여 10㎛ 두께의 동 도금층을 형성하였다.PPR plating was plated for 18 minutes under the conditions of the FR current density ratio (positive part: 1: 1.0) and FR pulse time (positive side 20 msec, negative side 1 msec) to form a copper plating layer having a thickness of 10 µm.

상술한 레지스트 패턴 박리 후의 20㎛ 피치 배선의 종단면 및 횡단면을 관찰한 결과, 배선의 표면은 횡단면에서 곡률반경 31㎛로 약간 둥근 형상의 볼록면으로 되어 있음을 알 수 있다. 또한, 에칭 처리 후의 배선 표면도 마찬가지였다.As a result of observing the longitudinal section and the cross section of the 20-micrometer pitch wiring after resist pattern peeling mentioned above, it turns out that the surface of a wiring becomes a convex surface of a slightly round shape with a curvature radius of 31 micrometer in a cross section. Moreover, the wiring surface after the etching process was also the same.

한편, 마찬가지로 40㎛ 피치의 단면을 관찰한 결과, 20㎛ 피치부보다 큰 곡률반경이지만 다소 둥근 형상임이 확인되었다.On the other hand, when the cross section of 40 micrometer pitch was similarly observed, it turned out that although it is a radius of curvature larger than a 20 micrometer pitch part, it is a somewhat round shape.

또한, 이때의 동 도금 두께를 실시예 1과 마찬가지로 접촉식 막두께로 측정한 결과, δ/t = 0.100이었다.Moreover, the copper plating thickness at this time was measured by the contact type film thickness like Example 1, and it was (delta) /t=0.100.

[비교예 4][Comparative Example 4]

PPR 도금법을 하기의 직류 도금으로 변경한 것 이외에는 실시예 1과 동일하게 하여 배선 패턴을 제작하였다.A wiring pattern was produced in the same manner as in Example 1 except that the PPR plating method was changed to the following DC plating.

황산동 도금 첨가제(Rohm and Haas사 제조, Copper Gleam ST-901)를 첨가한 동 도금액(CuSO4·5H2O: 75gr/L, 황산 190gr/L)을 이용하여 온도 25℃, 전류 밀도 2A/d㎡의 조건으로 17분간 교반하면서 8㎛ 두께의 동 도금층을 형성하였다. 또한, 애노드로는 인(燐)을 포함한 1㎜ 두께의 압연 동판을 사용하였다.Using a copper plating solution (CuSO 4 · 5H 2 O: 75gr / L, sulfuric acid 190gr / L) to which a copper sulfate plating additive (Copper Gleam ST-901, manufactured by Rohm and Haas) was added, a temperature of 25 ° C. and a current density of 2A / d A copper plating layer having a thickness of 8 μm was formed while stirring for 17 minutes under the condition of m 2. As the anode, a rolled copper plate having a thickness of 1 mm containing phosphorus was used.

상술한 레지스트 패턴 박리 후의 20㎛ 피치 배선의 종단면 및 횡단면을 관찰 한 결과, 배선의 표면은 횡단면에서 곡률반경 10 ~ 15㎛로 원호모양 볼록면으로 되어 있음을 알 수 있다. 이 횡단면의 사진을 도 8에 나타낸다. 또한, 에칭 처리 후의 배선 표면도 마찬가지였다.As a result of observing the longitudinal section and the cross section of the 20-micrometer pitch wiring after the resist pattern peeling mentioned above, it turns out that the surface of a wiring becomes an arc-convex surface with a curvature radius of 10-15 micrometers in a cross section. The photograph of this cross section is shown in FIG. Moreover, the wiring surface after the etching process was also the same.

한편, 마찬가지로 40㎛ 피치의 단면을 관찰한 결과, 20㎛ 피치부보다 큰 곡률반경이지만 다소 둥근 형상임이 확인되었다.On the other hand, when the cross section of 40 micrometer pitch was similarly observed, it turned out that although it is a radius of curvature larger than a 20 micrometer pitch part, it is a somewhat round shape.

또한, 이때의 동 도금 두께를 실시예 1과 마찬가지로 접촉식 막후계로 측정한 결과, δ/t = 0.094였다.In addition, the copper plating thickness at this time was measured by the contact-type film thickness meter similarly to Example 1, and it was (delta) /t=0.094.

[정리][theorem]

각 실시예 및 각 비교예의 결과, 소정의 조건으로 하여 PPR 도금법을 이용하면, 직류 도금법과 비교하여 배선의 표면이 둥근 형상을 띠는 정도가 저감됨을 알 수 있다. 또한, PPR 도금법에서는, 전류 밀도비가 (정:부 = 1:1)이면 20㎛ 피치 배선의 횡단면의 표면이 아직 다소 볼록한 둥근 형상이지만, 전류 밀도비 (정:부 = 1:1.5)에서는 곡률반경이 50㎛ 보다 커져 평탄한 배선이 됨을 알 수 있다. 한편, 전류 밀도비가 (정:부 = 1:2)이 되면 배선 표면이 패이게 되어 그 이후의 실장 등을 고려하면 바람직하지 않음을 알 수 있다. 따라서, 전류 밀도비는 정:부가 1: 1.2 ~ 1:1.8이 바람직함을 알 수 있다.As a result of each Example and each comparative example, when the PPR plating method is used on predetermined conditions, it turns out that the degree to which the surface of a wiring has a round shape is reduced compared with the DC plating method. In the PPR plating method, if the current density ratio is (positive portion = 1: 1), the surface of the cross section of the 20 탆 pitch wiring is still slightly convex, but at the current density ratio (positive portion = 1: 1.5), the radius of curvature is It turns out that it becomes larger than 50 micrometers, and it becomes a flat wiring. On the other hand, when the current density ratio is (positive portion = 1: 2), the wiring surface becomes hollow, and it is understood that it is not preferable in consideration of subsequent mounting and the like. Therefore, it can be seen that the current density ratio is preferably positive: addition 1: 1.2 to 1: 1.8.

도 1은 본 발명의 일 실시형태에 따른 프린트 배선 기판의 제조 방법으로 제조한 프린트 배선 기판의 일 예를 나타내는 개략 평면도이다.BRIEF DESCRIPTION OF THE DRAWINGS It is a schematic top view which shows an example of the printed wiring board manufactured by the manufacturing method of the printed wiring board which concerns on one Embodiment of this invention.

도 2는 본 발명의 일 실시형태에 따른 프린트 배선 기판의 제조 방법의 각 공정을 설명하는 단면도이다.It is sectional drawing explaining each process of the manufacturing method of the printed wiring board which concerns on one Embodiment of this invention.

도 3은 실시예 1에 따른 배선의 횡단면 사진이다.3 is a cross-sectional photograph of a wiring according to Example 1. FIG.

도 4는 실시예 2에 따른 배선의 횡단면 사진이다.4 is a cross sectional photograph of a wiring according to Example 2. FIG.

도 5는 실시예 3에 따른 배선의 횡단면 사진이다.5 is a cross-sectional photograph of a wiring according to the third embodiment.

도 6은 실시예 4에 따른 배선의 횡단면 사진이다.6 is a cross sectional photograph of a wiring according to the fourth embodiment.

도 7은 비교예 2에 따른 배선의 횡단면 사진이다.7 is a cross sectional photograph of a wiring according to Comparative Example 2. FIG.

도 8은 비교예 4에 따른 배선의 횡단면 사진이다.8 is a cross sectional photograph of a wiring according to Comparative Example 4. FIG.

[부호의 설명][Description of the code]

1…COF 필름 캐리어 테이프(프린트 배선 기판)One… COF film carrier tape (printed wiring board)

2…스프로킷 홀2… Sprocket hole

3…솔더 레지스트층3... Solder resist layer

10…절연 기재10... Insulation

11…보강재11... reinforcement

20…배선 패턴20... Wiring pattern

21…씨드층21... Seed layer

22…동 박막층22... Copper thin film layer

23…하지층23... Base layer

24…동 도금층24... Copper plating layer

31…포토레지스트층31... Photoresist layer

32…포토마스크32... Photomask

33…레지스트 패턴33... Resist pattern

Claims (7)

절연 기재의 표면에 도전성의 하지층을 형성하고, 상기 하지층의 표면에 포토레지스트층을 형성하여 상기 포토레지스트층에 소정의 패턴을 노광·현상하여 패터닝함으로써 상기 하지층을 노출시키는 오목부를 형성하고, 이 오목부의 하지층 위에 동 도금층을 형성하고, 그 후 패터닝된 포토레지스트층을 박리하고, 이어서 포토레지스트층의 박리에 의해 노출된 하지층을 제거하여 배선 패턴을 형성하는 프린트 배선 기판의 제조 방법에 있어서,A conductive base layer is formed on the surface of the insulating substrate, and a photoresist layer is formed on the surface of the base layer to form a recess to expose the base layer by exposing and developing a predetermined pattern on the photoresist layer. And a copper plating layer is formed on the base layer of this recessed part, the patterned photoresist layer is peeled after that, the base layer exposed by peeling of a photoresist layer is then removed, and a wiring pattern is manufactured. To 상기 동 도금층의 형성을 PPR(주기적 역전류 펄스) 도금법으로 행하고, 이때 황산동 5수화물의 농도가 50 ~ 90g/L이고 황산 농도가 180 ~ 210g/L인 도금액을 이용하여 인가하는 펄스의 전류 밀도비를 정(正):부(負) = 1:1.2 ~ 1:1.8의 범위의 도금 조건으로 하는 것을 특징으로 하는 프린트 배선 기판의 제조 방법.The copper plating layer is formed by PPR (cyclic reverse current pulse) plating, and at this time, the current density ratio of pulses applied by using a plating solution having a copper sulfate pentahydrate concentration of 50 to 90 g / L and a sulfuric acid concentration of 180 to 210 g / L. The manufacturing method of the printed wiring board characterized by plating conditions in the range of positive part: 1: 1.2-1: 1.8. 제1항에 있어서,The method of claim 1, 상기 동 도금층의 형성에서 인가하는 펄스의 인가 시간을, 정을 18 ~ 22msec, 부를 0.5 ~ 1.5msec로 하는 것을 특징으로 하는 프린트 배선 기판의 제조 방법.The application time of the pulse applied by formation of the said copper plating layer is set to 18-22 msec, and 0.5-1.5 msec of parts, The manufacturing method of the printed wiring board characterized by the above-mentioned. 제1항에 있어서,The method of claim 1, 배선 피치가 30㎛ 이하인 배선 패턴을 형성하는 것을 특징으로 하는 프린트 배선 기판의 제조 방법.A wiring pattern having a wiring pitch of 30 µm or less is formed. The method of manufacturing a printed wiring board. 제2항에 있어서,The method of claim 2, 배선 피치가 30㎛ 이하인 배선 패턴을 형성하는 것을 특징으로 하는 프린트 배선 기판의 제조 방법.A wiring pattern having a wiring pitch of 30 µm or less is formed. The method of manufacturing a printed wiring board. 제1항 내지 제4항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 4, 상기 동 도금층의 표면에 금 도금층을 형성한 후, 포토레지스트층을 박리하는 것을 특징으로 하는 프린트 배선 기판의 제조 방법.After forming a gold plating layer on the surface of the said copper plating layer, the photoresist layer is peeled off, The manufacturing method of the printed wiring board characterized by the above-mentioned. 제1항 내지 제4항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 4, 상기 하지층이, Ni-Cr 합금으로 이루어지는 씨드층과 동 박막층으로 형성되는 것을 특징으로 하는 프린트 배선 기판의 제조 방법.The said base layer is formed from the seed layer which consists of Ni-Cr alloys, and a copper thin film layer, The manufacturing method of the printed wiring board characterized by the above-mentioned. 제5항에 있어서,The method of claim 5, 상기 하지층이, Ni-Cr 합금으로 이루어지는 씨드층과 동 박막층으로 형성되는 것을 특징으로 하는 프린트 배선 기판의 제조 방법.The said base layer is formed from the seed layer which consists of Ni-Cr alloys, and a copper thin film layer, The manufacturing method of the printed wiring board characterized by the above-mentioned.
KR1020080134864A 2007-12-27 2008-12-26 Method of manufacturing for printed wiring board KR101399408B1 (en)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2007336524 2007-12-27
JPJP-P-2007-336524 2007-12-27
JP2008124028 2008-05-09
JPJP-P-2008-124028 2008-05-09
JPJP-P-2008-324608 2008-12-19
JP2008324608A JP2009295957A (en) 2007-12-27 2008-12-19 Method for manufacturing of printed wiring board

Publications (2)

Publication Number Publication Date
KR20090071494A true KR20090071494A (en) 2009-07-01
KR101399408B1 KR101399408B1 (en) 2014-05-26

Family

ID=41543843

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080134864A KR101399408B1 (en) 2007-12-27 2008-12-26 Method of manufacturing for printed wiring board

Country Status (3)

Country Link
JP (1) JP2009295957A (en)
KR (1) KR101399408B1 (en)
TW (1) TW200942112A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11543748B2 (en) 2017-09-18 2023-01-03 Amogreentech Co., Ltd. Thin film circuit substrate and manufacturing method thereof

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101148099B1 (en) 2010-10-01 2012-05-23 엘지이노텍 주식회사 Carrier tape for TAB-package and Manufacturing method thereof
WO2019090497A1 (en) * 2017-11-08 2019-05-16 惠州市兴顺和电子有限公司 High characteristic impedance multilayer circuit board and manufacturing method therefor
TWI791303B (en) * 2021-10-12 2023-02-01 大陸商常州欣盛半導體技術股份有限公司 Manufacturing method of carrier tape metal circuit and carrier tape

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4132273B2 (en) * 1998-08-25 2008-08-13 日本リーロナール有限会社 Method for manufacturing build-up printed wiring board having filled blind via holes
JP2007165816A (en) * 2005-11-15 2007-06-28 Mitsui Mining & Smelting Co Ltd Printed wiring board, its manufacturing method, and its using method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11543748B2 (en) 2017-09-18 2023-01-03 Amogreentech Co., Ltd. Thin film circuit substrate and manufacturing method thereof

Also Published As

Publication number Publication date
KR101399408B1 (en) 2014-05-26
TW200942112A (en) 2009-10-01
JP2009295957A (en) 2009-12-17

Similar Documents

Publication Publication Date Title
US20090044971A1 (en) Printed Wiring Board, Process for Producing the Same and Usage of the Same
US20060219428A1 (en) Double-sided wiring board fabrication method, double-sided wiring board, and base material therefor
KR101057878B1 (en) Printed wiring board and its manufacturing method
US20060220242A1 (en) Method for producing flexible printed wiring board, and flexible printed wiring board
US20090260868A1 (en) Printed circuit board and method of manufacturing the same
US6515233B1 (en) Method of producing flex circuit with selectively plated gold
JP4959052B2 (en) Improved method of forming conductive traces and printed circuit manufactured thereby
US6383401B1 (en) Method of producing flex circuit with selectively plated gold
KR100700272B1 (en) Printed wiring board manufacturing method
US6562250B1 (en) Method for manufacturing wiring circuit boards with bumps and method for forming bumps
KR20090071494A (en) Method of manufacturing for printed wiring board
KR20090067744A (en) Flexible film
JP2011006773A (en) Sulfuric acid base copper plating liquid for semi-additive and method for producing printed circuit board
CN101310571A (en) Printed wiring board, method for manufacturing same and use of same
TWI477218B (en) Wiring board, circuit board, and manufacturing thereof
KR20050093595A (en) The production method of double side flexible printed circuit board by partial and selected cupper plating
JP2009272571A (en) Printed circuit board and method of manufacturing the same
JPH06152105A (en) Manufacture of printed wiring board
KR100794544B1 (en) Wiring circuit board having bumps and method of producing same
JP4549807B2 (en) Multilayer printed wiring board manufacturing method, multilayer printed wiring board, and electronic device
JPH08107263A (en) Manufacturing method of printed-wiring board
KR20100127170A (en) Sulfuric acid-based copper plating solution for semi-additive and method of manufacturing printed wiring board
JP4439681B2 (en) Manufacturing method of inspection board for wiring board
KR20100068185A (en) Laminate for flexible printed wiring board, flexible printed wiring board, and manufacturing method thereof
JP2010040673A (en) Production method of multilayer wiring circuit board

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170424

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180423

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 6